KR100594322B1 - 와이드 레인지 전원용 입력회로 - Google Patents

와이드 레인지 전원용 입력회로 Download PDF

Info

Publication number
KR100594322B1
KR100594322B1 KR1020050011913A KR20050011913A KR100594322B1 KR 100594322 B1 KR100594322 B1 KR 100594322B1 KR 1020050011913 A KR1020050011913 A KR 1020050011913A KR 20050011913 A KR20050011913 A KR 20050011913A KR 100594322 B1 KR100594322 B1 KR 100594322B1
Authority
KR
South Korea
Prior art keywords
mos transistor
terminal
power supply
signal
gate
Prior art date
Application number
KR1020050011913A
Other languages
English (en)
Inventor
김언국
김대규
최재범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050011913A priority Critical patent/KR100594322B1/ko
Priority to NL1031099A priority patent/NL1031099C2/nl
Priority to US11/350,711 priority patent/US7388410B2/en
Priority to TW095104328A priority patent/TWI312234B/zh
Application granted granted Critical
Publication of KR100594322B1 publication Critical patent/KR100594322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

시스템의 공급전원 및/또는 모스트랜지스터의 문턱전압이 낮아지더라도 누설전류가 발생하지 않게 하는 제1입력회로와 시스템의 공급전원 및/또는 모스트랜지스터의 문턱전압이 낮아지더라도 누설전류가 발생하지 않게 하며, 입력신호가 하이 임피던스 상태일 때에도 누설전류가 발생하지 않게 하는 제2입력회로를 개시한다. 상기 제1입력회로는, 패드로부터 입력된 입력신호 및 제2전달신호에 응답하여 제1전달신호를 출력하는 입력신호 전달회로 및 상기 입력신호 및 상기 제1전달신호에 응답하여 생성시킨 상기 제2전달신호를 출력하는 슈미트 트리거 인버터를 구비한다. 상기 제2입력회로는, 패드로부터 입력된 입력신호 및 제3전달신호에 응답하여 제1전달신호를 출력하는 입력신호 전달회로, 상기 제1전달신호 및 인에이블 신호에 응답하여, 상기 입력신호를 이용하여 생성시킨 제2전달신호를 출력하는 슈미트 트리거 인버터 및 상기 인에이블 신호 및 상기 제2전달신호에 응답하여 상기 제3전달신호를 출력하는 인에이블 블록을 구비한다.

Description

와이드 레인지 전원용 입력회로{A tolerant input circuit for wide range supply voltages}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 광범위(wide-range) 전원용 입력회로이다.
도 2는 본 발명의 일 실시 예에 따른 와이드 레인지 전원용 입력회로이다.
도 3은 본 발명의 다른 일 실시 예에 따른 와이드 레인지 전원용 입력회로이다.
도 4는 도 2에 도시 된 슈미트 트리거 인버터(230)의 내부 회로도이다.
도 5는 도 3에 도시 된 슈미트 트리거 인버터(330)의 내부 회로도이다.
도 6은 와이드 레인지 전원용 입력회로에 인가되는 입력신호에 대응되는 제2전달신호의 파형을 나타낸다.
본 발명은 입력회로에 관한 것으로서, 특히, 와이드 레인지 전원용 입력회로 에 관한 것이다.
종래에 사용하는 회로는 접지전압(Ground Voltage)을 제외하면, 하나의 공급전원전압을 이용하여 동작시키는 것이 일반적이었다. 두 개의 공급전원 전압을 사용하는 경우라도, 극성만 서로 다른 동일한 전원전압, 예를 들면, ±5V(Volts) 또는 ±3.3V를 사용하였다. 이러한 사실은 반도체 장치에도 그대로 적용되었다.
최근에는 동작 속도가 상당히 빠른 시스템에 사용하기 위하여 또한 소비 전력을 감소시키기 위하여, 하나의 회로에 공급되는 전원전압의 종류 및/또는 DC 바이어스(Direct Current Bias) 전압의 종류를 종래에 사용하는 개수에 비하여 많이 사용한다. 이러한 광범위 전원용(Wide Range Supply Voltage) 회로를 사용하는 반도체 장치의 경우, 입력패드(Input PAD)에 인가되는 신호전압에 대응되는 전압을 생성시키도록 특별히 고안된 톨러런트 입력회로(Tolerant Input Circuit)를 사용하게 된다.
도 1은 종래의 광범위(wide-range) 전원용 입력회로이다.
도 1을 참조하면, 상기 입력회로(100)는, ESD 보호 회로(110), 입력신호 전달회로(120), 슈미트 트리거 인버터(130) 및 인버터(140)를 구비한다.
도 1에서 제1전원전압(VDDO) 및 제2전원전압(VDDP)은 제3전원전압(VDD)에 비하여 상대적으로 높은 전압준위를 가진다. 또한 접지전압(GND)은 0V(Volt)를 의미한다.
ESD 보호 회로(110)는, 패드(PAD)를 통하여 인가되는 입력신호(N0)에 포함된 정전기(Electro Static charge)를 제1전원전압(VDDO) 및/또는 접지전압(GND)을 통 하여 방전(Discharge)시키기 위한 회로이며, 5개의 모스 트랜지스터 및 하나의 저항(R)을 구비한다. ESD 보호 회로(110)의 구성 및 동작은 일반적으로 알려져 있으므로 설명은 생략한다.
입력신호 전달회로(120)는, 슈미트 트리거 인버터(130)의 제2전달신호(N2)에 응답하여, ESD 보호 회로(110)를 통하여 인가된 입력신호(N0)를 이용하여 제1전달신호(N1)를 생성시켜 출력한다.
슈미트 트리거 인버터(130)는, 제1전달신호(N1)에 응답하여 입력신호(N0)에 대응되는 제2전달신호(N2)를 생성시킨다.
인버터(140)는, 제2전달신호(N2)의 위상을 반전시켜 출력(OUT)한다. 인버터(140)는, 제2전달신호(N2)를 공급받아 동작하게 될 회로를 고려한 제2전달신호(N2)에 대한 버퍼(Buffer)로서의 역할을 수행한다.
이하에서는, 도 1에 도시된 제1전원전압(VDDO) 및 제2전원전압(VDDP)이 3.3V(Volts)라 가정하고, 제3전원전압(VDDI)은 1V라 가정하고 설명한다.
패드(PAD)에 인가되는 전압이 0V(zero Volts)이면 ESD 보호 회로(110)로부터 출력되는 입력신호(N0)의 전압준위도 0V가 되며, 3.3V의 전압준위를 가지는 제2전원전압(VDDP)이 게이트에 인가되는 N형(N type) 제1모스트랜지스터(M1)는 턴 온(Turn ON)되어 제1전달신호(N1)의 전압준위도 0V가 된다. 입력신호(N0)의 전압 값에 의하여 동작이 결정되는 슈미트 트리거 인버터(130)는, 0V의 전압준위를 가지는 제1전달신호(N1)에 응답하여 제2전달신호(N2)가 3.3V의 전압준위를 가지도록 한다. 3.3V의 전압준위를 가지는 제2전달신호(N2)가 게이트에 인가되는 N형 제5모스트랜 지스터(M5)가 턴 온 되며, 게이트에 3.3V의 전압준위를 가지는 제1전원전압(VDDO)이 인가되는 N형 제4모스트랜지스터(M4)도 턴 온 된다. 따라서 P형(P type) 제2모스트랜지스터(M2)의 게이트에 인가되는 전압이 0V가 되므로, 제2모스트랜지스터(M2)도 턴 온 된다.
트랜스미션 게이트(Transmission Gate)를 구성하는 제1모스트랜지스터(M1) 및 제2모스트랜지스터(M2)는 상기 과정을 통하여 안정적이고 정상적으로 동작하게 한다. 이 때까지는, 일 단자가 0V의 전압준위를 가지는 패드(PAD)에 연결되고 게이트에 1V의 전압준위를 가지는 제3전원전압(VDDI)이 인가되는 P형 제3모스트랜지스터(M3)는 턴 오프 된 상태를 유지한다.
패드(PAD)의 전압이 서서히 상승하여 1.6V 정도의 전압준위를 가질 때, P형 제3모스트랜지스터(M3)의 게이트 및 소스 사이의 전압이 0.6V가 된다. 만일 제3모스트랜지스터(M3)의 문턱전압(Threshold Voltage)이 0.6V라 하면, 패드(PAD)의 전압이 1.6V를 넘어서는 순간부터 제3모스트랜지스터(M3)는 턴 온 상태가 되어 전류가 흐르게 된다.
제1전달신호(N1)가 1.9V일 때 슈미트 트리거 인버터(130)의 출력인 제2전달신호(N2)가 3.3V에서 0V로 변한다면, 패드(PAD)에 인가되는 전압이 1.6V에서 1.9V까지의 구간에서는 제3모스트랜지스터(M3), 제4모스트랜지스터(M4) 및 제5모스트랜지스터(M5)가 동시에 턴 온 되어 있게 된다.
다시 말하면, 이 전압구간에서는 제3모스트랜지스터(M3)로부터 제5모스트랜지스터(M5)의 일 단자에 연결된 접지전압(GND) 단자로 원하지 않는 전류가 흐르게 된다. 회로가 사용되는 시스템의 동작전원전압의 전압준위가 낮아질수록, 패드를 통하여 입출력되는 신호의 전압준위와 동작전원전압의 차이가 증가할수록 또한 모스트랜지스터의 문턱전압이 낮아질수록 상기 누설전류의 양은 증가하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 시스템의 공급전원 및/또는 모스트랜지스터의 문턱전압이 낮아지더라도 누설전류가 발생하지 않게 하는 와이드 레인지 전원용 입력회로를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 시스템의 공급전원 및/또는 모스트랜지스터의 문턱전압이 낮아지더라도 누설전류가 발생하지 않게 하며, 입력신호가 하이 임피던스 상태일 때에도 누설전류가 발생하지 않게 하는 와이드 레인지 전원용 입력회로를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 와이드 레인지 전원용 입력회로는, 패드로부터 입력된 입력신호 및 제2전달신호에 응답하여 제1전달신호를 출력하는 입력신호 전달회로 및 상기 입력신호 및 상기 제1전달신호에 응답하여 생성시킨 상기 제2전달신호를 출력하는 슈미트 트리거 인버터를 구비한다.
상기 입력신호 전달회로는, 일 단자가 상기 패드와 연결되고 게이트가 다른 일 단자에 연결되는 제6모스트랜지스터; 일 단자가 상기 제6모스트랜지스터의 다른 일 단자 및 게이트와 연결되고 게이트에 제3전원전압이 인가되는 제3모스트랜지스터; 일 단자가 상기 제3모스트랜지스터의 다른 일 단자에 연결되고 게이트에 제1전 원전압이 인가되는 제4모스트랜지스터; 일 단자가 상기 제4모스트랜지스터의 다른 일 단자에 연결되고 다른 일 단자에 접지전압이 연결되며 게이트에 상기 제2전달신호가 인가되는 제5모스트랜지스터; 및 상기 제3모스트랜지스터와 상기 제4모스트랜지스터의 공통단자의 전압 및 제2전원전압에 응답하여 일단에 연결된 패드를 통하여 인가되는 상기 입력신호를 다른 일 단자에 연결된 상기 슈미트 트리거 인버터에 전달하는 스위치를 구비한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 와이드 레인지 전원용 입력회로는,
패드로부터 입력된 입력신호 및 제3전달신호에 응답하여 제1전달신호를 출력하는 입력신호 전달회로, 상기 제1전달신호 및 인에이블 신호에 응답하여, 상기 입력신호를 이용하여 생성시킨 제2전달신호를 출력하는 슈미트 트리거 인버터 및 상기 인에이블 신호 및 상기 제2전달신호에 응답하여 상기 제3전달신호를 출력하는 인에이블 블록을 구비한다.
상기 입력신호 전달회로는,
일 단자가 상기 패드와 연결되고 게이트가 다른 일 단자와 연결되는 제6모스트랜지스터; 일 단자가 상기 제6모스트랜지스터의 다른 일 단자 및 게이트와 연결되고 게이트에 제3전원전압이 인가되는 제3모스트랜지스터; 일 단자가 상기 제3모스트랜지스터의 다른 일 단자에 연결되고 게이트에 제1전원전압이 인가되는 제4모스트랜지스터; 일 단자가 상기 제4모스트랜지스터의 다른 일 단자에 연결되고 다른 일 단자에 접지전압이 연결되며 게이트에 상기 제3전달신호가 인가되는 제5모스트 랜지스터; 및 상기 제3모스트랜지스터와 상기 제4모스트랜지스터의 공통단자의 전압 및 제2전원전압에 응답하여 일단에 연결된 상기 패드를 통하여 인가되는 상기 입력신호를 다른 일 단자에 연결된 상기 슈미트 트리거 인버터에 전달하는 제1스위치를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 실시 예에 따른 와이드 레인지 전원용 입력회로이다.
도 2를 참조하면, 상기 와이드 레인지 전원용 입력회로(200)는, ESD 보호 회로(210), 입력신호 전달회로(220), 슈미트 트리거 인버터(230) 및 인버터(240)를 구비한다.
ESD 보호 회로(210)는, 패드(PAD)를 통하여 인가되는 입력신호(N0)에 포함된 정전기(Electro Static charge)를 제1전원전압(VDDO) 및/또는 접지전압(GND)을 통하여 방전(Discharge)시킨다. ESD 보호 회로(110)의 구성 및 동작은 일반적으로 알려져 있으므로 설명은 생략한다.
입력신호 전달회로(220)는, 패드로부터 입력된 입력신호 및 제2전달신호에 응답하여 제1전달신호를 출력한다.
입력신호 전달회로(220)는, 4개의 모스트랜지스터(M3 내지 M6) 및 스위치(M1 및 M2)를 구비한다. 여기서 스위치(M1 및 M2)는 트랜스미션 게이트로 표시되어 있으나 어떠한 형태의 스위치라도 상관은 없다.
제6모스트랜지스터(M6)는, 일 단자가 패드(PAD)를 통하여 인가된 입력신호(N0)와 연결되고 게이트가 다른 일 단자에 연결된다. 제3모스트랜지스터(M3)는, 일 단자가 제6모스트랜지스터(M6)의 다른 일 단자 및 게이트와 연결되고 게이트에 제3전원전압(VDDI)이 인가된다. 제4모스트랜지스터(M4)는, 일 단자가 제3모스트랜지스터(M3)의 다른 일 단자에 연결되고 게이트에 제1전원전압(VDDO)이 인가된다. 제5모스트랜지스터(M5)는, 일 단자가 제4모스트랜지스터(M4)의 다른 일 단자에 연결되고 다른 일 단자에 접지전압(GND)이 연결되며 게이트에 제2전달신호(N2)가 인가된다.
스위치(M1 및 M2)는, 제3모스트랜지스터(M3)와 제4모스트랜지스터(M4)의 공통단자의 전압 및 제2전원전압(VOOP)에 응답하여 일단에 연결된 입력신호(N0)를 다른 일 단자에 연결된 슈미트 트리거 인버터(230)에 전달한다.
제1모스트랜지스터(M1)는, 일 단자가 입력신호(N0)에 연결되고 다른 일 단자가 슈미트 트리거 인버터(230)의 입력단자에 연결되며 게이트에 제2전원전압(VOOP)이 인가된다. 제2모스트랜지스터(M2)는, 일 단자가 제1모스트랜지스터(M1)의 일 단자에 연결되고 다른 일 단자가 제1모스트랜지스터(M1)의 다른 일 단자에 연결되며 게이트에 제3모스트랜지스터(M3) 및 제4모스트랜지스터(M4)의 공통단자의 전압이 인가된다.
슈미트 트리거 인버터(230)는, 입력신호(N0) 및 제1전달신호(N1)에 응답하여 생성시킨 제2전달신호(N2)를 출력한다. 슈미트 트리거 인버터(230) 회로는 도 4를 참조하면 된다.
인버터(240)는 제2전달신호(N2)를 버퍼링(buffering) 하기 위한 것이다.
제1모스트랜지스터(M1), 제4모스트랜지스터(M4) 및 제5모스트랜지스터(M5)는 N형(N type) 모스트랜지스터이고, 제2모스트랜지스터(M2), 제3모스트랜지스터(M3) 및 제6모스트랜지스터(M6)는 P형 모스트랜지스터인 것이 바람직하다.
또한 제2모스트랜지스터(M2), 제3모스트랜지스터(M3) 및 제6모스트랜지스터(M6)는 N형 우물(Well)에 형성될 것이며, 상기 우물을 전기적으로 플로팅 (Floating) 시키거나 와이드 레인지 전원용 입력회로가 장착된 시스템에서 사용하는 전원전압 중에서 가장 높은 전압준위를 가지는 전원전압으로 바이어스(Bias) 시킨다. 따라서 제2모스트랜지스터(M2), 제3모스트랜지스터(M3) 및 제6모스트랜지스터(M6)의 기판(Bulk) 전압은 플로팅 되거나 소정의 전압준위를 가지게 된다.
여기서, 제1전원전압(VDDO) 및 제2전원전압(VDDP)은, 제3전원전압(VDDI)보다 높은 전압준위를 가지게 하는 것이 바람직하다.
도 2에 도시 된 본 발명의 일 실시 예에 따른 와이드 레인지 전원용 입력회로(200)는, 다이오드 연결(Diode Connection)된 P형 제6모스트랜지스터(M6)가 삽입된 것이 특징이다. 제6모스트랜지스터(M6)가 추가되었기 때문에, 제3모스트랜지스터(M3)가 턴 온 되기 위해서는 제3전원전압(VDDI)+2*Vth 이상의 전압이 패드에 인가되어야 한다. 여기서 Vth는 모스트랜지스터(M6 및 M3)의 문턱전압으로 약 0.6V라고 가정하면, 제3전원전압(VOOI)이 1V일 때, 패드에서 인가되는 전압이 약 2.2V가 되어야 한다는 것이다.
인가되는 전압이 0V에서 1.9V까지 변할 때 슈미트 트리거 인버터(230)의 출력인 제2전달신호(N2)가 소정의 전압준위를 가지게 되는데, 인가되는 전압이 1.9V 이상일 때부터 제2전달신호(N2)의 전압준위가 바뀐다. 따라서 패드에 인가되는 전압이 1.6V에서 1.9V사이의 전압을 가지더라도 제3모스트랜지스터(M3)가 턴 온 되지 않기 때문에 종래의 와이드 레인지 전원용 입력회로에서 발생하는 누설전류의 전류경로가 생성되지 않게 된다.
도 3은 본 발명의 다른 일 실시 예에 따른 와이드 레인지 전원용 입력회로이다.
도 3을 참조하면, 상기 와이드 레인지 전원용 입력회로(300)는, ESD 보호 회로(310), 입력신호 전달회로(320), 슈미트 트리거 인버터(330), 제1인버터(340) 및 인에이블 블록(350)을 구비한다.
입력신호 전달회로(320)는, 패드(PAD)로부터 입력된 입력신호(N0) 및 제3전달신호(N3)에 응답하여 제1전달신호(N1)를 출력하며, 4개의 모스트랜지스터(M13 내지 M16) 및 제1스위치(M11 및 M12)를 구비한다.
제6모스트랜지스터(M16)는, 일 단자가 패드를 통하여 입력되는 입력신호(N0)와 연결되고 게이트가 다른 일 단자와 연결된다. 제3모스트랜지스터(M13)는, 일 단자가 제6모스트랜지스터(M16)의 다른 일 단자 및 게이트와 연결되고 게이트에 제3전원전압(VDDI)이 인가된다. 제4모스트랜지스터(M14)는, 일 단자가 제3모스트랜지스터(M13)의 다른 일 단자에 연결되고 게이트에 제1전원전압(VDDo)이 인가된다. 제 5모스트랜지스터(M15)는, 일 단자가 제4모스트랜지스터(M14)의 다른 일 단자에 연결되고 다른 일 단자에 접지전압(GND)이 연결되며 게이트에 제3전달신호(N3)가 인가된다.
제1스위치(M11 및 M12)는, 제3모스트랜지스터(M13)와 제4모스트랜지스터(M14)의 공통단자의 전압 및 제2전원전압(VOOP)에 응답하여 일단에 연결된 입력신호(N0)를 다른 일 단자에 연결된 슈미트 트리거 인버터(330)에 전달한다.
제1스위치(M11 및 M12)는, 제1모스트랜지스터(M11) 및 제2모스트랜지스터(M12)를 구비한다. 제1모스트랜지스터(M11)는, 일 단자가 상기 입력신호(N0)에 연결되고 다른 일 단자가 슈미트 트리거 인버터(330)의 입력단자에 연결되며 게이트에 제2전원전압(VDDP)이 인가된다. 제2모스트랜지스터(M12)는, 일 단자가 제1모스트랜지스터(M11)의 일 단자 및 입력신호(N0)에 공통으로 연결되고 다른 일 단자가 제1모스트랜지스터(M11)의 다른 일 단자 및 슈미트 트리거 인버터(330)의 입력단자에 공통으로 연결되며 게이트에 제3모스트랜지스터(M13) 및 제4모스트랜지스터(M14)의 공통단자의 전압이 인가된다.
여기서, 제1모스트랜지스터(M11), 제4모스트랜지스터(M14) 및 제5모스트랜지스터(M15)는 N형 모스트랜지스터이고, 제2모스트랜지스터(M12), 제3모스트랜지스터(M13) 및 제6모스트랜지스터(M16)는 P형 모스트랜지스터이다.
제2모스트랜지스터(M12) 및 제3모스트랜지스터(M13)의 기판(Bulk)은, 플로팅 (Floating)되거나 상기 와이드 레인지 전원용 입력회로(330)가 장착된 시스템에서 사용하는 전원전압 중에서 가장 높은 전압준위를 가지는 전원전압이다. 이것에 대 한 설명은 도 2에 설명한 것과 동일하므로 여기서는 생략한다.
제1전원전압(VDDO) 및 제2전원전압(VDDP)은, 제3전원전압(VDDI)보다 높은 전압준위를 가진다.
슈미트 트리거 인버터(330)는, 제1전달신호(N1) 및 인에이블 신호(IE)에 응답하여, 입력신호(N0)를 이용하여 생성시킨 제2전달신호(N2)를 출력한다. 슈미트 트리거 인버터(330)의 내부 회로는 도 5에 도시하였다.
인에이블 블록(350)은, 인에이블 신호(IE) 및 제2전달신호(N2)에 응답하여 제3전달신호(N3)를 출력하며, 제2스위치(M27 및 M28), 제2인버터(351), 풀업 수단(M25) 및 풀다운 수단(M26)을 구비한다.
제2스위치(M27 및 M28)는, 인에이블 신호(IE) 및 역 인에이블 신호(IEB)에 응답하여 일단에 연결된 제2전달신호(N2)를 스위칭 하여 다른 일단에 연결된 입력신호 전달회로(320)에 제3전달신호(N3)를 전달한다.
제2스위치(M27 및 M28)는, 2개의 모스트랜지스터(M27 및 M28)를 구비한다. 제17모스트랜지스터(M27)는, 일 단자를 통하여 제2전달신호(N2)를 수신하고 다른 일 단자를 통하여 제3전달신호(N3)를 출력하며 게이트에 인에이블 신호(IE)가 인가된다. 제18모스트랜지스터(M28)는, 일 단자가 제17모스트랜지스터(M27)의 일 단자와 연결되며 다른 일 단자가 제17모스트랜지스터(M27)의 다른 일 단자에 연결되며 게이트에 제2인버터(351)의 출력신호인 역 인에이블 신호(IEB)가 인가된다.
풀업 수단(M25)은, 일 단자가 제2전달신호(N2)에 연결되고 다른 일 단자가 제2전원전압(VDDP)에 연결되며, 인에이블 신호(IE)에 응답하여 제2전달신호(N2)의 전압준위를 제2전원전압(VDDP)과 동일하게 한다. 풀업수단(M25)은, 일 단자에 제2전달신호(N2)가 인가되고 다른 일 단자에 제2전원전압(VDDP)이 인가되며 게이트에 인에이블 신호(IE)가 인가되는 제15모스트랜지스터(M25)를 이용하여 구현할 수 있다.
풀다운 수단(M26)은, 일 단자가 제3전달신호(N3)에 연결되고 다른 일 단자가 접지전압(GND)에 연결되며, 역 인에이블 신호(IEB)에 응답하여 제3전달신호(N3)의 전압준위를 접지전압(GND)과 동일하게 한다. 풀다운 수단(M26)은, 일 단자가 제3전달신호(N3)에 연결되고 다른 일 단자가 접지전압(GND)에 연결되며, 게이트에 역 인에이블 신호(IEB)가 인가되는 제16모스트랜지스터(M26)을 이용하여 구현할 수 있다.
제2인버터(351)는, 인에이블 신호(IE)의 위상을 반전시킨 역 인에이블 신호(IEB)를 출력한다.
제1인버터(340)는, 제2전달신호(N2)를 버퍼링 하여 출력(OUT)한다.
도 3에 도시 된 본 발명의 다른 일 실시 예에 따른 와이드 레인지 전원용 입력회로는, 도 2에 도시 된 본 발명의 일 실시 예에 따른 와이드 레인지 전원용 입력회로에 인에이블 블록(350)을 추가함으로써 패드(PAD)에 하이 임피던스 신호가 인가될 경우에도 누설전류가 발생하는 것을 방지할 수 있다.
예를 들어, 인에이블 신호(IE)가 논리 하이 상태("1")일 때 와이드 레인지 전원용 입력회로를 인에이블 시킨다고 할 때, 인에이블 신호(IE)가 논리 로우 상태("0")일 때, 풀업 수단(M25) 및 풀다운 수단(M26)에 의하여 제2전달신호(N2) 및 제 3전달신호(N3)의 전압 준위를 일정한 전압을 가지도록 하여 회로의 동작이 디스에이블(Disable) 되도록 한다.
도 4는 도 2에 도시 된 슈미트 트리거 인버터(230)의 내부 회로도이다.
도 4를 참조하면, 상기 슈미트 트리거 인버터(230)는, 8개의 모스트랜지스터(M7 내지 M14)를 구비한다.
제7모스트랜지스터(M7)는, 일 단자가 제2전원전압(VDDP)에 연결되고 게이트에 입력신호(N0)가 인가된다. 제8모스트랜지스터(M8)는, 일 단자가 제7모스트랜지스터(M7)의 다른 일 단자에 연결되고 게이트에 제1전달신호(N1)가 인가된다. 제9모스트랜지스터(M9)는, 일 단자가 제8모스트랜지스터(M8)의 다른 일 단자에 연결되고 다른 일 단자를 통하여 제2전달신호(N2)가 출력되며 게이트에 제1전달신호(N1)가 인가된다. 제10모스트랜지스터(M10)는, 일 단자가 제8모스트랜지스터(M8) 및 제9모스트랜지스터(M9)의 공통단자에 연결되고 다른 일 단자가 접지전압(GND)에 연결되며 게이트에 제2전달신호(N2)가 인가된다. 제11모스트랜지스터(M11)는, 일 단자를 통하여 제2전달신호(N2)가 출력되며 게이트에 제1전달신호(N1)가 인가된다. 제12모스트랜지스터(M12)는, 일 단자가 제11모스트랜지스터(M11)의 다른 일 단자에 연결되고 게이트에 제1전달신호(N1)가 인가된다. 제13모스트랜지스터(M13)는, 일 단자가 제12모스트랜지스터(M12)의 다른 일 단자에 연결되고 다른 일 단자가 접지전압(GND)에 연결되며 게이트에 입력신호(N0)가 인가된다. 제14모스트랜지스터(M14)는, 일 단자가 제11모스트랜지스터(M11) 및 제12모스트랜지스터(M12)의 공통 단자에 연결되며 다른 일 단자에 제2전원전압(VDDP)이 연결되고 게이트에 제2전달신호(N2)가 인가된다.
여기서 제7모스트랜지스터(M7) 내지 제10모스트랜지스터(M10)는 P형 모스트랜지스터이고, 각각의 기판은 제2전원전압(VDDP)에 바이어스 된다. 제11모스트랜지스터(M11) 내지 제14모스트랜지스터(M14)는 N형 모스트랜지스터이고, 각각의 기판은 접지전압(GND)에 바이어스 된다.
도 5는 도 3에 도시 된 슈미트 트리거 인버터(330)의 내부 회로도이다.
도 5를 참조하면, 상기 슈미트 트리거 인버터(330)는, 8개의 모스트랜지스터(M17 내지 M24)를 구비한다.
제7모스트랜지스터(M17)는, 일 단자가 제2전원전압(VDDP)에 연결되고 게이트에 입력신호(N0)가 인가된다.
제8모스트랜지스터(M18)는, 일 단자가 제7모스트랜지스터(M17)의 다른 일 단자에 연결되고 게이트에 제1전달신호(N1)가 인가된다.
제9모스트랜지스터(M19)는, 일 단자가 제8모스트랜지스터(M18)의 다른 일 단자에 연결되고 다른 일 단자를 통하여 제2전달신호(N2)가 출력되며 게이트에 제1전달신호(N1)가 인가된다.
제10모스트랜지스터(M20)는, 일 단자가 제8모스트랜지스터(M18) 및 제9모스트랜지스터(M19)의 공통단자에 연결되고 다른 일 단자가 접지전압(GND)에 연결되며 게이트에 제2전달신호(N2)가 인가된다.
제11모스트랜지스터(M21)는, 제9모스트랜지스터(M19)의 다른 일 단자와 연결된 일 단자를 통하여 제2전달신호(N2)가 출력되며 게이트에 제1전달신호(N1)가 인 가된다.
제12모스트랜지스터(M22)는, 일 단자가 제11모스트랜지스터(M21)의 다른 일 단자에 연결되고 게이트에 제1전달신호(N1)가 인가된다.
제13모스트랜지스터(M23)는, 일 단자가 제12모스트랜지스터(M22)의 다른 일 단자에 연결되고 다른 일 단자가 접지전압(GND)에 연결되며 게이트에 인에이블 신호(IE)가 인가된다.
제14모스트랜지스터(M24)는, 일 단자가 제11모스트랜지스터(M21) 및 제12모스트랜지스터(M22)의 공통 단자에 연결되며 다른 일 단자에 제2전원전압(VDDP)이 연결되고 게이트에 제2전달신호(N2)가 인가된다.
여기서 제7모스트랜지스터(M17) 내지 제10모스트랜지스터(M20)는 P형 모스트랜지스터이고, 각각의 기판은 제2전원전압(VDDP)에 바이어스 된다.
제11모스트랜지스터(M21) 내지 제14모스트랜지스터(M24)는 N형 모스트랜지스터이고, 각각의 기판은 접지전압(GND)에 바이어스 된다.
도 6은 와이드 레인지 전원용 입력회로에 인가되는 입력신호에 대응되는 제2전달신호의 파형을 나타낸다.
도 6을 참조하면, 왼 쪽의 파형은 종래의 와이드 레인지 전원용 입력회로에 대한 것이고, 오른 쪽의 파형이 본 발명에 따른 와이드 레인지 전원용 입력회로에 대한 것이다.
왼쪽에 도시 된 종래의 와이드 레인지 전원용 입력회로에 대한 특성을 보면, 패드의 전압(V(PAD))이 증가할 때, 제2전달신호의 전압(V(n2))이 높은 전압에서 낮 은 전압으로 천이되는 순간을 전후하여 패드로부터 누설전류(I(PAD), leakage current)가 흐르는 것을 알 수 있다.
오른 쪽에 도시 된 본 발명의 일 실시 예에 따른 와이드 레인지 전원용 입력회로에 대한 특성을 보면, 패드의 전압(V(PAD))이 증가할 때, 제2전달신호의 전압(V(n2))이 높은 전압에서 낮은 전압으로 천이될 때 패드로부터 흐르는 전류(I(PAD))에 누설전류가 없는 것을 알 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 와이드 레인지 전원용 입력회로는, 동작 전원의 전압이 낮아지거나 모스트랜지스터의 문턱전압이 낮아짐에 따라 패드의 전압이 천이(transition) 되는 동안 발생할 수 있는 누설전류를 억제할 수 있는 장점이 있다.

Claims (28)

  1. 패드로부터 입력된 입력신호 및 제2전달신호에 응답하여 제1전달신호를 출력하는 입력신호 전달회로; 및
    상기 입력신호 및 상기 제1전달신호에 응답하여 생성시킨 상기 제2전달신호를 출력하는 슈미트 트리거 인버터를 구비하며,
    상기 입력신호 전달회로는,
    일 단자가 상기 패드와 연결되고 게이트가 다른 일 단자에 연결되는 제6모스트랜지스터;
    일 단자가 상기 제6모스트랜지스터의 다른 일 단자 및 게이트와 연결되고 게이트에 제3전원전압이 인가되는 제3모스트랜지스터;
    일 단자가 상기 제3모스트랜지스터의 다른 일 단자에 연결되고 게이트에 제1전원전압이 인가되는 제4모스트랜지스터;
    일 단자가 상기 제4모스트랜지스터의 다른 일 단자에 연결되고 다른 일 단자에 접지전압이 연결되며 게이트에 상기 제2전달신호가 인가되는 제5모스트랜지스터; 및
    상기 제3모스트랜지스터와 상기 제4모스트랜지스터의 공통단자의 전압 및 제2전원전압에 응답하여 일단에 연결된 패드를 통하여 인가되는 상기 입력신호를 다른 일 단자에 연결된 상기 슈미트 트리거 인버터에 전달하는 스위치를 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  2. 제1항에 있어서, 상기 스위치는,
    일 단자가 상기 패드에 연결되고 다른 일 단자가 상기 슈미트 트리거 인버터의 입력단자에 연결되며 게이트에 상기 제2전원전압이 인가되는 제1모스트랜지스터; 및
    일 단자가 상기 제1모스트랜지스터의 일 단자 및 상기 패드에 공통으로 연결되고 다른 일 단자가 상기 제1모스트랜지스터의 다른 일 단자 및 상기 슈미트 트리거 인버터의 입력단자에 공통으로 연결되며 게이트에 상기 제3모스트랜지스터 및 상기 제4모스트랜지스터의 공통단자의 전압이 인가되는 제2모스트랜지스터를 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  3. 제2항에 있어서,
    상기 제1모스트랜지스터, 상기 제4모스트랜지스터 및 상기 제5모스트랜지스터는,
    N형(N type) 모스트랜지스터이고,
    상기 제2모스트랜지스터, 상기 제3모스트랜지스터 및 상기 제6모스트랜지스터는,
    P형 모스트랜지스터인 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  4. 제3항에 있어서, 상기 제2모스트랜지스터, 상기 제3모스트랜지스터 및 상기 제6모스트랜지스터의 기판(Bulk)은,
    플로팅 (Floating)되거나 소정의 전압으로 바이어스(Bias) 되는 것을 특징으 로 하는 와이드 레인지 전원용 입력회로.
  5. 제4항에 있어서, 상기 소정의 전압은,
    상기 와이드 레인지 전원용 입력회로가 장착된 시스템에서 사용하는 전원전압 중에서 가장 높은 전압준위를 가지는 전원전압인 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  6. 제3항에 있어서,
    상기 제1전원전압 및 상기 제2전원전압은,
    상기 제3전원전압보다 높은 전압준위를 가지는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  7. 제1항에 있어서, 상기 슈미트 트리거 인버터는,
    일 단자가 상기 제2전원전압에 연결되고 게이트에 상기 입력신호가 인가되는 제7모스트랜지스터;
    일 단자가 상기 제7모스트랜지스터의 다른 일 단자에 연결되고 게이트에 상기 제1전달신호가 인가되는 제8모스트랜지스터;
    일 단자가 상기 제8모스트랜지스터의 다른 일 단자에 연결되고 다른 일 단자를 통하여 상기 제2전달신호가 출력되며 게이트에 상기 제1전달신호가 인가되는 제9모스트랜지스터;
    일 단자가 상기 제8모스트랜지스터 및 상기 제9모스트랜지스터의 공통단자에 연결되고 다른 일 단자가 상기 접지전압에 연결되며 게이트에 상기 제2전달신호가 인가되는 제10모스트랜지스터;
    일 단자를 통하여 상기 제2전달신호가 출력되며 게이트에 상기 제1전달신호가 인가되는 제11모스트랜지스터;
    일 단자가 상기 제11모스트랜지스터의 다른 일 단자에 연결되고 게이트에 상기 제1전달신호가 인가되는 제12모스트랜지스터;
    일 단자가 상기 제12모스트랜지스터의 다른 일 단자에 연결되고 다른 일 단자가 상기 접지전압에 연결되며 게이트에 상기 입력신호가 인가되는 제13모스트랜지스터; 및
    일 단자가 상기 제11모스트랜지스터 및 상기 제12모스트랜지스터의 공통 단자에 연결되며 다른 일 단자에 상기 제2전원전압이 연결되고 게이트에 상기 제2전달신호가 인가되는 제14모스트랜지스터를 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  8. 제7항에 있어서,
    상기 제7모스트랜지스터 내지 상기 제10모스트랜지스터는,
    P형 모스트랜지스터이고,
    상기 제11모스트랜지스터 내지 상기 제14모스트랜지스터는,
    N형 모스트랜지스터인 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  9. 제8항에 있어서, 상기 제7모스트랜지스터 내지 상기 제10모스트랜지스터의 기판은,
    상기 제2전원전압에 바이어스 되며,
    상기 제11모스트랜지스터 내지 상기 제14모스트랜지스터의 기판은,
    상기 접지전압에 바이어스 되는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  10. 제1항에 있어서, 상기 와이드 레인지 전원용 입력회로는,
    상기 패드와 상기 입력신호 전달회로 사이에 ESD 보호 회로를 더 구비하며,
    상기 ESD 보호 회로는,
    상기 패드로부터 인가되는 정전기를 방전시키는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  11. 제1항에 있어서, 상기 와이드 레인지 전원용 입력회로는,
    상기 슈미트 트리거 인버터로부터 출력되는 상기 제2전달신호를 버퍼링 하는 인버터를 더 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  12. 패드로부터 입력된 입력신호 및 제3전달신호에 응답하여 제1전달신호를 출력하는 입력신호 전달회로;
    상기 제1전달신호 및 인에이블 신호에 응답하여, 상기 입력신호를 이용하여 생성시킨 제2전달신호를 출력하는 슈미트 트리거 인버터; 및
    상기 인에이블 신호 및 상기 제2전달신호에 응답하여 상기 제3전달신호를 출력하는 인에이블 블록을 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  13. 제12항에 있어서, 상기 입력신호 전달회로는,
    일 단자가 상기 패드와 연결되고 게이트가 다른 일 단자와 연결되는 제6모스트랜지스터;
    일 단자가 상기 제6모스트랜지스터의 다른 일 단자 및 게이트와 연결되고 게이트에 제3전원전압이 인가되는 제3모스트랜지스터;
    일 단자가 상기 제3모스트랜지스터의 다른 일 단자에 연결되고 게이트에 제1전원전압이 인가되는 제4모스트랜지스터;
    일 단자가 상기 제4모스트랜지스터의 다른 일 단자에 연결되고 다른 일 단자에 접지전압이 연결되며 게이트에 상기 제3전달신호가 인가되는 제5모스트랜지스터; 및
    상기 제3모스트랜지스터와 상기 제4모스트랜지스터의 공통단자의 전압 및 제2전원전압에 응답하여 일단에 연결된 상기 패드를 통하여 인가되는 상기 입력신호를 다른 일 단자에 연결된 상기 슈미트 트리거 인버터에 전달하는 제1스위치를 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  14. 제13항에 있어서, 상기 제1스위치는,
    일 단자가 상기 패드에 연결되고 다른 일 단자가 상기 슈미트 트리거 인버터의 입력단자에 연결되며 게이트에 상기 제2전원전압이 인가되는 제1모스트랜지스터; 및
    일 단자가 상기 제1모스트랜지스터의 일 단자 및 상기 패드에 공통으로 연결되고 다른 일 단자가 상기 제1모스트랜지스터의 다른 일 단자 및 상기 슈미트 트리거 인버터의 입력단자에 공통으로 연결되며 게이트에 상기 제3모스트랜지스터 및 상기 제4모스트랜지스터의 공통단자의 전압이 인가되는 제2모스트랜지스터를 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  15. 제14항에 있어서,
    상기 제1모스트랜지스터, 상기 제4모스트랜지스터 및 상기 제5모스트랜지스터는,
    N형 모스트랜지스터이고,
    상기 제2모스트랜지스터, 상기 제3모스트랜지스터 및 상기 제6모스트랜지스터는,
    P형 모스트랜지스터인 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  16. 제15항에 있어서, 상기 제2모스트랜지스터 및 상기 제3모스트랜지스터의 기 판(Bulk)은,
    플로팅 (Floating)되거나 소정의 전압으로 바이어스(Bias) 되는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  17. 제16항에 있어서, 상기 소정의 전압은,
    상기 와이드 레인지 전원용 입력회로가 장착된 시스템에서 사용하는 전원전압 중에서 가장 높은 전압준위를 가지는 전원전압인 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  18. 제14항에 있어서,
    상기 제1전원전압 및 상기 제2전원전압은,
    상기 제3전원전압보다 높은 전압준위를 가지는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  19. 제12항에 있어서, 상기 슈미트 트리거 인버터는,
    일 단자가 상기 제2전원전압에 연결되고 게이트에 상기 입력신호가 인가되는 제7모스트랜지스터;
    일 단자가 상기 제7모스트랜지스터의 다른 일 단자에 연결되고 게이트에 상기 제1전달신호가 인가되는 제8모스트랜지스터;
    일 단자가 상기 제8모스트랜지스터의 다른 일 단자에 연결되고 다른 일 단자 를 통하여 상기 제2전달신호가 출력되며 게이트에 상기 제1전달신호가 인가되는 제9모스트랜지스터;
    일 단자가 상기 제8모스트랜지스터 및 상기 제9모스트랜지스터의 공통단자에 연결되고 다른 일 단자가 상기 접지전압에 연결되며 게이트에 상기 제2전달신호가 인가되는 제10모스트랜지스터;
    상기 제9모스트랜지스터의 다른 일 단자와 연결된 일 단자를 통하여 상기 제2전달신호가 출력되며 게이트에 상기 제1전달신호가 인가되는 제11모스트랜지스터;
    일 단자가 상기 제11모스트랜지스터의 다른 일 단자에 연결되고 게이트에 상기 제1전달신호가 인가되는 제12모스트랜지스터;
    일 단자가 상기 제12모스트랜지스터의 다른 일 단자에 연결되고 다른 일 단자가 상기 접지전압에 연결되며 게이트에 상기 인에이블 신호가 인가되는 제13모스트랜지스터; 및
    일 단자가 상기 제11모스트랜지스터 및 상기 제12모스트랜지스터의 공통 단자에 연결되며 다른 일 단자에 상기 제2전원전압이 연결되고 게이트에 상기 제2전달신호가 인가되는 제14모스트랜지스터를 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  20. 제19항에 있어서,
    상기 제7모스트랜지스터 내지 상기 제10모스트랜지스터는,
    P형 모스트랜지스터이고,
    상기 제11모스트랜지스터 내지 상기 제14모스트랜지스터는,
    N형 모스트랜지스터인 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  21. 제20항에 있어서, 상기 제7모스트랜지스터 내지 상기 제10모스트랜지스터의 기판은,
    상기 제2전원전압에 바이어스 되며,
    상기 제11모스트랜지스터 내지 상기 제14모스트랜지스터의 기판은,
    상기 접지전압에 바이어스 되는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  22. 제12항에 있어서, 상기 인에이블 블록은,
    일 단자가 상기 제2전달신호에 연결되고 다른 일 단자가 상기 제2전원전압에 연결되며, 상기 인에이블 신호에 응답하여 상기 제2전달신호의 전압준위를 상기 제2전원전압과 동일하게 하는 풀업 수단;
    상기 인에이블 신호의 위상을 반전시킨 역 인에이블 신호를 출력하는 제2인버터; 및
    상기 인에이블 신호 및 상기 역 인에이블 신호에 응답하여 일단에 연결된 상기 제2전달신호를 스위칭하여 상기 제3전달신호를 출력하는 제2스위치를 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  23. 제22항에 있어서, 상기 제2스위치는,
    일 단자를 통하여 상기 제2전달신호를 수신하고 다른 일 단자를 통하여 상기 제3전달신호를 출력하며 게이트에 상기 인에이블 신호가 인가되는 제17모스트랜지스터; 및
    일 단자가 상기 제17모스트랜지스터의 일 단자와 연결되며 다른 일 단자가 상기 제17모스트랜지스터의 다른 일 단자에 연결되며 게이트에 상기 역 인에이블 신호가 인가되는 제18모스트랜지스터를 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  24. 제22항에 있어서, 상기 풀업 수단은,
    일 단자에 상기 제2전달신호가 인가되고 다른 일 단자에 상기 제2전원전압이 인가되며 게이트에 상기 인에이블 신호가 인가되는 제15모스트랜지스터를 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  25. 제24항에 있어서, 상기 인에이블 블록은,
    일 단자가 상기 제3전달신호에 연결되고 다른 일 단자가 상기 접지전압에 연결되며, 상기 역 인에이블 신호에 응답하여 상기 제3전달신호의 전압준위를 상기 접지전압과 동일하게 하는 풀다운 수단을 더 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  26. 제25항에 있어서, 풀다운 수단은,
    일 단자가 상기 제3전달신호에 연결되고 다른 일 단자가 상기 접지전압에 연결되며, 게이트에 상기 역 인에이블 신호가 인가되는 제16모스트랜지스터를 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  27. 제12항에 있어서, 상기 와이드 레인지 전원용 입력회로는,
    상기 패드와 상기 입력신호 전달회로 사이에 ESD 보호 회로를 더 구비하며,
    상기 ESD 보호 회로는,
    상기 패드로부터 인가되는 정전기를 방전시키는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
  28. 제12항에 있어서, 상기 와이드 레인지 전원용 입력회로는,
    상기 슈미트 트리거 인버터의 출력신호인 상기 제2전달신호를 버퍼링 하는 제1인버터를 더 구비하는 것을 특징으로 하는 와이드 레인지 전원용 입력회로.
KR1020050011913A 2005-02-14 2005-02-14 와이드 레인지 전원용 입력회로 KR100594322B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050011913A KR100594322B1 (ko) 2005-02-14 2005-02-14 와이드 레인지 전원용 입력회로
NL1031099A NL1031099C2 (nl) 2005-02-14 2006-02-07 Ingangsschakelingen die zijn ingericht voor het werken met een bereik aan voedingsspanningen.
US11/350,711 US7388410B2 (en) 2005-02-14 2006-02-09 Input circuits configured to operate using a range of supply voltages
TW095104328A TWI312234B (en) 2005-02-14 2006-02-09 Input circuits configured to operate using a range of supply voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011913A KR100594322B1 (ko) 2005-02-14 2005-02-14 와이드 레인지 전원용 입력회로

Publications (1)

Publication Number Publication Date
KR100594322B1 true KR100594322B1 (ko) 2006-06-30

Family

ID=36815059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011913A KR100594322B1 (ko) 2005-02-14 2005-02-14 와이드 레인지 전원용 입력회로

Country Status (4)

Country Link
US (1) US7388410B2 (ko)
KR (1) KR100594322B1 (ko)
NL (1) NL1031099C2 (ko)
TW (1) TWI312234B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131905A (zh) * 2019-12-30 2021-07-16 圣邦微电子（北京）股份有限公司 一种施密特触发器电路

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7746137B2 (en) * 2007-08-28 2010-06-29 Qualcomm Incorporated Sequential circuit element including a single clocked transistor
US7564287B2 (en) * 2007-09-05 2009-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage tolerant input buffer
US7589550B2 (en) * 2007-09-07 2009-09-15 Freescale Semiconductor, Inc. Semiconductor device test system having reduced current leakage
US7706114B2 (en) * 2007-10-04 2010-04-27 Ememory Technology Inc. ESD avoiding circuits based on the ESD detectors in a feedback loop
US8593203B2 (en) 2008-07-29 2013-11-26 Qualcomm Incorporated High signal level compliant input/output circuits
US7642818B1 (en) * 2008-10-14 2010-01-05 Winbond Electronics Corp. High voltage tolerant input circuit capable of operating at extremely low IO supply voltage
CN101409551B (zh) * 2008-11-21 2012-06-27 华邦电子股份有限公司 输入电路
JP5290015B2 (ja) * 2009-03-25 2013-09-18 ルネサスエレクトロニクス株式会社 バッファ回路
TWI343706B (en) * 2009-07-13 2011-06-11 Ind Tech Res Inst Isolation circuit
TWI407129B (zh) * 2010-05-24 2013-09-01 Princeton Technology Corp 可調式電壓比較電路及可調式電壓檢測裝置
CN102269778B (zh) * 2010-06-07 2014-09-24 普诚科技股份有限公司 可调式电压比较电路及可调式电压检测装置
US8207755B1 (en) * 2011-02-15 2012-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Low leakage power detection circuit
CN104393868A (zh) * 2014-12-22 2015-03-04 厦门福齐电子科技有限公司 一种输入接口集成电路及其输入接口电路
US9564881B2 (en) 2015-05-22 2017-02-07 Qualcomm Incorporated Area-efficient metal-programmable pulse latch design
US9979394B2 (en) 2016-02-16 2018-05-22 Qualcomm Incorporated Pulse-generator
JP7338821B2 (ja) * 2018-11-06 2023-09-05 株式会社東海理化電機製作所 信号出力回路
US10911044B1 (en) * 2019-12-05 2021-02-02 Integrated Silicon Solution, (Cayman) Inc. Wide range output driver circuit for semiconductor device
KR20220128040A (ko) * 2021-03-12 2022-09-20 삼성전자주식회사 반도체 장치
US20230246647A1 (en) * 2022-01-28 2023-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Power loss regulation circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176997A (ja) * 1993-12-16 1995-07-14 Kawasaki Steel Corp シュミットトリガ回路
KR19980082737A (ko) * 1997-05-09 1998-12-05 윤종용 정전기 보호기능을 가진 스미트 트리거회로
KR20010056397A (ko) * 1999-12-15 2001-07-04 박종섭 쉬미트 트리거
KR20030002501A (ko) * 2001-06-29 2003-01-09 삼성전자 주식회사 전원전압 이상의 입력신호를 용인하는 신호전송회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221865A (en) * 1991-06-21 1993-06-22 Crosspoint Solutions, Inc. Programmable input/output buffer circuit with test capability
JP3544819B2 (ja) 1997-03-31 2004-07-21 株式会社 沖マイクロデザイン 入力回路および出力回路ならびに入出力回路
US6091264A (en) * 1998-05-27 2000-07-18 Vanguard International Semiconductor Corporation Schmitt trigger input stage
KR100495667B1 (ko) 2003-01-13 2005-06-16 삼성전자주식회사 아날로그/디지털 입력 모드를 제공하는 입출력 버퍼
US6756826B1 (en) * 2003-06-12 2004-06-29 Fairchild Semiconductor Corporation Method of reducing the propagation delay and process and temperature effects on a buffer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176997A (ja) * 1993-12-16 1995-07-14 Kawasaki Steel Corp シュミットトリガ回路
KR19980082737A (ko) * 1997-05-09 1998-12-05 윤종용 정전기 보호기능을 가진 스미트 트리거회로
KR20010056397A (ko) * 1999-12-15 2001-07-04 박종섭 쉬미트 트리거
KR20030002501A (ko) * 2001-06-29 2003-01-09 삼성전자 주식회사 전원전압 이상의 입력신호를 용인하는 신호전송회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131905A (zh) * 2019-12-30 2021-07-16 圣邦微电子（北京）股份有限公司 一种施密特触发器电路
CN113131905B (zh) * 2019-12-30 2022-08-16 圣邦微电子（北京）股份有限公司 一种施密特触发器电路

Also Published As

Publication number Publication date
TWI312234B (en) 2009-07-11
NL1031099A1 (nl) 2006-08-15
TW200629730A (en) 2006-08-16
NL1031099C2 (nl) 2006-11-28
US7388410B2 (en) 2008-06-17
US20060181322A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
KR100594322B1 (ko) 와이드 레인지 전원용 입력회로
US7495483B2 (en) Input buffer for CMOS integrated circuits
US6724226B2 (en) Signal transmission circuit capable of tolerating high-voltage input signal
US7430100B2 (en) Buffer circuit with enhanced overvoltage protection
US8154323B2 (en) Output driver operable over wide range of voltages
US9584125B2 (en) Interface circuit
US7554361B2 (en) Level shifter and method thereof
US8482329B2 (en) High voltage input receiver with hysteresis using low voltage transistors
TWI674720B (zh) 電源保護電路
KR20180040958A (ko) 저전압 소자로 구현되는 고전압 출력 드라이버
WO2008121977A2 (en) Level shifter circuit incorporating transistor snap-back protection
US7154309B1 (en) Dual-mode output driver configured for outputting a signal according to either a selected high voltage/low speed mode or a low voltage/high speed mode
US20140218079A1 (en) Power-on reset circuit
US6259299B1 (en) CMOS level shift circuit for integrated circuits
JP3657243B2 (ja) レベルシフタ、半導体集積回路及び情報処理システム
US20200220536A1 (en) Semiconductor apparatus
US8779829B2 (en) Level shift circuit
US8525572B2 (en) Level-up shifter circuit
US6768339B2 (en) Five volt tolerant input scheme using a switched CMOS pass gate
US10541676B2 (en) Symmetrical dual voltage level input-output circuitry
US8766692B1 (en) Supply voltage independent Schmitt trigger inverter
KR102438005B1 (ko) 입출력 회로 및 이를 포함하는 전자 소자
KR100302610B1 (ko) 고전압 구동 회로
US11742857B2 (en) Wide voltage range level shifter circuit
US20220238509A1 (en) Electrostatic discharge circuit and electrostatic discharge control system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee