CN111147065B - 信号输出电路 - Google Patents

Abstract

本发明抑制输出信号中的抖动的产生。信号输出电路(10)包含：输入线(Lin)，被输入输入信号(Sin)；第一电流生成电路(20B)，与输入线(Lin)连接，并生成大小与被供给的电源电压(VBB)的电平相应的第一电流(I2)；第二电流生成电路(20B)，与输入线(Lin)连接，并生成根据输出信号(Sout1)的电平的切换而导通截止的第二电流(I5)；电阻元件(R2)，设置在输入线(Lin)上；以及输出电路(30)，根据在输入线(Lin)产生的电压的电平来切换输出信号(Sout1)的逻辑电平。

Description

信号输出电路

技术领域

本发明涉及信号输出电路。

背景技术

作为与根据输入信号的电平的切换而切换输出信号的电平的信号输出电路相关的技术，已知有以下的技术。

例如，在专利文献1中，记载有一种电平转换器，该电平转换器具备：电源系统电流源，具有一端与第一电源电压连接的第一电阻、以及第一晶体管，第一主电极及第一控制电极与第一电阻的另一端连接且第二主电极与比第一电源电压低的电压的第二电源电压连接；第二晶体管，第三主电极与输入电压信号端子连接，第四主电极与输出电压信号端子连接，第二控制电极与比第一电源电压低且比第二电源电压高的电压的第三电源电压连接；第二电阻，一端连接在第四主电极与输出电压信号端子之间；以及第三晶体管，第五主电极与第二电阻的另一端连接，第六主电极与第二电源电压连接，第三控制电极与第一控制电极连接。

专利文献1：日本特开2018－121324号公报

根据输入信号的电平的切换而切换输出信号的电平的信号输出电路，例如，包含若输入信号的电平达到阈值，则切换输出信号的电平的CMOS逆变器而构成。然而，在切换输出信号的电平的阈值是固定的情况下，若在输入信号中重叠噪声则存在输出信号中产生抖动的可能。即，在输入信号的电平推移到阈值附近的状况下，在输出信号中产生抖动。

发明内容

本发明的目的在于抑制输出信号中的抖动的产生。

本发明的第一方式的信号输出电路包含：输入线，被输入输入信号；第一电流生成电路，与上述输入线连接，并生成大小与所供给的电源电压的电平相应的第一电流；第二电流生成电路，与上述输入线连接，并生成根据输出信号的电平的切换而导通截止的第二电流；电阻元件，设置在上述输入线上；以及输出电路，根据在上述输入线产生的电压的电平来切换上述输出信号的逻辑电平。

根据第一方式的信号输出电路，由于能够使输入信号与输出信号之间具有滞后特性，所以能够抑制输出信号中的抖动的产生。

信号输出电路可以构成为：在上述输出信号的电平处于第一电平的情况下，大小与上述第一电流的大小相当的电流在上述电阻元件中流动，在上述输出信号的电平处于与上述第一电平不同的第二电平的情况下，大小与上述第一电流的大小和上述第二电流的大小的合计的大小相当的电流在上述电阻元件中流动。由此，能够根据输出信号的电平的切换，来切换由电阻元件引起的电压降的大小。

上述第二电流生成电路也可以在导通状态下生成大小与上述电源电压的电平相应的电流作为上述第二电流。由此，即使在输入信号的电平与电源电压的电平变动连动地发生电平变动的情况下，也能够抑制误动作的产生。

信号输出电路还可以包含第一晶体管，根据上述输出信号而导通截止。在该情况下，上述第二电流生成电路可以包含根据上述第一晶体管的导通截止而被导通截止且输出上述第二电流的第二晶体管。

上述输出电路也可以作为上述输出信号输出与上述输入信号的电平不同的电平的信号。由此，例如，能够应对想要基于输入信号来控制包含无法直接输入输入信号的低耐压元件的电路的情况。

本发明的第二方式的信号输出电路包含：半导体芯片，具有被输入输入信号的输入端子；以及第一电阻元件，与上述输入端子连接。上述半导体芯片包含：输入线，与上述输入端子连接；第一电流生成电路，与上述输入线连接，并生成大小与被供给的电源电压的电平相应的第一电流；第二电流生成电路，与上述输入线连接，并生成根据输出信号的电平的切换而导通截止的第二电流；第二电阻元件，设置在上述输入线上，与上述第一电阻元件串联连接；以及输出电路，根据在上述输入线产生的电压的电平来切换上述输出信号的逻辑电平。

根据第二方式的信号输出电路，由于能够使输入信号与输出信号之间具有滞后特性，所以能够抑制输出信号中的抖动的产生。另外，由于能够根据第一电阻元件的电阻值来调整滞后宽度，所以能够灵活地进行滞后宽度的调整。

根据本发明，能够抑制输出信号中的抖动的产生。

附图说明

图1是表示本发明的实施方式的信号输出电路的结构的一个例子的图。

图2是表示本发明的实施方式的输入信号的电压电平与输入线中产生的电压的电平的关系的图。

图3A是表示本发明的实施方式的信号输出电路中的输入信号与输出信号的关系的一个例子的图。

图3B是表示本发明的实施方式的信号输出电路中的输入信号与输出信号的关系的一个例子的图。

图4是表示本发明的实施方式的信号输出电路的结构的一个例子的图。

图5是表示本发明的实施方式的信号输出电路的结构的一个例子的图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。此外，在各附图中，对于实质相同或者等价的构成要素或者部分标注相同的参照附图标记。

[第一实施方式]

图1是表示本发明的第一实施方式的信号输出电路10的结构的一个例子的图。在本实施方式中，信号输出电路10构成为形成于单一的半导体芯片100内的半导体集成电路。此外，在图1中，与半导体芯片100一起示出了可选地设置的外置的电阻元件Rx，但在第一实施方式中，对不包含外置的电阻元件Rx的情况进行说明。对于包含外置的电阻元件Rx的情况，在后述的第二实施方式中进行说明。

构成信号输出电路10的半导体芯片100具有输入输入信号Sin的输入端子12、供给电源电压VBB的电源端子11、以及供给接地电位GND的接地端子13。此外，被输入至电源端子11的电源电压VBB例如为8V～18V。输入端子12、电源端子11以及接地端子13例如也可以具有电极焊盘以及凸块等作为能够进行来自半导体芯片100的外部的访问的外部端子的方式。信号输出电路10包含输入线Lin、电流生成电路20A、20B、20C、20D、20E以及输出电路30而构成。

输入线Lin与输入端子12连接，经由输入端子12向输入线Lin输入输入信号Sin。此外，在图1中，示出了输入信号Sin经由外置的电阻元件Rx被输入至输入端子12的情况，但在本实施方式中，输入信号Sin不经由外置的电阻元件Rx直接输入至输入端子12。输入信号Sin是呈现相当于电源电压VBB的电压电平的高电平以及相当于接地电平的低电平的信号。在输入线Lin上，设置有电阻元件R2以及晶体管T2。

电阻元件R2的一端与输入端子12连接，另一端与晶体管T2的漏极连接。晶体管T2的源极与构成输出电路30的C－MOS逆变器31A的栅极(节点A)连接，栅极与半导体芯片100内的电源线Lp连接。向电源线Lp，例如供给5V的芯片内电源电压VCC。

晶体管T2由n沟道型的垂直方向扩散型的金属/氧化膜/半导体型场效应晶体管(VDMOSFET：Vertical Diffused Metal Oxide Semiconductor Filed EffectTransistor)构成。晶体管T2与构成信号输出电路10的其它晶体管T1、T3～T15相比较，静电破坏耐性较高。晶体管T2作为保护晶体管T1、T3～T15免受对输入线Lin施加的ESD(electro-static discharge)等的浪涌的浪涌保护元件发挥功能。此外，在能够确保针对对输入端子12施加的浪涌的耐性的情况下，也可以省略晶体管T2。晶体管T2以外的晶体管T1、T3～T15由通常的MOSFET构成。

电流生成电路20A包含电阻元件R1以及n沟道型的晶体管T1而构成。电阻元件R1的一端与电源端子11连接。晶体管T1的漏极以及栅极与电阻元件R1的另一端连接，源极与地线Lg连接。电流生成电路20A生成大小与从半导体芯片100的外部供给的电源电压VBB的电平相应的电流I1。具体而言，电源电压VBB的电平越高，电流I1的大小越大。

电流生成电路20B包含n沟道型的晶体管T3以及电阻元件R3而构成。晶体管T3的漏极与电阻元件R3的一端连接，栅极与晶体管T1的栅极连接，源极与地线Lg连接。晶体管T3与晶体管T1一起构成电流镜电路。电阻元件R3的另一端与输入线Lin的节点A连接。电流生成电路20B生成大小与由电流生成电路20A生成的电流I1的大小成比例的电流I2。即，电流I2的大小成为与电源电压VBB的电平相应的大小。具体而言，电源电压VBB的电平越高，电流I2的大小越大。电流I2相对于电流I1的比率(磁镜比)例如能够根据晶体管T1与T3的面积比(单元数比)等来调整。此外，电流生成电路20B是本发明中的第一电流生成电路的一个例子。

电流生成电路20C包含n沟道型的晶体管T4以及p沟道型的晶体管T5而构成。晶体管T4的栅极与晶体管T1、T3的栅极连接，漏极与晶体管T5的漏极连接，源极与地线Lg连接。晶体管T4与晶体管T1一起构成电流镜电路。晶体管T5的源极与电源线Lp连接，栅极以及漏极与晶体管T4的漏极连接。电流生成电路20C生成大小与由电流生成电路20A生成的电流I1的大小成比例的电流I3。即，电流I3的大小为与电源电压VBB的电平相应的大小。具体而言，电源电压VBB的电平越高，电流I3的大小越大。电流I3相对于电流I1的比率(磁镜比)例如能够根据晶体管T1与T4的面积比(单元数比)等来调整。

电流生成电路20D包含p沟道型的晶体管T6以及n沟道型的晶体管T7而构成。晶体管T6的源极与电源线Lp连接，栅极与晶体管T5的栅极连接，漏极与晶体管T7的漏极连接。晶体管T6与晶体管T5一起构成电流镜电路。晶体管T7的漏极以及栅极与晶体管T6的漏极连接，源极与地线Lg连接。电流生成电路20D生成大小与由电流生成电路20C生成的电流I3的大小成比例的电流I4。即，电流I4的大小为与电源电压VBB的电平相应的大小。具体而言，电源电压VBB的电平越高，电流I4的大小越大。电流I4相对于电流I3的比率(磁镜比)例如能够根据晶体管T5与T6的面积比(单元数比)等来调整。

电流生成电路20E包含n沟道型的晶体管T8以及电阻元件R4而构成。晶体管T8的漏极与电阻元件R4的一端连接，栅极与晶体管T7的栅极连接，源极与地线Lg连接。晶体管T8与晶体管T7一起构成电流镜电路。电阻元件R4的另一端与输入线Lin的节点A连接。电流生成电路20E的导通截止的切换由晶体管T9控制。

晶体管T9的漏极与晶体管T7、T8的各栅极连接，源极与地线Lg连接，栅极与构成输出电路30的C－MOS逆变器31B的输出端连接。即，向晶体管T9的栅极，输入从C－MOS逆变器31B的输出端输出的输出信号Sout1。晶体管T9根据输出信号Sout1而导通截止。通过晶体管T9成为截止状态而晶体管T8成为导通状态，电流I5在电流生成电路20E中流动(电流生成电路20E的导通状态)。另一方面，通过晶体管T9成为导通状态而晶体管T8成为截止状态，电流I5不在电流生成电路20E中流动(电流生成电路20E的截止状态)。

在电流生成电路20E的导通状态下，电流生成电路20E生成大小与由电流生成电路20D生成的电流I4的大小成比例的电流I5。即，电流I5的大小为与电源电压VBB的电平相应的大小。具体而言，电源电压VBB的电平越高，电流I5的大小越大。电流I5相对于电流I4的比率(磁镜比)例如能够根据晶体管T7与T8的面积比(单元数比)等来调整。此外，电流生成电路20E是本发明中的第二电流生成电路的一个例子。

输出电路30输出与输入信号Sin的逻辑电平对应的逻辑电平的输出信号Sout1、Sout2。输出电路30根据在输入线Lin的节点A产生的电压的电平来切换输出信号Sout1、Sout2的逻辑电平。即，若在输入线Lin的节点A产生的电压的电平超过阈值，则输出信号Sout1为高电平，输出信号Sout2为低电平，若在输入线Lin的节点A产生的电压的电平低于阈值，则输出信号Sout1为低电平，输出信号Sout2为高电平。

输出电路30包含从属连接的3个C－MOS逆变器31A、31B、31C而构成。C－MOS逆变器31A包含p沟道型的晶体管T10以及n沟道型的晶体管T11而构成。晶体管T10的源极与电源线Lp连接，漏极与晶体管T11的漏极连接，栅极与输入线Lin的节点A连接。晶体管T11的源极与地线Lg连接，栅极与输入线Lin的节点A连接。晶体管T10、T11的栅极被设为C－MOS逆变器31A的输入端，晶体管T10、T11的漏极被设为C－MOS逆变器31A的输出端。

C－MOS逆变器31B包含p沟道型的晶体管T12以及n沟道型的晶体管T13而构成。晶体管T12的源极与电源线Lp连接，漏极与晶体管T13的漏极连接，栅极与前一级的C－MOS逆变器31A的输出端连接。晶体管T13的源极与地线Lg连接，栅极与前一级的C－MOS逆变器31A的输出端连接。晶体管T12、T13的栅极被设为C－MOS逆变器31B的输入端，晶体管T12、T13的漏极被设为C－MOS逆变器31B的输出端。

C－MOS逆变器31C包含p沟道型的晶体管T14以及n沟道型的晶体管T15而构成。晶体管T14的源极与电源线Lp连接，漏极与晶体管T15的漏极连接，栅极与前一级的C－MOS逆变器31B的输出端连接。晶体管T15的源极与地线Lg连接，栅极与前一级的C－MOS逆变器31B的输出端连接。晶体管T14、T15的栅极被设为C－MOS逆变器31C的输入端，晶体管T14、T15的漏极被设为C－MOS逆变器31C的输出端。C－MOS逆变器31A、31B、31C分别从自身的输出端输出使被输入至自身的输入端的信号的逻辑反转后的信号。

从C－MOS逆变器31B的输出端输出的输出信号Sout1以及从C－MOS逆变器31C的输出端输出的输出信号Sout2分别从输出电路30的输出端子14、15输出。输出信号Sout1以及Sout2处于相互逻辑反转的关系。输出电路30作为输出信号Sout1以及Sout2输出使具有与电源电压VBB的电平(例如8V～18V)相当的电平的输入信号Sin的电平移位到与芯片内电源电压VCC的电平(例如5V)相当的电平的信号。

以下，对信号输出电路10的作用进行说明。被输入至输入端子12的输入信号Sin经由输入线Lin被输入至构成输出电路30的C－MOS逆变器31A的输入端。输出电路30输出与输入信号Sin的逻辑对应的逻辑的输出信号Sout1、Sout2。例如，在输入信号Sin为高电平的情况下，输出信号Sout1为高电平，输出信号Sout2为低电平。另外，输出电路30作为输出信号Sout1以及Sout2输出使具有与电源电压VBB的电平(例如8V～18V)相当的电平的输入信号Sin的电平移位至与芯片内电源电压VCC的电平(例如5V)相当的电平的信号。

另外，输出电路30根据在输入线Lin的节点A产生的电压的电平来切换输出信号Sout1、Sout2的逻辑电平。即，若在输入线Lin的节点A产生的电压的电平超过阈值，则输出信号Sout1成为高电平，输出信号Sout2成为低电平，若在输入线Lin的节点A产生的电压的电平低于阈值，则输出信号Sout1成为低电平，输出信号Sout2成为高电平。

图2是表示输入信号Sin的电压电平Vin与在输入线Lin的节点A产生的电压的电平Va的关系的图。图2所示的2根直线中的下侧的直线对应于输出信号Sout1为低电平的情况，上侧的直线对应于输出信号Sout1为高电平的情况。

在这里，输入信号Sin不经由外置的电阻元件Rx直接输入至输入端子12，若将电阻元件R2的电阻值设为r2、将在电阻元件R2中流动的电流设为Ir，则在输入线Lin的节点A产生的电压的电平Va能够通过下述的(1)式来表示。即，在输入线Lin的节点A产生的电压的电平Va相当于通过电阻元件R2使输入信号Sin的电压电平Vin下降的电平。

Va＝Vin－Ir×r2……(1)

在输出信号Sout1为低电平的情况下，由于晶体管T9成为截止状态，所以晶体管T7以及T8成为导通状态。其结果，与输入线Lin连接的电流生成电路20E成为导通状态，电流I5流动。另一方面，电流I2也在与输入线Lin连接的电流生成电路20B中流动。因此，在输出信号Sout1为低电平的情况下，在电阻元件R2中流动的电流Ir能够通过下述的(2)式来表示。

Ir＝I2+I5……(2)

根据(1)式和(2)式，在输出信号Sout1为低电平的情况下的在节点A产生的电压的电平Va能够通过下述的(3)式来表示。

Va＝Vin－(I2+I5)×r2……(3)

若通过(3)式表示的电压电平Va超过C－MOS逆变器31A的阈值，则输出信号Sout1从低电平迁移至高电平。将此时的输入信号Sin的电压电平Vin设为V1。由于输出信号Sout1为高电平，所以信号输出电路10的动作点从动作点P迁移至动作点Q。

在输出信号Sout1为高电平的情况下，由于晶体管T9为导通状态所以晶体管T7以及T8成为截止状态，其结果，与输入线Lin连接的电流生成电路20E成为截止状态，电流I5不流动。另一方面，电流I2在与输入线Lin连接的电流生成电路20B中流动。因此，在输出信号Sout1为高电平的情况下，在电阻元件R2中流动的电流Ir能够通过下述的(4)式来表示。

Ir＝I2……(4)

根据(1)式和(4)式，输出信号Sout1为高电平的情况下的在节点A产生的电压的电平Va能够通过下述的(5)式来表示。

Va＝Vin－I2×r2……(5)

若通过(5)式表示的电压电平Va低于C－MOS逆变器31A的阈值，则输出信号Sout1从高电平迁移至低电平。将此时的输入信号Sin的电压电平Vin设为V2(＜V1)。由于输出信号Sout1为低电平，所以信号输出电路10的动作点从动作点R迁移至动作点S。

像这样，根据本实施方式的信号输出电路10，在输出信号Sout1为低电平的情况下，与输入线Lin连接的电流生成电路20E成为导通状态，电阻元件R2中的电压降相对增大。另外，在输出信号Sout1为高电平的情况下，与输入线Lin连接的电流生成电路20E成为截止状态，电阻元件R2中的电压降相对变小。由此，如图2所示，能够使在输入线Lin的节点A产生的电压的电平Va根据输出信号Sout1的逻辑电平的反转而迁移。其结果，能够使输入信号Sin与输出信号Sout1(Sout2)之间具有滞后特性。这里所说的滞后特性意味着输出信号Sout1从低电平迁移至高电平的输入信号的电压电平V1与输出信号Sout1从高电平迁移至低电平的输入信号的电压电平V2相互不同的特性。将V1与V2的差分称为滞后宽度。

图3A是表示信号输出电路10中的输入信号Sin与输出信号Sout1的关系的图。根据本实施方式的信号输出电路10，能够实现2.7mV左右的滞后宽度的滞后特性。像这样，通过使输入信号Sin与输出信号Sout1(Sout2)之间具有滞后特性，能够有效地抑制输出信号Sout1(Sout2)中的抖动的产生。

另外，根据信号输出电路10，如图1所示，通过在输入端子12连接外置的电阻元件Rx，并经由该外置的电阻元件Rx输入输入信号Sin，与未连接外置的电阻元件Rx的情况相比，能够增大滞后宽度。即，根据信号输出电路10，能够通过外置的电阻元件Rx调整滞后宽度。因此，能够进行相对减小半导体芯片100单体中的滞后宽度，并通过外置的电阻元件Rx获得所希望的滞后宽度的应对。通过允许相对减小半导体芯片100单体中的滞后宽度，即使在半导体芯片100单体中的输入阈值电压(输出信号Sout1(Sout2)逻辑反转的输入信号Sin的电平)的标准范围相对狭窄的情况下也能够确保相对较高的处理能力。

另外，根据信号输出电路10，给电阻元件R2中的电压降的大小带来影响的电流I2以及I5分别依赖于电源电压VBB的电平。由此，能够使电阻元件R2中的电压降的大小随着电源电压VBB的电平变动而变化。例如，在电源电压VBB的电平从标准值降低的情况下，电流I2以及I5分别变得比标准值小。其结果，电阻元件R2中的电压降的大小变得比标准值小。像这样，通过电阻元件R2中的电压降的大小随着电源电压VBB的电平变动而变化，能够对与电源电压VBB的电平变动连动地发生电平变动的输入信号Sin，抑制误动作的产生。例如，即使在输入了与电源电压VBB的电平降低连动地电平降低的输入信号in的情况下，由于也根据电源电压VBB的电平降低来抑制电阻元件R2中的电压降作用，所以能够适当地进行输入信号Sin的逻辑电平的检测，因此，抑制输出错误的逻辑电平的输出信号Sout1、Sout2的风险。

另外，根据信号输出电路10，由于电流生成电路20A与电流生成电路20E经由多级电流镜电路连接，所以由电流生成电路20E生成的电流I5的调整范围的放大变得容易，其结果，滞后特性中的滞后宽度的调整范围的放大变得容易。

此外，在本实施方式中，例示出输出电路30包含3个C－MOS逆变器31A、31B、31C而构成的情况，但C－MOS逆变器的级数能够适当地变更。

另外，在本实施方式中，例示出输出电路30作为输出信号Sout1以及Sout2输出使输入信号Sin的电平移位至与芯片内电源电压VCC的电平(例如5V)相当的电平后的信号的情况，但输出电路30也可以输出具有与电源电压VBB的电平相当的电平的输出信号Sout1以及Sout2。即，信号输出电路10也可以不具备电平移位功能。

[第二实施方式]

如图1所示，本发明的第二实施方式的输出电路10包含半导体芯片100、以及与半导体芯片100的输入端子12连接的外置的电阻元件Rx而构成。输入信号Sin经由外置的电阻元件Rx输入。

在第二实施方式的信号输出电路10中，在输入线Lin的节点A产生的电压的电平Va相当于通过电阻元件R2以及外置的电阻元件Rx使输入信号Sin的电压电平Vin下降的电平。即，在第二实施方式的信号输出电路10中，输出信号Sout1为低电平的情况下在节点A产生的电压的电平Va能够通过下述的(6)式来表示。另外，在信号输出电路10中，输出信号Sout1为高电平的情况下的在节点A产生的电压的电平Va能够通过下述的(7)式来表示。此外，在(6)式以及(7)式中，rx为外置的电阻元件Rx的电阻值。

Va＝Vin－(I2+I5)×(rx+r2)……(6)

Va＝Vin－I2×(rx+r2)……(7)

根据第二实施方式的信号输出电路10，输入线Lin的节点A的电压电平Va下的输出信号Sout1为低电平的情况下与高电平的情况下的差分与未连接外置电阻元件Rx的第一实施方式的信号输出电路10相比增大。因此，与第一实施方式的信号输出电路10相比能够增大滞后宽度。

图3B是表示第二实施方式的信号输出电路10中的输入信号Sin与输出信号Sout1的关系的图。根据第二实施方式的信号输出电路10，能够实现270mV左右的滞后宽度的滞后特性。像这样，通过使输入信号Sin与输出信号Sout1(Sout2)之间具有滞后特性，能够抑制输出信号Sout1(Sout2)中的抖动的产生。

综上所述，根据本发明的第二实施方式的信号输出电路10，通过与半导体芯片100的输入端子12连接的外置的电阻元件Rx，能够调整滞后宽度。因此，能够应对减小半导体芯片100单体中的滞后宽度，并通过外置的电阻元件Rx获得所希望的滞后宽度。

[第三实施方式]

图4是表示本发明的第三实施方式的信号输出电路10B的结构的一个例子的图。信号输出电路10B不具备第一实施方式的信号输出电路10(参照图1)所具备的电流生成电路20C以及20D。另外，晶体管T8与T9的连接与第一实施方式的信号输出电路10不同。

在信号输出电路10B中，电流生成电路20E包含电阻元件R4以及n沟道型的晶体管T8而构成。晶体管T8的漏极与电阻元件R4的一端连接，栅极与晶体管T1以及T3的栅极连接，源极与晶体管T9的漏极连接。晶体管T8与晶体管T1一起构成电流镜电路。电阻元件R4的另一端与输入线Lin的节点A连接。

晶体管T9的漏极与晶体管T8的源极连接，源极与地线Lg连接，栅极与C－MOS逆变器31C的输出端(晶体管T14以及T15的漏极)连接。即，向晶体管T9的栅极，输入从C－MOS逆变器31C的输出端输出的输出信号Sout2。晶体管T9根据输出信号Sout2而导通截止。此外，晶体管T9的栅极也可以与C－MOS逆变器31A的输出端(晶体管T10以及T11的漏极)连接。通过晶体管T9成为截止状态而电流路径被断开，在电流生成电路20E中不流动电流I5(电流生成电路20E的截止状态)。另一方面，通过晶体管T9成为导通状态而电流路径导通，在电流生成电路20E中流动电流I5(电流生成电路20E的导通状态)。

在电流生成电路20E的导通状态下，电流生成电路20E生成大小与由电流生成电路20A生成的电流I1的大小成比例的电流I5。即，电流I5的大小成为与电源电压VBB的电平相应的大小。具体而言，电源电压VBB的电平越高，电流I5的大小越大。电流I5相对于电流I1的比率(磁镜比)例如能够根据晶体管T1与T8的面积比(单元数比)等来调整。

根据本发明的第三实施方式的信号输出电路10B，能够获得与第一实施方式的信号输出电路10相同的效果。另外，由于与第一实施方式的信号输出电路10相比较能够减小电路规模，所以能够抑制制造成本。此外，也可以在形成有信号输出电路10C的半导体芯片100的输入端子12连接外置的电阻元件Rx。

[第四实施方式]

图5是表示本发明的第四实施方式的信号输出电路10C的结构的一个例子的图。信号输出电路10C不具备第一实施方式的信号输出电路10(参照图1)所具备的电流生成电路20C以及20D。另外，电流生成电路20E的结构与第一实施方式的信号输出电路10不同。

在信号输出电路10B中，电流生成电路20E包含电阻元件R4以及n沟道型的晶体管T9而构成。晶体管T9的漏极与电阻元件R4的一端连接，源极与地线Lg连接，栅极与C－MOS逆变器31C的输出端(晶体管T14以及T15的漏极)连接。即，向晶体管T9的栅极，输入从C－MOS逆变器31C的输出端输出的输出信号Sout2。晶体管T9根据输出信号Sout2而导通截止。此外，晶体管T9的栅极也可以与C－MOS逆变器31A的输出端(晶体管T10以及T11的漏极)连接。电阻元件R4的另一端与输入线Lin的节点A连接。

通过晶体管T9成为截止状态而电流路径被切断，在电流生成电路20E中不流动电流I5(电流生成电路20E的截止状态)。另一方面，通过晶体管T9成为导通状态而电流路径导通，在电流生成电路20E中流动电流I5(电流生成电路20E的导通状态)。

根据本发明的第四实施方式的信号输出电路10C，能够得到与第一实施方式的信号输出电路10相同的效果。在本发明的第四实施方式的信号输出电路10C中，虽然电流I5不依赖于电源电压VBB的电平，但与第一实施方式的信号输出电路10C相比较，能够减小电路规模，所以能够抑制制造成本。此外，也可以在形成有信号输出电路10C的半导体芯片100的输入端子12连接外置的电阻元件Rx。

附图标记说明

10、10B、10C…信号输出电路；11…电源端子；12…输入端子；13…接地端子；14、15…输出端子；20A、20B、20C、20D、20E…电流生成电路；30…输出电路；31A、31B、31C…逆变器；Lin…输入线；Lp…电源线；Lg…地线；I1～I5…电流。

Claims (6)

1.一种信号输出电路，包含：

输入线，与被输入输入信号的输入连接；

第一电流生成电路，与上述输入线连接，并生成大小与被供给的电源电压的电平相应的第一电流；

第二电流生成电路，与上述输入线连接，并生成根据输出信号的电平的切换而导通截止的第二电流；

电阻元件，设置在上述输入线上；以及

输出电路，根据在上述输入线产生的电压的电平来切换上述输出信号的逻辑电平，

上述电阻元件的一端与上述输入连接，另一端与上述第一电流生成电路以及上述第二电流生成电路连接。

2.根据权利要求1所述的信号输出电路，其中，

在上述输出信号的电平处于第一电平的情况下，大小与上述第一电流的大小相当的电流在上述电阻元件中流动，在上述输出信号的电平处于与上述第一电平不同的第二电平的情况下，大小与上述第一电流的大小和上述第二电流的大小的合计的大小相当的电流在上述电阻元件中流动。

3.根据权利要求1或2所述的信号输出电路，其中，

上述第二电流生成电路在导通状态下生成大小与上述电源电压的电平相应的电流作为上述第二电流。

4.根据权利要求1～3中任一项所述的信号输出电路，其中，

还包含第一晶体管，该第一晶体管根据上述输出信号而导通截止，

上述第二电流生成电路包含根据上述第一晶体管的导通截止而被导通截止且输出上述第二电流的第二晶体管。

5.根据权利要求1～4中任一项所述的信号输出电路，其中，

上述输出电路输出电平与上述输入信号的电平不同的信号作为上述输出信号。

6.一种信号输出电路，包含：

半导体芯片，具有被输入输入信号的输入端子；以及

第一电阻元件，与上述输入端子连接，

其中，上述半导体芯片包含：

输入线，与上述输入端子连接；

第一电流生成电路，与上述输入线连接，并生成大小与被供给的电源电压的电平相应的第一电流；

第二电流生成电路，与上述输入线连接，并生成根据输出信号的电平的切换而导通截止的第二电流；

第二电阻元件，设置在上述输入线上，与上述第一电阻元件串联连接；以及

输出电路，根据在上述输入线产生的电压的电平来切换上述输出信号的逻辑电平，

上述电阻元件的一端与上述输入端子连接，另一端与上述第一电流生成电路以及上述第二电流生成电路连接。