KR100378201B1 - 전원전압 이상의 입력신호를 용인하는 신호전송회로 - Google Patents

전원전압 이상의 입력신호를 용인하는 신호전송회로 Download PDF

Info

Publication number
KR100378201B1
KR100378201B1 KR10-2001-0038146A KR20010038146A KR100378201B1 KR 100378201 B1 KR100378201 B1 KR 100378201B1 KR 20010038146 A KR20010038146 A KR 20010038146A KR 100378201 B1 KR100378201 B1 KR 100378201B1
Authority
KR
South Korea
Prior art keywords
node
circuit
signal
transmission circuit
voltage
Prior art date
Application number
KR10-2001-0038146A
Other languages
English (en)
Other versions
KR20030002501A (ko
Inventor
김대규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0038146A priority Critical patent/KR100378201B1/ko
Priority to US10/094,916 priority patent/US6724226B2/en
Publication of KR20030002501A publication Critical patent/KR20030002501A/ko
Application granted granted Critical
Publication of KR100378201B1 publication Critical patent/KR100378201B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Abstract

직류 특성과 지연특성을 향상시키고 사용전압 영역에서 선형 특성을 개선하여 톨러런트 기능을 유지하는 신호전송회로가 개시된다. 신호 전송회로는 제 1전송회로, 제 2전송회로, 반전회로, 제 1스위칭 회로 및 제 2스위칭 회로를 구비한다. 상기 제 1전송회로는 제 1노드의 신호를 제 2노드로 전송하며, 상기 제 2전송회로는 상기 제 1노드의 신호를 상기 제 2노드로 전송한다. 상기 반전회로는 상기 제 2노드의 신호를 반전시키며, 상기 제 1스위칭회로는 상기 반전회로의 출력신호에 응답하여 제 3노드를 풀-다운하며, 상기 제 2스위칭회로는 상기 제 3노드로 상기 제 1노드의 신호를 전송하며, 상기 제 2전송회로는 상기 제 3노드의 신호에 응답하여 제어된다. 바람직하게는 상기 제 2전원 전압은 전압 발생회로에서 발생되며, 상기 제 1전원전압은 상기 제 2전원전압보다 크며, 상기 반전회로는 슈미트 트리거이며, 상기 신호 전송회로는 톨러런트 입력버퍼이다.

Description

전원전압 이상의 입력신호를 용인하는 신호전송회로{Signal transmission circuit for tolerating high-voltage input signal}
본 발명은 집적회로에 관한 것으로, 보다 상세하게는 전원전압 이상의 입력신호를 용인하는 입력버퍼회로(High-voltage tolerant input buffer)에 관한 것이다.
일반적으로, 입력버퍼회로는 소정의 전압 범위 레벨을 갖는 신호(예컨대 TTL; transistor- transistor logic)에 응답하여 소정의 다른 전압 범위 레벨을 갖는 신호(예컨대 CMOS)로 변환하여 집적회로의 내부회로로 공급한다. 또한, 입력버퍼회로는 집적회로의 입력 패드에 접속된다.
외부로부터 집적회로의 입력패드로 입력되는 입력신호는 집적회로의 정상적인 동작에 적합한 신호가 아닐 수도 있다. 집적회로의 입력 패드와 전기적으로 접속되는 외부 소자들이 집적회로에서 사용되는 전원 전압보다 높은 전압을 가지는 신호를 입력패드로 공급하는 경우, 입력버퍼 회로는 집적회로에서 사용되는 전원 전압보다 높은 전압에 대하여도 동작하여야 한다.
집적회로의 전원전압이 5V에서 3.3V 또는 2.5V 또는 1.8 V 등으로 공급되는 경우에, 집적회로에 공급되는 전원전압 뿐만 아니라 집적회로의 전원 전압이상의 입력신호에서도 구동되는 버퍼를 톨러런트 입력버퍼(tolerant input buffer; 이하 '톨러런트 입력버퍼'라 한다.)라 한다.
일반적으로 전원전압이 3.3 V 또는 2.5 V의 경우 허용되는 최대 입력신호 (IN)는 5 V이고, 전원전압이 1.8 V의 경우 허용되는 최대 입력신호(IN)는 3.3 V이다.
도 1은 종래의 톨러런트 입력버퍼회로를 나타낸다. 도 1을 참조하면, 톨러런트 입력버퍼는 패드(1), 저항(R1), 패스 트랜지스터(T1), 슈미트 트리거(3) 및 인버터(5)를 구비한다.
입력신호(IN)는 패드(1)를 통하여 입력되며, 저항(R1)은 패스 트랜지스터 (T1)의 드레인으로 흐르는 전류를 제한한다.
패스 트랜지스터(T1)는 엔모스 트랜지스터로 구현되며, 패스 트랜지스터(T1)는 게이트에 인가되는 전원전압(Vdd1; 예컨대 3.3 V)이상의 입력신호(IN)에 대하여 전원전압(Vdd1)이하의 신호를 노드(n1)로 전송한다. 즉, 입력신호(IN)가 전원전압 (Vdd1)이상인 경우 패스 트랜지스터(T1)는 전원전압(Vdd1)에서 엔모스 트랜지스터 (T1)의 문턱전압(threshold; 이하 'Vth'라 한다.)만큼 전압 강하된 신호를 노드(n1)로 전송한다.
패스 트랜지스터(T1)는 바디 효과(body effect)에 의하여 문턱 전압(Vth)이 높아져 슈미트 트리거(3)의 VIH (input logic high volt)보다 낮은 전압에서 차단(cut-off)될 수 있다. 이로 인하여 직류전압(VIH) 설계 시 최악의 경우에 노드 (n1)는 플로팅노드(floating node)가 되어 서브-쓰레시홀드 영역(subthreshold region)의 누설전류에 의하여 발생된 전압이 입력버퍼를 구동하여 VIH가 큰 값으로 나타나 입력버퍼의 크기(sizing)에 영향을 주게된다.
예컨대 패드(1)로 0 V에서 3.3 V까지 입력전압(IN)을 선형적으로 증가시키면, 이상적인 5V 톨러런트 입력버퍼는 노드(n1)로 0 V에서 3.3 V까지의 신호를 전송시켜야 한다. 그러나 도 4 및 도 5를 참조하면, 종래의 톨러런트 입력버퍼는 패스 트랜지스터(T1)의 문턱전압에 의하여 2.2 V 부분에서 차단되므로, 노드(n1)로 전송되는 직류/교류 전압(Vn1)은 2.2 V부근에서 서서히 증가되어 선형성 (linearity)을 잃는다. 이러한 문제는 비교회로, 앰프 등의 아날로그 톨러런트 입력회로에서 문제를 발생한다.
또한, 슈미트 트리거(3)의 VIH 이전에 패스 트랜지스터(T1)가 차단되기 때문에, 슈미트 트리거(3)의 전이전압(transition voltage)에 도달하기까지 패스 트랜지스터(T1)의 누설전류로 인하여 슈미트 트리거(3)의 입력전압이 상승하므로 매우 느리게 슈미트 트리거(3)의 전이 전압에 도달하게 된다. 이에 따라 전달 지연 (propagation delay)이 증가된다.
본 발명이 이루고자 하는 기술적인 과제는 직류 특성과 지연특성을 향상시키고 사용전압 영역에서 선형 특성을 개선하여 톨러런트 기능을 유지하는 신호 전송회로를 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 톨러런트 입력버퍼회로(tolerant input buffer circuit)를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 톨러런트 입력버퍼회로를 나타낸다.
도 3은 본 발명의 다른 실시예에 따른 톨러런트 입력버퍼회로를 나타낸다.
도 4는 종래의 톨러런트 입력버퍼회로와 본 발명의 실시예에 따른 톨러런트 입력버퍼회로의 직류전압특성을 나타내는 시뮬레이션 도면이다.
도 5는 종래의 톨러런트 입력버퍼회로와 본 발명의 실시예에 따른 톨러런트 입력버퍼회로의 교류전압특성을 나타내는 시뮬레이션 도면이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 신호 전송회로는 제 1전송회로, 제 2전송회로, 반전회로, 제 1스위칭 회로 및 제 2스위칭 회로를 구비한다. 상기 제 1전송회로는 제 1노드의 신호를 제 2노드로 전송하며, 상기 제 2전송회로는 상기 제 1노드의 신호를 상기 제 2노드로 전송한다.
상기 반전회로는 상기 제 2노드의 신호를 반전시키며, 상기 제 1스위칭회로는 상기 반전회로의 출력신호에 응답하여 제 3노드를 풀-다운하며, 상기 제 2스위칭회로는 상기 제 3노드로 상기 제 1노드의 신호를 전송하며, 상기 제 2전송회로는 상기 제 3노드의 신호에 응답하여 제어된다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 신호 전송회로는 제 1전송회로, 제 2전송회로, 천이 제어회로, 제 1스위칭 회로 및 제 2스위칭 회로를 구비하며, 상기 제 2노드의 신호를 반전시키는 반전회로를 더 구비한다.
상기 제 1전송회로는 게이트로 제 1전원전압이 입력되고, 제 1단이 상기 제 1노드에 접속되며, 제 2단이 상기 제 2노드에 접속되는 엔모스 트랜지스터이고, 상기 제 2전송회로는 게이트가 상기 제 3노드에 접속되며, 제 1단이 상기 제 1노드에 접속되며, 제 2단이 상기 제 2노드에 접속되는 피모스 트랜지스터이다.
상기 제 1스위칭 회로는 게이트로 상기 반전회로의 출력신호가 입력되고, 제 1단이 접지 전원에 접속되며, 상기 제 2단이 상기 제 3노드에 접속되는 엔모스 트랜지스터를 구비하며, 상기 제 2스위칭 회로는 제 2전원전압이 게이트로 입력되고, 제 1단이 상기 제 1노드에 접속되며, 제 2단이 상기 제 3노드에 접속되는 피모스 트랜지스터이다.
바람직하게는 상기 제 2전원 전압은 전압 발생회로에서 발생되며, 상기 제 1전원전압은 상기 제 2전원전압보다 크며, 상기 반전회로는 슈미트 트리거이며, 상기 신호 전송회로는 톨러런트 입력버퍼이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 톨러런트 입력버퍼회로를 나타낸다. 도 2를 참조하면, 톨러런트 입력버퍼는 반도체 집적회로에서 구현되는 신호 전송회로의 하나로, 톨러런트 입력버퍼는 제 1전송회로(T2), 제 2전송회로(T3), 제 1반전회로(17), 제 1스위칭회로(15) 및 제 2스위칭회로(T4)를 구비한다.
또한, 톨러런트 입력버퍼는 정전기(electro static discharge; 이하 'ESD'라 한다.)보호 회로(13) 및 제 2반전회로(19)를 더 구비할 수 있다.
ESD 보호 회로(13)는 반도체 메모리장치의 외부에서 가해지는 ESD에 대하여 반도체 메모리장치의 내부회로를 보호한다. ESD 보호회로(13)는 인가되는 ESD에 대하여 외부 핀으로부터의 방전현상을 방지하기 위하여 칩의 패드에 설치된다.
ESD가 입력핀(11)에 가해질 때 ESD 보호회로(13)에 의하여 펀치-쓰루우 (punch -through)현상을 유기시켜 정전기에 의한 고전류를 접지측(Vss)으로 통전시킴으로써 메모리장치의 내부회로를 보호한다. 즉, 모스 트랜지스터 T12, T13 또는 T14의 드레인에 매우 높은 고전압이 유기되는 경우, 모스 트랜지스터 T12, T13 또는 T14에 펀치-쓰루우가 발생한다.
ESD 보호 회로(13)는 다수개의 트랜지스터(T11 내지 T15)를 구비한다. 트랜지스터 T11의 소오스는 제 1전원 전압(Vdd1; 예컨대 3.3 V)에 접속되고 게이트는 노드(A)에 접속되며, 트랜지스터 T12의 게이트는 제 1전원전압(Vdd1)에 접속되며 드레인이 노드(A)에 접속되고 소오스 및 기판(substrate)이 트랜지스터 T11의 드레인 및 기판에 접속된다.
트랜지스터 T13의 소오스는 제 1전원전압(Vdd1)에 접속되고, 기판 및 게이트는 트랜지스터 T12의 소오스에, 트랜지스터 T4의 기판 및 트랜지스터 T3의 기판에 접속되며, 드레인은 노드(A)에 접속된다.
트랜지스터 T14의 게이트는 제 1전원전압(Vdd1)에 접속되고 드레인은 노드 (A)에 접속되며, 기판은 접지전원(Vss)에 접속되며, 트랜지스터 T15의 게이트, 소오스 및 기판은 접지전워(Vss)에 접속되며, 드레인은 트랜지스터 T14의 소오스에 접속된다.
저항 R2는 노드 (A) 및 노드 (B)사이에 접속되어, 패드(11)를 통하여 입력된 입력신호(IN)를 노드(A)로부터 노드(B)로 전송하며, 노드 (A)로부터 노드(B)로 흐르는 전류를 제한한다.
여기서 반도체 메모리장치의 전원전압이 3.3V 또는 2.5V인 경우, 톨러런트 입력버퍼는 0 V부터 5 V까지의 입력신호(IN)를 용인(tolerant)하며, 반도체 메모리장치의 전원전압이 1.8 V인 경우, 톨러런트 입력버퍼는 0 V부터 3.3 V까지의 입력신호(IN)를 용인하는 것이 바람직하다.
제 1전송회로(T2)는 노드(B)의 신호를 노드 (n11)로 전송한다. 제 1전송회로 (T2)는 게이트가 제 1전원전압(Vdd1)에 접속되며 소오스가 노드 (B)에, 드레인이 노드 (n11)에 각각 접속되며, 기판에 소정의 기판 전압(예컨대 음의 전압)이 공급되는 엔모스 트랜지스터이다. 제 1전원전압(Vdd1)은 3.3V, 2.5V 또는 1.8V가 될 수 있으나, 도 2의 경우 제 1전원전압(Vdd1)은 3.3 V이다.
즉, 노드 (B)의 전압이 3.3 V 이상인 경우 노드(n11)로 전송되는 최대전압은 3.3 V의 제 1전원전압(Vdd1)에서 제 1전송회로(T2)의 문턱전압(threshold voltage;이하 'Vth'라 한다.)의 전압 강하에 해당된다.
예컨대 제 1전송회로(T2)의 게이트에 3.3 V가 공급되고 제 1전송회로(T2)의 문턱전압(Vth)을 0.7 V라 가정하면, 노드 (n11)로 전송되는 최대 전압은 2.6 V이다. 그러나 제 1전송회로(T2)의 바디 효과(body effect)를 고려하면 노드(n11)로 전송되는 최대 전압은 2.6 V보다 작아질 수 있다.
제 2전송회로(T3)는 노드 (B)의 신호를 노드 (n11)로 전송하며, 제 2전송회로(T3)는 게이트가 노드(D)에 접속되며 소오스가 노드 (B)에, 드레인이 노드 (n11)에 각각 접속되며, 기판에 소정의 기판 전압(예컨대 양의 전압)이 공급되는 피모스 트랜지스터이다.
제 2전송회로(T3)는 노드(B)의 신호의 크기 및 노드(D)의 신호의 크기에 응답하여 노드(B)의 신호를 노드(n11)로 전송한다. 즉, 노드(B)의 신호의 크기가 노드(D)의 신호의 크기보다 제 2전송회로(T3)의 문턱전압(Vth)이상 높은 경우에만 제 2전송회로(T3)는 턴-온되어 노드(B)의 신호를 노드(n11)로 전송한다.
반전회로(17)는 노드 (n11)의 신호를 반전시켜 노드(C)로 출력한다. 반전회로(17)는 슈미트 트리거(Schmitt trigger)가 사용된다.
제 1스위칭회로(15)는 노드 (C)의 신호가 논리 '하이'인 경우 노드(D)를 풀-다운 (pull-down)한다. 제 1스위칭회로(15)는 엔모스 트랜지스터(T5, T6)를 구비하며, 엔모스 트랜지스터(T5)의 게이트는 제 1전원 전압(Vdd1)에 접속되며, 드레인은 노드(D)에 접속되며, 기판은 접지전원(Vss)에 접속된다. 엔모스 트랜지스터 (T6)의 게이트는 노드(C)에 접속되며, 소오스 및 기판은 접지전원(Vss)에 드레인은 엔모스트랜지스터 T5의 소오스에 각각 접속된다.
그러나 제 1스위칭회로(15)는 드레인이 노드(D)에 접속되며 게이트는 노드 (C)에, 소오스 및 기판이 접지전압(Vss)에 접속되는 트랜지스터 T6만으로 구성될 수 있다.
제 2스위칭회로(T4)는 노드(B)의 신호를 노드(D)로 전송한다. 제 2스위칭회로(T4)는 게이트가 제 2전원 전압(Vdd2)에 접속되며, 소오스는 노드(B)에, 드레인은 노드(D)에 각각 접속되는 피모스 트랜지스터이다. 여기서 제 2전원 전압(Vdd2)은 2.5 V이다. 그러나 제 2전원 전압(Vdd2)은 2.5 V이외의 전압이 사용될 수 있다.
제 1전원전압(Vdd1)은 제 2전원전압(Vdd2)보다 큰 것이 바람직하다. 제 2반전회로(19)는 노드(C)의 신호를 반전시켜 소정의 내부회로(미 도시)로 출력신호 (OUT)를 출력한다.
도 3은 본 발명의 다른 실시예에 따른 톨러런트 입력버퍼회로를 나타낸다. 도 3을 참조하면, 신호 전송회로의 하나인 톨러런트 입력버퍼는 제 1전송회로(T2), 제 2전송회로(T3), 제 1반전회로(17), 제 1스위칭회로(15), 제 2스위칭회로(T4), 전압 발생회로(voltage generation circuit; 23) 및 천이 전압 제어회로 (transition voltage control circuit; 21)를 구비한다.
또한, 톨러런트 입력버퍼는 도 2와 동일한 구조를 갖는 정전기(electro static discharge; 이하 'ESD'라 한다.)보호 회로(13) 및 제 2반전회로(19)를 더 구비할 수 있다. 도 3의 톨러런트 입력버퍼의 기본적인 동작은 도 2의 톨러런트 입력버퍼의 기본적 동작과 유사하다.
따라서 이하 전압 발생회로(23) 및 천이 전압 제어회로(21)와 관련되는 부분만을 상세히 설명하면 다음과 같다.
천이 전압 제어회로(21)는 노드(n11)와 제 1스위칭회로(15)사이에 접속된다. 천이 전압 제어회로(21)는 전압 비교회로(voltage comparator)로 구성될 수 있으며, 노드(n11)의 신호의 상태에 따라 논리 '하이'로부터 논리 '로우'로, 또는 논리 '로우'로부터 논리 '하이'로 천이(transition)된다.
즉 천이 전압 제어회로(21)는 제 1스위칭 회로(15)의 VIL(input logic low voltage) 또는 VIH(input logic high voltage)를 조절할 수 있다. 예컨대 천이 전압 제어회로(21) 노드(n11)의 신호가 3 V인 경우를 VIH로 인식하여 제 1스위칭 회로(15)의 엔모스 트랜지스터 T6을 턴-온시킬 수 있다.
또한, 천이 전압 제어회로(21) 노드(n11)의 신호가 2 V인 경우를 VIH로 인식하여 제 1스위칭 회로(15)의 엔모스 트랜지스터 T6을 턴-온시킬 수 있다.
전압 발생회로(23)는 제 2스위칭회로(T4)의 게이트에 소정의 신호를 공급하여 제 2 스위칭회로(T4)의 동작을 제어한다. 즉, 제 2스위칭회로(T4)는 게이트에 공급되는 전압 발생회로(23)의 출력신호에 응답하여 노드(B)의 신호를 노드(D)로 전송한다.
예컨대 전압 발생회로(23)의 출력신호가 2.5 V이고 제 2스위칭회로(T4)의 문턱전압(Vth)이 0.8 V라고 가정하면, 노드(B)에 3.3 V 이상의 신호가 입력되는 경우 제 2스위칭회로(T4)는 턴온되어 노드(B)의 신호를 노드(D)로 전송한다.
또한 전압 발생회로(23)의 출력신호가 1.8 V이고 제 2스위칭회로(T4)의 문턱전압(Vth)이 0.8 V라고 가정하면, 노드(B)에 2.5 V 이상의 신호가 입력되는 경우 제 2스위칭회로(T4)는 턴온되어 노드(B)의 신호를 노드(D)로 전송한다.
전압 발생회로(23)의 출력신호가 증가하는 경우 제 2스위칭회로(T4)를 턴온 시킬 수 있는 노드 (B)의 신호의 크기는 증가한다. 그러나 전압 발생회로(23)의 출력신호가 감소하는 경우 제 2스위칭회로(T4)를 턴온시킬 수 있는 노드 (B)의 신호의 크기는 감소한다.
전압 발생회로(23)의 출력신호에 따라 제 2스위칭회로(T4)의 스위칭이 제어되므로, 이에 따라 제 2전송회로(T3)의 스위칭도 제어 가능하다. 따라서 제 2전송회로(T3)의 스위칭으로 노드 (B)로부터 노드(n11)로 전송되는 신호를 제어할 수 있다.
도 4는 종래의 톨러런트 입력버퍼회로와 본 발명의 실시예에 따른 톨러런트 입력버퍼회로의 직류전압특성을 나타내는 시뮬레이션 도면이다.
도 4를 참조하면, IN은 패드(1, 또는 11)로 입력되는 신호의 크기를 나타내며, Vn1은 노드 n1의 전압의 크기를, Vn11은 노드 n11의 직류 전압의 크기를 각각 나타낸다.
종래의 톨러런트 입력버퍼는 입력신호(IN)의 전압이 2.2 V까지 선형적으로 증가하는 경우, 노드(n1)로 전송되는 전압은 입력신호(IN)를 따라 선형적으로 증가한다. 그러나 입력신호(IN)의 전압이 2.2 V이상인 경우 제 1전송회로(T2)가 차단되어 노드(n1)로 전송되는 전압은 입력신호(IN)를 따라가지 못하고 제 1전송회로(T2)의 누설전류에 의하여 완만하게 증가된다.
그러나 본 발명의 실시예에 따른 톨러런트 입력버퍼는 입력신호(IN)의 크기가 3.7 V정도까지 증가하는 경우라도, 제 2전송회로(T3)를 통하여 노드(n11)로 전송되는 전압은 입력신호(IN)를 따라 선형적으로 증가하고, 입력신호(IN)의 크기가 3.7 V이상인 경우 제 2전송회로(T3)가 차단되어 제 1전송회로(T2) 및 제 2전송회로 (T3)의 누설전류에 의하여 완만하게 증가된다.
도 5는 종래의 톨러런트 입력버퍼회로와 본 발명의 실시예에 따른 톨러런트 입력버퍼회로의 교류전압특성을 나타내는 시뮬레이션 도면이다. 도 5를 참조하면, IN은 패드(1, 또는 11)로 입력되는 신호의 크기를 나타내며, Vn1은 노드 n1의 전압의 크기를, Vn11은 노드 n11의 교류 전압의 크기를 각각 나타낸다.
도 5를 참조하면 본 발명에 의한 톨러런트 입력버퍼의 입력신호(IN)가 0 V에서 4 V까지 증가하는 경우, 노드(n11)의 전압은 입력신호(IN)를 따라 4V까지 선형적으로 증가하여 4V를 유지한다. 도 5의 Vn11이 도 4의 Vn11보다 높은 이유는 제 2전송회로(T3)의 커패시턴스 때문이다.
도 2, 도 4 및 도 5를 참조하며, 본 발명의 일 실시예에 따른 톨러런트 입력 버퍼가 상세히 설명되어진다.
제 1전원 전압(Vdd1)이 3.3 V이고 제 2전원 전압(Vdd2)이 2.5V인 경우를 상세히 설명한다. 우선 입력 패드(11)로 0 V의 입력신호(IN)가 입력되면, 제 1전송회로(T2)는 턴-온되어 0 V의 노드(B)의 신호를 노드 (n11)로 전송한다.
슈미트 트리거(17)는 노드(n11)를 반전시켜 노드(C)로 논리 '하이'를 출력한다. 제 1스위칭회로(15)의 엔모스 트랜지스터 T6은 노드 (C)의 논리 '하이'에 응답하여 턴-온되므로 노드 (D)는 접지전압(Vss)으로 풀다운 된다.
노드(B)로 0 V가 입력된 상태에서 제 2전송회로(T3)의 게이트로 0 V가 인가되므로 제 2전송회로(T3)는 턴-오프이다. 이때 제 2스위칭회로(T4)는 턴-오프이다.
다음으로 입력 패드(11)로 1 V까지 증가한 입력신호(IN)가 입력되면, 제 1전송회로(T2)는 노드 (n11)로 1 V의 신호를 전송한다. 그리고 노드 (n11)로 전송된 신호에 응답하여 제 1반전회로(17)는 논리 '하이'로 전이(transition)되지 않으므로, 노드(c)의 출력은 논리 '하이'를 유지한다.
따라서 제 1스위칭회로(15)는 턴-온되어 노드(D)를 풀-다운하므로 제 2전송회로(T3)의 게이트로 0 V가 인가된다.
따라서 제 2전송회로(T3)의 문턱전압(Vth)보다 높은 전압이 노드 (B) 즉, 제 2전송회로(T3)의 소오스로 입력되고, 제 2전송회로(T3)의 게이트로 0 V가 인가되면, 제 2전송회로(T3)는 턴-온되어 1V의 입력신호(IN)를 노드(n11)로 전송한다. 이때 제 1전송회로(T2)는 턴-온을 유지하나, 제 2스위칭회로(T4)는 턴-오프이다.
또한, 입력 패드(11)로 예컨대 2.2 V까지 증가한 입력신호(IN)가 입력되면, 제 1전송회로(T2)의 바디효과로 인하여 제 1전송회로(T2)의 문턱전압(Vth)이 증가하여 제 1전송회로(T2)의 문턱전압(Vth)이 제 1전송회로(T2) 게이트 및 소오스의 전압보다 증가하여 제 1전송회로(T2)는 턴온프된다.
그러나 제 1반전회로(17)는 논리 '하이'에서 논리 '로우'로 천이하지 않고 여전히 노드(C)로 논리 '하이'를 출력한다. 따라서 노드(D)는 접지전압(Vss)로 풀-다운되어 제 2전송회로(T3)는 턴-온을 유지한다.
즉, 제 2전송회로(T3)의 소오스로 입력되는 입력신호(IN)는 2.2 V이고, 제 2전송회로(T3)의 게이트로 입력되는 신호는 0V이므로 제 2전송회로(T3)는 턴-온되어 노드(B)의 신호를 노드(n11)로 전송한다. 따라서 노드(n11)로 2.2V의 입력신호(IN)가 전송된다. 이때 제 2스위칭 회로(T4)는 턴-오프이다.
그리고 입력 패드(11)로 예컨대 2.2 V이상의 입력신호(IN)가 입력되면, 반전회로(17)가 VIH보다 큰 노드(n11)의 신호에 응답하여 노드(C)로 논리 '로우'를 출력한다. 따라서 제 1스위칭회로(15)의 엔모스 트랜지스터(T6)는 턴-오프되므로 노드(D)는 플로팅된다.
이 때 노드(D)의 전압이 상승하나, 엔모스 트랜지스터 T5 및 T6의 누설전류 (leakage current)로 인하여 노드(D)의 전압은 소정의 전압 (예컨대 1V 정도)을 유지한다. 따라서 제 2전송회로(T3)는 여전히 턴-온되어 노드(B)의 신호를 노드(n11)로 전송한다. 이때 제 2스위칭회로(T4)는 여전히 턴-오프이다.
입력 패드(11)로 예컨대 3.6 V의 입력신호(IN)가 입력되고 노드(B)로 입력신호(IN)에 상응하는 신호가 입력된 경우 제 2스위칭회로(T4)의 바디효과를 고려하면, 제 2스위칭회로(T4)의 소오스(노드 B)에 전송되는 신호의 크기가 제 2스위칭회로(T4)의 게이트로 공급되는 신호의 크기보다 제 2스위칭회로(T4)의 문턱전압(Vth)이상으로 크므로 제 2스위칭회로(T4)는 턴-온된다.
따라서 노드(D)로 노드(B)의 신호가 전송되므로 제 2전송회로(T3)는 턴 오프된다.
또한, 입력 패드(11)로 예컨대 3.6 V이상의 입력신호(IN)가 입력되면, 제 1전송회로(T2) 및 제 2전송회로(T3)가 모두 턴-오프되므로, 노드(B)로 허용전압 (tolerant voltage)이상의 입력신호(IN)가 전송되더라도 톨러런트 입력버퍼는 안전하다.
예컨대 0 V에서 1V까지의 입력신호(IN)는 제 1전송회로(T2)를 통하여 노드(n11)로 전송되며, 1V에서 2.2V까지의 입력신호(IN)는 제 1전송회로(T2) 및 제 2전송회로(T3)를 통하여 노드(n11)로 전송되며, 2.2V에서 3.6V까지의 입력신호(IN)는 제 2전송회로(T3)를 통하여 노드(n11)로 전송된다. 그리고 3.6 V이상의 입력신호(IN)는 제 1전송회로(T2) 및 제 2전송회로(T3)가 차단되므로 노드(n11)로 전송되지 않는다.
상기의 모든 수치는 본 발명의 실시예에 따른 신호 전송회로 예컨대 톨러런트 입력버퍼의 동작을 설명하기 위한 것이다.
따라서 본 발명에 의한 톨러런트 입력버퍼는 종래의 톨러런트 입력버퍼보다 더 큰 입력신호에서도 전압 선형성(voltage linearty)을 보이므로 안정된 직류 전압의 설계를 용이하게 하고 지연 특성을 향상시킨다. 또한, 사용하고자 하는 전압에서 전압 선형성(voltage linearty)이 확보되므로 아날로그 톨러런트 입력버퍼에서도 유용하게 사용할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 톨러런트 입력버퍼는 종래의 톨러런트 입력버퍼에 비하여 전송되는 신호를 넓은 범위에서 제어하고, 사용전압의 전압 선형성을 증가시키는 장점이 있다.

Claims (17)

  1. 제 1노드의 신호를 제 2노드로 전송하는 제 1전송회로;
    상기 제 1노드의 신호를 상기 제 2노드로 전송하는 제 2전송회로;
    상기 제 2노드의 신호를 반전시키는 반전회로;
    상기 반전회로의 출력신호에 응답하여 제 3노드를 풀-다운하는 제 1스위칭회로; 및
    상기 제 3노드로 상기 제 1노드의 신호를 전송하는 제 2스위칭회로를 구비하며,
    상기 제 2전송회로는 상기 제 3노드의 신호에 응답하여 제어되는 것을 특징으로 하는 신호 전송회로.
  2. 제 1항에 있어서, 상기 제 1전송회로는,
    게이트로 제 1전원전압이 입력되고, 제 1단이 상기 제 1노드에 접속되며, 제 2단이 상기 제 2노드에 접속되는 엔모스 트랜지스터인 것을 특징으로 하는 신호전송회로.
  3. 제 2항에 있어서, 상기 제 2전송회로는,
    게이트가 상기 제 3노드에 접속되며, 제 1단이 상기 제 1노드에 접속되며, 제 2단이 상기 제 2노드에 접속되는 피모스 트랜지스터인 것을 특징으로 하는 신호 전송회로.
  4. 제 3항에 있어서, 상기 제 1스위칭 회로는
    게이트로 상기 반전회로의 출력신호가 입력되고, 제 1단이 접지 전원에 접속되며, 상기 제 2단이 상기 제 3노드에 접속되는 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 신호 전송회로.
  5. 제 4항에 있어서, 상기 제 2스위칭 회로는,
    제 2전원전압이 게이트로 입력되고, 제 1단이 상기 제 1노드에 접속되며, 제 2단이 상기 제 3노드에 접속되는 피모스 트랜지스터인 것을 특징으로 하는 신호 전송회로.
  6. 제 5항에 있어서, 상기 제 2전원 전압은 전압 발생회로에서 발생되며,
    상기 제 1전원전압은 상기 제 2전원전압보다 큰 것을 특징으로 하는 신호 전송회로.
  7. 제 1항에 있어서, 상기 반전회로는 슈미트 트리거인 것을 특징으로 하는 신호 전송회로.
  8. 제 1항에 있어서, 상기 신호 전송회로는 톨러런트 입력버퍼인 것을 특징으로 하는 신호 전송회로.
  9. 제 1노드의 신호를 제 2노드로 전송하는 제 1전송회로;
    상기 제 1노드의 신호를 상기 제 2노드로 전송하는 제 2전송회로;
    상기 제 2노드의 출력신호에 응답하여 제 1상태에서 제 2상태로 또는 상기 제 2상태에서 상기 제 1상태로의 천이를 제어하는 천이 제어회로;
    상기 천이 제어회로의 출력신호에 응답하여 제 3노드를 풀-다운하는 제 1스위칭회로; 및
    상기 제 3노드로 상기 제 1노드의 신호를 전송하는 제 2스위칭회로를 구비하며,
    상기 제 2전송회로는 상기 제 3노드의 신호에 응답하여 제어되는 것을 특징으로 하는 신호 전송회로.
  10. 제 9항에 있어서, 상기 제 1전송회로는,
    게이트로 제 1전원전압이 입력되고, 제 1단이 상기 제 1노드에 접속되며, 제2단이 상기 제 2노드에 접속되는 엔모스 트랜지스터인 것을 특징으로 하는 신호전송회로.
  11. 제 10항에 있어서, 상기 제 2전송회로는,
    게이트가 상기 제 3노드에 접속되며, 제 1단이 상기 제 1노드에 접속되며, 제 2단이 상기 제 2노드에 접속되는 피모스 트랜지스터인 것을 특징으로 하는 신호 전송회로.
  12. 제 11항에 있어서, 상기 제 1스위칭 회로는
    게이트로 상기 반전회로의 출력신호가 입력되고, 제 1단이 접지 전원에 접속되며, 상기 제 2단이 상기 제 3노드에 접속되는 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 신호 전송회로.
  13. 제 11항에 있어서, 상기 제 2스위칭 회로는,
    제 2전원전압이 게이트로 입력되고, 제 1단이 상기 제 1노드에 접속되며, 제 2단이 상기 제 3노드에 접속되는 피모스 트랜지스터인 것을 특징으로 하는 신호 전송회로.
  14. 제 13항에 있어서, 상기 제 2전원 전압은 전압 발생회로에 의하여 발생되며, 상기 제 1전원전압이 상기 제 2전원전압보다 큰 것을 특징으로 하는 신호 전송회로.
  15. 제 9항에 있어서, 상기 신호 전송회로는,
    상기 제 2노드의 신호를 반전시키는 반전회로를 더 구비하는 것을 특징으로 하는 신호 전송회로.
  16. 제 15항에 있어서, 상기 반전회로는 슈미트 트리거인 것을 특징으로 하는 신호 전송회로.
  17. 제 9항에 있어서, 상기 신호 전송회로는 톨러런트 입력버퍼인 것을 특징으로 하는 신호 전송회로.
KR10-2001-0038146A 2001-06-29 2001-06-29 전원전압 이상의 입력신호를 용인하는 신호전송회로 KR100378201B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0038146A KR100378201B1 (ko) 2001-06-29 2001-06-29 전원전압 이상의 입력신호를 용인하는 신호전송회로
US10/094,916 US6724226B2 (en) 2001-06-29 2002-03-07 Signal transmission circuit capable of tolerating high-voltage input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038146A KR100378201B1 (ko) 2001-06-29 2001-06-29 전원전압 이상의 입력신호를 용인하는 신호전송회로

Publications (2)

Publication Number Publication Date
KR20030002501A KR20030002501A (ko) 2003-01-09
KR100378201B1 true KR100378201B1 (ko) 2003-03-29

Family

ID=19711538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038146A KR100378201B1 (ko) 2001-06-29 2001-06-29 전원전압 이상의 입력신호를 용인하는 신호전송회로

Country Status (2)

Country Link
US (1) US6724226B2 (ko)
KR (1) KR100378201B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906158B1 (ko) 2010-08-17 2018-12-07 에이알엠 리미티드 고입력 전압 보호의 수신기 회로

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3777168B2 (ja) * 2003-05-15 2006-05-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 高電圧入力トレラントレシーバ
US7057450B2 (en) * 2003-07-30 2006-06-06 Winbond Electronics Corp. Noise filter for an integrated circuit
US7002372B2 (en) * 2004-01-20 2006-02-21 Agere Systems Inc. Moderate current 5V tolerant buffer using a 2.5 volt power supply
US7242226B1 (en) * 2004-08-03 2007-07-10 Cisco Technology, Inc. Method and apparatus for avoiding false switching in an electronic device
US7325177B2 (en) * 2004-11-17 2008-01-29 Silicon Storage Technology, Inc. Test circuit and method for multilevel cell flash memory
KR100594322B1 (ko) * 2005-02-14 2006-06-30 삼성전자주식회사 와이드 레인지 전원용 입력회로
CN101295975B (zh) * 2007-04-24 2010-05-19 中芯国际集成电路制造(上海)有限公司 Cmos驱动电路
US7564287B2 (en) * 2007-09-05 2009-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage tolerant input buffer
US8138814B2 (en) * 2008-07-29 2012-03-20 Qualcomm Incorporated High signal level compliant input/output circuits
US7804334B2 (en) * 2008-07-29 2010-09-28 Qualcomm Incorporated High signal level compliant input/output circuits
US8106699B2 (en) * 2008-07-29 2012-01-31 Qualcomm Incorporated High signal level compliant input/output circuits
US8593203B2 (en) * 2008-07-29 2013-11-26 Qualcomm Incorporated High signal level compliant input/output circuits
US7642818B1 (en) 2008-10-14 2010-01-05 Winbond Electronics Corp. High voltage tolerant input circuit capable of operating at extremely low IO supply voltage
CN101409551B (zh) * 2008-11-21 2012-06-27 华邦电子股份有限公司 输入电路
TWI343706B (en) * 2009-07-13 2011-06-11 Ind Tech Res Inst Isolation circuit
TWI416703B (zh) * 2009-11-24 2013-11-21 Wintek Corp 電子裝置
TWI449336B (zh) 2011-03-02 2014-08-11 Global Unichip Corp 接收電路
KR101993192B1 (ko) 2012-10-04 2019-06-27 삼성전자주식회사 다중 전압 입력 버퍼
JP6954845B2 (ja) * 2018-01-09 2021-10-27 株式会社東海理化電機製作所 レベルシフト装置、及びｉｃ装置
KR102438005B1 (ko) * 2018-01-10 2022-08-31 주식회사 디비하이텍 입출력 회로 및 이를 포함하는 전자 소자
JP7338821B2 (ja) * 2018-11-06 2023-09-05 株式会社東海理化電機製作所 信号出力回路
CN112787635B (zh) * 2019-11-11 2023-02-17 圣邦微电子（北京）股份有限公司 一种具有输入缓冲电路的施密特触发器电路
US11901900B2 (en) 2021-06-23 2024-02-13 Stmicroelectronics International N.V. Schmitt trigger with current assistance circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274618A (ja) * 1995-01-31 1996-10-18 Cypress Semiconductor Corp 耐過電圧集積回路出力バッファ
KR960036327A (ko) * 1995-03-25 1996-10-28 김광호 고주파 동작용 데이타 출력버퍼
KR19980060874A (ko) * 1996-12-31 1998-10-07 김영환 정전기 보호 회로
US5880605A (en) * 1996-11-12 1999-03-09 Lsi Logic Corporation Low-power 5 volt tolerant input buffer
KR20000051047A (ko) * 1999-01-18 2000-08-16 윤종용 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로
KR20000054989A (ko) * 1999-02-02 2000-09-05 윤종용 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로
US6150843A (en) * 1998-01-29 2000-11-21 Vlsi Technology, Inc. Five volt tolerant I/O buffer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576635A (en) * 1995-02-14 1996-11-19 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US5892377A (en) * 1996-03-25 1999-04-06 Intel Corporation Method and apparatus for reducing leakage currents in an I/O buffer
JP3544819B2 (ja) * 1997-03-31 2004-07-21 株式会社 沖マイクロデザイン 入力回路および出力回路ならびに入出力回路
US6124733A (en) * 1997-12-22 2000-09-26 Advanced Micro Devices, Inc. Input buffer providing virtual hysteresis

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274618A (ja) * 1995-01-31 1996-10-18 Cypress Semiconductor Corp 耐過電圧集積回路出力バッファ
KR960036327A (ko) * 1995-03-25 1996-10-28 김광호 고주파 동작용 데이타 출력버퍼
US5880605A (en) * 1996-11-12 1999-03-09 Lsi Logic Corporation Low-power 5 volt tolerant input buffer
KR19980060874A (ko) * 1996-12-31 1998-10-07 김영환 정전기 보호 회로
US6150843A (en) * 1998-01-29 2000-11-21 Vlsi Technology, Inc. Five volt tolerant I/O buffer
KR20000051047A (ko) * 1999-01-18 2000-08-16 윤종용 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로
KR20000054989A (ko) * 1999-02-02 2000-09-05 윤종용 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906158B1 (ko) 2010-08-17 2018-12-07 에이알엠 리미티드 고입력 전압 보호의 수신기 회로

Also Published As

Publication number Publication date
US6724226B2 (en) 2004-04-20
KR20030002501A (ko) 2003-01-09
US20030001629A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
KR100378201B1 (ko) 전원전압 이상의 입력신호를 용인하는 신호전송회로
US5568065A (en) Circuit for connecting a node to a voltage source selected from alternative voltage sources
US5933027A (en) High-voltage-tolerant output buffers in low-voltage technology
US5321324A (en) Low-to-high voltage translator with latch-up immunity
KR100594322B1 (ko) 와이드 레인지 전원용 입력회로
US5966026A (en) Output buffer with improved tolerance to overvoltage
KR20180040958A (ko) 저전압 소자로 구현되는 고전압 출력 드라이버
KR20030035853A (ko) 출력 회로
US7173472B2 (en) Input buffer structure with single gate oxide
US7154309B1 (en) Dual-mode output driver configured for outputting a signal according to either a selected high voltage/low speed mode or a low voltage/high speed mode
US7046036B2 (en) Output buffer with low-voltage devices to driver high-voltage signals for PCI-X applications
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
US6049242A (en) Voltage reference source for an overvoltage-tolerant bus interface
TWI528718B (zh) 輸出緩衝器
US7394291B2 (en) High voltage tolerant output buffer
KR100391991B1 (ko) 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치
US20030137327A1 (en) I/O buffer circuit
KR20150005365A (ko) 주기신호생성회로
US11901892B2 (en) Level shifter and chip with overdrive capability
US20230268925A1 (en) Level shifter
US11695395B2 (en) Level shifter
US11552469B2 (en) Semiconductor device
US11063587B1 (en) Voltage on-off detector and electronic device including the same
KR0137603B1 (ko) 3v/5v 데이타 입력 가능한 입.출력 버퍼
KR20230137776A (ko) 입출력회로를 포함하는 전자시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 18