KR19980060874A - 정전기 보호 회로 - Google Patents

Abstract

본 발명은 정전기 보호 회로에 관한 것으로, 특히, 저전위 레벨을 입력으로 하는 입력회로에서 저전위 레벨 개선을 위해, 주로 반도체 장치의 입력 버퍼단에 사용되는 정전기 보호 회로의 트랜지스터를 게이트 옥사이드가 박막이며, 채널 폭이 큰 사이즈의 트랜지스터를 사용하여 트랜지스터의 소스단과 웰이 순방향이 되는 문제를 해결하고, 아울러 이 트랜지스터들의 파괴를 방지하기 위해 게이트단에 인가되는 접지전위를 다른 트랜지스터를 통해 인가되도록 하므로써, 정전지 보호 회로의 신뢰성을 향상시키는 정전기 보호 회로에 관한 것이다.

Description

정전기 보호 회로

본 발명은 정전기 보호 회로에 관한 것으로, 특히 저전위 레벨을 입력으로 하는 입력회로에서 저전위 레벨 개선을 위해 보편적으로 사용되는 트랜지스터 대신 채널 폭이 큰 트랜지스터를 사용하여 정전기 보호 회로의 손실을 줄인 정전기 보호 회로에 관한 것이다.

보편적으로 반도체 회로의 입력 회로단에는 정전기 보호 회로가 접속되어 사용되는데, 이러한 종래의 회로를 보면 제 1 도에 도시된 바와 같이 전계효과 트랜지스터(N1, N2)와; 저항(R)과; 역 다이오드 트랜지스터(RT1)로 이루어지며, 이러한 회로가 반도체 회로의 입력 버퍼(10)에 연결된다.

상기 입력 버퍼(1)는 이미 공지된 바와 같이 외부 신호를 입력받아 입력패드(11)와, P-모스 트랜지스터(P1) 및 N-모스 트랜지스터(N3)로 이루어진다.

이와 같은 정전기 보호 회로는 기존에 이 보호 회로의 손실을 방지하기 위해 게이트 옥사이드(Gate Oxide)가 두꺼운(보통 μ단위대의 트랜지스터를 사용한다) 트랜지스터를 사용하고 있다.

이러한 구조는 트랜지스터가 강한 전류에도 쉽게 파괴되지 않아 장점은 있으나, 회로 동작시 입력 패드(11)에 큰 네가티브(negative) 전압이 입력되면 상기 트랜지스터의 소스 부분이 웰과 순방향이 되어 전류가 흐르게 되는 문제가 발생한다.

이러한 상황을 방지하기 위해 상기 저항(R)을 줄이고, 역 다이오드 트랜지스터(RT1)의 사이즈를 키우기도 하지만 완전히 방지하기는 어렵다.

본 발명에서는 상기에 기술한 바와 같은 종래 문제점을 해결하기 위해, 정전기 보호 회로에 사용되는 보편적인 트랜지스터 대신 출력 버퍼단에 사용되는 것과 같은 큰 사이즈의 트랜지스터를 이용하고, 이 트랜지스터의 게이트단에는 다른 트랜지스터를 통과한 접지전원을 인가하여 정전기 보호 회로의 손상을 방지하는 것을 목적으로 한다.

도 1 은 일반적인 반도체 장치의 입력 버퍼단에 사용되는 정전기 보호 회로를 나타내는 도면.

도 2 는 본 발명에 의해 구현된 반도체 장치의 입력 버퍼단에 사용되는 정전기 보호 회로를 나타내는 도면.

*도면의 주요 부분에 대한 부호의 설명*

10:입력 버퍼11:입력 패드

N1~M5:N-모스 트랜지스터

N6:접지전위 전달 트랜지스터

P1:P-모스 트랜지스터

RT1:역 다이오드 트랜지스터

상기와 같은 목적을 달성하기 위해 본 발명에서 구현한 정전기 보호 회로는 반도체 입력장치와 연결되며, 모스 트랜지스터 및 역 다이오드 트랜지스터를 포함하는 반도체 장치의 정전기 보호 회로에 있어서, 전원전위와 접지전위 사이에 직렬로 연결되며, 입력장치의 입력패드와 일측이 공통 연결되는 복수의 모스 트랜지스터; 및 상기 각 모스 트랜지스터의 게이트단과 일측이 공통 연결되며, 게이트단으로는 전원전위를 인가받고, 타측은 접전전위와 연결된 접지전위 전달 트랜지스터를 포함하는 것을 특징으로 한다.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

제 2 도는 본 발명에 의해 구현된 정전기 보호 회로를 나타내는 회로도로, P-모스 트랜지스터(P1) 및 N-모스 트랜지스터(N1)와, 입력 패드(11) 사이에 연결되는 정전기 보호 회로에 포함되는 트랜지스터를 채널 폭이 크고, 게이트가 박막형인 트랜지스터(N4, N5)를 연결하고, 상기 각 트랜지스터(N4, N5)의 게이트단에는 각각 접지전원을 전달하는 트랜지스터(N6)의 드레인단을 공통으로 연결한다.

이때 상기 트랜지스터(N4)의 드레인단으로 전원전위(Vcc)가 인가되고, 소스단은 트랜지스터(N5)의 드레인단과 연결되며, 이 트랜지스터(N5)의 소스단은 접지전원(Vss)과 연결된다.

그리고 상기 접지전원 전달 트랜지스터(N6)는 게이트단으로 항상 전원전위(Vcc)를 인가받아 턴-온된 상태를 유지하며, 이 턴-온 상태로 인해 항시 상기 각 트랜지스터(N5, N6)에 접지전원(Vss)을 인가한다.

이처럼 상기 트랜지스터(N5, N6)의 게이트 단에 인가되는 접지전원을 직접 연결하지 않고 집지전원 전달 트랜지스터(N6)를 통해 인가받도록 한 이유는 상기 트랜지스터(N4, N5)의 게이트 두께가 아주 얇기 때문에 접지전원을 직접 연결하면 게이트 옥사이드가 손실을 받을 수 있기 때문이다.

따라서 반도체 장치의 출력버퍼단에 사용되는 정전기 보호 회로의 레이-아웃을 본 입력장치 측에 그대로 사용하여도 별 문제는 발생하지 않게 된다.

이때 본 발명에서 사용하는 상기 각각의 트랜지스터(N4, N5, N6)는 데이트 옥사이드가 약 100Å인 박막형이며, 채널폭은 약 100㎛ 이상인 큰 사이즈의 트랜지스터를 사용하는 것이 바람직한데, 이러한 트랜지스터는 현재 반도체 장치의 출력버퍼단에서 주로 사용되고 있는 트랜지스터이다.

이와 같이 구현된 본 발명의 정전기 보호 회로는 입력 패드(11)를 통해 네가티브 전압이 인가되면 이때 흐르는 전류를 접지단으로 패스시켜 입력 버퍼단의 손상을 방지하는 바, 그 동작은 하기와 같다.

접지전위 전달 트랜지스터(N6)는 게이트단으로 항상 전원전위(Vcc)를 인가받기 때문에 항상 턴-온되어 상기 각 트랜지스터(N4, N5)에 접지전원(Vss)를 인가한다.

따라서 상기 각 트랜지스터(N4, N5)의 게이트 단에는 접지전위가 걸려있고, 이와 같은 상태에서 입력 패드(11)를 통해 네가티브 전압이 인가되면 상기 각 트랜지스터(N4, N5)의 도통되어 전류를 접지단으로 패스시킨다.

이에 따라 종래 네가티브 전압 인가로 인한 트랜지스터의 소스단과 웰이 순방향이 되는 문제를 제거한다.

그리고 상기와 같은 경우‘N’트랜지스터의 드레인단이 전원전위와 연결되어 있기 때문에 핫-캐리어(Hot Carrier)가 발생할 수도 있으나, 이는 벌크전압(Vbb) 펌핑 회로부(도면에는 도시하지 않음)에서 핫-캐리어에 의한 전류를 패스시킬 수 있기 때문에 하등의 문제가 되지 않는다.

이상에서 상세히 설명한 바와 같이 본 발명은 주로 반도체 장치의 입력 버퍼단에 사용되는 정전기 보호 회로의 트랜지스터를 게이트 옥사이드가 박막이며, 채널폭이 큰 사이즈의 트랜지스터를 사용하여 트랜지스터의 소스단과 웰이 순방향이 되는 문제를 해결하고, 아울러 이 트랜지스터들의 파괴를 방지하기 위해 게이트단에 인가되는 접지전위를 다른 트랜지스터를 통해 인가되도록 하므로써, 정전기 보호 회로의 신뢰성을 향상시킬 잇점이 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

1. 반도체 입력장치와 연결되며, 모스 트랜지스터 및 역 다이오드 트랜지스터를 포함하는 반도체 장치의 정전기 보호 회로에 있어서,

   전원전위와 접지전위 사이에 직렬로 연결되며, 입력장치의 입력패드와 일측이 공통 연결되는 복수의 모스 트랜지스터; 및

   상기 각 모스 트랜지스터의 게이트단과 일측이 공통 연결되며, 게이트단으로는 전원전위를 인가받고, 타측은 접전전위와 연결된 접지전위 전달 트랜지스터를 포함하는 것을 특징으로 하는 정전기 보호 회로.
2. 제 1 항에 있어서,

   상기 복수의 모스 트랜지스터와, 접지전위 전달 트랜지스터는 특히, 반도체 장치의 출력버퍼단에 사용되는 것과 같은 채널 폭이 크고, 게이트 두께가 박막형인 트랜지스터를 사용하는 것을 특징으로 하는 정전기 보호 회로.
3. 제 2 항에 있어서,

   상기 각 트랜지스터는 특히, 채널 폭이 100㎛ 이상이며, 게이트 두께는 100Å인 트랜지스터인 것을 특징으로 하는 정전기 보호 회로.