KR20080076411A - 정전기 보호 회로 - Google Patents

정전기 보호 회로 Download PDF

Info

Publication number
KR20080076411A
KR20080076411A KR1020070016264A KR20070016264A KR20080076411A KR 20080076411 A KR20080076411 A KR 20080076411A KR 1020070016264 A KR1020070016264 A KR 1020070016264A KR 20070016264 A KR20070016264 A KR 20070016264A KR 20080076411 A KR20080076411 A KR 20080076411A
Authority
KR
South Korea
Prior art keywords
voltage
static electricity
trigger
voltage line
trigger voltage
Prior art date
Application number
KR1020070016264A
Other languages
English (en)
Inventor
윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070016264A priority Critical patent/KR20080076411A/ko
Priority to US12/031,334 priority patent/US20080198520A1/en
Publication of KR20080076411A publication Critical patent/KR20080076411A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/043—Protection of over-voltage protection device by short-circuiting

Abstract

본 발명은 입/출력 패드로부터 정전기 유입시 상기 정전기를 전압 라인으로 방전시켜 내부 회로를 보호하는 반도체 메모리 장치의 정전기 보호 회로에 관한 것으로서, 제 1 및 제 2 전압 라인 중 어느 하나로 전달된 정전기에 응답하여 트리거 전압과 상기 트리거 전압의 위상을 반전한 반전 트리거 전압을 제공하는 트리거부; 및 입/출력 패드로부터 유입된 정전기와 상기 반전 트리거 전압 중 최소한 하나에 응답하여 상기 정전기를 상기 제 1 전압 라인으로 전달하고, 상기 입/출력 패드로부터 유입된 정전기와 상기 트리거 전압 중 최소한 하나에 응답하여 상기 정전기를 상기 제 2 전압 라인으로 전달하는 정전기 보호부;를 포함하여 구성되어, 상기 정전기 보호부의 구동 전압을 낮추어 상기 정전기를 효과적으로 방전시킬 수 있다.

Description

정전기 보호 회로{ELECTROSTATIC DISCHARGE PROTECTION CIRCUIT}
도 1은 종래의 정전기 보호 회로의 일 예를 나타내는 회로도.
도 2는 종래의 정전기 보호 회로의 다른 예를 나타내는 회로도.
도 3은 본 발명의 정전기 보호 회로를 나타내는 회로도.
도 4는 도 1의 피모스 트랜지스터(P1)와 도 3의 피모스 트랜지스터(P3)의 동작 특성을 스냅백 시뮬레이션(snapback simulation)한 파형도.
본 발명은 정전기 보호 회로에 관한 것으로, 더욱 상세하게는 입/출력 패드로부터 정전기 유입시 상기 정전기를 전압 라인으로 방전시켜 내부 회로를 보호하는 반도체 메모리 장치의 정전기 보호 회로에 관한 것이다.
일반적으로 정전기 보호 회로로 많이 사용되는 소자 중 하나가 모스(MOS) 트랜지스터이며, 종래에는 도 1에 도시된 바와 같이, 전원 전압 라인(VDD)과 입/출력 패드(10) 사이에 피모스(PMOS) 트랜지스터(P1)가 연결되고, 접지 전압 라인(VSS)과 입/출력 패드(10) 사이에 엔모스(NMOS) 트랜지스터(N1)가 연결된 구조의 정전기 보호 회로가 널리 사용된다.
이때, 엔모스 트랜지스터(N1)와 피모스 트랜지스터(P1)의 게이트는 각각 접지 전압 라인(VSS)과 전원 전압 라인(VDD)에 연결되므로, 메모리 칩의 정상 동작시에는 엔모스 트랜지스터(N1)와 피모스 트랜지스터(P1)의 게이트 소스간 전위(Vgs)가 문턱 전압에 이르지 못하여 동작하지 않는다.
그러나, 정전기 이벤트(event)시 입/출력 패드(10)에 높은 과잉전압이 인가되므로, 엔모스 트랜지스터(N1)의 드레인 또는 피모스 트랜지스터(P1)의 소스 부분에서 에버런치 브레이크다운(avanlanche breakdown)이 발생한다.
이로 인해 캐리어(carrier)가 엔모스 트랜지스터(N1) 또는 피모스 트랜지스터(P1)의 픽업(pick-up)으로 흐르면서 기판의 전위를 높여 기판과 소스 또는 기판과 드레인 사이에 다이오드 동작을 유도하여 전류를 흐르게 한다.
따라서, 입/출력 패드(10)로 유입된 정전기 전류가 엔모스 트랜지스터(N1) 또는 피모스 트랜지스터(P1)를 통해 접지 전압 라인(VSS) 또는 전원 전압 라인(VDD)으로 우회하여 흐름으로써, 정전기로부터 내부 회로(14)가 보호될 수 있다.
한편, 반도체 제조 기술이 발전함에 따라 모스 트랜지스터의 게이트 산화막 두께가 점차 얇아져서 게이트 옥사이드 파괴 전압의 레벨이 점차 낮아지고 있다.
하지만, 도 1과 같은 종래의 정전기 보호 회로는 동작 전압인 에버런치 브레이크다운 전압이 높으므로, 게이트 옥사이드 파괴 전압이 정전기 보호 소자가 동작하는 전압인 에버런치 브레이크다운 전압보다 낮은 경우 게이트 옥사이드가 파괴되어 정전기로부터 내부 회로(14)를 효과적으로 보호할 수 없는 문제점이 있다.
이러한 문제를 해결하기 위해 종래에는 도 2와 같은 구조의 정전기 보호 회 로가 제안되었다.
도 2를 참조하면, 입/출력 패드(10)로부터 정전기 유입시 저항(R1,R2)과 캐패시터(C1,C2)에 의한 전압 강하에 의해 피모스 트랜지스터(P2), 엔모스 트랜지스터(N2), 및 파워 클램프(power clamp) 소자인 엔모스 트랜지스터(N3)가 동작하여 정전기가 각 전압 라인(VDD,VSS)으로 방전된다.
이러한 종래의 정전기 보호 회로는 각 모스 트랜지스터(P2,N2,N3)의 트리거(trigger) 전압을 낮추어 정전기로부터 내부 회로(14)를 효과적으로 보호할 수 있는 효과가 있다.
하지만, 저항(R1,R2)과 캐패시터(C1,C2)가 차지하는 면적이 크므로, 정전기 보호 회로의 전체 면적이 늘어나는 문제점이 있다.
따라서, 본 발명의 목적은 정전기 보호 소자인 모스 트랜지스터의 동작 전압을 낮추어 상기 모스 트랜지스터의 불량을 방지함에 있다.
본 발명의 다른 목적은 면적을 크게 차지하지 않으면서 정전기 방전 성능이 뛰어난 정전기 보호 회로를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 정전기 보호 회로는, 제 1 및 제 2 전압 라인 중 어느 하나로 전달된 정전기에 응답하여 트리거 전압과 상기 트리거 전압의 위상을 반전한 반전 트리거 전압을 제공하는 트리거부; 및 입/출력 패드로부터 유입된 정전기와 상기 반전 트리거 전압 중 최소한 하나에 응답하여 상기 정전기를 상기 제 1 전압 라인으로 전달하고, 상기 입/출력 패드로부터 유입된 정전기와 상기 트리거 전압 중 최소한 하나에 응답하여 상기 정전기를 상기 제 2 전압 라인으로 전달하는 정전기 보호부;를 포함함을 특징으로 한다.
여기서, 상기 트리거부는, 상기 제 1 및 제 2 전압 라인 중 어느 하나로 전달된 정전기에 의해 전압 강하가 발생하여 상기 전압 강하에 대응되는 상기 트리거 전압을 제공하는 전압 강하 수단; 및 상기 트리거 전압의 위상을 반전하여 상기 반전 트리거 전압으로 제공하는 반전 수단;을 포함함이 바람직하다.
상기 트리거부의 구성에서, 상기 전압 강하 수단은 상기 제 1 전압 라인과 상기 제 2 전압 라인 사이에 직렬 연결된 캐패시터와 저항을 포함하며, 상기 캐패시터와 상기 저항 사이에서 상기 트리거 전압이 발생함이 바람직하다.
또한, 상기 반전 수단은 상기 트리거 전압의 위상을 반전하여 상기 반전 트리거 전압으로 출력하는 인버터를 포함함이 바람직하다.
상기 정전기 보호부는, 상기 입/출력 패드로부터 유입된 정전기와 상기 반전 트리거 전압 중 최소한 하나에 응답하여 상기 정전기를 상기 제 1 전압 라인으로 전달하는 제 1 모스 트랜지스터; 및 상기 입/출력 패드로부터 유입된 정전기와 상기 트리거 전압 중 최소한 하나에 응답하여 상기 정전기를 상기 제 2 전압 라인으로 전달하는 제 2 모스 트랜지스터;를 포함함이 바람직하다.
상기 정전기 보호부의 구성에서, 상기 제 1 전압 라인이 전원 전압 라인이고 상기 제 2 전압 라인이 접지 전압 라인인 경우, 상기 제 1 모스 트랜지스터는 상기 입/출력 패드와 상기 제 1 전압 라인 사이에 연결되고 게이트로 상기 반전 트리거 전압을 입력받는 피모스 트랜지스터임이 바람직하다.
또한, 상기 제 1 전압 라인이 전원 전압 라인이고 상기 제 2 전압 라인이 접지 전압 라인인 경우, 상기 제 2 모스 트랜지스터는 상기 입/출력 패드와 상기 제 2 전압 라인 사이에 연결되고 게이트로 상기 트리거 전압을 입력받는 엔모스 트랜지스터임을 특징으로 하는 정전기 보호 회로.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다.
본 발명의 정전기 보호 회로는 트리거 전압과 이를 반전시킨 반전 트리거 전압을 제공하는 트리거 회로를 이용하여 주 정전기 보호 소자를 구동시킴으로써, 정전기 보호 소자의 동작 전압이 낮아질 수 있다.
구체적으로, 도 3을 참조하면, 본 발명의 정전기 보호 회로는 트리거부(30)와 정전기 보호부(32)를 포함하여 구성된다.
트리거부(30)는 전원 전압 라인(VDD) 또는 접지 전압 라인(VSS)으로 전달된 정전기에 응답하여 트리거 전압 VTRIG과 이를 반전한 반전 트리거 전압 VTRIGB을 제공한다.
이러한 트리거 전압 VTRIG과 반전 트리거 전압 VTRIGB을 제공하는 트리거부(30)는 전원 전압 라인(VDD)과 노드(NODE_T) 사이에 연결된 캐패시터(C3), 노드(NODE_T)와 접지 전압 라인(VSS) 사이에 연결된 저항(R3), 및 노드(NODE_T)에서 전달된 트리거 전압 VTRIG의 위상을 반전하여 반전 트리거 전압 VTRIGB으로 제공하는 인버터(INV)를 포함하여 구성될 수 있다.
정전기 보호부(32)는 입/출력 패드(10)로부터 유입된 정전기와 반전 트리거 전압 VTRIGB 중 최소한 하나에 응답하여 상기 정전기를 전원 전압 라인(VDD)으로 전달하고, 입/출력 패드(10)로부터 유입된 정전기와 트리거 전압 VTRIG 중 최소한 하나에 응답하여 상기 정전기를 접지 전압 라인(VSS)으로 전달한다.
이와 같이 입/출력 패드(10)로부터 유입된 정전기를 전원 전압 라인(VDD)과 접지 전압 라인(VSS)으로 전달하는 정전기 보호부(32)는 입/출력 패드(10)와 전원 전압 라인(VDD) 사이에 연결된 피모스 트랜지스터(P3)와, 입/출력 패드(10)와 접지 전압 라인(VSS) 사이에 연결된 엔모스 트랜지스터(N4)를 포함하여 구성될 수 있다.
여기서, 피모스 트랜지스터(P3)의 게이트는 반전 트리거 전압 VTRIGB을 입력받고, 엔모스 트랜지스터(N4)의 게이트는 트리거 전압 VTRIG을 입력받는다.
상기와 같은 구성을 갖는 본 발명의 정전기 보호 회로의 동작을 상세히 살펴보면, 우선, 메모리 칩의 정상 동작시 노드(NODE_T)는 접지 전압 레벨이므로, 하이 레벨의 반전 트리거 전압 VTRIGB과 로우 레벨의 트리거 전압 VTRIG에 의해 피모스 트랜지스터(P3)와 엔모스 트랜지스터(N4)가 동작하지 않는다.
그러나, 정전기 방전으로 인한 과잉 정전기 전압이 입/출력 패드(10)로 유입되면, 전원 전압 라인(VDD)과 접지 전압 라인(VSS) 사이에 전류가 흘러 노드(NODE_T)가 하이 레벨로 상승한다. 그리고, 노드(NODE_T)가 하이 레벨로 상승함에 따라 반전 트리거 전압 VTRIGB이 로우 레벨로 되고 트리거 전압 VTRIG이 하이 레벨로 되어 피모스 트랜지스터(P3)와 엔모스 트랜지스터(N4)가 동작한다.
예를 들어, 입/출력 패드(10)로부터 양의 정전기가 유입된다고 가정하면, 정 전기 전류가 피모스 트랜지스터(P3)를 거쳐 캐패시터(C3)와 저항(R3)을 통과한다.
정전기 전류가 캐패시터(C3)와 저항(R3)을 통과하면서 전압 강하가 발생하여 노드(NODE_T)의 전위, 즉, 트리거 전압 VTRIG이 하이 레벨로 상승한다. 그리고, 하이 레벨의 트리거 전압 VTRIG에 의해 엔모스 트랜지스터(N4)의 구동 능력이 향상되어 입출력 패드(10)와 접지 전압 라인(VSS) 사이에 정전기 방전 경로가 더 빨리, 그리고 더 오랫동안 형성된다.
또한, 하이 레벨의 트리거 전압 VTRIG은 인버터(INV)를 통해 위상이 반전되어 로우 레벨의 반전 트리거 전압 VTRIGB으로 출력된다. 이러한 로우 레벨의 반전 트리거 전압 VTRIGB에 의해 피모스 트랜지스터(P3)의 구동 능력이 향상되어 입출력 패드(10)와 전원 전압 라인(VDD) 사이에 정전기 방전 경로가 더 빨리, 그리고 더 오랫동안 형성된다.
정전기 발생시 종래의 도 1의 피모스 트랜지스터(P1)와 본 발명의 피모스 트랜지스터(P3)의 특성을 도 4를 참조하여 살펴보면, 종래의 피모스 트랜지스터(P1)는 도 4의 점선과 같이 트리거 전압이 약 10.7V인 것에 비해, 본 발명의 피모스 트랜지스터(P3)의 트리거 전압은 도 4의 실선과 같이 약 7.3V로 대략 3.4V 낮아진 것을 알 수 있다. 즉, 본 발명의 피모스 트랜지스터(P3)가 종래의 피모스 트랜지스터(P1)보다 더 빨리 동작함을 알 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 정전기 보호 회로는 정전기의 전압 강하에 의해 발생한 트리거 전압 VTRIG과 이를 반전한 반전 트리거 전압 VTRIGB을 주 정전기 보호 소자인 엔모스 트랜지스터(N4)와 피모스 트랜지스터(P3)에 각각 공 급한다.
따라서, 피모스 트랜지스터(P3)와 엔모스 트랜지스터(N4)의 구동 전압이 낮아져서 게이트 산화막이 얇아도 정상적으로 정전기 방전을 수행할 수 있는 효과가 있다.
또한, 본 발명의 정전기 보호 회로는 인버터(INV)와 같은 씨모스(CMOS) 로직 회로를 이용하여 트리거 전압 VTRIG의 위상을 반전한 반전 트리거 전압 VTRIGB을 생성하여 피모스 트랜지스터(P3)의 구동 능력을 향상시키므로, 도 2와 같이 캐패시터(C1)와 저항(R1)을 이용한 종래의 정전기 보호 회로보다 면적이 작은 효과가 있다.
이와 같이, 본 발명은 정전기의 전압 강하에 의해 발생한 트리거 전압과 이를 반전한 반전 트리거 전압을 주 정전기 보호 소자인 엔모스 트랜지스터와 피모스 트랜지스터의 게이트로 각각 제공하여 정전기 보호 소자의 구동 전압을 낮추어줌으로써, 상기 모스 트랜지스터의 불량을 방지하여 효과적인 정전기 방전을 수행할 수 있는 효과가 있다.
또한, 본 발명은 인버터와 같은 씨모스 로직 회로를 이용하여 주 정전기 보호 소자인 피모스 트랜지스터의 구동 전압을 낮추어줌으로써, 면적을 크게 차지하지 않으면서 정전기를 효과적으로 방전시킬 수 있는 효과가 있다.
본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (7)

  1. 제 1 및 제 2 전압 라인 중 어느 하나로 전달된 정전기에 응답하여 트리거 전압과 상기 트리거 전압의 위상을 반전한 반전 트리거 전압을 제공하는 트리거부; 및
    입/출력 패드로부터 유입된 정전기와 상기 반전 트리거 전압 중 최소한 하나에 응답하여 상기 정전기를 상기 제 1 전압 라인으로 전달하고, 상기 입/출력 패드로부터 유입된 정전기와 상기 트리거 전압 중 최소한 하나에 응답하여 상기 정전기를 상기 제 2 전압 라인으로 전달하는 정전기 보호부;를 포함함을 특징으로 하는 정전기 보호 회로.
  2. 제 1 항에 있어서,
    상기 트리거부는,
    상기 제 1 및 제 2 전압 라인 중 어느 하나로 전달된 정전기에 의해 전압 강하가 발생하여 상기 전압 강하에 대응되는 상기 트리거 전압을 제공하는 전압 강하 수단; 및
    상기 트리거 전압의 위상을 반전하여 상기 반전 트리거 전압으로 제공하는 반전 수단;을 포함함을 특징으로 하는 정전기 보호 회로.
  3. 제 2 항에 있어서,
    상기 전압 강하 수단은 상기 제 1 전압 라인과 상기 제 2 전압 라인 사이에 직렬 연결된 캐패시터와 저항을 포함하며, 상기 캐패시터와 상기 저항 사이에서 상기 트리거 전압이 발생함을 특징으로 하는 정전기 보호 회로.
  4. 제 2 항에 있어서,
    상기 반전 수단은 상기 트리거 전압의 위상을 반전하여 상기 반전 트리거 전압으로 출력하는 인버터를 포함함을 특징으로 하는 정전기 보호 회로.
  5. 제 1 항에 있어서,
    상기 정전기 보호부는,
    상기 입/출력 패드로부터 유입된 정전기와 상기 반전 트리거 전압 중 최소한 하나에 응답하여 상기 정전기를 상기 제 1 전압 라인으로 전달하는 제 1 모스 트랜지스터; 및
    상기 입/출력 패드로부터 유입된 정전기와 상기 트리거 전압 중 최소한 하나에 응답하여 상기 정전기를 상기 제 2 전압 라인으로 전달하는 제 2 모스 트랜지스터;를 포함함을 특징으로 하는 정전기 보호 회로.
  6. 제 5 항에 있어서,
    상기 제 1 전압 라인이 전원 전압 라인이고 상기 제 2 전압 라인이 접지 전압 라인인 경우, 상기 제 1 모스 트랜지스터는 상기 입/출력 패드와 상기 제 1 전 압 라인 사이에 연결되고 게이트로 상기 반전 트리거 전압을 입력받는 피모스 트랜지스터임을 특징으로 하는 정전기 보호 회로.
  7. 제 5 항에 있어서,
    상기 제 1 전압 라인이 전원 전압 라인이고 상기 제 2 전압 라인이 접지 전압 라인인 경우, 상기 제 2 모스 트랜지스터는 상기 입/출력 패드와 상기 제 2 전압 라인 사이에 연결되고 게이트로 상기 트리거 전압을 입력받는 엔모스 트랜지스터임을 특징으로 하는 정전기 보호 회로.
KR1020070016264A 2007-02-15 2007-02-15 정전기 보호 회로 KR20080076411A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070016264A KR20080076411A (ko) 2007-02-15 2007-02-15 정전기 보호 회로
US12/031,334 US20080198520A1 (en) 2007-02-15 2008-02-14 Electrostatic discharge protection circuit with lowered driving voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016264A KR20080076411A (ko) 2007-02-15 2007-02-15 정전기 보호 회로

Publications (1)

Publication Number Publication Date
KR20080076411A true KR20080076411A (ko) 2008-08-20

Family

ID=39706452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016264A KR20080076411A (ko) 2007-02-15 2007-02-15 정전기 보호 회로

Country Status (2)

Country Link
US (1) US20080198520A1 (ko)
KR (1) KR20080076411A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9608437B2 (en) * 2013-09-12 2017-03-28 Qualcomm Incorporated Electro-static discharge protection for integrated circuits
US20180102642A1 (en) * 2016-10-12 2018-04-12 Ememory Technology Inc. Electrostatic discharge circuit
TWI618220B (zh) * 2016-11-01 2018-03-11 世界先進積體電路股份有限公司 靜電放電保護電路
US10523002B2 (en) 2016-12-05 2019-12-31 Vanguard International Semiconductor Corporation Electrostatic discharge protection circuit
RU174504U1 (ru) * 2017-02-17 2017-10-18 Акционерное общество "Научно-исследовательский институт молекулярной электроники" Схема защиты от разрядов статического электричества для интегральных микросхем структуры металл-окисел-полупроводник с двумя равнозначными выводами
US11387649B2 (en) * 2019-09-11 2022-07-12 Vanguard International Semiconductor Corporation Operating circuit having ESD protection function

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910873A (en) * 1997-02-19 1999-06-08 National Semiconductor Corporation Field oxide transistor based feedback circuit for electrical overstress protection
US7362554B2 (en) * 2003-05-08 2008-04-22 Silicon Labs Cp, Inc. Electrostatic discharge (ESD) clamp using output driver
JP3773506B2 (ja) * 2003-07-24 2006-05-10 松下電器産業株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
US20080198520A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
KR101034614B1 (ko) 정전기 보호 회로
KR100651579B1 (ko) 이에스디 보호회로
US7420789B2 (en) ESD protection system for multi-power domain circuitry
US6469560B1 (en) Electrostatic discharge protective circuit
US8072721B2 (en) ESD protection using a capacitivly-coupled clamp for protecting low-voltage core transistors from high-voltage outputs
US7764475B2 (en) Electrostatic discharge circuit and method for reducing input capacitance of semiconductor chip including same
KR101039856B1 (ko) 정전기 방전 회로
US10475504B2 (en) Integrated protecting circuit of semiconductor device
TWI674720B (zh) 電源保護電路
US7649214B2 (en) ESD protection system for multiple-domain integrated circuits
JP2010157732A (ja) 集積回路
JP5165356B2 (ja) 半導体集積回路装置
KR20080076411A (ko) 정전기 보호 회로
US7417837B2 (en) ESD protection system for multi-power domain circuitry
JP2007214420A (ja) 半導体集積回路
US20070177317A1 (en) ESD protection circuit
JP2001015687A (ja) 半導体装置
KR100933810B1 (ko) 반도체 소자
JP5241109B2 (ja) 半導体集積回路装置
US20100149704A1 (en) Esd protection circuit
US20100123509A1 (en) Pad circuit for the programming and i/o operations
KR20060135225A (ko) 반도체 회로의 정전기 보호용 전원 클램프 회로
US6271692B1 (en) Semiconductor integrated circuit
US7564665B2 (en) Pad ESD spreading technique
KR100861310B1 (ko) 정전기 방전 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application