CN101295975B - Cmos驱动电路 - Google Patents

Cmos驱动电路 Download PDF

Info

Publication number
CN101295975B
CN101295975B CN200710040244A CN200710040244A CN101295975B CN 101295975 B CN101295975 B CN 101295975B CN 200710040244 A CN200710040244 A CN 200710040244A CN 200710040244 A CN200710040244 A CN 200710040244A CN 101295975 B CN101295975 B CN 101295975B
Authority
CN
China
Prior art keywords
output
transistor
input
drive circuit
links
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710040244A
Other languages
English (en)
Other versions
CN101295975A (zh
Inventor
林庆龙
丁建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710040244A priority Critical patent/CN101295975B/zh
Priority to US11/851,329 priority patent/US7554366B2/en
Publication of CN101295975A publication Critical patent/CN101295975A/zh
Application granted granted Critical
Publication of CN101295975B publication Critical patent/CN101295975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种CMOS驱动电路，通过在现有技术的CMOS驱动电路的末级缓冲级加入带有晶体管开关的输出缓冲级用以驱动功率晶体管。所述输出缓冲级具有两个直流输入电压输入端，充分利用了多电压系统中的电压变换电路的高电压作为其中一个直流输入电压，通过将两个直流输入电压中较高电压转换成调制驱动电压并通过输出端输出，提高了CMOS驱动电路的驱动负载能力，使得与输出缓冲级相连的功率晶体管的导通电阻降低，减少了功率晶体管上的功率消耗，提高了输出能力，在相同输出功率时，可以降低功率晶体管的面积。

Description

CMOS驱动电路
技术领域
本发明涉及一种开关驱动电路，特别涉及一种CMOS驱动电路。
背景技术
随着半导体行业的飞速发展，各类功率芯片的应用领域不断扩大，例如，交流电机的控制、平板显示器的驱动电路、打印机驱动电路以及声音功放系统等等，而这些驱动芯片都需要驱动负载。
功率晶体管(MOSFET)具有导通电阻低、负载电流大的优点，因而非常适合用作开关电源(switch-mode power supplies，SMPS)的整流组件。功率MOSFET重要特征就是其导通电阻Ron，Ron越大，说明功率MOSFET的输出功率越大，转换效率越高。理想状态下导通电阻Ron为零，功率MOSFET在实际工作中，导通电阻由如下公式表示：
Ron = 1 μ C OX W L ( V GS - V T )
其中，μ为载流子的迁移率，COX为功率MOSFET的单位面积的栅极电容；为功率MOSFET的宽长比；(VGS-VT)为过驱动电压，其中VGS为功率MOSFET的栅极上加的调制驱动电压，VT为功率MOSFET的阈值电压。由上式可以看出，
Figure G2007100402442D00013
越大，(VGS-VT)越大，Ron越小。在现有技术中，通常通过增加功率MOSFET的宽长比
Figure G2007100402442D00014
即通过增加功率MOSFET的面积来提高功率MOSFET的输出功率。但是，增加面积就增加了集成电路的成本。同时，由上式还可以看出，功率MOSFET的Ron还与过驱动电压(VGS-VT)有关，过驱动电压(VGS-VT)越大，Ron越小，表明功率MOSFET的输出功率越大，功率MOSFET输入的调制驱动电压VGS通常通过驱动电路实现。
当前，通常采用具有至少一级缓冲级的CMOS驱动电路驱动功率MOSFET。所述CMOS驱动电路的每个缓冲级在电源与地之间有一个PMOS晶体管和一个NMOS晶体管，CMOS结构可以实现在一个控制信号的前提下，PMOS晶体管为开启态(关闭态)时候，NMOS晶体管为关闭态(开启态)。当PMOS晶体管为开启态、NMOS晶体管为关闭态的时候，输出端与电源短接，输出高电位；而当PMOS晶体管为关闭态、NMOS晶体管为开启态的时候，输出端与地短接，输出低电位。
专利号为7126388的美国专利公开一种CMOS驱动电路，参照附图1给出现有技术的CMOS驱动电路100的两级缓冲级27，该专利公开的CMOS驱动电路由多级缓冲级构成，每个缓中级的PMOS晶体管55的源极与直流电压输入端41相连、漏极与NMOS晶体管56漏极相连并且引出作为本级缓冲级的输出端49；NMOS晶体管56的源极接端口50，端口50一般情况下接地；PMOS晶体管55的栅极与NMOS晶体管56的栅极相连且与上一缓冲级的输出端相连；首级缓冲级的PMOS晶体管的栅极与NMOS晶体管的栅极输入由时钟产生的时序信号，末级缓冲级的输出端与功率晶体管的栅极相连，每个缓冲级的PMOS晶体管和NMOS晶体管的面积比上一缓冲级的晶体管的面积要大，以获得较大的驱动电流。
但是采用上述CMOS驱动电路驱动功率晶体管，其输出的调制驱动电压为单一电压，如果这个电压比较低，功率晶体管的输出功率就比较小。要增大功率晶体管的输出功率，需要增大功率晶体管的面积，这就增加了生产成本。在有些多电压系统中，比如电压变换电路中，现有技术的CMOS驱动电路未能灵活利用高电压的驱动能力。
发明内容
本发明解决的问题提供一种CMOS驱动电路，充分利用多电压系统中电压变换电路的高电压作为其中一个直流输入电压，通过将两个直流输入电压中较高电压转换成调制驱动电压并通过输出端输出，提高了CMOS驱动电路的驱动负载能力。
为解决上述问题，本发明提供一种CMOS驱动电路，包括：
第一直流输入端，用于输入第一直流输入电压；
第二直流输入端，用于输入第二直流输入电压；
第一多级缓冲级，与第一直流输入端相连，所述第一多级缓冲级包括至少一级缓冲级，用于逐级放大输出电流；
第二多级缓冲级，与第二直流输入端相连，所述第二多级缓冲级包括至少一级缓冲级，用于逐级放大输出电流；
输出缓冲级，所述输出缓冲级包括：
比较器，用于比较第一、第二直流输入电压的大小；
第一转换电路，当第一直流输入电压大于第二直流输入电压时，所述第一转换电路根据第一多级缓冲级的末级输出的时序信号将第一直流输入电压转换成调制驱动电压并通过CMOS驱动电路的输出端输出；
第二转换电路，当第二直流输入电压大于第一直流输入电压时，所述第二转换电路根据第二多级缓冲级的末级输出的时序信号将第二直流输入电压转换成调制驱动电压并通过CMOS驱动电路的输出端输出；
所述第一转换电路包括：
第一PMOS晶体管，体电极与第一直流输入端相连；
第一晶体管开关，由PMOS晶体管构成，所述第一晶体管开关与第一PMOS晶体管串联并引出两端，一端与第一直流输入端相连、另一端作为CMOS驱动电路的输出端，第一晶体管开关的体电极与CMOS驱动电路的输出端或者第二直流输入端相连；
第一NMOS晶体管，漏极与CMOS驱动电路的输出端相连，体电极与源极相连并接地；
所述第二转换电路包括：
第二PMOS晶体管，体电极与第二直流输入端相连；
第二晶体管开关，由PMOS晶体管构成，所述第二晶体管开关与第二PMOS晶体管串联并引出两端，一端与第二直流输入端相连、另一端作为CMOS驱动电路的输出端；
当第一晶体管开关的体电极与CMOS驱动电路的输出端相连时，第二晶体管开关的体电极与CMOS驱动电路的输出端相连；当第一晶体管开关的体电极与第二直流输入端相连时，第二晶体管开关的体电极与第一直流输入端相连；
第二NMOS晶体管，所述第二NMOS晶体管漏极与CMOS驱动电路的输出端相连、体电极与源极相连并接地；
当第一直流输入电压高于第二直流输入电压时，第一转换电路的第一晶体管开关输入比较器输出的比较信号使第一晶体管开关导通，第二转换电路的第二晶体管开关断开，第一PMOS晶体管和第一NMOS晶体管的栅极输入第一多级缓冲级的末级输出的第一时序信号，第二PMOS晶体管的栅极输入第二直流输入电压、第二NMOS晶体管的栅极输入零电位；
当第二直流输入电压高于第一直流输入电压时，第一转换电路的第一晶体管开关输入比较器输出的比较信号使第一晶体管开关断开，第二转换电路的第二晶体管开关导通，第二PMOS晶体管和第二NMOS晶体管的栅极输入第二多级缓冲级的末级输出的第二时序信号，第一PMOS晶体管的栅极输入第一直流输入电压、第一NMOS晶体管的栅极输入零电位。
所述输出缓冲级还包括第一、第二侦测电路，第一侦测电路输入第一直流输入电压、产生第一电压，第二侦测电路输入第二直流输入电压、产生第二电压。
所述比较器输入端同时输入第一、第二电压，输出端与第一晶体管开关的栅极和反相器的输入端相连，反相器的输出端与第二晶体管开关的栅极相连。
与现有技术相比，本发明具有以下优点：本发明的CMOS驱动电路通过在现有技术的CMOS驱动电路的末级缓冲级加入带有晶体管开关的输出缓冲级用以驱动功率晶体管。所述输出缓冲级具有两个直流输入电压输入端，充分利用了多电压系统中电压变换电路的高电压作为其中一个直流输入电压，通过将两个直流输入电压中较高电压转换成调制驱动电压并通过输出端输出，提高了CMOS驱动电路的驱动负载能力，使得与输出缓冲级相连的功率晶体管的导通电阻降低，减少了功率晶体管上的功率消耗，提高了输出能力，在相同输出功率时，可以降低功率晶体管的面积。
附图说明
图1是现有技术的具有两级缓冲级的CMOS驱动电路；
图2是本发明的一个实施例的CMOS驱动电路的模块图；
图3A至3D给出本发明的一个实施例的第一转换电路和第二转换电路；
图4是本发明的一个实施例的输出缓冲级电路；
图5是采用本发明的一个实施例的CMOS驱动电路输出的调制驱动电压。
具体实施方式
本发明提供一种CMOS驱动电路，在现有CMOS驱动电路的末级缓冲级加入带有晶体管开关的输出缓冲级用以驱动功率晶体管。所述输出缓冲级具有两个直流输入电压输入端，通过将两个直流输入电压中较高电压转换成调制驱动电压并通过输出端输出，提高了CMOS驱动电路的驱动负载能力，使得与输出缓冲级相连的功率晶体管的导通电阻降低，减少了功率晶体管上的功率消耗，提高了输出能力，在相同输出功率时，可以降低功率晶体管的面积。
本发明首先提供一种CMOS驱动电路，一种CMOS驱动电路，包括：第一直流输入端，用于输入第一直流输入电压；第二直流输入端，用于输入第二直流输入电压；第一多级缓冲级，与第一直流输入端相连，所述第一多级缓冲级包括至少一级缓冲级，用于逐级放大输出电流；第二多级缓冲级，与第二直流输入端相连，所述第二多级缓冲级包括至少一级缓冲级，用于逐级放大输出电流；输出缓冲级，根据第一、第二直流输入电压的大小比较结果和多级缓冲级的末级输出的时序信号，将第一、第二直流输入电压中较大者转换成调制驱动电压输出。
参照图2给出本发明的CMOS驱动电路的模块图，所述CMOS驱动电路200包括：第一直流输入端，用于输入第一直流输入电压V1：第二直流输入端，用于输入第一直流输入电压V2。可选的实施方式为，第一直流输入电压V1为通过电池产生；所述第二直流输入电压V2为通过直流/直流转换器(DC-DC converter)产生。
所述CMOS驱动电路200还包括第一多级缓冲级100，与第一直流输入端相连，所述第一多级缓冲级100包括至少一级缓冲级，用于逐级放大输出电流；第二多级缓冲级100’，与第二直流输入端相连，所述第二多级缓冲级100’包括至少一级缓冲级，用于逐级放大输出电流；所述第一多级缓冲级100和第二多级缓冲级100’即为现有技术的CMOS驱动电路，详见图1。所述第一多级缓冲级100、第二多级缓冲级100’可以相同，也可以不同。
所述CMOS驱动电路200还包括输出缓冲级，所述输出缓冲级进一步包括：
比较器206，用于比较第一直流输入电压V1和第二直流输入电压V2的大小，比较器的比较信号分别输入第一转换电路204和第二转换电路205。
第一转换电路204，与第一多级缓冲级100的末级输出端相连，当第一直流输入电压V1大于第二直流输入电压V2，所述第一转换电路204将第一直流输入电压V1转换成调制驱动电压并通过CMOS驱动电路200的输出端输出。
第二转换电路205，与第二多级缓冲级100’的末级输出端相连，当第二直流输入电压V2大于第一直流输入电压V1，所述第二转换电路205将第二直流输入电压V2转换成调制驱动电压并通过CMOS驱动电路200的输出端输出。
参照图3A至3D给出本发明的第一转换电路204和第二转换电路205。首先参照图3A，所述第一转换电路204包括：
第一PMOS晶体管P1，所述第一PMOS晶体管P1的体电极与第一直流输入端相连；
第一晶体管开关P2，所述第一晶体管开关P2由PMOS晶体管构成，所述第一PMOS晶体管P1和第一晶体管开关P2相连成背对背的二极管并引出两端，一端与第一输入直流端相连、一端作为CMOS驱动电路的输出端，第一晶体管开关P2的体电极与CMOS驱动电路的输出端相连；
第一NMOS晶体管N1，所述第一NMOS晶体管N1的漏极与CMOS驱动电路的输出端相连、体电极与源极相连并接地。
所述第二转换电路包括：
第二PMOS晶体管P3，所述第二PMOS晶体管P3的体电极与第二直流输入端相连，；
第二晶体管开关P4，所述第二晶体管开关P4由PMOS晶体管构成，所述第二PMOS晶体管P3和第二晶体管开关P4相连成背对背的二极管并引出两端，一端与第二输入直流端相连、一端作为CMOS驱动电路的输出端，第二晶体管开关P4的体电极与CMOS驱动电路的输出端相连；
第二NMOS晶体管N2，所述第二NMOS晶体管N2的漏极与CMOS驱动电路输出端相连、体电极与源极相连并接地。
当第一直流输入电压V1高于第二直流输入电压V2时，第一转换电路204的比较器206输出的比较信号S1输入至第一晶体管开关P2，使第一晶体管开关P2导通，使第二转换电路205的第二晶体管开关P4断开，第一PMOS晶体管P1和第一NMOS晶体管N1的栅极输入第一多级缓冲级100的末级输出的第一时序信号，第二PMOS晶体管的栅极输入第二直流输入电压V2、第二NMOS晶体管的栅极输入零电位；
当第二直流输入电压V2高于第一直流输入电压V1时，比较器206输出的比较信号S2输入至第一转换电路204的第一晶体管开关P2，使第一晶体管开关P2断开，使第二转换电路205的第二晶体管开关P4导通，第二PMOS晶体管P3和第二NMOS晶体管N2的栅极输入第二多级缓冲级100’的末级输出的第二时序信号，第一PMOS晶体管P1的栅极输入第一直流输入电压V1、第一NMOS晶体管N1的栅极输入零电位。
本实施例的第一PMOS晶体管P1和第一NMOS晶体管N1是第一多级缓冲级100末级的PMOS晶体管和NMOS晶体管面积的3-20倍；第二PMOS晶体管P3和第二NMOS晶体管N2的面积是第二多级缓冲级100’末级的PMOS晶体管和NMOS晶体管面积的3-20倍。
本实施例中的第一PMOS晶体管P1和第一晶体管开关P2相连成背对背的二极管和第二PMOS晶体管P3和第二晶体管开关P4相连成背对背的二极管的连接方式有多种，参照图3B，与图3A的区别在于第一晶体管开关P2的体电极与第二直流输入端相连、第二晶体管开关P4的体电极与第一直流输入端相连。参照图3C，将第一PMOS晶体管P1和第一晶体管开关P2位置颠倒；将第二PMOS晶体管P3和第二晶体管开关P4位置颠倒；第一PMOS晶体管P1的体电极与第一直流输入端相连，第一晶体管开关P2的体电极与CMOS驱动电路的输出端相连；第二PMOS晶体管P3的体电极与第二直流输入端相连，第二晶体管开关P4的体电极与CMOS驱动电路的输出端相连。参照图3D，与图3C的不同在于第一晶体管开关P2的体电极与第一直流输入端相连，第二晶体管开关P4的体电极与第二直流输入端相连。
第一PMOS晶体管P1和第一晶体管开关P2、第二PMOS晶体管P3和第二晶体管开关P4的连接方式除了图3A至3D还有其它形式，比如将第一转换电路204的第一PMOS晶体管P1和第一晶体管开关P2位置颠倒如图3C和3D中的第一转换电路204；而第二转换电路205的第二PMOS晶体管P3和第二晶体管开关P4的位置不颠倒，如图3A和3B中的第二转换电路205。经过上述变形，均满足以下条件：即第一转换电路204的第一PMOS晶体管P1的体电极与第一直流输入端相连、第一晶体管开关P2的体电极与CMOS驱动电路200的输出端或者第二直流输入端相连；第二转换电路205的第二PMOS晶体管P3的体电极与第一直流输入端相连，第二晶体管开关P4的体电极与CMOS驱动电路200的输出端或者第二直流输入端相连。在此不应过多限制本发明的保护范围。
参照图4给出本发明的一个实施例的输出缓冲级的具体结构。所述输出缓冲级的第一转换电路204和第二转换电路205按照图3A的连接方式，此部分不作赘述。
所述输出缓冲级还包括第一侦测电路202，用于产生第一电压V3。所述第一侦测电路202与第一直流输入端相连，第一侦测电路202包括串联的第一电阻R1、第二电阻R2，第二电阻R2的一端接地，经过第二电阻R2分压，产生第一电压值V3。
所述输出缓冲级还包括第二侦测电路203，用于产生第二电压V4。所述第二侦测电路203与第二直流输入端相连，第二侦测电路203包括串联的第三电阻R3、第四电阻R4，第四电阻R4的另一端接地，经过第四电阻R4的分压，产生第二电压值V4。
所述第二电阻R2与第四电阻R4的分压比例相同，即R2/(R1+R2)与R4/(R3+R4)比值相同，相对应地，V3/V1与V4/V2的比值相同。
所述输出缓冲级的比较器206输入端同时输入第一电压V3、第二电压V4，输出端与第一晶体管开关P2的栅极和反相器INV的输入端相连，反相器INV的输出端与第二晶体管开关P4的栅极相连。
所述输出缓冲级的输出端与功率晶体管相连。
继续参照图4，下面给出本发明的输出缓冲级200具体工作描述。
首先输出缓冲级的第一、第二直流输入端分别输入第一直流输入电压V1和第二直流输入电压V2。
第一侦测电路202和第二侦测电路203产生第一电压V3和第二电压V4，并且输入比较器206的两个输入端。
当第一电压V3大于第二电压V4即第一直流输入电压V1大于第二直流输入电压V2时，比较器206输出的比较信号S1为零电压信号输入第一转换电路204的第一晶体管开关P2的栅极，此时第一晶体管开关P2开启；同时比较信号经过反相器INV，产生比较信号的反相并且输入第二转换电路205的第二晶体管开关P4的栅极，此时第二晶体管开关P4断开，第二转换电路205不能形成通路。为了保证第二转换电路的不工作，同时，第二转换电路205的第二PMOS晶体管P3的栅极输入第二直流输入电压，第二NMOS晶体管N2的栅极输入零电压。
第一PMOS晶体管P1和第一NMOS晶体管N1的栅极上输入的第一时序信号为由第一多级缓冲级100产生(未示出)。当第一时序信号为低电压信号时刻，第一转换电路204的第一PMOS晶体管P1开启，第一NMOS晶体管N1不开启；此时输出端输出的电压Vout为第一直流输入电压V1值。
在第一PMOS晶体管P1和第一NMOS晶体管N1的栅极上的第一时序信号为高电压信号时刻，第一转换电路204的第一PMOS晶体管P1不开启，第一NMOS晶体管N1开启；此时输出端输出的电压Vout为零电压信号。
随着时序信号的变换，输出端输出电压Vout为低电压为零、高电压为V1的调制驱动电压。
当第一电压V3小于第二电压V4即第一直流输入电压V1小于第二直流输入电压V2时，比较器206输出的比较信号为高电压信号，即第一转换电路204的第一晶体管开关P2的栅极输入的比较信号S1为高电压信号，此时第一晶体管开关P2断开，第一转换电路204不导通；比较信号经过反相器INV，比较信号S1变为S2即为零电压信号并且输入第二转换电路205的第二晶体管开关P4的栅极，此时第二晶体管开关P4开启。同时，为了保证第一转换电路不工作，同时，第一PMOS晶体管P1的栅极输入第一直流输入电压，第一NMOS晶体管N1的栅极输入零电压。
第二PMOS晶体管P3和第二NMOS晶体管N2的栅极上输入的第二时序信号为由第二多级缓冲级100’产生(未示出)。在第二时序信号为低电压信号时刻，第二转换电路205的第二PMOS晶体管P3开启，第二NMOS晶体管N2不开启；此时输出端输出的电压Vout为第二直流输入电压V2值。
在第二PMOS晶体管P3和第二NMOS晶体管N2的栅极上的第二时序信号为高电压信号时刻，第二转换电路205的第二PMOS晶体管P3不开启，第二NMOS晶体管N2开启；此时输出端输出的电压Vout为零电压信号。
随着时序信号的变换，输出端输出电压Vout为低电压为零、高电压为V2的调制驱动电压。
图5为采用本发明的CMOS驱动电路的输出结果，第一直流输入端输入的第一直流输入电压V1为电池电压，电压为1.0V；第二直流输入端输入的第二直流输入电压V2为直流/直流转换电路(DC-DC converter)的输出电压。当直流/直流转换电路的输出电压即第二直流输入电压V2小于第一直流输入电压V1时，对应于图中5中1.186ms时刻之前，输出缓冲级的输出端输出的输出电压Vout为高电压为V1、低电压为零伏的调制驱动电压；当直流/直流转换电路的输出电压即第二直流输入电压V2(2.5V)大于第一直流输入电压V1时，对应于图中5中1.19ms时刻之后，输出缓冲级的输出端输出的输出电压Vout为高电压为V2、低电压为零伏的调制驱动电压。
本发明的CMOS驱动电路通过在现有技术的CMOS驱动电路的末级缓冲级加入带有晶体管开关的输出缓冲级用以驱动功率晶体管。所述输出缓冲级具有两个直流输入电压输入端，充分利用了多电压系统中电压变换电路的高电压作为其中一个直流输入电压，通过将两个直流输入电压中较高电压转换成调制驱动电压并通过输出端输出，提高了CMOS驱动电路的驱动负载能力，使得与输出缓冲级相连的功率晶体管的导通电阻降低，减少了功率晶体管上的功率消耗，提高了输出能力，在相同输出功率时，可以降低功率晶体管的面积。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (3)

1.一种CMOS驱动电路，其特征在于，包括：
第一直流输入端，用于输入第一直流输入电压；
第二直流输入端，用于输入第二直流输入电压；
第一多级缓冲级，与第一直流输入端相连，所述第一多级缓冲级包括至少一级缓冲级，用于逐级放大输出电流；
第二多级缓冲级，与第二直流输入端相连，所述第二多级缓冲级包括至少一级缓冲级，用于逐级放大输出电流；
输出缓冲级，所述输出缓冲级包括：
比较器，用于比较第一、第二直流输入电压的大小；
第一转换电路，当第一直流输入电压大于第二直流输入电压时，所述第一转换电路根据第一多级缓冲级的末级输出的时序信号将第一直流输入电压转换成调制驱动电压并通过CMOS驱动电路的输出端输出；
第二转换电路，当第二直流输入电压大于第一直流输入电压时，所述第二转换电路根据第二多级缓冲级的末级输出的时序信号将第二直流输入电压转换成调制驱动电压并通过CMOS驱动电路的输出端输出；
所述第一转换电路包括：
第一PMOS晶体管，体电极与第一直流输入端相连；
第一晶体管开关，由PMOS晶体管构成，所述第一晶体管开关与第一PMOS晶体管串联并引出两端，一端与第一直流输入端相连、另一端作为CMOS驱动电路的输出端，第一晶体管开关的体电极与CMOS驱动电路的输出端或者第二直流输入端相连；
第一NMOS晶体管，漏极与CMOS驱动电路的输出端相连，体电极与源极相连并接地；
所述第二转换电路包括：
第二PMOS晶体管，体电极与第二直流输入端相连；
第二晶体管开关，由PMOS晶体管构成，所述第二晶体管开关与第二PMOS晶体管串联并引出两端，一端与第二直流输入端相连、另一端作为CMOS驱动电路的输出端；
当第一晶体管开关的体电极与CMOS驱动电路的输出端相连时，第二晶体管开关的体电极与CMOS驱动电路的输出端相连；当第一晶体管开关的体电极与第二直流输入端相连时，第二晶体管开关的体电极与第一直流输入端相连；
第二NMOS晶体管，所述第二NMOS晶体管漏极与CMOS驱动电路的输出端相连、体电极与源极相连并接地；
当第一直流输入电压高于第二直流输入电压时，第一转换电路的第一晶体管开关输入比较器输出的比较信号使第一晶体管开关导通，第二转换电路的第二晶体管开关断开，第一PMOS晶体管和第一NMOS晶体管的栅极输入第一多级缓冲级的末级输出的第一时序信号，第二PMOS晶体管的栅极输入第二直流输入电压、第二NMOS晶体管的栅极输入零电位；
当第二直流输入电压高于第一直流输入电压时，第一转换电路的第一晶体管开关输入比较器输出的比较信号使第一晶体管开关断开，第二转换电路的第二晶体管开关导通，第二PMOS晶体管和第二NMOS晶体管的栅极输入第二多级缓冲级的末级输出的第二时序信号，第一PMOS晶体管的栅极输入第一直流输入电压、第一NMOS晶体管的栅极输入零电位。
2.根据权利要求1所述的CMOS驱动电路，其特征在于，所述输出缓冲级还包括第一、第二侦测电路，第一侦测电路输入第一直流输入电压、产生第一电压，第二侦测电路输入第二直流输入电压、产生第二电压。
3.根据权利要求2所述的CMOS驱动电路，其特征在于，所述比较器输入端同时输入第一、第二电压，输出端与第一晶体管开关的栅极和反相器的输入端相连，反相器的输出端与第二晶体管开关的栅极相连。
CN200710040244A 2007-04-24 2007-04-24 Cmos驱动电路 Active CN101295975B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200710040244A CN101295975B (zh) 2007-04-24 2007-04-24 Cmos驱动电路
US11/851,329 US7554366B2 (en) 2007-04-24 2007-09-06 CMOS driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710040244A CN101295975B (zh) 2007-04-24 2007-04-24 Cmos驱动电路

Publications (2)

Publication Number Publication Date
CN101295975A CN101295975A (zh) 2008-10-29
CN101295975B true CN101295975B (zh) 2010-05-19

Family

ID=39886202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710040244A Active CN101295975B (zh) 2007-04-24 2007-04-24 Cmos驱动电路

Country Status (2)

Country Link
US (1) US7554366B2 (zh)
CN (1) CN101295975B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5290015B2 (ja) * 2009-03-25 2013-09-18 ルネサスエレクトロニクス株式会社 バッファ回路
CN103516178A (zh) * 2012-06-27 2014-01-15 鸿富锦精密工业（深圳）有限公司 开关电源的驱动电压控制电路
CN104184460B (zh) * 2014-08-13 2018-02-06 豪芯微电子科技（上海）有限公司 一种射频负载驱动电路
CN109213253B (zh) * 2018-09-28 2020-10-30 聚辰半导体股份有限公司 一种快速的高精度低温漂强下拉电流产生电路
CN111682866B (zh) * 2020-06-24 2024-02-09 天津中科海高微波技术有限公司 输出电流可调的GaAs开关驱动电路
CN117353729B (zh) * 2023-10-24 2024-04-05 苏州优达光电子有限公司 一种阻容隔离耦合器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528548A (en) * 1987-11-24 1996-06-18 Hitachi, Ltd. Voltage converter of semiconductor device
US6653891B1 (en) * 2002-07-09 2003-11-25 Intel Corporation Voltage regulation
CN1535500A (zh) * 2001-04-16 2004-10-06 ض� 差动渥尔曼放大器电流型驱动器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838171A (en) * 1996-11-22 1998-11-17 National Semiconductor Corporation Low power real-time clock circuit having system and battery power arbitration
JP2002519809A (ja) * 1998-06-30 2002-07-02 エスティマイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ 電気的にプログラム可能なメモリ・セル素子用のモノリシック集積セレクタ
KR100378201B1 (ko) * 2001-06-29 2003-03-29 삼성전자주식회사 전원전압 이상의 입력신호를 용인하는 신호전송회로
US6642750B1 (en) * 2002-04-15 2003-11-04 International Business Machines Corporation Sequencing circuit for applying a highest voltage source to a chip
US7430100B2 (en) * 2005-06-28 2008-09-30 Agere Systems Inc. Buffer circuit with enhanced overvoltage protection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528548A (en) * 1987-11-24 1996-06-18 Hitachi, Ltd. Voltage converter of semiconductor device
CN1535500A (zh) * 2001-04-16 2004-10-06 ض� 差动渥尔曼放大器电流型驱动器
US6653891B1 (en) * 2002-07-09 2003-11-25 Intel Corporation Voltage regulation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文.

Also Published As

Publication number Publication date
US7554366B2 (en) 2009-06-30
CN101295975A (zh) 2008-10-29
US20080265949A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
US8508963B2 (en) Step-down switching regulator capable of providing high-speed response with compact structure
CN101295975B (zh) Cmos驱动电路
US8836300B2 (en) Step-down switching regulator
CN203206197U (zh) 延迟电路及具有延迟电路的电路系统
US7911192B2 (en) High voltage power regulation using two power switches with low voltage transistors
CN102820880A (zh) 电平移位器
JP6008330B2 (ja) 電力変換装置
CN101505094B (zh) 一种便携式设备的电源模块
TWI509964B (zh) 電源轉換器的驅動器及其驅動控制方法
US20170126028A1 (en) Bidirectional dc-dc converter
CN100589324C (zh) 电压选择电路
CN103066990B (zh) 一种基于集成电路的输出单元电路
CN101552593B (zh) 驱动一输出级的驱动电路
CN113114026B (zh) 用于高压同步整流系统的供电控制电路
CN101179268A (zh) 电平变换电路
CN103929057A (zh) 具有电荷泵的切换式电源供应器
US9998019B2 (en) DC-DC converter, and solar power controller and mobile body using same
KR101140347B1 (ko) 동적 문턱 전압 소자를 이용한 스위칭 회로 및 이를 포함하는 휴대기기용 ｄｃ-ｄｃ 변환기
CN106712497B (zh) 一种交叉耦合电荷泵
US20110068832A1 (en) Driving circuit for power mosfet
CN201430578Y (zh) 偏置电压电路和电子设备
CN100492910C (zh) 利用基极偏压的电平转换器
CN214544105U (zh) 一种多路输出电源电路
CN101340189B (zh) 半导体器件
CN102163454B (zh) 电源电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant