CN117353729B - 一种阻容隔离耦合器 - Google Patents

一种阻容隔离耦合器 Download PDF

Info

Publication number
CN117353729B
CN117353729B CN202311378835.6A CN202311378835A CN117353729B CN 117353729 B CN117353729 B CN 117353729B CN 202311378835 A CN202311378835 A CN 202311378835A CN 117353729 B CN117353729 B CN 117353729B
Authority
CN
China
Prior art keywords
circuit
input end
output
resistance
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311378835.6A
Other languages
English (en)
Other versions
CN117353729A (zh
Inventor
季学敏
季浩天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Youda Optoelectronics Co ltd
Original Assignee
Suzhou Youda Optoelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Youda Optoelectronics Co ltd filed Critical Suzhou Youda Optoelectronics Co ltd
Priority to CN202311378835.6A priority Critical patent/CN117353729B/zh
Publication of CN117353729A publication Critical patent/CN117353729A/zh
Application granted granted Critical
Publication of CN117353729B publication Critical patent/CN117353729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明属于半导体器件技术领域，尤其涉及一种阻容隔离耦合器，所述驱动电路A101通过阻容隔离耦合电路A102连接于检测电路A103，本发明解决现有技术存在容耦、感耦等耦合器由于自身结构的限制，从而导致直接耦合交流信号与隔离直流信号二者同时实现的问题，具有实现了直接耦合交流信号，同时，隔离了直流信号，使信号的耦合更加稳定、可靠、准确的技术效果。

Description

一种阻容隔离耦合器
技术领域
本发明属于半导体器件技术领域，尤其涉及一种阻容隔离耦合器。
背景技术
现在在高压域与低压域之间传输信号，耦合隔离技术多种多样，包括光电耦合技术、电容高频信号耦合技术、电感高平信号耦合、电容智能分压耦合技术等。
光电耦合技术的特点包括：隔离性强，能够实现高精度、高速率的传输；能够大幅度降低噪声和EMI干扰；但是由于光衰减等因素的影响，传输距离受限；光学元件成本较高；对光线的衰减敏感，可能需要维护和调整等；电容高频信号耦合技术包括：传输速度快，响应时间短；可以实现宽频带的高保真信号传输；但是存在其传输距离较短；制造制约尺寸和电容之间存在矛盾；受到外部干扰的影响较大；电感高频信号耦合技术包括：可以通过调整电感的值来实现信号传输和阻隔两种功能；传输速度快，响应时间短；可以实现宽频带的高保真信号传输；但是存在对电感值的选择较为敏感；传输距离较短；对PCB布局和线路走向要求较高的问题；电容智能分压耦合技术包括：传输速度快，响应时间短；可以进行分频和分压等信号处理；但是存在对电容、电阻等元件精度的要求较高；分压后可能会产生误差；对电路布局和设计要求较高。
现有技术存在容耦、感耦等耦合器由于自身结构的限制，从而导致直接耦合交流信号与隔离直流信号二者同时实现的问题。
发明内容
本发明提供一种阻容隔离耦合器，以解决上述背景技术中存在的现有技术存在容耦、感耦等耦合器由于自身结构的限制，从而导致直接耦合交流信号与隔离直流信号二者同时实现的问题。
本发明所解决的技术问题采用以下技术方案来实现：一种阻容隔离耦合器，包括驱动电路A101，所述驱动电路A101通过阻容隔离耦合电路A102连接于检测电路A103；
所述阻容隔离耦合电路A102用于基于电容和电阻组成的耦合网络，根据阻容时间常数函数确定的阻容时间常数，将驱动电路A101输出的驱动信号经过耦合网络耦合到检测电路A103；
所述阻容时间常数函数为：
τ＝R×C；
其中，所述τ为阻容时间常数，所述R为耦合网络中电阻值，所述C为耦合网络中电容值。
进一步：
所述阻容隔离耦合电路A102包括第一耦合电路A203和第二耦合电路A204；
所述第一耦合电路A203包括电容C201；
所述电容C201一端连接于驱动电路A101的第一输出端，所述电容C201另一端连接于电阻R201的一端，并连接于检测电路A103的第一输入端Vp，所述电阻R201的另一端连接于电压基点2.5V；
所述第二耦合电路A204包括电容C202；
所述电容C202一端连接于驱动电路A101的第二输出端，所述电容C202另一端连接于电阻R202的一端，并连接于检测电路A103的第二输入端Vn，所述电阻R202的另一端连接于电压基点2.5V。
进一步：
所述阻容时间常数函数包括第一阻容时间常数函数和第二阻容时间常数函数；
所述第一耦合电路A203通过第一阻容时间常数函数确定第一阻容时间常数；
所述第二耦合电路A204通过第二阻容时间常数函数确定第二阻容时间常数；
所述第一阻容时间常数函数为：
τ1＝RR201×CC201；
其中，所述τ1为第一阻容时间常数，所述RR201为R201电阻值，所述CC201为C201电容值；
所述第二阻容时间常数函数为：
τ2＝RR202×CC202；
其中，所述τ2为第二阻容时间常数，所述RR202为R202电阻值，所述CC202为C202电容值。
进一步：
所述第一耦合电路A203的电阻R201的电阻值为5KΩ，其电容C201的电容值为250pF，其第一阻容时间常数为1.25ns；
所述第一耦合电路A204的电阻R202的电阻值为5KΩ，其电容C202的电容值为250pF，其第二阻容时间常数为1.25ns。
进一步：
所述驱动电路A101包括第一缓冲电路A201和第二缓冲电路A202；
所述第一缓冲电路A201包括电阻R301，所述电阻R301一端连接于输入端Vi+，并连接于晶体管Q301的栅极和晶体管Q302的栅极，所述电阻R301另一端连接于输出端Vo+，所述晶体管Q301的源极连接于供电端VDD，其漏极连接于输出端Vo+，所述晶体管Q302的源极连接于输出端Vo+，其漏极连接于后级地VSS；
所述第二缓冲电路A202包括电阻R302，所述电阻R302一端连接于输入端Vi-，并连接于晶体管Q303的栅极和晶体管Q304的栅极，所述电阻R302另一端连接于输出端Vo-，所述晶体管Q303的源极连接于供电端VDD，其漏极连接于输出端Vo-，所述晶体管Q304的源极连接于输出端Vo-，其漏极连接于后级地VSS。
进一步：
所述检测电路A103包括第一多路复用电路A301和第二多路复用电路A302；
所述第一多路复用电路A301的输出端MUX连接于第一比较电路A303的负输入端，所述第一比较电路A303的正输入端连接于检测电路A103的第一输入端Vp，所述第一比较电路A303的输出端连接于互锁电路A305的一输入端，所述第一多路复用电路A301的控制端S连接于所述第一比较电路A303的输出端；所述第一多路复用电路A301的一端接收高控制电平VTHH，另一端接收低控制电平VTH；
所述第二多路复用电路A302的输出端MUX连接于第二比较电路A304的负输入端，所述第二比较电路A304的正输入端连接于检测电路A103的第二输入端Vn，所述第二比较电路A304的输出端连接于互锁电路A305的另一输入端，所述第二多路复用电路A302的控制端S连接于所述第二比较电路A304的输出端；所述第二多路复用电路A302的一端接收高控制电平VTHH，另一端接收低控制电平VTHL。
进一步：
所述互锁电路包括与非门D301，所述与非门D301的一输入端连接相应的第一比较电路A303的输出端，所述与非门D301的另一输入端连接与非门D302的输出端，所述与非门D301的输出端连接于输出端Y0；
所述互锁电路还包括与非门D302，所述与非门D302的一输入端连接相应的第二比较电路A304的输出端，所述与非门D302的另一输入端连接与非门D301的输出端，所述与非门D302的输出端连接于输出端Y1。
进一步：
所述第一多路复用电路A301用于：
基于高控制电平VTHH和低控制电平VTHL，以及控制电平S，通过异或表达式，输出输出电平Y；
所述异或表达式为：
其中，所述VTHH为高控制电平，所述VTHL为低控制电平，所述S为控制电平，所述Y为输出电平。
进一步：
第一多路复用电路A301包括：与门电路G401和与门电路G402；
所述与门电路G401一输入端连接于高控制电平VTHH，所述与门电路G402一输入端连接于低控制电平VTHL，所述与门电路G401另一输入端连接于非门F401的输出端，所述与门电路G402另一输入端连接于非门F401的输入端，所述与门电路G401的输出端连接于与门电路G403的一输入端，所述与门电路G402的输出端连接于与门电路G403的另一输入端，所述与门电路G403的输出端连接于输出电平Y1；
第二多路复用电路A302包括：与门电路G404和与门电路G405；
所述与门电路G404一输入端连接于高控制电平VTHH，所述与门电路G404一输入端连接于低控制电平VTHL，所述与门电路G404另一输入端连接于非门F402的输出端，所述与门电路G405另一输入端连接于非门F402的输入端，所述与门电路G404的输出端连接于与门电路G406的一输入端，所述与门电路G405的输出端连接于与门电路G406的另一输入端，所述与门电路G406的输出端连接于输出电平Y2。
进一步：
所述第一比较电路A303包括：第一放大模块A401；
所述第一放大模块A401的一输入端连接于检测电路A103的第一输入端Vp，其另一输入端连接于第一多路复用电路A301的输出端，所述第一放大模块A401的输出端连接于第一单端变换模块A402的输入端，所述第一单端变换模块A402通过比较器模块A403的输出端连接于输出电平Y1；
所述第二比较电路A304包括：第二放大模块A404；
所述第二放大模块A404的一输入端连接于检测电路A104的第一输入端Vn，其另一输入端连接于第二多路复用电路A302的输出端，所述第二放大模块A404的输出端连接于第二单端变换模块A405的输入端，所述第二单端变换模块A405通过比较器模块A406的输出端连接于输出电平Y2。
有益效果：
本方案采用在驱动电路A101和检测电路A103之间，通过阻容隔离耦合电路A102连接，由于本方案根据电容电阻耦合原理：即电容电阻耦合的原理是利用电容和电阻组成的耦合网络实现信号的传输；输入信号经过电容耦合输入电阻后被传输到下一级电路。电容起到隔直的作用，使得信号能够通过，同时防止直流偏置的传输，电阻则用于限制信号的幅度，以适应下一级电路的输入要求，本方案还包括如下特征：(1)驱动IC和检测IC接地电压分别为GND、VSS；(2)输入信号Vi+/Vi-是反相数字逻辑信号；(3)Vp、Vn是接收信号；由于，通过电容电阻隔离高压信号，Vin和Vout不共地，使得该方案可运用于多种不同高低电压环境下，本方案提出的隔离电容电阻的数字隔离器检测方案的隔离传输技术，可以达到与电容电感检测相同的集成度和速率，因此，实现了直接耦合交流信号，同时，隔离了直流信号，使信号的耦合更加稳定、可靠、准确。
附图说明
图1是本发明阻容隔离耦合器的电原理图；
图2是本发明阻容隔离耦合器的第一缓冲电路A201电原理图；
图3是本发明阻容隔离耦合器的第二缓冲电路A202电原理图；
图4是本发明阻容隔离耦合器的检测电路A103电原理图；
图5是本发明阻容隔离耦合器的第一多路复用电路A301电原理图；
图6是本发明阻容隔离耦合器的第二多路复用电路A302电原理图；
图7是本发明阻容隔离耦合器的第一比较电路A303电原理图；
图8是本发明阻容隔离耦合器的第二比较电路A304电原理图；
图9是本发明阻容隔离耦合器的比较电路电原理图；
图10是本发明阻容隔离耦合器的控制时序图。
具体实施方式
以下结合附图对本发明做进一步描述：
图中：
A101-驱动电路、A102-阻容隔离耦合电路、A103-检测电路；
A203-第一耦合电路、A204-第二耦合电路、C201-电容、R201-电阻、C202-电容、R202-电阻；
A201-第一缓冲电路、A202-第二缓冲电路、R301-电阻、Q301-晶体管、Q302-晶体管、R302-电阻、Q303-晶体管、Q304-晶体管；
A301-第一多路复用电路、A302-第二多路复用电路、A303-第一比较电路、A305-互锁电路、A304-第二比较电路、D301-与非门、D302-与非门；
G401-与门电路、G402-与门电路、F401-非门、G403-与门电路、G404-与门电路、G405-与门电路、F402-非门、G406-与门电路；
A401-第一放大模块、A402-第一单端变换模块、A403-比较器模块、A404-第二放大模块、A405-第二单端变换模块、A406-比较器模块。
实施例：
如图1所示，一种阻容隔离耦合器，包括驱动电路A101，所述驱动电路A101通过阻容隔离耦合电路A102连接于检测电路A103；
所述阻容隔离耦合电路A102用于基于电容和电阻组成的耦合网络，根据阻容时间常数函数确定的阻容时间常数，将驱动电路A101输出的驱动信号经过耦合网络耦合到检测电路A103；
所述阻容时间常数函数为：
τ＝R×C；
其中，所述τ为阻容时间常数，所述R为耦合网络中电阻值，所述C为耦合网络中电容值。
采用在驱动电路A101和检测电路A103之间，通过阻容隔离耦合电路A102连接，由于本方案根据电容电阻耦合原理：即电容电阻耦合的原理是利用电容和电阻组成的耦合网络实现信号的传输；输入信号经过电容耦合输入电阻后被传输到下一级电路。电容起到隔直的作用，使得信号能够通过，同时防止直流偏置的传输，电阻则用于限制信号的幅度，以适应下一级电路的输入要求，本方案还包括如下特征：(1)驱动IC和检测IC接地电压分别为GND、VSS；(2)输入信号Vi+/Vi-是反相数字逻辑信号；(3)Vp、Vn是接收信号；由于，通过电容电阻隔离高压信号，Vin和Vout不共地，使得该方案可运用于多种不同高低电压环境下，本方案提出的隔离电容电阻的数字隔离器检测方案的隔离传输技术，可以达到与电容电感检测相同的集成度和速率，因此，实现了直接耦合交流信号，同时，隔离了直流信号，使信号的耦合更加稳定、可靠、准确。
所述阻容隔离耦合电路A102包括第一耦合电路A203和第二耦合电路A204；
所述第一耦合电路A203包括电容C201；
所述电容C201一端连接于驱动电路A101的第一输出端，所述电容C201另一端连接于电阻R201的一端，并连接于检测电路A103的第一输入端Vp，所述电阻R201的另一端连接于电压基点2.5V；
所述第二耦合电路A204包括电容C202；
所述电容C202一端连接于驱动电路A101的第二输出端，所述电容C202另一端连接于电阻R202的一端，并连接于检测电路A103的第二输入端Vn，所述电阻R202的另一端连接于电压基点2.5V。
采用第一耦合电路A203和第二耦合电路A204，其中，第一耦合电路A203是一个正向耦合的电路，而第二耦合电路是一个反向的耦合电路，上述两个电路的组合就是正向、反向耦合的集成电路，在时间常数控制下，正向耦合的电路和反向的耦合电路同时工作，输出稳定的同步的正向耦合信号和反向耦合信号。
所述阻容时间常数函数包括第一阻容时间常数函数和第二阻容时间常数函数；
所述第一耦合电路A203通过第一阻容时间常数函数确定第一阻容时间常数；
所述第二耦合电路A204通过第二阻容时间常数函数确定第二阻容时间常数；
所述第一阻容时间常数函数为：
τ1＝RR201×CC201；
其中，所述τ1为第一阻容时间常数，所述RR201为R201电阻值，所述CC201为C201电容值；
所述第二阻容时间常数函数为：
τ2＝RR202×CC202；
其中，所述τ2为第二阻容时间常数，所述RR202为R202电阻值，所述CC202为C202电容值。
采用第一阻容时间常数函数和第二阻容时间常数函数，本案选择两个不同的时间常数，通过选择不同的时间常数函数，从而灵活确定时间常数，因此，提高了方案的灵活性。
所述第一耦合电路A203的电阻R201的电阻值为5KΩ，其电容C201的电容值为250pF，其第一阻容时间常数为1.25ns；
所述第二耦合电路A204的电阻R202的电阻值为5KΩ，其电容C202的电容值为250pF，其第二阻容时间常数为1.25ns。
采用电容C201的电容值为250pF，第一阻容时间常数为1.25ns，由于用于传输工作频率f＝100MHz的Vi的信号。
所述驱动电路A101包括第一缓冲电路A201和第二缓冲电路A202；
如图2所示，所述第一缓冲电路A201包括电阻R301，所述电阻R301一端连接于输入端Vi+，并连接于晶体管Q301的栅极和晶体管Q302的栅极，所述电阻R301另一端连接于输出端Vo+，所述晶体管Q301的源极连接于供电端VDD，其漏极连接于输出端Vo+，所述晶体管Q302的源极连接于输出端Vo+，其漏极连接于后级地VSS；
如图3所示，所述第二缓冲电路A202包括电阻R302，所述电阻R302一端连接于输入端Vi-，并连接于晶体管Q303的栅极和晶体管Q304的栅极，所述电阻R302另一端连接于输出端Vo-，所述晶体管Q303的源极连接于供电端VDD，其漏极连接于输出端Vo-，所述晶体管Q304的源极连接于输出端Vo-，其漏极连接于后级地VSS。
采用第一缓冲电路A201和第二缓冲电路A202，由于通过调节nmos和pmos尺寸，使其导通电阻近似相等。反馈电阻则稳定输入输出电平≈VDD/2，该结构可看作两个同时运行的共源放大器。增益近似为AV＝(gmp+gmn*(R//rop//ron))其中，gmp和gmn分别为mos管的跨到，而rop和ron分别是mos管的小信号输出电阻；该缓冲电路主要起到放大输入信号减小输出信号延时的作用；缓冲电路是与电容的接口电路，将输入侧的数字信号转化为电容充放电，以此起到传递信号的作用。
如图4所示，所述检测电路A103包括第一多路复用电路A301和第二多路复用电路A302；
所述第一多路复用电路A301的MUX端连接于第一比较电路A303的负输入端，所述第一比较电路A303的正输入端连接于检测电路A103的第一输入端Vp，所述第一比较电路A303的输出端连接于互锁电路A305的一输入端，所述第一多路复用电路A301的S端连接于所述第一比较电路A303的输出端；
所述第二多路复用电路A302的MUX端连接于第二比较电路A304的负输入端，所述第二比较电路A304的正输入端连接于检测电路A103的第二输入端Vn，所述第二比较电路A304的输出端连接于互锁电路A305的另一输入端，所述第二多路复用电路A302的S端连接于所述第二比较电路A304的输出端。
采用第一多路复用电路A301和第二多路复用电路A302，由于Vp、Vn信号分别经一个MUX电路，MUX二选一数据选择器通常由以下三部分组成：其中，1、控制输入端(Select输入)：用于确定选通那一路输出；2、两个数据输入端(Data A、Data B)：要选择的两个输入信号；3、单个数据输出端(Output端)：选中的输入信号输出到这里；当选择输入S为“0”时，AND门的输出为“0”，反向输入缓冲器B输出为“1”，反向输入缓冲器A输出为“0”。输出端接收到反向输入缓冲器A的输出即为“A”的输入信号；当选择输入S为“1”时，AND门的输出为“1”，此时反向输入缓冲器B输出为“0”，反向输入缓冲器A输出为“1”。输出端接收到反向输入缓冲器B的输出即为“B”的输入信号。通过表达式Y＝(A*S)+(B*-S)，MUX电路的高低控制电平分别是VTHH、和VTHL；MUX的输出y1、y2经一个D触发器作为Detector Circuit的输出，与电容的接口电路，将输入侧的数字信号转化为电容充放电，以此起到传递信号的作用。
所述互锁电路包括与非门D301，所述与非门D301的一输入端连接相应的第一比较电路A303的输出端，所述与非门D301的另一输入端连接与非门D302的输出端，所述与非门D301的输出端连接于输出端Y0；
所述互锁电路还包括与非门D302，所述与非门D302的一输入端连接相应的第二比较电路A304的输出端，所述与非门D302的另一输入端连接与非门D301的输出端，所述与非门D302的输出端连接于输出端Y1。
采用互锁电路，由于互锁电路是指控制电路中两个或两个以上控制回路之间的相互制约。回路之间彼此相互控制，不允许同时运行，本电路中与非门D301和与非门D302实现互锁，与非门D301的输出限制与非门D302，而与非门D302的输出限制与非门D301，从而实现当一个与非门工作时另一个与非门停止工作，而同理，另一个与非门工作时那个与非门就停止工作。
所述第一多路复用电路A301用于：
基于高控制电平VTHH和低控制电平VTHL，以及控制电平S，通过异或表达式，输出输出电平Y；
所述异或表达式为：
其中，所述VTHH为高控制电平，所述VTHL为低控制电平，所述S为控制电平，所述Y为输出电平。
采用异或表达式：由于高低控制电平分别是VTHH和VTHL以及控制电平S，按照上述表达式，确定输出电平Y。
如图5所示，第一多路复用电路A301包括：与门电路G401和与门电路G402；
所述与门电路G401一输入端连接于高控制电平VTHH，所述与门电路G402一输入端连接于低控制电平VTHL，所述与门电路G401另一输入端连接于非门F401的输出端，所述与门电路G402另一输入端连接于非门F401的输入端，所述与门电路G401的输出端连接于与门电路G403的一输入端，所述与门电路G402的输出端连接于与门电路G403的另一输入端，所述与门电路G403的输出端连接于输出电平Y1；
如图6所示，第二多路复用电路A302包括：与门电路G404和与门电路G405；
所述与门电路G404一输入端连接于高控制电平VTHH，所述与门电路G404一输入端连接于低控制电平VTHL，所述与门电路G404另一输入端连接于非门F402的输出端，所述与门电路G405另一输入端连接于非门F402的输入端，所述与门电路G404的输出端连接于与门电路G406的一输入端，所述与门电路G405的输出端连接于与门电路G406的另一输入端，所述与门电路G406的输出端连接于输出电平Y2。
采用第一多路复用电路A301的具体电路和第二多路复用电路A302的具体电路，包括两个与门电路和一个非门的控制电路，最终通过一个或门电路输出输出电平Y。
所述第一比较电路A303包括：第一放大模块A401；
如图7所示，所述第一放大模块A401的一输入端连接于检测电路A103的第一输入端Vp，其另一输入端连接于第一多路复用电路A301的输出端，所述第一放大模块A401的输出端连接于第一单端变换模块A402的输入端，所述第一单端变换模块A402通过比较器模块A403的输出端连接于输出电平Y1；
如图8所示，所述第二比较电路A304包括：第一放大模块A404；
所述第二放大模块A404的一输入端连接于检测电路A104的第一输入端Vn，其另一输入端连接于第二多路复用电路A302的输出端，所述第一放大模块A404的输出端连接于第二单端变换模块A405的输入端，所述第二单端变换模块A405通过比较器模块A406的输出端连接于输出电平Y2。
采用所述第一比较电路A303和所述第二比较电路A304，其包括将一个放大模块与一个单端变换模块，最终通过比较模块输出，如图7、8所示，其具体电路包括比较器将输入信号和参考电压进行比较，并根据比较结果输出高或低电平信号。当输入信号大于参考电压时，比较器输出高电平；当输入信号小于参考电压时，比较器输出低电平。该电路主要是是由晶体管组成的多级差分放大电路，利用晶体管的放大特性，提供了信号的放大、复制和阻抗匹配功能，将输入信号放大到更大的幅度，实现信号的增强。
实施例一：
如图9所示，通过M51、M28、M29、M25、M37和M38，构成差分放大电路；同时，通过M38、M41、M38和M45，构成单端变换电路，差分放大电路通过单端变换电路输出信号；
如图10所示，差分输入信号Vi+、Vi-经隔离电容耦合到输出端，在对应的电阻上得到VP、VN电平信号，再经过Detector Circuit的转换得到Vo输出信号；Detector Circuit中的MUX单元对输入VP、VN信号与电路设定的VH、VL电平进行比较输出经过整形后的y1、y2信号及最终Vo输出信号。
工作原理：
本方案通过采用在驱动电路A101和检测电路A103之间，通过阻容隔离耦合电路A102连接，由于本方案根据电容电阻耦合原理：即电容电阻耦合的原理是利用电容和电阻组成的耦合网络实现信号的传输；输入信号经过电容耦合输入电阻后被传输到下一级电路。电容起到隔直的作用，使得信号能够通过，同时防止直流偏置的传输，电阻则用于限制信号的幅度，以适应下一级电路的输入要求，本方案还包括如下特征：(1)驱动IC和检测IC接地电压分别为GND、VSS；(2)输入信号Vi+/Vi-是反相数字逻辑信号；(3)Vp、Vn是接收信号；由于，通过电容电阻隔离高压信号，Vin和Vout不共地，使得该方案可运用于多种不同高低电压环境下，本方案提出的隔离电容电阻的数字隔离器检测方案的隔离传输技术，可以达到与电容电感检测相同的集成度和速率，因此，实现了直接耦合交流信号，同时，隔离了直流信号，使信号的耦合更加稳定、可靠、准确，本发明解决现有技术存在容耦、感耦等耦合器由于自身结构的限制，从而导致直接耦合交流信号与隔离直流信号二者同时实现的问题，具有实现了直接耦合交流信号，同时，隔离了直流信号，使信号的耦合更加稳定、可靠、准确的技术效果。
利用本发明的技术方案，或本领域的技术人员在本发明技术方案的启发下，设计出类似的技术方案，而达到上述技术效果的，均视为落入本发明的保护范围。

Claims (8)

1.一种阻容隔离耦合器，其特征在于：包括驱动电路A101，所述驱动电路A101通过阻容隔离耦合电路A102连接于检测电路A103；
所述阻容隔离耦合电路A102用于基于电容和电阻组成的耦合网络，根据阻容时间常数函数确定的阻容时间常数，将驱动电路A101输出的驱动信号经过耦合网络耦合到检测电路A103；
所述阻容时间常数函数为：
τ＝R×C；
其中，所述τ为阻容时间常数，所述R为耦合网络中电阻值，所述C为耦合网络中电容值；
所述检测电路A103包括第一多路复用电路A301和第二多路复用电路A302；
所述第一多路复用电路A301的输出端MUX连接于第一比较电路A303的负输入端，所述第一比较电路A303的正输入端连接于检测电路A103的第一输入端Vp，所述第一比较电路A303的输出端连接于互锁电路A305的一输入端，所述第一多路复用电路A301的控制端S连接于所述第一比较电路A303的输出端；所述第一多路复用电路A301的一端接收高控制电平VTHH，另一端接收低控制电平VTHL；
所述第二多路复用电路A302的输出端MUX连接于第二比较电路A304的负输入端，所述第二比较电路A304的正输入端连接于检测电路A103的第二输入端Vn，所述第二比较电路A304的输出端连接于互锁电路A305的另一输入端，所述第二多路复用电路A302的控制端S连接于所述第二比较电路A304的输出端；所述第二多路复用电路A302的一端接收高控制电平VTHH，另一端接收低控制电平VTHL；
所述阻容隔离耦合电路A102包括第一耦合电路A203和第二耦合电路A204；
所述第一耦合电路A203包括电容C201；
所述电容C201一端连接于驱动电路A101的第一输出端，所述电容C201另一端连接于电阻R201的一端，并连接于检测电路A103的第一输入端Vp，所述电阻R201的另一端连接于电压基点2.5V；
所述第二耦合电路A204包括电容C202；
所述电容C202一端连接于驱动电路A101的第二输出端，所述电容C202另一端连接于电阻R202的一端，并连接于检测电路A103的第二输入端Vn，所述电阻R202的另一端连接于电压基点2.5V。
2.根据权利要求1所述一种阻容隔离耦合器，其特征在于：
所述阻容时间常数函数包括第一阻容时间常数函数和第二阻容时间常数函数；
所述第一耦合电路A203通过第一阻容时间常数函数确定第一阻容时间常数；
所述第二耦合电路A204通过第二阻容时间常数函数确定第二阻容时间常数；
所述第一阻容时间常数函数为：
τ1＝RR201×CC201；
其中，所述τ1为第一阻容时间常数，所述RR201为R201电阻值，所述CC201为C201电容值；
所述第二阻容时间常数函数为：
τ2＝RR202×CC202；
其中，所述τ2为第二阻容时间常数，所述RR202为R202电阻值，所述CC202为C202电容值。
3.根据权利要求2所述一种阻容隔离耦合器，其特征在于：
所述第一耦合电路A203的电阻R201的电阻值为5KΩ，其电容C201的电容值为250pF，其第一阻容时间常数为1.25ns；
所述第二耦合电路A204的电阻R202的电阻值为5KΩ，其电容C202的电容值为250pF，其第二阻容时间常数为1.25ns。
4.根据权利要求1所述一种阻容隔离耦合器，其特征在于：
所述驱动电路A101包括第一缓冲电路A201和第二缓冲电路A202；
所述第一缓冲电路A201包括电阻R301，所述电阻R301一端连接于输入端Vi+，并连接于晶体管Q301的栅极和晶体管Q302的栅极，所述电阻R301另一端连接于输出端Vo+，所述晶体管Q301的源极连接于供电端VDD，其漏极连接于输出端Vo+，所述晶体管Q302的源极连接于输出端Vo+，其漏极连接于后级地VSS；
所述第二缓冲电路A202包括电阻R302，所述电阻R302一端连接于输入端Vi-，并连接于晶体管Q303的栅极和晶体管Q304的栅极，所述电阻R302另一端连接于输出端Vo-，所述晶体管Q303的源极连接于供电端VDD，其漏极连接于输出端Vo-，所述晶体管Q304的源极连接于输出端Vo-，其漏极连接于后级地VSS。
5.根据权利要求1所述一种阻容隔离耦合器，其特征在于：
所述互锁电路包括与非门D301，所述与非门D301的一输入端连接相应的第一比较电路A303的输出端，所述与非门D301的另一输入端连接与非门D302的输出端，所述与非门D301的输出端连接于输出端Y0；
所述互锁电路还包括与非门D302，所述与非门D302的一输入端连接相应的第二比较电路A304的输出端，所述与非门D302的另一输入端连接与非门D301的输出端，所述与非门D302的输出端连接于输出端Y1。
6.根据权利要求1所述一种阻容隔离耦合器，其特征在于：
所述第一多路复用电路A301用于：
基于高控制电平VTHH和低控制电平VTHL，以及控制电平S，通过异或表达式，输出输出电平Y；
所述异或表达式为：
其中，所述VTHH为高控制电平，所述VTHL为低控制电平，所述S为控制电平，所述Y为输出电平。
7.根据权利要求6所述一种阻容隔离耦合器，其特征在于：
第一多路复用电路A301包括：与门电路G401和与门电路G402；
所述与门电路G401一输入端连接于高控制电平VTHH，所述与门电路G402一输入端连接于低控制电平VTHL，所述与门电路G401另一输入端连接于非门F401的输出端，所述与门电路G402另一输入端连接于非门F401的输入端，所述与门电路G401的输出端连接于与门电路G403的一输入端，所述与门电路G402的输出端连接于与门电路G403的另一输入端，所述与门电路G403的输出端连接于输出电平Y1；
第二多路复用电路A302包括：与门电路G404和与门电路G405；
所述与门电路G404一输入端连接于高控制电平VTHH，所述与门电路G404一输入端连接于低控制电平VTHL，所述与门电路G404另一输入端连接于非门F402的输出端，所述与门电路G405另一输入端连接于非门F402的输入端，所述与门电路G404的输出端连接于与门电路G406的一输入端，所述与门电路G405的输出端连接于与门电路G406的另一输入端，所述与门电路G406的输出端连接于输出电平Y2。
8.根据权利要求1所述一种阻容隔离耦合器，其特征在于：
所述第一比较电路A303包括：第一放大模块A401；
所述第一放大模块A401的一输入端连接于检测电路A103的第一输入端Vp，其另一输入端连接于第一多路复用电路A301的输出端，所述第一放大模块A401的输出端连接于第一单端变换模块A402的输入端，所述第一单端变换模块A402通过比较器模块A403的输出端连接于输出电平Y1；
所述第二比较电路A304包括：第二放大模块A404；
所述第二放大模块A404的一输入端连接于检测电路A104的第一输入端Vn，其另一输入端连接于第二多路复用电路A302的输出端，所述第二放大模块A404的输出端连接于第二单端变换模块A405的输入端，所述第二单端变换模块A405通过比较器模块A406的输出端连接于输出电平Y2。
CN202311378835.6A 2023-10-24 2023-10-24 一种阻容隔离耦合器 Active CN117353729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311378835.6A CN117353729B (zh) 2023-10-24 2023-10-24 一种阻容隔离耦合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311378835.6A CN117353729B (zh) 2023-10-24 2023-10-24 一种阻容隔离耦合器

Publications (2)

Publication Number Publication Date
CN117353729A CN117353729A (zh) 2024-01-05
CN117353729B true CN117353729B (zh) 2024-04-05

Family

ID=89359155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311378835.6A Active CN117353729B (zh) 2023-10-24 2023-10-24 一种阻容隔离耦合器

Country Status (1)

Country Link
CN (1) CN117353729B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008079274A (ja) * 2006-09-20 2008-04-03 Analog Integrations Corp 周波数比較器、周波数合成器及び関連方法
CN101194411A (zh) * 2005-06-21 2008-06-04 罗姆股份有限公司 降压型开关调节器和其控制电路以及使用了它的电子设备
CN101295975A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 Cmos驱动电路
CN206164361U (zh) * 2016-07-28 2017-05-10 深圳茂硕电子科技有限公司 一种无桥pfc驱动电路
CN109995356A (zh) * 2019-05-20 2019-07-09 上海客益电子有限公司 一种基于电容的信号隔离传输电路
CN110048706A (zh) * 2019-05-20 2019-07-23 上海客益电子有限公司 一种模拟信号隔离转换电路
CN110212902A (zh) * 2019-06-28 2019-09-06 成都信息工程大学 一种上电复位电路
CN111969999A (zh) * 2020-06-28 2020-11-20 上海宇航系统工程研究所 一种可靠的运载火箭分离信号隔离检测与自锁电路
CN113067567A (zh) * 2021-03-31 2021-07-02 江苏中科汉韵半导体有限公司 超高压绝缘隔离SiC MOSFET栅驱动电路
CN113098458A (zh) * 2021-03-31 2021-07-09 黄山学院 用于高压栅驱动芯片的高共模瞬态抑制差分信号接收电路
CN114826243A (zh) * 2022-06-27 2022-07-29 宜矽源半导体南京有限公司 一种高瞬态共模抑制的隔离器接收端输入电路
CN115765681A (zh) * 2022-11-16 2023-03-07 东南大学 一种宽带高平衡度有源巴伦电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246892A (ja) * 2001-02-22 2002-08-30 Mitsubishi Electric Corp 入力バッファ回路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101194411A (zh) * 2005-06-21 2008-06-04 罗姆股份有限公司 降压型开关调节器和其控制电路以及使用了它的电子设备
JP2008079274A (ja) * 2006-09-20 2008-04-03 Analog Integrations Corp 周波数比較器、周波数合成器及び関連方法
CN101295975A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 Cmos驱动电路
CN206164361U (zh) * 2016-07-28 2017-05-10 深圳茂硕电子科技有限公司 一种无桥pfc驱动电路
CN109995356A (zh) * 2019-05-20 2019-07-09 上海客益电子有限公司 一种基于电容的信号隔离传输电路
CN110048706A (zh) * 2019-05-20 2019-07-23 上海客益电子有限公司 一种模拟信号隔离转换电路
CN110212902A (zh) * 2019-06-28 2019-09-06 成都信息工程大学 一种上电复位电路
CN111969999A (zh) * 2020-06-28 2020-11-20 上海宇航系统工程研究所 一种可靠的运载火箭分离信号隔离检测与自锁电路
CN113067567A (zh) * 2021-03-31 2021-07-02 江苏中科汉韵半导体有限公司 超高压绝缘隔离SiC MOSFET栅驱动电路
CN113098458A (zh) * 2021-03-31 2021-07-09 黄山学院 用于高压栅驱动芯片的高共模瞬态抑制差分信号接收电路
CN114826243A (zh) * 2022-06-27 2022-07-29 宜矽源半导体南京有限公司 一种高瞬态共模抑制的隔离器接收端输入电路
CN115765681A (zh) * 2022-11-16 2023-03-07 东南大学 一种宽带高平衡度有源巴伦电路

Also Published As

Publication number Publication date
CN117353729A (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
US7368976B2 (en) Method and apparatus for providing compensation against temperature, process and supply voltage variation
KR102103019B1 (ko) 임피던스 교정회로
JP7316224B2 (ja) 差動入力レシーバを実現するための回路および方法
US8581628B2 (en) Low voltage transmitter with high output voltage
US8305145B2 (en) Receiving circuit
US5578944A (en) Signal receiver and apparatus incorporating same
US20030001629A1 (en) Signal transmission circuit capable of tolerating high-voltage input signal
CN104113498A (zh) 均衡器电路和包括均衡器电路的接收器电路
US11251794B2 (en) Dynamic transistor gate overdrive for input/output (I/O) drivers and level shifters
US8884680B2 (en) Signal electric potential conversion circuit
US8138806B2 (en) Driver circuit for high voltage differential signaling
US7187197B2 (en) Transmission line driver
US9419616B2 (en) LVDS driver
US5519338A (en) Controlled slew rate output buffer
US8854105B2 (en) Signal receiver and signal transmission apparatus
US6525559B1 (en) Fail-safe circuit with low input impedance using active-transistor differential-line terminators
WO2000026907A1 (en) Sense amplifier
US20030122617A1 (en) Capacitor current multiplier capacitive feedback circuit
CN117353729B (zh) 一种阻容隔离耦合器
US10164798B2 (en) Driver circuit for transmitter
JP4957405B2 (ja) 信号波形等化回路及び受信回路
US6825708B1 (en) Apparatus and method for an offset-correcting sense amplifier
KR100310284B1 (ko) Cmos집적회로
US11515876B2 (en) Driver for a shared bus, in particular a LIN bus
CN110876026B (zh) 电子装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant