CN109995356A - 一种基于电容的信号隔离传输电路 - Google Patents

一种基于电容的信号隔离传输电路 Download PDF

Info

Publication number
CN109995356A
CN109995356A CN201910418281.5A CN201910418281A CN109995356A CN 109995356 A CN109995356 A CN 109995356A CN 201910418281 A CN201910418281 A CN 201910418281A CN 109995356 A CN109995356 A CN 109995356A
Authority
CN
China
Prior art keywords
signal
input
circuit
sig
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910418281.5A
Other languages
English (en)
Inventor
朱金桥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xianji Integrated Circuit Co ltd
Original Assignee
Shanghai Keyi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Keyi Electronics Co Ltd filed Critical Shanghai Keyi Electronics Co Ltd
Priority to CN201910418281.5A priority Critical patent/CN109995356A/zh
Publication of CN109995356A publication Critical patent/CN109995356A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种基于电容的信号隔离传输电路，隔离电容组分别连接第一信号传输电路和第二信号传输电路，第一信号传输电路和第二信号传输电路都分别包含信号输入模块和信号输出模块，第一信号传输电路工作在输入模式时，则第二信号传输电路工作在输出模式，第二信号传输电路工作在输入模式时，则第一信号传输电路工作在输出模式，工作在输入模式时，只有信号输入模块工作，工作在输出模块时，只有信号输出模块工作，信号输入模块对输入信号进行占空比调制，输出固定频率的调制信号，隔离电容组实现信号隔离传输，信号输出模块对调制信号进行解调。本发明通过特殊的占空比调制解调进行信号传输，并用电容器作为信号隔离器件实现了信号隔离传输。

Description

一种基于电容的信号隔离传输电路
技术领域
本发明涉及集成电路信号处理领域，尤其涉及一种基于电容的信号隔离传输电路。
背景技术
在不同电压域的电子系统中经常需要对信号进行隔离，以确保系统的可靠性和安全性等指标。常用的数字信号隔离通过变压器、光电耦合器、霍尔器件等器件实现，而模拟信号的隔离转换却十分困难，通常需要将模拟信号转换成数字信号，再通过数字隔离器件进行信号隔离传输，此种方法需要多个隔离器件才能实现模拟信号隔隔离转换功能。考虑到成本、可靠性、器件尺寸等因素，光电耦合器是目前最普及的信号隔离器件，其通过光传输的方式实现了两个电压域间的电气隔离。但是由于光耦的温度特性差、功耗大和老化周期短、不易于半导体工艺集成等特点，导致光电耦合器面临很多应用瓶颈。
发明内容
本发明提供一种基于电容的信号隔离传输电路，通过特殊的占空比调制解调进行信号传输，并用电容器作为信号隔离器件实现了信号隔离传输。
为了达到上述目的，本发明提供一种基于电容的信号隔离传输电路，包含：结构完全一致的第一信号传输电路和第二信号传输电路，以及分别连接第一信号传输电路和第二信号传输电路的隔离电容组；
所述的第一信号传输电路和第二信号传输电路都分别包含信号输入模块和信号输出模块，且第一信号传输电路和第二信号传输电路都可以分别工作在输入模式和输出模式，当工作在输入模式时，只有信号输入模块工作，信号输出模块不工作，当工作在输出模块时，只有信号输出模块工作，信号输入模块不工作；
所述的第一信号传输电路工作在输入模式时，则第二信号传输电路工作在输出模式，所述的第二信号传输电路工作在输入模式时，则第一信号传输电路工作在输出模式；
所述的信号输入模块对输入信号进行占空比调制，输出固定频率的调制信号；
所述的隔离电容组实现信号隔离传输；
所述的信号输出模块对调制信号进行解调。
所述的信号输入模块为调制电路，调制电路将输入信号的高电平转换成第一占空比的时钟周期，将输入信号的低电平转换成第二占空比的时钟周期。
第一占空比为75％且第二占空比为25％；或者第一占空比为25％且第二占空比为75％。
所述的调制电路包含：
信号调制电路，其输入端输入信号SIG_INL和基准时钟信号CK0，其输出端输出调制信号SIGX，其用于对信号进行占空比调制；
毛刺过滤电路，其输入端输入调制信号SIGX，其输出端输出两个互为取反的固定频率调制信号SIG_ML和SIG_MLB，其用于过滤信号毛刺。
所述的信号调制电路包含：
分频触发器、与门、反相器、4输入的与或门、以及或门，基准时钟信号CK0经过分频触发器后产生分频时钟信号CK1，基准时钟信号CK0和分频时钟信号CK1输入到与门后输出信号CK_AND，基准时钟信号CK0和分频时钟信号CK1输入到或门输出信号CK_OR，输入信号SIG_INL输入到反相器输出信号SIG_INB，信号CK_AND、信号CK_OR、信号SIG_INL和信号SIG_INB共同输入到4输入的与或门，其中信号CK_AND与信号SIG_INB相与，信号CK_OR与信号SIG_INL相与，两者的结果相或，得到信号SIGX，信号SIGX便为过渡的调制信号。
所述的毛刺过滤电路包含：
迟延电路、异或门、毛刺过滤触发器、以及三态缓冲器，基准时钟信号CK0经过迟延电路后与基准时钟信号CK0共同输入到异或门，异或门输出触发信号TRIG，触发信号TRIG连接到毛刺过滤触发器的时钟信号端，调制信号SIGX输入到毛刺过滤触发器的数据端，触发信号TRIG的下降沿采样调制信号SIGX的状态，毛刺过滤触发器的正向输出端输出信号SIG_ML_BUF给三态缓冲器，反向输出端输出信号SIG_MLB_BUF给三态缓冲器，经过三态缓冲器输出高阻态输出信号SIG_ML和高阻态输出信号SIG_MLB。
所述的信号输出模块包含检测电路和解调电路，检测电路的输入端连接隔离电容组，检测电路的输出端连接解调电路的输入端，检测电路将隔离电容组耦合过来的电荷信号SIG_MR转换成电压信号SIG_MRD，解调电路将电压信号SIG_MRD解调得到解调信号SIG_OUTR。
所述的隔离电容组包含第一隔离电容，其将调制后的固定频率信号SIG_ML耦合后成为电荷信号SIG_MR。
所述的检测电路包含：
迟滞比较器，其正输入级连接第一隔离电容，正输入级输入电荷信号SIG_MR，其输出端输出电压信号SIG_MRD，该迟滞比较器用于还原耦合前信号的时序信息；
第一电阻，其一端连接电源，另一端连接迟滞比较器的正输入级；
第二电阻，其一端连接迟滞比较器的正输入级，另一端接地；
第三电阻，其一端连接电源，另一端连接迟滞比较器的负输入级；
第四电阻，其一端连接迟滞比较器的负输入级，另一端接地。
所述的检测电路包含：
迟滞比较器，其正输入级连接第一隔离电容，正输入级输入电荷信号SIG_MR，其输出端输出电压信号SIG_MRD，该迟滞比较器用于还原耦合前信号的时序信息；
第五电阻，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器的正输入级；
第六电阻，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器的负输入级。
所述的隔离电容组包含第一隔离电容和第二隔离电容，第一隔离电容将调制后的固定频率信号SIG_ML耦合后成为电荷信号SIG_MR，第二隔离电容将调制后的固定频率信号SIG_MLB耦合后成为电荷信号SIG_MRB。
所述的检测电路包含：
迟滞比较器，其正输入级连接第一隔离电容，正输入级输入电荷信号SIG_MR，其负输入级连接第二隔离电容，负输入级输入电荷信号SIG_MRB，其输出端输出电压信号SIG_MRD；
第一电阻，其一端连接电源，另一端连接迟滞比较器的正输入级；
第二电阻，其一端连接迟滞比较器的正输入级，另一端接地；
第三电阻，其一端连接电源，另一端连接迟滞比较器的负输入级；
第四电阻，其一端连接迟滞比较器的负输入级，另一端接地。
所述的检测电路包含：
迟滞比较器，其正输入级连接第一隔离电容，正输入级输入电荷信号SIG_MR，其负输入级连接第二隔离电容，负输入级输入电荷信号SIG_MRB，其输出端输出电压信号SIG_MRD；
第五电阻，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器的正输入级；
第六电阻，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器的负输入级。
所述的解调电路包含：
高电平时间转电压电路，其输入端输入延迟后的电压信号SIG_MRD_DLY，其输出端输出高电平时间转换电压信号VH，该高电平时间转电压电路用于将高电平时间量转换成电压量VH；
低电平时间转电压电路，其输入端输入延迟后的电压信号SIG_MRD_DLY，其输出端输出低电平时间转换电压信号VL，该低电平时间转电压电路用于将低电平时间量转换成电压量VL；
解调触发电路，其输入端输入高电平时间转换电压信号VH和低电平时间转换电压信号VL，其输出端输出解调信号SIG_OUTR。
所述的高电平时间转电压电路包含：
电流源晶体管，其源极接电源，栅极接偏置电压IBIAS，漏极连接开关晶体管的源极；
开关晶体管，其源极连接电流源晶体管的漏极，栅极连接反相器的输出端，漏极接高电平时间转换电压信号VH；
泄放晶体管，其源极连接高电平时间转换电压信号VH，栅极接泄放信号DISC，漏极接地；
电容，其一端连接高电平时间转换电压信号VH，另一端接地；
反相器，其输入端连接延迟电路输出的延迟后的电压信号SIG_MRD_DLY，其输出端连接开关晶体管的栅极。
所述的低电平时间转电压电路包含：
电流源晶体管，其源极接电源，栅极接偏置电压IBIAS，漏极连接开关晶体管的源极；
开关晶体管，其源极连接电流源晶体管的漏极，栅极连接延迟电路输出的延迟后的电压信号SIG_MRD_DLY，漏极接低电平时间转换电压信号VL；
泄放晶体管，其源极连接低电平时间转换电压信号VL，栅极接泄放信号DISC，漏极接地；
电容，其一端连接低电平时间转换电压信号VL，另一端接地。
所述的解调触发电路包含：
比较器，其正输入端连接高电平时间转电压电路输出的高电平时间转换电压信号VH，其负输入端连接低电平时间转电压电路输出的低电平时间转换电压信号VL，其输出端输出比较信号DAT给触发器；当VH>VL，比较信号DAT为高电平，当VH<VL，比较信号DAT为低电平；
触发器，其数据输入端D连接比较器的输出端，其触发时钟端C连接电压信号SIG_MRD，其输出端Q输出解调信号SIG_OUTR。
本发明通过特殊的占空比调制解调进行信号传输，并用电容器作为信号隔离器件实现了信号隔离传输。使用电容器作为隔离器件，电容器稳定、低成本、低功耗、便于集成的特点使得本发明具有非常好的实用性。
附图说明
图1是本发明提供的一种基于电容的信号隔离传输电路的第一种实施例的电路图。
图2是图1中第一信号传输电路工作在输入模式，第二信号传输电路工作在输出模式时的信号传输电路图。
图3是图1中第一信号传输电路工作在输出模式，第二信号传输电路工作在输入模式时的信号传输电路图。
图4是本发明提供的一种基于电容的信号隔离传输电路的第二种实施例的电路图。
图5是图4中第一信号传输电路工作在输入模式，第二信号传输电路工作在输出模式时的信号传输电路图。
图6是图4中第一信号传输电路工作在输出模式，第二信号传输电路工作在输入模式时的信号传输电路图。
图7是本发明的调制电路的工作波形图。
图8是本发明的调制电路的典型电路图。
图9是本发明的调制电路的典型电路的内部工作波形图。
图10是本发明的检测电路的第一实施例的电路图。
图11是本发明的检测电路的第一实施例的工作波形图。
图12是本发明的检测电路的第二实施例的电路图。
图13是本发明的检测电路的第三实施例的电路图。
图14是本发明的检测电路的第四实施例的电路图。
图15是本发明的解调电路的内部典型电路。
图16是本发明的解调电路的解调波形图。
图17是本发明的解调电路的典型电路的内部工作波形图。
具体实施方式
以下根据图1～图17，具体说明本发明的较佳实施例。
如图1所示，本发明提供一种基于电容的信号隔离传输电路，包含：第一信号传输电路101、第二信号传输电路102、以及分别连接第一信号传输电路101和第二信号传输电路102的第一隔离电容103。
所述的第一信号传输电路101和第二信号传输电路102都分别包含信号输入模块和信号输出模块，且第一信号传输电路101和第二信号传输电路102都可以分别工作在输入模式和输出模式，即第一信号传输电路101和第二信号传输电路102都是一种半双工的工作模式，第一信号传输电路101和第二信号传输电路102之间的关系相当于主机和从机之间的关系，主机可以发送信息给从机，从机也可以发送信息给主机，从而实现了信息在主机和从机之间的交互。当工作在输入模式时，只有信号输入模块工作，信号输出模块不工作，当工作在输出模块时，只有信号输出模块工作，信号输入模块不工作，第一信号传输电路101和第二信号传输电路102不会同时工作在输入模式或输出模式，而是交错开，即，当第一信号传输电路101工作在输入模式时，第二信号传输电路102工作在输出模式，实现信号从第一信号传输电路101到第二信号传输电路102的隔离传输，当第一信号传输电路101工作在输出模式时，第二信号传输电路102工作在输入模式，实现信号从第二信号传输电路102到第一信号传输电路的隔离传输。默认情况下，第一信号传输电路101和第二信号传输电路102都处于输出模式，无信号传输，直到第一信号传输电路101或第二信号传输电路102进入输入模式，开始信号传输。
具体来说，所述的第一信号传输电路101包含信号输入模块和信号输出模块；
所述的信号输入模块包含：第一调制电路108，其输入端连接输入信号SIG_INL，其输出端连接第一隔离电容103，用于将输入信号SIG_INL转换成具有固定频率的输出信号SIG_ML，该第一调制电路108将输入信号SIG_INL的高电平转换成第一特定占空比的时钟周期，将输入信号SIG_INL的低电平转换成第二特定占空比的时钟周期；
所述的信号输出模块包含：
第一检测电路104，其输入端连接第一隔离电容103，其输出端连接第一解调电路107，用于将第一隔离电容103耦合过来的电荷信号SIG_ML转换成电压信号SIG_MLD；
第一解调电路107，其输入端连接第一检测电路104，其输出端输出解调信号SIG_OUTL，用于将第一检测电路104输出的电压信号SIG_MLD解调得到解调信号SIG_OUTL。
同样地，所述的第二信号传输电路102包含信号输入模块和信号输出模块；
所述的信号输入模块包含：第二调制电路109，其输入端连接输入信号SIG_INR，其输出端连接第一隔离电容103，用于将输入信号SIG_INR转换成具有固定频率的输出信号SIG_MR，该第二调制电路109将输入信号SIG_INR的高电平转换成第一特定占空比的时钟周期，将输入信号SIG_INR的低电平转换成第二特定占空比的时钟周期；
所述的信号输出模块包含：
第二检测电路106，其输入端连接第一隔离电容103，其输出端连接第二解调电路105，用于将第一隔离电容103耦合过来的电荷信号SIG_MR转换成电压信号SIG_MRD；
第二解调电路105，其输入端连接第二检测电路106，其输出端输出解调信号SIG_OUTR，用于将第二检测电路106输出的电压信号SIG_MRD解调得到解调信号SIG_OUTR。
如图2所示，是从第一信号传输电路101到第二信号传输电路102的单向隔离传输电路，第一信号传输电路101处于输入模式，只有第一调制电路108工作，第二信号传输电路102处于输出模式，只有第二检测电路106和第二解调电路105工作。第一调制电路108将输入信号SIG_INL转换成具有固定频率的信号SIG_ML，并且将输入信号SIG_INL的高电平转换成第一特定占空比的时钟周期，将输入信号SIG_INL的低电平转换成第二特定占空比的时钟周期。所述的第一隔离电容103用于实现信号隔离，其将调制后的固定频率信号SIG_ML耦合后成为电荷信号SIG_MR输入到第二信号传输电路102。第二检测电路106将通过第一隔离电容103耦合过来的电荷信号SIG_MR转换成电压信号SIG_MRD，电压信号SIG_MRD输入到第二解调电路105，第二解调电路105对电压信号SIG_MRD解调还原后输出解调信号SIG_OUTR。
如图3所示，是从第二信号传输电路102到第一信号传输电路101的单向隔离传输电路，第二信号传输电路102处于输入模式，只有第二调制电路109工作，第一信号传输电路101处于输出模式，只有第一检测电路104和第一解调电路107工作。第二调制电路109将输入信号SIG_INR转换成具有固定频率的信号SIG_MR，并且将输入信号SIG_INR的高电平转换成第一特定占空比的时钟周期，将输入信号SIG_INR的低电平转换成第二特定占空比的时钟周期。所述的第一隔离电容103用于实现信号隔离，其将调制后的固定频率信号SIG_MR耦合后成为电荷信号SIG_ML输入到第一信号传输电路101。第一检测电路104将通过第一隔离电容103耦合过来的电荷信号SIG_ML转换成电压信号SIG_MLD，电压信号SIG_MLD输入到第一解调电路107，第一解调电路107对电压信号SIG_MLD解调还原后输出解调信号SIG_OUTL。
从图2和图3可以看出，从第一信号传输电路101到第二信号传输电路102的信号隔离传输与从第二信号传输电路102到第一信号传输电路101的信号隔离传输方式完全一致。
本发明可以传输任何一种脉冲信号，是一种通用的半双工的信号隔离传输电路。
如图4所示，在本发明的另一个实施例中，在图1实施例的基础上增加一个第二隔离电容110。当第一信号传输电路101为输入模式时，第一调制电路108输出两个固定频率调制信号SIG_ML和SIG_MLB，SIG_ML和SIG_MLB为一对互补信号，即SIG_MLB为SIG_ML信号的取反，第一隔离电容103将调制后的固定频率调制信号SIG_ML耦合后成为电荷信号SIG_MR输入到第二信号传输电路102，第二隔离电容110将调制后的固定频率调制信号SIG_MLB耦合后成为电荷信号SIG_MRB输入到第二信号传输电路102。当第二信号传输电路102为输入模式时，第二调制电路109输出两个固定频率调制信号SIG_MR和SIG_MRB，SIG_MR和SIG_MRB为一对互补信号，即SIG_MRB为SIG_MR信号的取反，第一隔离电容103将调制后的固定频率调制信号SIG_MR耦合后成为电荷信号SIG_ML输入到第一信号传输电路101，第二隔离电容110将调制后的固定频率调制信号SIG_MRB耦合后成为电荷信号SIG_MLB输入到第一信号传输电路101。在第一信号传输电路101和第二信号传输电路102之间通过两个隔离电容来实现信号的隔离传输，因为检测电路会检测双路信号的差分电位，所以双路隔离电容方案有助于信号检测的稳定性和安全性。
如图5所示，是从第一信号传输电路101到第二信号传输电路102的单向隔离传输电路，在图2的基础上增了第二隔离电容110，成为双电容隔离信号传输电路，图5与图2的电路功能相同。
如图6所示，是从第二信号传输电路102到第一信号传输电路101的单向隔离传输电路，在图3的基础上增了第二隔离电容110，成为双电容隔离信号传输电路，图6与图3的电路功能相同。
如图7所示，以从第一信号传输电路101到第二信号传输电路102的单向隔离传输电路为例，第一特定占空比的时间周期以75％为例，第二特定占空比的时间周期以25％为例。当输入信号SIG_INL为100％高电平信号时，调制信号SIG_ML的输入频率固定且占空比恒定为75％的时钟周期。当输入信号SIG_INL为脉冲信号时，SIG_INL的高电平区域被调制成占空比为75％的时钟周期，SIG_INL的低电平区域被调制成占空比为25％的时钟周期，为了使输入信号SIG_INL得到完美的调制，需要SIG_INL的高电平时间和低电平时间为调制时钟周期的整数倍。当输入信号SIG_INL为100％低电平信号时，调制信号SIG_ML的输入频率固定且占空比恒定为25％的时钟周期。
如图8所示，所述的调制电路(第一调制电路108或第二调制电路109)包含：
信号调制电路500，其输入端输入信号SIG_INL和基准时钟信号CK0，其输出端输出调制信号SIGX，其用于对信号进行占空比调制；
毛刺过滤电路506，其输入端输入调制信号SIGX，其输出端输出两个固定频率调制信号SIG_ML和SIG_MLB，其用于过滤信号毛刺。
进一步，所述的信号调制电路500包含：分频触发器501、与门502、反相器503、4输入的与或门504、以及或门505，基准时钟信号CK0经过分频触发器501后产生分频时钟信号CK1，基准时钟信号CK0和分频时钟信号CK1输入到与门502后输出信号CK_AND，基准时钟信号CK0和分频时钟信号CK1输入到或门505输出信号CK_OR，输入信号SIG_INL输入到反相器503输出信号SIG_INB，信号CK_AND、信号CK_OR、信号SIG_INL和信号SIG_INB共同输入到4输入的与或门504，其中信号CK_AND与信号SIG_INB相与，信号CK_OR与信号SIG_INL相与，两者的结果相或，得到信号SIGX，信号SIGX便为过渡的调制信号。由于此信号调制电路500为组合逻辑电路，会在时钟的边沿时令过渡调制信号SIGX产生毛刺，所以将调制信号SIGX输入毛刺过滤电路506。
所述的毛刺过滤电路506包含：迟延电路507、异或门508、毛刺过滤触发器509、以及三态缓冲器510和511，基准时钟信号CK0经过迟延电路507后与基准时钟信号CK0共同输入到异或门508，异或门508输出触发信号TRIG，触发信号TRIG连接到毛刺过滤触发器509的时钟信号端，调制信号SIGX输入到毛刺过滤触发器509的数据端，触发信号TRIG的下降沿采样调制信号SIGX的状态，从而实现对毛刺的过滤。毛刺过滤触发器509的正向输出端输出信号SIG_ML_BUF给三态缓冲器510，反向输出端输出信号SIG_MLB_BUF给三态缓冲器511，信号SIG_ML_BUF经过三态缓冲器510输出信号SIG_ML，信号SIG_MLB_BUF经过三态缓冲器511输出信号SIG_MLB，三态缓冲器可以使第一信号传输电路101和第二信号传输电路102在输入模式时，将调制电路的输出端设置成为高阻态输出。
如图9所示，是图8中调制电路的工作波形图，第一特定占空比以75％为例，第一特定占空比以25％为例。其中CK0为整个调制电路的基准时钟，CK1为时钟信号CK0的二分频信号。CK0和CK1相与后得到CK_AND信号，此信号为25％占空比，CK0和CK1相或后得到CK_OR信号，此信号为75％占空比。通过与或门504的选择，当SIG_INL为高时，SIGX＝CK_OR，即输入75％占空周期信号；当SIG_INL为低时，SIGX＝CK_AND，即输出25％占空比信号。所以，SIGX便是实现了对SIG_INL信号的25％-75％调制，由于SIGX信号由逻辑电路产生，在时钟信号的跳边沿容易产生毛刺，因此通过毛刺过滤电路506实现SIGX信号毛刺过滤，其中迟延电路507和异或门508产生触发信号TRIG，利用TRIG信号下降沿作为触发信号，触发器509采样SIGX信号，输出无毛刺的25％-75％调制信号SIG_ML和SIG_MLB。
如图10所示，是检测电路(第一检测电路104或第二检测电路106)的第一种实施例，该检测电路适用于如图1所示的单隔离电容方案中。所述的检测电路包含：
迟滞比较器701，其正输入级连接第一隔离电容103，正输入级输入电荷信号SIG_MR，其输出端输出电压信号SIG_MRD，该迟滞比较器701用于还原耦合前信号的时序信息；
第一电阻702，其一端连接电源，另一端连接迟滞比较器701的正输入级；
第二电阻703，其一端连接迟滞比较器701的正输入级，另一端接地；
第三电阻704，其一端连接电源，另一端连接迟滞比较器701的负输入级；
第四电阻705，其一端连接迟滞比较器701的负输入级，另一端接地。
第一电阻702和第二电阻703为迟滞比较器701的正输入端提供默认电平VX，第三电阻704和第四电阻705为迟滞比较器701的负输入端提供默认电平VY，VX＝VY。
如图11所示，是图10中检测电路的工作波形图，SIG_ML的上升沿会耦合电荷到SIG_MR侧，导致SIG_MR的电压上升，然后通过SIG_MR上所接的两个上下拉电阻实现电压的恢复，SIG_ML的下降沿会耦合电荷到SIG_MR侧，导致SIG_MR的电压下降，然后通过SIG_MR上所接的两个上下拉电阻实现电压的恢复，从而图11中所示SIG_MR电压波形，通过迟滞比较器701的电压比较功能，在迟滞比较器701的输出端SIG_MRD处恢复SIG_ML的频率占空比等时序信息。
如图12所示，是检测电路的第二种实施例，该检测电路适用于如图1所示的单隔离电容方案中。所述的检测电路包含：
迟滞比较器901，其正输入级连接第一隔离电容103，正输入级输入电荷信号SIG_MR，其输出端输出电压信号SIG_MRD，该迟滞比较器901用于还原耦合前信号的时序信息；
第五电阻902，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器901的正输入级；
第六电阻903，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器901的负输入级。
第五电阻902和第六电阻903同时连接到偏置电压信号VREFX，实现迟滞比较器901的正输入端和负输入端在默认条件下都等于参考电压VREFX。
如图13所示，是检测电路的第三种实施例，该检测电路适用于如图4所示的双隔离电容方案中。所述的检测电路包含：
迟滞比较器701，其正输入级连接第一隔离电容103，正输入级输入电荷信号SIG_MR，其负输入级连接第二隔离电容110，负输入级输入电荷信号SIG_MRB，其输出端输出电压信号SIG_MRD；
第一电阻702，其一端连接电源，另一端连接迟滞比较器701的正输入级；
第二电阻703，其一端连接迟滞比较器701的正输入级，另一端接地；
第三电阻704，其一端连接电源，另一端连接迟滞比较器701的负输入级；
第四电阻705，其一端连接迟滞比较器701的负输入级，另一端接地。
第一电阻702和第二电阻703为迟滞比较器701的正输入端提供默认电平VX，第三电阻704和第四电阻705为迟滞比较器701的负输入端提供默认电平VY，VX＝VY。
如图14所示，是检测电路的第四种实施例，该检测电路适用于如图4所示的双隔离电容方案中。所述的检测电路包含：
迟滞比较器901，其正输入级连接第一隔离电容103，正输入级输入电荷信号SIG_MR，其负输入级连接第二隔离电容110，负输入级输入电荷信号SIG_MRB，其输出端输出电压信号SIG_MRD；
第五电阻902，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器901的正输入级；
第六电阻903，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器901的负输入级。
第五电阻902和第六电阻903同时连接到偏置电压信号VREFX，实现迟滞比较器901的正输入端和负输入端在默认条件下都等于参考电压VREFX。
如图15所示，所述的解调电路(第一解调电路107或第二解调电路105)包含：
高电平时间转电压电路1111，其输入端输入延迟后的电压信号SIG_MRD_DLY，其输出端输出高电平时间转换电压信号VH，该高电平时间转电压电路1111用于将高电平时间量转换成电压量VH；
低电平时间转电压电路1112，其输入端输入延迟后的电压信号SIG_MRD_DLY，其输出端输出低电平时间转换电压信号VL，该低电平时间转电压电路1112用于将低电平时间量转换成电压量VL；
解调触发电路1113，其输入端输入高电平时间转换电压信号VH和低电平时间转换电压信号VL，其输出端输出解调信号SIG_OUTR。
进一步，所述的高电平时间转电压电路1111包含：
电流源晶体管1101，其源极接电源，栅极接偏置电压IBIAS，漏极连接开关晶体管1102的源极；
开关晶体管1102，其源极连接电流源晶体管1101的漏极，栅极连接反相器1114的输出端，漏极接高电平时间转换电压信号VH；
泄放晶体管1103，其源极连接高电平时间转换电压信号VH，栅极接泄放信号DISC，漏极接地；
电容1104，其一端连接高电平时间转换电压信号VH，另一端接地；
反相器1114，其输入端连接延迟电路输出的延迟后的电压信号SIG_MRD_DLY，其输出端连接开关晶体管1102的栅极。
所述的低电平时间转电压电路1112包含：
电流源晶体管1105，其源极接电源，栅极接偏置电压IBIAS，漏极连接开关晶体管1106的源极；
开关晶体管1106，其源极连接电流源晶体管1105的漏极，栅极连接延迟电路输出的延迟后的电压信号SIG_MRD_DLY，漏极接低电平时间转换电压信号VL；
泄放晶体管1107，其源极连接低电平时间转换电压信号VL，栅极接泄放信号DISC，漏极接地；
电容1108，其一端连接低电平时间转换电压信号VL，另一端接地。
所述的解调触发电路1113包含：
比较器1109，其正输入端连接高电平时间转电压电路1111输出的高电平时间转换电压信号VH，其负输入端连接低电平时间转电压电路1112输出的低电平时间转换电压信号VL，其输出端输出比较信号DAT给触发器1110；当VH>VL，比较信号DAT为高电平，当VH<VL，比较信号DAT为低电平；
触发器1110，其数据输入端D连接比较器1109的输出端，其触发时钟端C连接电压信号SIG_MRD，其输出端Q输出解调信号SIG_OUTR。
如图16所示，经过调制的信号SIG_MRD被解调电路还原成SIG_OUTR。其中占空比为75％的时钟周期被还原成为高电平，占空比为25％的时钟周期被还原成为低电平，由于解调电路对当前调制芯片的占空比的判定会在下一个周期进行表达，所以从SIG_MRD到SIG_OUTR会存在1个调制时钟周期的延迟，即SIG_OUTR相对于SIG_INL会存在一个调制时钟周期的延迟。
如图17所示，调制信号SIG_MRD经过迟延T0后产生调制信号SIG_MRD_DLY，SIG_MRD_DLY的上升沿生成脉冲信号DISC，脉冲宽度为T1。SIG_MRD_DLY的高电平期间，开关晶体管1102打开，电流源晶体管1101对电容1104充电，VH电压上升，开关晶体管1106关闭，VL电压保持；SIG_MRD_DLY的低电平期间，开关晶体管1106打开，电流源晶体管1105对电容1108充电，VL电压上升，开关晶体管1102关闭，VH电压保持；当SIG_MRD_DLY信号为25％占空比时，经过1个时钟周期的充电VH<VL，比较器1109输出DAT为低，SIG_MRD的上升沿采样DAT信号，SIG_OUTR输出为低。当SIG_MRD_DLY信号为75％占空比时，经过1个时钟周期的充电VH>VL，比较器1109输出DAT为高，SIG_MRD的上升沿采样DAT信号，SIG_OUTR输出为高。从而实现了对SIG_MRD信号的解调，由于解调信号SIG_OUTR是对SIG_MRD信号上一个周期的解调，顾相对于原始输入信号SIG_INL会有一个周期的是滞后。
本发明通过特殊的占空比调制解调进行信号传输，并用电容器作为信号隔离器件实现了信号隔离传输。使用电容器作为隔离器件，电容器稳定、低成本、低功耗、便于集成的特点使得本发明具有非常好的实用性。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (17)

1.一种基于电容的信号隔离传输电路，其特征在于，包含：结构完全一致的第一信号传输电路和第二信号传输电路，以及分别连接第一信号传输电路和第二信号传输电路的隔离电容组；
所述的第一信号传输电路和第二信号传输电路都分别包含信号输入模块和信号输出模块，且第一信号传输电路和第二信号传输电路都可以分别工作在输入模式和输出模式，当工作在输入模式时，只有信号输入模块工作，信号输出模块不工作，当工作在输出模块时，只有信号输出模块工作，信号输入模块不工作；
所述的第一信号传输电路工作在输入模式时，则第二信号传输电路工作在输出模式，所述的第二信号传输电路工作在输入模式时，则第一信号传输电路工作在输出模式；
所述的信号输入模块对输入信号进行占空比调制，输出固定频率的调制信号；
所述的隔离电容组实现信号隔离传输；
所述的信号输出模块对调制信号进行解调。
2.如权利要求1所述的基于电容的信号隔离传输电路，其特征在于，所述的信号输入模块为调制电路，调制电路将输入信号的高电平转换成第一占空比的时钟周期，将输入信号的低电平转换成第二占空比的时钟周期。
3.如权利要求2所述的基于电容的信号隔离传输电路，其特征在于，第一占空比为75％且第二占空比为25％；或者第一占空比为25％且第二占空比为75％。
4.如权利要求2所述的基于电容的信号隔离传输电路，其特征在于，所述的调制电路包含：
信号调制电路，其输入端输入信号SIG_INL和基准时钟信号CK0，其输出端输出调制信号SIGX，其用于对信号进行占空比调制；
毛刺过滤电路，其输入端输入调制信号SIGX，其输出端输出两个互为取反的固定频率调制信号SIG_ML和SIG_MLB，其用于过滤信号毛刺。
5.如权利要求4所述的基于电容的信号隔离传输电路，其特征在于，所述的信号调制电路包含：
分频触发器、与门、反相器、4输入的与或门、以及或门，基准时钟信号CK0经过分频触发器后产生分频时钟信号CK1，基准时钟信号CK0和分频时钟信号CK1输入到与门后输出信号CK_AND，基准时钟信号CK0和分频时钟信号CK1输入到或门输出信号CK_OR，输入信号SIG_INL输入到反相器输出信号SIG_INB，信号CK_AND、信号CK_OR、信号SIG_INL和信号SIG_INB共同输入到4输入的与或门，其中信号CK_AND与信号SIG_INB相与，信号CK_OR与信号SIG_INL相与，两者的结果相或，得到信号SIGX，信号SIGX便为过渡的调制信号。
6.如权利要求5所述的基于电容的信号隔离传输电路，其特征在于，所述的毛刺过滤电路包含：
迟延电路、异或门、毛刺过滤触发器、以及三态缓冲器，基准时钟信号CK0经过迟延电路后与基准时钟信号CK0共同输入到异或门，异或门输出触发信号TRIG，触发信号TRIG连接到毛刺过滤触发器的时钟信号端，调制信号SIGX输入到毛刺过滤触发器的数据端，触发信号TRIG的下降沿采样调制信号SIGX的状态，毛刺过滤触发器的正向输出端输出信号SIG_ML_BUF给三态缓冲器，反向输出端输出信号SIG_MLB_BUF给三态缓冲器，经过三态缓冲器输出高阻态输出信号SIG_ML和高阻态输出信号SIG_MLB。
7.如权利要求1所述的基于电容的信号隔离传输电路，其特征在于，所述的信号输出模块包含检测电路和解调电路，检测电路的输入端连接隔离电容组，检测电路的输出端连接解调电路的输入端，检测电路将隔离电容组耦合过来的电荷信号SIG_MR转换成电压信号SIG_MRD，解调电路将电压信号SIG_MRD解调得到解调信号SIG_OUTR。
8.如权利要求7所述的基于电容的信号隔离传输电路，其特征在于，所述的隔离电容组包含第一隔离电容，其将调制后的固定频率信号SIG_ML耦合后成为电荷信号SIG_MR。
9.如权利要求8所述的基于电容的信号隔离传输电路，其特征在于，所述的检测电路包含：
迟滞比较器，其正输入级连接第一隔离电容，正输入级输入电荷信号SIG_MR，其输出端输出电压信号SIG_MRD，该迟滞比较器用于还原耦合前信号的时序信息；
第一电阻，其一端连接电源，另一端连接迟滞比较器的正输入级；
第二电阻，其一端连接迟滞比较器的正输入级，另一端接地；
第三电阻，其一端连接电源，另一端连接迟滞比较器的负输入级；
第四电阻，其一端连接迟滞比较器的负输入级，另一端接地。
10.如权利要求8所述的基于电容的信号隔离传输电路，其特征在于，所述的检测电路包含：
迟滞比较器，其正输入级连接第一隔离电容，正输入级输入电荷信号SIG_MR，其输出端输出电压信号SIG_MRD，该迟滞比较器用于还原耦合前信号的时序信息；
第五电阻，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器的正输入级；
第六电阻，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器的负输入级。
11.如权利要求7所述的基于电容的信号隔离传输电路，其特征在于，所述的隔离电容组包含第一隔离电容和第二隔离电容，第一隔离电容将调制后的固定频率信号SIG_ML耦合后成为电荷信号SIG_MR，第二隔离电容将调制后的固定频率信号SIG_MLB耦合后成为电荷信号SIG_MRB。
12.如权利要求11所述的基于电容的信号隔离传输电路，其特征在于，所述的检测电路包含：
迟滞比较器，其正输入级连接第一隔离电容，正输入级输入电荷信号SIG_MR，其负输入级连接第二隔离电容，负输入级输入电荷信号SIG_MRB，其输出端输出电压信号SIG_MRD；
第一电阻，其一端连接电源，另一端连接迟滞比较器的正输入级；
第二电阻，其一端连接迟滞比较器的正输入级，另一端接地；
第三电阻，其一端连接电源，另一端连接迟滞比较器的负输入级；
第四电阻，其一端连接迟滞比较器的负输入级，另一端接地。
13.如权利要求11所述的基于电容的信号隔离传输电路，其特征在于，所述的检测电路包含：
迟滞比较器，其正输入级连接第一隔离电容，正输入级输入电荷信号SIG_MR，其负输入级连接第二隔离电容，负输入级输入电荷信号SIG_MRB，其输出端输出电压信号SIG_MRD；
第五电阻，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器的正输入级；
第六电阻，其一端连接偏置电压信号VREFX，另一端连接迟滞比较器的负输入级。
14.如权利要求9、10、12、13中任意一项所述的模拟信号隔离转换电路，其特征在于，所述的解调电路包含：
高电平时间转电压电路，其输入端输入延迟后的电压信号SIG_MRD_DLY，其输出端输出高电平时间转换电压信号VH，该高电平时间转电压电路用于将高电平时间量转换成电压量VH；
低电平时间转电压电路，其输入端输入延迟后的电压信号SIG_MRD_DLY，其输出端输出低电平时间转换电压信号VL，该低电平时间转电压电路用于将低电平时间量转换成电压量VL；
解调触发电路，其输入端输入高电平时间转换电压信号VH和低电平时间转换电压信号VL，其输出端输出解调信号SIG_OUTR。
15.如权利要求14所述的模拟信号隔离转换电路，其特征在于，所述的高电平时间转电压电路包含：
电流源晶体管，其源极接电源，栅极接偏置电压IBIAS，漏极连接开关晶体管的源极；
开关晶体管，其源极连接电流源晶体管的漏极，栅极连接反相器的输出端，漏极接高电平时间转换电压信号VH；
泄放晶体管，其源极连接高电平时间转换电压信号VH，栅极接泄放信号DISC，漏极接地；
电容，其一端连接高电平时间转换电压信号VH，另一端接地；
反相器，其输入端连接延迟电路输出的延迟后的电压信号SIG_MRD_DLY，其输出端连接开关晶体管的栅极。
16.如权利要求14所述的模拟信号隔离转换电路，其特征在于，所述的低电平时间转电压电路包含：
电流源晶体管，其源极接电源，栅极接偏置电压IBIAS，漏极连接开关晶体管的源极；
开关晶体管，其源极连接电流源晶体管的漏极，栅极连接延迟电路输出的延迟后的电压信号SIG_MRD_DLY，漏极接低电平时间转换电压信号VL；
泄放晶体管，其源极连接低电平时间转换电压信号VL，栅极接泄放信号DISC，漏极接地；
电容，其一端连接低电平时间转换电压信号VL，另一端接地。
17.如权利要求15或16所述的模拟信号隔离转换电路，其特征在于，所述的解调触发电路包含：
比较器，其正输入端连接高电平时间转电压电路输出的高电平时间转换电压信号VH，其负输入端连接低电平时间转电压电路输出的低电平时间转换电压信号VL，其输出端输出比较信号DAT给触发器；当VH>VL，比较信号DAT为高电平，当VH<VL，比较信号DAT为低电平；
触发器，其数据输入端D连接比较器的输出端，其触发时钟端C连接电压信号SIG_MRD，其输出端Q输出解调信号SIG_OUTR。
CN201910418281.5A 2019-05-20 2019-05-20 一种基于电容的信号隔离传输电路 Pending CN109995356A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910418281.5A CN109995356A (zh) 2019-05-20 2019-05-20 一种基于电容的信号隔离传输电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910418281.5A CN109995356A (zh) 2019-05-20 2019-05-20 一种基于电容的信号隔离传输电路

Publications (1)

Publication Number Publication Date
CN109995356A true CN109995356A (zh) 2019-07-09

Family

ID=67136808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910418281.5A Pending CN109995356A (zh) 2019-05-20 2019-05-20 一种基于电容的信号隔离传输电路

Country Status (1)

Country Link
CN (1) CN109995356A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690888A (zh) * 2019-09-29 2020-01-14 北京中科格励微科技有限公司 用于数字信号的隔离器
CN111193507A (zh) * 2020-01-14 2020-05-22 苏州纳芯微电子股份有限公司 低抖动数字隔离器电路及包括其的数字隔离器
CN112688564A (zh) * 2019-10-17 2021-04-20 上海辰竹仪表有限公司 一种基于去中心抽头的变压器的隔离传输电路
CN112924740A (zh) * 2019-12-05 2021-06-08 上海川土微电子有限公司 一种基于电容隔离的采样装置
CN113271095A (zh) * 2021-04-22 2021-08-17 巨风芯科技(深圳)有限公司 一种共模瞬变抗扰电路及调制解调电路
CN117353729A (zh) * 2023-10-24 2024-01-05 苏州优达光电子有限公司 一种阻容隔离耦合器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010033190A1 (en) * 1999-09-20 2001-10-25 Bendall Clark Alexander Analog voltage isolation circuit
JP2014207668A (ja) * 2013-04-08 2014-10-30 アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド アイソレーターを介するデジタル信号及びアナログ信号の送受信
US20160119030A1 (en) * 2014-10-28 2016-04-28 Nxp B.V. Communication between capacitive-isolated devices
CN106100682A (zh) * 2016-08-11 2016-11-09 广州金升阳科技有限公司 单路、多路信号隔离传输系统及全双工通信系统
US20170257241A1 (en) * 2014-10-15 2017-09-07 Benjamin P. WILKERSON Low power wideband non-coherent binary phase shift keying demodulator to align the phase of sideband differential output comparators for reducing jitter, using first order sideband filters with phase 180 degree alignment
CN107919861A (zh) * 2016-10-08 2018-04-17 北京中科格励微科技有限公司 一种数字信号隔离器
CN210380804U (zh) * 2019-05-20 2020-04-21 上海客益电子有限公司 一种基于电容的信号隔离传输电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010033190A1 (en) * 1999-09-20 2001-10-25 Bendall Clark Alexander Analog voltage isolation circuit
JP2014207668A (ja) * 2013-04-08 2014-10-30 アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド アイソレーターを介するデジタル信号及びアナログ信号の送受信
US20170257241A1 (en) * 2014-10-15 2017-09-07 Benjamin P. WILKERSON Low power wideband non-coherent binary phase shift keying demodulator to align the phase of sideband differential output comparators for reducing jitter, using first order sideband filters with phase 180 degree alignment
US20160119030A1 (en) * 2014-10-28 2016-04-28 Nxp B.V. Communication between capacitive-isolated devices
CN106100682A (zh) * 2016-08-11 2016-11-09 广州金升阳科技有限公司 单路、多路信号隔离传输系统及全双工通信系统
CN107919861A (zh) * 2016-10-08 2018-04-17 北京中科格励微科技有限公司 一种数字信号隔离器
CN210380804U (zh) * 2019-05-20 2020-04-21 上海客益电子有限公司 一种基于电容的信号隔离传输电路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690888A (zh) * 2019-09-29 2020-01-14 北京中科格励微科技有限公司 用于数字信号的隔离器
CN110690888B (zh) * 2019-09-29 2022-10-14 北京中科格励微科技有限公司 用于数字信号的隔离器
CN112688564A (zh) * 2019-10-17 2021-04-20 上海辰竹仪表有限公司 一种基于去中心抽头的变压器的隔离传输电路
CN112924740A (zh) * 2019-12-05 2021-06-08 上海川土微电子有限公司 一种基于电容隔离的采样装置
CN112924740B (zh) * 2019-12-05 2024-05-24 上海川土微电子有限公司 一种基于电容隔离的采样装置
CN111193507A (zh) * 2020-01-14 2020-05-22 苏州纳芯微电子股份有限公司 低抖动数字隔离器电路及包括其的数字隔离器
CN111193507B (zh) * 2020-01-14 2023-08-11 苏州纳芯微电子股份有限公司 低抖动数字隔离器电路及包括其的数字隔离器
CN113271095A (zh) * 2021-04-22 2021-08-17 巨风芯科技(深圳)有限公司 一种共模瞬变抗扰电路及调制解调电路
US11552630B2 (en) 2021-04-22 2023-01-10 Trex Technologies Common-mode transient immunity circuit and modulation-demodulation circuit
CN117353729A (zh) * 2023-10-24 2024-01-05 苏州优达光电子有限公司 一种阻容隔离耦合器
CN117353729B (zh) * 2023-10-24 2024-04-05 苏州优达光电子有限公司 一种阻容隔离耦合器

Similar Documents

Publication Publication Date Title
CN109995356A (zh) 一种基于电容的信号隔离传输电路
CN110048706A (zh) 一种模拟信号隔离转换电路
CN110149113B (zh) 隔离式信号传输电路及利用其的通信装置
CN1720699A (zh) 带有容性势垒的隔离接口以及通过这种隔离接口发送信号的方法
CN101578812A (zh) 用以减少使用互补迹线的有源屏蔽电路中的功率的方法
US7583734B2 (en) Two-wire type data communication method and system, controller and data recording apparatus
CN103208980B (zh) 一种窗口电压比较装置
CN108020727A (zh) 一种电容电压转换电路
KR101457268B1 (ko) 용량성 통신 회로 및 이를 위한 방법
CN210380804U (zh) 一种基于电容的信号隔离传输电路
CN105635011A (zh) 信号解调装置及方法
US11994901B2 (en) Clock data recovery circuit
CN110391796A (zh) 自适应时序的动态比较器
US4308502A (en) Threshold detection
CN207336607U (zh) 一种直流充电桩的充电控制导引检测电路
CN205283514U (zh) 一种单pad实现两个按键的电路
CN108241129A (zh) 开关电源输出滤波电容监测装置及方法
KR102028391B1 (ko) 신호절연회로
CN209151132U (zh) 一种时钟信号丢失检测电路
CN101764604A (zh) 实现触摸按键功能的方法及装置
CN113381729B (zh) 一种开关电容积分器及提高其瞬态性能的控制方法
CN101630179B (zh) 一种时钟信号检测装置及芯片
CN205105090U (zh) 一种直流输电串并联转换器用控制系统中的驱动电路
CN105337602A (zh) 一种单pad实现两个按键的电路及方法
EP4383571A1 (en) Receiver circuit, corresponding isolated driver device, electronic system and method of decoding a differential signal into a digital output signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220801

Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New Area, Pudong New Area, Shanghai

Applicant after: SHANGHAI XIANJI INTEGRATED CIRCUIT CO.,LTD.

Address before: Room 415, No. 2, Lane 666, zhangheng Road, Pudong New Area, Shanghai, 201203

Applicant before: SHANGHAI GUESTGOOD ELECTRONICS Co.,Ltd.

TA01 Transfer of patent application right