CN101578812A - 用以减少使用互补迹线的有源屏蔽电路中的功率的方法 - Google Patents

Abstract

本发明提供一种用于保护集成电路的方法及设备。一对导电安全迹线(14、16)布置在集成电路上。驱动器构件(12)向所述导电安全迹线中的每一者的相应第一端(62、64)提供互补高及低电压电平。第一开关构件(36、38)暂时中断所述驱动器构件(12)且隔离所述对导电安全迹线(14、16)。第二开关构件(54)暂时将所述经隔离对导电安全迹线(14、16)的所述第一端(62、64)彼此连接以使得两个导电迹线处于相同电压。所述安全迹线中处于所述低电压的一者的第一端处的电压接着被另一安全迹线的第一端处的高(VDD)电压电平升压到所述高电压电平的一半(VDD/2)。提供第一(80)及第二(84)比较器，其每一者将所述对导电安全迹线(14、16)的其相应第一端(62、64)上的电压与所述对导电安全迹线(14、16)的相应第二端(82、86)上的电压进行比较。提供构件(88)以用于在逻辑上组合所述第一及第二比较器的输出信号。

Description

用以减少使用互补迹线的有源屏蔽电路中的功率的方法

技术领域

本发明涉及集成电路的安全，且更明确地说，涉及一种用于嵌入IC中的一对安全迹线的经改进的节能型驱动器电路。

背景技术

使用各种技术来为集成电路中的数据及软件提供安全。顾客通常使用触垫或磁卡读取器将数据键入到银行终端中。接着，处理所键入的数据以进行安全交易。安全对于此类交易来说是必要的且必须拒绝对所述数据的外部存取。因此，为了确保数据不被篡改、窃取或以其它方式未经授权地存取，在传输之前通常对所述数据进行加密。然而，例如，通过存取未经加密数据首先经由其发送的集成电路(IC)的迹线，数据或软件仍可在加密之前被存取。可通过与集成电路迹线直接接触或通过电子监视技术(例如通过测量电磁改变来对引线上的电压进行解码，例如感应磁场、电容等)存取所述集成电路迹线。

在某些安全的集成电路芯片中，添加顶级导电迹线层，其由以使下伏电路模糊的方式路由的一个或一个以上信号网组成。此顶级导电迹线层在视觉上隐藏所述下伏电路。光学探针将不能够提供所述下伏电路的图像且不能够从此图像开发用于存取所述电路的构件。所述顶级导电迹线层防止与所述电路的物理接触以便防止物理探针接触所述下伏电路中的导电元件来拦截所述导体上的信号。所述顶级导电迹线层还提供用于使下伏电路免遭由外部电磁信号引起的干扰的电磁屏蔽物。所述顶级导电迹线层还可提供电磁掩蔽信号，以使得如果敏感探针企图监视电磁信号则所述掩蔽信号将阻止拦截所述下伏集成电路中的任何下伏信号的任何企图。

屏蔽物可包含电屏蔽组件及导电组件。可有效地电驱动所述导电组件以使得对所述导电组件的任何干扰(例如，钻取所述导电组件或对所述导电组件的所企图的修改等)由安全电路检测到，接着，所述安全电路可触发特定动作，例如，发出报警、擦除数据或由所述电路保持的软件等。

有源安全迹线系统的固有特征在于，当安全迹线层的电压改变时，所述改变通过所述安全迹线层与任何邻近导体之间的电容诱发所述邻近导体的相关改变。所述安全迹线的改变的电位致使电流经由电容性耦合而在任何邻近迹线中流动。邻近电路中感应电流由方程式I＝C dv/dt给出，其中I是感应电流，C是邻近迹线之间的电容，且dv/dt是驱动电压的改变的时间率。

一种类型的安全技术使用图案产生器来产生通过集成电路上的安全迹线驱动的信号图案。安全迹线14可嵌入集成电路的封装中或以其它方式结合较低迹线安置在所述集成电路内。安全迹线14连接到比较电路，所述比较电路将图案产生器10所产生的信号与从所述安全迹线接收的图案进行比较。由于电容性耦合，存在所述安全迹线中的电压改变到所述较低迹线的非预期电耦合。理想地，所述较低迹线将不受所述安全迹线的任何电压改变的影响。然而，由于通过所述迹线之间的非预期耦合电容器的非预期耦合，所述信号中存在倾斜，因为电荷载流子迁移到所述非预期耦合电容器。此效应继续存在直到所述非预期耦合电容器被完全充电，此时存在到预期信号强度的恢复。取决于所述较低迹线的特定功能，此非预期信号耦合可导致破坏的数据、指令错误等。所述非预期耦合电容器表示寄生电容。

对所述非预期电压耦合进行补偿的系统(例如，差分系统)将防止下伏电路中的信号的任何失真。

发明内容

本发明提供一种用于保护集成电路的方法及设备。根据本发明的集成电路安全设备利用提供时钟输出信号(例如，方波)的时钟产生器。一对导电安全迹线布置在集成电路上。由所述时钟输出信号控制的驱动器构件向所述导电安全迹线中的每一者的相应第一端提供互补高及低电压电平。第一开关构件暂时中断所述驱动器构件且使所述对导电安全迹线隔离。第二开关构件暂时将所述经隔离对导电安全迹线的第一端彼此连接以使两个导电迹线处于相同电压。所述安全迹线中处于所述低电压的一者的第一端处的电压接着被另一安全迹线的第一端处的所述高(VDD)电压电平升压到所述高电压电平的一半(VDD/2)。此布置减少需要将其输出端子从所述低电压电平驱动到所述高电压电平的驱动器电路所需的功率量。提供第一及第二比较器，其每一者将所述对导电安全迹线中的其相应第一端上的电压与所述对导电安全迹线的相应第二端上的电压进行比较。提供构件以用于在逻辑上组合所述第一及第二比较器的输出信号。

接收所述互补高及低电压的所述第一及所述第二导电安全迹线各自经配置以提供对所述集成电路的下伏电路中的任何感应电压的消除。所述第一及所述第二驱动器构件包含具有互补输出信号的三态线驱动器。用于在所述时钟产生器的信号跃迁期间将所述第一及所述第二安全迹线的第一端连接在一起的第二开关构件包含双向传输栅极。

本发明提供一种包含提供经图案化输出信号的图案产生器的集成电路安全设备。各自具有相应第一及第二端的第一导电安全迹线及第二导电安全迹线大致彼此平行地形成于集成电路中。第一驱动器电路由所述时钟产生器驱动且具有输出端子，所述输出端子向所述第一安全迹线的第一端提供具有高电压电平及低电压电平的第一驱动器输出信号。第二驱动器电路由所述时钟产生器驱动且向所述第二安全迹线的第一端提供第二驱动器输出信号。所述第二驱动器输出信号是所述第一驱动器输出信号的补数且相对于所述第一驱动电路提供对应互补低电压电平及对应互补高电压电平。第一开关构件在所述图案产生器输出信号的信号跃迁期间使所述第一及所述第二线驱动器的输出端子与所述第一及所述第二安全迹线的相应第一端断开。第二开关构件在所述图案产生器的信号跃迁期间将所述第一及所述第二安全迹线的第一端连接在一起，从而使得所述安全迹线中处于0伏的一者的第一端接着被另一安全迹线的第一端处的高电压电平升压到所述高电压电平的一半，以借此减少拟将其输出端子从所述低电压电平驱动到所述高电压电平的驱动器电路所需的功率。提供逻辑电路以用于将所述第一及所述第二比较器的输出信号进行比较。

根据本发明的一种保护集成电路的方法包含以下步骤：在集成电路上制作第一及第二大致平行的导电安全迹线；将第一信号施加到所述第一导电安全迹线的一个端且将第二互补信号施加到所述第二导电迹线的一个端；暂时隔离所述导电安全迹线的相应一个端；暂时将所述经隔离对导电安全迹线的第一端彼此连接以使得两个导电迹线处于高及低电压的平均电压，从而使得所述安全迹线中处于所述低电压电平的一者的第一端处的电压接着被另一安全迹线的第一端处的高电压电平升压，以借此减少拟将其输出端子驱动到所述高电压电平的驱动器电路所需的功率；将所述对导电安全迹线的相应第一端上的每一电压与所述对导电安全迹线的第二端上的电压进行比较；及在逻辑上组合第一及第二比较器的输出信号。

所述方法还包含配置所述第一及所述第二导电安全迹线以消除下伏电路中的任何感应电压。所述将第一信号施加到所述第一及所述第二导电安全迹线的一个端的步骤及所述暂时隔离所述导电安全迹线的相应端的步骤包含用相应三态线驱动器驱动所述导电安全迹线中的每一者的相应第一端。所述暂时隔离所述导电安全迹线的相应一个端的步骤包含将所述相应三态线驱动器置于高阻抗输出状态中。所述暂时将所述经隔离对导电安全迹线的第一端彼此连接的步骤包含连接穿过传输栅极。

附图说明

并入本说明书中并形成本说明书的一部分的附图图解说明本发明的实施例并与本说明一起用于解释本发明的原理。

图1是用于一对安全迹线的互补输出驱动器电路的电路图。

图2是用于图1的各个电路节点的时序图。

图3A-3C图解说明根据本发明的驱动器电路的切换顺序。

具体实施方式

图1图解说明具有用于一对导电安全迹线的经改进的互补输出驱动器电路12的集成电路安全设备10，所述对导电安全迹线包含第一导电安全迹线14及第二导电安全迹线16。图2是用于图1的各个电路端子节点的时序图。

参照图1及2，互补输出驱动器电路12包含在输出端子18处提供参考时钟信号的时钟产生器16。图2将所述参考时钟(REF CLK)信号图解说明为方波。然而，取决于特定应用的要求，所述时钟信号可具有除方波以外的其它配置，例如，非周期信号、伪随机信号等。

互补输出驱动器电路12包含在节点22处提供CLK/2输出信号的除以二电路20。还将端子18处的参考时钟信号(REF CLK)施加到所述时钟脉冲产生器电路的输入端子以在端子26处提供图3的时钟脉冲信号(CLK PULSE)。反相器在输出端子30处提供经反相时钟脉冲信号(INVERTED CLK PULSE)。将端子22处的CLK/2信号馈送到三态驱动器36及反相三态驱动器38的相应输入端子32、34。将端子30处的反相时钟脉冲信号馈送到相应三态控制端子42、44。当三态控制信号是有效高时，三态驱动器36、38分别为其相应输出端子46、48提供低阻抗以按需要递送逻辑高输出信号或逻辑低输出信号。当三态控制信号是低时，三态驱动器36及反相三态驱动器38为其相应输出端子46、48提供高阻抗。相应三态控制端子42、44提供用于暂时中断用于连接互补电压电平的构件(即，三态驱动器36及反相三态驱动器38)以使所述对导电安全迹线与那些三态驱动器隔离的构件。

时钟脉冲信号端子26还连接到双向MOS传输栅极54的NMOS栅极端子52。所述时钟脉冲信号端子还通过反相器56连接到双向MOS传输栅极54的PMOS栅极端子58。

三态驱动器36的输出端子46连接到第一导电安全迹线14的第一端62。反相三态驱动器38的输出端子48连接到第二导电安全迹线16的第一端64。三态驱动器36及反相三态驱动器38用作由所述时钟输出信号控制的用于向导电安全迹线14、16中的每一者的相应第一端62、64提供互补高及低输出电压电平的构件。

如图1中所图解说明，第一及第二导电安全迹线14、16布置在集成电路上以彼此平行。下伏于第一及第二导电安全迹线14、16的是示意性地表示所述集成电路中的一个或一个以上导电区域的较低导电迹线66。第一导电安全迹线14与较低导电安全迹线66之间的非预期耦合由电容68表示。第二导电安全迹线16与较低导电迹线66之间的非预期耦合由电容72表示。

双向MOS传输栅极54提供用于暂时将经隔离对导电安全迹线的第一端62、64彼此连接的构件，以使得假设每一信号迹线有相等电容，则两个导电迹线处高及低电压的平均电压以使得所述安全迹线中处于低电压的一者的第一端处的电压接着被另一安全迹线的第一端处的高电压升压到所述高电压的一半。如果所述高电压是VDD且所述低电压是0伏，则所述平均电压是VDD/2。如果所述迹线的电容不相同，则电压将被按比例地共享。此减小拟将其输出端子从所述低电压电平驱动到所述高电压电平的驱动器电路所需的功率。

第一比较器80使其一个输入端子连接到第一导电安全迹线14的第一端62且使其另一输入端子连接到第一导电安全迹线14的第二端82。类似地，第二比较器84使其一个输入端子连接到第二导电安全迹线16的第一端64且使其另一输入端子连接到第二导电安全迹线16的第二端84。举例来说，由NOR栅极88提供用于在逻辑上组合第一及第二比较器80、84的输出信号的构件。

图3A-3C图解说明用于互补输出驱动器电路的通用切换操作及顺序，所述互补输出驱动器电路用于为导电安全迹线14、16通用的通用对导电安全迹线指定COND A及COND B。通用开关S1、S2一般包含三态线驱动器36、38且具有输入端子32、34及输出端子46、48。通用开关S3包含双向MOS传输栅极54。

在图3A中，开关S3开启且开关S1及S2闭合，使得输入端子32处的VDD电压在COND A上且V(A)＝VDD，且使得输入端子34处的0伏在COND B上且V(B)＝0。

在图3B中，端子32、34处的输入电压已改变为0伏及VDD伏。开关S1及S2开启且开关S3闭合，使得端子62处的VDD电压通过S3连接到端子64。COND A的电容上的电荷被转移到COND B的电容上。如果所述电容相等，则V(A)＝VDD/2且V(B)＝VDD/2。

在图3C中，端子32、34处的输入电压保持处于0伏及VDD伏。开关S1、S2闭合且开关S3开启，使得V(A)＝0且V(B)＝VDD。

图3A-3B中图解说明本发明原理的更通用方法。如果做出将导体A及B上的驱动信号极性切换的逻辑决策，则开启开关S1及S2且通过开关S3将导体A与B短接在一起。同时，将端子32、34上的信号反相。在一定时间之后，闭合开关S1及S2以将端子32、34上的反相信号提供给导体A及B。

应注意，在图1的实施例中，两个导电安全迹线14、16是上覆于代表性较低迹线66的条带。一般来说，所述导电安全迹线的几何形状经设计以使得所述两个迹线尽可能地接近且经定向以使得邻近所述迹线(例如，在较低迹线层上)的任何显著大信号具有到互补对的两个迹线的相等电容性耦合。此布置的结果是感应电流的平衡，以使得通过使用在相位及幅值上大致互补的安全信号大致消除任何感应电流。影响电容的电路特性包含：举例来说，安全迹线14、16与较低迹线66之间的层的介电常数；非预期耦合电容器68、72之间的距离；及非预期耦合电容器68、72的电容性板的大小。

总的来说，集成电路安全设备包含一对安全迹线。所述安全迹线是驱动器电路的互补输出端子的电容性负载。用户选定的经图案化信号(例如时钟信号)驱动提供用于一个迹线的一个输出信号及用于另一迹线的第二互补输出信号的互补输出驱动器电路。本发明修改用于所述互补输出驱动器电路的信号跃迁。在信号跃迁之前，所述安全迹线中的一者在其上将具有VCC电压且另一安全迹线将被接地。本发明所提供的第一修改将提供驱动器电路输出与其相应安全迹线之间(反之亦然)的隔离。接下来，将所述两个安全迹线(一者处于VDD伏且另一者处于0伏)短接在一起以使得所述安全迹线中的每一者跨越其具有VDD/2的电压。接着，移除所述短路且由所述驱动器电路将所述安全迹线中的一者从经升压的电平VDD/2驱动到VDD，同时另一安全电路通过其驱动器电路而接地。此布置节省功率，因为将被驱动到全VDD电压电平的迹线已处于VDD/2且仅需要由所述驱动器电路从VDD/2驱动到VDD。实际上，所述增强从处于VCC的一个安全迹线挽救了一半电荷且将所述电荷转移到处于VCC/2的另一安全迹线。此保存来自用于所述驱动器电路的电源的能量。

所属领域的技术人员应认识到，使用安全迹线成对布置的本质特性在于由到任何较低迹线66的非预期耦合电容器68、72感应的电路大致彼此消除。为此目的，电压范围、迹线大小及迹线几何结构提供可用于实现所需的消除的若干组合。较低迹线66是代表性迹线，且许多较低迹线可实际存在于任何给定应用中。因此，本文所含有的说明应在说明性而非限制性意义上予以考虑。

上文对本发明具体实施例的说明仅出于图解及说明的目的而呈现。所述说明并非打算作为穷尽性说明或将本发明限定为所揭示的精确形式，且显然，鉴于以上教示可能有许多修改及变化。选择并描述实施例旨在对本发明的原理及其实际应用进行最佳解释，以借此使所属领域的其它技术人员能够最佳地利用本发明及具有适合于所涵盖的特定使用的各种修改的各种实施例。本发明的范围打算由本文所附的权利要求书及其等效内容来界定。

Claims (10)

1、一种集成电路安全设备，其包括：

一对导电安全迹线，其布置在集成电路上；

驱动器构件，其由时钟信号控制，用于向所述导电安全迹线中的每一者的相应第一端提供互补高及低电压电平；

第一开关构件，其用于暂时中断所述驱动器构件且隔离所述对导电安全迹线；

第二开关构件，其用于暂时将所述经隔离对导电安全迹线的所述第一端彼此连接以使得两个导电迹线处于相同电压，从而使得所述安全迹线中处于所述低电压的一者的所述第一端处的电压被另一安全迹线的所述第一端处的所述高电压电平升压到所述互补高及低电压电平之间的中间电压电平，以借此减少拟将其输出端子从所述低电压电平驱动到所述高电压电平的驱动器电路所需的功率；

第一及第二比较器，每一者分别将所述对导电安全迹线的所述相应第一端上的电压与所述对导电安全迹线的相应第二端上的电压进行比较；及

组合构件，其用于在逻辑上组合所述第一及第二比较器的输出信号。

2、如权利要求1所述的集成电路安全设备，其中接收所述互补高及低电压的所述第一及所述第二导电安全迹线各自经配置以提供对下伏电路中的任何感应电压的消除。

3、如权利要求1所述的集成电路安全设备，其中所述时钟信号是方波。

4、如权利要求1所述的集成电路安全设备，其中所述第一及所述第二驱动器电路以及用于在所述时钟信号的信号跃迁期间将所述第一及所述第二线驱动器的输出端子与所述第一及所述第二安全迹线的所述相应第一端断开的所述第一开关构件包含具有互补输出信号的三态线驱动器。

5、如权利要求1所述的集成电路安全设备，其中用于在所述时钟信号的所述信号跃迁期间将所述第一及所述第二安全迹线的所述第一端连接在一起的所述第二开关构件包含双向传输栅极。

6、一种保护集成电路的方法，其包括以下步骤：

在集成电路上提供第一及第二大致平行的导电安全迹线；

将第一信号施加到所述第一导电安全迹线的一个端且将第二互补信号施加到所述第二导电迹线的一个端；

暂时隔离所述导电安全迹线的所述相应一个端；

暂时将所述经隔离对导电安全迹线的所述第一端彼此连接以使得两个导电迹线处于高及低电压的平均电压，从而使得所述安全迹线中处于所述低电压电平的一者的所述第一端处的电压接着被另一安全迹线的所述第一端处的所述高电压电平升压，以借此减少拟将其输出端子驱动到所述高电压电平的驱动器电路所需的功率；

将所述对导电安全迹线的所述相应第一端上的每一电压与所述对导电安全迹线的第二端上的电压进行比较；及

在逻辑上组合第一及第二比较器的输出信号。

7、如权利要求6所述的方法，其包含配置所述第一及所述第二导电安全迹线以大致消除下伏电路中的任何感应电压。

8、如权利要求6所述的方法，其中所述将第一信号施加到所述第一及所述第二导电安全迹线的一个端的步骤及所述暂时隔离所述导电安全迹线的所述相应端的步骤包含用相应三态线驱动器驱动所述导电安全迹线中的每一者的所述相应第一端。

9、如权利要求7所述的方法，其中所述暂时隔离所述导电安全迹线的所述相应一个端的步骤包含将所述相应三态线驱动器置于高阻抗输出状态中。

10、如权利要求6所述的方法，其中所述暂时将所述经隔离对导电安全迹线的所述第一端彼此连接的步骤包含连接穿过传输栅极。

Images