CN107342284A - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN107342284A
CN107342284A CN201710691080.3A CN201710691080A CN107342284A CN 107342284 A CN107342284 A CN 107342284A CN 201710691080 A CN201710691080 A CN 201710691080A CN 107342284 A CN107342284 A CN 107342284A
Authority
CN
China
Prior art keywords
base plate
display
pad
display base
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710691080.3A
Other languages
English (en)
Inventor
郑超
杨康鹏
许育民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN201710691080.3A priority Critical patent/CN107342284A/zh
Publication of CN107342284A publication Critical patent/CN107342284A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本申请公开了一种显示基板和显示装置。显示基板,包括显示区和围绕显示区的非显示区;还包括:设置在非显示区的多个焊盘,各焊盘与显示芯片的引脚一一对应电连接;静电防护电路,静电防护电路与至少一个焊盘电连接,用于导出该焊盘的静电;其中,静电防护电路形成在用于绑定显示芯片的绑定区。按照本申请实施例的方案,使得至少一个焊盘与静电防护电路电连接,可以导出该焊盘的静电,避免相邻焊盘之间静电击穿导致的短路,有利于提升显示基板和包含其的显示装置的静电防护能力,从而提高显示基板和包含其的显示装置的制作良率和使用可靠性。

Description

显示基板及显示装置
技术领域
本公开一般涉及显示技术领域,尤其涉及一种显示基板及显示装置。
背景技术
静电击穿(ESD,Electro-Static Discharge)是显示面板制程中由于静电大量累积,在电荷转移过程中遇到较细的走线或者线线交叉的地方,瞬间电流过大,对电子器件的一种破坏现象。
随着对PPI(Pixel per Inch)提升的需求,器件的尺寸越来越小,金属的线宽以及金属与金属之间的距离越来越小。与此同时,显示面板所需的信号通道的数量也不断地增多,这也导致了向显示面板提供信号的集成电路的引脚数量的增加。这样一来,显示面板上用于与集成电路绑定并电连接的焊盘数量也相应地增加。然而,显示面板的边框区域是有限的,因此,相邻焊盘之间的间距将随之减小。一旦某一个焊盘上引入了静电荷,将很容易因静电击穿现象导致相邻焊盘之间短路,进而导致后续集成电路绑定之后无法正常地向显示面板提供信号。
发明内容
鉴于现有技术中的上述缺陷或不足,期望提供一种显示基板及显示装置,以期解决现有技术中存在的技术问题。
第一方面,本申请实施例提供了一种显示基板,包括显示区和围绕显示区的非显示区;还包括:设置在非显示区的多个焊盘,各焊盘与显示芯片的引脚一一对应电连接;静电防护电路,静电防护电路与至少一个焊盘电连接,用于导出该焊盘的静电;其中,静电防护电路形成在用于绑定显示芯片的绑定区。
在一些实施例中,静电防护电路包括至少一个静电防护单元;静电防护单元包括输入信号端、第一输出信号端和第二输出信号端;其中,输入信号端与至少一个焊盘电连接;第一输出信号端与显示基板的第一电压信号端电连接,第二输出信号端与显示基板的第二电压信号端电连接。
在一些实施例中,各静电防护单元包括至少一个晶体管单元;各晶体管单元包括第一NMOS晶体管和第一PMOS晶体管;第一PMOS晶体管的栅极和源极与第一电压信号端电连接;第一NMOS晶体管的栅极和源极与第二电压信号端电连接;第一PMOS晶体管的漏极、第一NMOS晶体管的漏极与至少一个焊盘电连接;第一电压信号端所提供的第一电压信号Vgh和第二电压信号端所提供的第二电压信号Vgl满足:Vgh>Vgl。
在一些实施例中,显示基板包括多条扫描线以及与多条扫描线绝缘相交的数据线;其中,扫描线形成在第一金属层,数据线形成在第二金属层;静电防护电路通过引线与焊盘电连接;引线与扫描线同层设置;或者引线与数据线同层设置。
第二方面,本申请实施例还提供了一种显示装置,包括如上的显示基板以及显示芯片;显示芯片包括包括芯片本体和多个引脚;引脚包括信号输入引脚和信号输出引脚;焊盘包括第一焊盘,各第一焊盘与显示芯片的信号输入引脚一一对应电连接,信号输入引脚用于接收显示基板外部输入的电信号。
在一些实施例中,多个信号输入引脚划分为至少一个信号输入组,各信号输入组包括至少一个信号输入引脚;同一个信号输入组中的各信号输入引脚接收同一路显示基板外部输入的电信号。
在一些实施例中,静电防护电路包括多个静电防护单元;各静电防护单元包括至少一个晶体管单元;各晶体管单元包括第一NMOS晶体管和第一PMOS晶体管;第一PMOS晶体管的栅极和源极与第一电压信号端电连接;第一NMOS晶体管的栅极和源极与第二电压信号端电连接;第一PMOS晶体管的漏极、第一NMOS晶体管的漏极与至少一个第一输入焊盘电连接;第一电压信号端所提供的第一电压信号Vgh和第二电压信号端所提供的第二电压信号Vgl满足:
Vgh>Vgl;
同一个信号输入组中的至少一个信号输入引脚与同一个静电防护单元电连接。
在一些实施例中,各信号输入引脚所接收的显示基板外部输入的电信号的电压值Vin满足:Vgl≤Vin≤Vgh。
在一些实施例中,显示装置还包括柔性线路板;柔性线路板上设置有多个绑定端子;绑定端子用于将显示基板外部输入的电信号传输至各信号输入引脚。
在一些实施例中,绑定端子还用于向显示基板传输第一电压信号和第二电压信号。
按照本申请实施例的方案,通过在显示基板的用于绑定显示芯片的绑定区设置静电防护电路,使得至少一个焊盘与静电防护电路电连接,可以导出该焊盘的静电,避免相邻焊盘之间静电击穿导致的短路,有利于提升显示基板和包含其的显示装置的静电防护能力,从而提高显示基板和包含其的显示装置的制作良率和使用可靠性。
此外,通过将静电防护电路设置在用于绑定显示芯片的绑定区,可以避免静电防护电路占据额外的非显示区空间,避免增大显示基板和显示装置的非显示区的宽度,有利于显示基板和显示装置的窄边框化。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1示出了本申请的显示基板的一个实施例的示意性结构图;
图2示出了图1所示的显示基板中,焊盘和IC之间的相对位置关系;
图3示出了图1中附图标记160所示区域的局部放大示意图;图4
图4示出了本申请的显示基板中,静电防护单元的一个实施例的示意性电路图;
图5示出了图4中的一个晶体管单元的等效电路图;
图6示出了本申请的显示装置的一个实施例的示意性结构图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与发明相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参见图1所示,为本申请的显示基板的一个实施例的示意性结构图。
本实施例的显示基板包括显示区110和围绕显示区的非显示区。
其中,非显示区设置有多个焊盘120以及静电防护线路130。
各焊盘120与显示芯片的引脚一一对应电连接。显示芯片例如可以是集成电路芯片(Integrated circuit,IC)。IC可以包括多个引脚,各个引脚例如可以通过焊接的方式与各个焊盘一一对应的电连接。显示芯片可以通过引脚向显示基板输出电信号,也可以通过引脚接收显示基板采集的电信号。
参见图2所示,其示出了本实施例的显示基板中,焊盘和IC之间的相对位置关系。
从图2中可以看出,IC的各个引脚140与各个焊盘120一一对应地电连接。图2中,示意性地示出了焊盘设置在IC本体所处的绑定区的相对两侧,但这并不是限定性的,本领域技术人员可以理解,焊盘在显示基板上的设置方式与IC引脚的分布方式相关。因此,可以根据IC引脚的分布方式来设置焊盘在显示基板上的分布方式以使IC的各个引脚与设置在显示基板上的各个焊盘一一对应地电连接。
此外,本实施例的静电防护电路130与至少一个焊盘120电连接,用于导出该焊盘120的静电。其中,静电防护电路形成在用于绑定显示芯片的绑定区(例如,图2中,由IC本体在显示基板所处的区域)。
进一步参见图3所示,其示出了图1中附图标记160所示区域的局部放大示意图。图3中,示意性地示出了一个焊盘120a与静电防护电路130电连接。此时,静电防护电路130可以导出该焊盘120a上的静电。
本实施例的静电防护电路130可以导出与之电连接的焊盘上的静电。一般而言,静电的电压远远高于正常电信号的电压。利用静电与正常电信号的这一显著差异,本实施例的静电防护电路130可以导出与之电连接的焊盘上的静电,而不对该焊盘所接收到的正常电信号造成任何影响。
例如,在一些应用场景中,可以通过设置静电防护电路130,使其在所接收到的电压(也即,与之电连接的焊盘所接收到的静电或电信号的电压)大于某一预设阈值时导通,从而导出大于预设阈值的电压。这样一来,通过恰当地设置阈值电压,可以实现仅导出焊盘上的静电而不对该焊盘所接收到的正常电信号造成任何影响。
另一方面,本实施例显示基板,通过将静电防护电路设置在显示基板中用于绑定IC的绑定区,有效地利用了显示基板非显示区,从而在不增大非显示区面积的前提下实现了焊盘上所累积的静电的导出,有效降低了焊盘之间因静电击穿导致短路故障的可能性,有利于提升显示基板的制作良率。
请继续参见图3所示,在本实施例的一些可选的实现方式中,静电防护电路包括至少一个静电防护单元。图3中示意性地示出了静电防护电路130包括一个静电防护单元131。
静电防护单元131包括输入信号端IN、第一输出信号端OUT1和第二输出信号端OUT2。
其中,输入信号端IN1与至少一个焊盘120a电连接。
第一输出信号端OUT1与显示基板的第一电压信号端(图中未示出)电连接,第二输出信号端OUT2与显示基板的第二电压信号端(图中未示出)电连接。
在一些应用场景中,静电防护单元131的第一输出信号端OUT1和第二输出信号端OUT2例如可以分别用于导出正极性的静电和负极性的静电。
参见图4所示,为本申请的显示基板中,静电防护单元的一个实施例的示意性电路图。
静电防护单元可以包括至少一个晶体管单元210。
各晶体管单元包括第一NMOS晶体管T1和第一PMOS晶体管T2。
第一PMOS晶体管T2的栅极和源极与第一电压信号端S1电连接。第一NMOS晶体管T1的栅极和源极与第二电压信号端S2电连接。第一PMOS晶体管T2的漏极、第一NMOS晶体管T1的漏极(也即,晶体管单元的输入端Vin)与至少一个焊盘电连接。第一电压信号端S1所提供的第一电压信号Vgh和第二电压信号端S2所提供的第二电压信号Vgl满足:Vgh>Vgl。
根据晶体管导通的原理可知,当晶体管的栅极与源极短接时,若晶体管漏极的电压绝对值大于该晶体管栅极和源极的电压绝对值,则晶体管导通。
具体地,如图4所示,当|Vin|>|Vgh|时,由于第一PMOS晶体管T2的漏极电压绝对值大于Vgh,因此,第一PMOS晶体管T2导通,电流自Vin流向第一电压信号端S1,逐步拉低Vin电位直至其接近Vgh电位,实现静电导出。另一方面,当Vin<Vgl且|Vin|>|Vgl|时,也即,Vin和Vgl极性为负且|Vin|>|Vgl|时,由于第一NMOS晶体管T1的漏极电压绝对值大于Vgl,因此,第一NMOS晶体管T1导通,电流自第二电压信号端S2流向Vin。由于Vin极性为负,不断流向Vin的正电荷可以逐步抬高Vin电位直至其接近Vgl,实现静电导出。
参见图5所示,为本申请的显示基板中,晶体管单元的等效电路图。其中,二极管D1等效于第一NMOS晶体管T1,二极管D2等效于第一PMOS晶体管T2。下面,将进一步结合图5来描述晶体管单元的静电防护原理。
当|Vin|>|Vgh|时,二极管D2阳极电位高于其阴极电位,因此,二极管D2导通,电流自Vin流向第一电压信号端S1,逐步拉低Vin电位直至其接近Vgh电位,实现静电导出。另一方面,当Vin<Vgl且|Vin|>|Vgl|时,也即,Vin和Vgl极性为负且|Vin|>|Vgl|时,由于二极管D1的漏极电压绝对值大于Vgl,因此,二极管D1导通,电流自第二电压信号端S2流向Vin。由于Vin极性为负,不断流向Vin的正电荷可以逐步抬高Vin电位直至其接近Vgl,实现静电导出。
在本申请的显示基板的一些可选的实现方式中,显示基板可以包括多条扫描线以及与多条扫描线绝缘相交的数据线。
其中,扫描线形成在第一金属层,数据线形成在第二金属层。静电防护电路通过引线与焊盘电连接。且引线与扫描线同层设置;或者引线与数据线同层设置。例如,若引线与扫描线同层设置,可通过在焊盘与第一金属层之间的绝缘层打孔来实现焊盘与引线的电连接。类似地,若引线与数据线同层设置,也可通过在焊盘与第二金属层之间的绝缘层打孔来实现焊盘与引线的电连接。
参见图6所示,为本申请的显示装置的一个实施例的示意性结构图。
本实施例的显示装置可以包括如上各实施例描述的显示基板以及绑定在显示基板上的显示芯片310。
显示芯片310包括包括芯片本体和多个引脚。引脚包括信号输入引脚和信号输出引脚。焊盘包括第一焊盘,各第一焊盘与显示芯片的信号输入引脚一一对应电连接,信号输入引脚用于接收显示基板外部输入的电信号。
图6中的附图标记320所示区域示出了显示基板上的第一焊盘与显示芯片310的信号输入引脚之间的连接关系示意图。在一些应用场景中,显示芯片310的各个引脚和显示基板上的各个焊盘可以通过焊接的方式固定并电连接。
本实施例的显示装置中,若连接显示芯片310的信号输入引脚的第一焊盘恰好是显示基板中与静电防护电路电连接的焊盘,那么,静电防护电路通过导出第一焊盘和与之电连接的信号输入引脚上的静电,不仅能够防止相邻焊盘之间的静电击穿可能导致的相邻焊盘短接,还能够防止信号输入引脚在接收显示基板外部输入的电信号时,若同时引入静电,也可以通过与之电连接的静电防护电路将静电导出,降低了外部静电击伤显示芯片310和/或显示基板上的电气元件的风险,防止IC内部电路模块静电击伤,从而增加显示装置的可靠性。
在本实施例的一些可选的实现方式中,显示芯片的多个信号输入引脚可以划分为至少一个信号输入组。各信号输入组包括至少一个信号输入引脚。同一个信号输入组中的各信号输入引脚接收同一路显示基板外部输入的电信号。
在这些可选的实现方式的一些应用场景中,同一路外部信号可以提供给显示芯片的多个信号输入引脚。此时,这些接收同一路外部信号的信号输入引脚可以划分至同一个信号输入组。外部信号输入端可以通过与这些信号输入引脚电连接来实现将该路外部信号提供至该信号输入组的全部信号输入引脚。
在这些应用场景中,本实施例的显示装置的静电防护电路也可以具有与图4类似的结构。
具体而言,静电防护电路包括多个静电防护单元。各静电防护单元包括至少一个晶体管单元。各晶体管单元包括第一NMOS晶体管和第一PMOS晶体管。
第一PMOS晶体管的栅极和源极与第一电压信号端电连接;第一NMOS晶体管的栅极和源极与第二电压信号端电连接。第一PMOS晶体管的漏极、第一NMOS晶体管的漏极与至少一个第一输入焊盘电连接。
第一电压信号端所提供的第一电压信号Vgh和第二电压信号端所提供的第二电压信号Vgl满足:Vgh>Vgl。
当静电防护电路具有与图4所示类似的结构时,其原理可以参见与图4对应的描述,在此不再赘述。
此外,同一个信号输入组中的至少一个信号输入引脚与同一个静电防护单元电连接。这样一来,仅通过将同一个信号输入组中的一个信号输入引脚与静电防护单元电连接,便可以实现该信号输入组中所有信号输入引脚的静电防护。具体地,若外部信号受静电干扰将静电导入显示芯片的信号输入引脚,同一信号输入组的各个信号输入引脚均接收到静电,由于该信号输入组中至少一个信号输入引脚通过与之绑定的第一输入焊盘与静电防护电路电连接,静电防护电路可以导出外部信号引入至该信号输入组的各个信号输入引脚的静电,对该信号输入组的各个信号输入引脚起到静电防护的作用。
此外,本实施例的显示装置中,各信号输入引脚所接收的显示基板外部输入的电信号的电压值Vin满足:Vgl≤Vin≤Vgh。这样一来,可以确保静电防护电路仅将超出[Vgl,Vgh]这一范围的静电导出,而不会影响信号输入引脚所接收到的外部信号的正常传输。
此外,在一些可选的实现方式中,本实施例的显示装置还可以包括柔性线路板。
柔性线路板上设置有多个绑定端子,绑定端子用于将显示基板外部输入的电信号传输至各信号输入引脚。也即是说,柔性线路板可以接收显示基板之外的外部信号(例如,来自显示装置主板的信号)并通过各个绑定端子输出至对应的信号输入引脚。
在这些可选的实现方式中,绑定端子还可用于向显示基板传输第一电压信号和第二电压信号。也即是说,柔性线路板上除了设置有向信号输入引脚输入外部信号的绑定端子之外,还可以设置有向显示基板的第一电压信号端和第二电压信号端分别提供第一电压信号Vgh和第二电压信号Vgl的绑定端子。通过绑定端子来向显示基板输出外部提供的第一电压信号Vgh和第二电压信号Vgl,可以使得第一电压信号Vgh和第二电压信号Vgl的驱动能力更强并且可以进一步降低显示基板的功耗。
本申请的显示装置可以是任何包含如上的显示基板的装置,包括但不限于蜂窝式移动电话、平板电脑、计算机的显示器、应用于智能穿戴设备上的显示器、应用于汽车等交通工具上的显示装置等等。只要显示装置具有本申请公开的上述结构,便视为落入了本申请的保护范围之内。
本申请的显示基板和包含其的显示装置,通过在显示基板的用于绑定显示芯片的绑定区设置静电防护电路,使得至少一个焊盘与静电防护电路电连接,可以导出该焊盘的静电,避免相邻焊盘之间静电击穿导致的短路,有利于提升显示基板和包含其的显示装置的静电防护能力,从而提高显示基板和包含其的显示装置的制作良率和使用可靠性。
此外,通过将静电防护电路设置在用于绑定显示芯片的绑定区,可以避免静电防护电路占据额外的非显示区空间,避免增大显示基板和显示装置的非显示区的宽度,有利于显示基板和显示装置的窄边框化。
本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种显示基板,包括显示区和围绕所述显示区的非显示区;其特征在于,还包括:
设置在所述非显示区的多个焊盘,各所述焊盘与显示芯片的引脚一一对应电连接;
静电防护电路,所述静电防护电路与至少一个焊盘电连接,用于导出该焊盘的静电;
其中,所述静电防护电路形成在用于绑定所述显示芯片的绑定区。
2.根据权利要求1所述的显示基板,其特征在于:
所述静电防护电路包括至少一个静电防护单元;
所述静电防护单元包括输入信号端、第一输出信号端和第二输出信号端;
其中,所述输入信号端与至少一个焊盘电连接;
所述第一输出信号端与所述显示基板的第一电压信号端电连接,所述第二输出信号端与所述显示基板的第二电压信号端电连接。
3.根据权利要求2所述的显示基板,其特征在于,各所述静电防护单元包括至少一个晶体管单元;
各所述晶体管单元包括第一NMOS晶体管和第一PMOS晶体管;
所述第一PMOS晶体管的栅极和源极与所述第一电压信号端电连接;
所述第一NMOS晶体管的栅极和源极与所述第二电压信号端电连接;
所述第一PMOS晶体管的漏极、所述第一NMOS晶体管的漏极与至少一个所述焊盘电连接;
所述第一电压信号端所提供的第一电压信号Vgh和所述第二电压信号端所提供的第二电压信号Vgl满足:
Vgh>Vgl。
4.根据权利要求3所述的显示基板,其特征在于:
所述显示基板包括多条扫描线以及与所述多条扫描线绝缘相交的数据线;
其中,所述扫描线形成在第一金属层,所述数据线形成在第二金属层;
所述静电防护电路通过引线与焊盘电连接;
所述引线与所述扫描线同层设置;或者
所述引线与所述数据线同层设置。
5.一种显示装置,包括如权利要求1-4任意一项所述的显示基板其特征在于,还包括显示芯片;
所述显示芯片包括包括芯片本体和多个引脚;
所述引脚包括信号输入引脚和信号输出引脚;
所述焊盘包括第一焊盘,各所述第一焊盘与显示芯片的信号输入引脚一一对应电连接,所述信号输入引脚用于接收显示基板外部输入的电信号。
6.根据权利要求5所述的显示装置,其特征在于:
多个信号输入引脚划分为至少一个信号输入组,各所述信号输入组包括至少一个信号输入引脚;
同一个信号输入组中的各信号输入引脚接收同一路所述显示基板外部输入的电信号。
7.根据权利要求6所述的显示装置,其特征在于:
所述静电防护电路包括多个静电防护单元;
各所述静电防护单元包括至少一个晶体管单元;
各所述晶体管单元包括第一NMOS晶体管和第一PMOS晶体管;
所述第一PMOS晶体管的栅极和源极与第一电压信号端电连接;
所述第一NMOS晶体管的栅极和源极与第二电压信号端电连接;
所述第一PMOS晶体管的漏极、所述第一NMOS晶体管的漏极与至少一个所述第一输入焊盘电连接;
所述第一电压信号端所提供的第一电压信号Vgh和所述第二电压信号端所提供的第二电压信号Vgl满足:
Vgh>Vgl;
同一个信号输入组中的至少一个信号输入引脚与同一个所述静电防护单元电连接。
8.根据权利要求7所述的显示装置,其特征在于:
各所述信号输入引脚所接收的所述显示基板外部输入的电信号的电压值Vin满足:
Vgl≤Vin≤Vgh。
9.根据权利要求7或8所述的显示装置,其特征在于,还包括柔性线路板;
所述柔性线路板上设置有多个绑定端子;
所述绑定端子用于将所述显示基板外部输入的电信号传输至各所述信号输入引脚。
10.根据权利要求9所述的显示装置,其特征在于:
所述绑定端子还用于向所述显示基板传输所述第一电压信号和所述第二电压信号。
CN201710691080.3A 2017-08-14 2017-08-14 显示基板及显示装置 Pending CN107342284A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710691080.3A CN107342284A (zh) 2017-08-14 2017-08-14 显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710691080.3A CN107342284A (zh) 2017-08-14 2017-08-14 显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN107342284A true CN107342284A (zh) 2017-11-10

Family

ID=60216979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710691080.3A Pending CN107342284A (zh) 2017-08-14 2017-08-14 显示基板及显示装置

Country Status (1)

Country Link
CN (1) CN107342284A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707097A (zh) * 2019-09-23 2020-01-17 上海中航光电子有限公司 显示模组及显示装置
CN111179743A (zh) * 2020-02-19 2020-05-19 京东方科技集团股份有限公司 显示基板和显示装置
CN111999951A (zh) * 2020-08-27 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板的静电防护电路和方法、显示面板及显示装置
WO2022068383A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 显示面板及显示装置
CN114333682A (zh) * 2018-09-27 2022-04-12 武汉天马微电子有限公司 一种显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043971A (en) * 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
CN101201482A (zh) * 2006-12-15 2008-06-18 胜华科技股份有限公司 具静电防护效果的液晶面板及其制造方法
US20150255409A1 (en) * 2014-03-04 2015-09-10 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing liquid crystal display device using the same
CN105469731A (zh) * 2016-01-28 2016-04-06 京东方科技集团股份有限公司 阵列基板、电学老化方法、显示装置及其制作方法
CN105637630A (zh) * 2013-10-11 2016-06-01 精工爱普生株式会社 静电防护电路、电光装置及电子设备
KR20160083338A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 표시장치
CN205845952U (zh) * 2016-07-28 2016-12-28 京东方科技集团股份有限公司 一种阵列基板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043971A (en) * 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
CN101201482A (zh) * 2006-12-15 2008-06-18 胜华科技股份有限公司 具静电防护效果的液晶面板及其制造方法
CN105637630A (zh) * 2013-10-11 2016-06-01 精工爱普生株式会社 静电防护电路、电光装置及电子设备
US20150255409A1 (en) * 2014-03-04 2015-09-10 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing liquid crystal display device using the same
KR20160083338A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 표시장치
CN105469731A (zh) * 2016-01-28 2016-04-06 京东方科技集团股份有限公司 阵列基板、电学老化方法、显示装置及其制作方法
CN205845952U (zh) * 2016-07-28 2016-12-28 京东方科技集团股份有限公司 一种阵列基板及显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114333682A (zh) * 2018-09-27 2022-04-12 武汉天马微电子有限公司 一种显示面板及显示装置
CN114333681A (zh) * 2018-09-27 2022-04-12 武汉天马微电子有限公司 一种显示面板及显示装置
CN114333682B (zh) * 2018-09-27 2023-08-18 武汉天马微电子有限公司 一种显示面板及显示装置
CN114333681B (zh) * 2018-09-27 2023-08-18 武汉天马微电子有限公司 一种显示面板及显示装置
CN110707097A (zh) * 2019-09-23 2020-01-17 上海中航光电子有限公司 显示模组及显示装置
CN110707097B (zh) * 2019-09-23 2021-11-19 上海中航光电子有限公司 显示模组及显示装置
CN111179743A (zh) * 2020-02-19 2020-05-19 京东方科技集团股份有限公司 显示基板和显示装置
WO2021164597A1 (zh) * 2020-02-19 2021-08-26 京东方科技集团股份有限公司 显示基板和显示装置
US11805630B2 (en) 2020-02-19 2023-10-31 Beijing Boe Display Technology Co., Ltd. Display substrate and display device
CN111999951A (zh) * 2020-08-27 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板的静电防护电路和方法、显示面板及显示装置
WO2022068383A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN107342284A (zh) 显示基板及显示装置
US11296125B2 (en) Array substrate and display panel
CN107861658B (zh) 显示面板和显示装置
US10983618B2 (en) Display substrate and display device
CN109459895A (zh) 显示面板和显示装置
CN101673016B (zh) 主动元件阵列基板以及显示装置
US7420251B2 (en) Electrostatic discharge protection circuit and driving circuit for an LCD using the same
CN204287637U (zh) 阵列基板、显示面板和显示装置
CN102768422B (zh) 显示装置以及显示阵列基板
CN111739453B (zh) 显示面板及显示装置
CN102193259B (zh) 液晶显示装置
CN109491154A (zh) 显示面板、显示装置及其制造方法
CN203643725U (zh) 一种液晶显示装置
CN107733026B (zh) 一种负压保护电路、usb充电电路及终端设备
CN100454554C (zh) 静电放电保护结构及包括其的薄膜晶体管基板
CN109215558B (zh) 显示装置
CN204883133U (zh) 一种阵列基板及显示器件
CN100349038C (zh) 具尖端放电的显示面板传导金属线布局方法及装置
CN108761940B (zh) 静电防护电路、静电防护模块及液晶显示装置
CN210091692U (zh) 一种显示面板及装置
WO2023207670A1 (zh) 显示面板和显示装置
CN108206001A (zh) 移位寄存器、驱动方法、栅极驱动装置及显示装置
CN104701313B (zh) 阵列基板及制作方法、显示装置
CN208156943U (zh) 一种柔性线路板fpc、液晶显示模组及显示设备
CN107807467B (zh) 防止面板外围走线发生静电击伤的结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171110