CN101630179B - 一种时钟信号检测装置及芯片 - Google Patents

Abstract

本发明适用于芯片时钟设计技术领域，提供了一种时钟信号检测装置及芯片。其中装置包括：外部时钟信号检测单元，用于检测是否有外部时钟信号输入，并当检测有外部时钟信号输入时发出开关信号；执行单元，用于接收开关信号，并根据开关信号，交替进行充放电过程，并输出充放电电压；使能控制单元，所述使能控制单元的使能输出端与内部时钟产生单元的输入端连接，用于接收所述执行单元发出的充放电电压，并根据所述充放电电压，发出第一使能信号，使所述内部时钟产生单元停止发出内部时钟信号；充放电电压的最大值小于所述使能控制单元的阈值电压，或者充放电电压的最小值大于所述使能控制单元的阈值电压，该控制过程简单，易于实现。

Description

一种时钟信号检测装置及芯片

技术领域

本发明属于芯片时钟设计技术领域，尤其涉及一种时钟信号检测装置及芯片。

背景技术

目前应用于计算机或其它电子设备中的芯片，其内时钟产生电路(如：RC振荡电路、环形振荡器或使用外接无源晶振的内部振荡电路等)由于具有结构简单和易于集成的特点，被广泛应用在数据转换、信号采集、数字信号处理等不同类型的芯片中，这些片内集成了时钟产生电路的芯片可以独立地实现所需的电路功能。

但是，当这些芯片需要与其他芯片(如：MCU、单片机、FPGA等)进行通信时，则会涉及到几颗芯片之间的时钟同步的问题。具体来说，要实现正确的数据传输和交换，几颗芯片有时候必须使用同一个时钟信号源作为工作时钟，相应的就要求这些芯片能够接收从外部输入的时钟信号。为了避免逻辑出错，当芯片从外部接收时钟信号时需要将其内部的时钟产生电路关断，使用外部时钟信号工作。为此，现有技术提供了一种具有检测是否有外部时钟信号输入功能的时钟信号检测装置，芯片根据该装置检测的结果，决定是否关断内部时钟产生电路。

然而，由于传统的时钟信号检测装置往往利用CMOS反相器搭配一些复杂的电路结构来实现，控制过程复杂，成本高，占用的版图面积大，并会产生一定的静态功耗，在对成本和功耗要求非常苛刻的场合(例如手掌称、手机、手提电脑等使用电池作电源的便携式设备)则无法使用这样的装置。

发明内容

本发明实施例的目的在于提供一种时钟信号检测装置，旨在解决现有技术提供的时钟信号检测装置往往利用CMOS反相器搭配一些复杂的电路结构来实现，控制过程复杂的问题。

本发明实施例是这样实现的，一种时钟信号检测装置，所述装置包括：

外部时钟信号检测单元，用于检测是否有外部时钟信号输入，并当检测有外部时钟信号输入时发出开关信号；

执行单元，用于接收所述外部时钟信号检测单元发出的开关信号，并根据所述开关信号，交替进行充放电过程，并输出充放电电压；

使能控制单元，所述使能控制单元的使能输出端与内部时钟产生单元的输入端连接，用于接收所述执行单元发出的充放电电压，并根据所述充放电电压，发出第一使能信号，使所述内部时钟产生单元停止发出内部时钟信号；

所述充放电电压的最大值小于所述使能控制单元的阈值电压，或者所述第一充放电电压的最小值大于所述使能控制单元的阈值电压。

本发明实施例的另一目的在于提供一种芯片，包括对各种外部信号或内部信号进行处理及传输的芯片主处理单元，产生所述芯片的内部时钟信号的内部时钟产生单元，其特征在于，所述芯片还包括：

时钟信号传输单元；

时钟信号检测装置，用于检测外部时钟产生单元有外部时钟信号输入时，输出第一使能信号，使得所述内部时钟产生单元停止向所述芯片主处理单元输出内部时钟信号，所述第一使能信号同时使得所述时钟信号传输单元开启，将所述外部时钟产生单元输入的外部时钟信号传输给所述芯片主处理单元，以作为所述芯片主处理单元的工作时钟信号；

所述时钟信号检测装置采用如上所述的时钟信号检测装置。

本发明实施例中，外部时钟信号检测单元检测有外部时钟信号输入时发出开关信号，执行单元根据该开关信号，进行交替充放电，输出充放电电压给使能控制单元，该充放电电压的最大值小于使能控制单元的阈值电压，或者该充放电电压的最小值大于使能控制单元的阈值电压，使能控制单元根据该充放电电压，发出内部时钟信号的第一使能信号，使得输入端与使能控制单元的使能输出端相连的内部时钟产生单元关断，该控制过程简单，易于实现。

附图说明

图1是本发明实施例提供的时钟信号检测装置的原理图；

图2是本发明第一实施例提供的图1的具体电路图；

图3是图2所示电路图的工作时外部时钟信号、结合点电压以及使能输出电压随时间变化的波形关系图；

图4是图2的一个实现示例；

图5是本发明第二实施例提供的图1的具体电路图；

图6是图5所示电路图的工作时外部时钟信号、结合点电压以及使能输出电压随时间变化的波形关系图；

图7是图5的一个实现示例；

图8是本发明实施例提供的芯片的结构原理图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例中，外部时钟信号检测单元检测有外部时钟信号输入时发出开关信号，执行单元根据该开关信号，进行交替充放电，输出充放电电压给使能控制单元，该充放电电压的最大值小于使能控制单元的阈值电压，或者该充放电电压的最小值大于使能控制单元的阈值电压，使能控制单元根据该充放电电压，发出内部时钟信号的第一使能信号，使得输入端与使能控制单元的使能输出端相连的内部时钟产生单元关断。

图1示出了本发明实施例提供的时钟信号检测装置的原理，为了便于说明，仅示出了与本发明实施例相关的部分。

本发明实施例提供的时钟信号检测装置包括外部时钟信号检测单元11、执行单元12以及使能控制单元13。其中，外部时钟信号检测单元11用于检测是否有外部时钟信号输入，并当检测有外部时钟信号输入时发出开关信号给执行单元12；执行单元12根据其接收到的开关信号，交替进行充放电过程，并输出充放电电压给使能控制单元13，该充放电电压的最大值小于使能控制单元13的阈值电压，或者该充放电电压的最小值大于使能控制单元13的阈值电压；使能控制单元13根据其接收到的充放电电压，发出开启内部时钟信号的第一使能信号，使得输入端与使能控制单元13的使能输出端相连的内部时钟产生单元停止发出内部时钟信号。

具体地，当使能控制单元13接收到的充放电电压的最小值大于使能控制单元13的阈值电压时，即使能控制单元13的输入信号在有外部时钟信号输入的期间内为高电平信号时，使能控制单元13发出的第一使能信号为低电平信号；当使能控制单元13接收到的充放电电压的最大值小于使能控制单元13的阈值电压时，即使能控制单元13的输入信号在有外部时钟信号输入的期间内为低电平信号时，使能控制单元13发出的第一使能信号为高电平信号。

当外部时钟信号检测单元11检测没有外部时钟信号输入时，执行单元12进行持续充放电过程，并输出充电电压或放电电压给使能控制单元13；使能控制单元13根据其接收到的充电电压或放电电压，当充电电压高于或等于使能控制单元13的阈值电压，或者当放电电压低于使能控制单元13的阈值电压时，发出内部时钟信号的第二使能信号，使得输入端与使能控制单元13的使能输出端相连的内部时钟产生单元开始发出内部时钟信号。实现了在外部时钟信号输入时，外部时钟信号与内部时钟信号的切换，且控制过程简单。

图2示出了本发明第一实施例提供的图1的具体电路，为了便于说明，仅示出了与本发明实施例相关的部分。

本发明第一实施例中，外部时钟信号检测单元11具体为一脉冲开关SW1，其一端静触点连接一低于使能控制单元13的阈值电压的低电平，其动触头作为外部时钟信号检测单元11的输入端连接外部时钟产生单元的输出端，并根据外部时钟产生单元产生的外部时钟信号IN0闭合或打开，脉冲开关SW1的另一静触点作为外部时钟信号检测单元11的输出端连接执行单元12的输入端。

执行单元12具体包括电流源A1和电容C1，其中，电流源A1的一端连接一高于使能控制单元13的阈值电压的外部直流电压VDD，电流源A1的另一端连接电容C1的一端，电容C1的与电流源A1连接的一端同时作为执行单元12的输入端连接外部时钟信号检测单元11的输出端，具体地，电容C1的与电流源A1连接的一端连接脉冲开关SW1的另一静触点，电容C1的与电流源A1连接的一端同时作为执行单元12的输出端连接使能控制单元13的输入端，电容C1的另一端连接一低于使能控制单元13的阈值电压的低电平。

使能控制单元13具体包括一反向器INV0，反向器INV0的输入端作为使能控制单元13的输入端连接执行单元12的输出端，具体地，反向器INV0的输入端连接电容C1的与电流源A1连接的一端，反向器INV0的输出端作为使能控制单元13的使能输出端连接内部时钟产生单元。

下面具体说明上述电路的具体工作原理，为了便于理解，如图3示出了图2所示电路图在工作时外部时钟信号IN0、电容C1的与电流源A1连接的一端的结合点电压N0以及反向器INV0输出的使能输出信号EN0的电压VEN0随时间变化的波形关系。

其中，外部时钟信号IN0的脉冲电压VIN0的最大值设为Vinh，最小值设为Vin1；结合点N0的电压VN0的最小值，即电容C1的另一端连接的低于使能控制单元13的阈值电压的低电平，设为Vc1；使能控制单元13的阈值电压设为VT；使能输出电压VEN0的最大值设为VH，最小值设为VL。

当没有外部时钟信号IN0时，电流源A1对电容C1充电，结合点N0的电压VN0大于使能控制单元13的阈值电压VT，使能输出电压VEN0输出低电平VL。

当有外部时钟信号IN0时，在脉冲电压VIN0高电平期间，脉冲开关SW1闭合，结合点N0的电压VN0在极短的时间内通过脉冲开关SW1放电，使得结合点N0的电压VN0低于使能控制单元13的阈值电压VT，使能输出电压VEN0输出高电平VH；在脉冲电压VIN0低电平期间，脉冲开关SW1打开，电流源A1开始向电容C1充电，然而，由于充电时间很短，在下一个脉冲电压VIN0到来时，结合点N0的电压VN0仍旧未达到使能控制单元13的阈值电压VT，使能输出电压VEN0仍旧输出高电平VH，因此，当有外部时钟信号IN0时，使能输出电压VEN0保持高电平VH，内部时钟产生单元根据其接收到的高电平信号停止工作。

当外部时钟信号IN0停止输入时，电流源A1向电容C1持续充电，使得结合点N0的电压VN0再次高于使能控制单元13的阈值电压VT，使能输出电压VEN0重新恢复低电平VL，内部时钟产生单元根据其接收到的低电平信号重新开始工作，从而实现了在外部时钟信号输入时，外部时钟信号与内部时钟信号的切换。

其中，VH等于VDD；为了便于对外部时钟脉冲信号的识别，本发明实施例中，Vinh等于VDD，Vin1等于零；为了使得在没有外部时钟信号IN0输入时，该电路的静态功耗为零，本发明实施例中，Vc1等于零，脉冲开关SW1的一端静触点接地；由于反相器INV0的固有性质，VT通常等于VDD的一半，当然，VT也可以根据具体情况而为其它值。

另外，电流源A1可以是现有不同类型的MOS管、电阻、三极管或者电流镜，脉冲开关SW1也可以是现有的MOS管、三极管或CMOS开关等；电容C1可以是现有任意工艺实现的电容，包括PIP电容、MOS电容、Poly电容、金属电容等。如图4是图2的一个实现示例，其中，电流源A1为PMOS管MP1，其漏极连接外部直流电压VDD，其源极连接电容C1，脉冲开关SW1为NMOS管MN1，其栅极连接外部时钟产生单元的输出端，其漏极连接电容C1的与MP1相连的一端，其源极连接一低于使能控制单元13的阈值电压的低电平。

图5示出了本发明第二实施例提供的图1的具体电路，为了便于说明，仅示出了与本发明实施例相关的部分。

本发明第二实施例中，外部时钟信号检测单元11具体为一脉冲开关SW2，其一端静触点连接一高于使能控制单元13的阈值电压的外部直流电压VDD，其动触头作为外部时钟信号检测单元11的输入端连接外部时钟产生单元的输出端，并根据外部时钟产生单元产生的外部时钟信号IN0闭合或打开，脉冲开关SW2的另一静触点作为外部时钟信号检测单元11的输出端连接执行单元12的输入端。

执行单元12具体包括电流源A2和电容C2，其中，电流源A2的一端连接一低于使能控制单元13的阈值电压的低电平，电流源A2的另一端连接电容C2的一端，电容C2的与电流源A2连接的一端同时作为执行单元12的输入端连接外部时钟信号检测单元11的输出端，具体地，电容C2的与电流源A2连接的一端连接脉冲开关SW2的另一静触点，电容C2的与电流源A2连接的一端同时作为执行单元12的输出端连接使能控制单元13的输入端，电容C2的另一端连接一低于使能控制单元13的阈值电压的低电平。

使能控制单元13具体包括一反向器INV1，反向器INV1的输入端作为使能控制单元13的输入端连接执行单元12的输出端，具体地，反向器INV1的输入端连接电容C2的与电流源A2连接的一端，反向器INV1的输出端作为使能控制单元13的使能输出端连接内部时钟产生单元。

下面具体说明上述电路的具体工作原理，为了便于理解，如图6示出了图5所示电路图在工作时外部时钟信号IN0、电容C2的与电流源A2连接的一端的结合点电压N1以及反向器INV1输出的使能输出信号EN1的电压VEN1随时间变化的波形关系。

其中，外部时钟信号IN0的脉冲电压VIN0的最大值设为Vinh，最小值设为Vin1；结合点N1的电压VN1的最小值，即电容C2的另一端连接的低于使能控制单元13的阈值电压的低电平，设为Vc1；使能控制单元13的阈值电压设为VT；使能输出电压VEN1的最大值设为VH，最小值设为VL。

当有外部时钟信号IN0时，在脉冲电压VIN0高电平期间，脉冲开关SW2闭合，结合点N1的电压VN1在极短的时间内被拉高到VDD，使得结合点N1的电压VN1高于使能控制单元13的阈值电压VT，使能输出电压VEN1输出低电平VL。在脉冲电压VIN0低电平期间，电容C2通过电流源A2开始放电，然而，由于放电时间很短，在下一个脉冲电压VIN0到来时，结合点N1的电压VN1仍旧高于使能控制单元13的阈值电压VT，使能输出电压VEN1仍旧输出低电平VL，因此，当有外部时钟信号IN0时，使能输出电压VEN1保持低电平VL，内部时钟产生单元根据其接收到的低电平信号停止工作。

当外部时钟信号IN0停止输入时，电容C2通过电流源A2持续放电，使得结合点N1的电压VN1低于使能控制单元13的阈值电压VT，使能输出电压VEN1变为高电平VH，内部时钟产生单元根据其接收到的高电平信号开始工作，从而实现了在外部时钟信号输入时，外部时钟信号与内部时钟信号的切换。

其中，VH等于VDD；为了便于对外部时钟脉冲信号的识别，本发明实施例中，Vinh等于VDD，Vin1等于零；为了使得在没有外部时钟信号IN0输入时，该电路的静态功耗为零，本发明实施例中，Vc1等于零，电流源A2的一端接地；由于反相器INV1的固有性质，VT通常等于VDD的一半，当然，VT也可以根据具体情况而为其它值。

另外，电流源A2可以是现有不同类型的MOS管、电阻、三极管或者电流镜，脉冲开关SW1也可以是现有的MOS管、三极管或CMOS开关等；电容C2可以是现有任意工艺实现的电容，包括PIP电容、MOS电容、Poly电容、金属电容等。如图7是图5的一个实现示例，其中，电流源A2为NMOS管MN2，其漏极连接电容C2的一端，其源极连接一低于使能控制单元13的阈值电压的低电平，脉冲开关SW2为PMOS管MP2，其栅极连接外部时钟产生单元的输出端，其漏极连接外部直流电压VDD，其源极连接电容C2的一端。

本发明实施例还提供了一种芯片，如图8示出了本发明实施例提供的芯片的结构原理，为了便于说明，仅示出了与本发明实施例相关的部分。

本发明提供的芯片包括对各种外部信号或内部信号进行处理及传输的芯片主处理单元84，时钟输出端连接芯片主处理单元84的时钟接收端的内部时钟产生单元81，时钟输入端作为芯片的时钟输入端连接外部时钟产生单元的输出端、输出端连接芯片主处理单元84的时钟接收端的时钟信号传输单元83，输入端作为芯片的时钟输入端连接外部时钟产生单元的输出端、输出端同时连接内部时钟产生单元81的使能端以及时钟信号传输单元83的使能端的时钟信号检测装置82，该时钟信号检测装置82采用如上所述的时钟信号检测装置，且其外部时钟信号检测单元11的输入端作为时钟信号传输单元83的输入端，使能控制单元13的使能输出端同时连接内部时钟产生单元81的使能端以及时钟信号传输单元83的使能端的时钟信号检测装置82。其中，时钟信号传输单元83具体为一传输门。

当外部时钟信号检测单元11检测到外部时钟产生单元有外部时钟信号输入时，使能控制单元13输出第一使能信号，使得内部时钟产生单元81关断，内部时钟产生单元81停止向芯片主处理单元84输出内部时钟信号，该使能信号同时使得时钟信号传输单元83开启，将外部时钟产生单元输入的外部时钟信号传输给芯片主处理单元84，作为芯片主处理单元84的工作时钟信号。

当外部时钟信号检测单元11检测到外部时钟产生单元没有外部时钟信号输入时，使能控制单元13输出第二使能信号，使得内部时钟产生单元81开启，内部时钟产生单元81开始向芯片主处理单元84输出内部时钟信号，作为芯片主处理单元84的工作时钟信号，该使能信号同时使得时钟信号传输单元83关断。

另外，为了使得芯片能够适应各种不同波形和幅值的外部时钟信号，本发明实施例中，芯片内进一步包括有对外部时钟信号进行整形处理的波形整形单元(图中未示出)，该波形整形单元的输入端(而不是时钟信号传输单元83的时钟输入端和时钟信号检测装置82的输入端)作为芯片的时钟输入端连接外部时钟产生单元的输出端，该波形整形单元的输出端同时连接时钟信号检测装置82的输入端和时钟信号传输单元83的时钟输入端。具体地，该波形整形单元可以采用施密特触发器、迟滞比较器等。为了进一步隔离不合适的直流电平，本发明实施例中，芯片内进一步包括有一电容(图中未示出了)，该电容的一端作为芯片的时钟输入端连接外部时钟产生单元的输出端，该电容的另一端连接波形整形单元的输入端，用于隔离外部时钟信号的不适合的直流成分，而仅保留芯片所需的外部交流时钟信号。

本发明实施例中，外部时钟信号检测单元检测有外部时钟信号输入时发出开关信号，执行单元根据该开关信号，进行交替充放电，输出充放电电压给使能控制单元，该充放电电压的最大值小于使能控制单元的阈值电压，或者该充放电电压的最小值大于使能控制单元的阈值电压，使能控制单元根据该充放电电压，发出内部时钟信号的第一使能信号，使得输入端与使能控制单元的使能输出端相连的内部时钟产生单元关断，该控制过程简单，易于实现；另外，该时钟信号检测装置的电路简单，成本低，占用的版图面积小，尤其适用于一些小体积的便携设备。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种时钟信号检测装置，其特征在于，所述装置包括：

外部时钟信号检测单元，用于检测是否有外部时钟信号输入，并当检测有外部时钟信号输入时发出开关信号；

执行单元，用于接收所述外部时钟信号检测单元发出的开关信号，并根据所述开关信号，交替进行充放电过程，并输出充放电电压；

使能控制单元，所述使能控制单元的使能输出端与内部时钟产生单元的输入端连接，用于接收所述执行单元发出的充放电电压，并根据所述充放电电压，发出第一使能信号，使所述内部时钟产生单元停止发出内部时钟信号；

所述充放电电压的最大值小于所述使能控制单元的阈值电压，或者所述充放电电压的最小值大于所述使能控制单元的阈值电压。

2.如权利要求1所述的时钟信号检测装置，其特征在于，当所述外部时钟信号检测单元检测没有外部时钟信号输入时，所述执行单元进行持续充放电过程，并输出充电电压或放电电压给所述使能控制单元；所述使能控制单元根据所述充电电压或放电电压，当所述充电电压高于或等于所述使能控制单元的阈值电压，或者当所述放电电压低于所述使能控制单元的阈值电压时，所述使能控制单元发出第二使能信号，使得所述内部时钟产生单元开始发出内部时钟信号。

3.如权利要求1或2所述的时钟信号检测装置，其特征在于，所述外部时钟信号检测单元具体为一脉冲开关，其一端静触点连接一低于所述使能控制单元的阈值电压的低电平，其动触头作为所述外部时钟信号检测单元的输入端连接外部时钟产生单元的输出端，并根据所述外部时钟产生单元产生的外部时钟信号闭合或打开，所述脉冲开关的另一静触点作为所述外部时钟信号检测单元的输出端连接所述执行单元的输入端。

4.如权利要求3所述的时钟信号检测装置，其特征在于，所述执行单元具体包括电流源和电容，所述电流源的一端连接一高于所述使能控制单元的阈值电压的外部直流电压，所述电流源的另一端连接电容的一端，所述电容的与所述电流源连接的一端同时作为所述执行单元的输入端连接所述脉冲开关的另一静触点，所述电容的与电流源连接的一端同时作为所述执行单元的输出端连接所述使能控制单元的输入端，所述电容的另一端连接一低于所述使能控制单元的阈值电压的低电平。

5.如权利要求4所述的时钟信号检测装置，其特征在于，所述使能控制单元具体包括一反向器，所述反向器的输入端作为所述使能控制单元的输入端连接所述电容的与所述电流源连接的一端，所述反向器的输出端作为所述使能控制单元的使能输出端连接内部时钟产生单元。

6.如权利要求1或2所述的时钟信号检测装置，其特征在于，所述外部时钟信号检测单元具体为一脉冲开关，其一端静触点连接一高于所述使能控制单元的阈值电压的外部直流电压，其动触头作为所述外部时钟信号检测单元的输入端连接外部时钟产生单元的输出端，并根据所述外部时钟产生单元产生的外部时钟信号闭合或打开，所述脉冲开关的另一静触点作为所述外部时钟信号检测单元的输出端连接所述执行单元的输入端。

7.如权利要求6所述的时钟信号检测装置，其特征在于，所述执行单元具体包括电流源和电容，所述电流源的一端连接一低于所述使能控制单元的阈值电压的低电平，所述电流源的另一端连接所述电容的一端，所述电容的与所述电流源连接的一端同时作为所述执行单元的输入端连接所述脉冲开关的另一静触点，所述电容的与所述电流源连接的一端同时作为所述执行单元的输出端连接所述使能控制单元的输入端，所述电容的另一端连接一低于所述使能控制单元的阈值电压的低电平。

8.如权利要求7所述的时钟信号检测装置，其特征在于，所述使能控制单元具体包括一反向器，所述反向器的输入端作为所述使能控制单元的输入端连接所述电容的与所述电流源连接的一端，所述反向器的输出端作为所述使能控制单元的使能输出端连接内部时钟产生单元。

9.一种芯片，包括对各种外部信号或内部信号进行处理及传输的芯片主处理单元，产生所述芯片的内部时钟信号的内部时钟产生单元，其特征在于，所述芯片还包括：

时钟信号传输单元；

时钟信号检测装置，用于检测外部时钟产生单元有外部时钟信号输入时，输出第一使能信号，使得所述内部时钟产生单元停止向所述芯片主处理单元输出内部时钟信号，所述第一使能信号同时使得所述时钟信号传输单元开启，将所述外部时钟产生单元输入的外部时钟信号传输给所述芯片主处理单元，以作为所述芯片主处理单元的工作时钟信号；

所述时钟信号检测装置采用如权利要求1、2、4、5、7或8所述的时钟信号检测装置。

10.如权利要求9所述的芯片，其特征在于，所述芯片还包括波形整形单元，其输入端作为所述芯片的时钟输入端连接所述外部时钟产生单元的输出端，所述波形整形单元的输出端同时连接所述时钟信号检测装置的输入端和所述时钟信号传输单元的时钟输入端，用于对所述外部时钟产生单元输入的外部时钟信号进行整形处理。

Images