CN110149113B - 隔离式信号传输电路及利用其的通信装置 - Google Patents

Abstract

本发明主要提供一种隔离式信号传输电路，包括：一信号接收模块，耦接于一第一电源与一第一地端之间，用以接收一输入信号，并对该输入信号进行一BFSK调制处理后输出一差分信号；一隔离介质，耦接该信号接收模块以接收该差分信号；以及一信号输出模块，耦接于一第二电源与一第二地端之间，且同时耦接该隔离介质，用以透过该隔离介质接收该差分信号，且在对该差分信号进行一BFSK解调处理后提供一输出信号。本发明的隔离式信号传输电路具有优秀的抗共模瞬变抑制能力，且能够在隔离低频噪声的情况下传输高频信号。

Description

隔离式信号传输电路及利用其的通信装置

技术领域

本发明为有关一种信号传输电路的技术领域，尤指于一信号接收模块与一信号输出模块之间增设高压隔离电容的一种隔离式信号传输电路。

背景技术

于信号传输电路中，隔离介质是用于在输入电路及输出电路之间作出隔离。目前，普遍使用的隔离介质包括：光电耦合组件、NVE磁性开关、GMR巨磁阻等，这些隔离介质可以单独的数字(信号)隔离器(IC)的型态呈现。光耦合器即是以光作为媒介来传输电信号的一组装置，其功能是平时让输入电路及输出电路之间隔离，在需要时可以使电信号通过隔离层的传送方式。光耦合器件广泛用于电气隔离、电平转换、驱动电路及工业通讯中，但因为寄生输入输出电容问题，导致光耦合器对于抗共模瞬变抑制(Common-Mode TransientImmunity,CMTI)的能力较弱；此外，速度受限、功耗较高及组件容易老化等都是其主要问题。

光耦合器也被应用在用于驱动马达的IGBT闸级驱动器。然而，习知的包含光耦合器的IGBT闸级驱动器具有一个潜在缺陷，即单隔离输入信道依赖高压驱动器电路来实现所需要的通道间时序匹配与停滞时间。另一问题是，IGBT闸级驱动器依赖光耦合器来分离高端驱动电压和低端驱动电压，导致在低端开关过程中，电路中的寄生电感可能导致输出电压降至地电压以下；发生这种情况时，高端驱动器可能发生闩锁，并永久性损坏。

由上述说明可知，隔离介质必须具有优秀的抗共模瞬变抑制(CMTI)能力、功耗低、组件不易老化等优点。因此，必须寻找其它可以替代光电耦合组件、NVE磁性开关、GMR巨磁阻等隔离组件的器件以于输入电路及输出电路之间提供电气隔离功能。目前，已知电容与电感也同样具有电气隔离的功能。可以理解的，相较于市售的信号隔离器(IC)，电容与电感作为隔离介质的材料成本相对较低，因此，应考虑将电容或电感应用在一信号传输电路中，并提升此信号传输电路的抗共模瞬变抑制(CMTI)能力。

因此，本领域亟需一种新颖的隔离式信号传输电路。

发明内容

本发明主要目的在于提供一种隔离式信号传输电路，其可藉由一BFSK调制处理机制提供优秀的抗共模瞬变抑制(CMTI)能力，且能够在隔离低频噪声的情况下传输高频信号。

为达成上述目的，本发明提出一种隔离式信号传输电路，其包括：

一信号接收模块，耦接于一第一电源与一第一地端之间，用以接收一输入信号，并对该输入信号进行一BFSK调制处理后输出一差分信号；

一隔离介质，耦接该信号接收模块以接收该差分信号；以及

一信号输出模块，耦接于一第二电源与一第二地端之间，且同时耦接该隔离介质，用以透过该隔离介质接收该差分信号，且在对该差分信号进行一BFSK解调处理后提供一输出信号。

在一实施例中，该信号接收模块包括：

一电压频率转换单元，用以基于一第一阀值电压与一第二阀值电压产生一第一载波讯号和一第二载波讯号；

一多路器，耦接该输入信号及该电压频率转换单元，用以输出一第一调制信号或一第二调制信号；其中，该第一调制信号包含：于该输入信号为高电平时由该多路器选择输出的该第一载波讯号以及于该输入信号为低电平时由该多路器选择输出的该第二载波讯号，且该第二调制信号包含：于该输入信号为高电平时由该多路器选择输出的该第二载波讯号以及于该输入信号为低电平时由该多路器选择输出的该第一载波讯号；以及

一驱动单元，耦接该多路器，且具有一输入端以接收该第一调制信号或该第二调制信号，并具有两个输出端以输出该差分信号。

在一实施例中，该隔离介质为一高压电容器。

在一实施例中，该电压频率转换单元包括：

一第一电流源；

一第一P型MOS晶体管，是以其源极端耦接该第一电流源；

一第一N型MOS晶体管，其闸极端是与该第一P型MOS晶体管的闸极端耦接以形成一第一共接点，且其汲极端是与该第一P型MOS晶体管的汲极端耦接以形成一第二共接点；

一第二电流源，耦接该第一N型MOS晶体管的源极端；

一第一延时电容，其两端分别耦接至该第二共接点与该第一地端；

一第一比较器，其正输入端与负输入端分别耦接该第一阀值电压和该第二共接点；

一第二比较器，其负输入端与正输入端分别耦接该第二阀值电压和该第二共接点；

一第一反或逻辑闸，其一输入端耦接该第一比较器的输出端；

一第二反或逻辑闸，其一输入端耦接该第二比较器的输出端，其另一输入端与该第一反或逻辑闸的输出端耦接以形成一第三共接点，且其输出端耦接该第一反或逻辑闸的另一输入端；其中，该第三共接点耦接该第一共接点；

一D型正反器，具有一时钟信号接收端、一数据接收端、一数据输出端与一反相数据输出端；其中，该时钟信号接收端耦接该第三共接点，且该数据接收端耦接收该反相数据输出端；以及

一分频器，具有一信号接收端与一信号输出端，其中该信号接收端耦接该数据输出端；

其中，该D型正反器的该数据输出端用以输出具有一第一频率的该第一载波讯号，且该分频器的该信号输出端用以输出一第二频率的该第二载波讯号。

在一实施例中，该信号输出模块包括：

一滤波单元，是透过该隔离介质接收该差分信号，用以对该差分信号进行一高通滤波处理，进而输出一高频调制信号；

一频率电压转换单元，耦接该滤波单元，用以接收该高频调制信号，并将该高频调制信号转换成一电压信号；以及

一解调信号产生单元，耦接该频率电压转换单元与一参考电压，用以输出一解调信号；其中，该解调信号包含：该解调信号产生单元于该电压信号大于该参考电压时所输出的一高电平信号以及该解调信号产生单元于该电压信号小于该参考电压时所输出的一低电平信号。

在一实施例中，该滤波单元包括：

一第一电阻，其一端耦接至该隔离介质，且其另一端耦接至该第二地端；

一第二电阻，其一端耦接至该隔离介质，且其另一端耦接至该第二地端；其中，该第一电阻、该第二电阻与该隔离介质是组成具有二输入端与两个输出端的一第一级高通滤波器；

一第一电容，其一端耦接至该第一电阻；

一第三电阻，其一端耦接至该第一电容的另一端，且其另一端耦接至该第二地端；

一第二电容，其一端耦接至该第二电阻；

一第四电阻，其一端耦接至该第二电容的另一端，且其另一端耦接至该第二地端；其中，该第一电容、该第三电阻、该第二电容与该第四电阻是组成具有二输入端与两个输出端的一第二级高通滤波器；以及

一第三比较器，其两个输入端分别耦接至该第二级高通滤波器的所述两个输出端。

在一实施例中，该频率电压转换单元包括：

一第三电流源；

一第二P型MOS晶体管，是以其源极端耦接该第三电流源；

一第二N型MOS晶体管，其闸极端是与该第二P型MOS晶体管的闸极端耦接以形成一第四共接点，且其汲极端是与该第二P型MOS晶体管的汲极端耦接以形成一第五共接点；

一第二延时电容，其两端分别耦接至该第五共接点与该第二地端；

一第一反相器，其输入端与输出端分别耦接该第三比较器的输出端与该第四共接点；

一第四比较器，其正输入端与负输入端分别耦接一基础参考电压和该第二共接点；

一第一反及逻辑闸，其一输入端耦接该第四比较器的输出端，且其另一输入端耦接该第三比较器的输出端；

一第三P型MOS晶体管，其闸极端耦接该第一反及逻辑闸的输出端，其源极端耦接一第四电流源，且其汲极端耦接一第五电阻；以及

一输出电容，其两端分别耦接该第三P型MOS晶体管的汲极端与该第二地端。

在一实施例中，该解调信号产生单元包括一比较器，其正输入端与负输入端分别耦接该输出电容和该参考电压，且其输出端用以输出所述解调信号。

在一实施例中，该频率电压转换单元更进一步包括：

一第五电流源；

一第四P型MOS晶体管，是以其源极端耦接该第五电流源；

一第三N型MOS晶体管，其闸极端是与该第四P型MOS晶体管的闸极端耦接以形成一第六共接点，且其汲极端是与该第四P型MOS晶体管的汲极端耦接以形成一第七共接点；

一第三延时电容，其两端分别耦接至该第七共接点与该第二地端；

一第二反相器，其输入端与输出端分别耦接该第一反相器的输出端与该第六共接点；

一第五比较器，其正输入端与负输入端分别耦接该基础参考电压和该第七共接点；

一第二反及逻辑闸，其一输入端耦接该第五比较器的输出端，且其另一输入端耦接该第一反相器的输出端；

一第四P型MOS晶体管，其闸极端耦接该第二反及逻辑闸的输出端，且其源极端耦接该第四电流源，且其汲极端耦接该输出电容。

另外，本发明进一步提出一种通信装置，其具有如前所述的隔离式信号传输电路。

相较于现有技术，本发明的技术方案具备以下有益效果：

本发明提供了一种隔离式信号传输电路，其可藉由一BFSK调制处理机制提供优秀的抗共模瞬变抑制(CMTI)能力，且能够在隔离低频噪声的情况下传输高频信号。

附图说明

为进一步揭示本发明的具体技术内容，首先请参阅图示，其中：

图1为本发明隔离式信号传输电路的一实施例的电路方块图；

图2为图1的隔离式信号传输电路的一电压频率转换单元的一实施例的电路拓朴图；

图3为图1的隔离式信号传输电路的一工作时序波形图；

图4为为图1的隔离式信号传输电路的一滤波单元的一实施例的电路拓朴图；

图5为图1的隔离式信号传输电路的一频率电压转换单元的一实施例的电路拓朴图；

图6为图1的隔离式信号传输电路的另一工作时序波形图；

以及

图7为图1的隔离式信号传输电路的一频率电压转换单元的另一实施例的电路拓朴图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

请参阅图1，其为本发明的隔离式信号传输电路的一实施例的电路方块图。本发明的隔离式信号传输电路1可应用于一通信装置，以接收输入信号，利用内部的一信号接收模块11对该输入信号进行BFSK(binary frequency shift keying；二进制频率偏移调变)调制处理以产生差分信号(modulated differential signal)，接着透过内部的一隔离介质12将所述差分信号传送至一信号输出模块13；最终，该信号输出模块13对所述差分信号进行解调处理后提供一输出信号至后端的其它电路模块或单元。

依据本发明的设计，该信号接收模块11耦接于一第一电源VDD1与一第一地端GND1之间，用以接收一输入信号，并对该输入信号进行一BFSK调制处理后输出一差分信号。并且，由图1可知，该信号接收模块11包括一电压频率转换单元(Voltage-to-frequencyconverter,VFC)111、一多路器(Multiplexer)112与一驱动单元113。请同时参阅图2，其为图1的隔离式信号传输电路的一电压频率转换单元的一实施例的电路拓朴图。本发明是利用该电压频率转换单元111基于一第一阀值电压VTH1与一第二阀值电压VTH2产生一第一载波讯号(A)和一第二载波讯号(B)。在一实施例中，电压频率转换单元111包括：一第一电流源1111、一第一P型MOS晶体管1112、一第一N型MOS晶体管1113、一第二电流源1114、一第一延时电容1110、一第一比较器1115、一第二比较器1116、一第一反或逻辑闸1117、一第二反或逻辑闸1118、一D型正反器1119以及一分频器111A。

熟悉高频讯号传输电路的电子工程师应该知道，该第一电流源1111、该第一P型MOS晶体管1112、该第一N型MOS晶体管1113与该第二电流源1114是为一晶体管-晶体管逻辑缓冲电路(Transistor-transistor logic buffer,TTL buffer)，且其是与该第一延时电容1110共同组成一延时电路。更详细地说明，该第一P型MOS晶体管1112以其源极端耦接该第一电流源1111。此外，该第一N型MOS晶体管1113，其闸极端是与该第一P型MOS晶体管1112的闸极端耦接以形成一第一共接点1CP，其汲极端是与该第一P型MOS晶体管1112的汲极端耦接以形成一第二共接点2C，且其源极端耦接该第二电流源1114。另一方面，该第一延时电容1110的二端分别耦接至该第二共接点2CP与该第一地端GND1，且该第一比较器1115的正输入端与负输入端分别耦接该第一阀值电压VTH1和该第二共接点2CP。

承上述说明，该第二比较器1116的负输入端与正输入端分别耦接该第二阀值电压VTH2和该第二共接点2CP，且该第一反或逻辑闸1117以一输入端耦接该第一比较器1115的输出端。值得注意的是，该第二反或逻辑闸1118，其一输入端耦接该第二比较器1116的输出端，其另一输入端与该第一反或逻辑闸1117的输出端耦接以形成一第三共接点3CP，且其输出端耦接该第一反或逻辑闸1117的另一输入端。并且，由图2可知该第三共接点3CP耦接该第一共接点1CP。再者，该D型正反器1119具有一时钟信号接收端、一数据接收端、一数据输出端与一反相数据输出端；其中，该时钟信号接收端耦接该第三共接点3CP，且该数据接收端耦接收该反相数据输出端。进一步地，该分频器111A具有一信号接收端与一信号输出端，其中该信号接收端耦接该数据输出端。

依据本发明的设计，第一阀值电压VTH1被设为高阀值，第二阀值电压VTH2被设为低阀值，且第一延时电容1110为一充电电容，其充电时间t1与放电时间t2可透过如下式(1)与式(2)计算。

t1＝Cdelay1*(VTH1-VTH2)/Idealy1………(1)

t2＝Cdelay1*(VTH1-VTH2)/Idealy2………(2)

于上式(1)与式(2)中，Idealy1为第一电流源1111所提供的定电流，Idealy2为第二电流源1114所提供的定电流，且Cdelay1为该第一延时电容1110的电容值。补充说明的是，充电过程为将电压从VTH2充电至VTH1，且放电过程为将电压从VTH1放电至VTH2。并且，在Idealy1＝Idealy2的情况下可推得如下式(3)。

Fcarrier＝Idelay1/(4*Cdelay1*(VTH1-VTH2))………(3)

更详细地说明，Idelay1为第一电流源1111所提供的定电流，且第一电流源1111为一电流镜，其基于一带隙参考电压所提供的一带隙基准电压VBG和负载电阻(RL)而产生Idelay1，同时VTH1与VTH2是由带隙基准电压VBG分压获得；因此，可将前述几个条件表征如下式(4)、式(5)和式(6)。

VTH1＝K1*VBG………(4)

VTH2＝K2*VBG………(5)

Idelay1＝Kx*VBG/RL………(6)

其中，K1与K2为分压参数，而Kx为电流镜的复制倍数。接着，将式(4)、式(5)和式(6)带入上式(3)中以后，即可获得如下式(7)。

Fcarrier1＝Kx/(4*Cdelay1*(K1-K2)*RL)………(7)

特别说明的是，Fcarrier1为透过该D型正反器1119输出的一第一载波信号(A)的频率，且该第一载波信号(A)亦同时被传送至后级的该分频器111A。由图2可知，所述分频器111A包括N个D型正反器，且N个所述D型正反器彼此之间是采前后级串接。该第一载波信号(A)是由该分频器111A转换成一第二载波信号(B)，且该第二载波信号(B)的频率可由下式(8)获得。

Fcarrier2＝Kx/(4*Cdelay1*(K1-K2)*RL*2N)………(8)

请重复参阅图1与图2，并请同时参阅图3，其为图1的隔离式信号传输电路的一工作时序波形图。依据本发明的设计，耦接第一电源VDD1与第一地端GND1的信号接收模块11用以接收一输入信号，使得其内部的电压频率转换单元111会基于第一阀值电压VTH1与第二阀值电压VTH2产生一第一载波讯号(A)和一第二载波讯号(B)。进一步地，耦接该输入信号及该电压频率转换单元111的多路器112便会对应地输出一第一调制信号(I)或一第二调制信号(II)至驱动单元113。由上式(7)、式(8)与图3可知，该第一调制信号(I)包含：于该输入信号为高电平时由该多路器112选择输出的该第一载波讯号(A)以及于该输入信号为低电平时由该多路器112选择输出的该第二载波讯号(B)。另一方面，第二调制信号(II)则包含：于该输入信号为高电平时由该多路器112选择输出的该第二载波讯号(B)以及于该输入信号为低电平时由该多路器112选择输出的该第一载波讯号(A)。当然，在以其一输入端接收所述第一调制信号(I)或所述第二调制信号(II)后，该驱动单元113便以其两个输出端输出一差分信号至后级的隔离介质12。

特别地，本发明采用一高压电容器做为所述隔离介质12，并以一滤波单元131、一频率电压转换单元132、以及一解调信号产生单元133组成所述信号输出模块13。请参照图4，其为图1的隔离式信号传输电路的一滤波单元的一实施例的电路拓朴图。依据本发明的设计，该滤波单元131是透过该隔离介质12接收该差分信号，用以对该差分信号进行一高通滤波处理，进而输出一高频调制信号。并且，滤波单元131的电路组成包括：一第一电阻1311、一第二电阻1312、一第一电容1313、一第三电阻1315、一第二电容1314、一第四电阻1316以及一第三比较器1317。如图4中的虚线方框所示，该第一电阻1311、该第二电阻1312与该隔离介质12是组成具有二输入端与两个输出端的一第一级高通滤波器；其中，该第一电阻1311的二端分别耦接至该隔离介质12与该第二地端GND2，且该第二电阻1312的二端分别耦接至该隔离介质12与该第二地端GND2。另一方面，如图4中的另一虚线方框所示，该第一电容1313、该第三电阻1315、该第二电容1314与该第四电阻1316是组成具有二输入端与两个输出端的一第二级高通滤波器；其中，该第一电容1313以其一端耦接至该第一电阻1311，且该第三电阻1315的二端分别耦接至该第一电容1313的另一端和该第二地端GND2。再者，该第二电容1314以其一端耦接至该第二电阻1312，且该第四电阻1316的二端分别耦接至该第二电容1314的另一端和该第二地端GND2。

值得特别说明的是，透过该隔离介质输入的该差分信号在经过第一级高通滤波器与第二级高通滤波器的高通滤波处理后，其电压通常会比较低，因此，该第三比较器1317以其两个输入端分别耦接至该第二级高通滤波器的所述两个输出端，用以将差分信号的电压值(电平)提升至第二电源VDD2的电压值(电平)。

继续地参阅图1，并请同时参阅图5，其为图1的隔离式信号传输电路的一频率电压转换单元的一实施例的电路拓朴图。于本发明中，该频率电压转换单元132耦接该滤波单元131，用以接收由该滤波单元131所输出的一高频调制信号，并接着将该高频调制信号转换成一电压信号。由图5可知，频率电压转换单元132包括：一第三电流源1321、一第二P型MOS晶体管1322、一第二N型MOS晶体管1323、一第二延时电容1324、一第一反相器1325、一第四比较器1326、一第一反及逻辑闸1327、一第三P型MOS晶体管1328、一第四电流源1329、一第五电阻132A以及一输出电容132B。

熟悉高频讯号传输电路的电子工程师应该知道，该第一反相器1325、该第三电流源1321、该第二P型MOS晶体管1322与该第二N型MOS晶体管1323亦组成一晶体管-晶体管逻辑缓冲电路(Transistor-transistor logic buffer,TTL buffer)，且其是与该第二延时电容1324共同组成一延时电路。更详细地说明，该第二P型MOS晶体管1322以其源极端耦接该第三电流源1321。并且，该第二N型MOS晶体管1323的闸极端是与该第二P型MOS晶体管1322的闸极端耦接以形成一第四共接点4CP，且其汲极端是与该第二P型MOS晶体管1322的汲极端耦接以形成一第五共接点5CP。再者，该第二延时电容1324的二端分别耦接至该第五共接点5CP与该第二地端GND2，且该第一反相器1325的输入端与输出端分别耦接该第三比较器1317的输出端与该第四共接点4CP。另一方面，该第四比较器1326的正输入端与负输入端分别耦接一基础参考电压VREF0和该第二共接点5CP，且该第一反及逻辑闸1327的一输入端耦接该第四比较器1326的输出端，而其另一输入端则耦接该第三比较器1317的输出端。由图5可知，该第三P型MOS晶体管1328的闸极端耦接该第一反及逻辑闸1327的输出端，其源极端耦接一第四电流源1329，且其汲极端耦接一第五电阻132A。并且，该输出电容132B的二端分别耦接该第三P型MOS晶体管1328的汲极端与该第二地端GND2。

由图5的电路拓图可知，该频率电压转换单元132透过该第一反相器1325接收传送自该第三比较器1317的该高频调制信号，并透过该第三P型MOS晶体管1328与该输出电容132B输出所述电压讯号至后级的解调信号产生单元133。特别地，本发明是采用一比较器1331作为所述解调信号产生单元133，如图5所示，其正输入端与负输入端分别耦接该输出电容132B和一参考电压VREF。易于理解的，只要选择合适的参考电压VREF，便可以令Fcarrier1所对应的电压信号大于参考电压VREF，并同时令Fcarrier2所对应的电压信号小于参考电压VREF。如此设计，则该解调信号产生单元133在接收传送自该频率电压转换单元132的该电压信号，便会接着输出一解调信号；其中，该解调信号包含：该解调信号产生单元133于该电压信号大于该参考电压VREF时所输出的一高电平信号以及该解调信号产生单元133于该电压信号小于该参考电压VREF时所输出的一低电平信号。

图6为图1的隔离式信号传输电路的另一工作时序波形图。依据本发明的设计，耦接第一电源VDD1与第一地端GND1的信号接收模块11用以接收一输入信号，使得其内部的电压频率转换单元111会基于第一阀值电压VTH1与第二阀值电压VTH2产生一第一载波讯号(A)和一第二载波讯号(B)。进一步地，耦接该输入信号及该电压频率转换单元111的多路器112便会对应地输出一第一调制信号(I)或一第二调制信号(II)至驱动单元113。并且，第一调制信号(I)或一第二调制信号(II)在经过该滤波单元131的高通滤波处理之后，即透过该第三比较器1317输出高频调制信号。

进一步地，由图5的电路图可知，由该第一反相器1325、该第三电流源1321、该第二P型MOS晶体管1322、该第二N型MOS晶体管1323与该第二延时电容1324共同组成的延时电路又进一步地与该第四比较器1326组成所谓的单稳态触发(one shot)电路。如图6所示，第四比较器1326的输出信号为一方波信号，且此方波信号的产生由输入信号的上升沿来触发。并且，方波信号用以控制该第三P型MOS晶体管1328的开/关，以决定该第四电流源1329对该第五电阻132A提供电流。因此，输入信号的频率便决定电流流过第五电阻132A的平均大小值，亦即决定了解调信号的输出电压的大小。

图5中的大虚线方框内该些电路单元是依据传送自第三比较器1317的高频调制信号的上升沿，来产生one shot信号，亦即，用以控制该第三P型MOS晶体管1328的开/关的方波信号。其中，one shot信号的延时时间(Tdelay)由Idelay2、Cdelay2与Vth决定。Idelay2为第三电流源1321所提供的定电流的值，且Cdelay2为第二延时电容1324的电容值。另一方面，Vth为一阀值电压，即为图5中所标示的基础参考电压VREF0。因此，频率电压转换单元132所输出的电压信号(Vout)可透过下式(9)、(10)、(11)、和(12)求得。

Tdelay＝Cdelay2*Vth/Idelay2………(9)

Iout＝Ka*Idelay2………(10)

Vout＝Iout*Tdelay*Fcarrier*Rout………(11)

Vout＝Ka*Rout*Cdelay2*Vth*Fcarrier………(12)

其中，Iout为该第四电流源1329所提供的定电流的值，且Ka为Iout与Idelay2的电流镜射倍数。Rout则为该第五电阻132A的电阻值。易于理解的，频率电压转换单元132所输出的电压信号(Vout)，其电压值(电平)正比于载波频率，同时也正比于Rout(第五电阻132A)、Cdelay2(第二延时电容1324)与基础参考电压VREF0。

图7为图1的隔离式信号传输电路的一频率电压转换单元的另一实施例的电路拓朴图。比较图5与图7可以轻易发现，图7所示的频率电压转换单元132是更包括：一第五电流源1321’、一第四P型MOS晶体管1322’、一第三N型MOS晶体管1323’、一第三延时电容1324’、一第二反相器1325’、一第五比较器1326’、一第二反及逻辑闸1327’以及一第四P型MOS晶体管1328’。其中，该第四P型MOS晶体管1322’以其源极端耦接该第五电流源1321’。并且，该第三N型MOS晶体管1323’的闸极端是与该第四P型MOS晶体管1322’的闸极端耦接以形成一第六共接点6CP，且其汲极端是与该第四P型MOS晶体管1322’的汲极端耦接以形成一第七共接点7CP。

承上述说明，该第三延时电容1324’的二端分别耦接至该第七共接点7CP与该第二地端GND2，且该第二反相器1325’的输入端与输出端分别耦接该第一反相器1325的输出端与该第六共接点6CP。再者，该第五比较器1326’的正输入端与负输入端分别耦接该基础参考电压VREF0和该第七共接点7CP，且该第二反及逻辑闸1327’的一输入端耦接该第五比较器1326’的输出端，且其另一输入端耦接该第一反相器1325的输出端。另一方面，该第四P型MOS晶体管1328’，其闸极端耦接该第二反及逻辑闸1327’的输出端，且其源极端耦接该第四电流源1329，且其汲极端耦接该输出电容132B。特别地，具有如图7所示的电路拓朴的该频率电压转换单元，其输出的电压信号(Vout)可透过下式(13)求得。

Vout＝2*Ka*Rout*Cdelay2*Vth*Fcarrier………(13)

如此，上述是已完整且清楚地说明本发明的隔离式信号传输电路及利用其的通信装置；并且，经由上述可得知本发明具有下列的优点：

本发明的隔离式信号传输电路可藉由一高压电容作为一信号接收模块与一信号输出模块之间的一隔离介质，及藉由一BFSK调制机制调制信号，以提供优秀的抗共模瞬变抑制(CMTI)能力，从而在传输高频信号时有效隔离低频噪声。

本发明所公开的，为优选实施例的一种，但凡局部的变更或修饰而源于本发明的技术思想而为本领域技术人员所易于推知，皆不脱离本发明的专利权保护范围。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围内。

Claims (8)

1.一种隔离式信号传输电路，其特征在于，其包括：

一信号接收模块(11)，耦接于一第一电源VDD1与一第一地端GND1之间，用以接收一输入信号，并对该输入信号进行一BFSK调制处理后输出一差分信号；

一隔离介质(12)，耦接该信号接收模块(11)以接收该差分信号；以及

一信号输出模块(13)，耦接于一第二电源VDD2与一第二地端GND2之间，且同时耦接该隔离介质(12)，用以透过该隔离介质(12)接收该差分信号，且在对该差分信号进行一BFSK解调处理后提供一输出信号；

该信号接收模块(11)包括：

一电压频率转换单元(111)，用以基于一第一阀值电压VTH1与一第二阀值电压VTH2产生一第一载波讯号(A)和一第二载波讯号(B)；

一多路器(112)，耦接该输入信号及该电压频率转换单元(111)，用以输出一第一调制信号(I)或一第二调制信号(II)；其中，该第一调制信号(I)包含：于该输入信号为高电平时由该多路器(112)选择输出的该第一载波讯号(A)以及于该输入信号为低电平时由该多路器(112)选择输出的该第二载波讯号(B)，且该第二调制信号(II)包含：于该输入信号为高电平时由该多路器(112)选择输出的该第二载波讯号(B)以及于该输入信号为低电平时由该多路器(112)选择输出的该第一载波讯号(A)；以及

一驱动单元(113)，耦接该多路器(112)，且具有一输入端以接收该第一调制信号(I)或该第二调制信号(II)，并具有两个输出端以输出该差分信号；

该隔离介质(12)为一高压电容器。

2.根据权利要求1所述的隔离式信号传输电路，其特征在于，该电压频率转换单元(111)包括：

一第一电流源(1111)；

一第一P型MOS晶体管(1112)，是以其源极端耦接该第一电流源(1111)；

一第一N型MOS晶体管（1113），其闸极端是与该第一P型MOS晶体管（1112）的闸极端耦接以形成一第一共接点1CP，且其汲极端是与该第一P型MOS晶体管(1112)的汲极端耦接以形成一第二共接点2CP；

一第二电流源(1114)，耦接该第一N型MOS晶体管(1113)的源极端；

一第一延时电容(1110)，其两端分别耦接至该第二共接点2CP与该第一地端GND1；

一第一比较器(1115)，其正输入端与负输入端分别耦接该第一阀值电压VTH1和该第二共接点2CP；

一第二比较器(1116)，其负输入端与正输入端分别耦接该第二阀值电压VTH2和该第二共接点2CP；

一第一反或逻辑闸(1117)，其一输入端耦接该第一比较器(1115)的输出端；

一第二反或逻辑闸(1118)，其一输入端耦接该第二比较器(1116)的输出端，其另一输入端与该第一反或逻辑闸(1117)的输出端耦接以形成一第三共接点3CP，且其输出端耦接该第一反或逻辑闸(1117)的另一输入端；其中，该第三共接点3CP耦接该第一共接点1CP；

一D型正反器(1119)，具有一时钟信号接收端、一数据接收端、一数据输出端与一反相数据输出端；其中，该时钟信号接收端耦接该第三共接点3CP，且该数据接收端耦接收该反相数据输出端；以及

一分频器(111A)，具有一信号接收端与一信号输出端，其中该信号接收端耦接该数据输出端；

其中，该D型正反器(1119)的该数据输出端用以输出一第一频率的该第一载波讯号(A)，且该分频器(111A)的该信号输出端用以输出一第二频率的该第二载波讯号(B)。

3.根据权利要求2所述的隔离式信号传输电路，其特征在于，该信号输出模块(13)包括：

一滤波单元(131)，是透过该隔离介质(12)接收该差分信号，用以对该差分信号进行一高通滤波处理，进而输出一高频调制信号；

一频率电压转换单元(132)，耦接该滤波单元(131)，用以接收该高频调制信号，并将该高频调制信号转换成一电压信号；以及

一解调信号产生单元(133)，耦接该频率电压转换单元(132)与一参考电压VREF，用以输出一解调信号；其中，该解调信号包含：该解调信号产生单元(133)于该电压信号大于该参考电压VREF时所输出的一高电平信号以及该解调信号产生单元(133)于该电压信号小于该参考电压VREF时所输出的一低电平信号。

4.根据权利要求3所述的隔离式信号传输电路，其特征在于，该滤波单元(131)包括：

一第一电阻(1311)，其一端耦接至该隔离介质(12)，且其另一端耦接至该第二地端GND2；

一第二电阻(1312)，其一端耦接至该隔离介质(12)，且其另一端耦接至该第二地端GND2；其中，该第一电阻(1311)、该第二电阻(1312)与该隔离介质(12)是组成具有二输入端与两个输出端的一第一级高通滤波器；

一第一电容(1313)，其一端耦接至该第一电阻(1311)；

一第三电阻(1315)，其一端耦接至该第一电容(1313)的另一端，且其另一端耦接至该第二地端GND2；

一第二电容(1314)，其一端耦接至该第二电阻(1312)；

一第四电阻(1316)，其一端耦接至该第二电容(1314)的另一端，且其另一端耦接至该第二地端GND2；其中，该第一电容(1313)、该第三电阻(1315)、该第二电容(1314)与该第四电阻(1316)是组成具有二输入端与两个输出端的一第二级高通滤波器；以及

一第三比较器(1317)，其两个输入端分别耦接至该第二级高通滤波器的所述两个输出端。

5.根据权利要求4所述的隔离式信号传输电路，其特征在于，该频率电压转换单元(132)包括：

一第三电流源(1321)；

一第二P型MOS晶体管(1322)，是以其源极端耦接该第三电流源(1321)；

一第二N型MOS晶体管(1323)，其闸极端是与该第二P型MOS晶体管(1322)的闸极端耦接以形成一第四共接点4CP，且其汲极端是与该第二P型MOS晶体管(1322)的汲极端耦接以形成一第五共接点5CP；

一第二延时电容(1324)，其两端分别耦接至该第五共接点5CP与该第二地端GND2；

一第一反相器(1325)，其输入端与输出端分别耦接该第三比较器(1317)的输出端与该第四共接点4CP；

一第四比较器(1326)，其正输入端与负输入端分别耦接一基础参考电压VREF0和该第五共接点5CP；一第一反及逻辑闸(1327)，其一输入端耦接该第四比较器(1326)的输出端，且其另一输入端耦接该第三比较器(1317)的输出端；

一第三P型MOS晶体管(1328)，其闸极端耦接该第一反及逻辑闸(1327)的输出端，其源极端耦接一第四电流源(1329)，且其汲极端耦接一第五电阻(132A)；以及

一输出电容(132B)，其两端分别耦接该第三P型MOS晶体管(1328)的汲极端与该第二地端GND2。

6.根据权利要求5所述的隔离式信号传输电路，其特征在于，该解调信号产生单元（133）包括一比较器(1331)，其正输入端与负输入端分别耦接该输出电容（132B）和该参考电压VREF，且其输出端用以输出所述解调信号。

7.根据权利要求6所述的隔离式信号传输电路，其特征在于，该频率电压转换单元(132)更包括：

一第五电流源(1321’)；

一第四P型MOS晶体管(1322’)，是以其源极端耦接该第五电流源(1321’)；

一第三N型MOS晶体管(1323’)，其闸极端是与该第四P型MOS晶体管(1322’)的闸极端耦接以形成一第六共接点6CP，且其汲极端是与该第四P型MOS晶体管(1322’)的汲极端耦接以形成一第七共接点7CP；

一第三延时电容(1324’)，其两端分别耦接至该第七共接点7CP与该第二地端GND2；

一第二反相器(1325’)，其输入端与输出端分别耦接该第一反相器(1325)的输出端与该第六共接点6CP；

一第五比较器(1326’)，其正输入端与负输入端分别耦接该基础参考电压VREF0和该第七共接点7CP；

一第二反及逻辑闸(1327’)，其一输入端耦接该第五比较器(1326’)的输出端，且其另一输入端耦接该第一反相器(1325)的输出端；以及

一第四P型MOS晶体管(1328’)，其闸极端耦接该第二反及逻辑闸(1327’)的输出端，且其源极端耦接该第四电流源(1329)，且其汲极端耦接该输出电容(132B)。

8.一种通信装置，其具有权利要求1至7项中任一项所述的隔离式信号传输电路。