CN114978144A - 一种提升电容式数字隔离器共模脉冲抑制能力的电路 - Google Patents

Abstract

本发明提供一种噪声抑制电路及电容式数字隔离器。所述噪声抑制电路包括：噪声检测模块，连接于隔离电容的输出端，用于通过偏置电阻检测噪声信号在其上的压降变化，并在偏置电阻上的压降大于设定阈值时产生使能信号；逻辑锁存模块，连接于所述噪声检测模块的输出端，用于接收调制信号的解调输出信号，并在所述使能信号有效时，对所述解调输出信号进行锁存。本发明提供的噪声抑制电路能够提升电容式数字隔离器的共模脉冲抑制能力。

Description

一种提升电容式数字隔离器共模脉冲抑制能力的电路

技术领域

本发明涉及一种噪声抑制电路，特别是涉及一种适用于电容式数字隔离器的噪声抑制电路。

背景技术

数字隔离器是一种用于电气隔离的芯片，电气隔离通常是将低压域和高圧域之间通过介质进行隔离，而数字信号则通过一定的传输方式进行传输。数字隔离器的隔离方式主要分为光耦隔离、电容隔离、电感隔离三种。光耦隔离方式利用光、电之间的转化来传输信号，这种方式不仅传输延时长而且寿命较短，只适合于低速、低成本、对可靠性要求不高的应用，已经不能满足现在系统对隔离器的性能要求。随着工业电子领域对于电子设备性能要求的不断提升，数字隔离器正朝小体积、低功耗、速度快等方向快速发展，电感隔离和电容隔离在一些场合中逐步取代光电隔离。电容隔离利用耐压电容耦合信号，因具有传输延时短、耐压电压等级高、抗电磁干扰能力强等特点被广泛采用。

数字隔离器一个重要的指标参数就是共模脉冲抑制能力(Common modetransient immunity,CMTI，也称为共模瞬态抗扰度)，这一指标通常与dv/dt噪声有着紧密联系。数字隔离器工作时，高压侧的地信号VEE是浮动的，以半桥结构应用为例，高端功率器件的开通与关断会导致数字隔离器芯片中的高压侧浮动地快速上升和下降。这一电压变化会在隔离电容上产生位移电流，根据关系式

VEE快速上升将产生流向芯片低压侧输出级的电流；VEE快速下降则会产生流向高压侧芯片的电流。不论哪种位移电流，都会对芯片的信号传输造成影响，最终导致芯片输出信号错误。

图1显示现有技术中的电容式数字隔离器的dv/dt噪声的产生过程。当高压侧浮动地VEE快速变化时，经过隔离电容产生位移电流I₁、I₂，此电流在低压侧输出缓冲级MOS管的导通电阻上形成压降，影响正常的信号传输。同时，位移电流也会在电阻R上产生压降，影响高压侧的共模电平。

目前相关商用产品的CMTI能力一般在100kV/μs，极少数文献中的研究成果可达到200kV/μs，其中为了提高CMTI能力增加了大量的传输延时。目前常用的dv/dt噪声抑制技术按照原理主要分为两类：(1)采用脉冲滤波器：利用RC延时网络对一定宽度的毛刺进行滤除，这一技术的缺点在于能够滤除的噪声宽度相当有限且会引入额外的传输延时。(2)采用共模噪声消除技术：dv/dt噪声普遍具有共模噪声的特性，即两个信号传输路径上的噪声同时出现且噪声波形相同，此技术利用噪声信号的共模特性来消除噪声。上述常用方法的不足之处在于，由于工艺偏差或版图不匹配等因素可能导致dv/dt噪声无法完全消除。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提升电容式数字隔离器的共模脉冲抑制能力的电路，用于解决现有技术中dv/dt噪声无法完全消除甚至会引入额外的传输延时的问题。

为实现上述目的及其他相关目的，本发明提供一种噪声抑制电路，适用于电容式数字隔离器，所述噪声抑制电路包括：噪声检测模块，连接于隔离电容的输出端，用于通过偏置电阻检测噪声信号在其上的压降变化，并在偏置电阻上的压降大于设定阈值时产生使能信号；逻辑锁存模块，连接于所述噪声检测模块的输出端，用于接收调制信号的解调输出信号，并在所述使能信号有效时，对所述解调输出信号进行锁存。

可选地，所述噪声检测模块包括：偏置电阻，连接于隔离电容和浮动地之间，用于分别检测正向噪声信号及反向噪声信号在其上的压降变化；正向噪声检测单元，连接于所述偏置电阻的两端，用于在所述偏置电阻上的正向压降大于设定阈值时，产生一正向有效信号；反向噪声检测单元，连接于所述偏置电阻的两端，用于在所述偏置电阻上的反向压降大于设定阈值时，产生一反向有效信号；异或运算单元，连接于所述正向噪声检测单元的输出端及所述反向噪声检测单元的输出端，用于对所述正向噪声检测单元及所述反向噪声检测单元的输出进行异或运算，以得到所述使能信号。

可选地，所述正向噪声检测单元包括：第一二极管及第一电流镜支路，其中，所述第一电流镜支路包括第一晶体管、第二晶体管及第一电阻；所述第一二极管的阳极与所述偏置电阻的第一端子相连接，所述第一二极管的阴极与所述第一晶体管的漏极和栅极、所述第二晶体管的栅极相连接，所述第二晶体管的漏极与所述第一电阻的第一端子相连接并作为所述正向噪声检测单元的输出端，所述第一电阻的第二端子接入电源电压，所述第一晶体管的源极、所述第二晶体管的源极与所述偏置电阻的第二端子相连接；所述反向噪声检测单元包括：第二二极管及第二电流镜支路，其中，所述第二电流镜支路包括第三晶体管、第四晶体管及第二电阻；所述第三晶体管的源极、所述第四晶体管的源极与所述偏置电阻的第一端子相连接，所述第三晶体管的漏极和栅极与所述第二二极管的阴极、所述第四晶体管的栅极相连接，所述第二二极管的阳极与所述偏置电阻的第二端子相连接，所述第四晶体管的漏极与所述第二电阻的第一端子相连接并作为所述反向噪声检测单元的输出端，所述第二电阻的第二端子接入电源电压。

可选地，所述逻辑锁存模块包括：逻辑运算单元，连接于所述噪声检测模块的输出端，用于对所述使能信号及所述解调输出信号进行逻辑运算处理，以产生有效的复位信号及置位信号；RS锁存器，连接于所述逻辑运算单元的输出端，用于根据有效的复位信号及置位信号，对所述解调输出信号进行锁存。

可选地，所述逻辑运算单元包括：第一与门、第二与门、第一或门及第二或门，所述第一与门的第一输入端接入使能信号的反相信号，所述第一与门的第二输入端接入所述解调输出信号，所述第一与门的输出端与所述第一或门的第一输入端相连接，所述第一或门的第二输入端接入所述使能信号，所述第一或门的输出端作为所述逻辑运算单元的第一输出端，所述第二与门的第一输入端接入所述使能信号的反相信号，所述第二与门的第二输入端接入所述解调输出信号的反相信号，所述第二与门的输出端与所述第二或门的第一输入端相连接，所述第二或门的第二输入端接入所述使能信号，所述第二或门的输出端作为所述逻辑运算单元的第二输出端。

可选地，所述逻辑运算单元还包括：第一反相器及第二反相器，所述第一反相器用于得到所述使能信号的反相信号，所述第二反相器用于得到所述解调输出信号的反相信号。

可选地，所述逻辑运算单元还包括：至少一个缓冲器，设于所述第一或门及/或所述第二或门的输入端。

另一方面，本发明还提供一种电容式数字隔离器，包括：低压调制部分、高压解调部分及隔离电容部分，所述隔离电容部分连接于所述低压调制部分与所述高压解调部分之间；其中，所述高压解调部分设有如上任一项所述的噪声抑制电路。

如上所述，本发明提供的一种噪声抑制电路以及电容式数字隔离器，具有以下有益效果：能够检测并屏蔽dv/dt噪声的影响，实现对dv/dt噪声的免疫，提高电容式数字隔离器的CMTI能力。

附图说明

图1显示为现有技术中的电容式数字隔离器的dv/dt噪声的产生过程示意图。

图2显示为本发明的具有噪声抑制电路的数字隔离器示意图。

图3显示为本发明的噪声检测模块示意图。

图4显示为本发明的逻辑锁存模块示意图。

图5显示为本发明的噪声抑制电路的关键节点波形示意图。

图6为在100kV/μs的dv/dt噪声下，噪声抑制电路的关键节点仿真波形。

图7为在300kV/μs的dv/dt噪声下，噪声抑制电路的关键节点仿真波形。

元件标号说明

10 电容式数字隔离器

11 低压调制部分

12 隔离电容部分

13 高压解调部分

131 噪声抑制电路

1311 噪声检测模块

1311_1 正向噪声检测单元

1311_2 反向噪声检测单元

1311_3 异或运算单元

132 逻辑锁存模块

1321 逻辑运算单元

1322 RS锁存器

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图2所示，本实施例提供一种噪声抑制电路131，适用于电容式数字隔离器，所述噪声抑制电路131包括：噪声检测模块1311，连接于隔离电容的输出端，用于通过偏置电阻检测噪声信号在其上的压降变化，并在偏置电阻上的压降大于设定阈值时产生使能信号ENP；逻辑锁存模块132，连接于所述噪声检测模块1311的输出端，用于接收调制信号的解调输出信号Y，并在所述使能信号ENP有效时，对所述解调输出信号进行锁存。

作为示例，如图3所示，所述噪声检测模块1311包括：偏置电阻R，连接于隔离电容C和浮动地VEE之间，用于分别检测正向(从隔离电容C流向浮动地VEE，即，从低压侧流向高压侧)噪声信号及反向(从浮动地VEE流向隔离电容C，即，从高压侧流向低压侧)噪声信号在其上的压降变化；正向噪声检测单元1311_1，连接于所述偏置电阻R的两端，用于在所述偏置电阻上的正向压降大于设定阈值时，产生一正向有效信号；反向噪声检测单元1311_2，连接于所述偏置电阻R的两端，用于在所述偏置电阻上的反向压降大于设定阈值时，产生一反向有效信号；异或运算单元1311_3，连接于所述正向噪声检测单元1311_1的输出端及所述反向噪声检测单元1311_2的输出端，用于对所述正向噪声检测单元1311_1及所述反向噪声检测单元1311_2的输出进行异或运算，以得到所述使能信号ENP。

具体的，如图3所示，所述正向噪声检测单元1311_1包括：第一二极管D1及第一电流镜支路，其中，所述第一电流镜支路包括第一晶体管M1、第二晶体管M2及第一电阻R1；所述第一二极管D1的阳极与所述偏置电阻R的第一端子相连接，所述第一二极管D1的阴极与所述第一晶体管M1的漏极和栅极、所述第二晶体管M2的栅极相连接，所述第二晶体管M2的漏极与所述第一电阻R1的第一端子相连接并作为所述正向噪声检测单元1311_1的输出端，所述第一电阻R1的第二端子接入电源电压，所述第一晶体管M1的源极、所述第二晶体管M2的源极与所述偏置电阻R的第二端子相连接；所述反向噪声检测单元1311_2包括：第二二极管D2及第二电流镜支路，其中，所述第二电流镜支路包括第三晶体管M3、第四晶体管M4及第二电阻R2；所述第三晶体管M3的源极、所述第四晶体管M4的源极与所述偏置电阻R的第一端子相连接，所述第三晶体管M3的漏极和栅极与所述第二二极管D2的阴极、所述第四晶体管M4的栅极相连接，所述第二二极管D2的阳极与所述偏置电阻R的第二端子相连接，所述第四晶体管M4的漏极与所述第二电阻R2的第一端子相连接并作为所述反向噪声检测单元1311_2的输出端，所述第二电阻R2的第二端子接入电源电压。其中，所述正向噪声检测单元1311_1中的第一二极管D1、第一晶体管M1、第二晶体管M2及第一电阻R1分别与所述反向噪声检测单元1311_2第二二极管D2、第三晶体管M3、第四晶体管M4及第二电阻R2完全相同(即参数和/或尺寸相同)，以使所述正向噪声检测单元1311_1和所述反向噪声检测单元1311_2具有相同的设定阈值。实际应用中，可通过选择不同参数和/或尺寸的元器件来调整设定阈值。

作为示例，如图2所示，所述逻辑锁存模块132包括：逻辑运算单元1321，连接于所述噪声检测模块1311的输出端，用于对所述使能信号ENP及所述解调输出信号进行逻辑运算处理，以产生有效的复位信号及置位信号；RS锁存器1322，连接于所述逻辑运算单元1321的输出端，用于根据有效的复位信号及置位信号，对所述解调输出信号进行锁存。

具体的，如图4所示，所述逻辑运算单元1321包括：第一与门、第二与门、第一或门及第二或门，所述第一与门的第一输入端接入使能信号ENP的反相信号，所述第一与门的第二输入端接入所述解调输出信号，所述第一与门的输出端与所述第一或门的第一输入端相连接，所述第一或门的第二输入端接入所述使能信号ENP，所述第一或门的输出端作为所述逻辑运算单元的第一输出端，所述第二与门的第一输入端接入所述使能信号ENP的反相信号，所述第二与门的第二输入端接入所述解调输出信号的反相信号，所述第二与门的输出端与所述第二或门的第一输入端相连接，所述第二或门的第二输入端接入所述使能信号ENP，所述第二或门的输出端作为所述逻辑运算单元的第二输出端。

具体的，所述逻辑运算单元1321还包括：第一反相器及第二反相器，所述第一反相器用于得到所述使能信号ENP的反相信号，所述第二反相器用于得到所述解调输出信号的反相信号。

具体的，所述逻辑运算单元1321还包括：至少一个缓冲器，设于所述第一或门及/或所述第二或门的输入端。缓冲器用来调整传输延时，可根据具体的需要而设置。

下面基于图3和4阐明噪声抑制电路的工作原理。

当dv/dt噪声发生时，会在偏置电阻R上产生压降，此压降超过设定阈值后，噪声检测单元中的相应二极管以及电流镜支路会迅速导通，即噪声抑制电路开始工作。

具体而言，当高压侧浮动地VEE快速上升时，会在偏置电阻R上产生压降，此压降超过设定阈值后，第二二极管D2以及第二电流镜支路(M3,M4,R2)迅速导通；相应地，CMTI+的节点电位被拉低。使能信号ENP由CMTI+和CMTI-异或运算后得到，一旦CMTI+的节点电位被拉低，则使能信号ENP的电位被拉高。一旦使能信号ENP被拉高，则使能后续的逻辑锁存模块132，RS锁存器1322工作在锁存模式。

当高压侧浮动地VEE快速下降时，也会在偏置电阻R上产生压降，此压降超过设定阈值后，第一二极管D1以及第一电流镜支路(M1,M2,R1)迅速导通；相应地，CMTI-的节点电位被拉低。使能信号ENP由CMTI+和CMTI-异或运算后得到，一旦CMTI-的节点电位被拉低，则使能信号ENP的电位被拉高。一旦使能信号ENP被拉高，则使能后续的逻辑锁存模块132，RS锁存器1322工作在锁存模式。

由以上分析可知，信号在正常传输时，CMTI+以及CMTI-两端电位为高；而当高压侧浮动地VEE快速变化引起偏置电阻R两端的压降超过设定阈值时，CMTI+以及CMTI-两者之一的节点电位会被拉低。使能信号ENP由CMTI+和CMTI-异或运算后得到，一旦CMTI+以及CMTI-两者之一的节点电位被拉低，则使能信号ENP的电位被拉高。一旦使能信号ENP被拉高，则使能后续的逻辑锁存模块132，RS锁存器1322工作在锁存模式。

具体而言，通过逻辑锁存模块132中的逻辑运算单元对信号ENP及信号Y进行逻辑运算处理的真值关系如表1；可见，一旦使能信号ENP被拉高，将使RS锁存器1322工作在锁存模式，以对其输出Q进行锁存，从而屏蔽dv/dt噪声对输出Q的影响。

表1噪声抑制电路真值表

实施例二

如图2所示，本实施例提供一种电容式数字隔离器10，所述电容式数字隔离器10包括：低压调制部分11、高压解调部分13及隔离电容部分12，所述隔离电容部分12连接于所述低压调制部分11与所述高压解调部分13之间；其中，所述高压解调部分13设有如上所述的噪声抑制电路131。所述低压调制部分11对输入信号进行调制以产生调制信号；所述隔离电容部分12对所述低压调制部分11和所述高压解调部分13进行电气隔离，并对所述低压调制部分11产生的调制信号进行耦合传输；所述高压解调部分13对调制信号进行解调以产生解调输出信号，并基于噪声抑制电路131进行dv/dt噪声抑制，以此屏蔽dv/dt噪声对解调输出信号的影响。

图5显示为本发明的噪声抑制电路131中各关键节点的波形示意图。其中信号Y为不具有噪声抑制电路131时电容式数字隔离器的输出信号(即经过如图2所示的预放大器以及调制器后输出的带有毛刺的信号)，VEE快速变化引起信号Y翻转造成传输错误。

信号Q为采用噪声抑制电路131后，经过噪声抑制电路131进行噪声消除后的输出信号。当噪声产生时，噪声检测模块1311对VEE进行检测。如果VEE的变化速率未超过设定阈值，逻辑锁存模块132对信号ENP及信号Y进行逻辑运算后不触发RS锁存器的锁存功能。而一旦VEE的变化速率超过设定阈值，使能信号ENP立即被拉高并使能后续的逻辑锁存模块132。根据真值关系，当使能信号ENP为高电位时，RS锁存器1322的两个输入端RN和SN为高电位，使得RS锁存器1322工作在锁存模式，以此屏蔽dv/dt噪声的影响。经过噪声抑制电路131进行噪声消除后的输出信号Q的波形表明，信号传输成功实现了对噪声的免疫，极大的提高了电容式数字隔离器的CMTI能力。

图6和图7分别为在100kV/μs以及300kV/μs的dv/dt噪声下，噪声抑制电路中各关键节点的仿真波形。由此可见，数字隔离器的输出都没有产生毛刺和错误，证明本发明提出的噪声抑制电路极大的提升了电容式数字隔离器的CMTI能力，且两种噪声情况下的传输延时均为12ns，可见在提高CMTI能力的同时并无额外增加的延时。

综上所述，本发明提供了一种提升电容式数字隔离器CMTI能力的噪声抑制电路以及设有所述噪声抑制电路的电容式数字隔离器，与现有技术所采用的噪声消除原理不同，本发明通过分析电容式数字隔离器在传输信号过程中特有的dv/dt噪声特性，利用噪声信号在芯片内部传输路径中的电阻上的压降变化来检测dv/dt噪声，且后续通过传输信号的逻辑关系设计数字逻辑电路对输出信号进行锁存，以屏蔽dv/dt噪声的影响，极大的提高了数字隔离器的CMTI能力。所以，本发明有效克服了现有技术中的dv/dt噪声无法完全消除甚至会引入额外的传输延时的缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种噪声抑制电路，适用于电容式数字隔离器，其特征在于，所述噪声抑制电路包括：

噪声检测模块，连接于隔离电容的输出端，用于通过偏置电阻检测噪声信号在其上的压降变化，并在偏置电阻上的压降大于设定阈值时产生使能信号；

逻辑锁存模块，连接于所述噪声检测模块的输出端，用于接收调制信号的解调输出信号，并在所述使能信号有效时，对所述解调输出信号进行锁存。

2.根据权利要求1所述的噪声抑制电路，其特征在于：所述噪声检测模块包括：

偏置电阻，连接于隔离电容和浮动地之间，用于分别检测正向噪声信号及反向噪声信号在其上的压降变化；

正向噪声检测单元，连接于所述偏置电阻的两端，用于在所述偏置电阻上的正向压降大于设定阈值时，产生一正向有效信号；

反向噪声检测单元，连接于所述偏置电阻的两端，用于在所述偏置电阻上的反向压降大于设定阈值时，产生一反向有效信号；

异或运算单元，连接于所述正向噪声检测单元的输出端及所述反向噪声检测单元的输出端，用于对所述正向噪声检测单元及所述反向噪声检测单元的输出进行异或运算，以得到所述使能信号。

3.根据权利要求2所述的噪声抑制电路，其特征在于：所述正向噪声检测单元包括：第一二极管及第一电流镜支路，其中，所述第一电流镜支路包括第一晶体管、第二晶体管及第一电阻；所述第一二极管的阳极与所述偏置电阻的第一端子相连接，所述第一二极管的阴极与所述第一晶体管的漏极和栅极、所述第二晶体管的栅极相连接，所述第二晶体管的漏极与所述第一电阻的第一端子相连接并作为所述正向噪声检测单元的输出端，所述第一电阻的第二端子接入电源电压，所述第一晶体管的源极、所述第二晶体管的源极与所述偏置电阻的第二端子相连接；所述反向噪声检测单元包括：第二二极管及第二电流镜支路，其中，所述第二电流镜支路包括第三晶体管、第四晶体管及第二电阻；所述第三晶体管的源极、所述第四晶体管的源极与所述偏置电阻的第一端子相连接，所述第三晶体管的漏极和栅极与所述第二二极管的阴极、所述第四晶体管的栅极相连接，所述第二二极管的阳极与所述偏置电阻的第二端子相连接，所述第四晶体管的漏极与所述第二电阻的第一端子相连接并作为所述反向噪声检测单元的输出端，所述第二电阻的第二端子接入电源电压。

4.根据权利要求1所述的噪声抑制电路，其特征在于：所述逻辑锁存模块包括：

逻辑运算单元，连接于所述噪声检测模块的输出端，用于对所述使能信号及所述解调输出信号进行逻辑运算处理，以产生有效的复位信号及置位信号；

RS锁存器，连接于所述逻辑运算单元的输出端，用于根据有效的复位信号及置位信号，对所述解调输出信号进行锁存。

5.根据权利要求4所述的噪声抑制电路，其特征在于：所述逻辑运算单元包括：第一与门、第二与门、第一或门及第二或门，所述第一与门的第一输入端接入使能信号的反相信号，所述第一与门的第二输入端接入所述解调输出信号，所述第一与门的输出端与所述第一或门的第一输入端相连接，所述第一或门的第二输入端接入所述使能信号，所述第一或门的输出端作为所述逻辑运算单元的第一输出端，所述第二与门的第一输入端接入所述使能信号的反相信号，所述第二与门的第二输入端接入所述解调输出信号的反相信号，所述第二与门的输出端与所述第二或门的第一输入端相连接，所述第二或门的第二输入端接入所述使能信号，所述第二或门的输出端作为所述逻辑运算单元的第二输出端。

6.根据权利要求5所述的噪声抑制电路，其特征在于：所述逻辑运算单元还包括：第一反相器及第二反相器，所述第一反相器用于得到所述使能信号的反相信号，所述第二反相器用于得到所述解调输出信号的反相信号。

7.根据权利要求5所述的噪声抑制电路，其特征在于：所述逻辑运算单元还包括：至少一个缓冲器，设于所述第一或门及/或所述第二或门的输入端。

8.一种电容式数字隔离器，其特征在于，所述电容式数字隔离器包括：低压调制部分、高压解调部分及隔离电容部分，所述隔离电容部分连接于所述低压调制部分与所述高压解调部分之间；其中，所述高压解调部分设有如权利要求1至7任一项所述的噪声抑制电路。

Images