CN106130536B - 电平转换电路及电子设备 - Google Patents
电平转换电路及电子设备 Download PDFInfo
- Publication number
- CN106130536B CN106130536B CN201610443285.5A CN201610443285A CN106130536B CN 106130536 B CN106130536 B CN 106130536B CN 201610443285 A CN201610443285 A CN 201610443285A CN 106130536 B CN106130536 B CN 106130536B
- Authority
- CN
- China
- Prior art keywords
- phase inverter
- low frequency
- output end
- level
- shifting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 230000005611 electricity Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 27
- 101150110971 CIN7 gene Proteins 0.000 description 30
- 101150110298 INV1 gene Proteins 0.000 description 30
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 30
- 238000010586 diagram Methods 0.000 description 16
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 7
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 5
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Abstract
本发明实施例提供一种电平转换电路，包括第一反相器、耦合电容、第二反相器、偏置电阻及低频重建电路；所述第一反相器的输入端用于输入第一电平域的第一信号，所述第一反相器的输出端与所述耦合电容的一端连接；所述第二反相器的输入端与所述耦合电容的另一端连接，所述第二反相器的输出端用于输出第二电平域的第二信号；所述偏置电阻的第一端与所述第二反相器的输入端连接，所述偏置电阻的第二端与所述低频重建电路连接；所述低频重建电路还与所述第一反相器的输出端或所述第二反相器的输出端连接，用于为所述偏置电阻提供偏置电压。另，本发明实施例还提供一种电子设备。所述电平转换电路可以减少电平转换过程中的低频损失。
Description
技术领域
本发明涉及电子技术领域，尤其涉及一种电平转换电路及应用该电平转换电路的电子设备。
背景技术
当前工业及消费领域中高速串行接口的应用越来越广泛，芯片设计中的高速逻辑电路速度也越来越快。芯片内的数字码流通常为低电压，但芯片接口电位通常为高电压，这样就需要一个电平转换电路来进行数字码流的电平转换。随着数字电路的频率越来越高，对这种电平转换电路的速度要求也越来越高。同时，由于芯片接口的电压一般保持不变而内部数字电压越来越低，使得这种电平转换电路的设计难度也越来越高。目前，常用的电平转换电路主要有如下几种：
(1)锁存器结构的电平转换电路，如图1所示。工作原理如下：首先，输入信号由输入端IN输入，电平为VDDL，并提供给MN0；同时，输入信号经过反相器INV0产生反向信号，电平也为VDDL，并提供给MN1；则MN0、MN1其中一者的输入为VDDL，另一者的输入为0电平。比如，当输入信号为‘1’即电压VDDL时，MN0导通，当MN0在VDDL电位下的电流能力大于MP0在OUT为‘0’时的电流能力时，MP1的栅极被拉低。最后在MP0和MP1组成的锁存结构下，输出端OUT被拉高，变为VDDH电平，完成电平转换。该电平转换电路具有如下缺点：因为MN0，MN1是高压管，并且栅电压为VDDL，管子不能完全开启，导致MN0，MN1的电流能力受限，并且MN0和MP0之间存在电流竞争过程，在高速应用中有可能来不及翻转。
(2)Class AB放大器结构的电平转换电路，如图2所示。工作原理如下：首先，输入信号由输入端IN输入，电平为VDDL域，并提供给MN0；同时，输入信号经过反相器INV0产生反向信号，电平也为VDDL，并提供给MN1；则MN0、MN1其中一者的输入为VDDL，另一者的输入为0电平。比如，当输入信号为‘1’即电压VDDL时，MN0导通，下拉MP0和MP1的栅极电位。当MP1的栅极电位下降时，VDDH通过MP1向OUT节点充电，同时另外一边MN1关闭。最后，输出端OUT被拉高到VDDH电平，完成电平转换。该电平转换电路具有如下缺点：信号有畸变，并且信号上拉和下拉的途径不一致，造成输出端OUT的信号上升和下降延时不一致。同时，MN0和MP0之间的输出共模直流电平随P/N ratio和VDDL、VDDH变化，很难保持在VDDH/2附近，也会造成输出端OUT的信号上升和下降延时不一致。此外，和图1所示电平转换电路类似，由于MN0、MN1不能完全有效开启，导致MN0，MN1的电流能力受限。
(3)自偏置交流耦合(Self-biased AC coupled)电平转换电路，如图3所示。工作原理如下：首先，输入信号由输入端IN输入，经过VDDL电平域的反相器INV0驱动电容C0的一端；电容C0另一端的电压幅度随VDDL电平域的输入信号变化。由于电阻R0和电容C0的高通滤波作用，VDDH电平域的反相器INV1的翻转阈值被自动偏置到反相器INV1的输入端。最后，反相器INV1翻转产生输出端OUT的VDDH电平，完成电平转换。该电平转换电路具有如下缺点：因为R0和C0可以等效为一个高通滤波器，那么输入信号低频分量不为零时，输出信号会产生低频损失，随之产生畸变，从而产生码间串扰。
(4)钳位交流耦合(Clamp based AC coupled)电平转换电路，如图3所示。工作原理如下：首先，输入信号由输入端IN输入，经过VDDL电平域的反相器INV0驱动电容C0的一端；电容C0另一端的电压幅度随VDDL电平域的输入信号变化。由于二极管D0(导通压降为Vth)对反相器INV1的输入端构成钳位作用，当反相器INV1输入端的电压低过Vbottom时，Vbottom对INV1的输入端充电，这样INV1输入端的最低电压被固定在Vbottom上，通过对Vbottom的选取，可以其处在INV1的翻转阈值周围。最后，反相器INV1翻转产生输出端OUT的VDDH电平，完成电平转换。该电平转换电路具有如下缺点：因为二极管D0对INV1的输入端单向充电，当INV1输入端的电位高于最低电位Vbottom时，信号没有偏置能力，随着噪声的因素，输出变得不可控。通常采用微弱的漏电流Ileak来保证INV1的输入端的信号在一定时间T0内会降到Vbottom，从而让电路恢复正常。同时，如果在T0时间内输入信号没有翻转，当输入信号一直为高电平时，INV1的输入端的电位始终高于Vbottom，导致电路不能正常工作。
综上，现有的电平转换电路存在电平转换速度慢、功耗大、低频损失畸变等问题，从而无法适应高速逻辑电路的运算速度不断提升以及内部数字电压逐渐降低的发展趋势。
发明内容
本发明实施例提供一种电平转换电路，以解决现有技术中电平转换电路存在电平转换速度慢、功耗大、低频损失畸变等问题，以使得电平转换速度得到提升，同时减少电平转换过程中的低频损失并降低功耗。
本发明实施例第一方面提供一种电平转换电路，包括第一反相器、耦合电容、第二反相器、偏置电阻及低频重建电路；所述第一反相器的输入端用于输入第一电平域的第一信号，所述第一反相器的输出端与所述耦合电容的一端连接；所述第二反相器的输入端与所述耦合电容的另一端连接，所述第二反相器的输出端用于输出第二电平域的第二信号；所述偏置电阻的第一端与所述第二反相器的输入端连接，所述偏置电阻的第二端与所述低频重建电路连接；所述低频重建电路还与所述第一反相器的输出端或所述第二反相器的输出端连接，用于为所述偏置电阻提供偏置电压。
所述电平转换电路通过设置所述低频重建电路，并将所述低频重建电路与所述第一反相器的输出端或所述第二反相器的输出端连接，从而使得所述低频重建电路可以根据所述第一电平域的第一信号或所述第二电平域的第二信号对电平转换过程中信号的低频分量进行重建，解决了交流耦合电平转换电路中，当输入信号的低频分量不为零时，输出信号会产生低频损失，从而使得输出信号畸变，并导致码间串扰的问题。
结合第一方面，在第一方面的第一种可能的实现方式中，所述低频重建电路包括加法器，所述加法器包括第一输入端、第二输入端和输出端，所述第一输入端与所述第一反相器的输出端连接，所述第二输出端用于输入预设参考电压，所述加法器的输出端与所述偏置电阻的第二端连接。
所述低频重建电路通过设置所述加法器，并将所述加法器的第一输入端与所述第一反相器的输出端连接，以及在所述加法器的第二输出端输入所述预设参考电压，进而根据所述参考电压和所述第一信号的电压为所述偏置电阻提供偏置电压，由于所述偏置电压中包含第一信号的低频分量，从而可以有效对第一信号在通过所述耦合电容时造成的低频损失进行补偿，从而使得所述第二电平域输出的第二信号不会因为交流耦合造成的低频损失而产生畸变，有利于提升电平转换的精度，减少码间串扰。
结合第一方面第一种可能的实现方式，在第一方便的第二种可能的实现方式中，所述预设参考电压为所述第二电平域的电源电压与所述第一电平域的电源电压之差的一半。
结合第一方面第一种可能的实现方式或第一方面第二种可能的实现方式，在第一方便的第三种可能的实现方式中，所述偏置电压等于所述第一信号的电压与所述预设参考电压之和。
结合第一方面或第一方面第一种可能的实现方式或第一方面第二种可能的实现方式，在第一方面的第四种可能的实现方式中，所述耦合电容与所述偏置电阻形成高频信号通路，所述低频重建电路形成低频信号通路，所述高频信号通路的带宽为W1，所述低频信号通路的带宽为W0，且满足关系W0>>W1。
结合第一方面，在第一方面的第五种可能的实现方式中，所述低频重建电路包括第一电阻、第二电阻、第三反相器及第四反相器，所述第三反相器的输入端与所述第二反相器的输出端连接，所述第三反相器的输出端与所述第二电阻的第一端连接，所述第二电阻的第二端与所述偏置电阻的第二端及所述第一电阻的第一端连接，所述第一电阻的第二端与所述第四反相器的输出端连接，所述第四反相器的输入端与所述第四反相器的输出端连接。
所述低频重建电路通过所述第二电平域输出的第二信号的后验值对所述偏置电阻进行反馈偏置，即为所述偏置电阻提供偏置电压，从而实现了低速电平转换功能，解决了交流耦合电平转换电路中，当输入信号的低频分量不为零时，输出信号会产生低频损失，从而使得输出信号畸变，并导致码间串扰的问题。
结合第一方面第五种可能的实现方式，在第一方面的第六种可能的实现方式中，所述第三反相器与所述第四反相器工作于所述第二电平域，且所述第四反相器为所述第二反相器的镜像，用于提供与所述第二反相器相同的阈值电压给所述第一电阻的第二端。
结合第一方面第五种可能的实现方式，在第一方面的第七种可能的实现方式中，所述第二反相器的输出电阻的阻值为Rout，所述偏置电阻的阻值为R0，所述第一电阻的阻值为R1，所述第二电阻的阻值为R2，并满足关系Rout<<R0，Rout<<R1，Rout<<R2。
结合第一方面第七种可能的实现方式，在第一方面的第八种可能的实现方式中，所述第一电阻和第二电阻的阻值满足关系(R1+R2)/R1＝VDDH/VDDL，且R2||R1>>R0，其中，VDDL为所述第一电平域的电源电压，VDDH为所述第二电平域的电源电压。
结合第一方面第七种可能的实现方式或第一方面第八种可能的实现方式，在第一方便的第九种可能的实现方式中，所述偏置电压等于所述第一信号的电压与电压Vth*R2/(R1+R2)之和，其中，Vth为所述第四反相器的阈值电压。
结合第一方面第九种可能的实现方式，在第一方面的第十种可能的实现方式中，所述第二信号与所述第一信号之间满足关系：OUT＝IN*VDDH/VDDL，其中，IN为所述第一信号的电压，OUT为所述第二信号OUT的电压，VDDL为所述第一电平域的电源电压，VDDH为所述第二电平域的电源电压。
本发明实施例第二方面提供一种电子设备，所述电子设备包括如本发明实施例第一方面或第一方面第一种可能的实现方式至第一方面第十种可能的实现方式中任意一种可能的实现方式所述的电平转换电路。
所述电子设备通过设置所述电平转换电路，从而可以实现信号从第一电平域转换至第二电平域时不会因为交流耦合电容的高通滤波作用而导致低频损失，提升电平转换的精度，减少信号畸变，并可有效提升店铺转换速度以及降低码间串扰。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术中以及本发明实施例描述中所需要使用的附图作简单地介绍。
图1是现有技术中第一种电平转换电路的结构示意图；
图2是现有技术中第二种电平转换电路的结构示意图；
图3是现有技术中第三种电平转换电路的结构示意图；
图4是现有技术中第四种电平转换电路的结构示意图；
图5是本发明实施例提供的电平转换电路的第一种结构示意图；
图6是图5所示电平转换电路的仿真信号波形示意图；
图7是本发明实施例提供的电平转换电路的第二种结构示意图；
图8是图7所示电平转换电路的仿真信号波形示意图。
具体实施方式
下面将结合附图，对本发明的实施例进行描述。
本发明实施例中提供一种电平转换电路，其可以应用于高速串行接口、逻辑运算芯片、有高低压切换的PLL鉴相器以及差分信号的电平转换等场景中，实现从第一电平域到第二电平域的高速电平转换，并根据第一电平域的输入信号对电平转换过程中的低频损失进行动态补偿，从而减小电平转换过程中的信号畸变，降低码间串扰，提升电平转换精度。
请参阅图5，在本发明一个实施例中，提供一种电平转换电路50，其包括第一反相器INV0、耦合电容C0、第二反相器INV1、偏置电阻R0及低频重建电路51。所述第一反相器INV0的输入端用于输入第一电平域VDDL的第一信号IN，所述第一反相器INV0的输出端与所述耦合电容C0的一端连接。所述第二反相器INV1的输入端与所述耦合电容C0的另一端连接，所述第二反相器INV1的输出端用于输出第二电平域VDDH的第二信号OUT。所述偏置电阻R0的第一端与所述第二反相器INV1的输入端连接，所述偏置电阻R0的第二端与所述低频重建电路51连接。所述低频重建电路51还与所述第一反相器INV0的输出端连接，用于为所述偏置电阻R0提供偏置电压Vbias。
在本实施例中，所述第一反相器INV0工作于第一电平域VDDL，所述第二反相器INV1工作于第二电平域VDDH。所述第一电平域VDDL包括第一电源(图未示)，用于为所述第一反相器INV0提供第一工作电压，所述第二电平域VDDH包括第二电源(图未示)，用于为所述第二反相器INV1提供第二工作电压。所述第二工作电压高于所述第一工作电压。例如，所述第一工作电压可以为1.2V，所述第二工作电压可以为3.3V。
所述低频重建电路51包括加法器ADDER，所述加法器ADDER包括第一输入端511、第二输入端512和输出端513，所述第一输入端511与所述第一反相器INV0的输出端连接，所述第二输出端512用于输入预设参考电压Vref，所述输出端513与所述偏置电阻R0的第二端连接。所述预设参考电压Vref为所述第一信号IN由所述第一电平域VDDL到所述第二电平域VDDH所需要提高的电压。在本实施例中，所述预设参考电压Vref为所述第二电平域VDDH的电源电压(即第二工作电压)与所述第一电平域VDDL的电源电压(即第一工作电压)之差的一半。所述偏置电压Vbias等于所述第一信号IN的电压与所述预设参考电压Vref之和。可以理解，图5中-Vref表示所述第二输出端512输入的信号的相位与第一信号IN相反，即与所述第一反相器INV0的输出端的信号相位相同，从而保证电平转换过程中信号的低频部分与高频部分具有相同的相位。
在本实施例中，所述耦合电容C0与所述偏置电阻R0形成高频信号通路，所述低频重建电路51形成低频信号通路(AUX path)，假设所述高频信号通路的带宽为W1，所述低频信号通路的带宽为W0，则所述电平转换电路50的系统传输函数可以表达为：H(s)＝w0/(s+w0)*w1/(s+w1)+s/(s+w1)。若所述低频信号通路的带宽W0与高频信号通路的带宽W1满足关系W0>>W1，即所述低频重建电路的带宽W0大于所述高频信号通路的带宽W1至少一个数量级(W0/W1大于或等于10)时，所述系统传输函数H(s)近似等于1，即当W0>>W1时，所述电平转换电路50近似为无损全通系统。
请参阅图6，图6为图5所示电平转换电路50的仿真信号波形示意图。其中，图6(a)所示为第一电平域VDDL输入的第一信号IN的波形示意图，图6(b)所示为第二电平域VDDH输出的第二信号OUT的波形示意图。图6(a)和图6(b)中横坐标单位为秒(S)，纵坐标单位为伏(V)，仿真信号的频率为4.5Gbps。对比图6(a)和图6(b)可以看出，经过所述电平转换电路50进行电平转换之后，得到的第二电平域VDDH输出的第二信号OUT与第一电平域VDDL输入的第一信号IN在波形上基本相同，输出信号相对于输入信号没有畸变，具有较好的电平转换效果。
综上，通过在所述电平转换电路50中设置所述低频重建电路51，为所述第一信号IN提供低频通路，进而根据所述参考电压Vref和所述第一信号IN的电压为所述偏置电阻R0提供偏置电压Vbias，有效解决了交流耦合电平转换电路中，当输入信号的低频分量不为零时，输出信号会产生低频损失，从而使得输出信号畸变，并导致码间串扰的问题。
请参阅图7，在本发明另一个实施例中，还提供第一种电平转换电路70，其包括第一反相器INV0、耦合电容C0、第二反相器INV1、偏置电阻R0及低频重建电路71。所述第一反相器INV0的输入端用于输入第一电平域VDDL的第一信号IN，所述第一反相器INV0的输出端与所述耦合电容C0的一端连接。所述第二反相器INV1的输入端与所述耦合电容C0的另一端连接，所述第二反相器INV1的输出端用于输出第二电平域VDDH的第二信号OUT。所述偏置电阻R0的第一端与所述第二反相器INV1的输入端连接，所述偏置电阻R0的第二端与所述低频重建电路71连接。所述低频重建电路71还与所述第二反相器INV1的输出端连接，用于为所述偏置电阻R0提供偏置电压Vbias。
所述低频重建电路71包括第一电阻R1、第二电阻R2、第三反相器INV2及第四反相器INV3，所述第三反相器INV2的输入端与所述第二反相器INV1的输出端连接，所述第三反相器INV2的输出端与所述第二电阻R2的第一端连接，所述第二电阻R2的第二端与所述偏置电阻R0的第二端及所述第一电阻R1的第一端连接，所述第一电阻R1的第二端与所述第四反相器INV3的输出端连接，所述第四反相器INV3的输入端与所述第四反相器INV3的输出端连接。
在本实施例中，所述第一反相器INV0工作于第一电平域VDDL，所述第二反相器INV1、所述第三反相器INV2与所述第四反相器INV3工作于所述第二电平域VDDH，所述第一电平域VDDL包括第一电源(图未示)，用于为所述第一反相器INV0提供第一工作电压，所述第二电平域VDDH包括第二电源(图未示)，用于为所述第二反相器INV1、所述第三反相器INV2及所述第四反相器INV3提供第二工作电压。所述第二工作电压高于所述第一工作电压。例如，所述第一工作电压可以为1.2V，所述第二工作电压可以为3.3V。所述第四反相器INV3为所述第二反相器INV1的镜像，用于提供与所述第二反相器INV1相同的阈值电压Vth给所述第一电阻R1的第二端。在本实施例中，所述第二反相器的输出电阻的阻值为Rout，所述偏置电阻的阻值为R0，所述第一电阻的阻值为R1，所述第二电阻的阻值为R2，并满足关系Rout<<R0，Rout<<R1，Rout<<R2，即所述第二反相器INV1的输出电阻的阻值Rout要远小于R0、R1及R2。在本实施例中，Rout要远小于R0指：R0与Rout的比值大于或等于10。
在本实施例中，所述第一电阻R1和第二电阻R2的阻值满足关系(R1+R2)/R1＝VDDH/VDDL，且R2||R1>>R0。其中，VDDL为所述第一电平域的电源电压，VDDH为所述第二电平域的电源电压，R2||R1>>R0即R2与R1并联后的总的阻值要远大于R0，其中，远大于指R2与R1并联后的总的阻值与R0的比值大于或等于10。
在本实施例中，利用第二电平域VDDH输出的第二信号OUT的后验值对所述偏置电阻R0进行反馈偏置。当信号完全无损通过时，所述第二信号OUT与所述第一信号IN之间满足关系：OUT＝IN*VDDH/VDDL。然后，通过所述低频重建电路71对第二信号OUT进行直流偏移，通过控制所述第二电阻R2与所述第一电阻R1的比例使得Vbias＝(OUT-Vth)/(R2+R1)*R1+Vth，结合所述第二信号OUT与所述第一信号IN之间的关系，可得，Vbias＝IN+Vth*R2/(R2+R1)。即，所述偏置电压Vbias等于所述第一信号IN的电压与电压Vth*R2/(R1+R2)之和，其中，Vth为所述第四反相器的阈值电压。
请参阅图8，图8为图7所示电平转换电路70的仿真信号波形示意图。其中，图8(a)所示为第一电平域VDDL输入的第一信号IN的波形示意图，图8(b)所示为第二电平域VDDH输出的第二信号OUT的波形示意图。图8(a)和图8(b)中横坐标单位为秒(S)，纵坐标单位为伏(V)，仿真信号的频率为4.5Gbps。对比图8(a)和图8(b)可以看出，经过所述电平转换电路70进行电平转换之后，得到的第二电平域VDDH输出的第二信号OUT与第一电平域VDDL输入的第一信号IN相比，保留了部分低频信号，从而使得输出信号相对于输入信号畸变较小，即所述电平转换电路70具有较好的电平转换效果。
综上，通过在所述电平转换电路70中设置所述低频重建电路71，并通过所述第二电平域VDDH输出的第二信号OUT的后验值对所述偏置电阻R0进行反馈偏置，即为所述偏置电阻R0提供偏置电压Vbias，从而实现了低速电平转换功能，解决了交流耦合电平转换电路中，当输入信号的低频分量不为零时，输出信号会产生低频损失，从而使得输出信号畸变，并导致码间串扰的问题。
此外，本发明实施例还提供一种电子设备，包括如图5所示实施例中所述的电平转换电路50或图7所示实施例中所述的电平转换电路70。可以理解，所述电子设备可以是包括高速串行接口的用户终端设备，如智能手机、平板电脑、笔记本电脑、台式计算机等，也可以是逻辑运算芯片、有高低压切换的PLL鉴相器以及差分信号的电平转换器等。可以理解，当所述电子设备为差分信号的电平转换器时，所述低频重建电路还可以根据差分信号之间的互补信号来对低频分量进行重建。
以上所揭露的仅为本发明的优选实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (11)
1.一种电平转换电路，其特征在于，包括第一反相器、耦合电容、第二反相器、偏置电阻及低频重建电路；所述第一反相器的输入端用于输入第一电平域的第一信号，所述第一反相器的输出端与所述耦合电容的一端连接；所述第二反相器的输入端与所述耦合电容的另一端连接，所述第二反相器的输出端用于输出第二电平域的第二信号；所述偏置电阻的第一端与所述第二反相器的输入端连接，所述偏置电阻的第二端与所述低频重建电路连接；所述低频重建电路还与所述第一反相器的输出端或所述第二反相器的输出端连接，用于为所述偏置电阻提供偏置电压；
其中，当所述低频重建电路还与所述第一反相器的输出端连接时，所述低频重建电路包括加法器；或者，
当所述低频重建电路还与所述第二反相器的输出端连接时，所述低频重建电路包括第一电阻、第二电阻、第三反相器和第四反相器。
2.如权利要求1所述的电平转换电路，其特征在于，当所述低频重建电路包括加法器时所述加法器包括第一输入端、第二输入端和输出端，所述第一输入端与所述第一反相器的输出端连接，所述第二输入 端用于输入预设参考电压，所述加法器的输出端与所述偏置电阻的第二端连接。
3.如权利要求2所述的电平转换电路，其特征在于，所述预设参考电压为所述第二电平域的电源电压与所述第一电平域的电源电压之差的一半。
4.如权利要求2或3所述的电平转换电路，其特征在于，所述偏置电压等于所述第一信号的电压与所述预设参考电压之和。
5.如权利要求1-3任意一项所述的电平转换电路，其特征在于，所述耦合电容与所述偏置电阻形成高频信号通路，所述低频重建电路形成低频信号通路，所述高频信号通路的带宽为W1，所述低频信号通路的带宽为W0，且满足关系W0>>W1。
6.如权利要求1所述的电平转换电路，其特征在于，当所述第三反相器的输入端与所述第二反相器的输出端连接时，所述第三反相器的输出端与所述第二电阻的第一端连接，所述第二电阻的第二端与所述偏置电阻的第二端及所述第一电阻的第一端连接，所述第一电阻的第二端与所述第四反相器的输出端连接，所述第四反相器的输入端与所述第四反相器的输出端连接。
7.如权利要求6所述的电平转换电路，其特征在于，所述第三反相器与所述第四反相器工作于所述第二电平域，且所述第四反相器为所述第二反相器的镜像，用于提供与所述第二反相器相同的阈值电压给所述第一电阻的第二端。
8.如权利要求6所述的电平转换电路，其特征在于，所述第二反相器的输出电阻的阻值为Rout，所述偏置电阻的阻值为R0，所述第一电阻的阻值为R1，所述第二电阻的阻值为R2，并满足关系Rout<<R0，Rout<<R1，Rout<<R2。
9.如权利要求8所述的电平转换电路，其特征在于，所述第一电阻和第二电阻的阻值满足关系(R1+R2)/R1＝VDDH/VDDL，且R2||R1>>R0，其中，VDDL为所述第一电平域的电源电压，VDDH为所述第二电平域的电源电压。
10.如权利要求8或9所述的电平转换电路，其特征在于，所述偏置电压等于所述第一信号的电压与电压Vth*R2/(R1+R2)之和，其中，Vth为所述第四反相器的阈值电压。
11.一种电子设备，其特征在于，包括如权利要求1-10任意一项所述的电平转换电路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610443285.5A CN106130536B (zh) | 2016-06-20 | 2016-06-20 | 电平转换电路及电子设备 |
| PCT/CN2017/075601 WO2017219700A1 (zh) | 2016-06-20 | 2017-03-03 | 电平转换电路及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610443285.5A CN106130536B (zh) | 2016-06-20 | 2016-06-20 | 电平转换电路及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106130536A CN106130536A (zh) | 2016-11-16 |
| CN106130536B true CN106130536B (zh) | 2019-06-14 |
Family
ID=57470092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610443285.5A Active CN106130536B (zh) | 2016-06-20 | 2016-06-20 | 电平转换电路及电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106130536B (zh) |
| WO (1) | WO2017219700A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106130536B (zh) * | 2016-06-20 | 2019-06-14 | 华为技术有限公司 | 电平转换电路及电子设备 |
| CN107180143A (zh) * | 2017-06-16 | 2017-09-19 | 郑州云海信息技术有限公司 | 一种分析编码对信号传输影响的拓扑、方法及pcb走线方法 |
| US10498315B2 (en) * | 2018-03-05 | 2019-12-03 | Texas Instruments Incorporated | Level shifter circuit |
| CN109245757A (zh) * | 2018-11-08 | 2019-01-18 | 苏州云芯微电子科技有限公司 | 一种基于电容耦合的共模电平转换电路 |
| CN109687862A (zh) * | 2019-02-14 | 2019-04-26 | 上海艾为电子技术股份有限公司 | 一种双向电平转换电路和双向电平转换芯片 |
| CN110417403A (zh) * | 2019-07-31 | 2019-11-05 | 上海华力微电子有限公司 | 一种高速电位平移电路 |
| CN117478139A (zh) * | 2023-12-21 | 2024-01-30 | 上海芯炽科技集团有限公司 | 一种高速低电压adc的乘法模数转换器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667824A (zh) * | 2008-09-03 | 2010-03-10 | 奕力科技股份有限公司 | 电压电平转换电路 |
| CN102270984A (zh) * | 2011-07-01 | 2011-12-07 | 清华大学 | 一种正高压电平转换电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030654B2 (en) * | 2003-08-22 | 2006-04-18 | Idaho Research Foundation, Inc. | Low voltage to extra high voltage level shifter and related methods |
| US8907712B2 (en) * | 2012-03-27 | 2014-12-09 | Mediatek Inc. | Level shifter circuits capable of dealing with extreme input signal level voltage drops and compensating for device PVT variation |
| CN103856205B (zh) * | 2012-12-05 | 2016-04-20 | 艾尔瓦特集成电路科技（天津）有限公司 | 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法 |
| CN103346773B (zh) * | 2013-07-10 | 2016-11-09 | 昆山锐芯微电子有限公司 | 电平转换电路 |
| CN103888093B (zh) * | 2014-04-17 | 2017-04-19 | 苏州坤信微电子科技有限公司 | 差分信号的共模电平重置电路 |
| CN106130536B (zh) * | 2016-06-20 | 2019-06-14 | 华为技术有限公司 | 电平转换电路及电子设备 |
-
2016
- 2016-06-20 CN CN201610443285.5A patent/CN106130536B/zh active Active
-
2017
- 2017-03-03 WO PCT/CN2017/075601 patent/WO2017219700A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667824A (zh) * | 2008-09-03 | 2010-03-10 | 奕力科技股份有限公司 | 电压电平转换电路 |
| CN102270984A (zh) * | 2011-07-01 | 2011-12-07 | 清华大学 | 一种正高压电平转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106130536A (zh) | 2016-11-16 |
| WO2017219700A1 (zh) | 2017-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106130536B (zh) | 电平转换电路及电子设备 | |
| CN105680834B (zh) | 一种高速低功耗的动态比较器 | |
| CN103346773B (zh) | 电平转换电路 | |
| CN105529909B (zh) | 功率管栅驱动电路及分段驱动方法 | |
| CN105958994B (zh) | 一种具有宽输入电压范围的亚阈值电平转换器 | |
| CN105162441A (zh) | 一种高速低功耗动态比较器 | |
| CN102324922B (zh) | 低压差分信号驱动电路与数字信号传输器 | |
| CN103259521A (zh) | 具有低输入电压转宽范围高输出电压的高速电平切换器 | |
| CN108494388A (zh) | 一种高速低噪声动态比较器 | |
| CN107181482A (zh) | 输入输出接收电路 | |
| CN102739209A (zh) | 时钟脉冲宽度调制电路和时钟脉冲宽度调制方法 | |
| CN110289848A (zh) | 电压电平转换电路 | |
| CN104426523A (zh) | 具有减小的抖动的波形转换电路 | |
| CN107786191A (zh) | 一种上电复位自关断电路 | |
| CN108199701A (zh) | 一种高速的cmos传输门开关电路 | |
| TWI594573B (zh) | 具不對稱電壓擺幅之積體電路之間的介面連接 | |
| CN106712765B (zh) | 一种基于cmos工艺的pecl发送器接口电路 | |
| CN105515560A (zh) | 一种电压转换电路 | |
| CN105162468B (zh) | 一种带有电压自举的高速基准缓冲电路 | |
| CN206595983U (zh) | 电平转换驱动电路 | |
| CN110380710A (zh) | 一种双施密特结构的波形变换电路 | |
| CN108449082A (zh) | 一种cml电平转cmos电平的电路结构 | |
| CN105187045B (zh) | 一种高速电路的带上拉pmos管的动态锁存器 | |
| CN203423670U (zh) | 一种可变增益的模拟加法器 | |
| CN104639149B (zh) | 三模高速的电平向上转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220711 Address after: Room 101, 318 Shuixiu Road, Jinze Town, Qingpu District, Shanghai, 20121 Patentee after: Shanghai Haisi Technology Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Room 101, No. 2 Hongqiaogang Road, Qingpu District, Shanghai, 201721 Patentee after: Haisi Technology Co.,Ltd. Address before: Room 101, 318 Shuixiu Road, Jinze Town, Qingpu District, Shanghai, 20121 Patentee before: Shanghai Haisi Technology Co.,Ltd. |
|
| CP03 | Change of name, title or address |