CN107786191A - 一种上电复位自关断电路 - Google Patents

一种上电复位自关断电路 Download PDF

Info

Publication number
CN107786191A
CN107786191A CN201711256905.5A CN201711256905A CN107786191A CN 107786191 A CN107786191 A CN 107786191A CN 201711256905 A CN201711256905 A CN 201711256905A CN 107786191 A CN107786191 A CN 107786191A
Authority
CN
China
Prior art keywords
power
reset signal
pmos
nmos tube
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711256905.5A
Other languages
English (en)
Inventor
宁宁
王依波
张忠
张启辉
魏雪杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201711256905.5A priority Critical patent/CN107786191A/zh
Publication of CN107786191A publication Critical patent/CN107786191A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Abstract

一种上电复位自关断电路，属于集成电路领域。包括上电复位信号产生电路201、上电复位信号锁存电路202和电源关断电路203，上电复位信号产生电路201产生阶跃信号并传输给上电复位信号锁存电路202，上电复位信号锁存电路202将阶跃信号锁存并产生上电复位信号POR和电源关断控制信号PWD，电源关断电路203根据电源关断控制信号PWD和上电复位信号POR在上电完成后关断上电复位信号产生电路201。本发明可以在快速和慢速上电过程都能有效产生上电复位信号，并且上电完成后静态电流较低。

Description

一种上电复位自关断电路
技术领域
本发明属于集成电路领域，尤其涉及一种上电复位自关断电路。
背景技术
上电复位电路通过检测电源电压的变化来控制芯片进入初始工作状态，当电源电压上升到正常的工作电压前，上电复位电路将会产生一个低电平使芯片处于复位状态；电源电压上升到正常的工作电压后，上电复位电路将会产生并维持一个高电平，使芯片进入正常工作状态。
如图1所示是一种电容和MOS管实现延迟的上电复位电路，包括PMOS管M1、NMOS管M2和电容C1、C2。该结构的优点在于上电结束后不消耗功耗，但是无法在上电缓慢的时候输出正常的上电复位信号，并且抗干扰能力低。
图2展示了一种常见的带清零复位的电平触发上电复位电路，包括比较器和RS触发器。通过将电源的采样电压Vx和带隙基准源bandgap产生的参考电压Vref作比较，来产生上电复位信号，但是此结构也存在明显的缺陷：需要额外的基准源产生电路，增加了电路设计的复杂性，上述电路在上电完成之后仍然需要消耗大量的静态电流，增加了电路系统的静态功耗。
发明内容
针对现有上电复位电路上电完成后仍会消耗大量静态电流的问题，本发明提供一种在快速和慢速上电过程都能有效产生上电复位信号的上电复位自关断电路，并且上电完成后静态电流较低。
本发明的技术方案为：
一种上电复位自关断电路，包括上电复位信号产生电路201、上电复位信号锁存电路202和电源关断电路203，
所述上电复位信号产生电路201产生阶跃信号并传输给所述上电复位信号锁存电路202，所述上电复位信号锁存电路202将所述阶跃信号锁存并产生上电复位信号POR和电源关断控制信号PWD，电源关断电路203根据所述电源关断控制信号PWD和上电复位信号POR在上电完成后关断所述上电复位信号产生电路201；
所述上电复位信号锁存电路202包括第四NMOS管NM4、第四PMOS管PM4、与非门NAND、电容C、D触发器DFF1和第二反相器INV2，
与非门NAND的第一输入端连接D触发器DFF1的复位端并作为所述上电复位信号锁存电路202的输入端，其第二输入端连接D触发器DFF1的非Q输出端，其输出端连接第四NMOS管NM4的栅极；
第四PMOS管PM4的栅极作为所述上电复位信号锁存电路202的控制端，其漏极连接第四NMOS管NM4的漏极和D触发器DFF1的时钟端CLK并通过电容C后接地，其源极连接D触发器DFF1的D输入端并连接电源电压；
第二反相器INV2的输入端连接D触发器DFF1的Q输出端并输出上电复位信号POR，其输出端输出电源关断控制信号PWD，第四NMOS管NM4的源极接地。
具体的，所述上电复位信号产生电路201包括第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一电阻R1、第二电阻R2和第一反相器INV1，
第一PMOS管PM1的栅极连接第二PMOS管PM2的栅极和漏极、第一NMOS管NM1的漏极、第三PMOS管PM3的栅极以及所述上电复位信号锁存电路202的控制端，其源极连接第二PMOS管PM2和第三PMOS管PM3的源极并连接电源电压，其漏极通过第一电阻R1后接电源电压；
第二NMOS管NM2的栅极连接第一NMOS管NM1的源极和第三NMOS管NM3的栅极并通过第二电阻R2后接地，其漏极连接第一NMOS管NM1的栅极，其源极连接第三NMOS管NM3的源极并接地；
第一反相器INV1的输入端连接第三PMOS管PM3和第三NMOS管NM3的漏极，其输出端作为所述上电复位信号产生电路201的输出端连接所述上电复位信号锁存电路202的输入端。
具体的，所述电源关断电路203包括第五PMOS管PM5和第六PMOS管PM6，
第五PMOS管PM5的栅极连接所述电源关断控制信号PWD，其漏极连接所述上电复位信号产生电路201中第三PMOS管PM3的栅极，其源极连接电源电压；
第六PMOS管PM6的栅极连接所述上电复位信号POR，其源极连接所述上电复位信号产生电路201中第一PMOS管PM1的漏极，其漏极连接所述上电复位信号产生电路201中第一NMOS管NM1的栅极。
具体的，所述第一反相器INV1为施密特反相器。
本发明的有益效果为：本发明不受上电时间的限制，可提供毫秒级别的延迟，保证上电复位电路的可靠性；上电复位过程结束以后，上电复位电路消耗的静态电流很小，功耗也很低；实施例中使用带施密特功能的反相器，使电路抗电源噪声能力加强。
附图说明
图1为现有技术中一种电容和MOS管实现延迟的上电复位电路示意图。
图2为现有技术中一种常见的带清零复位的电平触发上电复位电路示意图。
图3为本发明提供的上电复位自关断电路的拓扑结构示意图。
图4为实施例中上电复位自关断电路结构示意图。
图5为实施例中电路产生上电复位信号波形以及消耗电流波形示意图。
具体实施方式
下面结合附图和具体实施例进一步说明本发明。
如图3所示是本发明提供的一种上电复位自关断电路拓扑结构示意图，本发明为自身反馈设计，包括上电复位信号产生电路201、上电复位信号锁存电路202和电源关断电路203，上电复位信号产生电路201产生阶跃信号并传输给上电复位信号锁存电路202，上电复位信号锁存电路202将阶跃信号锁存并产生上电复位信号POR和电源关断控制信号PWD，电源关断电路203根据电源关断控制信号PWD和上电复位信号POR在上电完成后关断上电复位信号产生电路201。
其中上电复位信号锁存电路202的结构示意图如图4所示，包括第四NMOS管NM4、第四PMOS管PM4、与非门NAND、电容C、D触发器DFF1和第二反相器INV2，与非门NAND的第一输入端连接D触发器DFF1的复位端并作为上电复位信号锁存电路202的输入端，其第二输入端连接D触发器DFF1的非Q输出端，其输出端连接第四NMOS管NM4的栅极；第四PMOS管PM4的栅极作为上电复位信号锁存电路202的控制端，其漏极连接第四NMOS管NM4的漏极和D触发器DFF1的时钟端CLK并通过电容C后接地，其源极连接D触发器DFF1的D输入端并连接电源电压；第二反相器INV2的输入端连接D触发器DFF1的Q输出端并输出上电复位信号POR，其输出端输出电源关断控制信号PWD，第四NMOS管NM4的源极接地。
本实施例中上电复位信号产生电路201是基于MOS管的阈值电压对电源电压进行检测，包括第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一电阻R1、第二电阻R2和第一反相器INV1，其中第一反相器INV1为施密特反相器。第一PMOS管PM1的栅极连接第二PMOS管PM2的栅极和漏极、第一NMOS管NM1的漏极、第三PMOS管PM3的栅极以及上电复位信号锁存电路202的控制端，其源极连接第二PMOS管PM2和第三PMOS管PM3的源极并连接电源电压，其漏极通过第一电阻R1后接电源电压；第二NMOS管NM2的栅极连接第一NMOS管NM1的源极和第三NMOS管NM3的栅极并通过第二电阻R2后接地，其漏极连接第一NMOS管NM1的栅极，其源极连接第三NMOS管NM3的源极并接地；第一反相器INV1的输入端连接第三PMOS管PM3和第三NMOS管NM3的漏极，其输出端作为上电复位信号产生电路201的输出端连接上电复位信号锁存电路202的输入端。电源关断电路203包括第五PMOS管PM5和第六PMOS管PM6，第五PMOS管PM5的栅极连接电源关断控制信号PWD，其漏极连接上电复位信号产生电路201中第三PMOS管PM3的栅极，其源极连接电源电压；第六PMOS管PM6的栅极连接上电复位信号POR，其源极连接上电复位信号产生电路201中第一PMOS管PM1的漏极，其漏极连接上电复位信号产生电路201中第一NMOS管NM1的栅极。
本实施例的工作过程为：
当电源开始上电时，上电复位信号POR先为低电平，对芯片进行复位，当电源电压达到特定电压值后开启第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3，当第一反相器INV1的输入电压达到其反转点时，第一反相器INV1将输出向上的阶跃信号，该信号经过上电复位信号锁存电路202锁存后，输出上电复位信号POR，并且产生电源关断信号PWD通过电源关断电路203将上电复位信号产生电路201关断，降低静态电流。其中特定电压值大约为第一NMOS管NM1和第三NMOS管NM3的阈值电压和与两个管子过驱电压和之和，本实施例中第一反相器INV1使用施密特反相器便于将上电复位信号产生电路的输出波形整形，且能加强电路抗电源噪声能力。
随着电源电压升高到第一NMOS管NM1的阈值电压级别时，使得第一NMOS管NM1开启，有电流流过第一NMOS管NM1，将第一NMOS管NM1的漏端电压拉低，第三PMOS管PM3镜像此电流，第一反相器INV1的输入端电压将会被拉高到电源电压并且跟随电源电压继续升高，通过带施密特功能的第一反相器INV1输出一个低电平，使D触发器DFF1处于复位状态，上电复位信号保持低电平。当电源电压继续升高，第三NMOS管NM3开启，此时电源电压的继续升高将会导致第三NMOS管NM3的栅端电压升高。假设第三NMOS管NM3的栅端电压变化量为△V，则第二PMOS管PM2和第一NMOS管NM1以及第二电阻R2的电流将会改变变化的电流也会被镜像到第三PMOS管PM3，根据平方率公式，第二NMOS管NM2的漏电流会改变平方律电流K(△V)2，其中K为平方律电流的系数，第二NMOS管NM2的漏源电流占主要，将第一反相器INV1的输入端电压拉到地电压GND，经过带施密特功能的第一反相器INV1，输出一个上升沿的阶跃信号RST连接上电复位信号锁存电路202的输入端和D触发器DFF1的复位端，D触发器DFF1脱离复位状态，DFF1的复位信号RST和其非Q输出信号Q`经过与非门NAND输出一个低电平将第四NMOS管NM4关断，然后电容C开始充电，D触发器DFF1的时钟端CLK电压升高，Q输出端输出带上升沿高电平信号，并进行锁存，产生最终的上电复位信号POR。上电复位信号POR和经过第二反相器INV2的电源关断控制信号PWD用作电源关断电路203的控制信号，将第六PMOS管PM6关断，第五PMOS管PM5开启，第一PMOS管PM1的栅端电压和漏端电压为高电平，第一NMOS管NM1的栅端电压为低电平，此时整个电路的静态电流约为200nA级别。
如图5所示为本实施例中电路产生上电复位信号波形以及消耗电流波形示意图，其中图5(a)中纵坐标表示电源电压VDD，图5(b)中纵坐标表示上电复位信号锁存电路202输出的上电复位信号POR的电压值，图5(c)中纵坐标表示上电复位过程消耗的电流，可以看出本实施例中上电复位后自关断消耗了较低的静态电流。
以上实例仅用以说明本发明的技术方案。本发明所述的上电复位信号产生电路(201)可以替换为其他基于电压检测的上电复位信号产生电路，本领域的普通技术人员应当理解，可以对本方向的技术方案进行修改或等同替换，而不脱离本方案的精神和范围，均应涵盖在本发明的权利保护范围当中。

Claims (4)

1.一种上电复位自关断电路，其特征在于，包括上电复位信号产生电路(201)、上电复位信号锁存电路(202)和电源关断电路(203)，
所述上电复位信号产生电路(201)产生阶跃信号并传输给所述上电复位信号锁存电路(202)，所述上电复位信号锁存电路(202)将所述阶跃信号锁存并产生上电复位信号(POR)和电源关断控制信号(PWD)，电源关断电路(203)根据所述电源关断控制信号(PWD)和上电复位信号(POR)在上电完成后关断所述上电复位信号产生电路(201)；
所述上电复位信号锁存电路(202)包括第四NMOS管(NM4)、第四PMOS管(PM4)、与非门(NAND)、电容(C)、D触发器(DFF1)和第二反相器(INV2)，
与非门(NAND)的第一输入端连接D触发器(DFF1)的复位端并作为所述上电复位信号锁存电路(202)的输入端，其第二输入端连接D触发器(DFF1)的非Q输出端，其输出端连接第四NMOS管(NM4)的栅极；
第四PMOS管(PM4)的栅极作为所述上电复位信号锁存电路(202)的控制端，其漏极连接第四NMOS管(NM4)的漏极和D触发器(DFF1)的时钟端(CLK)并通过电容(C)后接地，其源极连接D触发器(DFF1)的D输入端并连接电源电压；
第二反相器(INV2)的输入端连接D触发器(DFF1)的Q输出端并输出上电复位信号(POR)，其输出端输出电源关断控制信号(PWD)，第四NMOS管(NM4)的源极接地。
2.根据权利要求1所述的上电复位自关断电路，其特征在于，所述上电复位信号产生电路(201)包括第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)、第一PMOS管(PM1)、第二PMOS管(PM2)、第三PMOS管(PM3)、第一电阻(R1)、第二电阻(R2)和第一反相器(INV1)，
第一PMOS管(PM1)的栅极连接第二PMOS管(PM2)的栅极和漏极、第一NMOS管(NM1)的漏极、第三PMOS管(PM3)的栅极以及所述上电复位信号锁存电路(202)的控制端，其源极连接第二PMOS管(PM2)和第三PMOS管(PM3)的源极并连接电源电压，其漏极通过第一电阻(R1)后接电源电压；
第二NMOS管(NM2)的栅极连接第一NMOS管(NM1)的源极和第三NMOS管(NM3)的栅极并通过第二电阻(R2)后接地，其漏极连接第一NMOS管(NM1)的栅极，其源极连接第三NMOS管(NM3)的源极并接地；
第一反相器(INV1)的输入端连接第三PMOS管(PM3)和第三NMOS管(NM3)的漏极，其输出端作为所述上电复位信号产生电路(201)的输出端连接所述上电复位信号锁存电路(202)的输入端。
3.根据权利要求2所述的上电复位自关断电路，其特征在于，所述电源关断电路(203)包括第五PMOS管(PM5)和第六PMOS管(PM6)，
第五PMOS管(PM5)的栅极连接所述电源关断控制信号(PWD)，其漏极连接所述上电复位信号产生电路(201)中第三PMOS管(PM3)的栅极，其源极连接电源电压；
第六PMOS管(PM6)的栅极连接所述上电复位信号(POR)，其源极连接所述上电复位信号产生电路(201)中第一PMOS管(PM1)的漏极，其漏极连接所述上电复位信号产生电路(201)中第一NMOS管(NM1)的栅极。
4.根据权利要求2所述的上电复位自关断电路，其特征在于，所述第一反相器(INV1)为施密特反相器。
CN201711256905.5A 2017-12-04 2017-12-04 一种上电复位自关断电路 Withdrawn CN107786191A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711256905.5A CN107786191A (zh) 2017-12-04 2017-12-04 一种上电复位自关断电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711256905.5A CN107786191A (zh) 2017-12-04 2017-12-04 一种上电复位自关断电路

Publications (1)

Publication Number Publication Date
CN107786191A true CN107786191A (zh) 2018-03-09

Family

ID=61429466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711256905.5A Withdrawn CN107786191A (zh) 2017-12-04 2017-12-04 一种上电复位自关断电路

Country Status (1)

Country Link
CN (1) CN107786191A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108512537A (zh) * 2018-07-10 2018-09-07 上海艾为电子技术股份有限公司 一种上电复位电路和上电复位器
CN110837267A (zh) * 2019-11-27 2020-02-25 华大半导体有限公司 一种高可靠性上电复位电路
CN111048028A (zh) * 2019-12-24 2020-04-21 Tcl华星光电技术有限公司 显示装置
CN111321948A (zh) * 2020-02-21 2020-06-23 德施曼机电（中国）有限公司 具有复位功能的智能锁

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136181A (en) * 1990-09-30 1992-08-04 Nec Corporation Power-on-reset circuit
CN101394170A (zh) * 2008-10-29 2009-03-25 四川登巅微电子有限公司 一种上电复位电路
CN101394171A (zh) * 2008-10-24 2009-03-25 华中科技大学 一种静态零功耗上电复位电路
CN103066971A (zh) * 2012-12-31 2013-04-24 成都锐成芯微科技有限责任公司 超低功耗高精度上电复位电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136181A (en) * 1990-09-30 1992-08-04 Nec Corporation Power-on-reset circuit
CN101394171A (zh) * 2008-10-24 2009-03-25 华中科技大学 一种静态零功耗上电复位电路
CN101394170A (zh) * 2008-10-29 2009-03-25 四川登巅微电子有限公司 一种上电复位电路
CN103066971A (zh) * 2012-12-31 2013-04-24 成都锐成芯微科技有限责任公司 超低功耗高精度上电复位电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RAHUL PRAKASH: "Zero Quiescent Current, Delay Adjustable,Power-on-Reset Circuit", 《2014 IEEE DALLAS CIRCUITS AND SYSTEMS CONFERENCE (DCAS)》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108512537A (zh) * 2018-07-10 2018-09-07 上海艾为电子技术股份有限公司 一种上电复位电路和上电复位器
CN108512537B (zh) * 2018-07-10 2023-10-20 上海艾为电子技术股份有限公司 一种上电复位电路和上电复位器
CN110837267A (zh) * 2019-11-27 2020-02-25 华大半导体有限公司 一种高可靠性上电复位电路
CN111048028A (zh) * 2019-12-24 2020-04-21 Tcl华星光电技术有限公司 显示装置
CN111321948A (zh) * 2020-02-21 2020-06-23 德施曼机电（中国）有限公司 具有复位功能的智能锁

Similar Documents

Publication Publication Date Title
CN108494234B (zh) 适用于GaN高速栅驱动电路的浮动电源轨
CN107786191A (zh) 一种上电复位自关断电路
CN102291110B (zh) 一种具有零静态电流消耗和稳定起拉电压的上电复位电路
CN102386898B (zh) 复位电路
CN204465489U (zh) 一种新型低压上电复位电路
CN106411300B (zh) 一种上电复位电路
CN103259521A (zh) 具有低输入电压转宽范围高输出电压的高速电平切换器
CN101860188B (zh) 开关电源电路
CN106325449B (zh) 一种低功耗上电复位电路
CN104682931B (zh) 一种电压可调的上电掉电复位电路
CN102006039A (zh) 一种复位电路
CN206672033U (zh) 一种复位电路
CN203904725U (zh) 一种洗衣机的开门保护电路
CN104953993B (zh) 一种高可靠性的超低功耗的复位电路
CN104205650B (zh) 基于反相器和开关电容器的静噪检测器装置和方法
CN109104182B (zh) 一种快速低功耗单端接口
CN104716938B (zh) 一种栅跟随输入输出电路
CN106357249A (zh) 上电复位电路及集成电路
CN103312313B (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
CN105182833A (zh) 一种双电源供电及断电时序控制装置和方法
CN108829174A (zh) 线性稳压器电路
CN106230415B (zh) 应用于显示装置的闸极驱动器的电源开启重置电路
CN106130518B (zh) 延时电路
CN209267548U (zh) 一种快速低功耗单端接口
CN205015670U (zh) 一种双电源供电及断电时序控制装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180309

WW01 Invention patent application withdrawn after publication