CN104953993B - 一种高可靠性的超低功耗的复位电路 - Google Patents

Abstract

本发明公开了一种高可靠性的超低功耗的复位电路，包括复位电路，复位电路仲裁单元和电源上升检测电路，复位电路，是指芯片的复位电路；复位电路仲裁单元，是复位电路使能控制信号仲裁中心，该单元根据相关的信号，生成出复位电路的使能控制信号；电源上升检测电路，用于检测电源上升沿，当产生上升沿，触发器DFF1的Q端会输出高电平。本发明在复位电路基础上，增加了电源上升检测电路和复位电路控制仲裁单元，在芯片上电的时候，不管POR_ENB为高电平还是低电平，都会开启复位电路，保证芯片上电复位正常，保证了芯片复位的可靠性。

Description

一种高可靠性的超低功耗的复位电路

技术领域

本发明属于芯片的技术领域，特别涉及芯片用复位电路。

背景技术

芯片作为基础原件广泛用于电子行业的各个应用中。随着可穿戴设备的兴起及便携式设备的流行，芯片的超低功耗需求越来越强烈。一般地，芯片在复位情况功耗都非常小，这种情况下只有器件的漏电流和复位电路的功耗，但现有市场对复位情况的功耗要求越来越低。例如：微控制器MCU的低电压复位点为2.0V，SRAM数据不丢失的最低电压为1.0V，在某些场合应用，要求VDD的掉电速度很慢，如2.0V掉到1.0V需要维持很长的时间，如30分钟以上，之后VDD重新上电，之后芯片正常工作时判断SRAM的值可执行相关的操作。一般有两种方法：一是加大VDD上的电容；一是降低2.0低电压复位情况下的芯片功耗。加大VDD上的电容，需要增加应用方案的成本，不是一种理想的方法；而降低低电压复位情况下的芯片功耗则是一种可观的选择。

专利申请201110095796.X公开了一种过芯片内部稳压器供电的数字集成电路的上电复位电路，其包括基准源发生器、稳压器、数字内核、均与电源VDD_H相连的迟滞采样电压比较器、滤波整形输出电路和电平转换器，基准源发生器通过VDD_H产生基准电压VREF给稳压器，稳压器通过VDD_H产生与VREF成比例的VDD_L给数字内核；迟滞采样电压比较器输入连VREF、VDD_L和复位信号PORB_H，输出信号VCMP；滤波整形输出电路输入连信号VCMP，输出连PORB_H；电平转换器输入连PORB_H，输出连上电复位信号PORB_L，PORB_L输入数字内核。

专利申请201410254082.2则公开了一种低功耗高稳定性的复位电路，该复位电路包括：POR电流产生模块，用于在上电时产生POR电流对充放电模块进行充电，并给掉电检测模块的放电通道提供电压偏置；掉电检测模块，连接该POR电流产生模块，在电压下降较大时开启放电通道对该充放电模块进行放电以产生复位输出将后续电路复位；充放电模块，在POR电流和该掉电检测模块放电通道控制下发生充放电以按要求输出原始复位电压；施密特整形模块，将该充放电模块输出的原始复位电压整形为上升下降延时小的规则的数字复位信号。

上述的技术方案，虽然能够在一定程度上使复位电路降低功耗，然而，对于芯片的功耗，效果并不明显。

发明内容

为解决上述问题，本发明的目的在于提供一种高可靠性的超低功耗的复位电路，该电路能够有效地降低芯片功耗，同时保证了重新上电的复位的可靠性。

为实现上述目的，本发明的技术方案如下。

一种高可靠性的超低功耗的复位电路，包括复位电路，复位电路仲裁单元和电源上升检测电路，其中：

复位电路，是指芯片的复位电路，一般包括POR(Power on Reset)电路和LVR(LowVoltage Reset)电路；

复位电路仲裁单元，是复位电路使能控制信号仲裁中心，该单元根据相关的信号，生成出复位电路的使能控制信号；

电源上升检测电路，用于检测电源上升沿，当产生上升沿，触发器DFF1的Q端会输出高电平。

所述电源上升检测电路，是由触发器DEF1、电容C1、反向器INV1、NMOS管Q1构成；电容C1接于NMOS管Q1与电源VDD之间，NMOS管Q1通过反向器INV1连接于触发器DEF1。

所述复位电路仲裁单元，是由或非门NOR1、反向器INV2和反向器INV3构成，或非门NOR1后接有反向器INV3，复位电路的输出电压经反向器INV2输入到NOR1。

所述触发器DFF1的Q端接或非门NOR1的输入端。

复位电路实施过程为：

芯片第一次开始上电过程中，复位电路的使能控制信号POR_ENB可能为低电平或高电平。如果POR_ENB为高电平，即关闭复位电路，打开电源上升检测电路；电源上升检测电路的NMOS管Q1开启，同时触发器DFF1脱离复位；当VDD电压不断上升，电源上升检测电路VDD对电容C1充电，当充电一直到INV1输出值翻转，那么触发器DFF1会锁存输出为高电平，表示检测到VDD有上升沿到来；经过仲裁单元后，POR_ENB变为低电平，此时打开复位电路，这就可保证芯片上电复位正常。

如果POR_ENB为低电平，即打开复位电路，关闭电源上升检测电路；此时复位电路起作用，表示检测到VDD有上升沿到来；经过仲裁单元后，POR_ENB变为低电平，此时打开复位电路，这就可保证芯片上电复位正常。

因此，本发明在复位电路基础上，增加了电源上升检测电路和复位电路控制仲裁单元，在芯片上电的时候，不管POR_ENB为高电平还是低电平，都会开启复位电路，保证芯片上电复位正常，保证了芯片复位的可靠性。

附图说明

图1是本发明所实施的电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，本发明所实现的高可靠性的超低功耗的复位电路，包括复位电路，复位电路仲裁单元和电源上升检测电路。

其中：复位电路，是指芯片的复位电路，一般包括POR(Power on Reset)电路和LVR(Low Voltage Reset)电路。POR电路，为简单的RC复位电路，功耗较低，复位电压也较低(一般约为0.1V)，即复位电压以上就可脱离复位。所以要产生复位信号，VDD要低于复位电压，之后上升就会产生复位信号。POR处理电路一般是一些逻辑电路或滤波电路。

LVR电路，一般为比较器结构，VDD和一个基准电压比较，基准电压为LVR的复位电压，当低于复位电压，则产生复位信号，高于复位信号则脱离复位信号。LVR处理电路一般是一些逻辑电路或滤波电路。

POR电路保证VDD快速上电能产生复位信号，而LVR电路是保证复位电路在复位电压值以上脱离复位状态，以保证在该电压以上，芯片可以正常工作。

本发明的特点是增加了复位电路仲裁单元和电源上升检测电路。

具体地说，电源上升检测电路，是由触发器DEF1、电容C1、反向器INV1、NMOS管Q1构成；电容C1接于NMOS管Q1与电源VDD之间，NMOS管Q1通过反向器INV1连接于触发器DEF1；复位电路仲裁单元，是由或非门NOR1、反向器INV2和反向器INV3构成，或非门NOR1后接有反向器INV3，复位电路的输出电压经反向器INV2输入到NOR1。

触发器DFF1的Q端接或非门NOR1的输入端。

当芯片上电完成，并处在正常工作的时候，此时POR_ENB为低电平，如果突然掉电，即VDD电压不断往下掉，当VDD电压低于预设的LVR复位电压时，芯片会处于复位状态，即RST_N为低电平。在复位状态下，芯片的功耗很大部分落在复位电路模块中，尤其是LVR电路及复位参考电压生成电路，所以要降低复位状态下的功耗，需要关闭复位电路模块，以降低其功耗。由于RST_N为低电平，此时复位电路控制仲裁单元仲裁输出为高电平，即POR_ENB为高电平，即关闭复位电路以降低功耗(关闭复位电路，输出信号输出为高电平)，同时开启电源上升检测电路。当VDD完全掉电的时候，在重新上电，则和第一次上电工作一致处理。如果当VDD掉到某个电压值在重新上电，则电源上升检测电路会检测到VDD上升沿而开启复位电路，保证芯片可以正常复位和脱离复位后的正常工作。

本发明在复位状态下，用电路巧妙低关闭了复位电路以降低功耗，同时保证了重新上电的复位的可靠性。

因此，本发明通过增加独特的电源上升检测电路和复位电路控制仲裁单元，不仅在复位状态下，用电路巧妙低关闭了复位电路以降低芯片复位状态下的功耗，同时保证了芯片上电复位的可靠性(所以可靠性就是确保电路开启复位电路以产生复位信号，并且在预设的阈值脱离复位，以保证脱离复位状态后能够正常工作。)。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种高可靠性的超低功耗的复位电路，包括复位电路，复位电路仲裁单元和电源上升检测电路，其中：

复位电路，是指芯片的复位电路，包括POR电路和LVR电路；

复位电路仲裁单元，是复位电路使能控制信号仲裁中心，该单元根据相关的信号，生成出复位电路的使能控制信号；

电源上升检测电路，用于检测电源上升沿，当产生上升沿，触发器DFF1的Q端会输出高电平；

所述电源上升检测电路，是由触发器DFF1、电容C1、反向器INV1、NMOS管Q1构成；电容C1接于NMOS管Q1与电源VDD之间，NMOS管Q1通过反向器INV1连接于触发器DFF1。

2.如权利要求1所述的高可靠性的超低功耗的复位电路，其特征在于所述复位电路仲裁单元，是由或非门NOR1、反向器INV2和反向器INV3构成，或非门NOR1后接有反向器INV3，复位电路的输出电压经反向器INV2输入到或非门NOR1。

3.如权利要求2所述的高可靠性的超低功耗的复位电路，其特征在于所述触发器DFF1的Q端接或非门NOR1的输入端。