CN102403988B - 一种上电复位电路 - Google Patents

Abstract

本发明提供一种上电复位电路，所述上电复位电路包括检压模块、施密特触发器、反相控制模块及脉冲整形模块。电源上电过程，检压模块检测电源电压变化并输出采样信号；采样信号进入施密特触发器输出阶跃信号，所述阶跃信号一方面输出至所述检压模块用于控制检压模块的快速泻流以拉低采样信号，另一方面通过反相控制模块反相后用于控制检压模块的开关泄流，最后所述阶跃信号经过脉冲整形模块的延迟与异或后输出上电复位信号。本设计结构简单，利用两路反馈控制信号与施密特触发器本身的迟滞特性，本电路得到很高稳定性和抗噪特性且上电结束后电路静态功耗很低。

Description

一种上电复位电路

技术领域

本发明属于集成电路领域，尤其涉及一种上电复位电路。

背景技术

为确保微机系统中电路稳定可靠工作，复位电路是必不可少的一部分，复位电路的第一功能是上电复位。一般微机电路正常工作需要供电电源稳定在一恒定的电压范围。由于微机电路是时序数字电路，它需要稳定的时钟信号，因此在电源上电时，只有当电压值在所要求的范围内以及晶体振荡器稳定工作时，复位信号才被撤除，微机电路开始正常工作。也就是说，当电源电压上升到正常工作电压时，上电复位电路需要为整个系统提供复位信号以实现复位功能，使系统进入正常工作状态。

图1所示为上电复位电路的两种传统实现方法。图1a利用电容充电电压与参考电压比较而产生上电复位信号。在电源上电过程中，C1两端电压不能发生突变，C1上端电压Vt跟随电源缓慢上升，当Vt小于参考电压Vref时，比较器输出PORB为低电平；当Vt超过Vref时，PORB跳变为高电平，实现复位功能。此电路存在以下问题：1)复位信号为一从低到高的阶跃信号，完成复位后仍保持高电平，可能影响后续电路工作；2)引入了参考电源电路，设计复杂，而且若参考电源电路出现问题，产生错误的Vref，可能导致整个系统故障复位；3)电路缺少抗噪电路设计，当电源电压有噪声干扰时，该电路可能发生错误翻转。

图1b为另一种传统复位电路，由延时和脉冲产生两部分组成。M1、M2组成充电钳位电路，当电源电压超过二者阈值电压之和后对C1充电，当C1电压超过反相器阈值后，反相器发生翻转，经过延迟、异或后即得到上电复位信号PORB。此结构复位信号为一矩形脉冲，实现复位后消除了对后续电路的影响，但仍存在以下问题：1)C1上的采样信号经过反相器整形后直接延迟和异或，一级反相器整形出的波形一般不够理想，输出复位信号效果不好；2)此电路抗噪声性能不好，当电源电压稳定后若有小的噪声扰动，反相器输出可能发生错误翻转。

综上所述，提供一种结构简单、性能可靠、静态超低功耗的上电复位电路实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种上电复位电路，用于解决现有技术上电复位电路中结构复杂、可靠性低、抗噪性能差以及静态功耗高等问题。

为实现上述目的及其他相关目的，本发明提供一种上电复位电路，至少包括：检压模块，连接于一外部电源，用于对所述外部电源输入的电压变化进行检测并输出采样信号；施密特触发器，连接于所述检压模块，用于对所述采样信号进行阈值检测，并依据检测的阈值进行延迟以产生阶跃信号输出，且所述阶跃信号用以对所述检压模块进行部分泻流控制；反相控制模块，连接于所述施密特触发器与所述检压模块，用于接收到所述施密特触发器输出的阶跃信号后进行反相处理以对所述检压模块进行开关控制；脉冲整形模块，连接于所述施密特触发器，用于接收到所述施密特触发器输出的阶跃信号后进行延迟以产生延迟阶跃信号，然后将所述阶跃信号与延迟信号进行异或后输出上电复位信号。

在本发明的上电复位电路中，所述检压模块包括第一、第二、第三、第四、第五PMOS管及第一、第二、第三、第四、第五NMOS管，其中，所述第一PMOS管源极连接于所述外部电源，所述第一PMOS管漏极连接于所述第二PMOS管源极，所述第二PMOS管漏极连接于所述第三PMOS管源极，所述第三PMOS管漏极连接于所述第四PMOS管源极，所述第四PMOS管漏极连接于所述第一NMOS管漏极，所述第一NMOS管栅极连接于所述反相控制模块的输出端，所述第一NMOS管源极连接于所述第二NMOS管漏极，所述第二NMOS管漏极与其栅极相连，所述第二NMOS管源极连接于所述第三NMOS管漏极，所述第三NMOS管漏极与其栅极相连，且连接于所述第四NMOS管栅极以形成电流镜结构，所述第四NMOS管漏极连接于所述第五PMOS管栅极及所述第五NMOS管漏极，用作所述检压模块的输出端以输出所述采样信号，所述第五PMOS源极与其漏极相连用作电容，且连接于所述外部电源，所述第五NMOS管栅极连接于所述施密特触发器的输出端，其中，所述第一、第二、第三及第四PMOS管栅极、所述第三、第四及第五NMOS管源极接地。

在本发明的上电复位电路中，所述施密特触发器包括第六、第七、第八PMOS管、第六、第七、第八NMOS管及电阻，其中，所述第六、第七PMOS管、第六、第七NMOS管栅极相连，用作所述施密特触发器的输入端，以输入所述采样信号，所述第六PMOS管源极连接于所述外部电源，所述第六PMOS管漏极连接于所述第七、第八PMOS管源极，所述第七PMOS管漏极、第七NMOS管漏极、第八NMOS管栅极、第八PMOS管栅极相连，用作所述施密特触发器的输出端以输出所述阶跃信号，所述第七NMOS管源极连接于所述第六NMOS管漏极与所述第八NMOS管源极，所述第六NMOS管源极与所述第八PMOS管漏极接地，所述第八NMOS管漏极连接于所述电阻的第一端，所述电阻的第二端连接于所述外部电源。

在本发明的上电复位电路中，所述反相控制模块包括第一反相器，其中，所述第一反相器包括第九PMOS管及第九NMOS管，所述第九PMOS管栅极与所述第九NMOS管栅极相连，用作所述反相控制模块的输入端，所述第九PMOS管源极连接于所述外部电源，所述第九PMOS管漏极与所述第九NMOS管漏极相连用作所述反相控制模块的输出端，所述第九NMOS管源极接地。

在本发明的上电复位电路中，所述脉冲整形模块包括连接于所述施密特触发器的第二反相器、连接于所述第二反相器的第三反相器、连接于所述第三反相器的第四反相器、连接于所述第四反相器的第五反相器、第一端连接于所述第三反相器输出端且第二端接地的电容、以及第一输入端连接于所述施密特触发器且第二输入端连接于所述第五反相器的异或单元。优选地，所述脉冲整形模块包括第十、第十一、第十二、第十三PMOS管、第十、第十一、第十二、第十三NMOS管、电容及异或单元，其中，所述第十PMOS管栅极与所述第十NMOS管栅极相连，用作所述第二反相器的输入端，所述第十PMOS管漏极与所述第十NMOS管漏极相连，用作所述第二反相器的输出端，所述第十一PMOS管栅极与所述第十一NMOS管栅极相连，且连接于所述第二反相器的输出端，所述第十一PMOS管漏极与所述第十一NMOS管漏极相连，用作所述第三反相器的输出端，所述第十二PMOS管栅极与所述第十二NMOS管栅极相连，且连接于所述第三反相器的输出端，所述第十二PMOS管漏极与所述第十二NMOS管漏极相连，用作所述第四反相器的输出端，所述第十三PMOS管栅极与所述第十三NMOS管栅极相连，且连接于所述第四反相器的输出端，所述第十三PMOS管漏极与所述第十三NMOS管漏极相连，用作所述第五反相器的输出端，所述异或单元第一输入端连接于所述第五反相器的输出端且第二输入端连接于所述施密特触发器，所述电容的第一端连接于所述第三反相器输出端，第二端接地，所述第十、第十一、第十二、第十三PMOS管源极连接于所述外部电源，所述第十、第十一、第十二、第十三NMOS管源极接地。

在具体的过程中，电源上电初期，用作电容的第五PMOS管跟随电源上升，其栅极电压(采样信号)为高，施密特触发器保持输出低电平信号POR，POR经反相后的控制信号为高电平(此高电平低于最左边支路开关阈值，故左边支路不导通，采样信号继续升高)，POR经脉冲整形模块延迟后仍为低电平，二者异或后输出PORB为低电平。随着电源电压的升高，POR经反相后的控制信号也跟随电源电压升高，当POR经反相后的控制信号超过最左边支路的开关阈值电压后，检压模块泄流支路导通，拉低采样信号；当采样信号降低到施密特触发器阈值电压后，施密特触发器发生翻转，POR变为高电平，第五NMOS管导通，进一步提高泄流速度，采样信号迅速降为低电平，形成正反馈，电路快速达到稳定状态；POR为一从低到高的标准阶跃信号，经脉冲整形模块的延迟和异或后即可得到标准矩形脉冲上电复位信号PORB。

如上所述，本发明的上电复位电路，具有以下有益效果：1)检压模块中的开关电路添加第NMOS管(二极管连接)实现较高阈值控制，保证电源上升到一定电压时再启动泄流支路，使得POR信号跳转后的高电压达到设计要求；2)两路反馈控制信号与具有迟滞特性的施密特触发器联合设计，极大提高了电路的稳定性(电源电压上升速率改变，复位电路均可得到符合要求的上电复位信号)，具有很强的抗噪性能；3)施密特触发器与检压模块提供两次阈值检测，保证复位电路的复位电压Vporb不会过低(＞2.6V)；4)第PMOS管用作电容，有效减小面积，电阻的使用及电路中部分倒比管设计有效的降低功耗，复位结束后，本电路结构中不存在电源与地通路，静态电流为pA级，实现静态零功耗设计。

附图说明

图1a～图1b为背景技术中两种传统的上电复位电路示意图。

图2为本发明的上电复位电路结构示意图。

图3为本发明的上电复位电路具体的电路结构示意图。

图4为本发明的上电复位电路产生的上电复位电压波形示意图(上电速率适中)。

图5为本发明的上电复位电路产生的上电复位电压波形示意图(上电速率很快)。

图6为电源电压到达正常电压后有一定噪声扰动(电压变化2～4V)时，本发明的上电复位电路产生的上电复位电压波形示意图。

图7为本发明的上电复位电路上电复位过程消耗总电流波形示意图。

元件标号说明

11                    检压模块

12                    施密特触发器

13                    反相控制模块

14                    脉冲整形模块

P1～P13               第一PMOS管～第十三PMOS管

N1～N13               第一NMOS管～第十三NMOS管

R1                    电阻

C1                    电容

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图2，如图所示，本发明提供一种上电复位电路，至少包括：检压模块11，连接于一外部电源，用于对所述外部电源输入的电压变化进行检测并输出采样信号；施密特触发器12，连接于所述检压模块，用于对所述采样信号进行阈值检测，并依据检测的阀值进行延迟以产生阶跃信号输出，且所述阶跃信号用以对所述检压模块进行部分泻流控制；反相控制模块13，连接于所述施密特触发器与所述检压模块，用于接收到所述施密特触发器输出的阶跃信号后进行反相处理以对所述检压模块进行开关控制；脉冲整形模块14，连接于所述施密特触发器，用于接收到所述施密特触发器输出的阶跃信号后进行延迟以产生延迟阶跃信号，然后将所述阶跃信号与延迟信号进行异或后输出上电复位信号。

具体地，本实施例提供一种适用于无源超高频射频芯片的上电复位电路，包括：检压模块11、施密特触发器12、反相控制模块13及脉冲整形模块14。其中：

所述检压模块11具有三个输入端，第一输入端连接外部电源、第二输入端连接所述施密特触发器12的输出端(POR)、第三输入端连接所述反相控制模块13的输出端(POR经反相后的控制信号)，开关电路关闭时，所述检压模块11产生跟随电源电压上升的采样信号，开关电路导通后，快速泄流以拉低采样信号，输出端连接施密特触发器的输入端以输出采样信号。

所述施密特触发器12由于本身具有较好的迟滞特性，提供阈值检测电压的同时极大提高了电路稳定性，输出端输出从低到高的标准阶跃信号POR，POR分别输出到三个模块：1)作为控制信号Con1输出到检压模块；2)反相控制模块以及3)脉冲整形模块。

所述反相控制模块13对POR信号进行反相，输出POR反相后的控制信号Con2到检压模块。

所述脉冲整形模块14包括延迟单元与异或单元，所述延迟单元对POR进行一定延时，异或单元对延时信号与POR进行异或后输出上电复位信号PORB。

请参阅图3，如图所示，具体的实施电路为：所述检压模块11包括第一、第二、第三、第四、第五PMOS管及第一、第二、第三、第四、第五NMOS管(附图上分别记为P1、P2、P3、P4、P5及N1、N2、N3、N4、N5)，其中，所述第一PMOS管源极连接于所述外部电源，所述第一PMOS管漏极连接于所述第二PMOS管源极，所述第二PMOS管漏极连接于所述第三PMOS管源极，所述第三PMOS管漏极连接于所述第四PMOS管源极，所述第四PMOS管漏极连接于所述第一NMOS管漏极，所述第一NMOS管栅极连接于所述反相控制模块的输出端以输入POR经反相后的控制信号Con2，所述第一NMOS管源极连接于所述第二NMOS管漏极，所述第二NMOS管漏极与其栅极相连，所述第二NMOS管源极连接于所述第三NMOS管漏极，所述第三NMOS管漏极与其栅极相连，且连接于所述第四NMOS管栅极以形成电流镜结构，所述第四NMOS管漏极连接于所述第五PMOS管栅极及所述第五NMOS管漏极，用作所述检压模块的输出端以输出所述采样信号，所述第五PMOS源极与其漏极相连用作电容，且连接于所述外部电源，所述第五NMOS管栅极连接于所述施密特触发器的输出端用以输入控制信号Con1，其中，所述第一、第二、第三及第四PMOS管栅极、所述第三、第四及第五NMOS管源极接地。

所述施密特触发器12包括第六、第七、第八PMOS管、第六、第七、第八NMOS管及电阻(在附图上分别记为P6、P7、P8、N6、N7、N8及R1)，其中，所述第六、第七PMOS管、第六、第七NMOS管栅极相连，用作所述施密特触发器的输入端，以输入所述采样信号，所述第六PMOS管源极连接于所述外部电源，所述第六PMOS管漏极连接于所述第七、第八PMOS管源极，所述第七PMOS管漏极、第七NMOS管漏极、第八NMOS管栅极、第八PMOS管栅极相连，用作所述施密特触发器的输出端以输出所述阶跃信号，所述第七NMOS管源极连接于所述第六NMOS管漏极与所述第八NMOS管源极，所述第六NMOS管源极与所述第八PMOS管漏极接地，所述第八NMOS管漏极连接于所述电阻的第一端，所述电阻的第二端连接于所述外部电源。

所述反相控制模块13包括第一反相器，其中，所述第一反相器INV1包括第九PMOS管及第九NMOS管(在附图上分别记为P9、N9)，所述第九PMOS管栅极与所述第九NMOS管栅极相连，用作所述反相控制模块的输入端，所述第九PMOS管源极连接于所述外部电源，所述第九PMOS管漏极与所述第九NMOS管漏极相连用作所述反相控制模块的输出端以输出POR经反相后的控制信号Con2，所述第九NMOS管源极接地。

所述脉冲整形模块14包括连接于所述施密特触发器的第二反相器INV2、连接于所述第二反相器INV2的第三反相器INV3、连接于所述第三反相器INV3的第四反相器INV4、连接于所述第四反相器INV4的第五反相器INV5、第一端连接于所述第三反相器输出端且第二端接地的电容C1、以及第一输入端连接于所述施密特触发器且第二输入端连接于所述第五反相器的异或单元XOR。优选地，所述脉冲整形模块包括第十、第十一、第十二、第十三PMOS管、第十、第十一、第十二、第十三NMOS管、电容及异或单元(附图中分别记为P10、P11、P12、P13、N10、N11、N12、N13、C1及XOR)，其中，所述第十PMOS管栅极与所述第十NMOS管栅极相连，用作所述第二反相器的输入端，所述第十PMOS管漏极与所述第十NMOS管漏极相连，用作所述第二反相器的输出端，所述第十一PMOS管栅极与所述第十一NMOS管栅极相连，且连接于所述第二反相器的输出端，所述第十一PMOS管漏极与所述第十一NMOS管漏极相连，用作所述第三反相器的输出端，所述第十二PMOS管栅极与所述第十二NMOS管栅极相连，且连接于所述第三反相器的输出端，所述第十二PMOS管漏极与所述第十二NMOS管漏极相连，用作所述第四反相器的输出端，所述第十三PMOS管栅极与所述第十三NMOS管栅极相连，且连接于所述第四反相器的输出端，所述第十三PMOS管漏极与所述第十三NMOS管漏极相连，用作所述第五反相器的输出端，所述异或单元第一输入端连接于所述第五反相器的输出端且第二输入端连接于所述施密特触发器，所述电容的第一端连接于所述第三反相器输出端，第二端接地，所述第十、第十一、第十二、第十三PMOS管源极连接于所述外部电源，所述第十、第十一、第十二、第十三NMOS管源极接地。

请参阅图3～图5，如图所示，本发明的上电复位电路应用在无源超高频系统中的原理如下：电源从零电平开始上电，P5用作电容，其栅极电压(即采样电压)跟随电源电压上升。上电初期，施密特触发器处于截止状态，输出POR信号为低电平，POR经反相控制模块反相后输出控制信号Con2为高电平(跟随电源上升)，但POR经反相后的控制信号Con2没有达到检压模块开关阈值，此时N1与N5均处于截止状态，采样信号继续跟随电源电压升高，POR经延迟后仍为低电平，延迟信号PORD与POR异或后输出低电平，故在电源电压达到要求值(施密特触发器与检压阈值共同决定)前，上电复位信号一直为低电平。

随着电源电压不断升高，采样信号与控制信号Con2跟随电源电压升高，当控制信号Con2电压超过检压模块中N1、N2及N3的开关阈值电压后，检压模块的最左边支路(由P1、P2、P3、P4、N1、N2、N3所构成的电路)导通，其中P1、P2、P3、P4用作电阻以减小电流，由于N3与N4为电流镜结构，此时，N4泄流支路导通，快速将采样信号电压拉低。施密特触发器具有迟滞特性，采样信号降低后，由于原采样信号跟随电源变化，因而其较P7源极电压高，故P6率先导通，接着P8导通；采样信号进一步降低，进而P7导通，POR信号变为高电平，此时P5泄流支路也导通，进一步拉低采样信号，从而形成正反馈，表现为输出POR信号为一从低到高的阶跃信号；采样信号降为零电平，N5支路电流为零，POR为高电平，经反相后Con2为低电平，从而N1截止，最左边支路电流为零，N4电流也为零，故如此设计后，检压模块只有在采样电压快速下降过程中有电流损耗，前后稳定状态时静态电流均为零，实现低功耗设计目的。

在所述施密特触发器中，上电初期，施密特触发器处于截止状态，POR为低电平，由于采样信号高于P7源极电压，P7截止，N6漏极电压为零，故此时P6、P7、N6、N7支路电流为零；当POR跳变为高电平后，P7与P8通过的电流均为零，采样信号为低电平，N6与N7处于截止状态，此时施密特触发器静态电流为零，只有在电路状态跳变时存在较小动态功耗，实现了施密特触发器静态零功耗。施密特触发器本身的迟滞特性、检压模块的阈值检测及Con1与Con2的反馈控制，极大的提高了电路的抗噪性能和稳定性，如图4～图5所示，电源电压上电时间在一定范围内变化时，本发明的上电复位电路均能得到好的复位信号，证明了本设计的高稳定电压检测性能，保证了复位电位达到应用要求；另外，如图6所示，电源电压达到正常工作电压(3V)后，有较大噪声影响(电压变化2～4V)，由图上曲线可知，本发明上电复位电路不会发生错误翻转，具有强的抗噪性能。

施密特触发器输出POR信号进入脉冲整形模块，脉冲整形模块包括延迟电路与异或电路。INV2～INV5与电容C1组成延迟电路，POR经反相器INV2、INV3整形后对C1充电，C1上端电压为从低到高的较慢变化信号，经后面反相器INV4、INV5的整形后，就产生了跳变延时的PORD信号，在本实施例中，所述PORD信号跳变延时为4us；开始POR与PORD均为低电平，当POR跳变为高电平后，PORD仍为低电平，经4us后再跳变为高电平，这样，二者异或后就可以得到标准矩形脉冲，即为上电复位信号PORB，所述上电复位信号PORB宽度为4us，能够满足超高频系统复位的要求。

图7显示为本发明上电复位过程消耗的总电流波形图。如图所示，只有复位信号产生的微小时间段，40us左右的范围内有损耗电流产生，主要是施密特触发器跳变瞬间较大电流泄漏，总电流峰值仅为31uA，而且复位结束后，电源与地之间不存在通路，静态电流为33pA，实现了静态零功耗设计。

综上所述，本发明的上电复位电路，具有以下有益效果：1)检压模块中的开关电路添加第二NMOS管(二极管连接)实现较高阈值控制，保证电源上升到一定电压时再启动泄流支路，使得POR信号跳转后的高电压达到设计要求；2)两路反馈控制信号与具有迟滞特性的施密特触发器联合设计，极大提高了电路的稳定性(电源电压上升速率改变，复位电路均可得到符合要求的上电复位信号)，具有很强的抗噪性能；3)施密特触发器与检压模块提供两次阈值检测，保证复位电路的复位电压Vporb不会过低(＞2.6V)；4)第五PMOS管用作电容，有效减小面积，电阻的使用及电路中部分倒比管设计有效的降低功耗，复位结束后，本电路结构中不存在电源与地通路，静态电流为pA级，实现静态零功耗设计。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种上电复位电路，其特征在于，至少包括：

检压模块，连接于一外部电源，用于对所述外部电源输入的电压变化进行检测并输出采样信号；

施密特触发器，连接于所述检压模块，用于对所述采样信号进行阈值检测，并依据检测的阀值进行延迟以产生阶跃信号输出，且所述阶跃信号用以对所述检压模块进行部分泻流控制；

反相控制模块，连接于所述施密特触发器与所述检压模块，用于接收到所述施密特触发器输出的阶跃信号后进行反相处理以对所述检压模块进行开关控制；

脉冲整形模块，连接于所述施密特触发器，用于接收到所述施密特触发器输出的阶跃信号后进行延迟以产生延迟阶跃信号，然后将所述阶跃信号与延迟信号进行异或后输出上电复位信号；

所述检压模块包括第一、第二、第三、第四、第五PMOS管及第一、第二、第三、第四、第五NMOS管，其中，所述第一PMOS管源极连接于所述外部电源，所述第一PMOS管漏极连接于所述第二PMOS管源极，所述第二PMOS管漏极连接于所述第三PMOS管源极，所述第三PMOS管漏极连接于所述第四PMOS管源极，所述第四PMOS管漏极连接于所述第一NMOS管漏极，所述第一NMOS管栅极连接于所述反相控制模块的输出端，所述第一NMOS管源极连接于所述第二NMOS管漏极，所述第二NMOS管漏极与其栅极相连，所述第二NMOS管源极连接于所述第三NMOS管漏极，所述第三NMOS管漏极与其栅极相连，且连接于所述第四NMOS管栅极以形成电流镜结构，所述第四NMOS管漏极连接于所述第五PMOS管栅极及所述第五NMOS管漏极，用作所述检压模块的输出端以输出所述采样信号，所述第五PMOS源极与其漏极相连用作电容，且连接于所述外部电源，所述第五NMOS管栅极连接于所述施密特触发器的输出端，其中，所述第一、第二、第三及第四PMOS管栅极、所述第三、第四及第五NMOS管源极接地。

2.根据权利要求1所述的上电复位电路，其特征在于：所述施密特触发器包括第六、第七、第八PMOS管、第六、第七、第八NMOS管及电阻，其中，所述第六、第七PMOS管、第六、第七NMOS管栅极相连，用作所述施密特触发器的输入端，以输入所述采样信号，所述第六PMOS管源极连接于所述外部电源，所述第六PMOS管漏极连接于所述第七、第八PMOS管源极，所述第七PMOS管漏极、第七NMOS管漏极、第八NMOS管栅极、第八PMOS管栅极相连，用作所述施密特触发器的输出端以输出所述阶跃信号，所述第七NMOS管源极连接于所述第六NMOS管漏极与所述第八NMOS管源极，所述第六NMOS管源极与所述第八PMOS管漏极接地，所述第八NMOS管漏极连接于所述电阻的第一端，所述电阻的第二端连接于所述外部电源。

3.根据权利要求1所述的上电复位电路，其特征在于：所述反相控制模块包括第一反相器，其中，所述第一反相器包括第九PMOS管及第九NMOS管，所述第九PMOS管栅极与所述第九NMOS管栅极相连，用作所述反相控制模块的输入端，所述第九PMOS管源极连接于所述外部电源，所述第九PMOS管漏极与所述第九NMOS管漏极相连用作所述反相控制模块的输出端，所述第九NMOS管源极接地。

4.根据权利要求1所述的上电复位电路，其特征在于：所述脉冲整形模块包括连接于所述施密特触发器的第二反相器、连接于所述第二反相器的第三反相器、连接于所述第三反相器的第四反相器、连接于所述第四反相器的第五反相器、第一端连接于所述第三反相器输出端且第二端接地的电容、以及第一输入端连接于所述施密特触发器且第二输入端连接于所述第五反相器的异或单元。

5.根据权利要求4所述的上电复位电路，其特征在于：所述脉冲整形模块包括第十、第十一、第十二、第十三PMOS管、第十、第十一、第十二、第十三NMOS管、电容及异或单元，其中，所述第十PMOS管栅极与所述第十NMOS管栅极相连，用作所述第二反相器的输入端，所述第十PMOS管漏极与所述第十NMOS管漏极相连，用作所述第二反相器的输出端，所述第十一PMOS管栅极与所述第十一NMOS管栅极相连，且连接于所述第二反相器的输出端，所述第十一PMOS管漏极与所述第十一NMOS管漏极相连，用作所述第三反相器的输出端，所述第十二PMOS管栅极与所述第十二NMOS管栅极相连，且连接于所述第三反相器的输出端，所述第十二PMOS管漏极与所述第十二NMOS管漏极相连，用作所述第四反相器的输出端，所述第十三PMOS管栅极与所述第十三NMOS管栅极相连，且连接于所述第四反相器的输出端，所述第十三PMOS管漏极与所述第十三NMOS管漏极相连，用作所述第五反相器的输出端，所述异或单元第一输入端连接于所述第五反相器的输出端且第二输入端连接于所述施密特触发器，所述电容的第一端连接于所述第三反相器输出端，第二端接地，所述第十、第十一、第十二、第十三PMOS管源极连接于所述外部电源，所述第十、第十一、第十二、第十三NMOS管源极接地。

Images