CN106357249B - 上电复位电路及集成电路 - Google Patents

上电复位电路及集成电路 Download PDF

Info

Publication number
CN106357249B
CN106357249B CN201610972786.2A CN201610972786A CN106357249B CN 106357249 B CN106357249 B CN 106357249B CN 201610972786 A CN201610972786 A CN 201610972786A CN 106357249 B CN106357249 B CN 106357249B
Authority
CN
China
Prior art keywords
power
transistor
signal
reset
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610972786.2A
Other languages
English (en)
Other versions
CN106357249A (zh
Inventor
王鹏
张文荣
陆健
徐学良
罗鹏
翁亚男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sinomcu Microelectronics Co ltd
Original Assignee
Shanghai Sinomcu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sinomcu Microelectronics Co ltd filed Critical Shanghai Sinomcu Microelectronics Co ltd
Priority to CN201610972786.2A priority Critical patent/CN106357249B/zh
Publication of CN106357249A publication Critical patent/CN106357249A/zh
Application granted granted Critical
Publication of CN106357249B publication Critical patent/CN106357249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种上电复位电路及集成电路。该上电复位电路包括：第一上电模块，输出第一上电信号；第一保持模块，连接到第一上电模块的输出端，输入第一上电信号，输出第一复位信号；第二上电模块，连接到第一保持模块的输出端，输入第一复位信号，输出第二上电信号；第二保持模块，连接到第二上电模块的输出端，输入第二上电信号，输出第二复位信号。根据本发明的实施例通过改进上电复位电路的结构，使得上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。

Description

上电复位电路及集成电路
技术领域
本发明涉及集成电路设计领域，尤其涉及一种上电复位电路及集成电路。
背景技术
在集成电路设计领域，各种集成电路都可以包括上电复位(POR：Power On Reset)电路，其作用是保证在施加电源后，模拟和数字模块初始化至已知状态。基本POR功能会产生一个内部复位脉冲或复位电平以避免“竞争”现象，并使器件保持静态，直至电源电压稳定或达到一个能保证正常工作的阈值。一旦电源电压达到阈值电压，POR电路就会释放内部复位信号，状态机开始初始化，在初始化完成后，集成电路开始正常工作。
然而，现有技术的上电复位电路通常仅能分别保证慢上电(例如1ms以上)或快上电(例如1ms以内)时的上电复位，无法同时保证慢上电和快上电情况下的上电复位。
发明内容
技术问题
有鉴于此，本发明提出一种上电复位电路，通过改进上电复位电路的结构，使得上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。
解决方案
根据本发明的一个方面，提供了一种上电复位电路。所述上电复位电路包括：
第一上电模块，所述第一上电模块输出第一上电信号；
第一保持模块，所述第一保持模块连接到所述第一上电模块的输出端，输入所述第一上电信号，输出第一复位信号；
第二上电模块，所述第二上电模块连接到所述第一保持模块的输出端，输入所述第一复位信号，输出第二上电信号；
第二保持模块，所述第二保持模块连接到所述第二上电模块的输出端，输入所述第二上电信号，输出第二复位信号。
在一种可能的实现方式中，所述第一上电模块包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电容，
其中，所述第一晶体管的漏极分别连接到所述第三晶体管的栅极、所述第三晶体管的漏极以及所述第四晶体管的栅极；
所述第二晶体管的栅极分别连接到所述第二晶体管的漏极、所述第四晶体管的漏极以及所述第一电容的一端，所述第一电容的一端输出所述第一上电信号；
所述第一晶体管的源极以及所述第二晶体管的源极连接到电源电压；
所述第一晶体管的栅极、所述第三晶体管的源极、所述第四晶体管的源极以及所述第一电容的另一端接地。
在一种可能的实现方式中，所述第二上电模块包括：第五晶体管、第六晶体管以及第二电容，
其中，所述第五晶体管的栅极连接到所述第六晶体管的栅极，输入所述第一复位信号；
所述第五晶体管的漏极分别连接到所述第六晶体管的漏极以及所述第二电容的一端，所述第二电容的一端输出所述第二上电信号；
所述第五晶体管的源极连接到电源电压；
所述第六晶体管的源极以及所述第二电容的另一端接地。
在一种可能的实现方式中，所述第一保持模块包括：
第一施密特触发器，所述第一施密特触发器的输入端输入所述第一上电信号，输出所述第一复位信号。
在一种可能的实现方式中，所述第一保持模块包括：
第一倒相器模块，所述第一倒相器模块的输入端输入所述第一上电信号，输出所述第一复位信号，
其中，所述第一倒相器模块包括串联的偶数个倒相器。
在一种可能的实现方式中，所述第二保持模块包括：
第二施密特触发器，所述第二施密特触发器的输入端输入所述第二上电信号，输出中间信号；
第二倒相器模块，连接到所述第二施密特触发器，所述第二倒相器模块的输入端输入所述中间信号，输出所述第二复位信号，
其中，所述第二倒相器模块包括串联的奇数个倒相器。
在一种可能的实现方式中，所述第二保持模块包括：
第三倒相器模块，所述第三倒相器模块的输入端输入所述第二上电信号，输出所述第二复位信号，
其中，所述第三倒相器模块包括串联的奇数个倒相器。
在一种可能的实现方式中，所述第一晶体管和所述第二晶体管为PMOS晶体管，所述第三晶体管和所述第四晶体管为NMOS晶体管。
在一种可能的实现方式中，所述第五晶体管为PMOS晶体管，所述第六晶体管为NMOS晶体管。
根据本发明的另一方面，提供了一种集成电路，所述集成电路包括如上所述的上电复位电路，所述上电复位电路输出的第二复位信号对所述集成电路进行上电复位。
有益效果
根据本发明的实施例，通过改进上电复位电路的结构，使得上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。
根据下面参考附图对示例性实施例的详细说明，本发明的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本发明的示例性实施例、特征和方面，并且用于解释本发明的原理。
图1是根据本发明一示例性实施例示出的上电复位电路的示意图。
图2是根据本发明一示例性实施例示出的上电复位电路的示意图。
具体实施方式
以下将参考附图详细说明本发明的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本发明的主旨。
实施例1
图1是根据本发明一示例性实施例示出的上电复位电路的示意图。
根据本发明的示例性实施例的上电复位电路可以应用于集成电路中，输出第二复位信号对集成电路系统进行上电复位。如图1所示，在一种可能的实现方式中，该上电复位电路包括：
第一上电模块11，所述第一上电模块11输出第一上电信号VB；
第一保持模块12，所述第一保持模块12连接到所述第一上电模块11的输出端，输入所述第一上电信号VB，输出第一复位信号VC；
第二上电模块13，所述第二上电模块13连接到所述第一保持模块12的输出端，输入所述第一复位信号VC，输出第二上电信号VD；
第二保持模块14，所述第二保持模块14连接到所述第二上电模块13的输出端，输入所述第二上电信号VD，输出第二复位信号VOUT。
该实施例通过改进上电复位电路的结构，使得上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。
举例来说，第一上电模块11和第一保持模块12可以组成慢上电部分，在电源电压VDD慢上电(例如1ms以上)的过程中产生可靠的复位信号，也即第一复位信号VC；第二上电模块13和第二保持模块14可以组成快上电部分，在电源电压VDD快上电(例如1ms以内)的过程中产生可靠的复位信号，也即第二复位信号VOUT。将慢上电部分与快上电部分串联后，可以保证无论在快上电过程还是慢上电过程中，都能够产生可靠的复位信号(第二复位信号VOUT)。
如图2所示，在一种可能的实现方式中，第一上电模块11可以包括：第一晶体管P1、第二晶体管P2、第三晶体管N1、第四晶体管N2以及第一电容C1。
其中，所述第一晶体管P1的漏极分别连接到所述第三晶体管N1的栅极、所述第三晶体管N1的漏极以及所述第四晶体管N2的栅极；
所述第二晶体管P2的栅极分别连接到所述第二晶体管P2的漏极、所述第四晶体管N2的漏极以及所述第一电容C1的一端，所述第一电容C1的一端输出所述第一上电信号VB；
所述第一晶体管P1的源极以及所述第二晶体管P1的源极连接到电源电压VDD；
所述第一晶体管P1的栅极、所述第三晶体管N1的源极、所述第四晶体管N2的源极以及所述第一电容C1的另一端接地GND。
在一种可能的实现方式中，所述第一晶体管P1和所述第二晶体管P2为PMOS晶体管，所述第三晶体管N1和所述第四晶体管N2为NMOS晶体管。
如图2所示，在一种可能的实现方式中，所述第二上电模块13包括：第五晶体管P3、第六晶体管N3以及第二电容C2，
其中，所述第五晶体管P3的栅极连接到所述第六晶体管N3的栅极，输入所述第一复位信号VC；
所述第五晶体管P3的漏极分别连接到所述第六晶体管N3的漏极以及所述第二电容C2的一端，所述第二电容C2的一端输出所述第二上电信号VD；
所述第五晶体管P3的源极连接到电源电压VDD；
所述第六晶体管N3的源极以及所述第二电容C2的另一端接地GND。
在一种可能的实现方式中，所述第五晶体管P3为PMOS晶体管，所述第六晶体管N3为NMOS晶体管。
举例来说，如图2所示，在电源电压VDD慢上电的情况下，当VDD较低(小于复位电压)时，在第一上电模块11中，第一晶体管P1和第四晶体管N2关断，第三晶体管N1采用漏电较小的二极管接法，对第一晶体管P1的漏极电压VA下拉，使得第一晶体管P1的漏极的电压VA为0；而第二晶体管P2采用二极管接法，对第一上电信号VB上拉，使得第一上电信号VB为1，经过第一保持模块12保持后，第一复位信号VC为1。此时，在第二上电模块13中，由于第一复位信号VC为1，第五晶体管P3关断，第六晶体管N3导通，使得第二上电信号VD为0，经过第二保持模块14翻转后，第二复位信号VOUT为1，输出了有效的第二复位信号VOUT，系统处于复位状态。
在一种可能的实现方式中，随着电源电压VDD升高到大于或等于复位电压，在第一上电模块11中，第一晶体管P1导通，并与第三晶体管N1分压，电压VA逐渐抬高为1，第四晶体管N2逐渐导通，并与第二晶体管P2分压，第一上电信号VB逐渐降低为0；当第一上电信号VB降低至0时，经过第一保持模块12保持后，第一复位信号VC变为0。此时，在第二上电模块13中，由于第一复位信号VC为0，第五晶体管P3导通，第六晶体管N3关断，使得第二上电信号VD为1，经过第二保持模块14翻转后，第二复位信号VOUT为0，完成系统复位，使得系统的复位状态解除，开始正常工作。
在一种可能的实现方式中，如图2所示，在电源电压VDD快上电的情况下，VDD快速升高，在第一上电模块11中，第一电容C1的一端输出所述第一上电信号VB，由于第一电容C1的两端电压不能突变，因此第一上电信号VB会保持一段较长时间的0状态；经过第一保持模块12保持后，第一复位信号VC保持为0。此时，在第二上电模块13中，第一复位信号VC为0，而第二电容C2的两端电压不能突变，使得第二上电信号VD仍然为0；经过第二保持模块14翻转后，第二复位信号VOUT为1，输出了有效的第二复位信号VOUT，系统处于复位状态。
在一种可能的实现方式中，由于电源电压VDD快速上升到工作电压，使得第二上电模块13中的第五晶体管P3导通，第六晶体管N3关断，第五晶体管P3对第二电容C2缓慢充电，使得第二上电信号VD逐渐升高到1；经过第二保持模块14翻转后，第二复位信号VOUT翻转为0，完成系统复位，使得系统的复位状态解除，开始正常工作。
举例来说，如果上电复位电路仅包括慢上电部分(例如，第一上电模块11和第一保持模块12)，则在慢上电时能产生可靠的复位信号；而在快上电时，由于第一电容C1的两端电压不能突变，无法输出有效的复位信号(输出1)，没有复位过程。如果上电复位电路仅包括快上电部分(例如，第二上电模块13和第二保持模块14)，则在快上电时能产生可靠的复位信号，而在慢上电时，在一定时间内第二上电信号VD等于电源电压VDD，第二复位信号VOUT为0，无法输出有效的复位信号，没有复位过程。
举例来说，如果上电复位电路采用快上电部分与慢上电部分的串联方式，也即快上电部分在前，慢上电部分在后，则在快上电时，由于电容的两端电压不能突变，无法输出有效的复位信号，没有复位过程；而在慢上电时，由于对电容的充电时间较长，仅能输出较短时间的高脉冲，无法输出有效的复位信号，没有复位过程。
通过这种方式，根据本发明的示例性实施例的上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。
如图2所示，在一种可能的实现方式中，所述第一保持模块12可包括：第一施密特触发器(SMT)S1，所述第一施密特触发器S1的输入端输入所述第一上电信号VB，输出所述第一复位信号VC。
如图2所示，在一种可能的实现方式中，所述第二保持模块14包括：
第二施密特触发器S2，所述第二施密特触发器S2的输入端输入所述第二上电信号VD，输出中间信号VS2；
第二倒相器模块INV2，连接到所述第二施密特触发器S2，所述第二倒相器模块INV2的输入端输入所述中间信号VS2，输出所述第二复位信号VOUT，其中，所述第二倒相器模块INV2包括串联的奇数个倒相器。
举例来说，施密特触发器具有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触发方式，其状态由输入信号电位维持；对于负向递减和正向递增两种不同变化方向的输入信号，施密特触发器有不同的阈值电压。
在一种可能的实现方式中，第一保持模块12采用第一施密特触发器S1。这样，在第一上电信号VB未达到第一施密特触发器S1的阈值电压时，可以将第一上电信号VB保持为第一复位信号VC，在第一上电信号VB达到第一施密特触发器S1的阈值电压时，可以快速实现第一复位信号VC的翻转，从而保证第一复位信号VC的稳定性和准确性。
在一种可能的实现方式中，第二保持模块14采用第二施密特触发器S2和第二倒相器模块INV2进行串联，其中，第二倒相器模块INV2包括串联的奇数个倒相器。这样，在第二上电信号VD未达到第二施密特触发器S2的阈值电压时，可以将第二上电信号VD反相保持为第二复位信号VOUT，在第二上电信号VD达到第二施密特触发器S2的阈值电压时，可以快速实现第二复位信号VOUT的翻转，从而保证第二复位信号VOUT的稳定性和准确性。
本领域技术人员应理解，本发明的实施例不限制第一施密特触发器S1、第二施密特触发器S2以及第二倒相器模块INV2中的倒相器的种类，可以采用本领域技术人员已知的任意结构的施密特触发器和倒相器。
通过这种方式，可以保证第二复位信号VOUT的稳定性和准确性，从而实现系统的上电复位。
在另一种可能的实现方式中，所述第一保持模块12可包括：
第一倒相器模块INV1，所述第一倒相器模块INV1的输入端输入所述第一上电信号VB，输出所述第一复位信号VC，
其中，所述第一倒相器模块INV1包括串联的偶数个倒相器。
在另一种可能的实现方式中，所述第二保持模块14可包括：
第三倒相器模块INV3，所述第三倒相器模块INV3的输入端输入所述第二上电信号VD，输出所述第二复位信号VOUT，
其中，所述第三倒相器模块INV3包括串联的奇数个倒相器。
举例来说，第一保持模块12采用由串联的偶数个倒相器组成的第一倒相器模块INV1，可以将第一上电信号VB有效地保持为第一复位信号VC；第二保持模块14采用由串联的奇数个倒相器组成的第三倒相器模块INV3，可以将第二上电信号VD有效地反相保持为第二复位信号VOUT。
本领域技术人员应理解，本发明的实施例不限制第一倒相器模块INV1和第三倒相器模块INV3中的倒相器的种类，可以采用本领域技术人员已知的任意结构的倒相器。
通过这种方式，可以保证第二复位信号VOUT的准确性，从而实现系统的上电复位。
在一种可能的实现方式中，所述第二晶体管P2为倒置比的PMOS晶体管，所述第三晶体管N1为倒置比的NMOS晶体管。
在一种可能的实现方式中，所述第五晶体管P3为倒置比的PMOS晶体管。
举例来说，倒置比晶体管是指宽度小于长度的晶体管，一般用于替代大电阻。第二晶体管P2采用倒置比的PMOS晶体管，可以控制对第一电容C1的充电速度；第五晶体管P3采用倒置比的PMOS晶体管，可以控制对第二电容C2的充电速度；第三晶体管N1采用倒置比的NMOS晶体管，可以提高第三晶体管N1的分压能力。
通过这种方式，在慢上电和快上电情况下均保证产生可靠的复位信号，实现对集成电路系统的上电复位。
在一种可能的实现方式中，根据本发明的示例性实施例还提供一种集成电路，所述集成电路采用如上所述的上电复位电路，所述上电复位电路输出的第二复位信号对所述集成电路进行上电复位。
本发明的实施例通过改进上电复位电路的结构，使得上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种上电复位电路，其特征在于，所述上电复位电路包括：
第一上电模块，所述第一上电模块输出第一上电信号，其中，所述第一上电模块包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电容，其中，所述第一晶体管的漏极分别连接到所述第三晶体管的栅极、所述第三晶体管的漏极以及所述第四晶体管的栅极；
所述第二晶体管的栅极分别连接到所述第二晶体管的漏极、所述第四晶体管的漏极以及所述第一电容的一端，所述第一电容的一端输出所述第一上电信号；
所述第一晶体管的源极以及所述第二晶体管的源极连接到电源电压；
所述第一晶体管的栅极、所述第三晶体管的源极、所述第四晶体管的源极以及所述第一电容的另一端接地；
第一保持模块，所述第一保持模块连接到所述第一电容的一端，输入所述第一上电信号，输出第一复位信号；
第二上电模块，所述第二上电模块连接到所述第一保持模块的输出端，其中，所述第二上电模块包括第五晶体管、第六晶体管以及第二电容，所述第五晶体管的栅极连接到所述第六晶体管的栅极，输入所述第一复位信号；所述第五晶体管的漏极分别连接到所述第六晶体管的漏极以及所述第二电容的一端，所述第二电容的一端输出所述第二上电信号，所述第五晶体管的源极连接到电源电压；所述第六晶体管的源极以及所述第二电容的另一端接地；
第二保持模块，所述第二保持模块连接到所述第二上电模块的输出端，输入所述第二上电信号，输出第二复位信号。
2.根据权利要求1所述的上电复位电路，其特征在于，所述第一保持模块包括：
第一施密特触发器，所述第一施密特触发器的输入端输入所述第一上电信号，输出所述第一复位信号。
3.根据权利要求1所述的上电复位电路，其特征在于，所述第一保持模块包括：
第一倒相器模块，所述第一倒相器模块的输入端输入所述第一上电信号，输出所述第一复位信号，
其中，所述第一倒相器模块包括串联的偶数个倒相器。
4.根据权利要求1所述的上电复位电路，其特征在于，所述第二保持模块包括：
第二施密特触发器，所述第二施密特触发器的输入端输入所述第二上电信号，输出中间信号；
第二倒相器模块，连接到所述第二施密特触发器，所述第二倒相器模块的输入端输入所述中间信号，输出所述第二复位信号，
其中，所述第二倒相器模块包括串联的奇数个倒相器。
5.根据权利要求1所述的上电复位电路，其特征在于，所述第二保持模块包括：
第三倒相器模块，所述第三倒相器模块的输入端输入所述第二上电信号，输出所述第二复位信号，
其中，所述第三倒相器模块包括串联的奇数个倒相器。
6.根据权利要求1所述的上电复位电路，其特征在于，
所述第一晶体管和所述第二晶体管为PMOS晶体管，所述第三晶体管和所述第四晶体管为NMOS晶体管。
7.根据权利要求1所述的上电复位电路，其特征在于，
所述第五晶体管为PMOS晶体管，所述第六晶体管为NMOS晶体管。
8.一种集成电路，其特征在于，所述集成电路包括如权利要求1-7中任意一项所述的上电复位电路，所述上电复位电路输出的第二复位信号对所述集成电路进行上电复位。
CN201610972786.2A 2016-11-04 2016-11-04 上电复位电路及集成电路 Active CN106357249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610972786.2A CN106357249B (zh) 2016-11-04 2016-11-04 上电复位电路及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610972786.2A CN106357249B (zh) 2016-11-04 2016-11-04 上电复位电路及集成电路

Publications (2)

Publication Number Publication Date
CN106357249A CN106357249A (zh) 2017-01-25
CN106357249B true CN106357249B (zh) 2020-04-07

Family

ID=57864628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610972786.2A Active CN106357249B (zh) 2016-11-04 2016-11-04 上电复位电路及集成电路

Country Status (1)

Country Link
CN (1) CN106357249B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300492B (zh) * 2017-07-25 2020-10-09 中芯国际集成电路制造(上海)有限公司 一种上电信号产生电路
CN111490762B (zh) * 2020-06-23 2020-09-29 深圳市芯天下技术有限公司 一种新型的上电下电复位电路
CN113364441B (zh) * 2021-06-30 2022-06-14 芯天下技术股份有限公司 一种高掉电por电压的por电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224949A (zh) * 1997-12-22 1999-08-04 日本电气株式会社 在正电平范围与负电平范围交替驱动信号线的输出电路
CN104715792A (zh) * 2013-12-11 2015-06-17 中国科学院上海微系统与信息技术研究所 具有初始化功能的相变存储器写擦电路及其快速写擦方法
CN105591637A (zh) * 2015-11-24 2016-05-18 居水荣 集成电路中的自动复位模块
CN205263697U (zh) * 2015-12-30 2016-05-25 广西师范大学 一种带上电复位的可校正低功耗电压基准源

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157907B1 (ko) * 1995-11-02 1999-03-20 문정환 파워온 리세트 회로
US7236023B2 (en) * 2005-04-14 2007-06-26 Sandisk 3D Llc Apparatus and methods for adaptive trip point detection
CN201246022Y (zh) * 2008-01-18 2009-05-27 王雁尘 电动卷门联控锁控制驱动电路
CN102270979B (zh) * 2011-04-12 2013-03-20 建荣集成电路科技(珠海)有限公司 一种上电复位电路
CN102403988B (zh) * 2011-12-22 2013-03-27 中国科学院上海微系统与信息技术研究所 一种上电复位电路
CN103095265B (zh) * 2012-11-13 2015-01-21 长沙景嘉微电子股份有限公司 一种上电和掉电自动复位检测电路
CN206117621U (zh) * 2016-11-04 2017-04-19 上海晟矽微电子股份有限公司 上电复位电路及集成电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224949A (zh) * 1997-12-22 1999-08-04 日本电气株式会社 在正电平范围与负电平范围交替驱动信号线的输出电路
CN104715792A (zh) * 2013-12-11 2015-06-17 中国科学院上海微系统与信息技术研究所 具有初始化功能的相变存储器写擦电路及其快速写擦方法
CN105591637A (zh) * 2015-11-24 2016-05-18 居水荣 集成电路中的自动复位模块
CN205263697U (zh) * 2015-12-30 2016-05-25 广西师范大学 一种带上电复位的可校正低功耗电压基准源

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A nanowatt cascadable delay element for compact power-on-reset (POR) circuits;Suat U. Ay;《2009 52nd IEEE International Midwest Symposium on Circuits and Systems》;20091231;第62-65页 *
基于施密特比较器的高可靠上电复位电路;方明等;《微电子学》;20101031;第709-712页 *

Also Published As

Publication number Publication date
CN106357249A (zh) 2017-01-25

Similar Documents

Publication Publication Date Title
CN108063610B (zh) 上电复位脉冲产生电路
JP4291066B2 (ja) パワーオンリセット回路及びパワーオンリセット方法
CN106972846B (zh) 一种上电复位电路
JP3756961B2 (ja) 半導体メモリ装置のチップ初期化信号発生回路
CN106357249B (zh) 上电复位电路及集成电路
JP5395203B2 (ja) レベルシフト回路及びそれを用いた半導体デバイス
CN110297514B (zh) 电源开启重置电路
US11296691B2 (en) Power-on reset circuit with reset transition delay
KR20170015933A (ko) 부트스트래핑 회로 및 이를 이용한 단극성 논리 회로
CN107231145B (zh) 复位单元和芯片
JP5468642B2 (ja) 電圧スイッチ回路
CN108829174B (zh) 线性稳压器电路
JP5053771B2 (ja) パワーオンリセット回路
CN106953618B (zh) 一种增强型cmos施密特电路
JPH03206709A (ja) パワーオン・リセット回路
CN108304021B (zh) 箝位电路
JP2003110414A (ja) パワーオンリセット回路
JP4469798B2 (ja) 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法
CN110739942A (zh) 一种上电复位电路
JPWO2019077890A1 (ja) コンパレータを用いた発振器回路
JP2015136003A (ja) パワーオンリセット回路
JP2006279370A (ja) パワーオンリセット回路
JP3543180B2 (ja) 半導体集積回路の信号入出力回路
CN107481760B (zh) 负压输出电路
JP2005039635A (ja) パワーオンリセット回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant