JP2006279370A - パワーオンリセット回路 - Google Patents
パワーオンリセット回路 Download PDFInfo
- Publication number
- JP2006279370A JP2006279370A JP2005093646A JP2005093646A JP2006279370A JP 2006279370 A JP2006279370 A JP 2006279370A JP 2005093646 A JP2005093646 A JP 2005093646A JP 2005093646 A JP2005093646 A JP 2005093646A JP 2006279370 A JP2006279370 A JP 2006279370A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- transistor
- drain
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】 電源電圧の立ち上がり時間が長い場合或いはトランジスタの製造のばらつきがある場合であっても内部回路を確実にリセットする。
【解決手段】 パワーオンリセット回路1は、充電用のPチャネルMOSトランジスタ3に、PチャネルMOSトランジスタ4のドレインとNチャネルMOSトランジスタ6のドレインとの接続点(ノードRG)を接続する。充電用のPチャネルMOSトランジスタ3に供給する電圧(ノードRGの電位)を電源電圧より小さい値にすることによって、PチャネルMOSトランジスタ3のオンするタイミングを電源電圧VccがPチャネルMOSトランジスタ3の閾値に達するよりも遅くする。
【選択図】 図1
【解決手段】 パワーオンリセット回路1は、充電用のPチャネルMOSトランジスタ3に、PチャネルMOSトランジスタ4のドレインとNチャネルMOSトランジスタ6のドレインとの接続点(ノードRG)を接続する。充電用のPチャネルMOSトランジスタ3に供給する電圧(ノードRGの電位)を電源電圧より小さい値にすることによって、PチャネルMOSトランジスタ3のオンするタイミングを電源電圧VccがPチャネルMOSトランジスタ3の閾値に達するよりも遅くする。
【選択図】 図1
Description
本発明は、半導体集積回路において、供給電源をオンしたとき、内部回路を初期化するためのリセット信号を生成するためのパワーオンリセット回路に関する。
従来から様々なパワーオンリセット回路が提供されている(例えば、特許文献1、特許文献2参照)。
図4は特許文献1に開示されたパワーオンリセット回路の回路図である。図4に示すパワーオンリセット回路100は、一端が電源電圧Vccの電源に接続されたレジスタ101と、一方の電極がレジスタ101の他端に接続され、他方の電極が接地されたコンデンサ102と、入力部がレジスタ101とコンデンサ102との接続点(ノードN100)に接続されたインバータ回路103と、ソースがノードN100に接続され、ドレインが接地され、ゲートが電源に接続されたPチャネルMOSトランジスタ104とにより構成されている。なお、レジスタ101とコンデンサ102とはCR回路を構成する。
図4は特許文献1に開示されたパワーオンリセット回路の回路図である。図4に示すパワーオンリセット回路100は、一端が電源電圧Vccの電源に接続されたレジスタ101と、一方の電極がレジスタ101の他端に接続され、他方の電極が接地されたコンデンサ102と、入力部がレジスタ101とコンデンサ102との接続点(ノードN100)に接続されたインバータ回路103と、ソースがノードN100に接続され、ドレインが接地され、ゲートが電源に接続されたPチャネルMOSトランジスタ104とにより構成されている。なお、レジスタ101とコンデンサ102とはCR回路を構成する。
電源をオンすると、レジスタ101の抵抗値とコンデンサ102の容量値とによって決まる時定数に従って、インバータ回路103の入力電位(ノードN100の電位)の上昇が電源の電源電圧Vccの上昇(立ち上がり)に比べて遅れる。このノードN100の電位がコンデンサ102の充電に伴って上昇し、インバータ回路103の閾値を超えるとき、インバータ回路103の出力が反転し(“High”レベルから“Low”レベルになり)、電源オンからの遅れ時間をパルス幅としたリセット信号を出力する。
電源をオフすると、PチャネルMOSトランジスタ104がオン状態になり、コンデンサ102に充電されていた電荷が速やかに放電される。
図5は特許文献2に開示されたパワーオンリセット回路の回路図である。図5に示すパワーオンリセット回路200は、PチャネルMOSトランジスタ201と、レジスタ202と、PチャネルMOSトランジスタ203と、コンデンサ204と、インバータ回路205、206、207とにより構成されている。インバータ回路205、206、207は、PチャネルMOSトランジスタ205a、206a、207aと、NチャネルMOSトランジスタ205b、206b、207bとにより構成される。
電源がオンして電源電圧VccがPチャネルMOSトランジスタ203の閾値に達するとコンデンサ204が充電され、インバータ回路205の出力が反転し(“High”レベルから“Low”レベルになり)、インバータ回路206の出力が反転し(“Low”レベルから“High”レベルになり)、インバータ回路207の出力が反転し(“High”レベルから“Low”レベルになり)、所定のパルス幅を持ったリセット信号を出力する。
実開平7−16432号公報
特表2002−516507号公報
上記特許文献1のパワーオンリセット回路100では、電源電圧Vccの立ち上がり時間がレジスタ101とコンデンサ102とにより構成されるCR回路の時定数より長い場合リセットパルスが出力されない。このため、電源電圧Vccの立ち上がり時間よりCR回路の時定数の値を大きくする必要があり、電源電圧Vccの立ち上がり時間が長い場合には大きなサイズの抵抗素子或いは容量素子によりCR回路を構成する必要がある。
また、上記特許文献2のパワーオンリセット回路200では、トランジスタの製造のばらつきによりPチャネルMOSトランジスタ203の閾値Vthpよりパワーオンリセット回路200の後段に設けられたNチャネルMOSトランジスタの閾値Vthnが大きくなってしまうとそのNチャネルMOSトランジスタをオンすることができず、内部回路をリセットすることができない。
そこで、本発明は、電源電圧の立ち上がり時間が長い場合或いはトランジスタの製造のばらつきがある場合であっても内部回路を確実にリセットすることができるパワーオンリセット回路を提供することを目的とする。
本発明のパワーオンリセット回路は、時定数回路と、入力部が当該時定数回路の出力部に接続されたインバータ回路とを備えたパワーオンリセット回路において、前記時定数回路は、第1〜第4のPチャネルMOSトランジスタと、ダイオード素子と、容量素子とを備え、前記第1のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソースとは夫々電源に接続され、前記第1のPチャネルMOSトランジスタのドレインは前記第2のPチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのゲートは前記第4のPチャネルMOSトランジスタのドレインに接続され、前記第4のPチャネルMOSトランジスタのゲートは前記第2のPチャネルMOSトランジスタのドレインに接続され、前記第1のPチャネルMOSトランジスタのゲートは前記第2のPチャネルMOSトランジスタのドレインに接続され、前記第3のPチャネルMOSトランジスタのゲートは前記第4のPチャネルMOSトランジスタのドレインに接続され、前記ダイオード素子のアノード側は前記第4のPチャネルMOSトランジスタのドレインに接続され、前記ダイオード素子のカソード側は接地され、前記容量素子の一方は前記第2のPチャネルMOSトランジスタのドレインに接続され、前記容量素子の他方が接地され、前記容量素子の一方と前記第2のPチャネルMOSトランジスタのドレインとの接続点が前記時定数回路の出力部であることを特徴とする。
また、本発明のパワーオンリセット回路は、時定数回路と、入力部が当該時定数回路の出力部に接続されたインバータ回路とを備えたパワーオンリセット回路において、前記時定数回路は、第1〜第4のNチャネルMOSトランジスタと、ダイオード素子と、容量素子とを備え、前記第1のNチャネルMOSトランジスタおよび前記第3のNチャネルMOSトランジスタのソースとは夫々接地され、前記第1のNチャネルMOSトランジスタのドレインは前記第2のNチャネルMOSトランジスタのソースに接続され、前記第2のNチャネルMOSトランジスタのゲートは前記第4のNチャネルMOSトランジスタのドレインに接続され、前記第4のNチャネルMOSトランジスタのゲートは前記第2のNチャネルMOSトランジスタのドレインに接続され、前記第1のNチャネルMOSトランジスタのゲートは前記第2のNチャネルMOSトランジスタのドレインに接続され、前記第3のNチャネルMOSトランジスタのゲートは前記第4のNチャネルMOSトランジスタのドレインに接続され、前記ダイオード素子のアノード側は電源に接続され、前記ダイオード素子のカソード側は前記第4のNチャネルMOSトランジスタのドレインに接続され、前記容量素子の一方は電源に接続され、前記容量素子の他方は前記第2のNチャネルMOSトランジスタのドレインに接続され、前記容量素子の他方と前記第2のNチャネルMOSトランジスタのドレインとの接続点が前記時定数回路の出力部であることを特徴とする。
本発明によれば、電源電圧Vccが充電用のトランジスタ(第2のPチャネルMOSトランジスタ、第2のNチャネルMOSトランジスタ)の閾値に達するまでのある時間は充電用のトランジスタがオフしているので、当該ある時間はインバータ回路の出力が同じ状態に維持され、インバータ回路の出力を大きくすることができるので、電源電圧の立ち上がり時間が長くなっても後段の各トランジスタの閾値以上のリセット信号を確実に出力することができ、トランジスタの製造のばらつきがあっても内部回路を確実にリセットすることができる。
以下、本発明の好適な実施の形態について図面を参照しつつ説明する。
まず、本発明の実施の形態におけるパワーオンリセット回路1の回路構成について図1を参照しつつ説明する。図1は本実施の形態のパワーオンリセット回路の回路図である。なお、PチャネルMOSトランジスタをPchトランジスタと記載し、NチャネルMOSトランジスタをNchトランジスタと記載する。
図1に示すパワーオンリセット回路1は、Pchトランジスタ2〜5とNchトランジスタ6とを備えている。Pchトランジスタ2、4のソースは電源電圧Vccの電源に接続されている。Pchトランジスタ2のドレインはPchトランジスタ3のソースに接続され、Pchトランジスタ4のドレインはPchトランジスタ5のソースに接続されている。Pchトランジスタ3のゲートはPchトランジスタ5のドレイン(ノードRG)に接続され、Pchトランジスタ5のゲートはPchトランジスタ3のドレインに接続されている。Pchトランジスタ2のゲートはPchトランジスタ3のドレインに接続され、Pchトランジスタ4のゲートはPchトランジスタ5のドレインに接続されている。Nchトランジスタ6は、ドレインとゲートとが接続されており(ダイオード接続)、ドレインとゲートとはPchトランジスタ5のドレインに接続され、ソースは接地されている。ただし、Pchトランジスタ4、5、Nchトランジスタ6の回路部のみを取り出した場合において、Pchトランジスタ4、5、Nchトランジスタ6の全てがオンすると、ノードRGの電位が電源電圧の1/2になるPchトランジスタ4、5、Nchトランジスタ6を使用しているものとする。なお、ノードRGの電位を電源電圧の1/3などにすることは設計事項の範囲内である。
また、パワーオンリセット回路1は、ソースとドレインとが接地され、ゲートがPchトランジスタ3のドレインに接続されたNchトランジスタ7a〜7dとを備えている。ただし、Pchトランジスタ3のドレインとNchトランジスタ7a〜7dのゲートとの接続点が時定数回路の出力部である。
Pchトランジスタ2は抵抗素子として機能し、Nchトランジスタ7a〜7dは容量素子として機能する。
Pchトランジスタ2〜5、Nchトランジスタ6、7a〜7dにより時定数回路が構成されている。
Pchトランジスタ2は抵抗素子として機能し、Nchトランジスタ7a〜7dは容量素子として機能する。
Pchトランジスタ2〜5、Nchトランジスタ6、7a〜7dにより時定数回路が構成されている。
また、パワーオンリセット回路1は、入力部がPchトランジスタ3のドレインとNchトランジスタ7a〜7dのゲートとの接続点(ノードRCOUT)に接続されたインバータ回路8を備え、インバータ回路8はPchトランジスタ8aとNchトランジスタ8bとにより構成されている。Pchトランジスタ8aのゲートとNchトランジスタ8bのゲートとが接続され、その接続点がインバータ回路8の入力部である。Pchトランジスタ8aのドレインとNchトランジスタ8bのドレインとが接続され、その接続点がインバータ回路8の出力部である。Pchトランジスタ8aのソースが電源に接続され、Nchトランジスタ8bのソースが接地されている。
パワーオンリセット回路1は、入力部がインバータ回路8の出力部に接続されたインバータ回路9と、夫々の入力部がインバータ回路9の出力部に接続されたインバータ回路10、11とを備え、インバータ回路10、11の出力がパワーオンリセット回路1の出力(ノードACL)である。
パワーオンリセット回路1は、入力部がインバータ回路8の出力部に接続されたインバータ回路9と、夫々の入力部がインバータ回路9の出力部に接続されたインバータ回路10、11とを備え、インバータ回路10、11の出力がパワーオンリセット回路1の出力(ノードACL)である。
パワーオンリセット回路1は、ソースが電源に接続されたPchトランジスタ13を備え、Pchトランジスタ13のゲートにはインバータ回路10、11の出力が接続され、ドレインはノードRCOUTに接続されている。
パワーオンリセット回路1は、ドレインがNchトランジスタ6のドレインに接続されたNchトランジスタ14を備え、Nchトランジスタ14のゲートにはインバータ回路9の出力が接続され、ソースは接地されている。
パワーオンリセット回路1は、ソースがノードRCOUTに接続され、ゲートが電源に接続され、ドレインが接地されたPchトランジスタ15を備えている。
パワーオンリセット回路1は、ドレインがNchトランジスタ6のドレインに接続されたNchトランジスタ14を備え、Nchトランジスタ14のゲートにはインバータ回路9の出力が接続され、ソースは接地されている。
パワーオンリセット回路1は、ソースがノードRCOUTに接続され、ゲートが電源に接続され、ドレインが接地されたPchトランジスタ15を備えている。
次に、図1に回路構成を示したパワーオンリセット回路1の回路動作について図2を参照しつつ説明する。図2は図1のパワーオンリセット回路1の回路動作を示す波形図であり、(a)は電源電圧Vcc、(b)ノードRGの電位、(c)ノードRCOUTの電位、(d)はノードACLの電位である。ただし、電源電圧Vccの立ち上がり時間が上記の時定数回路の時定数より長い場合である。
電源電圧Vccが上昇してPchトランジスタ4、Nchトランジスタ6が動作し始める電圧になると、このときノードRCOUTの電位が“Low”レベルであるのでPchトランジスタ5はオンしており、Pchトランジスタ4、5、Nchトランジスタ6に電流が流れ始め、ノードRGの電位が(Vcc/2)となり(図2(b)中区間21)、それ以降ノードRGの電位が(Vcc/2)に保持される(図2(b)中区間22)。
さらに、電源電圧Vccが上昇し、電源電圧がPchトランジスタ3の閾値Vthpに達し、さらに電源電圧Vccが上昇してPchトランジスタ3の閾値Vthpの2倍(2×Vthp)に達するまでは、Pchトランジスタ3のソース電圧Vccとそのゲート電圧Vcc/2(ノードRGの電位)との差(Vcc−ノードRGの電位=Vcc−Vcc/2=Vcc/2)がPchトランジスタ3の閾値Vthp未満であり、Pchトランジスタ3がオンせず、Nchトランジスタ7a〜7dが充電されず、ノードRCOUTの電位が上昇しない(図2(c)中区間23)。
また、電源電圧Vccがインバータ回路8を構成するPchトランジスタ8aの閾値Vthp未満のときは、Pchトランジスタ8はオフしており、インバータ回路8の出力はほぼ0(V)で、インバータ回路9で反転され、さらにインバータ回路10、11で反転され、インバータ回路10、11の出力は“Low”レベルとなる。さらに、電源電圧Vccが上昇してPchトランジスタ8aの閾値Vthpに達すると、Pchトランジスタ8aがオンして、インバータ回路8の出力はほぼVccレベルとなり、インバータ回路9で反転され、さらにインバータ回路10、11で反転され、インバータ回路10、11の出力は“High”レベルとなる。さらに、電源電圧Vccが上昇してPchトランジスタ3の閾値Vthpの2倍(2×Vthp)に達するまでは、ノードRCOUTがほぼ0(V)であるので、Pchトランジスタ8aはオンしたままで、インバータ回路10、11の出力は“High”レベルに維持される(図2(d)中区間24)。
さらに、電源電圧Vccが上昇し、電源電圧VccがPchトランジスタ3の閾値Vthpの2倍(2×Vthp)に達すると、Pchトランジスタ3のソース電圧Vccとそのゲート電圧Vcc/2(ノードRGの電位)との差(Vcc−ノードRGの電位=Vcc/2)がPchトランジスタ3の閾値Vthp以上になり、Pchトランジスタ3がオンし、このときPchトランジスタ2がオンしているので、Pchトランジスタ2、3に電流が流れてNchトランジスタ7a〜7dが充電され、ノードRCOUTの電位が上昇し、ノードRCOUTの電位がインバータ回路8を反転させる電位に達する(図2(c)中区間25)。
ノードRCOUTの電位がインバータ回路8を反転させる電位に達すると、Pchトランジスタ8aがオフし、Nchトランジスタ8bがオンするので、インバータ回路8の出力はほぼ0(V)となり、インバータ回路9で反転され、さらにインバータ回路10、11で反転され、インバータ回路10、11の出力は“Low”レベルになる(図2(d)中26)。
ノードACLが“Low”レベルになると、Pchトランジスタ13がオンし、これによりPchトランジスタ2がオフしPchトランジスタ2を介しての電流が流れなくなる。
また、ノードACLの出力が“Low”レベル(インバータ回路9の出力は“High”レベル)になると、Nchトランジスタ14がオンし、ノードRGの電位がほぼ0(V)となり(図2(b)中区間27)、Nchトランジスタ6がオフしてNchトランジスタ6を介しての電流が流れなくなる。
これにより、パワーオンリセット回路1の出力(リセット信号)が“Low”レベルになった後に、パワーオンリセット回路1において不要な電流が流れることがなくなって不要な電力が消費されることがなくなる。
また、ノードACLの出力が“Low”レベル(インバータ回路9の出力は“High”レベル)になると、Nchトランジスタ14がオンし、ノードRGの電位がほぼ0(V)となり(図2(b)中区間27)、Nchトランジスタ6がオフしてNchトランジスタ6を介しての電流が流れなくなる。
これにより、パワーオンリセット回路1の出力(リセット信号)が“Low”レベルになった後に、パワーオンリセット回路1において不要な電流が流れることがなくなって不要な電力が消費されることがなくなる。
電源がオフすると、Pchトランジスタ15がオンし、Nchトランジスタ7a〜7dに充電されていた電荷の放電経路が形成され、速やかにNchトランジスタ7a〜7dに充電されていた電荷が放電される。
これにより、次に電源がオンしたときにNchトランジスタ7a〜7dに電荷が充電されたままの状態を防ぐことができ、確実にリセット信号がパワーオンリセット回路1から出力される。
これにより、次に電源がオンしたときにNchトランジスタ7a〜7dに電荷が充電されたままの状態を防ぐことができ、確実にリセット信号がパワーオンリセット回路1から出力される。
以上説明した実施の形態のパワーオンリセット回路1によれば、電源電圧VccがPチャネルトランジスタ3の閾値Vthpに達しても電源電圧Vccが(2×Vthp)に達するまではPchトランジスタ3がオフしたままなので、電源電圧の立ち上がり時間が長くなってもリセット信号を出力することができ、トランジスタの製造のばらつきがあっても内部回路をリセットすることができる。
さらに、他の実施の形態におけるパワーオンリセット回路51について図3を参照しつつ説明する。図3は他の実施の形態におけるパワーオンリセット回路の回路構成図である。
図3に示すパワーオンリセット回路51は、Nchトランジスタ52〜55とPchトランジスタ56とを備えている。Nchトランジスタ52、54のソースは接地されている。Nchトランジスタ52のドレインはNchトランジスタ53のソースに接続され、Nchトランジスタ54のドレインはNchトランジスタ55のソースに接続されている。Nchトランジスタ53のゲートはNchトランジスタ55のドレイン(ノードRG1)に接続され、Nchトランジスタ55のゲートはNchトランジスタ53のドレインに接続されている。Nchトランジスタ52のゲートはNchトランジスタ53のドレインに接続され、Nchトランジスタ54のゲートはNchトランジスタ55のドレインに接続されている。Pchトランジスタ56は、ドレインとゲートとが接続されており(ダイオード接続)、ドレインとゲートとはNchトランジスタ55のドレインに接続され、ソースは電源電圧Vccの電源に接続されている。ただし、Nchトランジスタ54、55、Pchトランジスタ56の回路部のみを取り出した場合において、Nchトランジスタ54、55、Pchトランジスタ56の全てがオンすると、ノードRG1の電位が電源電圧の1/2になるNchトランジスタ54、55、Pchトランジスタ56を使用しているものとする。なお、ノードRG1の電位を電源電圧の1/3などにすることは設計事項の範囲内である。
図3に示すパワーオンリセット回路51は、Nchトランジスタ52〜55とPchトランジスタ56とを備えている。Nchトランジスタ52、54のソースは接地されている。Nchトランジスタ52のドレインはNchトランジスタ53のソースに接続され、Nchトランジスタ54のドレインはNchトランジスタ55のソースに接続されている。Nchトランジスタ53のゲートはNchトランジスタ55のドレイン(ノードRG1)に接続され、Nchトランジスタ55のゲートはNchトランジスタ53のドレインに接続されている。Nchトランジスタ52のゲートはNchトランジスタ53のドレインに接続され、Nchトランジスタ54のゲートはNchトランジスタ55のドレインに接続されている。Pchトランジスタ56は、ドレインとゲートとが接続されており(ダイオード接続)、ドレインとゲートとはNchトランジスタ55のドレインに接続され、ソースは電源電圧Vccの電源に接続されている。ただし、Nchトランジスタ54、55、Pchトランジスタ56の回路部のみを取り出した場合において、Nchトランジスタ54、55、Pchトランジスタ56の全てがオンすると、ノードRG1の電位が電源電圧の1/2になるNchトランジスタ54、55、Pchトランジスタ56を使用しているものとする。なお、ノードRG1の電位を電源電圧の1/3などにすることは設計事項の範囲内である。
また、パワーオンリセット回路51は、ソースとドレインとが電源電圧Vccの電源に接続され、ゲートがNchトランジスタ53のドレインに接続されたPchトランジスタ57とを備えている。ただし、Nchトランジスタ53のドレインとPchトランジスタ57のゲートとの接続点が時定数回路の出力部である。
Nchトランジスタ52、53は抵抗素子として機能し、Pchトランジスタ57は容量素子として機能する。
Nchトランジスタ52〜55、Pchトランジスタ56、57により時定数回路が構成されている。
Nchトランジスタ52、53は抵抗素子として機能し、Pchトランジスタ57は容量素子として機能する。
Nchトランジスタ52〜55、Pchトランジスタ56、57により時定数回路が構成されている。
また、パワーオンリセット回路51は、入力部がNchトランジスタ53のドレインとPchトランジスタ57のゲートとの接続点(ノードRCOUT1)に接続されたインバータ回路58を備え、インバータ回路58はPchトランジスタ58aとNchトランジスタ58bとにより構成されている。Pchトランジスタ58aのゲートとNchトランジスタ58bのゲートとが接続され、その接続点がインバータ回路58の入力部である。Pchトランジスタ58aのドレインとNchトランジスタ58bのドレインとが接続され、その接続点がインバータ回路58の出力部である。Pchトランジスタ58aのソースが電源に接続され、Nchトランジスタ58bのソースが接地されている。
パワーオンリセット回路51は、入力部がインバータ回路58の出力部に接続されたインバータ回路60、61を備え、インバータ回路60、61の出力がパワーオンリセット回路51の出力(ノードACL1)である。
パワーオンリセット回路51は、入力部がインバータ回路60、61の出力に接続されたインバータ回路59と、ソースが接地されたNchトランジスタ63を備え、Nchトランジスタ63のゲートにはインバータ回路59の出力が接続され、ドレインはノードRCOUT1に接続されている。
パワーオンリセット回路51は、ドレインがPchトランジスタ56のドレインに接続されたPchトランジスタ64を備え、Pchトランジスタ64のゲートにはインバータ回路60、61の出力が接続され、ソースは電源に接続されている。
パワーオンリセット回路51は、ソースがノードRCOUT1に接続され、ゲートが接地され、ドレインが電源に接続されたNchトランジスタ65を備えている。
パワーオンリセット回路51は、入力部がインバータ回路58の出力部に接続されたインバータ回路60、61を備え、インバータ回路60、61の出力がパワーオンリセット回路51の出力(ノードACL1)である。
パワーオンリセット回路51は、入力部がインバータ回路60、61の出力に接続されたインバータ回路59と、ソースが接地されたNchトランジスタ63を備え、Nchトランジスタ63のゲートにはインバータ回路59の出力が接続され、ドレインはノードRCOUT1に接続されている。
パワーオンリセット回路51は、ドレインがPchトランジスタ56のドレインに接続されたPchトランジスタ64を備え、Pchトランジスタ64のゲートにはインバータ回路60、61の出力が接続され、ソースは電源に接続されている。
パワーオンリセット回路51は、ソースがノードRCOUT1に接続され、ゲートが接地され、ドレインが電源に接続されたNchトランジスタ65を備えている。
図3に回路構成を示したパワーオンリセット回路51の動作を説明する。
パワーオンリセット51において、まずノードRCOUT1の電位はほぼVCC(電源電圧Vccの最大値)(V)である。電源電圧Vccが上昇してNchトランジスタ54、Pchトランジスタ56が動作し始める電圧になると、このときノードRCOUT1の電位が“High”レベルであるのでNchトランジスタ55はオンしており、Nchトランジスタ54、55、Pchトランジスタ56に電流が流れ始め、ノードRG1の電位が(Vcc/2)となり、それ以降ノードRGの電位が(Vcc/2)に保持される。
パワーオンリセット51において、まずノードRCOUT1の電位はほぼVCC(電源電圧Vccの最大値)(V)である。電源電圧Vccが上昇してNchトランジスタ54、Pchトランジスタ56が動作し始める電圧になると、このときノードRCOUT1の電位が“High”レベルであるのでNchトランジスタ55はオンしており、Nchトランジスタ54、55、Pchトランジスタ56に電流が流れ始め、ノードRG1の電位が(Vcc/2)となり、それ以降ノードRGの電位が(Vcc/2)に保持される。
さらに、電源電圧Vccが上昇し、電源電圧がNchトランジスタ53の閾値Vthnに達し、さらに電源電圧Vccが上昇してNchトランジスタ53の閾値Vthnの2倍(2×Vthn)に達するまでは、Nchトランジスタ53のゲート電圧Vcc/2(ノードRG1の電位)がNchトランジスタ53の閾値Vthn未満であり、Nchトランジスタ53がオンせず、ノードRCOUT1の電位はVccレベルを維持する。
また、電源電圧VccがNchトランジスタ53の閾値Vthnに達してもNchトランジスタ53の閾値Vthnの2倍(2×Vthn)に達するまでは、ノードRCOUT1の電位はVccレベルであるので、インバータ回路58のNchトランジスタ58bがオンしており、インバータ回路58の出力がほぼ0(V)であり、インバータ回路60、61とにより順次反転され、インバータ回路61、62の出力(ノードACL1)は“High”レベルとなる。
さらに、電源電圧Vccが上昇し、電源電圧VccがNchトランジスタ53の閾値Vthnの2倍(2×Vthn)に達すると、Nchトランジスタ53のゲート電圧Vcc/2(ノードRG1の電位)がNchトランジスタ53の閾値Vthn以上になり、Nchトランジスタ53がオンし、Nchトランジスタ52、53に電流が流れて、ノードRCOUT1の電位が下がる。ノードRCOUT1の電位がインバータ回路58を反転させる電位まで下がると、インバータ回路58の出力はほぼVcc(V)となり、インバータ回路60、61の出力(ノードACL1)は“Low”レベルになる。
ノードACL1が“Low”レベルになると、インバータ回路59の出力は“High”レベルとなり、Nchトランジスタ63がオンし、これによりNchトランジスタ52がオフしNchトランジスタ52を介しての電流が流れなくなる。
また、ノードACL1の出力が“Low”レベルになると、Pchトランジスタ64がオンし、ノードRG1の電位がほぼVcc(V)となり、Pchトランジスタ56がオフしてPchトランジスタ56を介しての電流が流れなくなる。
これにより、パワーオンリセット回路51の出力(リセット信号)が“Low”レベルになった後に、パワーオンリセット回路51において不要な電流が流れることがなくなって不要な電力が消費されることがなくなる。
ノードACL1が“Low”レベルになると、インバータ回路59の出力は“High”レベルとなり、Nchトランジスタ63がオンし、これによりNchトランジスタ52がオフしNchトランジスタ52を介しての電流が流れなくなる。
また、ノードACL1の出力が“Low”レベルになると、Pchトランジスタ64がオンし、ノードRG1の電位がほぼVcc(V)となり、Pchトランジスタ56がオフしてPchトランジスタ56を介しての電流が流れなくなる。
これにより、パワーオンリセット回路51の出力(リセット信号)が“Low”レベルになった後に、パワーオンリセット回路51において不要な電流が流れることがなくなって不要な電力が消費されることがなくなる。
以上説明した実施の形態のパワーオンリセット回路51によれば、電源電圧VccがNチャネルトランジスタ53の閾値Vthnに達しても電源電圧VccがNチャネルトランジスタ53の閾値Vthnの2倍(2×Vthn)に達するまではNchトランジスタ53がオフしたままなので、電源電圧の立ち上がり時間が長くなってもリセット信号を出力することができ、トランジスタの製造のばらつきがあっても内部回路をリセットすることができる。
以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更が可能なものである。
1 パワーオンリセット回路
2〜5 PチャネルMOSトランジスタ(Pchトランジスタ)
6、7a〜7d NチャネルMOSトランジスタ(Nchトランジスタ)
8 インバータ回路
2〜5 PチャネルMOSトランジスタ(Pchトランジスタ)
6、7a〜7d NチャネルMOSトランジスタ(Nchトランジスタ)
8 インバータ回路
Claims (2)
- 時定数回路と、入力部が当該時定数回路の出力部に接続されたインバータ回路とを備えたパワーオンリセット回路において、
前記時定数回路は、第1〜第4のPチャネルMOSトランジスタと、ダイオード素子と、容量素子とを備え、
前記第1のPチャネルMOSトランジスタおよび前記第3のPチャネルMOSトランジスタのソースとは夫々電源に接続され、前記第1のPチャネルMOSトランジスタのドレインは前記第2のPチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのゲートは前記第4のPチャネルMOSトランジスタのドレインに接続され、前記第4のPチャネルMOSトランジスタのゲートは前記第2のPチャネルMOSトランジスタのドレインに接続され、前記第1のPチャネルMOSトランジスタのゲートは前記第2のPチャネルMOSトランジスタのドレインに接続され、前記第3のPチャネルMOSトランジスタのゲートは前記第4のPチャネルMOSトランジスタのドレインに接続され、
前記ダイオード素子のアノード側は前記第4のPチャネルMOSトランジスタのドレインに接続され、前記ダイオード素子のカソード側は接地され、
前記容量素子の一方は前記第2のPチャネルMOSトランジスタのドレインに接続され、前記容量素子の他方が接地され、
前記容量素子の一方と前記第2のPチャネルMOSトランジスタのドレインとの接続点が前記時定数回路の出力部であることを特徴とするパワーオンリセット回路。 - 時定数回路と、入力部が当該時定数回路の出力部に接続されたインバータ回路とを備えたパワーオンリセット回路において、
前記時定数回路は、第1〜第4のNチャネルMOSトランジスタと、ダイオード素子と、容量素子とを備え、
前記第1のNチャネルMOSトランジスタおよび前記第3のNチャネルMOSトランジスタのソースとは夫々接地され、前記第1のNチャネルMOSトランジスタのドレインは前記第2のNチャネルMOSトランジスタのソースに接続され、前記第2のNチャネルMOSトランジスタのゲートは前記第4のNチャネルMOSトランジスタのドレインに接続され、前記第4のNチャネルMOSトランジスタのゲートは前記第2のNチャネルMOSトランジスタのドレインに接続され、前記第1のNチャネルMOSトランジスタのゲートは前記第2のNチャネルMOSトランジスタのドレインに接続され、前記第3のNチャネルMOSトランジスタのゲートは前記第4のNチャネルMOSトランジスタのドレインに接続され、
前記ダイオード素子のアノード側は電源に接続され、前記ダイオード素子のカソード側は前記第4のNチャネルMOSトランジスタのドレインに接続され、
前記容量素子の一方は電源に接続され、前記容量素子の他方は前記第2のNチャネルMOSトランジスタのドレインに接続され、
前記容量素子の他方と前記第2のNチャネルMOSトランジスタのドレインとの接続点が前記時定数回路の出力部であることを特徴とするパワーオンリセット回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093646A JP2006279370A (ja) | 2005-03-29 | 2005-03-29 | パワーオンリセット回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093646A JP2006279370A (ja) | 2005-03-29 | 2005-03-29 | パワーオンリセット回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006279370A true JP2006279370A (ja) | 2006-10-12 |
Family
ID=37213668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005093646A Withdrawn JP2006279370A (ja) | 2005-03-29 | 2005-03-29 | パワーオンリセット回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006279370A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110543127A (zh) * | 2019-09-20 | 2019-12-06 | 上海市共进通信技术有限公司 | 实现智能调节多路电源时序的系统 |
-
2005
- 2005-03-29 JP JP2005093646A patent/JP2006279370A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110543127A (zh) * | 2019-09-20 | 2019-12-06 | 上海市共进通信技术有限公司 | 实现智能调节多路电源时序的系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3650186B2 (ja) | 半導体装置および比較回路 | |
CN108063610B (zh) | 上电复位脉冲产生电路 | |
JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
CN110837267B (zh) | 一种高可靠性上电复位电路 | |
JP4047689B2 (ja) | パワーオンリセット回路 | |
JP2004260730A (ja) | パルス発生回路及びそれを用いたハイサイドドライバ回路 | |
KR20040019861A (ko) | 반도체 장치 | |
JP2000138348A (ja) | 半導体装置 | |
JP5565252B2 (ja) | 半導体集積回路 | |
KR100323987B1 (ko) | 집적회로 | |
JP2008092271A (ja) | 遅延回路 | |
JP2008187475A (ja) | パワーオンリセット回路 | |
JP2006279370A (ja) | パワーオンリセット回路 | |
JPH03206709A (ja) | パワーオン・リセット回路 | |
JP2008054091A (ja) | パワーオンリセット回路 | |
KR100630977B1 (ko) | 파워온 리셋 회로 | |
JP2006279371A (ja) | パワーオンリセット回路 | |
JP4147174B2 (ja) | パワーオンリセット回路 | |
US20090160506A1 (en) | Power-on clear circuit | |
JP3687477B2 (ja) | パワーオンリセット回路 | |
JP2005039635A (ja) | パワーオンリセット回路 | |
JP3125764B2 (ja) | 論理回路 | |
JPH11145798A (ja) | 遅延回路 | |
JP3159182B2 (ja) | 半導体装置の出力回路 | |
JP3474148B2 (ja) | パワーオンリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |