CN1224949A - 在正电平范围与负电平范围交替驱动信号线的输出电路 - Google Patents

在正电平范围与负电平范围交替驱动信号线的输出电路 Download PDF

Info

Publication number
CN1224949A
CN1224949A CN98125856A CN98125856A CN1224949A CN 1224949 A CN1224949 A CN 1224949A CN 98125856 A CN98125856 A CN 98125856A CN 98125856 A CN98125856 A CN 98125856A CN 1224949 A CN1224949 A CN 1224949A
Authority
CN
China
Prior art keywords
node
output
reset
output node
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98125856A
Other languages
English (en)
Other versions
CN1117429C (zh
Inventor
清水信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1224949A publication Critical patent/CN1224949A/zh
Application granted granted Critical
Publication of CN1117429C publication Critical patent/CN1117429C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

液晶显示驱动器的输出电路11b,其有电位上升快而下降慢的第一运算放大器11f和相反的第二运算放大器11g,第一和第二运算放大器连接到液晶显示板10的一条数据线D0/D1,对应于水平周期变化时象素公共电极12a的一参考电压Verf,在正和负电压范围间改变数据线上电位,复位电路11j连接到第一与第二运算放大器以强制复位同相节点与输出节点到参考电压,低速的电位变化从数据线上消除波形下冲与上冲。

Description

在正电平范围与负电平范围交替驱动信号线的输出电路
本发明涉及到一种输出电路，尤其是涉及到一种用来在一个正电位范围与负电位范围内交替地驱动信号线的输出电路。
一种液晶显示板具有在两种基片之间夹有液态晶体的结构。该基片结构之一是制造在一块玻璃板上，而象素电极和与其有关的薄膜晶体管被排列成矩阵。栅极线与数据线进一步模制在玻璃板上。该栅极线选择地连接到薄膜晶体管的栅极，而数据线选择地连接到薄膜晶体管的漏极节点。当一条栅极线变到一个激活电平时，该薄膜晶体管导通，并且数据线电连接到相关的象素电极。
另一个基片结构也制造在一块玻璃板上，而一个公共电极与色彩滤波器形成在该玻璃板上。这种基片结构是以如象素电极相对公共电极的方式彼此相对，而液态晶体填充在两基片结构的间隙之间。每个象素电极，公共电极与其间的液晶形成一个象素，并且这些象素排列成矩阵。液晶的分子在象素电极与公共电极之间的存在电场时出现。数据线控制每个象素的电场强度，并且使液态晶体选择地透明。这透明的象素允许背照光通过，而形成一个图象。
数据线和栅极线是由一个液晶显示驱动器控制，而液晶显示驱动器包括一个对栅极线的垂直驱动器和对数据线的水平驱动器。垂直驱动器连续地提供一个扫描信号给栅极线，并且该扫描信号使得薄膜晶体管周期地导通。水平驱动器提供数据信号给数据线，并且该数据信号与扫描信号同步地变化。数据信号控制选定的象素电极与公共电极之间的电场强度。在垂直驱动器成功地施加扫描信号从第一条栅极线到最后一条栅极线同时，水平驱动器控制所有象素的电场强度，则一幅图象生成在象素矩阵上。术语“水平周期”意思是指保持每条栅极线激活高电平的一个时间周期。从第一条栅极线到最后一条栅极线扫描周期被称做“帧”，而每帧由许多水平周期构成。
从液态晶体的寿命方面来讲，对于水平驱动器必须用交替的电流驱动这些象素。水平驱动器反相每个象素电极的极性以至用这样一种方式使其相反于相临象素的极性。一个水平驱动器1被假设给出如图1A所示一帧中液晶显示板3的象素2的极性。该极性模式获得如下。在垂直驱动器提供扫描信号从第一条栅极线到最后一条栅极线时，水平驱动器对应于一个参考电压Vref(参看图6)在正电压范围内改变奇数数据线，而对应于一个参考电压Vref在负电压范围内改变偶数数据线。该参考电压Vref是加在公共电极上。垂直驱动器从第一条栅极线到下一条栅极线改变扫描信号，而水平驱动器在奇数数据线与偶数数据线之间改变电压范围。在这种方式中，水平驱动器与扫描信号同步地改变电压范围以致于获得极性模式。
在下一帧中，水平驱动器1相反地改变象素2的极性如图1B所示。水平驱动器首先在负电压范围改变奇数数据线而在正电压范围改变偶数数据线。象素2a变到正，而临近象素2b变到负。
图2图解一个包括水平驱动器1的已有技术输出电路。该已有技术输出电路包括运算放大器1a/1b和一个切换单元1c。信号输入端1c/1d连接到运算放大器1a/1b的同相端，而运算放大器1a/1b的输出端直接连接到反相端。因此，运算放大器1a/1b分别形成电压跟随器。
切换单元具有两个输入节点1e/1f和两个输出节点1g/1h，并且输入节点1e/1f选择地连接到输出节点1g/1h。输入端1c/1d连接到一个驱动电压选择电路(没有显示)，而该驱动电压选择电路提供一个相对参考电压Verf是正的电压给输入端子1c和一个相对参考电压Verf是负的电压给输入端子1d。运算放大器1a/1b的输出端分别连接到输入节点1e/1f，输出节点1g/1h分别连接到一条奇数数据线和一条偶数数据线。
一个阶梯电压产生器(没有显示)连接到驱动电压选择电路，并且提供正阶梯电压和负阶梯电压给驱动电压选择电路。驱动电压选择电路响应于载有表示图象信号的图象，并且选择地分别提供一个对应于一幅图象的正电压和一个对应于另一幅图象的负电压给输入端1c/1d。
切换单元1c响应于一个控制信号CTL1以便与栅极线的变化同步地交替地连接输入节点1e/1f到输出节点1g/1h和输入节点1f/1e。因此，正电压和负电压交替地加到奇数数据线和偶数数据线。
运算放大器1a具有图3所示的电路结构。运算放大器1a分解为一个差分放大器1j，一个输出驱动器1k和一个偏置电压源1m。该偏置电压源1m给差分放大器1j和输出驱动器1k设置一个工作范围限制，而差分放大器1j和输出驱动器1k产生一个近似等于同相端电压的电压电平。
差分放大器1j包括两个P-沟道增强型场效应晶体管和三个N-沟道增强型场效应晶体管Qn1/Qn2/Qn3。P-沟道增强型场效应晶体管Qp1/Qp2分别以串联方式连接到N-沟道增强型场效应晶体管Qn1/Qn2，而这两个串联的Qp1/Qn1和Qp2/Qn2接在一个正电源线Vcc与一个公共节点N1之间。P-沟道增强型场效应晶体管Qp1漏极连接到P-沟道增强型场效应晶体管Qp1/Qp2的栅极，而反相端和同相端分别连接到N-沟道增强型场效应晶体管Qn1/Qn2的栅极。N-沟道增强型场效应晶体管Qn3接在公共节点N1与地线GND之间，而偏置电压源1m提供一个正电压给N-沟道增强型场效应晶体管Qn3的栅极。
当公共节点N1高于一确定的正电压电平时，N-沟道增强型场效应晶体管Qn3流过电流从公共节点N1到地线GND，而N-沟道增强型场效应晶体管Qn1/Qn2和P-沟道增强型场效应晶体管Qp1/Qp2响应于反相节点与同相节点之间的电位差用来改变公共漏极节点N2的电位电平。
一个串联的P-沟道增强型场效应晶体管Qp3和N-沟道增强型场效应晶体管Qn4结合形成输出驱动器1k。P-沟道增强型场效应晶体管Qn3的栅极连接到P-沟道增强型场效应晶体管Qp2和N-沟道增强型场效应晶体管Qn2之间的公共漏极节点N2，而偏置电压源1m提供一个正电压给N-沟道增强型场效应晶体管Qn4的栅极。P-沟道增强型场效应晶体管Qp3和N-沟道增强型场效应晶体管Qn4之间的公共漏极节点N3作为运算放大器1a的输出端。
当公共漏极节点N3的电位电平高于该确定的正电压时，N-沟道增强型场效应晶体管Qn4流过电流从公共漏极节点N3到地线GND，而P-沟道增强型场效应晶体管Qp3在公共漏极节点N3反比于公共漏极节点N2的电位电平改变电位电平。
如上所述，运算放大器1a的输出端连接到反相端，并且差分放大器1j和输出驱动器1k形成电压跟随器。差分放大器1j和输出驱动器1k跟随同相节点的电位电平调节公共漏极节点N3的电压电平。
运算放大器1a期望去驱动一个连接到奇数数据线的电容性负载。选定的象素2，即象素电极与公共电极之间的液晶呈现电容性负载。虽然输出驱动器1k迅速地升高奇数数据线的电位电平，但是奇数数据线的电位下降慢于电位升。详细地，当驱动电压驱动电路引起同相节点电位电平的上升时，N-沟道增强型场效应晶体管Qn2增加沟道导通量，并且拉下公共漏极节点N2的电位差。虽然N-沟道增强型场效应晶体管Qn4保持沟道导通亮恒定，但是P-沟道增强型场效应晶体管Qp3增加了导通量，因此增加了电流流量。该电流从公共漏极节点N3分流到奇数数据线，并且迅速地在电容性负载中累积。因此，在同相节点电位的上升引起奇数数据线电位电平的迅速增加。
另一方面，另一个运算放大器1b具有与运算放大器1a不同的电路结构。图4图解另一个运算放大器1b的电路结构。运算放大器1b也分解为一个差分放大器1n，一个输出驱动器1p和一个偏置电压源1q。输出驱动器1p和偏置电压源1q与运算放大器1a的输出驱动器和偏置电压源类似，而差分放大器1n在电路结构上与差分放大器1j不同。
差分放大器1n包括一个接在正电源线Vcc和一个公共节点N4之间的P-沟道增强型场效应晶体管Qp4，一个串型结合的P-沟道增强型场效应晶体管Qp5和N-沟道增强型场效应晶体管Qn4与一个串型结合的P-沟道增强型场效应晶体管Qp6和N-沟道增强型场效应晶体管Qn5并联，它们再串接在公共节点N4与地线GND之间。反相端与同相端分别连接到P-沟道增强型场效应晶体管Qp5的栅极和P-沟道增强型场效应晶体管Qn6的栅极，N-沟道增强型场效应晶体管Qn4的漏极连接到N-沟道增强型场效应晶体管Qn4/Qn5的栅极。
差分放大器1n和输出驱动器1p形成电压跟随器，并且跟随同相节点的电位电平调节公共漏极节点N3的电压电平。虽然运算放大器1b的电路行为在下面的描述中被忽略了，但是运算放大器1b慢慢地升高偶数数据线的电位电平，和迅速地下降偶数数据线的电位电平。因此，运算放大器1b在电位下降中速度快而在电位上升中速度慢。
参照图5，水平周期A,B和C分别定义在时间t1与t2之间，时间t2与t3之间以及时间t3与t4之间。在下面的描述中，在正电压范围内“高”电压电平比“低”电压电平远离参考电压Verf。另一方面，在负电压范围内“高”电压电平比“低”电压电平靠近参考电压Verf。
驱动电压选择电路(没有显示)在t1时刻改变输入端子1c和另一个输入端子1d到一个比先前周期高的正电压和一个比先前周期也高的负电压，并且在水平周期A内保持输入端子1c和另一个输入端子1d在该正电压和该负电压。随后，驱动电压选择电路(没有显示)在水平周期B拉下该正电压和该负电压，而在水平周期C拉升该正电压和该负电压如图所示。
如上所述，运算放大器1a在电位上升中速度快，而另一个运算放大器1b在电位上升中速度慢。由于这个原因，运算放大器1a在水平周期A与C期间以高速度在输出节点升高电位电平，而另一个运算放大器1b在水平周期B期间以高速度在输出节点降低电位电平。然而，运算放大器1a在水平周期B期间以慢速度在输出节点降低电位电平，而另一个运算放大器1b在水平A与C周期期间以慢速度在输出节点升高电位电平。
切换单元1c在水平周期A期间经过输出节点1g连接运算放大器1b到奇数数据线，在水平周期B期间，改变连接到奇数数据线的运算放大器1b到1a，和改变连接到奇数数据线的运算放大器1a到1b。在水平周期A与C期间，奇数数据线经过输出节点1h连接到运算放大器1a，而在水平周期B期间，连接到另一个运算放大器1b。
在这种控制顺序中，由于在运算放大器1b的输出端慢速电位上升R1，在水平周期A期间一个下冲US1发生在输出节点或者奇数数据线上，由于在运算放大器1a的输出端低电位的下降F1，一个上冲OS1发生在水平周期B期间，而由于在运算放大器1b的输出端低电位的上升R2，一个下冲US2发生在水平周期C期间。然而，因为在输出节点1f快速电位上升与快速下降形成波形，任何上冲与任何下冲都不发生在输出节点1f或者偶数数据线上。因此，在已有技术输出电路中遇到一个在奇数数据线上有上冲与下冲的问题。这上冲和下冲成为在象素矩阵上产生图象变坏的原因。
本发明的一重要目的是提供一种输出电路，该输出电路不管元件运算放大器的输出特性如何能够消除来自要驱动信号线的下冲和上冲。
要达到这个目的，本发明提出没有低速的电位衰落与低速的电位上升的在运算放大器的同相端和输出端强制地复位电压电平。
根据本发明的一个方面，在此提供的一种输出电路包括一个第一运算放大器，该放大器包含一个第一输出端，一个提供有相对参考电压是正电压电平的第一同相端以及一个连接到第一输出端的第一反相端。该放大器通过在第一反相端与第一同相端之间的差分放大调整第一输出节点的电位电平到第一同相端的电位电平，并且该放大器具有在第一输出节点电位上升中速度快和电位下降中速度慢的第一电压调整特性；包括一个第二运算放大器，该放大器包含一个第二输出端，一个提供有相对参考电压是负电压电平的第二同相端以及一个连接到第二输出端的第二反相端。该放大器通过在第二反相端与第二同相端之间差分放大调整第二输出节点的电位电平到第二同相端的电位电平并且该放大器具有在第二输出节点电位下降中速度快和电位上升中速度慢的第二电压调整特性；还包括一个第一切换单元，该单元具有分别连接到第一输出节点和第二输出节点，第三输出节点和第四输出节点的第一输入节点，并且交替地连接每个第一输入节点到第三输出节点和第四输出节点，并包括一个为第一运算放大器和第二运算放大器提供的复位电路，在第一切换单元改变第一输入节点与第三节点和第四节点之间的连接时，该复位电路强制地复位第一同相端，第二同相端，第一输出端和第二输端到该参考电压。
该输出电路的特点与优点从参照附图的下面描述中将变得更清楚，附图包括：
图1A和1B是显示在一帧和下一帧中象素矩阵上极性模式的原理图；
图2是一个显示包括在水平驱动器中已有技术输出电路的电路结构电路框图；
图3是一个显示包括在已有技术输出电路中的运算放大器电路结构电路框图；
图4是一个显示包括在已有技术输出电路中的另一个运算放大器电路结构电路框图；
图5是一个显示已有技术输出电路的电路工作时序图；
图6是一个显示根据本发明输出电路的电路结构电路框图；
图7是一个显示图6所示输出电路的电路工作时序图；
图8是一个显示根据本发明另外一个输出电路的电路结构电路框图；
图9是一个显示图8所示输出电路的电路工作时序图；
第一实施例
参照附图6，一个液晶显示板10是由一个液晶显示驱动器11控制。该液晶显示板10包括一个第一基片结构11，一个第二基片结构12，夹在第一基片结构11和第二基片结构12之间的液晶和背照光14。液晶显示驱动器11提供一个扫描信号和数据信号给第一基片结构11，并且从每帧中载有信号IMG的图象产生一幅图象。
第一基片结构11包括薄膜晶体管TF00,…,TF0n,TF10…TF1n…，象素电极P00,…,P0n,P10…P1n…，栅极线G0到Gn以及数据线D0,D1,…，而薄膜晶体管TF00到TF1n…，象素电极P00到P1n…，栅极线G0到Gn以及数据线D0,D1,…形成在一块透明的玻璃板上(没有示出)。象素电极P00到P1n…以行和列的形式排列，而薄膜晶体管TF00到TF1n…分别连接到象素电极P00到P1n…。栅极线G0到Grn分别与象素电极P00,P10…,…和P0n,P1n…,…的列相关，而数据线D0到D1分别与象素电极P00到P0n,P10到P1n，…的行相关。栅极线G0到Gn分别连接到薄膜晶体管TF00,TF10…,…和TF0n,TF1n…的栅极，而数据线D0,D1,…分别连接到薄膜晶体管TF00到TF0n,TF10到TF1n,…的漏极。每条奇数数据线如D0是与下一条数据线D1配对，而数据线D0,D1,…形成成对的数据线。
第二基片结构12包括一个公共电极12a和多组色彩滤波器(没有示处)，而公共电极12a和多组色彩滤波器构造在一块透明玻璃板上。第一基片结构11与第二基片结构12彼此之间分开，而液晶填充在第一基片结构11与第二基片结构12之间的间隙。每个象素电极，公共电极12a的一部分，一组色彩滤波器以及液晶形成一个象素，而一幅图象产生在每帧象素中的象素阵列上。
液晶显示驱动器11主要包括一个垂直驱动器11a和一个水平驱动器11b。垂直驱动器11a以一个预定的顺序重复地提供一个扫描信号给栅极线G0到Gn，并且该扫描信号继续地升高栅极线G0到Gn到激活电平。该处于激活电平的栅极线使得相关的晶体管导通，并且相关的象素电极电连接到数据线D0,D1,…。
水平驱动器11b包括一个阶梯电压产生器11c，一个选择器11d和输出电路11e。阶梯电压产生器11c产生两组电压电平。第一组电压电平比参考电压Verf高，并且这些电压电平在幅度上彼此不同。这些电压电平形成一个高于参考电压Verf的正电压范围，而这些正电压范围内的电压电平以后称做“正电压电平”。第二组电压电平比参考电压Verf低，并且这些电压电平在幅度上也彼此不同。这些电压电平形成一个低于参考电压Verf的负电压范围，而这些负电压范围内的电压电平以后称做“负电压电平”。这两组电压电平被加到选择器11d。
选择器11d响应于载有表示一幅要在每帧中产生的图象信号IMG的图象。该载有信号IMG的图象使得选择器经过每个输出电路11e施加一个正电压电平和一个负电压电平到相关的数据线对之一如D0/D1。
这些输出电路11e彼此类似，而描述是集中在与数据线对D0/D1有关的输出电路1e之一。输出电路11e包括两个运算放大器11f/11g，一个切换单元11h和一个复位电路11j。运算放大器11f/11g分别作为电压跟随器。运算放大器11f具有图3中所示的电路结构，并且它在电位上升时速度快而在电位下降时速度慢。另一方面，另一个运算放大器11g具有图4中所示的电路结构，并且它在电位下降时速度快而在电位上升时速度慢。
切换单元11h类似于切换单元1c的电路结构，而用与切换单元1c中相同参考标号表明的切换单元11h的节点没有详细描述。在输入节点1e/1f与输出节点1g/1h之间的连接交替地改变在从一条栅极线到下一条栅极线的每次变化，即，每个水平周期HP。结果，象素电极P00-P0n,P10-P1n,…交替地施加如图1A和1B所示的正电位范围和负电位范围。
复位电路11J包括两个切换单元11k/11m，它们其中之一接在选择器11d与运算放大器11f/11g之间而另一个接在运算放大器11f/11g与切换单元11h之间。每个水平周期HP包含一个复位子周期RST，而在复位子周期RST，切换单元11k/11m提供参考电压Verf给运算放大器11f/11g。水平周期HP的范围从15微秒到30微秒，而复位子周期RST大约在1微秒到2微秒。因此，复位子周期RST小于水平周期HP的15％。
切换单元11k有两个输入节点11n/11p，一个复位节点11q和两个输出节点11r/11s。正电压电平和负电压电平通过选择器11d选择地加到输入节点11n/11p，而参考电压Verf是加到复位节点11q。另一方面，输出节点11r/11s分别连接到运算放大器11f/11g的同相端。切换单元11k响应于一个控制信号CTL11用来选择地连接输入节点11n/11p和复位节点11q到运算放大器11f/11g的同相端。当输出电路11e进入复位子周期RST时，切换单元11k连接该复位节点11q到运算放大器11f/11g的同相端，并且该同相端被复位到参考电压Verf。在复位子周期RST以后，切换单元11k连接输入节点11n/11p到运算放大器11f/11g的同相端，并且正电压电平和负电压电平分别地加到运算放大器11f的同相端与另一个运算放大器11g的同相端。
切换单元11m有两个输入节点11t/11u，两个输出节点11v/11w和一个复位节点11x。这些输入节点11t/11u分别连接到运算放大器11f/11g的输出节点端，而输出节点11v/11w连接到切换单元11h的输入节点1e/1f。参考电压Verf是加到复位节点11x。该切换单元11m也响应于一个控制信号CTL11，并且选择地连接输入节点11t/11u到输出节点11v/11w和复位节点11x。当输出电路11e进入复位子周期RST时，切换单元11m连接该复位节点11x到运算放大器11f/11g的同相端，并且该同相端被复位到参考电压Verf。在复位子周期RST以后，切换单元11m经过输出节点11v/11w连接输入节点11t/11u到切换单元11h的输入节点1e/1f，并且正电压和负电压选择地从运算放大器11f/11g的同相端经过切换单元11m/11h加到数据线D0/D1。
输出电路1e的工作如图7所示。在下面的描述中，在正电压范围内“高”电压电平比“低”电压电平远离参考电压Verf，而在负电压范围内“高”电压电平比“低”电压电平靠近参考电压Verf。水平周期HP1从时间t11到时间t13持续，下一个水平周期HP2从时间t13到时间t15，下一个水平周期HP3从时间t15到时间t17。
选择器11d在t11时刻改变输入端11n和另一个输入端11p到一个正电压电平和一个负电压电平，并且在水平周期HP1期间保持输入端11n与另一个输入端11p在正电压和负电压。而后，在水平周期HP2，选择器11d将输入端11n从该正电压拉低到一个低于先前正电压的正电压，并且也将另一个输入端11p从该负电压拉低到一个低于先前负电压的负电压。在水平周期HP3如图所示，选择器11d拉升输入端11n从该正电压到一个高于先前正电压的正电压，并且也拉升另一个输入端11p从该负电压到一个高于先前负电压的负电压。
在t11时刻，控制信号CTL11使得切换单元11k/11m连接复位节点11q/11x到运算放大器11f/11g的同相端和输出端。虽然运算放大器11g在电位上升中是慢速的，但是在复位子周期RST运算放大器11g的同相端和输出端强制被复位到参考电压，而后通过高速电位的下降，运算放大器11g迅速地降低输出端的电位电平。运算放大器11f在电位上升中是快速的，并且通过高速电位的上升，它迅速地升高输出端的电位电平。因此，在水平周期HP1期间，运算放大器11g不需要通过低速电位的上升调整输出端的电位电平到同相端的电位电平。
在t13时刻，控制信号CTL11使得切换单元11k/11m强制地复位运算放大器11f/11g的同相端和输出端，并且运算放大器11f/11g迅速地改变输出端到参考电压Verf。在复位子周期RST以后，运算放大器11f通过高速电位的上升升高输出端电位电平到下一个正电压电平，而另一个运算放大器11g通过高速电位的下降来降低输出端电位电平。因此，在水平周期HP2期间，运算放大器11f不需要通过低速电位的下降来将输出端的电位电平调整到同相端的电位电平。
在t15时刻，控制信号CTL11使得切换单元11k/11m强制地复位运算放大器11f/11g的同相端和输出端到参考电压Verf。在复位子周期RST以后，运算放大器11f通过高速电位的上升升高输出端电位电平，而另一个运算放大器11g通过高速电位的下降来降低输出端电位电平。因此，在水平周期HP3期间，运算放大器11g不需要通过低速电位的上升来升高输出端的电位电平。
在水平周期HP1期间，切换单元11h通过输出节点1g连接运算放大器11g到奇数数据线D0，在水平周期HP2期间，连接另一个运算放大器11f到奇数数据线D0，在水平周期HP3期间，再连接运算放大器11g到奇数数据线D0。另一方面，在水平周期HP1和HP3期间，偶数数据线D1通过输出节点1h连接到运算放大器11f，而在水平周期HP2期间，连接到另一个运算放大器11g。由于这个原因，奇数数据线D0在水平周期HP1期间改变到负电压电平，在下一个水平周期HP2期间改变到正电压电平而在下一个水平周期HP3期间再改变到负电压电平。偶数数据线D1在水平周期HP1期间改变到正电压电平，在下一个水平周期HP2期间改变到负电压电平而在下一个水平周期HP3期间再改变到正电压电平。在复位子周期RST，奇数数据线D0和偶数数据线D1保持在参考电压电平Verf，并且通过高速电位上升与高速电位下降迅速地拉升与拉下。因此，运算放大器11f/11g仅仅通过高速电位上升与高速电位下降，在正电压电平与负电压电平之间来改变奇数数据线D0和偶数数据线D1。由于这个原因，在每条数据线D0/D1上波形中，不会发生任何下冲与任何上冲。
从上面的描述中将发现，在数据线D0/D1上电位变化之前复位电路强制地改变运算放大器11f/11g的同相端与输出端，所以数据线D0/D1通过高速电位上升与高速电位下降选择地被拉升与拉下。因此，在数据线D0/D1上低速电位上升与低速电位下降不参与电位变化，并且由于这个原因，在数据线D0/D1上下冲与上冲从电位波形消除。第二实施例
图8图解本发明的另一个实施例的输出电路。输出电路21构成水平驱动器的一部分，而水平驱动器和垂直驱动器(没有示出)构成一个连接到液晶显示板的液晶显示驱动器。该液晶显示板和垂直驱动器类似于第一实施例，因此下面不再描述。
该输出电路21包括一个阶梯电压产生器21a，一个选择器21b，运算放大器21c/21d，一个切换单元21e和一个复位电路21f。阶梯电压产生器21a，选择器21b，运算放大器21c，另一个运算放大器21d和切换单元21e分别类似于阶梯电压产生器11c，选择器11d，运算放大器11f，另一个运算放大器11g和切换单元11h，所以为了简化下面不做详细描述。
该复位电路21f不同于复位电路11j。虽然两个切换单元21g/21h都包括在复位电路21f中，但是切换单元21g是接在阶梯电压产生器21a与选择器21b之间，而另一个切换单元21h是接在运算放大器21c/21d的输出端与切换单元21e的输入端1e/1f之间。切换单元21g具有输入节点21j，复位节点21k和输出节点21m。输入节点21j分别连接到阶梯电压产生器21a输出端，而输出节点21m分别连接到选择器21b的输入端。参考电压Verf加到复位节点21k。切换单元21g响应于控制信号CTL11，并且连接输出节点21m到输入节点21j或复位节点21k。
另一个切换单元21f具有输入节点21h/21p，输出节点21q/21r和复位节点21s。输入节点21h/21p分别连接到运算放大器21c/21d的输出端，而输出节点21q/21r连接到切换单元21e的输入端1e/1f。参考电压Verf加到复位节点21s。切换单元21f响应于控制信号CTL11，并且连接输入节点21h/21p到输出节点21q/21r或复位节点21s。
水平驱动器的工作如图9所示。水平周期HP1,HP2和HP3从t21时刻到t23时刻，从t23时刻到t25时刻，从t25时刻到t27时刻连续。控制信号CTL11使切换单元21g/21h经过选择器21b提供参考电压Verf给输入端11n/11p，并且定义复位子周期RST在水平周期HP1中从t21时刻到t22时刻，在水平周期HP2中从时刻t23到时刻t24和在水平周期HP3中从t25时刻到t26时刻。参考电压Verf从输入端11n/11p传输到运算放大器21c/21d的同相端。控制信号CTL11还使切换单元21h连接复位节点21s到输入节点21n/21p，而参考电压Verf加到运算放大器21c/21d的输出端。因此，在复位子周期RST期间，运算放大器21c/21d的同相端和输出端被强制地复位到参考电压Verf。
在复位子周期RST之后，切换单元21g通过选择器21b选择地连接输入节点21k到输入端11n/11p，而切换单元21h连接运算放大器21c/21d的输出端到切换单元21e的输入节点1e/1f。虽然读出放大器21c在电位下降中是速度慢的，但是输出节点的电位电平通过复位作用迅速地下降。另一方面，读出放大器21d在电位上升中是速度慢的。然而，输出节点通过高速复位作用升高，而决不会通过低速电位上升而升高。由于这个原因，在运算放大器21c/21d的输出端的波形具有陡的上升沿和陡的下降沿。
在这种情况中，在t21时刻，t23时刻和t25时刻，尽管切换单元21h改变运算放大器21c/21d与数据线D0/D1之间的连接，数据线D0/D1上电位波形中也从来不发生下冲和上冲。
从上面的描述中将发现，复位作用从运算放大器21c/21d中消除了慢速电位下降与慢速电位上升，并且使运算放大器21c/21d输出端电位波形的边沿变陡。由于这个原因，数据线D0/D1上电位波形没有包含任何下冲和任何上冲，并且一幅清晰的图象产生在液晶显示板上。
虽然本发明的特殊实施例已经显示和描述，应该清楚，对那些技术上熟练的人在不脱离本发明的精神和保护范围情况下是可以做各种改变和修改。
例如，该液晶显示板具有一个不同于所述第一实施例的结构。
运算放大器11f/21c和11g/21d可以具有不同于图3与4所示的放大器的电路结构。

Claims (10)

1．一种输出电路，其中包括；
一个第一运算放大器(11f；21c)，该放大器包含一个第一输出端，一个提供有相对参考电压(Verf)是正电压电平的第一同相端以及一个连接到所述第一输出端的第一反相端，通过在所述第一反相端与所述第一同相端之间的差分放大，该放大器调整所述第一输出节点的电位电平到所述第一同相端的电位电平，并且该放大器具有在所述第一输出节点电位上升中速度快和电位下降中速度慢的第一电压调整特性；
一个第二运算放大器(11g；21d)，该放大器包含一个第二输出端，一个提供有相对所述参考电压(Verf)是负电压电平的第二同相端以及一个连接到所述第二输出端的第二反相端，在所述第二反相端与所述第二同相端之间，该放大器通过差分放大调整所述第二输出节点的电位电平到所述第二同相端的电位电平，并且该放大器具有在所述第二输出节点电位下降中速度快和在所述第二输出节点电位上升中速度慢的第二电压调整特性；
一个第一切换单元(11h；21e)，该单元具有分别连接到所述第一输出节点和所述第二输出节点，第三输出节点(1g)和第四输出节点(1h)的第一输入节点(1e/1f)，并且交替地连接每个所述第一输入节点到所述第三输出节点和所述第四输出节点：其特征在于还包括
一个为所述第一运算放大器和所述第二运算放大器提供的复位电路(11j；21f)，在所述第一切换单元(11h；21e)改变所述第一输入节点与所述第三和第四节点之间的连接时，所述的复位电路强制地复位所述第一同相端、所述第二同相端、所述第一输出端和所述第二输出端到所述参考电压(Verf)。
2．根据权利要求1所述的输出电路，其特征在于所述第三输出节点(1g)与第四输出节点(1h)分别连接到一个与包含在象素阵列中的一第一组象素(P00-P01/13/12a)连接的第一数据线(D0)和一个临近第一数据线并且与也包含在所述的象素阵列中的一第二组象素(P10-P1n/13/12a)连接的第二数据线(D1)，而所述第一数据线，所述第二数据线，其他数据线以及所述象素阵列与栅极线(G0-Gn)一起构成一块液晶显示板用来周期地从所述象素阵列中选择象素。
3．根据权利要求1所述的输出电路，其特征在于还包括：
一个阶梯电压产生器(11c；21a)，其有效地产生多个包含所述正电压电平的正电压电平和多个包含所述负电压电平的负电压电平，以及
一个选择器(11d；21b)，其具有连接到所述阶梯电压产生器和第五输出节点用来将所述正电压和负电压分别提供给所述第一同相节点和所述第二同相节点，并且响应于一幅载有用来从所述多个正电压电平和多个负电压电平中选择所述正电压电平与所述负电压电平信号(IMG)的图象。
4．根据权利要求3所述的输出电路，其特征在于所述复位电路(11j)包括：
一个第二切换单元(11k)，其具有分别与连接到所述第一同相节点，所述第二同相节点的所述第五输出节点，第六输出节点(11r/11s)连接的第三输入节点(11n/11p)，以及一个提供所述有参考电压的第一复位节点(11q)，并且其响应一个控制信号(CTL11)用来选择地连接所述第三输入节点与所述第一复位节点到所述第六输出节点，以及
一个第三切换单元(11m)，其具有分别连接到所述第一输出节点和所述第二输出节点的第四输入节点(11t/11u)，分别连接到所述第一输入节点和提供有所述参考电压的一个第二复位节点(11x)的第七输出节点(11v/11w)，并且响应所述控制信号用来选择地连接所述第四输入节点到所述第七输出节点和所述第二复位节点。
5．根据权利要求4所述的输出电路，其特征在于所述第一切换单元(11h)间隔地改变所述第一输入节点与第三和第四输出节点之间的电连接，而所述第一复位节点(11q)和所述第二复位节点(11x)是以小于所述每个间隔(HP)的15％的复位周期(RST)的时间内分别与所述第六输出节点(11r/11s)和所述第四输入节点(11t/11u)连接。
6．根据权利要求4所述的输出电路，其特征在于所述第一切换单元(11h)以15微秒到30微秒间隔改变所述第一输入节点(1e/1f)与所述第三和第四输出节点(1g/1h)之间的电连接，而所述第一复位节点(11q)和所述第二复位节点(11x)是以从1微秒到2微秒的复位时间分别与所述第六输出节点(11r/11s)和所述第四输入节点(11t/11u)连接。
7．根据权利要求4所述的输出电路，其特征在于所述第一运算放大器(11f；21c)包括一个接在一个第一电源线(Vcc)与一个电位电平低于所述第一电源线的第二电源线(GND)之间的第一差分放大器(1j)并且其响应于一个在所述第一反相节点与所述第二同相节点之间的第一电位差用来产生一个表示所述第一电位差幅度的输出信号，以及一第一输出驱动器(1k)，其响应于所述第一差分放大器的所述输出信号用于从所述第一电源线对一个连接到所述第一输出节点的第一电容性负载充电和经过一个第一恒流源到所述第二电源线将所述第一电容性负载的累计电荷放电，以及
所述第二运算放大器(11g；21d)包括一个接在所述第一电源线与所述第二电源线之间的一个第一差分放大器(1n)，它响应于一个在所述第二反相节点与所述第二同相节点之间的第二电位差用来产生一个表示所述第二电位差幅度的输出信号，并包括一个响应于所述第二差分放大器的所述输出信号的第二输出驱动器(1p)，它用来从所述第一电源线经过一个第二恒流源对一个连接到所述第二输出节点的第二电容性负载充电和从所述第二电容性负载到所述第二电源线将累计的电荷放电。
8．根据权利要求3所述的输出电路，其特征在于所述复位电路(21f)包括：
一个第二切换单元(21g)，其具有分别提供所述多个正电压电平和所述多个负电压电平的第三输入节点(21j)，分别连接到所述第二输入节点的第六输出节点(21m)和一个提供所述参考电压的第一复位节点(21k)，并且响应一个控制信号(CTL11)用来选择地连接所述第三输入节点和所述第一复位节点到所述第六输出节点，以及
一个第三切换单元(21f)，其具有分别连接到所述第一输出节点和所述第二输出节点的第四输入节点(21n/21p)，分别连接到所述第一输入节点的第七输出节点(21q/21r)和一个提供所述参考电压的第二复位节点(21s)，并且响应所述控制信号用来选择地连接所述第四输入节点到所述第七输出节点和所述第二复位节点。
9．根据权利要求8所述的输出电路，其特征在于所述第一切换单元(21e)间隔地改变所述第一输入节点与第三和第四输出节点之间的电连接，而所述第一复位节点(21k)与所述第二复位节点(21s)分别是以小于每个所述间隔15％的复位时间与所述第六输出节点与所述第四输入节点连接。
10．根据权利要求8所述的输出电路，其特征在于第一切换单元(21e)以15微秒到30微秒间隔改变所述第一输入节点与第三和第四输出节点之间的电连接，而所述第一复位节点(21k)与所述第二复位节点(21s)是以从1微秒到2微秒的复位时间分别与所述第六输出节点与所述第四输入节点连接。
CN98125856A 1997-12-22 1998-12-22 在正电平范围与负电平范围交替驱动信号线的输出电路 Expired - Fee Related CN1117429C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP352574/97 1997-12-22
JP352574/1997 1997-12-22
JP35257497A JP3307308B2 (ja) 1997-12-22 1997-12-22 出力回路

Publications (2)

Publication Number Publication Date
CN1224949A true CN1224949A (zh) 1999-08-04
CN1117429C CN1117429C (zh) 2003-08-06

Family

ID=18424990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98125856A Expired - Fee Related CN1117429C (zh) 1997-12-22 1998-12-22 在正电平范围与负电平范围交替驱动信号线的输出电路

Country Status (5)

Country Link
US (1) US6046633A (zh)
JP (1) JP3307308B2 (zh)
KR (1) KR100299604B1 (zh)
CN (1) CN1117429C (zh)
TW (1) TW437159B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100349202C (zh) * 2002-05-16 2007-11-14 三星电子株式会社 液晶显示器及用于驱动该液晶显示器的方法
CN100459426C (zh) * 2002-12-13 2009-02-04 克里微波有限责任公司 单个封装多芯片rf功率放大器
CN101101736B (zh) * 2006-07-06 2010-07-21 奇景光电股份有限公司 显示装置的驱动电路的输出电路与驱动方法
CN106357249A (zh) * 2016-11-04 2017-01-25 上海晟矽微电子股份有限公司 上电复位电路及集成电路
CN107134265A (zh) * 2016-02-26 2017-09-05 硅工厂股份有限公司 显示驱动装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60131330T2 (de) * 2000-02-02 2008-09-11 Seiko Epson Corp. Anzeigesteuergerät und anzeigevorrichtung zu dessen verwendung
TWI386744B (zh) * 2004-12-14 2013-02-21 Samsung Display Co Ltd 薄膜電晶體面板以及使用該薄膜電晶體面板之液晶顯示器
JP5487585B2 (ja) * 2008-09-19 2014-05-07 セイコーエプソン株式会社 電気光学装置、その駆動方法、および電子機器
JP2011166553A (ja) * 2010-02-12 2011-08-25 Renesas Electronics Corp 差動増幅器、差動増幅器の出力極性反転方法、及びソースドライバ
KR102633090B1 (ko) * 2019-08-05 2024-02-06 삼성전자주식회사 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로
CN111261125B (zh) * 2020-03-19 2021-10-22 合肥京东方显示技术有限公司 数据驱动器及其控制方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628129A (en) * 1970-10-01 1971-12-14 Gen Electric Process controller including a rate circuit responsive solely to process variable signal changes
US4703283A (en) * 1986-02-24 1987-10-27 Howard Samuels Isolation amplifier with T-type modulator
JPH0746082A (ja) * 1993-07-30 1995-02-14 Nippondenso Co Ltd フィルタ回路
US5926054A (en) * 1997-07-28 1999-07-20 Eastman Kodak Company Modification of process control signals so as to enable reproduction apparatus to operate over an alternate process range

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100349202C (zh) * 2002-05-16 2007-11-14 三星电子株式会社 液晶显示器及用于驱动该液晶显示器的方法
CN100459426C (zh) * 2002-12-13 2009-02-04 克里微波有限责任公司 单个封装多芯片rf功率放大器
CN101101736B (zh) * 2006-07-06 2010-07-21 奇景光电股份有限公司 显示装置的驱动电路的输出电路与驱动方法
CN107134265A (zh) * 2016-02-26 2017-09-05 硅工厂股份有限公司 显示驱动装置
CN106357249A (zh) * 2016-11-04 2017-01-25 上海晟矽微电子股份有限公司 上电复位电路及集成电路
CN106357249B (zh) * 2016-11-04 2020-04-07 上海晟矽微电子股份有限公司 上电复位电路及集成电路

Also Published As

Publication number Publication date
TW437159B (en) 2001-05-28
US6046633A (en) 2000-04-04
JP3307308B2 (ja) 2002-07-24
CN1117429C (zh) 2003-08-06
KR100299604B1 (ko) 2001-09-06
JPH11184435A (ja) 1999-07-09
KR19990063486A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
CN1117429C (zh) 在正电平范围与负电平范围交替驱动信号线的输出电路
CN101059947A (zh) 显示器以及驱动显示器的电路
US9523901B2 (en) Array substrate, liquid crystal panel and liquid crystal display device
CN1220171C (zh) 电流写入型有源矩阵有机电致发光显示面板数据驱动电路
CN1523559A (zh) 电光学装置、电光学装置的驱动方法和电子机器
CN108831405A (zh) 显示面板的驱动方法、装置、设备及存储介质
CN109036319A (zh) 显示面板的驱动方法、装置、设备及存储介质
CN1924649A (zh) 显示设备及其驱动方法
CN102081270B (zh) 一种液晶显示装置及其驱动方法
CN1922648A (zh) 电泳显示板
CN1677476A (zh) 液晶显示器及其驱动方法
CN1877668A (zh) 用于驱动平板显示器中栅极线的设备和方法
CN103026400B (zh) 显示装置及显示装置的驱动方法
CN102455552A (zh) 液晶显示器
CN101872594A (zh) 液晶显示设备和驱动液晶显示设备的方法
CN111564134B (zh) 数据电压极性控制方法、模组和显示装置
CN110599942A (zh) 显示面板的驱动方法及装置、显示装置
CN1517768A (zh) 液晶显示装置
KR20110005210A (ko) 액정 표시장치
CN110197638A (zh) 一种显示面板、显示装置和显示面板的驱动方法
CN1490877A (zh) 存储电路、显示电路，以及显示装置
CN1799083A (zh) 用于电泳显示器的驱动方法和驱动电路
CN101937658B (zh) 液晶显示设备以及驱动液晶显示设备的方法
CN109584840A (zh) 显示面板的驱动方法及装置
CN1479883A (zh) 图像显示装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030916

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030916

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030806

Termination date: 20131222