CN101937658B - 液晶显示设备以及驱动液晶显示设备的方法 - Google Patents
液晶显示设备以及驱动液晶显示设备的方法 Download PDFInfo
- Publication number
- CN101937658B CN101937658B CN201010212236.3A CN201010212236A CN101937658B CN 101937658 B CN101937658 B CN 101937658B CN 201010212236 A CN201010212236 A CN 201010212236A CN 101937658 B CN101937658 B CN 101937658B
- Authority
- CN
- China
- Prior art keywords
- voltage
- liquid crystal
- period
- driving circuit
- crystal cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了液晶显示设备以及驱动液晶显示设备的方法。该液晶显示设备包括像素阵列部件和驱动电路部件。像素阵列部件具有按行布置的多条扫描线、按列布置的多条信号线、多个像素电路、多个液晶元件以及多条公共连接线。驱动电路部件具有扫描线驱动电路、信号线驱动电路和公共连接线驱动电路。该驱动电路部件驱动每一个像素电路使得每个帧时段中的保持时段具有一个液晶元件的电压下降的时段和该电压上升的时段。
Description
技术领域
本发明涉及有源矩阵液晶显示设备以及驱动该液晶显示设备的方法。
背景技术
近年来,通过使用液晶来驱动显示元件(液晶元件)的用于视频显示的液晶显示设备已被广泛使用。在这样的液晶显示设备中,通过改变被密封在由玻璃等制成的基板之间的液晶层中的液晶分子的排列,使得来自光源的光通过或被调制以进行显示。
随着显示图像向更高清晰度和更高亮度(luminance)发展,没有很重视的问题已经变得很明显。在这些问题中,一个重要的问题是显示器闪烁和功耗的增加。闪烁恶化的一个原因是归因于清晰度越高像素电容越小而导致从像素电路泄漏的电流的影响增大。另一个因素是为了补偿由于开口率随着清晰度变高而减小所引起的亮度下降而导致的光源的亮度增大。功耗增大归因于如上所述的为了补偿由于开口率减小所引起的亮度下降而导致的光源的亮度增大。
发明内容
抑制闪烁的一种方式例如是改进制造工艺和液晶材料。然而,在该情况中,会不利地增加制造成本和模型制造周期。抑制闪烁的另一种方式例如是以高速进行驱动(参考日本未审查专利申请特开平2-83584号公报)。然而,在该情况中,功耗被不利地进一步增加,从而降低了液晶显示设备的商业价值。
希望提供一种即使不以高速进行驱动也能够减少闪烁的液晶显示设备和驱动该液晶显示设备的方法。
根据本发明一个实施例的液晶显示设备包括像素阵列部件和驱动电路部件。像素阵列部件具有按行布置的多条扫描线,按列布置的多条信号线,与扫描线和信号线的交点相对应地以矩阵布置的多个像素电路,其中,每个像素电路连接到与交点中相关的一个交点相对应的扫描线中相关的一条扫描线以及信号线中相关的一条信号线。该像素阵列电路还具有与交点相对应地以矩阵布置的多个液晶元件,以及多条连接到针对每一行的多个液晶元件的公共连接线,其中,每个液晶元件连接到与交点相对应的像素电路中相关的一个像素电路。驱动电路部件包括扫描线驱动电路、信号线驱动电路和公共连接线驱动电路。扫描线驱动电路被配置为对多条扫描线顺次施加选择脉冲并且针对每条扫描线顺次选择液晶元件。信号线驱动电路对每条信号线施加与视频信号相对应的信号电压使得极性针对每个帧时段被反转以执行向所选择的液晶元件的写入。公共连接线驱动电路被配置为在其中向所选择的液晶元件写入的写入时段期间将极性与信号线的极性相反的电压施加于与所选择的液晶元件相对应的公共连接线。这里,驱动电路部件驱动每一个像素电路使得每个帧时段中的保持时段具有一个液晶元件的电压下降的时段和所述电压上升的时段。
一种驱动该液晶显示设备的方法,包括以下步骤:在包括像素阵列部件以及具有扫描线驱动电路、信号线驱动电路和公共连接线驱动电路的驱动电路部件的液晶显示设备中,通过使用驱动电路部件来驱动每个像素电路使得每个帧时段中的保持时段具有一个液晶元件的电压下降的时段和该电压上升的时段。
在根据本发明实施例的液晶显示设备和驱动该液晶显示设备的方法中,像素电路被驱动电路部件驱动使得每个帧时段中的保持时段具有一个液晶元件的电压下降的时段和该电压上升的时段。这样,当保持时段被划分成多个时段时,要被施加于液晶元件的电压的平均值可以在通过划分获得的时段之间被均衡。
这里,在根据本发明实施例的液晶显示设备以及驱动该液晶显示设备的方法中,公共连接线驱动电路例如可以执行下述驱动。即,公共连接线驱动电路可以在预定帧时段中的保持时段期间对多条公共连接线施加多种电压,使得每个帧时段中的保持时段具有一个液晶元件的电压下降的时段和该电压上升的时段。在该情况中,要被施加于液晶元件的电压的平均值可以在各个电压被施加的所有时段中被均衡。
根据本发明实施例的液晶显示设备以及驱动该液晶显示设备的方法,当保持时段被划分成多个时段时,要被施加于液晶元件的电压的平均值在通过划分获得的时段之间被均衡。这样,即使不进行高速驱动也能减少闪烁。并且,通过在闪烁水平满足规定的情况下以低速驱动,还可以减少功耗。
附图说明
图1是根据本发明一个实施例的液晶显示设备的结构的示意图;
图2是图1中的子像素的结构的示图;
图3是图示出图1中的液晶显示设备的操作的示例的波形图;
图4是图示出图1中的液晶显示设备的操作的示例的示意图;
图5是图示出从图4继续的操作的示意图;
图6是图示出从图5继续的操作的示意图;
图7是图示出图1中的液晶显示设备的操作的另一示例的示意图;
图8以状态图图示出图3中的波形图所描述的内容;
图9是图示出图1中的液晶显示设备的操作的第一修改例的状态图;
图10是图示出图1中的液晶显示设备的操作的第二修改例的状态图;
图11是图示出图1中的液晶显示设备的操作的第三修改例的状态图;
图12是图示出图1中的液晶显示设备的操作的第四修改例的状态图;
图13是图示出图1中的液晶显示设备的操作的第五修改例的状态图;
图14是图示出图1中的液晶显示设备的操作的第六修改例的状态图;
图15是图示出图1中的液晶显示设备的操作的第七修改例的状态图;
图16是图示出图1中的液晶显示设备的操作的第八修改例的波形图;
图17是图示出图1中的液晶显示设备的操作的第九修改例的状态图;
图18图示出图17中的状态图的细节;
图19是图示出图1中的公共连接线驱动电路的示例的结构图;
图20是图示出图1中的公共连接线驱动电路的第一修改示例的结构图;
图21是图示出图1中的公共连接线驱动电路的第二修改示例的结构图;
图22A和图22B是各自用于图示出图1中的子像素中的漏电流的示意图;
图23A和图23B是分别用于图示出图1中的子像素中的泄漏电流的示意图;
图24是图示出根据比较例的液晶显示设备的操作的示例的波形图;
图25A和图25B是分别用于图示出要被施加到根据比较例的液晶显示设备的液晶元件的电压的波形图;
图26A和图26B是分别用于图示出要被施加到图1中的液晶显示设备的液晶元件的电压的波形图;
图27是根据本发明另一实施例的液晶显示设备的结构的示意图;
图28是图27中的子像素的结构的示图;
图29是图示出图27中的液晶显示设备的操作的示例的波形图;以及
图30是图示出图27中的液晶显示设备的操作的示例的示意图。
具体实施方式
以下将按如下顺序参考附图来详细描述本发明的实施例。
1.实施例(图1至图26)
·无控制线连接到中间节点的示例
2.另一实施例(图27至图30)
·控制线连接到中间节点的示例
实施例
示意结构
图1图示出根据本发明一个实施例的液晶显示设备1的示意结构。液晶显示设备1包括液晶显示面板10、布置在液晶显示面板10的背面的背光20以及驱动液晶显示面板10的驱动电路30。液晶显示面板10例如具有像素阵列部件13,其中,多个子像素11R、11G和11B以矩阵布置。在本实施例中,例如,彼此相邻的子像素11R、11G和11B形成一个像素12。这里,以下,子像素11R、11G和11B在适当时被统称为子像素11。驱动电路30例如具有视频信号处理电路31、定时生成电路32、信号线驱动电路33、扫描线驱动电路34和公共连接线驱动电路35。
像素阵列部件13
图2图示出像素阵列部件13中的电路结构的示例。如图1和图2中所示,像素阵列部件13例如具有按行布置的多条扫描线WSL和按列布置的多条信号线DTL。与各个扫描线WSL与信号线DTL的交点相对应地,多个子像素11R、11G和11B以矩阵布置。像素阵列部件13还具有多条公共连接线COM,每条公共连接线COM对应于每行的子像素11R、11G和11B。
例如,如图2中所示,每个子像素11具有两个晶体管14和15以及液晶元件16。这里,这两个晶体管14和15对应于本发明实施例中的“像素电路”的具体示例。例如,在驱动基板上,液晶元件16从驱动基板侧起依次具有公共电极、绝缘膜、像素电极、配向膜(alignment film)、液晶层、配向膜和透明基板。驱动基板例如使晶体管14和15以及其它组件形成在玻璃基板上。公共电极是针对每个水平行(一行)提供的带状电极,并且由属于这一个水平行的多个子像素11中所包括的液晶元件16共用。公共电极例如形成公共连接线COM的一部分,并且电连接到公共连接线COM。绝缘膜使公共电极和像素电极相互绝缘和分离,并且在高度方向上在公共电极与像素电极之间提供了空间。液晶层由液晶按照垂直取向(vertical alignment,VA)模式或平面转换(in-plane switching,IPS)模式形成,并且具有利用所施加的电压来透过或截断从背光20发射的光的功能。像素电极用作针对每个子像素11的电极并且例如被布置在不面向公共电极的区域中。这样,当电压被施加在像素电极和公共电极之间时,在液晶层中横向产生电场。晶体管14和15例如是场效应薄膜晶体管(TFT),并且每一个由控制沟道的栅极和设置在沟道两端的源极和漏极形成。晶体管14和15可以是p型晶体管或n型晶体管。
液晶元件16的一端连接到晶体管15的源极或漏极,并且液晶元件16的另一端连接到公共连接线COM。晶体管14和15的栅极连接到扫描线WSL,并且晶体管15的源极和漏极中未连接到液晶元件16的那个极连接到晶体管14的源极或漏极。晶体管14的源极和漏极中未连接到晶体管15的那个极连接到信号线DTL。这里,在属于一个水平行的多个子像素11中,例如,晶体管14和15的栅极连接到公共扫描线WSL。即,连接到一个扫描线WSL的多个子像素11沿一条扫描线WSL按行布置。
这里,尽管未示出,但是在一个水平行中,例如,一个子像素11的晶体管14和15的栅极可以连接到在每个子像素11两侧提供的两条扫描线WSL中的一条,并且另一子像素11的晶体管14和15的栅极可以连接到所述在每个子像素11两侧提供的两条扫描线WSL中的另一条。在该情况中,连接到一条扫描线WSL的多个子像素11可以交错(alternately)(以之字形(zigzag)方式)布置在一条扫描线WSL上。在该情况中,在多个液晶元件16中,将被利用一条扫描线WSL选择的液晶元件16被交错布置在一条扫描线WSL上。
背光20
背光20从背后照明液晶显示面板10,并且例如包括导光板、布置在导光板侧面上的光源以及布置在导光板的上表面(光发射表面)上的光学元件。导光板将来自光源的关导入导光板的上表面上。例如,导光板在上表面和下表面中至少一个表面上具有预定的图案化形状,并且具有分散和均衡从侧面入射的光的功能。光源是线状光源,并且例如由热阴极荧光灯(HCFL)、冷阴极荧光灯(CCFL)或按行布置的多个发光二极管(LED)形成。光学元件例如通过层压扩散板、扩散片、透镜膜、偏光分离片等构成。这里,背光20可以是直射型的,其中扩散板和其它光学元件被直接设置在光源之上。
驱动电路30
接着,将参考图1来描述围绕像素阵列部件13提供的驱动电路30中的各个电路。
视频信号处理电路31校正外部输入的数字视频信号30A并且将经校正的视频信号转换成模拟的以用于输出到信号线驱动电路33。定时生成电路32控制信号线驱动电路33、扫描线驱动电路34和公共连接线驱动电路35使得这些电路以连动(interlock)方式操作。例如,定时生成电路32根据外部输入的同步信号30B(与之同步地)将控制信号32A输出给这些电路。
信号线驱动电路33将从视频信号处理电路31输入的模拟视频信号(与视频信号30A相对应的信号电压)施加于每条信号线DTL以写入所选择的子像素11。例如,信号线驱动电路33可以输出与视频信号30A相对应的信号电压Vsig。例如,如稍后将描述的图3、图6和图7中所示,信号线驱动电路33可以执行帧反转驱动,即,对每条信号线DTL施加极性针对每个帧时段相对于参考电压Vref被反转的信号电压Vsig,以用于写入所选择的子像素11。帧反转驱动用于抑制液晶元件16的劣化,并且在适当时被使用。此外,例如,如以下将进一步描述的图3至图6中所示,信号线驱动电路33还可以执行1H反转驱动,即对每条信号线DTL施加极性针对每个1H时段相对于参考电压Vref被反转的信号电压Vsig,以将与信号电压Vsig相对应的电压写入所选择的子像素11中。1H反转驱动用于针对每一帧抑制因要被施加到液晶元件16的电压的极性的反转而引起的闪烁发生,并且在适当时被使用。这里,例如,假定参考电压Vref为0(零)伏特。
扫描线驱动电路34根据控制信号32A的输入(与之同步地)将选择脉冲施加于多条扫描线,以选择所希望的单位的多个子像素11。作为选择子像素11的单位,例如,可以在适当时选择各种单位,例如一行或相邻的两行。并且,行选择可以是顺次选择或随机选择。例如,扫描线驱动电路34可以输出在晶体管15被接通时要施加的电压Von以及在晶体管被关断时要施加的电压Voff。这里,电压Von具有等于或高于晶体管15的ON(导通)电压的值(恒定值)。电压Voff具有低于晶体管15的ON电压的值(恒定值)。
接着,描述公共连接线驱动电路35。图3是图示出液晶显示设备1的操作的示例的时序图。在图3中,图示出n-1帧时段、n帧时段和n+1帧时段中的波形。这里,在图3中,为了区分各个扫描线WSL、公共连接线COM和子像素11R,在末尾增加了(i)(1≤i)。并且,在图3中,省略了子像素11G和11B中的信号波形。
图4示意性地图示出在图3中的n-1帧时段期间Von被施加于扫描线WSL(i)的定时每个子像素11的极性。图5示意性地图示出在图3中的n-1帧时段期间Von被施加于扫描线WSL(i+1)的定时每个子像素11的极性。图6示意性地图示出在图3中的n-1帧时段期间紧接在与子像素11R(i-1)相对应的公共连接线COM的电压从V1变为V2(稍后将进一步描述)之后每个子像素11的极性。图7示意性地图示出在图3中的n帧时段期间紧接在与子像素11R(i-1)相对应的公共连接线COM的电压从V1变为V2(稍后将进一步描述)之后每个子像素11的极性。这里,在图4至图7中,图示出当信号线驱动电路33执行1H反转驱动以及帧反转驱动时子像素11的极性。这里,在图4和图5中,每一个用粗框围起来的子像素11意味着这些子像素11已被利用扫描线WSL(i)或扫描线WSL(i+1)选出。并且,在图4至图7中,每一个用细框围起来的子像素11意味着利用扫描线WSL对这些子像素11进行的选择已经被完成并且状态处于保持时段Th期间。此外,在图4和图5中,每一个用虚框围起来的子像素11意味着这些子像素11还未被利用任何扫描线选择。
这里“每个子像素11的极性”是指在写时段Tw期间子像素11的电压(图3中的虚线)相对于公共连接线COM的电压(VL和VH)(VL<VH)的正负极性。例如,如图3中所示,当Von被施加于扫描线WSL(i)时,例如,子像素11R(i+1)的电压相对于电压VH为负电压。因此,在这种情况中,称子像素11R(i)被认为具有负极性。另一方面,例如,当Von被施加于扫描线WSL(i+1)时,例如,子像素11R(i+1)的电压相对于电压VL为正电压。因此,在这种情况中,称子像素11R(i+1)被认为具有正极性。
在信号线驱动电路33执行1H反转驱动的同时,公共连接线驱动电路35执行公共反转驱动,即反转要被施加于针对每个预定行的公共电极(公共连接线COM)的电压的极性。具体而言,公共连接线驱动电路35对与所选择的子像素11相对应的公共连接线COM施加这样的电压,该电压相对于参考电压Vref的极性与信号线DTL相对于参考电压Vref的极性相反。例如,如图3至图6中所示,当信号线DTL的极性相对于参考电压Vref为正时,公共连接线驱动电路35对公共连接线COM施加极性相对于参考电压Vref为负的电压VL。并且,例如,如图3至图6中所示,当信号线DTL的极性相对于参考电压Vref为负时,公共连接线驱动电路35对公共连接线COM施加极性相对于参考电压Vref为正的电压VH。
此外,在保持时段Th期间,公共连接线驱动电路35对公共电极(公共连接线COM)施加电压互不相同的多种电压。例如,如图3至图6中所示,在保持时段Th期间,公共连接线驱动电路35顺次施加两种电压V1和V2(V1>V2)。
在保持时段Th期间,公共连接线驱动电路35将被施加相等电压的公共连接线COM电连接到一起。例如,如图3至图6中所示,在保持时段Th期间,公共连接线驱动电路35将与未被选择的子像素11相对应地布置的多条公共连接线COM中被施加电压V1的公共连接线COM(i)和COM(i+1)电连接到一起。此外,例如,如图3和图6中所示,在保持时段Th期间,公共连接线驱动电路35将与未被选择的子像素11相对应地布置的多条公共连接线COM中被施加电压V2的公共连接线COM(i-2)和COM(i-1)电连接到一起。这里,优选地,电压V1和V2彼此相差不大。
这里,在保持时段Th期间,公共连接线驱动电路35将和被选择的子像素11相对应地布置的公共连接线COM与和未被选择的子像素11相对应地布置的多条公共连接线COM电分离。例如,如图3和图5中所示,在保持时段Th期间,公共连接线驱动电路35将被施加电压VL的公共连接线COM(i+1)与被施加电压V1的公共连接线COM(i-2)、COM(i-1)、COM(i)电分离。此外,在保持时段Th期间,公共连接线驱动电路35将与未被选择的子像素11相对应地布置的多条公共连接线COM中被施加不同电压的公共连接线COM电分离。例如,如图3和图6中所示,在保持时段Th期间,公共连接线驱动电路35将被施加电压V1的公共连接线COM(i)和COM(i+1)与被施加电压V2的公共连接线COM(i-2)和COM(i-1)电分离。
此外,在本实施例中,如图3、图6和图7中所示,在信号线驱动电路33执行帧反转驱动的同时,公共连接线驱动电路35执行公共反转驱动,即针对每个帧时段反转要施加于公共电极(公共连接线COM)的电压的极性。例如,如图6和图7中所示,公共连接线驱动电路35针对每个帧时段反转要被施加于子像素11的电压的极性,使得n-1帧时段过去之后子像素11的极性与n帧时段过去之后子像素11的极性相反。
这里,优选地,对于每个帧时段,保持时段Th期间的电压类型是相同的。例如,如图3中所示,优选地,在写时段Tw期间VH被施加的帧时段(VH帧时段)和写时段Tw期间VL被施加的帧时段(VL帧时段)之间,保持时段Th期间的电压类型相同。保持时段Th期间的电压数可以是如图8中所示的两种,或可以是如图9中所示的3种或更多。这里,图8以状态图图示出图3中的波形图所描绘的内容。与图8一样,图9以状态图图示出该波形图中所描绘的内容。
保持时段Th期间的电压类型可以不是在所有帧时段期间都是相同的。例如,VH帧时段与VL帧时段之间,电压类型可以不同。具体而言,如图10中所示,在保持时段Th期间,两种电压被顺次施加,VH帧时段的保持时段Th期间的第二电压VB与VL帧时段的保持时段Th期间的第二电压VA可以互不相同。这里,VH帧时段的保持时段Th期间的第一电压V1与VL帧时段的保持时段Th期间的第一电压V1可以相互等同,也可以互不相同。
此外,保持时段Th期间的电压数可以不是在所有帧时段期间都是相同的。例如,当晶体管14和15是p型晶体管时,如图11中所示,可以在VH帧时段的保持时段Th期间顺次施加两种电压(V1和V2),并且在VL帧时段的保持时段Th期间施加一种电压(V1)。这里,VL帧时段的保持时段Th期间所要施加的电压可以等于VH帧时段的保持时段Th期间所要施加的第一电压。此外,例如,当晶体管14和15是n型晶体管时,如图12中所示,可以在VH帧时段的保持时段Th期间施加一种电压(V1)并且在VL帧时段的保持时段Th期间顺次施加两种电压(V1和V2)。这里,VH帧时段的保持时段Th期间所要施加的电压(V1)可以等于VL帧时段的保持时段Th期间所要施加的第一电压(V1)。
此外,当要在保持时段Th期间施加多个电压时,在保持时段Th开始时,可以以AC方式(交替)施加与要在写时段Tw期间施加的电压(VH和VL)相等的电压。例如,如图13中所示,在保持时段Th开始处的VH帧时段期间,电压可以被顺次施加为VH,VL,VH,VL,...,并且在保持时段Th开始处的VL帧时段期间,电压可以被顺次施加为VL,VH,VL,VH,...。
此外,当要在保持时段Th期间施加多个电压时,在保持时段Th期间施加电压的定时例如可以针对一个场时段中的每行偏移1H,如图3中所示。此外,当要在保持时段Th期间施加多个电压时,在保持时段Th期间施加电压的定时例如可以针对一个场时段中的每k行(k为正整数)被同步,如图14中所示。这里,扫描定时优选针对每k行被偏移1H×k。此外,在预定帧时段中的保持时段Th期间,公共连接线驱动电路35优选以1H×k的偏移顺次将相同类型的电压(V2)施加于希望单位(每k行)的每条公共连接线COM。此外,当保持时段Th期间施加电压的定时针对每k行被同步时,保持时段Th期间的第一电压优选被当作VH帧时段中的VH,并且保持时段Th期间的第一电压被当作VL帧时段中的VL。
此外,特别是对于自然的图片,当要在保持时段Th期间施加多个电压时,这些电压之一可以是浮动电压。这是因为,在自然的图片中,即使当一个电压是浮动电压时,图像质量的劣化往往也不会被认识到。例如,如图15中所示,保持时段Th期间的第一电压可以是浮动电压。然而,在该情况中,公共连接线COM容易受从其它配线(例如,信号线DTL)的耦合的影响。因此,例如,如图16中所示,每条公共连接线COM的电压由于耦合而波动。这里,如以下将进一步描述的,浮动状态的公共连接线COM由公共连接线驱动电路35连接到一起。这样,通过设置某一公共连接线COM为浮动状态,在该公共连接线COM变成浮动状态紧前所保持的电荷被分发给已经处于浮动状态的其它公共连接线COM。结果,处于浮动状态的公共连接线COM的电压波动而收敛到预定的电压(例如,与上述电压V1相当的电压)。
此外,例如,在保持时段Th的前半段中,预定电压V1和浮动电压可以交替地被施加于公共连接线COM。例如,如图17和图18中所示,在1H时段中,与视频信号30A相对应的信号电压从视频信号处理电路31被施加于信号线DTL(i)的ON时段(或包括ON时段的时段)期间的电压可以是浮动电压,并且其它时段期间的电压可以是V1。这里ON时段可以包括预充电电压被施加于信号线DTL(i)的时段。
接着,描述公共连接线驱动电路35的内部结构。这里,以下描述其中保持时段Th期间的电压类型数为2的内部结构的示例。
公共连接线驱动电路35例如如图4中所示具有电连接到公共连接线COM的开关元件36。一个开关元件36被设置用于一条公共连接线COM,并且例如具有3个输出端子。开关元件36的第一输出端子连接到配线36A,并且经由配线36A连接到脉冲生成装置37的输出端子。开关元件36的第二输出端子连接到配线36B。配线36B例如如图4中所示连接到恒定电压电路38的输出端子。恒定电压电路38被配置为将预定电压V1输出至配线36B。开关元件36的第三输出端子连接到配线36C。配线36C例如如图4中所示连接到恒定电压电路39的输出端子。恒定电压电路39被配置为将预定电压V2(<V1)输出至配线36C。
公共连接线驱动电路35将与(所选择的)子像素11的水平行相对应地布置的公共连接线COM连接到脉冲生成装置37的输出端子,其中,子像素11已经通过对扫描线WSL施加了Von而被接通。例如,如图4中所示,公共连接线驱动电路35将与由所选择的子像素11R(i)、11G(i)和11B(i)形成的一行相对应地布置的公共连接线COM(i)经由开关元件36和配线36A连接到脉冲生成装置37的输出,然后将电压设置为VH此外,例如,如图5中所示,公共连接线驱动电路35将与由所选择的子像素11R(i+1)、11G(i+1)和11B(i+1)形成的一行相对应地布置的公共连接线COM(i+1)经由开关元件36和配线36A连接到脉冲生成装置37的输出,然后将电压设置为VL。
此外,在预定的未选择时间过去之前,公共连接线驱动电路35将与下述水平行相对应地布置的公共连接线COM连接到配线36B,所述水平行是由已通过对扫描线WSL施加电压Voff而被关断的(未被选择)的子像素11形成的多个水平行中预定的未选择时间还未过去的水平行。例如,如图3和图5所示,公共连接线驱动电路35将与由未被选择的子像素11R(i-2)、11R(i-1)和11R(i)形成的3行相对应地布置的公共连接线COM(i-2)、COM(i-1)和COM(i)经由开关元件36连接到配线36B,并且将电压设置为V1。
此外,在预定的未选择时间过去之前,公共连接线驱动电路35将与下述水平行相对应地布置的公共连接线COM连接到配线36C,所述水平行是由已通过对扫描线WSL施加电压Voff而被关断的(未被选择)的子像素11形成的多个水平行中预定的未选择时间已经过去的水平行。例如,如图3和图6中所示,公共连接线驱动电路35将与由未被选择的子像素11R(i-2)和11R(i-1)形成的两行相对应地布置的公共连接线COM(i-2)和COM(i-1)经由开关元件36连接到配线36C,并且将电压设置为V2。
这里,当保持时段Th期间的电压类型数为3或更多时,尽管未被示出,但是公共连接线驱动电路35例如可以如上所述地配置。即,公共连接线驱动电路35例如可以包括开关元件36、脉冲生成装置37、3种或更多种恒定电压电路、连接到脉冲生成装置37的配线36A和连接到各个恒定电压电路的配线。
此外,公共连接线驱动电路35可以包括逻辑电路来替换恒定电压电路38和39。例如,如图19中所示,公共连接线驱动电路35可以包括逻辑电路41来替换恒定电压电路38。此外,尽管未被示出,但是还可以再向公共连接线COM的另一端提供一个公共连接线驱动电路35。
当在保持时段Th期间要施加多个电压并且这些电压之一是浮动电压时,公共连接线驱动电路35例如可以如上所述地配置。即,公共连接线驱动电路35例如可以如图20中所示地包括开关元件36、脉冲生成装置37、恒定电压电路39、连接到脉冲生成装置37的配线36A、处于浮动状态的配线36B、连接到恒定电压电路39的配线36C。此外,例如,如图21中所示,公共连接线驱动电路35可以在处于浮动状态的配线36B与地之间包括高电阻器R。在该情况中,配线36B可以被认为是实质上处于浮动的状态。
接着,描述根据本实施例的液晶显示设备1的操作。这里,以下描述在保持时段Th期间有两种电压的操作。
写时段Tw
在作为每个帧时段的前半段的写时段Tw中,由扫描线驱动电路34将电压Von施加于希望单位的多条扫描线WSL,从而使晶体管14和15接通。此外,由信号线驱动电路33将信号电压Vsig施加于每条信号线DTL,并且由公共连接线驱动电路35将电压VL或电压VH施加于与所选择的子像素11相对应的公共连接线COM。
这里,由信号线驱动电路33将极性针对每1H时段和每个帧时段相对于参考电压Vref被反转的信号电压Vsig施加到每条信号线DTL(1H反转驱动和帧反转驱动)。此外,在每个帧时段的写时段Tw中,由公共连接线驱动电路35将相对于参考电压Vref的极性与信号线DTL相对于参考电压Vref的极性相反的电压施加于与所选择的子像素11相对应的公共连接线COM(公共反转驱动)。这样,在写时段Tw中,与信号电压Vsig相对应的电压Vw被写入所选择的子像素11中(参考图3)。这里,在本实施例中,在写入电压Vw时,1H反转驱动、帧反转驱动和公共反转驱动被执行。这样,可以降低要被施加于子像素11的信号电压的幅度,从而抑制功耗。
保持时段Th
在作为每个帧时段的后半段的保持时段Th中,由扫描线驱动电路34将电压Voff施加于与未被选择的子像素11相对应的扫描线WSL,从而关断晶体管14和15。这样,在写入时段Tw期间被写入的电压Vw被保持在未被选择的子像素11中。结果,每个子像素11以与电压Vw相对应的亮度点亮。
同时,原则上,在整个保持时段Th中保持保持时段Th的电压Vw恒定是不容易的。例如,在VH帧时段中,如图2和图22A中所示,当晶体管14和15被关断时,作为晶体管14和晶体管15之间的连接点的中间节点的电压Vmid经受被往负方向上拉的耦合。这样,电压Vmid变得与晶体管14和15的OFF(关断)电压接近。因此,泄漏电流I1从液晶元件16流向晶体管14和15,并且泄漏电流I2从信号线DTL流向晶体管14和15。此外,紧接在VH帧时段期间的写入之后,如图22B中所示,液晶元件16的电压Vpix低于电压Vsig-avg,电压Vsig-avg是极性针对每1H反转的信号线DTL的电压的平均值。因此,泄漏电流I3从信号线DTL流向晶体管14和15。
此外,例如,在VL帧时段中,如图2和图23A中所示,当晶体管14和15被关断时,作为晶体管14和晶体管15之间的连接点的中间节点的电压Vmid经受被往负方向上拉的耦合。这样,电压Vmid变得接近晶体管14和15的OFF电压。因此,泄漏电流I1从液晶元件16流向晶体管14和15,并且泄漏电流I2从信号线DTL流向晶体管14和15。此外,紧接在VL帧时段的写入之后,如图23B中所示,液晶元件16的电压高于电压sig- avg,电压Vsig-avg是极性针对每1H反转的信号线DTL的电压的平均值。因此,泄漏电流I3从晶体管14和15流向信号线DTL。
因此,例如,如图24中所示,当在保持时段Th期间,恒定电压被公共连接线驱动电路35连续地施加于与未被选择的子像素11相对应的公共连接线COM时,电压Vpix变成如图25A和图25B中所示。即,在VH帧时段期间,如图25A所示,电压Vpix在保持时段Th的前半段期间向负方向改变并且之后向正方向改变。以这种方式,在VH帧时段期间,保持时段Th在其前半段中具有电压Vpix向负方向改变的时段Td,以及在后半段中具有电压Vpix向正方向改变的时段Tu。另一方面,在VL帧时段期间,如图25B中所示,电压Vpix在保持时段Th的前半段和后半段中都向负方向改变。以这种方式,在VL帧时段期间,保持时段Th仅具有电压Vpix向负方向改变的时段Td。这意味着,不管公共连接线COM的电压V1的值如何被调节,都很难在VL帧时段的保持时段Th的前半段和后半段中均衡写入电压Vw(被施加于液晶元件16的电压的平均值)。
这里,图25A和图25B图示出当晶体管14和15是n型时的波形图。当晶体管14和15是p型时,保持时段Th在VH帧时段中仅具有电压Vpix向正方向改变的时段Tu,并且在VL帧时段中具有电压Vpix向负方向改变的时段Td和电压Vpix向正方向改变的时段Tu。
另一方面,在本实施例中,例如,如图3中所示,在保持时段Th期间,由公共连接线驱动电路35对与未被选择的子像素11相对应的公共连接线COM施加多种(两种)电压。这样,电压Vpix变成如图26A和图26B中所示。即,在VH帧时段期间,如图26A中所示,电压Vpix在保持时段Th的前半段期间向负方向改变,并且之后向正方向改变。以这种方式,在VH帧时段期间,保持时段Th在前半段中具有电压Vpix向负方向改变的时段Td,并且在后半段具有压Vpix向正方向改变的时段Tu。此外,,在VL帧时段期间,如图26B中所示,电压Vpix在保持时段Th的前半段中向负方向改变,并且之后向正方向改变。以这种方式,在VL帧时段期间,保持时段Th在前半段中具有压Vpix向负方向改变的时段Td,并且在后半段中具有电压Vpix向正方向改变的时段Tu。因此,在本实施例中,通过调节公共连接线COM的电压V1和V2以及调节施加时段(Th1和Th2)的长度,在VH帧时段和VL帧时段都可以在保持时段Th的前半段和后半段中均衡写入电压Vw的平均值(被施加于液晶元件16的平均值)。
换而言之,在本实施例中,子像素11被驱动使得每个帧时段中的保持时段Th具有一个液晶元件16的电压下降的时段(Td)和电压上升的时段(Tu)。此外,多种(两种)电压被施加于公共连接线COM使得被施加于液晶元件16的电压的平均值在一种电压(V1)被施加的时段(Th1)和另一种电压(V2)被施加的时段(Th2)中被均衡。
这样,子像素11的亮度值可以在时段Th1和时段Th2两者中被均衡。结果,可以减少闪烁。同时,在本实施例中,每个帧时段的长度不必比过去的长度短(即,不必增大帧频)。因此,即使不进行高速驱动,也可以减少闪烁。此外,通过在闪烁电平满足规定的情况下以低速度驱动(以低频率驱动),可以进一步降低功耗。此外,通过减少闪烁,可以像以前一样增大背光20的亮度。结果,可以在抑制闪烁的同时,提高诸如对比度和亮度之类的图像质量。此外,在本实施例中,由于子像素11的结构和形状不受任何限制,所以可以防止开口率的减小以及制造过程中使用的掩膜数的增多。
这里,在本实施例中,不论保持时段Th期间公共连接线COM的电压类型是对于每个帧时段相同还是在所有帧时段期间都不同,写入电压Vw的平均电压都可以在VH帧时段和VL帧时段的保持时段Th中被均衡。此外,即使保持时段Th期间公共连接线COM的电压数在所有的帧时段期间不相同,写入电压Vw的平均电压也可以在VH帧时段和VL帧时段的保持时段Th中被均衡。
此外,在本实施例中,与所选择的子像素11相对应地布置的公共连接线COM和与未被选择的子像素11相对应地布置的多个公共连接线COM在保持时段Th期间被相互电分离。这样,与公共电极被提供给所有子像素11的情况相比,可以减小驱动时的电容。此外,在本实施例中,在与未被选择的子像素11相对应地布置的多个公共连接线COM中,被施加不同电压的公共连接线COM在保持时段Th期间被相互电分离。这样,在未被选择的子像素11中,在被施加相同电压的公共连接线COM间不会产生电位差。这样,可以在抑制功耗和漏光(light dropout)的同时对公共连接线COM进行高速充电和放电。
这里,优选地,保持时段Th期间所要施加的各种电压彼此相差不大。在该情况中,由于在被施加不同电压的公共连接线COM间在横向方向上不会产生大的电场,所以,可以减少该部分的漏光。
此外,在本实施例中,如图6和图7所示,在信号线驱动电路33执行帧反转驱动的同时,公共反转驱动被执行,在该公共反转驱动中,要被施加于公共电极(公共连接线COM)的电压的极性针对每个帧时段被反转。这样,可以减小施加于子像素11的信号电压的幅度,从而进一步抑制功耗。
此外,在本实施例中,例如,如图15至图18所示,当公共连接线COM被设置为浮动状态达预定时段时,大大减少了信号线DTL和公共连接线COM的写入容量。结果,可以进一步抑制功耗。
此外,在本实施例中,例如,如图19中所示,可以提供逻辑电路41来替换恒定电压电路38,并且可以由逻辑电路41来控制保持时段期间公共连接线COM的电位因为浮动而不稳定的时段(图16中的写入时段)以及其它时段(图16中的不波动时段)。这样,既可以通过浮动降低功耗又能通过从恒定电流源充电来减少噪声。
此外,尽管未被示出,但是当在公共连接线COM的另一端提供另外一个公共连接线驱动电路35时,可以增强公共连接线COM的驱动能力。
另一实施例
图27图示出根据本发明另一实施例的液晶显示设备2的示意结构。图28图示出图27中的液晶显示设备2的子像素11的内部结构的示例。液晶显示设备2与根据前述实施例的液晶显示设备1在结构上的不同在于:中间节点线MID连接到中间节点,并且中间节点线驱动电路51连接到中间节点线MID。此外,液晶显示设备2与根据前述实施例的液晶显示设备1在结构上的不同还在于:公共连接线驱动电路52被提供来替换公共连接线驱动电路35。因此,以下不描述与前述实施例相同的细节,而主要描述与前述实施例的差异。
图29是图示出液晶显示设备2的操作的示例的时序图。在图29中,描述了n-1帧时段、n帧时段和n+1帧时段中的波形图。
如上所述,液晶显示设备2包括连接到中间节点的中间节点线MID。中间节点线MID具有配线电容17,如图28中所示。此外,如上所述,液晶显示设备2包括公共连接线驱动电路52来替换公共连接线驱动电路35。例如,如图28中所示,公共连接线驱动电路52对公共连接线COM施加2H时段的矩形波。这里,与前述实施例一样,公共连接线COM可以是针对每个水平行(一行)提供的带状电极,或者可以是与所有子像素11相对应地提供的板状电极。
此外,如上所述,液晶显示设备2包括连接到中间节点线MID的中间节点线驱动电路51。例如,如图29中所示,在写入时段Tw期间,中间节点线驱动电路51将中间节点线MID设置为浮动状态。这里,中间节点线MID通过接收电压Vpix在同一行中写入期间的波动而被耦合。因此,中间节点线MID的电压以AC方式波动,其中以预定电压值为平均值(未示出)。此外,例如,如图29中所示,中间节点线驱动电路51在保持时段Th期间顺次施加两种电压Vy和Vz(Vy>Vz)。
在保持时段Th期间,中间节点线驱动电路51将被施加相同电压的中间节点线MID电连接到一起。例如,如图29和图30中所示,在保持时段Th期间,中间节点线驱动电路51将与未被选择的子像素11相对应地布置的多个中间节点线MID中的被施加电压Vy的中间节点线MID(i)和MID(i+1)电连接到一起。此外,例如,如图29和图30中所示,在保持时段Th期间,中间节点线驱动电路51将与未被选择的子像素11相对应地布置的多个中间节点线MID中的被施加电压Vz的中间节点线MID(i-2)和MID(i-1)电连接到一起。
例如,如图30中所示,中间节点线驱动电路51具有电连接到中间节点线MID的开关元件53。一个开关元件53被提供用于一条中间节点线MID,并且例如具有3个输出端子。开关元件53的第一输出端子连接到处于浮动状态的配线53A。开关元件53的第二输出端子连接到配线53B。例如,如图30中所示,配线53B连接到恒定电压电路54的输出端子。恒定电压电路54被配置为向配线53B输出预定电压Vy。开关元件53的第三输出端子连接到配线53C。例如,如图30中所示,配线53C连接到恒定电压电路55的输出端子。恒定电压电路55被配置为向配线53C输出预定电压Vz(<Vy)。
中间节点线驱动电路51将与已通过对扫描线WSL施加Von被接通的(被选择的)子像素11的水平行相对应地布置的中间节点线MID连接到处于浮动状态的配线53A,并且将电压设置为Vx。
此外,在预定的未选择时间过去之前,中间节点线驱动电路51将与由已通过对扫描线WSL施加Voff被关断的(未被选择的)子像素11形成的多个水平行中预定的未选择时间还未过去的水平行相对应地布置的中间节点线MID连接到配线53B,并且然后将电压设置为Vy。此外,中间节点线驱动电路51将与由已通过对扫描线WSL施加Voff被关断的(未被选择的)子像素11形成的多个水平行中预定的未选择时间已经过去的水平行相对应地布置的中间节点线MID连接到配线53C,并且然后将电压设置为Vz。
这里,中间节点线驱动电路51可以包括具有两个输出端子的开关元件来替换开关元件53,并且此外,可以从中间节点线驱动电路51省略配线53A。在这种情况中,取代将开关元件53的一个输出端子连接到配线53A,中间节点线驱动电路51释放(打开)开关元件的两个输出端子。
此外,当保持时段Th期间的电压类型数是3或更多时,尽管未被示出,但是中间节点线驱动电路51例如可以被如下所述地配置。即,中间节点线驱动电路51例如可以包括开关元件53、3种或更多种恒定电压电路,处于浮动状态的配线53A以及连接到各个恒定电压电路的配线。并且,中间节点线驱动电路51可以包括逻辑电路来替换恒定电压电路54和55。
同时,在本实施例中,例如,如图29中所示,在保持时段Th期间,由中间节点线驱动电路51对与未被选择的子像素11相对应的中间节点线MID施加多种(两种)电压。这样,电压Vpix具有如图26A和图26B中所示的波形。即,在保持时段Th期间,如图26A中所示,电压Vpix在保持时段Th的前半段期间向负方向改变,之后向正方向改变。以这种方式,在VH帧时段期间,保持时段Th在前半段中具有电压Vpix向负方向改变的时段Td,并且在后半段中具有电压Vpix向正方向改变的时段Tu。此外,在VL帧时段期间,如图26B中所示,电压Vpix在保持时段Th的前半段期间向负方向改变,之后向正方向改变。以这种方式,在VL帧时段期间,保持时段Th在前半段中具有电压Vpix向负方向改变的时段Td,并且在后半段中具有电压Vpix向正方向改变的时段Tu。因此,在本实施例中,通过调节中间节点线MID的电压Vy和Vz以及调节电压Vy和Vz的施加时段的长度,不论是在VH帧时段期间中还是在VL帧时段期间中,写入电压Vw的平均值(被施加于液晶元件16的电压的平均值)都可以在保持时段TH的前半段和后半段中被均衡。
换而言之,在本实施例中,子像素11被这样驱动使得每个帧时段中的保持时段Th都具有一个液晶元件16的电压下降的时段(Td)和电压上升的时段(Tu)。此外,多种(两种)电压被施加于多个中间节点线MID使得被施加于液晶元件16的电压的平均值在一种电压(V1)被施加的时段(Th1)和另一种电压(V2)被施加的时段(Th2)中被均衡。
这样,子像素11的亮度可以在时段Th1和时段Th2中被均衡。结果,可以减少闪烁。同时,在本实施例中,每个帧时段的长度不必比过去的长度短(即,不必增大帧频)。因此,即使不进行高速驱动,也可以减少闪烁。此外,当不执行高速驱动时,可以减少闪烁,并且还可以抑制功耗增加。此外,随着闪烁减少,背光20的亮度可以被增大为与之前一样。结果,可以在抑制闪烁的同时增大诸如对比度和亮度之类的图像质量。此外,在本实施例中,由于子像素11的结构和形状不受任何限制,所以可以防止开口率的减小以及制造过程中使用的掩膜数的增多。
这里,在本实施例中,不论保持时段Th期间中间节点线MID的电压类型是对于每一个帧时段是相同的还是在所有帧时段期间不相同,写入电压Vw的平均电压都可以在VH帧时段和VL帧时段的保持时段Th中被均衡。此外,即使保持时段Th期间中间节点线MID的电压数在所有帧时段期间都不同,写入电压Vw的平均电压也可以在VH帧时段和VL帧时段的保持时段Th中被均衡。
尽管以上已经描述了本发明的实施例,但是本发明不限于上述实施例,并且可以被不同地修改。例如,在上述实施例中,尽管保持时段Th期间要被施加于公共连接线COM和中间节点线MID的电压是DC电压,但是该电压可以是包含DC分量的AC电压。
本申请包含与2009年6月29日于日本专利局提交的日本在先专利申请JP 2009-154276中所公开的主题有关的主题,该申请的全部内容通过引用结合于此。
本领域技术人员应当理解,根据设计要求和其它因素可以进行各种修改、组合、子组合和更改,只要它们在所附权利要求及其等同物的范围内即可。
Claims (8)
1.一种液晶显示设备,包括:
像素阵列部件,所述像素阵列部件具有按行布置的多条扫描线、按列布置的多条信号线、与所述扫描线和所述信号线的交点相对应地以矩阵布置的多个像素电路、与所述交点相对应地以矩阵布置的多个液晶元件以及多条连接到针对每一行的多个液晶元件的公共连接线,其中,每个像素电路连接到与所述交点中相关的一个交点相对应的所述扫描线中相关的一条扫描线以及所述信号线中相关的一条信号线,每个液晶元件连接到与所述交点相对应的所述像素电路中相关的一个像素电路;以及
驱动电路部件,所述驱动电路部件具有扫描线驱动电路、信号线驱动电路和公共连接线驱动电路,所述扫描线驱动电路对所述多条扫描线顺次施加选择脉冲并且针对每一条扫描线顺次选择液晶元件,所述信号线驱动电路对每一条信号线施加与视频信号相对应的信号电压使得极性针对每个帧时段被反转,并且向所选择的液晶元件中写入,所述公共连接线驱动电路在其中向所选择的液晶元件的写入被执行的写入时段期间,将极性与所述信号线的极性相反的电压施加于与所选择的液晶元件相对应的公共连接线;其中
所述驱动电路部件驱动每一个像素电路使得每个帧时段中的保持时段具有一个液晶元件的电压下降的时段和液晶元件的电压上升的时段。
2.根据权利要求1所述的液晶显示设备,其中,所述公共连接线驱动电路在预定帧时段中的保持时段期间对所述多条公共连接线施加多种电压,使得每个帧时段中的保持时段具有一个液晶元件的电压下降的时段和液晶元件的电压上升的时段。
3.根据权利要求2所述的液晶显示设备,其中,所述多种电压中的一种电压是浮动电压。
4.根据权利要求2所述的液晶显示设备,其中,在所述预定帧时段的保持时段的开始处,所述公共连接线驱动电路对所述多条公共连接线施加与在所述写入时段期间被以AC方式施加于与所选择的液晶元件相对应的公共连接线的电压相等的电压。
5.根据权利要求2所述的液晶显示设备,其中,所述多种电压是包括DC分量的AC电压或DC电压。
6.根据权利要求2所述的液晶显示设备,其中,所述公共连接线驱动电路在所述预定帧时段中的保持时段期间对每希望单位的多条公共连接线施加同种电压。
7.根据权利要求2至6中任一项所述的液晶显示设备,其中,所述公共连接线驱动电路对所述多条公共连接线施加所述多种电压,使得要被施加于所述液晶元件的电压的平均值在一种电压被施加的时段中和另一种电压被施加的时段中相等。
8.一种液晶显示设备中的液晶显示设备驱动方法,所述液晶显示设备包括像素阵列部件,所述像素阵列部件具有按行布置的多条扫描线、按列布置的多条信号线、与所述扫描线和所述信号线的交点相对应地以矩阵布置的多个像素电路、与所述交点相对应地以矩阵布置的多个液晶元件以及多条连接到针对每一行的多个液晶元件的公共连接线,其中,每个像素电路连接到与所述交点中相关的一个交点相对应的所述扫描线中相关的一条扫描线以及所述信号线中相关的一条信号线,每个液晶元件连接到与所述交点相对应的所述像素电路中相关的一个像素电路,以及
驱动电路部件,所述驱动电路部件具有扫描线驱动电路、信号线驱动电路和公共连接线驱动电路,所述扫描线驱动电路对所述多条扫描线顺次施加选择脉冲并且针对每一个扫描线顺次选择液晶元件,所述信号线驱动电路对每一条信号线施加与视频信号相对应的信号电压使得极性针对每个帧时段被反转,并且向所选择的液晶元件中写入,所述公共连接线驱动电路在其中向所选择的液晶元件的写入被执行的写入时段期间,将极性与所述信号线的极性相反的电压施加于与所选择的液晶元件相对应的公共连接线;
所述方法包括以下步骤:通过使用所述驱动电路部件来驱动每个像素电路使得每个帧时段中的保持时段具有一个液晶元件的电压下降的时段和液晶元件的电压上升的时段。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-154276 | 2009-06-29 | ||
JP2009154276A JP2011008200A (ja) | 2009-06-29 | 2009-06-29 | 液晶表示装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101937658A CN101937658A (zh) | 2011-01-05 |
CN101937658B true CN101937658B (zh) | 2013-04-03 |
Family
ID=43380178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010212236.3A Expired - Fee Related CN101937658B (zh) | 2009-06-29 | 2010-06-22 | 液晶显示设备以及驱动液晶显示设备的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100328285A1 (zh) |
JP (1) | JP2011008200A (zh) |
CN (1) | CN101937658B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5801734B2 (ja) * | 2012-03-01 | 2015-10-28 | 株式会社ジャパンディスプレイ | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
JP2016009029A (ja) * | 2014-06-23 | 2016-01-18 | シャープ株式会社 | 表示駆動装置、表示装置、表示駆動方法 |
US10796651B2 (en) * | 2018-09-13 | 2020-10-06 | Chongqing Hkc Optoelectronics Technology Co., Ltd. | Driving method and device of display panel, and display device |
KR20210045805A (ko) | 2019-10-17 | 2021-04-27 | 엘지디스플레이 주식회사 | 저속 구동을 위한 영상 표시장치와 그 구동방법 |
KR20210085875A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 저속 구동 가능한 영상 표시장치와 그 구동방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1637835A (zh) * | 2003-12-30 | 2005-07-13 | Lg.菲利浦Lcd株式会社 | 用于驱动面内切换型液晶显示器件的公共电压的电路 |
CN101233556A (zh) * | 2005-08-01 | 2008-07-30 | 夏普株式会社 | 显示装置及其驱动电路与驱动方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6488495A (en) * | 1987-09-29 | 1989-04-03 | Matsushita Electric Ind Co Ltd | Driving of display device |
KR940009734A (ko) * | 1992-10-29 | 1994-05-24 | 카나이 쯔또무 | 매트릭스형 표시장치 및 그 구동방법 |
JP3042493B2 (ja) * | 1998-05-13 | 2000-05-15 | 日本電気株式会社 | 液晶表示装置およびその駆動方法 |
TW573290B (en) * | 2000-04-10 | 2004-01-21 | Sharp Kk | Driving method of image display apparatus, driving apparatus of image display apparatus, and image display apparatus |
JP4123711B2 (ja) * | 2000-07-24 | 2008-07-23 | セイコーエプソン株式会社 | 電気光学パネルの駆動方法、電気光学装置、および電子機器 |
JP3868826B2 (ja) * | 2002-02-25 | 2007-01-17 | シャープ株式会社 | 画像表示装置の駆動方法および画像表示装置の駆動装置 |
KR100895734B1 (ko) * | 2004-12-02 | 2009-04-30 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 액정 표시 장치 및 표시 제어 방법 |
WO2008096493A1 (ja) * | 2007-02-09 | 2008-08-14 | Sharp Kabushiki Kaisha | 表示装置ならびにその駆動回路および駆動方法 |
JP4382839B2 (ja) * | 2007-08-09 | 2009-12-16 | 統▲宝▼光電股▲分▼有限公司 | アクティブマトリクス型液晶表示装置の駆動方法 |
KR100938897B1 (ko) * | 2008-02-11 | 2010-01-27 | 삼성모바일디스플레이주식회사 | 액정표시장치 및 그 구동방법 |
GB2458957B (en) * | 2008-04-04 | 2010-11-24 | Sony Corp | Liquid crystal display module |
-
2009
- 2009-06-29 JP JP2009154276A patent/JP2011008200A/ja active Pending
-
2010
- 2010-06-09 US US12/797,076 patent/US20100328285A1/en not_active Abandoned
- 2010-06-22 CN CN201010212236.3A patent/CN101937658B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1637835A (zh) * | 2003-12-30 | 2005-07-13 | Lg.菲利浦Lcd株式会社 | 用于驱动面内切换型液晶显示器件的公共电压的电路 |
CN101233556A (zh) * | 2005-08-01 | 2008-07-30 | 夏普株式会社 | 显示装置及其驱动电路与驱动方法 |
Non-Patent Citations (2)
Title |
---|
JP特开2002-108309A 2002.04.10 |
JP特开平11-326946A 1999.11.26 |
Also Published As
Publication number | Publication date |
---|---|
CN101937658A (zh) | 2011-01-05 |
JP2011008200A (ja) | 2011-01-13 |
US20100328285A1 (en) | 2010-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110308599B (zh) | 一种阵列基板和显示面板 | |
CN105469765B (zh) | 多路复用型显示驱动电路 | |
US8723194B2 (en) | Array substrate and pixel unit of display panel | |
CN104090438B (zh) | 阵列基板、显示装置及其驱动方法 | |
CN101872594B (zh) | 液晶显示设备和驱动液晶显示设备的方法 | |
US20060061534A1 (en) | Liquid crystal display | |
US8089570B2 (en) | Liquid crystal display | |
CN111025710B (zh) | 显示面板和显示装置 | |
CN101221337A (zh) | 液晶显示装置阵列基板及驱动方法 | |
CN101950540B (zh) | 液晶显示装置 | |
CN105825830B (zh) | 液晶显示面板的驱动方法 | |
CN104280938A (zh) | 彩色显示面板及显示装置 | |
CN101937658B (zh) | 液晶显示设备以及驱动液晶显示设备的方法 | |
WO2019119813A1 (zh) | 显示面板的驱动方法、驱动装置及显示装置 | |
KR20080106640A (ko) | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 | |
KR20130057704A (ko) | 표시 장치 및 그 구동 방법 | |
CN103185975A (zh) | 液晶显示面板及驱动方法 | |
CN101556780B (zh) | 液晶显示器面板 | |
CN107195279A (zh) | 一种显示面板的驱动控制方法 | |
US20180157136A1 (en) | An array substrate for improving horizontal bright and dark lines, and liquid cystal display panel | |
WO2009148006A1 (ja) | 表示装置 | |
CN209657024U (zh) | 一种液晶显示面板以及液晶显示装置 | |
CN110082978B (zh) | 阵列基板及其驱动方法、显示装置 | |
CN106249496B (zh) | 像素单元、像素驱动电路及驱动方法 | |
KR20110107585A (ko) | 액정 표시장치 및 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: JAPAN DISPLAY WEST INC. Free format text: FORMER OWNER: NANKAI UNIVERSITY Effective date: 20130305 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20130305 Address after: Aichi Applicant after: Japan display West Co.,Ltd. Address before: Tokyo, Japan Applicant before: Sony Corp. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130403 Termination date: 20200622 |