CN110308599B - 一种阵列基板和显示面板 - Google Patents

Abstract

本发明实施例公开了一种阵列基板和显示面板，阵列基板包括：多条扫描线、多条数据线和多个子像素；相邻两行子像素之间设置有两条扫描线；以第2n列子像素和第2n+1列子像素为一单元组，每一单元组的两侧分别设置有一条数据线且相邻两个单元组之间设置有一条数据线；每个子像素与位于其两侧的数据线中的其中一条数据线电连接，同一列子像素中相邻两个子像素连接相同的数据线，同一行子像素中相邻两个子像素连接不同的数据线；对于一行子像素，位于第2m‑1条数据线两侧的两个子像素由同侧连接至与其相邻的一条扫描线，位于第2m条数据线两侧的两个子像素由同侧连接至另一条与其相邻的扫描线。本发明实施例，可以优化显示效果。

Description

一种阵列基板和显示面板

技术领域

本发明实施例涉及显示技术，尤其涉及一种阵列基板和显示面板。

背景技术

目前全面屏几乎占据了消费品市场中很大的比例，而市面上所说的全面屏实质意义上是屏占比非常高的显示屏，因此如何进一步提高全面屏的屏占比也成为了当前显示屏的一个热门开发方向。

现有液晶显示装置采用双栅Dual gate面板设计架构，扫描线加倍，减少了数据线，以此降低下边框的宽度，可以有效的提升手机显示屏的屏占比。同时数据线减少，可通过一列数据线控制与其电连接的子像素的极性，节省了功耗。然而采用Dual gate面板设计架构的液晶显示装置中存在竖纹，影响显示效果。

发明内容

本发明实施例提供一种阵列基板和显示面板，以提高显示效果。

本发明实施例提供了一种阵列基板，包括：多条沿行方向延伸的扫描线、多条沿列方向延伸的数据线和多个呈阵列排布的子像素，同一列所述子像素的发光颜色相同，同一行所述子像素中相邻两个所述子像素的发光颜色不同；

每行所述子像素的两侧分别设置有一条所述扫描线，且相邻两行所述子像素之间设置有两条所述扫描线；

以第2n列子像素和第2n+1列子像素为一单元组，每一所述单元组的两侧分别设置有一条所述数据线，且相邻两个所述单元组之间设置有一条所述数据线，其中，n为大于或等于1的正整数；

每个所述子像素与位于其两侧的所述数据线中的其中一条所述数据线电连接，同一列所述子像素中相邻两个所述子像素连接相同的所述数据线，同一行所述子像素中相邻两个所述子像素连接不同的所述数据线；

以第2m-1条数据线和第2m条数据线为一个数据线组，对于一行所述子像素，位于所述第2m-1条数据线两侧的两个所述子像素由同侧连接至与其相邻的一条所述扫描线，位于所述第2m条数据线两侧的两个所述子像素由同侧连接至另一条与其相邻的所述扫描线，其中，m为大于或等于1的正整数。

基于同一发明构思，本发明实施例还提供了一种显示面板，包括如上所述的阵列基板。

本发明实施例中，阵列基板是以双栅为基础的布线结构，减少了数据线的数量，如此可减小驱动数据线的多路选择器的占用面积，进而能够压缩阵列基板的扇区的高度，降低下边框的宽度，从而有效提升显示屏占比。另一方面，对于一行子像素，位于一条数据线两侧的两个子像素由同侧连接至与其相邻的一条扫描线，还可以由同侧连接至另一条与其相邻的扫描线，则每条数据线的两侧的两列子像素，其在列方向上可以实现亮暗亮暗交替显示，亮暗的差异被均匀打散分布在显示面板的整个显示区域内部，不会存在规律性的亮暗差异，进而可以优化显示效果，不会产生亮暗交替的竖纹，提高了显示效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种阵列基板的示意图；

图2是本发明实施例提供的一种阵列基板的示意图；

图3是本发明实施例提供的一种阵列基板的局部示意图；

图4是图3所示阵列基板的时序图；

图5是本发明实施例提供的一种阵列基板的示意图；

图6是本发明实施例提供的一种阵列基板的示意图；

图7是本发明实施例提供的一种阵列基板的示意图；

图8是本发明实施例提供的一种阵列基板的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考图1所示，为本发明实施例提供的一种阵列基板的示意图。该阵列基板包括：多条沿行方向延伸的扫描线10、多条沿列方向延伸的数据线20和多个呈阵列排布的子像素30，同一列子像素30的发光颜色相同，同一行子像素30中相邻两个子像素30的发光颜色不同；每行子像素30的两侧分别设置有一条扫描线10，且相邻两行子像素30之间设置有两条扫描线10；以第2n列子像素和第2n+1列子像素为一单元组31，每一单元组31的两侧分别设置有一条数据线20，且相邻两个单元组31之间设置有一条数据线20，其中，n为大于或等于1的正整数；每个子像素30与位于其两侧的数据线20中的其中一条数据线20电连接，同一列子像素30中相邻两个子像素30连接相同的数据线20，同一行子像素30中相邻两个子像素30连接不同的数据线20；以第2m-1条数据线和第2m条数据线为一个数据线组21，对于一行子像素30，位于第2m-1条数据线两侧的两个子像素30由同侧连接至与其相邻的一条扫描线10，位于第2m条数据线两侧的两个子像素30由同侧连接至另一条与其相邻的扫描线10，其中，m为大于或等于1的正整数。

本实施例中，阵列基板包括多条沿行方向延伸且沿列方向排布的扫描线10，扫描线10用于给对应一行子像素30提供扫描信号，以使数据线20上的数据信号能够写入该对应一行子像素30中。每行子像素30的两侧分别设置有一条扫描线10，且相邻两行子像素30之间设置有两条扫描线10。每个子像素30均和与其相邻的一条扫描线10电连接，其中，所述的子像素30与扫描线10相邻具体是指，该行子像素30和与其相邻的扫描线10之间可能会有其它部件(如晶体管等)，但是两者之间不会有其他扫描线10。可以理解，本实施例的阵列基板是将扫描线的数量加倍。

本实施例中，阵列基板还包括多个呈阵列排布的子像素30，同一列子像素30的发光颜色相同，同一行子像素30中相邻两个子像素30的发光颜色不同，一列子像素30与一条数据线30电连接，一行子像素30和与其相邻的两条扫描线10电连接。分别与扫描线10和数据线20电连接的子像素30实质是指子像素电路，根据阵列基板应用的面板类型不同，子像素结构也不同。可选阵列基板适用于液晶显示面板，在其他实施例中还可选阵列基板适用于有机发光显示面板，或者其他类型的显示面板。阵列基板适用于液晶显示面板时，子像素电路包括像素开关和与像素开关电连接的像素电极；或者，阵列基板适用于有机发光显示面板时，子像素电路包括初始化模块、数据写入模块和发光模块，该子像素电路与有机发光显示面板中发光器件电连接，用于给发光器件提供驱动信号。

可选一行子像素30的颜色排布顺序为R、G、B、R、G、B，或者，一行子像素30的颜色排布顺序为G、B、R、G、B、R，或者，一行子像素30的颜色排布顺序为B、R、G、B、R、G。可以理解，其他实施例中，还可选子像素还包含其他颜色，如还包括黄色子像素或白色子像素等，不限于此。

本实施例中，阵列基板还包括多条沿列方向延伸且沿行方向排布的数据线20，以第2n列子像素和第2n+1列子像素为一单元组31，每一单元组31的两侧分别设置有一条数据线20，且相邻两个单元组31之间设置有一条数据线20，其中，n为大于或等于1的正整数。从第2列子像素开始划分单元组31，第2列子像素和第3列子像素为一单元组31，每一单元组31的两侧分别设置有一条数据线20，第2列子像素和第3列子像素之间无数据线20；第4列子像素和第5列子像素为一单元组31，每一单元组31的两侧分别设置有一条数据线20，第4列子像素和第5列子像素之间无数据线20，而相邻两个单元组31之间设置有一条数据线20，因此第3列子像素和第4列子像素之间共用一条数据线20；依次类推，设置数据线20。可以理解，本实施例的阵列基板是将数据线的数量减少，因此可以减少驱动数据线的集成芯片的引脚输出端的数量，进而缩小集成芯片的尺寸，达到降低成本的目的。

本实施例中，每个子像素30与位于其两侧的数据线20中的其中一条数据线20电连接，其中，位于子像素30两侧的数据线20具体是指，该子像素30和位于其两侧的数据线20之间可能会有其它部件(如其他子像素或触控线等结构)，但是两者之间不会有其他数据线20。同一列子像素30中相邻两个子像素30连接相同的数据线20，即每一列子像素30中各子像素30分别连接同一条数据线20。同一行子像素30中相邻两个子像素30连接不同的数据线20。如此，一行子像素30的连接方式可以是，第1个子像素和与其唯一相邻的一条数据线D1电连接；第2个子像素与第1个子像素电连接的数据线20不同，则第2个子像素和位于其一侧的数据线D2电连接；第3个子像素与第2个子像素电连接的数据线20不同，且需与位于其两侧的数据线20中的其中一条数据线20电连接，则第3个子像素与数据线D1电连接；第4个子像素直接与位于其一侧的数据线D2电连接。以此类推，一行子像素30与相应的数据线20电连接。

本实施例中，以第2m-1条数据线和第2m条数据线为一个数据线组21，即在行方向上，排序为第1条数据线和第2条数据线为一个数据线组21，排序为第3条数据线和第4条数据线为一个数据线组21，依次类推，阵列基板的数据线20分为多个数据线组21。

本实施例中，对于一行子像素30，位于第2m-1条数据线两侧的两个子像素30由同侧连接至与其相邻的一条扫描线10，位于第2m条数据线两侧的两个子像素30由同侧连接至另一条与其相邻的扫描线10，其中，m为大于或等于1的正整数。在此所述的子像素30由同侧连接至与其相邻的扫描线10具体是指，子像素30和与其相邻的扫描线10之间可能会有其它部件(如晶体管等)，但是两者之间不会有其他扫描线10；以及，在列方向上子像素30包括相对设置的第一侧和第二侧，则多个子像素30由同侧连接至与其相邻扫描线10即是该多个子像素30均由其第一侧连接至与其相邻的同一条扫描线10上，或者，该多个子像素30均由其第二侧连接至与其相邻的同一条扫描线10上。

具体的，一行子像素30中一条数据线20两侧的两个子像素30可以均由第一侧连接至与其相邻的一条扫描线10，一条数据线20两侧的两个子像素30也可以均由第二侧连接至与其相邻的一条扫描线10。如此，对于一条数据线20两侧的两列子像素30中，可以有至少一行的各子像素30由第一侧连接至与其相邻的一条扫描线10，还可以有至少一行的各子像素30由第二侧连接至与其相邻的一条扫描线10。

如图1所示，以6行子像素为例，数据线D1两侧的两列子像素30，其中前三行的6个子像素30均由其下侧连接至与其相邻的一条扫描线10，后三行的6个子像素30均由其上侧连接至与其相邻的一条扫描线10。数据线D2两侧的两列子像素30，其中前三行的6个子像素30均由其上侧连接至与其相邻的一条扫描线10，后三行的6个子像素30均由其下侧连接至与其相邻的一条扫描线10。

如图2所示，以6行子像素为例，数据线D3两侧的两列子像素30，其中前三行的6个子像素30均由其上侧连接至与其相邻的一条扫描线10，后三行的6个子像素30均由其下侧连接至与其相邻的一条扫描线10。数据线D4两侧的两列子像素30，其中前三行的6个子像素30均由其下侧连接至与其相邻的一条扫描线10，后三行的6个子像素30均由其上侧连接至与其相邻的一条扫描线10。

可以理解，本实施例提供的阵列基板的布线结构包括但不限于图1和图2所示，任意一种符合本实施例阵列基板所限定的布线结构均落入本发明的保护范围。本实施例提供的阵列基板是以双栅为基础的布线结构，减少了数据线的数量，如此可减小驱动数据线的多路选择器的占用面积，进而能够压缩阵列基板的扇区(fanout，即设置多路选择器的区域)的高度，降低下边框(数据线对应的端子侧)的宽度，从而有效提升显示屏占比。

本实施例中，对于一行子像素30，连接同一条数据线20的两个子像素30不相邻且连接不同的扫描线10，如此能够避免由于该行子像素30中后开启的扫描线G2的下降沿对先开启的扫描线G1的耦合所造成的竖纹影响。沿列方向相邻的两个子像素30连接同一条数据线20，一列子像素30的颜色相同，则一条数据线20给相同颜色的一列子像素30提供数据信号，能够使得列方向上相邻两个子像素30被驱动时获得基本相同的数据电压信号。同一行子像素30中相邻两个子像素30连接不同的数据线20，则能够避免未充电子像素30的数据电位影响已充电子像素30的存储电容的电荷量，进而影响已充电子像素30的显示亮度。对于一条数据线20两侧的两个子像素30，沿行方向相邻的两个子像素30连接相同的扫描线10。沿行方向相邻的两个子像素30连接相同的扫描线10和不同的数据线，扫描线控制给该两个子像素30同时开始充电，此时该两个子像素30对应不同的数据线20，每条数据线20给相应的子像素30充电，降低了子像素30受其他数据线耦合的影响。显然，本实施例的阵列基板布线结构可提高显示均匀性。

图3是本发明实施例提供的阵列基板的局部布线结构示意图，图4是图3的驱动时序图。本实施例的阵列基板，至少包括两行子像素30和扫描线G1、G2、G3、G4，位于一行子像素30两侧的两条扫描线的驱动时间完全错开，一行子像素30对应的两条扫描线依次开启。如扫描线G1开启以驱动与其电连接的子像素30，扫描线G2顺序开启以驱动与其电连接的子像素30。

在实际制作中，由于制程工艺偏差，扫描线整体向上偏移，如扫描线G1、G2、G3、G4实际制程中分别偏移为G1'、G2'、G3'、G4'。如此造成一行子像素30的下侧(沿列方向的相对上下两侧)和与其相邻的扫描线的距离小于该行子像素30的上侧和与其相邻的扫描线的距离。扫描线驱动子像素时，会与子像素中的存储电容发生耦合而产生耦合电容，扫描线整体偏移后，会造成相邻两列子像素30受扫描线的耦合影响不同。

具体的，子像素在扫描线的高电平脉冲阶段充电(标记为T)。对于同一条数据线D2连接的两个子像素1和2，子像素1在G1'的下降沿完成充电后，受G1'下降沿、G2'上升沿和G2'下降沿的三次耦合，其耦合电容分别为c11、c12、c13，其中，G2'上升沿和G2'下降沿的耦合相互抵消，因此子像素1的耦合量只由G1'下降沿决定，即子像素1在G1'的下降沿完成充电后受到的耦合量为c11。子像素2在G2'的下降沿完成充电后，受G2'下降沿的一次耦合，其耦合量为c21。

扫描线与子像素之间的耦合量的变化影响子像素的公共电压Vcom和显示电极的电压差ΔVp，

其中，Cgs为扫描线与子像素的存储电容Cst之间的耦合电容，Clc为液晶电容，ΔVg是栅极扫描线电压。

理论上即扫描线不偏移时，c11＝c21，所以子像素1和子像素2的耦合量完全相等即Cgs相等，依次类推，子像素3和4的耦合量完全相等，依次类推，每条数据线两侧的两个子像素的耦合量完全相等。理论上，子像素1和子像素2的Cgs、Cst、Clc和ΔVg均一致，因此子像素1和子像素2的ΔVp相等，则子像素1和子像素2的Vcom相等。不同子像素的Vcom不同会导致其存在亮暗差异，由此可知在理论上集成有阵列基板的显示面板显示均匀，不会存在亮暗差异造成的竖纹问题。

然而，实际制程导致扫描线整体向上偏移，则c11大于c21，所以子像素1和子像素2的耦合量不相等即Cgs不相等，依次类推，子像素3和4的耦合量不相等，依次类推，每条数据线两侧的两个子像素的耦合量不相等。子像素1的Cgs即c11大于子像素2的Cgs即c21，在子像素1和子像素2的Cst、Clc和ΔVg均一致的情况下，子像素1的ΔVp大于子像素2的ΔVp，则子像素1的Vcom大于子像素2的Vcom，如此导致子像素1的亮度高于子像素2的亮度。依次类推，子像素3的亮度高于子像素4的亮度，显然，在实际制程中集成有阵列基板的显示面板，其一行子像素中存在亮暗不均匀，若每行子像素的布线方式一致，则容易产生亮暗交替的竖纹。

本实施例中，对于一行子像素30，位于一条数据线20两侧的两个子像素30由同侧连接至与其相邻的一条扫描线10，每行子像素30的布线方式不限定为完全一致。参考图1所示，阵列基板在布线时，以数据线D1为例，数据线D1两侧的两列子像素30，前三行的6个子像素30均由其下侧连接至与其相邻的一条扫描线10，存在发暗的效果，后三行的6个子像素30均由其上侧连接至与其相邻的一条扫描线10，存在较亮的显示效果，一列子像素的显示效果中亮暗亮暗交替。依次类推，每条数据线的两侧的两列子像素，其在列方向上均是亮暗亮暗交替显示，亮暗的差异被均匀打散分布在显示面板的整个显示区域内部，不会存在规律性的亮暗差异，进而可以优化显示效果，不会产生亮暗交替的竖纹，提高了显示效果。

本实施例中，阵列基板是以双栅为基础的布线结构，减少了数据线的数量，如此可减小驱动数据线的多路选择器的占用面积，进而能够压缩阵列基板的扇区(fanout，即设置多路选择器的区域)的高度，降低下边框(数据线对应的端子侧)的宽度，从而有效提升显示屏占比。另一方面，对于一行子像素，位于一条数据线两侧的两个子像素由同侧连接至与其相邻的一条扫描线，还可以由同侧连接至另一条与其相邻的扫描线，因此布线方式不限定为一致，因此每条数据线的两侧的两列子像素，其在列方向上可以实现亮暗亮暗交替显示，亮暗的差异被均匀打散分布在显示面板的整个显示区域内部，不会存在规律性的亮暗差异，进而可以优化显示效果，不会产生亮暗交替的竖纹，提高了显示效果。

示例性的，在上述技术方案的基础上，可选以k行子像素为一子像素行组，k为大于或等于1的正整数，子像素在列方向上包括相对的第一侧和第二侧；对于位于一条数据线两侧的两列子像素，位于一个子像素行组的各子像素分别由第一侧连接至与其相邻的扫描线，位于下一个子像素行组的各子像素分别由第二侧连接至与其相邻的扫描线。

参考图1所示，以k＝3为例进行扫描线的布线，其中，3行子像素30构成的子像素行组32。在此子像素30在列方向上包括相对的第一侧和第二侧，可定义第一侧为子像素30的上侧，第二侧为子像素30的下侧，在此上侧是指子像素30的面向与其相邻的奇数行扫描线10的一侧，下侧是指子像素30的面向与其相邻的偶数行扫描线10的一侧。第一个子像素航组32中，位于数据线D1两侧的两列子像素30均由下侧连接至与其相邻的扫描线10，该6个子像素30在实际显示中可能会偏暗；第二个子像素航组32中，位于数据线D1两侧的两列子像素30均由上侧连接至与其相邻的扫描线10，该6个子像素30在实际显示中可能会偏亮；依次类推进行布线。显然，位于数据线D1两侧的两列子像素30在列方向上亮暗交替。

第一个子像素航组32中，位于数据线D2两侧的两列子像素30均由上侧连接至与其相邻的扫描线10，该6个子像素30在实际显示中可能会偏亮；第二个子像素航组32中，位于数据线D2两侧的两列子像素30均由下侧连接至与其相邻的扫描线10，该6个子像素30在实际显示中可能会偏暗；依次类推进行布线。显然，位于数据线D2两侧的两列子像素30在列方向上亮暗交替。

以此类推。位于每条数据线两侧的两列子像素在列方向上均亮暗交替，因此集成有如上所述阵列基板的显示面板中不会产生亮暗交替的竖纹。

可以理解，k不限于等于3。例如，参考图5所示，可选k＝2。在其他实施例中，还可选子像素行组中包括的子像素行数为非定值，例如，第一个子像素行组中包括相邻的4行子像素，第二个子像素行组中包括相邻的2行子像素，第三个子像素行组中包括1行子像素。

需要说明的是，一个子像素行组中，位于一条数据线两侧的两列子像素通过第一侧连接至与其相邻的扫描线，其在显示时整体偏暗，位于相邻一条数据线两侧的两列子像素通过第二侧连接至与其相邻的扫描线，其在显示时整体偏亮，则相邻两条数据线所对应的四列子像素之间存在亮暗交替。若一个子像素行组中包括的子像素行数过多，则相邻两条数据线所对应的四列子像素之间存在亮暗交替可能形成短竖纹。因此子像素行组中子像素行的数量k限定有最大值，其遵循的原则是，以人眼可见的显示面板的最小竖纹为基准，该最小竖纹在显示面板中对应可覆盖的子像素行数即为k的最大值，k小于该最大值则不会出现短竖纹，k大于或等于该最大值则可能产生人眼可见的短竖纹。

示例性的，在上述技术方案的基础上，如图6所示可选对于一列子像素30，位于奇数行的各子像素30分别连接其同一侧的扫描线10，位于偶数行的各子像素30分别连接其另一侧的扫描线10。本实施例中，一列子像素30中，位于奇数行的各子像素30均由同侧连接至与其相邻的扫描线10，位于偶数行的各子像素30均由同侧连接至另一条与其相邻的扫描线10。参考图6所示，可选一列子像素30中，位于奇数行的各子像素30均由下侧连接至与其相邻的扫描线10，位于偶数行的各子像素30均由上侧连接至另一条与其相邻的扫描线10。

例如，位于数据线D1两侧的两列子像素30，其中第一行的2个子像素30偏暗，第2行的2个子像素30偏亮，第3行的2个子像素30偏暗，第4行的2个子像素30偏亮，以此类推。显然对于位于一条数据线20两侧的两列子像素30，该两列子像素30在列方向上以奇偶行变化亮暗，亮暗的差异被进一步均匀打散分布在显示面板的整个显示区域内部，不存在规律性的亮暗差异，进而可以优化显示效果，不会产生亮暗交替的竖纹，进一步提高了显示效果。

示例性的，在上述技术方案的基础上，在同一帧画面下，相邻两列子像素的极性不同；在同一帧画面下，相邻两条数据线施加的极性不同。本实施例中，在同一帧画面下，相邻两列子像素连接相邻的不同数据线，因此，该相邻两列子像素的极性存在差异。本实施例中，采用列翻转的驱动方式进行驱动，即在显示同一帧画面时，相邻两条数据线上的电荷极性相反，在显示同一帧画面时，打开每一行子像素时，一条数据线上的电荷极性不会反转。因此功耗较小。可以理解，在其他实施例中，该阵列基板还适用于点翻转、行翻转、帧翻转等驱动方式，相关从业人员可根据产品所需合理选择相应的驱动方式，在本发明中不进行具体限定。

示例性的，在上述技术方案的基础上，如图7所示阵列基板还包括：多条沿列方向排布的触控线40；触控线40位于相邻两列子像素30之间，其中一列子像素30与一个数据线组21的一条数据线20相邻设置，剩余一列子像素30与相邻的一个数据线组21的一条数据线20相邻设置。本实施例中，相邻两条数据线20构成了一个数据线组21，位于两个数据线组21之间的两列子像素30之间没有数据线20，则可将触控线40设置在该两列子像素30之间，触控线40不占用数据线20的设置区域，相应的也不会影响子像素的开口率。触控线40与触控电极电连接，触控电极可检测到触控信号以使显示面板实现触控功能。需要说明的是，显示面板中触控线40的数量少于数据线20，在位于两个数据线组21之间的两列子像素30之间设置触控线40的基础上，相关从业人员可合理设置触控线40。

在其他实施例中，一条数据线的两侧设置有两列子像素，相邻两条数据线之间设置有两列子像素，该两列子像素构成了一个单元组，还可选在单元组的两列子像素之间设置触控线。

可选的，触控线40与数据线30同层设置。则在制作数据线30时，同层制作触控线，如此可在不增加工艺步骤的基础上设置触控线，同时不会增加显示面板的厚度。具体的，形成数据线所属数据线膜层再采用图案化形成触控线和数据线。在其他实施例中还可选触控线与数据线不同层设置，数据线和触控线层叠绝缘设置。

示例性的，在上述技术方案的基础上，参考图8所示可选对于一行子像素30，以位于一条数据线20两侧的两个子像素30为一个子像素单元33，子像素单元33的两个子像素30连接其同一侧的扫描线10，相邻子像素单元33的两个子像素30连接不同侧的扫描线10。

本实施例中，以第一行子像素为例，可选第1个子像素单元33的两个子像素30由同侧连接至与其相邻的一条扫描线G2，其亮度偏暗；第2个子像素单元33的两个子像素30由同侧连接至与其相邻的另一条扫描线G1，其亮度偏亮；第3个子像素单元33的两个子像素30由同侧连接至与其相邻的一条扫描线G2，其亮度偏暗；第4个子像素单元33的两个子像素30由同侧连接至与其相邻的另一条扫描线G1，其亮度偏亮；依次类推。

第二行子像素中，可选第1个子像素单元33的两个子像素30由同侧连接至与其相邻的一条扫描线G3，其亮度偏亮；第2个子像素单元33的两个子像素30由同侧连接至与其相邻的另一条扫描线G4，其亮度偏暗；第3个子像素单元33的两个子像素30由同侧连接至与其相邻的一条扫描线G3，其亮度偏亮；第4个子像素单元33的两个子像素30由同侧连接至与其相邻的另一条扫描线G4，其亮度偏暗；依次类推。

本实施例中，对于一行子像素30，在行方向上均是亮暗亮暗交替显示，亮暗的差异被均匀打散分布在显示面板的整个显示区域内部，相邻行子像素之间不会存在规律性的亮暗差异，进而可以优化显示效果，不会产生亮暗交替的横纹，提高了显示效果。

基于同一发明构思，本发明实施例还提供了一种显示面板，该显示面板包括如上任意实施例所述的阵列基板。可选该显示面板为液晶显示面板，尤其可选该显示面板为集成有触控功能的液晶显示面板。

本实施例提供的显示面板，阵列基板可选为以a-Si为衬底的双栅Dual gate结构，减少了数据线的数量，实现了全面屏设计。阵列基板采用如上任意实施例所述的布线结构，通过设计子像素中像素开关的排列朝向，改变不同行组的像素开关TFT的朝向，降低扫描线偏移造成的扫描线和存储电容之间的耦合效应差异，使得亮暗的差异均匀打散分布在显示区域内部，不会存在规律性的亮暗差异，以此优化显示效果，提升显示面板的显示画面质量。再搭配列翻转驱动，还可以起到降低功耗，提升产品性能的效果。

可以理解，本实施例中阵列基板的布线可以有较多的设计方案，从业人员可以根据实际效果灵活调整，以提升显示效果，避免亮暗交替的竖纹。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种阵列基板，其特征在于，包括：多条沿行方向延伸的扫描线、多条沿列方向延伸的数据线和多个呈阵列排布的子像素，同一列所述子像素的发光颜色相同，同一行所述子像素中相邻两个所述子像素的发光颜色不同；

每行所述子像素的两侧分别设置有一条所述扫描线，且相邻两行所述子像素之间设置有两条所述扫描线；

以第2n列子像素和第2n+1列子像素为一单元组，每一所述单元组的两侧分别设置有一条所述数据线，且相邻两个所述单元组之间设置有一条所述数据线，其中，n为大于或等于1的正整数；

每个所述子像素与位于其两侧的所述数据线中的其中一条所述数据线电连接，同一列所述子像素中相邻两个所述子像素连接相同的所述数据线，同一行所述子像素中相邻两个所述子像素连接不同的所述数据线；

以第2m-1条数据线和第2m条数据线为一个数据线组，对于一行所述子像素，位于所述第2m-1条数据线两侧的两个所述子像素由同侧连接至与其相邻的一条所述扫描线，位于所述第2m条数据线两侧的两个所述子像素由同侧连接至另一条与其相邻的所述扫描线，其中，m为大于或等于1的正整数；

以k行子像素为一子像素行组，k为大于或等于2的正整数，所述子像素在所述列方向上包括相对的第一侧和第二侧；

对于位于一条所述数据线两侧的两列所述子像素，位于一个所述子像素行组的各所述子像素分别由第一侧连接至与其相邻的所述扫描线，位于下一个所述子像素行组的各所述子像素分别由第二侧连接至与其相邻的所述扫描线。

2.根据权利要求1所述的阵列基板，其特征在于，在同一帧画面下，相邻两列所述子像素的极性不同；

在同一帧画面下，相邻两条所述数据线施加的极性不同。

3.根据权利要求1所述的阵列基板，其特征在于，还包括：多条沿所述列方向排布的触控线；

所述触控线位于相邻两列所述子像素之间，其中一列所述子像素与一个所述数据线组的一条所述数据线相邻设置，剩余一列所述子像素与相邻的一个所述数据线组的一条所述数据线相邻设置。

4.根据权利要求3所述的阵列基板，其特征在于，所述触控线与所述数据线同层设置。

5.根据权利要求3所述的阵列基板，其特征在于，所述触控线与所述数据线不同层设置。

6.根据权利要求1所述的阵列基板，其特征在于，对于一行所述子像素，以位于一条所述数据线两侧的两个所述子像素为一个子像素单元，所述子像素单元的两个所述子像素连接其同一侧的所述扫描线，相邻所述子像素单元的两个所述子像素连接不同侧的所述扫描线。

7.根据权利要求1所述的阵列基板，其特征在于，

一行所述子像素的颜色排布顺序为R、G、B、R、G、B，或者，一行所述子像素的颜色排布顺序为G、B、R、G、B、R，或者，一行所述子像素的颜色排布顺序为B、R、G、B、R、G。

8.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的阵列基板。

Images