CN111477138A - 一种省功耗的显示屏架构及驱动方法 - Google Patents

Abstract

本发明公开了一种省功耗的显示屏架构，包括：多个像素单元和两条Demux线，每个像素单元包含多个子像素、多条栅极线、十二条数据线、六条源极线。像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十二列子像素对，每列子像素对包含两列子像素。每列子像素对中间设置有一条数据线，每条数据线连接有一个TFT开关，共十二个TFT开关，所有的TFT开关分为两组。每一行子像素包含上下两条栅极线。上述技术方案将大幅地减少了源极线的数量,减小了Y轴的长度，此时也节约了制作成本，同时降低了显示时的功耗，提升显示屏的显示品质。

Description

一种省功耗的显示屏架构及驱动方法

技术领域

本发明涉及显示屏领域，尤其涉及一种省功耗的显示屏架构及驱动方法。

背景技术

窄边框、全面屏的显示屏设计已成为主流，随着显示屏的广泛普及，从屏占比角度来看，2007年的初代iPhone屏占比仅为50％左右，后续几年内，手机屏占比在持续提升，但提升幅度不大。现有的显示屏，驱动单元的Y轴长度是影响全面屏或者窄边框屏的一个重要因素。现有的显示屏是IC的一条源极线(Source Line)对应面内一条数据线(Data Line)，显示屏一条Data Line控制一种子像素，导致源极线数量过多，使得驱动单元的Y轴得不到减小，使显示屏功耗增加，同时又增加了驱动单元的制作成本。

发明内容

为此，需要提供一种省功耗的显示屏架构及驱动方法，解决屏占比小的问题，同时降低显示屏能耗。

为实现上述目的，发明人提供了一种省功耗的显示屏架构，包括：多个像素单元和两条Demux线，每个像素单元包含多个子像素、多条栅极线、十二条数据线、六条源极线；

像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十二列子像素对，每列子像素对包含两列子像素，每一行子像素包含上下两条栅极线；

每列子像素对中间设置有一条数据线，每条数据线连接有一个TFT开关，共十二TFT开关，TFT开关的输出端与数据线连接；所有的TFT开关分为两组，按照列顺序，处在一至六位置划分为一组，处在七至十二位置划分为另一组；

一条的Demux线与每个像素单元的一组的TFT开关的栅极连接，另一条的Demux线与每个像素单元的另一组的TFT开关栅极连接；每一组的六个TFT开关的输入端分别与六条源极线一一连接；

每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。

进一步地，一条数据线连接所在子像素对中的一个子像素，还连接另一子像素对中的一个子像素。

进一步地，一条数据线连接所在子像素对中的两个子像素。

进一步地还包括：驱动单元，所述驱动单元与多条所述源极线相连。

进一步地，多个子像素以R、G、B的方式依次阵列排布。

发明人还提供了一种省功耗的显示屏架构的驱动方法，应用于上述事实例任意一项所述一种省功耗的显示屏架构，其特征在于，包括如下步骤：

开启一行子像素的一条栅极线；

在一条栅极线打开期间，依次开启两条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于一至六位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于七至十二位置的数据线连接的子像素中；

开启一行子像素的另一条栅极线，

在另一条栅极线打开期间，依次开启两条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于一至六位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于七至十二位置的数据线连接的子像素中；

循环上述步骤驱动每一行的子像素。

区别于现有技术，上述技术方案将大幅地减少了源极线的数量,减小了Y轴的长度，而且此时也极大程度节约了制作成本，同时降低了显示时的功耗，降低画面温度，提升显示屏的显示品质，本技术方案可用于全面屏或者追求极致窄边框的显示屏设计。

附图说明

图1为实施例一结构图；

图2为实施例二结构图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1至2，在本实施例中发明人提供了一种省功耗的显示屏架构包括：多个像素单元和两条Demux线(SW1、SW2)，每个像素单元包含多个子像素、多条栅极线(G1、G2、G3、G4……)、十二条数据线(D1、D2、D3、D4、D5、D6、D7、D8、D9、D10、D11、D12)、六条源极线(S1、S2、S3、S4、S5、S6)。像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十二列子像素对，每列子像素对包含两列子像素，每一行子像素包含上下两条栅极线。每列子像素对中间设置有一条数据线，每条数据线连接有一个TFT开关，共十二TFT开关，TFT开关的输出端与数据线连接。一条的Demux线与每个像素单元的一组的TFT开关的栅极连接，另一条的Demux线与每个像素单元的另一组的TFT开关栅极连接；每一组的六个TFT开关的输入端分别与六条源极线一一连接。每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。同时，一条数据线连接所在子像素对中的一个子像素，还连接另一子像素对中的一个子像素。一条数据线连接所在子像素对中的两个子像素。

当然，在某些实施例中，像素驱动方法如下：

开启一行子像素的一条栅极线；

在一条栅极线打开期间，依次开启两条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于一至六位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于七至十二位置的数据线连接的子像素中；

开启一行子像素的另一条栅极线，

在另一条栅极线打开期间，依次开启两条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于一至六位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于七至十二位置的数据线连接的子像素中；

循环上述步骤驱动每一行的子像素。

具体的，请参阅图1至2，所有的TFT开关分为两组，按照列顺序，处在第一至六列位置划分为一组，处在第七至十二列位置划分为另一组。

请参阅图1，在实施例一，在显示屏面内将会有多个像素单元多次出现，根据显示屏分辨率不同，可选择像素单元的个数。此序列单元配合S1～S6以及SW1和SW2完成显示屏传递子像素资料的动作及显示。D1～D12是显示屏面内的Data Line，S1～S6是IC出来的Source Line，SW1和SW2上设有TFT开关,控制资料是否传递到显示屏面内。S1通过TFT开关、SW1与面内的D1连接，通过TFT开关、SW2与面内的D7连接；S2通过TFT开关、SW1与面内的D2连接，通过TFT开关、SW2与面内的D8连接；S3通过TFT开关、SW1与面内的D3连接，通过TFT开关、SW2与面内的D9连接；S4通过TFT开关、SW1与面内的D4连接，通过TFT开关、SW2与面内的D10连接；S5通过TFT开关、SW1与面内的D5连接，通过TFT开关、SW2与面内的D11连接；S6通过TFT开关、SW1与面内的D6连接，通过TFT开关、SW2与面内的D12连接；

实施例一中，以S1上的子像素为例，数据传输过程：当G1打开，SW1打开时，S1将R子像素①传输给面内的D1，SW1关闭，SW2打开时，S1将R子像素②传输给面内的D7；当G2打开，SW1打开时，S1将B子像素③传输给面内的D1，SW1关闭，SW2打开时，S1将B子像素④传输给面内的D7；S2～S6的Data传输与S1传输的原理一样，只是传输的数据不同而已。实施例一同样的总的Source Line减少，IC的Y轴变小,制程成本比普通的IC低，同时显示屏的下边框也变小。

在实施例一中，S1传输数据以R/R/B/B的子像素资料传输，S2是以G/G/R/R的子像素资料传输，S3是以G/G/R/R的子像素资料传输，S4是以B/B/G/G的子像素资料传输，S5是以B/B/G/G的子像素资料传输，S6是以R/R/B/B的子像素资料传输。当显示屏显示纯色画面时，比如红色画面(也可以是其他画面)，由于传输R子像素的Source Line是以2个R子像素前后相邻传输，则当显示屏为红色画面时，Source Line上的电压高低翻转的频率降低了。根据功耗的公式P＝1/2*f*C*U2，f为电压变化频率，当Source Line的电压变化频率降低时，功耗P也会降低。

请参阅图2，在实施例二中，为一个像素单元，其中最左和最右为ColumnInversion的显示，其余部分为Dot的显示效果，此像素单元会在显示屏中重复出现多次，根据显示屏的分辨率不同，出现的次数也会不同。D1～D12是显示屏面内的Data Line，S1～S6是IC出来的Source Line，SW1和SW2是TFT开关,控制资料是否传递到显示屏面内。S1通过TFT开关、SW1与面内的D1连接，通过TFT开关、SW2与面内的D7连接；S2通过TFT开关、SW1与面内的D2连接，通过TFT开关、SW2与面内的D8连接；S3通过TFT开关、SW1与面内的D3连接，通过TFT开关、SW2与面内的D9连接；S4通过TFT开关、SW1与面内的D4连接，通过TFT开关、SW2与面内的D10连接；S5通过TFT开关、SW1与面内的D5连接，通过TFT开关、SW2与面内的D11连接；S6通过TFT开关、SW1与面内的D6连接，通过TFT开关、SW2与面内的D12连接；

实施例二中，以S1上的子像素为例，介绍本专利实施例二的Data传输过程：当G1打开，SW1打开时，S1将R子像素①传输给面内的D1，SW1关闭，SW2打开时，S1将R子像素②传输给面内的D7；当G2打开，SW1打开时，S1将B子像素③传输给面内的D1，SW1关闭，SW2打开时，S1将B子像素④传输给面内的D7；当G3打开，SW1打开时，S1将G子像素⑤传输给面内的D1，SW1关闭，SW2打开时，S1将G子像素⑥传输给面内的D7；当G4打开，SW1打开时，S1将R子像素⑦传输给面内的D1，SW1关闭，SW2打开时，S1将B子像素⑧传输给面内的D7；S2～S6的数据传输与S1传输的原理一样，只是传输的数据不同而已。实施例二同样的总的Source Line比普通显示屏少了4倍，IC的Y轴变小,制程成本比普通的IC低，同时显示屏的下边框也变小。由图2可知实施例二的Source Line是Column Inversion驱动,但经过特殊的子像素排列后，可使显示屏显示出Dot的显示。一般Dot驱动才会有Dot的显示，虽然这样的显示效果好，但是由于Dot驱动时，Source Line上的电压在一帧内正负翻转频率很高，从而造成显示屏的功耗也很高。采用Column Inversion的驱动方式，则可以降低Source Line上的电压在一帧内正负翻转的频率，从而降低功耗，但又不影响显示效果。

综上所述，实施例一至实施例二都可以省IC的Source Line，缩小IC的Y轴，降低IC的制程成本，缩小显示屏的下边框。另，实施例一还可以节省纯色画面的功耗，延长显示屏的使用寿命(功耗高会带来热效应，热效应会使显示屏的元器件及IC的元器件老化)。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (6)

1.一种省功耗的显示屏架构，其特征在于，包括：多个像素单元和两条Demux线，每个像素单元包含多个子像素、多条栅极线、十二条数据线、六条源极线；

像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十二列子像素对，每列子像素对包含两列子像素，每一行子像素包含上下两条栅极线；

每列子像素对中间设置有一条数据线，每条数据线连接有一个TFT开关，共十二TFT开关，TFT开关的输出端与数据线连接；所有的TFT开关分为两组，按照列顺序，处在一至六位置划分为一组，处在七至十二位置划分为另一组；

一条的Demux线与每个像素单元的一组的TFT开关的栅极连接，另一条的Demux线与每个像素单元的另一组的TFT开关栅极连接；每一组的六个TFT开关的输入端分别与六条源极线一一连接；

每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。

2.根据权利要求1所述一种省功耗的显示屏架构，其特征在于，一条数据线连接所在子像素对中的一个子像素，还连接另一子像素对中的一个子像素。

3.根据权利要求2所述一种省功耗的显示屏架构，其特征在于，一条数据线连接所在子像素对中的两个子像素。

4.根据权利要求1所述一种省功耗的显示屏架构，其特征在于，还包括：驱动单元，所述驱动单元与多条所述源极线相连。

5.根据权利要求1所述一种省功耗的显示屏架构，其特征在于，多个子像素以R、G、B的方式依次阵列排布。

6.一种省功耗的显示屏架构的驱动方法，应用于权利与要求1到5任意一项所述一种省功耗的显示屏架构，其特征在于，包括如下步骤：

开启一行子像素的一条栅极线；

在一条栅极线打开期间，依次开启两条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于一至六位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于七至十二位置的数据线连接的子像素中；

开启一行子像素的另一条栅极线，

在另一条栅极线打开期间，依次开启两条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于一至六位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于七至十二位置的数据线连接的子像素中；

循环上述步骤驱动每一行的子像素。

Images