CN111477143A - 一种特殊的全面屏架构及驱动方法 - Google Patents

Abstract

本发明公开了一种特殊的全面屏架构，包括：多个像素单元和三条Demux线，每个像素单元包含多个子像素、多条栅极线、十八条数据线、六条源极线。像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十八列子像素对，每列子像素对包含两列子像素。每列子像素对中间设置有一条数据线，每条数据线连接有一个TFT开关，共十八个TFT开关，所有的TFT开关分为三组。每一行子像素包含上下两条栅极线。上述技术方案将大幅地减少了源极线的数量,减小了Y轴的长度，此时也节约了制作成本，同时降低了显示时的功耗，提升显示屏的显示品质。

Description

一种特殊的全面屏架构及驱动方法

技术领域

本发明涉及显示屏领域，尤其涉及一种特殊的全面屏架构及驱动方法。

背景技术

窄边框、全面屏的显示屏设计已成为主流，随着显示屏的广泛普及，从屏占比角度来看，2007年的初代iPhone屏占比仅为50％左右，后续几年内，手机屏占比在持续提升，但提升幅度不大。现有的显示屏，驱动单元的Y轴长度是影响全面屏或者窄边框屏的一个重要因素。现有的显示屏是IC的一条源极线(源极线)对应面内一条数据线(数据线)，显示屏一条数据线控制一种子像素，导致源极线数量过多，使得驱动单元的Y轴得不到减小，使显示屏功耗增加，同时又增加了驱动单元的制作成本。

发明内容

为此，需要提供一种特殊的全面屏架构及驱动方法，解决屏占比小的问题，同时降低显示屏能耗。

为实现上述目的，发明人提供了一种特殊的全面屏架构，包括：多个像素单元和三条Demux线，每个像素单元包含多个子像素、多条栅极线、十八条数据线、六条源极线；

像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十八列子像素对，每列子像素对包含两列子像素，每一行子像素包含上下两条栅极线；

每列子像素对中间设置有一条数据线，每条数据线连接有一个TFT开关，共十八TFT开关，TFT开关的输出端与数据线连接；所有的TFT开关分为三组，按照列顺序，处在第一、二、五、六、九、十列位置划分为一组，处在第三、四、十一、十二、十三、十四列位置划分为另一组，处在第七、八、十五、十六、十七、十八列位置划分为另一组；

一条的Demux线与每个像素单元的一组的TFT开关的栅极连接，另一条的Demux线与每个像素单元的另一组的TFT开关栅极连接；每一组的六个TFT开关的输入端分别与六条源极线一一连接；

每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。

进一步地，一条数据线连接所在子像素对中的一个子像素，还连接另一子像素对中的一个子像素。

进一步地，一条数据线连接所在子像素对中的两个子像素。

进一步地，还包括：驱动单元，所述驱动单元与多条所述源极线相连。

进一步地，多个子像素以R、G、B的方式依次阵列排布。

发明人还提供了一种特殊的全面屏架构的驱动方法，应用于上述实施例任意一项所述一种特殊的全面屏架构，其特征在于，包括如下步骤：

开启一行子像素的一条栅极线；

在一条栅极线打开期间，依次开启三条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第一、二、五、六、九、十列位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第三、四、十一、十二、十三、十四列位置的数据线连接的子像素中，在第三条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第七、八、十五、十六、十七、十八列位置的数据线连接的子像素中；

开启一行子像素的另一条栅极线，

在另一条栅极线打开期间，依次开启三条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第一、二、五、六、九、十列位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第三、四、十一、十二、十三、十四列位置的数据线连接的子像素中，在第三条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第七、八、十五、十六、十七、十八列位置的数据线连接的子像素中；

循环上述步骤驱动每一行的子像素。

区别于现有技术，上述技术方案将大幅地减少了源极线的数量,减小了Y轴的长度，而且此时也极大程度节约了制作成本，同时降低了显示时的功耗，降低画面温度，提升显示屏的显示品质，本技术方案可用于全面屏或者追求极致窄边框的显示屏设计。

附图说明

图1为具体实施例一像素单元结构图；

图2为具体实施例一S1时序图；

图3为具体实施例一S2时序图；

图4为具体实施例一S3时序图；

图5为具体实施例一S4时序图；

图6为具体实施例一S5时序图；

图7为具体实施例一S6时序图；

图8为具体实施例二像素单元结构图；

图9为具体实施例二S1时序图；

图10为具体实施例二S2时序图；

图11为具体实施例二S3时序图；

图12为具体实施例二S4时序图；

图13为具体实施例二S5时序图；

图14为具体实施例二S6时序图；

图15为具体实施例三像素单元结构图；

图16为具体实施例三S1时序图；

图17为具体实施例三S2时序图；

图18为具体实施例三S3时序图；

图19为具体实施例三S4时序图；

图20为具体实施例三S5时序图；

图21为具体实施例三S6时序图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1至21，提供了一种特殊的全面屏架构，包括：多个像素单元和三条Demux线(SW1、SW2、SW3)，每个像素单元包含多个子像素、多条栅极线(G1、G2、G3、G4、G5、G6……)、十八条数据线(D1、D2、D3、D4、D5、D6……D18)、六条源极线(S1、S2、S3、S4、S5、S6)；像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十八列子像素对，每列子像素对包含两列子像素，每一行子像素包含上下两条栅极线；每列子像素对中间设置有一条数据线，每条数据线连接有一个TFT开关，共十八TFT开关，TFT开关的输出端与数据线连接；所有的TFT开关分为三组，按照列顺序，处在第一、二、五、六、九、十列位置划分为一组，处在第三、四、十一、十二、十三、十四列位置划分为另一组，处在第七、八、十五、十六、十七、十八列位置划分为另一组；一条的Demux线与每个像素单元的一组的TFT开关的栅极连接，另一条的Demux线与每个像素单元的另一组的TFT开关栅极连接；每一组的六个TFT开关的输入端分别与六条源极线一一连接；每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。同时，一条数据线连接所在子像素对中的一个子像素，还连接另一子像素对中的一个子像素。一条数据线连接所在子像素对中的两个子像素。

当然，在某些实施例中，像素的驱动方法如下：

开启一行子像素的一条栅极线；

在一条栅极线打开期间，依次开启三条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第一、二、五、六、九、十列位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第三、四、十一、十二、十三、十四列位置的数据线连接的子像素中，在第三条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第七、八、十五、十六、十七、十八列位置的数据线连接的子像素中；

开启一行子像素的另一条栅极线，

在另一条栅极线打开期间，依次开启三条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第一、二、五、六、九、十列位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第三、四、十一、十二、十三、十四列位置的数据线连接的子像素中，在第三条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第七、八、十五、十六、十七、十八列位置的数据线连接的子像素中；

循环上述步骤驱动每一行的子像素。

具体的，请参阅图1至图7，实施例一中，在图1为像素单元，D1～D18是显示屏面内的数据线，此像素单元配合TFT开关、SW1、SW2、SW3以及源极线S1～S6驱动子像素动作。像素单元会在显示屏内部重复多次出现，根据显示屏的分辨率不同，像素单元出现在显示屏内部的个数也会不同。此像素单元包含18条数据线，S1～S6源极线，TFT开关、SW1、SW2、SW3及相对应的栅极走线。S1通过SW1与面内的D1相连，通过SW2与面内的D3相连，通过SW3与面内的D7相连；S2通过SW1与面内的D2相连，通过SW2与面内的D4相连，通过SW3与面内的D8相连；S3通过SW1与面内的D5相连，通过SW2与面内的D11相连，通过SW3与面内的D17相连；S4通过SW1与面内的D6相连，通过SW2与面内的D12相连，通过SW3与面内的D18相连；S5通过SW1与面内的D9相连，通过SW2与面内的D13相连，通过SW3与面内的D15相连；S6通过SW1与面内的D10相连，通过SW2与面内的D14相连，通过SW3与面内的D16相连；这样的连接方式可以节省纯色功耗，且可以减少IC拉出源极线的数量，如像素单元中，有36列子像素，对于普通显示屏需要36条源极线，36条数据线(普通显示屏数据线与源极线是一一对应的，所以数量也一样)。本实施例一中，只需要6条源极线，18条数据线即可驱动与普通显示屏一样的分辨率子像素，而且最重要的是，源极线的减少，使得IC高度变小，这样的设计就可以应用于全面屏或者极窄边框的显示屏，此方案是新的全面屏设计应用新的设计，为全面屏的实施提供了一种新的途径。另，IC内部驱动源极线工作的元器件大幅度减少，相应的IC制程成本也降低。

本实施例一中，以S1上的子像素传递过程介绍数据的传输，请参阅图2至图7：G1打开，SW1打开时，S1将R子像素资料⑴通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将R子像素资料⑵通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将R子像素资料⑶通过SW3传输给面内的D5；G2打开，SW1打开时，S1将B子像素资料⑷通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将G子像素资料⑸通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将B子像素资料⑹通过SW3传输给面内的D5。G3与G4之间的子像素排布与G1、G2之间一样，也即是像素单元在显示屏其他位置的一个重复而已，G3、G4打开时S1～S6上的子像素资料传输与G1、G2之间是一样的。S2～S6得子像素资料传输过程与S1的类似，只不过传输的子像素资料序列不一样而已，在此不做叙述。本实施例中，S1以R/R/R/B/G/B的子像素资料重复在此显示屏内反复传输,S2以G/G/G/R/B/R的子像素资料重复在此显示屏内反复传输,S3以B/B/B/G/G/G的子像素资料重复在此显示屏内反复传输,S4以R/R/R/B/B/B的子像素资料重复在此显示屏内反复传输,S5以R/R/R/G/B/G的子像素资料重复在此显示屏内反复传输,S6以G/G/G/B/R/B的子像素资料重复在此显示屏内反复传输。由于子像素的特殊排布使得源极线上子像素资料有以3个相同的子像素连续传输的特点，当在纯色画面时，可降低源极线上电压信号的电压高低变化频率，从而降低纯色画面的功耗。

请参阅图2至图7是像素单元的数据传输时序图，其中G3、G4打开时，源极线上传输的数据资料与G1、G2打开时传输的是一样的，即G3、G4打开时刻重复G1、G2传输的子像素资料。

请参阅图8至图14，实施例二中，图8是显示屏面内的一个像素单元，显示屏面内会有多个像素单元这样的序列反复出现，根据显示屏分辨率不同，此像素单元出现的个数也会不同。其中S1～S6是IC拉出来的源极线，D1～D18是显示屏面内的数据线,子像素通过特殊的排布排列与数据线及栅极相连；SW1、SW2、SW3上设置有TFT开关，控制源极线上的子像素资料传输给对应的数据线；由图8可知，实施例二经过特殊排列后，会使得显示屏的最左边及左右边是Column Inversion的显示效果,如虚线框所示，其他区域的子像素显示效果为Dot Inversion的显示效果(本实施例采用Column Inversion驱动)。本专利采用Demux1:3+HSD结构进行设计，可以节省源极线的数量，对于普通显示屏来说，IC需要拉出36条源极线到面内，而本发明只需要IC拉出6条源极线(S1～S6)即可，相当于本专利的设计将IC拉出源极线的数量降为普通显示屏的1/6。本专利这样的设计减少了源极线的数量，使得IC的Y轴变小，IC内部所需驱动源极线的元器件也变少，使得IC的制程成本变低。

在图8中，S1通过SW1与面内的D1相连，通过SW2与面内的D3相连，通过SW3与面内的D7相连；S2通过SW1与面内的D2相连，通过SW2与面内的D4相连，通过SW3与面内的D8相连；S3通过SW1与面内的D5相连，通过SW2与面内的D11相连，通过SW3与面内的D17相连；S4通过SW1与面内的D6相连，通过SW2与面内的D12相连，通过SW3与面内的D18相连；S5通过SW1与面内的D9相连，通过SW2与面内的D13相连，通过SW3与面内的D15相连；S6通过SW1与面内的D10相连，通过SW2与面内的D14相连，通过SW3与面内的D16相连；

实施例二以S1上的子像素资料传输介绍本专利的驱动方式(请参阅图9至14)：G1打开，SW1打开时，S1将R子像素资料⑴通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将R子像素资料⑵通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将R子像素资料⑶通过SW3传输给面内的D7；G2打开，SW1打开时，S1将B子像素资料⑷通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将G子像素资料⑸通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将B子像素资料⑹通过SW3传输给面内的D7；G3打开，SW1打开时，S1将R子像素资料⑺通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将R子像素资料⑻通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将R子像素资料⑼通过SW3传输给面内的D7；G4打开，SW1打开时，S1将G子像素资料⑽通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将B子像素资料⑾通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将G子像素资料⑿通过SW3传输给面内的D7；综上所述，S1以R/R/R/B/G/B/R/R/R/G/B/G的子像素资料重复在此显示屏内反复传输。其他源极线传输子像素资料的原理与S1类似，只是传输的子像素资料序列不一样而已，其他子像素资料传输可参考图2的叙述。

在本实施例中，出了显示屏最左侧及左右侧是Column Inversion的显示效果，其他区域均为Dot的显示效果，但是本专利采用的是Column Inversion的省功耗驱动方式去达到Dot的显示效果，这样不仅提高了显示屏的显示品质，同时也节省了显示屏的功耗，延长了显示屏的寿命。

在本实施例中，图9至14均为本实施例像素单元的子像素资料传输时序图。从图9至14的数据传输时序图可知，在此序列中，S2以G/G/G/R/B/R/B/B/B/G/R/G的子像素资料重复在此显示屏内反复传输；S3以B/B/B/G/G/G/R/R/R/G/G/G的子像素资料重复在此显示屏内反复传输；S4以R/R/R/B/B/B/G/G/G/B/B/B的子像素资料重复在此显示屏内反复传输；S5以R/R/R/G/B/G/R/R/R/B/G/B的子像素资料重复在此显示屏内反复传输；S6以G/G/G/B/R/B/B/B/B/R/G/R的子像素资料重复在此显示屏内反复传输。由于源极线上的子像素有3个相同的子像素连续传输的，当在纯色画面时，在一帧内源极线上的电压高低变化的频率变低，根据功耗的公式P＝1/2*f*C*U2，f为电压变化频率，当源极线的电压变化频率降低时，功耗P也会降低。此像素单元是以G1～G4行子像素为像素单元传输子像素资料，根据显示屏分辨率不同，会重复传输图9至14中的子像素资料。

请参阅图15至图21，实施例三中，图15是显示屏面内的一个像素单元，显示屏面内会有多个像素单元这样的序列反复出现，根据显示屏分辨率不同，此像素单元出现的个数也会不同。其中S1～S6是IC拉出来的源极线，D1～D18是显示屏面内的数据线,SW1、SW2、SW3上设置有TFT开关，控制源极线上的子像素资料传输给对应的数据线。在本实施例中，使用6dot的驱动方式实现1dot的显示效果，比1dot更节约功耗；另一方面，通过改变源极线与显示屏面内的连接排布方式，又使得本专利可节约纯色画面的功耗；

在实施例三中可以节省源极线的数量，与普通显示屏相比，本专利的设计将IC拉出源极线的数量降为普通显示屏的1/6，比如对于36列子像素来说，普通显示屏需要36条源极线，而本专利只需要6条源极线即可驱动36列子像素动作。这样的设计减少了源极线的数量，使得IC的Y轴变小，IC内部所需驱动源极线的元器件也变少，使得IC的制程成本变低，且可缩小显示屏的下边界，使得此方案可适用于全面屏和极窄边框的显示屏设计，为全面屏及极窄边框显示屏提供了新的实现途径。

请参阅图15，S1通过SW1与面内的D1相连，通过SW2与面内的D3相连，通过SW3与面内的D7相连；S2通过SW1与面内的D2相连，通过SW2与面内的D4相连，通过SW3与面内的D8相连；S3通过SW1与面内的D5相连，通过SW2与面内的D11相连，通过SW3与面内的D17相连；S4通过SW1与面内的D6相连，通过SW2与面内的D12相连，通过SW3与面内的D18相连；S5通过SW1与面内的D9相连，通过SW2与面内的D13相连，通过SW3与面内的D15相连；S6通过SW1与面内的D10相连，通过SW2与面内的D14相连，通过SW3与面内的D16相连；

本实施例以S1上的子像素资料在一帧内传输介绍本专利的驱动方式，请参阅图16至图21：G1打开，SW1打开时，S1将R+子像素资料⑴通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将R+子像素资料⑵通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将R+子像素资料⑶通过SW3传输给面内的D7；G2打开，SW1打开时，S1将B+子像素资料⑷通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将G+子像素资料⑸通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将B+子像素资料⑹通过SW3传输给面内的D7；G3打开，SW1打开时，S1将R-子像素资料⑺通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将R-子像素资料⑻通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将R-子像素资料⑼通过SW3传输给面内的D7；G4打开，SW1打开时，S1将B-子像素资料⑽通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将G-子像素资料⑾通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将B-子像素资料⑿通过SW3传输给面内的D7；

本实施例，在一帧内S1以R+/R+/R+/B+/G+/B+/R-/R-/R-/B-/G-/B-的子像素资料重复在此显示屏内反复传输,下一帧数据极性正好相反，下一帧S1上变为R-/R-/R-/B-/G-/B-/R+/R+/R+/B+/G+/B+。其他源极线传输子像素资料的原理与S1类似，只是传输的子像素资料序列不一样而已，其他子像素资料传输可参考图16的叙述。

本实施例中，出了显示屏最左侧及左右侧是Column Inversion的显示效果，其他区域均为Dot的显示效果，但是本专利采用的是Column Inversion的省功耗驱动方式去达到Dot的显示效果，这样不仅提高了显示屏的显示品质，同时也节省了显示屏的功耗，延长了显示屏的寿命。

请参阅图16至21均为本实施例像素单元的子像素资料传输时序图。从图16至21的数据传输时序图可知，在此序列中，在一帧内S2以G-/G-/G-/R-/B-/R-/G+/G+/G+/R+/B+/R+的子像素资料重复在此显示屏内反复传输；S3以B+/B+/B+/G+/G+/G+/B-/B-/B-/G-/G-/G-的子像素资料重复在此显示屏内反复传输；S4以R-/R-/R-/B-/B-/B-/R+/R+/R+/B+/B+/B+的子像素资料重复在此显示屏内反复传输；S5以R+/R+/R+/G+/B+/G+/R-/R-/R-/G-/B-/G-的子像素资料重复在此显示屏内反复传输；S6以G-/G-/G-/B-/R-/B-/G+/G+/G+/B+/R+/B+的子像素资料重复在此显示屏内反复传输。以上S1～S6都是在一帧内的数据传输，当切换到下一帧时，数据的极性会与上一帧相反，比如上一帧是﹢极性，下一帧就是﹣极性。由于源极线上的子像素有3个相同的子像素连续传输，当在纯色画面时，在一帧内源极线上的电压高低变化的频率变低，根据功耗的公式P＝1/2*f*C*U2，f为电压变化频率，当源极线的电压变化频率降低时，功耗P也会降低。此像素单元是以G1～G4行子像素为像素单元传输子像素资料，根据显示屏分辨率不同，会重复传输图16至21中的子像素资料。

实施例三，采用Demux+HSD结构减少IC输出的源极线，本专利选择6dot的驱动方式(按照﹢﹢﹢﹢﹢﹢→﹣﹣﹣﹣﹣﹣的数据极性反复传输)实现1Dot(﹢→﹣的数据极性反复传输)Inversion驱动的Dot显示效果，可节省此类显示屏的纯色画面功耗。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (6)

1.一种特殊的全面屏架构，其特征在于，包括：多个像素单元和三条Demux线，每个像素单元包含多个子像素、多条栅极线、十八条数据线、六条源极线；

像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十八列子像素对，每列子像素对包含两列子像素，每一行子像素包含上下两条栅极线；

每列子像素对中间设置有一条数据线，每条数据线连接有一个TFT开关，共十八TFT开关，TFT开关的输出端与数据线连接；所有的TFT开关分为三组，按照列顺序，处在第一、二、五、六、九、十列位置划分为一组，处在第三、四、十一、十二、十三、十四列位置划分为另一组，处在第七、八、十五、十六、十七、十八列位置划分为另一组；

一条的Demux线与每个像素单元的一组的TFT开关的栅极连接，另一条的Demux线与每个像素单元的另一组的TFT开关栅极连接；每一组的六个TFT开关的输入端分别与六条源极线一一连接；

每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。

2.根据权利要求1所述一种特殊的全面屏架构，其特征在于，一条数据线连接所在子像素对中的一个子像素，还连接另一子像素对中的一个子像素。

3.根据权利要求1或2所述一种特殊的全面屏架构，其特征在于，一条数据线连接所在子像素对中的两个子像素。

4.根据权利要求1所述一种特殊的全面屏架构，其特征在于，还包括：驱动单元，所述驱动单元与多条所述源极线相连。

5.根据权利要求1所述一种特殊的全面屏架构，其特征在于，多个子像素以R、G、B的方式依次阵列排布。

6.一种特殊的全面屏架构的驱动方法，应用于权利与要求1到5任意一项所述一种特殊的全面屏架构，其特征在于，包括如下步骤：

开启一行子像素的一条栅极线；

在一条栅极线打开期间，依次开启三条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第一、二、五、六、九、十列位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第三、四、十一、十二、十三、十四列位置的数据线连接的子像素中，在第三条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第七、八、十五、十六、十七、十八列位置的数据线连接的子像素中；

开启一行子像素的另一条栅极线，

在另一条栅极线打开期间，依次开启三条Demux线；

在第一条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第一、二、五、六、九、十列位置的数据线连接的子像素中，在第二条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第三、四、十一、十二、十三、十四列位置的数据线连接的子像素中，在第三条的Demux线打开期间，驱动单元通过源极线将信号传输至位于第七、八、十五、十六、十七、十八列位置的数据线连接的子像素中；

循环上述步骤驱动每一行的子像素。

Images