CN212084636U - 一种Demux显示屏结构 - Google Patents
一种Demux显示屏结构 Download PDFInfo
- Publication number
- CN212084636U CN212084636U CN202020500815.7U CN202020500815U CN212084636U CN 212084636 U CN212084636 U CN 212084636U CN 202020500815 U CN202020500815 U CN 202020500815U CN 212084636 U CN212084636 U CN 212084636U
- Authority
- CN
- China
- Prior art keywords
- sub
- pixel
- column
- data line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本实用新型公布一种Demux显示屏结构,包括:多个像素单元和两条Demux线,每个像素单元包含多个子像素、多条栅极线、十二条数据线、七条源极线,且第一个像素单元一侧设置有一条起始数据线;起始数据线位于像素单元的左侧,起始数据线用于连接首个像素单元未被数据线连接的一个子像素;每列子像素对之间设置有一条数据线,每条数据线连接有一个TFT开关,处在第一列至第六列和处在第七列至第十二列位置位置划分为两组;两条Demux线分别与每个像素单元的一组的TFT开关的栅极连接,每一组的六个TFT开关的输入端分别与六条源极线一一连接,起始数据线单独连接一条源极线。上述技术方案可以减少驱动单元的源极线数量。
Description
技术领域
本实用新型涉及显示屏领域,尤其涉及一种Demux显示屏结构。
背景技术
窄边框、全面屏的显示屏设计已成为主流,随着显示屏的广泛普及,从屏占比角度来看,2007年的初代iPhone屏占比仅为50%左右,后续几年内,手机屏占比在持续提升,但提升幅度不大。现有的显示屏,驱动单元的Y轴长度是影响全面屏或者窄边框屏的一个重要因素。现有的显示屏是IC的一条源极线(Source Line)对应面内一条数据线(Data Line),显示屏一条Data Line控制一种子像素,导致源极线数量过多,使得驱动单元的Y轴得不到减小,使显示屏功耗增加,同时又增加了驱动单元的制作成本。
实用新型内容
为此,需要提供一种Demux显示屏结构及其驱动方法,大幅减少源极线的数量,同时降低驱动单元的制作成本。
为实现上述目的,发明人提供了一种Demux显示屏结构,包括:多个像素单元和两条Demux线,每个像素单元包含多个子像素、多条栅极线、十二条数据线、七条源极线,且第一个像素单元一侧设置有一条起始数据线;
像素单元包含多个子像素,像素单元的子像素阵列排布,包括多行的子像素,每个像素单元的子像素分为十二列子像素对,每列子像素对包含两列子像素;
起始数据线位于像素单元的左侧,起始数据线用于连接首个像素单元的首列子像素对中未被数据线连接的一个子像素;
每列子像素对之间设置有一条数据线,每条数据线连接有一个TFT开关,共十二个TFT开关,TFT开关的输出端与数据线连接,所有的TFT开关分为两组,按照列顺序,处在第一列至第六列位置划分为一组,处在第七列至第十二列位置划分为另一组;
第一条的Demux线与每个像素单元的一组的TFT开关的栅极连接,第二条的Demux线与每个像素单元的另一组的TFT开关栅极连接,每一组的六个 TFT开关的输入端分别与六条源极线一一连接,起始数据线单独连接一条源极线;
每一行子像素包含上下两条栅极线,每条数据线用于连接每一行像素中的两个子像素,每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。
进一步地,一条数据线分别连接每行相邻两个子像素对中的两个子像素。
进一步地,处于同一行相邻两个子像素对中,在一个子像素对中的左侧子像素通过所在行上侧的栅极线与该子像素对右侧数据线连接,右侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接;
在另一个子像素对中左侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接,右侧子像素通过所在行下侧的栅极线与该子像素对右侧数据线连接。
进一步地,处在第一列子像素对的TFT开关和第七列子像素对的TFT开关的输入端分别与一条源极线连接;
处在第二列子像素对的TFT开关和第八列子像素对的TFT开关的输入端分别与一条源极线连接;
处在第三列子像素对的TFT开关和第九列子像素对的TFT开关的输入端分别与一条源极线连接;
处在第四列子像素对的TFT开关和第十列子像素对的TFT开关的输入端分别与一条源极线连接;
处在第五列子像素对的TFT开关和第十一列子像素对的TFT开关的输入端分别与一条源极线连接;
处在第六列子像素对的TFT开关和第十二列子像素对的TFT开关的输入端分别与一条源极线连接。
进一步地,还包括驱动单元,所述驱动单元与多条所述源极线相连。
进一步地,多个子像素以R、G、B的方式依次阵列排布。
区别于现有技术,上述技术方案可以减少驱动单元的源极线数量,使驱动单元变得更窄,从而缩小显示屏的下边界。另,特别提出的像素连接方式搭配特别的时序,可以达到节省此显示屏的纯色画面功耗的目的。
附图说明
图1为实施例一所述的一种Demux显示屏结构左侧的内部结构图;
图2为实施例一所述的一种Demux显示屏结构中部的内部结构图;
图3为实施例一所述的一种Demux显示屏结构右侧的内部结构图;
图4为实施例二所述的一种Demux显示屏结构左侧的内部结构图;
图5为实施例二所述的一种Demux显示屏结构中部的内部结构图;
图6为实施例二所述的一种Demux显示屏结构右侧的内部结构图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1至图6,本实施例提供一种Demux显示屏结构,包括:多个像素单元和两条Demux线(Demux1和Demux2),每个像素单元包含多个子像素、多条栅极线(G1、G2、G3、G4…)、十二条数据线(D2、D3、D4…D13)、七条源极线(S1、S2、S3…S7),且第一个像素单元一侧设置有一条起始数据线D1。像素单元包含多个子像素,像素单元的子像素阵列排布,包括多行的子像素,每个像素单元的子像素分为十二列子像素对,每列子像素对包含两列子像素。起始数据线位于像素单元的左侧,起始数据线(起始数据线为不通过Demux 线便可以单独连接源极线的数据线)用于连接首列子像素对中未被数据线连接的一个子像素。每列子像素对之间设置有一条数据线,每条数据线连接有一个TFT(Thin Film Transistor,薄膜晶体管)开关,共十二个TFT开关。 TFT开关的输出端与数据线连接,所有的TFT开关分为两组。按照列顺序,处在第一列至第六列位置划分为一组,处在第七列至第十二列位置划分为另一组。第一条的Demux线与每个像素单元的一组的TFT开关的栅极连接,第二条的Demux线与每个像素单元的另一组的TFT开关栅极连接。每一组的六个 TFT开关的输入端分别与六条源极线(S2~S7)一一连接,起始数据线单独连接一条源极线(S1)。每一行子像素包含上下两条栅极线,每条数据线用于连接每一行像素中的两个子像素,每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。
上述技术方案可以减少驱动单元(IC)的源极线(Source Line)数量(比现有的Demux或者HSD的Source Line更少),使IC变得更窄,从而缩小显示屏的下边界(Border)。另,特别提出的像素连接方式搭配特别的时序,可以达到节省此显示屏的纯色画面功耗的目的。
在本申请(实施例一和实施例二)中,显示屏结构还包括了驱动单元,所述驱动单元与多条所述源极线相连。由于从驱动单元出来后采用了Demux 的设计方式,因此本申请的源极线数量会减少,当源极线通过TFT开关与面内的起始数据线连接时,又使用HSD方式去对子像素进行排列设计,极大地减少了源极线的数量。由于减少源极线的数量,则不只是驱动单元的Y轴得到减小,而且此时节约了驱动单元的制作成本,减少了驱动单元内部的元器件。
在本申请中,多个子像素以R(红)、G(绿)、B(蓝)的方式依次阵列排布。在某些实施例中,子像素排列还可以为其它的排列形式,如R、B、G、R、 B、G…排列的方式,或者还可以加入W(白)进行类似的排列。
在本申请中,所述栅极线位于每行子像素对的上下两侧。具体的,G1和 G2位于第一行子像素对的上下两侧,G3和G4位于第二行子像素对的上下两侧,G2n和G2n+1位于第n行子像素对的上下两侧。
请参阅图1,在实施例一中,将会以像素单元的像素Layout排列为参照,重复地多次地出现在显示屏中。D1~D13是显示屏面内的数据线(Data Line),其中,起始数据线D1与数据线(D2、D3、D4…D13)其实是相同的,只是,起始数据线D1单独连接一条源极线,而数据线(D2、D3、D4…D13)通过Demux 的TFT开关与源极线连接。S1~S7是驱动单元出来的SourceLine。
请参阅图1,一条数据线分别连接每行相邻两个子像素对中的两个子像素,如处于同一行相邻两个子像素对中,在一个子像素对中的左侧子像素通过所在行上侧的栅极线与该子像素对右侧数据线连接,右侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接。在另一个子像素对中左侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接,右侧子像素通过所在行下侧的栅极线与该子像素对右侧数据线连接。
具体的,显示屏的最左侧是S1,S1不接Demux的TFT开关,S1即是面内的D1,且只传输G子像素资料;S2通过Demux1的TFT开关与显示屏面内的 D2相接,通过Demux2的TFT开关与显示屏面内的D8相接;S3通过Demux1 TFT 的开关与显示屏面内的D3相接,通过Demux2的TFT开关与显示屏面内的D9 相接;S4通过Demux1的TFT开关与显示屏面内的D4相接,通过Demux2的 TFT开关与显示屏面内的D10相接;S5通过Demux1的TFT开关与显示屏面内的D5相接,通过Demux2的TFT开关与显示屏面内的D11相接;S6通过Demux1 的TFT开关与显示屏面内的D6相接,通过Demux2的TFT开关与显示屏面内的D12相接;S7通过Demux1的TFT开关与显示屏面内的D7相接,通过Demux2 的TFT开关与显示屏面内的D13相接。
即,处在第一列子像素对的TFT开关(通过D2)和第七列子像素对的TFT 开关(通过D8)分别与第二条源极线连接;处在第二列子像素对的TFT开关(通过D3)和第八列子像素对的TFT开关(通过D9)分别与第三条源极线连接;处在第三列子像素对的TFT开关(通过D4)和第九列子像素对的TFT开关(通过D10)分别与第四条源极线连接;处在第四列子像素对的TFT开关(通过D5)和第十列子像素对的TFT开关(通过D11)分别与第五条源极线连接;处在第五列子像素对的TFT开关(通过D6)和第十一列子像素对的TFT开关 (通过D12)分别与第六条源极线连接;处在第六列子像素对的TFT开关(通过D7)和第十二列子像素对的TFT开关(通过D13)分别与第七条源极线连接。
由于Source Line通过Demux后再与显示屏面内的Data Line连接,此时可以比普通显示屏少2倍的Source Line数量,当通过Demux的TFT开关后,在显示屏面内又以HSD的方式进行Layout设计,则本申请的Source Line 又减少了2倍,总的Source Line数量比普通显示屏减少了4倍。由于Source Line的数量减少,IC的Y方向距离也变小,使得此设计更适用于窄边框或者全面屏的显示屏设计。
请参阅图1,对S1来说,当G1打开时,由于S1上没有与G1相连的子像素,则即使Demux1打开,此时S1上不传输子像素资料,同理Demux2打开时, S1也不传输子像素资料;当G2打开,Demux1打开时,S1上与G2相连的子像素为G子像素①,此时S1上传输G子像素①资料,Demux2打开时,S1上与 G2相连的子像素依然为G子像素①,因此此时S1依旧传输G子像素资料①。 S1在G1、G2打开时的Data传输情况会在同列的其他行重复出现,比如G3与 G4之间,S1会在G4打开的时候传输G子像素②。
接下来以S2为例,介绍S2的Data传输过程:当G1打开,Demux1打开时,S2通过Demux1的TFT开关将R子像素(1)的资料传输给D2,Demux1关闭,Demux2打开时,S2通过Demux2将R子像素(2)的资料传输给D8。当 G2打开,Demux1打开时,S2通过Demux1的TFT开关将B子像素(3)的资料传输给D2,Demux1关闭,Demux2打开时,S2通过Demux2将B子像素(4)的资料传输给D8。S2的这种资料传输过程会以R/R/B/B的传输方式反复传输下去,其他的Source Line的Data传输也和S2的传输过程类似,S3以R/R/B/B 的Data顺序传输资料,S4以G/G/R/R的Data顺序传输资料,S5以G/G/R/R的 Data顺序传输资料,S6以B/B/G/G的Data顺序传输资料,S7以B/B/G/G的 Data顺序传输资料。
Source Line上连续两两相同的子像素传递,在纯色画面下,比如绿色(或者蓝色、红色都可以),S1只传绿色子像素G的资料,不需要电压高低翻转,电压变化频率低,S1上功耗低;而S2、S3不传输G子像素资料,此时S2、 S3传输0V电压即可,也不需要电压高低翻转,功耗低;S4、S5、S6、S7是两个连续的G子像素资料前后传输,虽然也传输其他子像素资料,但是传输G 子像素的资料电压高低变化频率变低,根据功耗的公式P=1/2*f*C*U2,f为电压变化频率,当Source Line的电压变化频率降低时,功耗P也会降低,因此本专利的设计可以节省纯色画面的功耗。
为了让像素单元的数量可以根据显示区分辨率的大小而设定,这样让多个像素单元进行阵列排布。在首个像素单元的左侧设置有一条起始数据线D1,起始数据线D1为不阵列排布,数据线(D2、D3、D4…Dm)为阵列排布。请参阅图2,图2最左侧的Source Line即是图1中的D13的另一些子像素,最右侧是图3中Dm-12的另一些子像素。实际上图2和图1是一样的子像素排列,即图2在显示屏中间的一个示意图。
请参阅图3,图3最左侧的Source Line即是图2中Dm-12的另一些子像素,Sn上只传输B子像素资料,其传输的,其只与奇数级Gate有子像素连接,与S1相反(其子像素只与偶数级),但其子像素传输原理与S1相似。实际上图3和图2是一样的子像素排列,即图3在显示屏右侧的一个示意图。图2、图3只是表示图1在显示屏不同位置的衔接方式而已,其本质和图1一样。
在实施例二中,在实施例二中,为了实现按栅极线顺序驱动同一列的子像素时,同一个源极上是不相同颜色的子像素。特此让同一条数据线连接相邻两行同一列的子像素对中处于不同列的子像素。如,D3连接第一行的子像素(3),在实施例一中D4连接的是第二行中处在第一行子像素(3)的正下方的子像素,在实施例二中却是连接子像素(7),这样就可以使与D3连接的源极线传输更多类型的子像素。其它数据线也可以是类似于如此的变化。
请参阅图4,在实施例二中,显示屏的最左侧是S1,S1不接Demux的TFT 开关,S1即是面内的D1,且只传输R/G子像素资料;S2通过Demux1的TFT 开关与显示屏面内的D2相接,通过Demux2 TFT开关与显示屏面内的D8相接; S3通过Demux1的TFT开关与显示屏面内的D3相接,通过Demux2的TFT开关与显示屏面内的D9相接;S4通过Demux1的TFT开关与显示屏面内的D4 相接,通过Demux2的TFT开关与显示屏面内的D10相接;S5通过Demux1的 TFT开关与显示屏面内的D5相接,通过Demux2的TFT开关与显示屏面内的 D11相接;S6通过Demux1的TFT开关与显示屏面内的D6相接,通过Demux2 的TFT开关与显示屏面内的D12相接;S7通过Demux1的TFT开关与显示屏面内的D7相接,通过Demux2的TFT开关与显示屏面内的D13相接。
在实施例二中,还可以采用列反转(Column Inversion)的驱动方式,使得显示屏显示出Dot的显示效果(Dot显示一般为Dot驱动),由于Column Inversion的驱动方式比Dot驱动更节省功耗,因此本实施例二可以即节省了功耗,又提高了显示屏的显示效果。当然实施例一也可以采用列反转(Column Inversion)的驱动方式。
在实施例二中,对S1为例,请参阅图4;当G1打开时,由于S1上没有与G1相连的子像素,则即使Demux1打开,此时S1上不传输子像素资料,同理Demux2打开时,S1也不传输子像素资料;当G2打开,Demux1打开时,S1 上与G2相连的子像素为G子像素①,此时S1上传输G子像素①资料,Demux2 打开时,S1上与G2相连的子像素依然为G子像素①,因此此时S1依旧传输 G子像素资料①;当G3打开,Demux1打开时,S1上与G3相连的子像素为R 子像素②,此时S1上传输R子像素②资料,Demux2打开时,S1上与G3相连的子像素依然为R子像素②,因此此时S1依旧传输R子像素资料②;当G4 打开时,由于S1上没有与G4相连的子像素,则即使Demux1打开,此时S1 上不传输子像素资料,用白色框表示此时S1此时传输的Data,同理Demux2 打开时,S1也不传输子像素资料。
在实施例二中,以S2为例,请参阅图4;介绍S2的Data传输过程:当 G1打开,Demux1打开时,S2通过Demux1的TFT开关将R子像素⑴的资料传输给D2,Demux1关闭,Demux2打开时,S2通过Demux2将R子像素⑵的资料传输给D8。当G2打开,Demux1打开时,S2通过Demux1的TFT开关将B子像素⑶的资料传输给D2,Demux1关闭,Demux2打开时,S2通过Demux2将B子像素⑷的资料传输给D8。当G3打开,Demux1打开时,S2通过Demux1的TFT 开关将G子像素⑸的资料传输给D2,Demux1关闭,Demux2打开时,S2通过 Demux2将G子像素⑹的资料传输给D8。当G4打开,Demux1打开时,S2通过 Demux1的TFT开关将R子像素⑺的资料传输给D2,Demux1关闭,Demux2打开时,S2通过Demux2将R子像素⑻的资料传输给D8。S2的这种资料传输过程会以R/R/B/B/G/G/R/R的传输方式反复传输下去,其他的Source Line的 Data传输也和S2的传输过程类似,S3以R/R/B/B/B/B/G/G的Data顺序传输资料,S4以G/G/R/R/B/B/G/G的Data顺序传输资料,S5以G/G/R/R/R/R/B/B 的Data顺序传输资料,S6以B/B/G/G/R/R/B/B的Data顺序传输资料,S7以 B/B/G/G/G/G/R/R的Data顺序传输资料。
Source Line上不仅是传递两个相同的子像素,而且也传递4个相同的子像素,比如S2是传递2个相同子像素后才会传递另外一种相同的2个子像素,而对S3来说,它可以传递4个B子像素后再传递2个G子像素资料。在纯色画面下,比如蓝色(或者绿色、红色都可以),S1传R/G子像素资料,电压给 0V即可,电压不需要高低翻转,S1上功耗低;S2连续传2个B后才进行电压变化,S1上电压高低变化频率变低;S3是传输4个B子像素的资料后再传递其他的资料,这样S3上电压高低变化频率变更低;S4、S5、S6、S7都是传输2个B子像素资料才传输其他子像素资料,Source Line上电压高低变化频率变低。根据功耗的公式P=1/2*f*C*U2,f为电压变化频率,当Source Line的电压变化频率降低时,功耗P也会降低。S1、S4、S5、S6、S7也省蓝色的功耗,只是没有S3上的更省功耗,但对此类显示屏来说,在蓝色画面下,总的功耗变得更低了。
在图5中,图5最左侧的Source Line即是图4中的D13的另一些子像素,最右侧是图6中Dm-12的另一些子像素。实际上图5和图4是一样的子像素排列,即图5是图4在显示屏中间的一个示意图。
在图6中,图6最左侧的Source Line即是图5中Dm-12的另一些子像素,Sn上传输B/G子像素资料,其只与奇数级Gate有子像素连接,与S1相反(其子像素只与偶数级),但其子像素传输原理与S1相似。实际上图6和图4是一样的子像素排列,即是图4在显示屏右侧的一个示意图。图5和图6 只是表示图4在显示屏不同位置的衔接方式而已,其本质和图4一样。
但需要进一步说明的是,位于显示区中部的像素单元中的首条数据线与上一个像素单元最后一条数据线为同一条数据线。中部像素单元中的首条数据线与该像素单元中子像素的连接方式与起始数据线与子像素的连接方式相同。
本实施例还提供一种Demux显示屏结构的驱动方法,应用于实施例一和实施例二所述的一种Demux显示屏结构,包括如下步骤:开启一行子像素的一条栅极线。在一条栅极线打开期间,驱动单元通过源极线将信号传输至起始数据线连接的子像素中,并依次开启两条Demux线。在第一条的Demux线打开期间,驱动单元通过源极线将信号传输至位于第一列至第六列位置的数据线连接的子像素中,在第二条的Demux线打开期间,驱动单元通过源极线将信号传输至位于第七列至第十二列位置的数据线连接的子像素中。开启一行子像素的另一条栅极线。在另一条栅极线打开期间,依次开启两条Demux 线。在第一条的Demux线打开期间,驱动单元通过源极线将信号传输至位于第一列至第六列位置的数据线连接的子像素中,在第二条的Demux线打开期间,驱动单元通过源极线将信号传输至位于第七列至第十二列位置的数据线连接的子像素中。循环上述步骤驱动每一行的子像素。
要说明的是,起始数据线在一行子像素中只与一条栅极线连接并控制多个像素单元中首个像素单元首列子像素对的一个子像素。当开启的栅极线与起始数据线连接时,驱动单元便通过源极线S1将信号传输至与起始数据线连接的子像素中,还通过源极线(S2~S7)将信号传输至与数据线连接的子像素中;当开启的栅极线不与起始数据线连接时,驱动单元便不通过源极线将信号传输至起始数据线连接的子像素中,直接驱动数据线对应的子像素。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本实用新型的专利保护范围。因此,基于本实用新型的创新理念,对本文所述实施例进行的变更和修改,或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本实用新型的专利保护范围之内。
Claims (6)
1.一种Demux显示屏结构,其特征在于,包括:多个像素单元和两条Demux线,每个像素单元包含多个子像素、多条栅极线、十二条数据线、七条源极线,且第一个像素单元一侧设置有一条起始数据线;
像素单元包含多个子像素,像素单元的子像素阵列排布,包括多行的子像素,每个像素单元的子像素分为十二列子像素对,每列子像素对包含两列子像素;
起始数据线位于像素单元的左侧,起始数据线用于连接首个像素单元的首列子像素对中未被数据线连接的一个子像素;
每列子像素对之间设置有一条数据线,每条数据线连接有一个TFT开关,共十二个TFT开关,TFT开关的输出端与数据线连接,所有的TFT开关分为两组,按照列顺序,处在第一列至第六列位置划分为一组,处在第七列至第十二列位置划分为另一组;
第一条的Demux线与每个像素单元的一组的TFT开关的栅极连接,第二条的Demux线与每个像素单元的另一组的TFT开关栅极连接,每一组的六个TFT开关的输入端分别与六条源极线一一连接,起始数据线单独连接一条源极线;
每一行子像素包含上下两条栅极线,每条数据线用于连接每一行像素中的两个子像素,每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。
2.根据权利要求1所述的一种Demux显示屏结构,其特征在于,一条数据线分别连接每行相邻两个子像素对中的两个子像素。
3.根据权利要求1或2所述的一种Demux显示屏结构,其特征在于,处于同一行相邻两个子像素对中,在一个子像素对中的左侧子像素通过所在行上侧的栅极线与该子像素对右侧数据线连接,右侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接;
在另一个子像素对中左侧子像素通过所在行下侧的栅极线与该子像素对左侧数据线连接,右侧子像素通过所在行下侧的栅极线与该子像素对右侧数据线连接。
4.根据权利要求1所述的一种Demux显示屏结构,其特征在于,处在第一列子像素对的TFT开关和第七列子像素对的TFT开关的输入端分别与一条源极线连接;
处在第二列子像素对的TFT开关和第八列子像素对的TFT开关的输入端分别与一条源极线连接;
处在第三列子像素对的TFT开关和第九列子像素对的TFT开关的输入端分别与一条源极线连接;
处在第四列子像素对的TFT开关和第十列子像素对的TFT开关的输入端分别与一条源极线连接;
处在第五列子像素对的TFT开关和第十一列子像素对的TFT开关的输入端分别与一条源极线连接;
处在第六列子像素对的TFT开关和第十二列子像素对的TFT开关的输入端分别与一条源极线连接。
5.根据权利要求1所述的一种Demux显示屏结构,其特征在于,还包括驱动单元,所述驱动单元与多条所述源极线相连。
6.根据权利要求1所述的一种Demux显示屏结构,其特征在于,多个子像素以R、G、B的方式依次阵列排布。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020500815.7U CN212084636U (zh) | 2020-04-08 | 2020-04-08 | 一种Demux显示屏结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020500815.7U CN212084636U (zh) | 2020-04-08 | 2020-04-08 | 一种Demux显示屏结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212084636U true CN212084636U (zh) | 2020-12-04 |
Family
ID=73594439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020500815.7U Active CN212084636U (zh) | 2020-04-08 | 2020-04-08 | 一种Demux显示屏结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212084636U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111477137A (zh) * | 2020-04-08 | 2020-07-31 | 福建华佳彩有限公司 | 一种Demux显示屏结构及其驱动方法 |
CN112309264A (zh) * | 2020-11-09 | 2021-02-02 | 福建华佳彩有限公司 | 一种显示屏及其驱动方法 |
-
2020
- 2020-04-08 CN CN202020500815.7U patent/CN212084636U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111477137A (zh) * | 2020-04-08 | 2020-07-31 | 福建华佳彩有限公司 | 一种Demux显示屏结构及其驱动方法 |
CN112309264A (zh) * | 2020-11-09 | 2021-02-02 | 福建华佳彩有限公司 | 一种显示屏及其驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109671405B (zh) | 一种阵列基板、显示面板及其驱动方法 | |
CN111477142A (zh) | 一种全面屏显示结构及其驱动方法 | |
CN211980162U (zh) | 一种全面屏显示结构 | |
KR20050113907A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
CN111477141A (zh) | 一种省功耗的显示屏结构及其驱动方法 | |
CN111477139A (zh) | 一种节省功耗的显示屏架构及驱动方法 | |
CN106842657A (zh) | 一种液晶面板驱动电路及液晶显示装置 | |
CN110333632B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN212084636U (zh) | 一种Demux显示屏结构 | |
CN113552752B (zh) | 液晶显示面板及显示装置 | |
CN102856321B (zh) | 一种薄膜晶体管阵列基板及显示装置 | |
CN111477145A (zh) | 一种优化功耗的显示屏结构及其驱动方法 | |
CN111477144A (zh) | 一种显示屏结构及其驱动方法 | |
WO2023019629A1 (zh) | 显示面板及移动终端 | |
CN111477143A (zh) | 一种特殊的全面屏架构及驱动方法 | |
CN107145018B (zh) | 像素排列单元、像素排列结构和显示面板 | |
CN111477137A (zh) | 一种Demux显示屏结构及其驱动方法 | |
CN211980170U (zh) | 一种显示屏结构 | |
CN114283759A (zh) | 像素结构、像素结构的驱动方法和显示面板 | |
CN111477138A (zh) | 一种省功耗的显示屏架构及驱动方法 | |
CN111477140A (zh) | 一种新节省功耗的显示屏架构及驱动方法 | |
CN211980167U (zh) | 一种高屏占比的显示屏结构 | |
CN112309263A (zh) | 一种显示屏驱动结构及其驱动方法 | |
CN111477136A (zh) | 一种省功耗的显示屏架构及驱动方法 | |
CN211980169U (zh) | 一种优化功耗的显示屏结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |