CN102856321B - 一种薄膜晶体管阵列基板及显示装置 - Google Patents

Abstract

本发明公开了一种薄膜晶体管阵列基板及显示装置，用以减少阵列基板的布线量，降低复杂度以及节约成本。该阵列基板包括像素单元阵列，任意一列像素单元对应一条或两条数据线，同一列像素单元中属于同一像素单元的各亚像素连接至同一条数据线；针对任意一行像素单元，设置与一个像素单元包含的亚像素数目一致的栅线，属于同一像素单元的各亚像素分别连接至不同的栅线，各栅线分别连接一电子开关后连接至同一栅极驱动信号，各电子开关的控制端分别连接时序控制信号，所述时序控制信号控制各电子开关在不同时刻通/断。

Description

一种薄膜晶体管阵列基板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种薄膜晶体管（Thin Film Transistor，TFT）阵列基板及显示装置。

背景技术

现有的薄膜晶体管-液晶显示器（TFT-LCD）中，液晶显示面板是由薄膜晶体管阵列基板和彩膜基板对盒后，在薄膜晶体管阵列基板和彩膜基板之间填充液晶形成。

其中，薄膜晶体管阵列基板包括多个像素单元，目前市场主流的薄膜晶体管阵列基板中，每个像素单元由分别用于红（R）、绿（G）、蓝（B）颜色显示的三个亚像素单元组成。如附图1所示，为现有的TFT-LCD阵列基板的结构示意图，包括衬底基板101，以及在衬底基板101上以阵列形式排列的数据线103和扫描线104（即栅线），数据线103和扫描线104相互垂直交叉限定各亚像素，每个亚像素包括像素电极102和TFT，其中，数据线103与数据驱动（即源极驱动，Source）集成电路105相连，扫描线（即栅线）104与扫描驱动（即栅极驱动，Gate）集成电路106相连，一条数据线103对应控制一列像素电极102中同一类型的亚像素对应的像素电极（例如红色亚像素对应的像素电极），一条扫描线104对应控制一行像素电极102。

现有的驱动方式中，每行像素单元需要对应一条扫描线，每一列亚像素单元对应一条数据线，布线较多其较复杂。

鉴于此，本发明提供了一种TFT阵列基板和显示装置，用以克服上述缺陷。

发明内容

本发明提供一种薄膜晶体管阵列基板及显示装置，用以减少阵列基板的布线量，降低复杂度以及节约成本。

本发明实施例提供的具体技术方案如下：

一种薄膜晶体管阵列基板，包括像素单元阵列，任意一列像素单元对应一条或两条数据线，同一列像素单元中属于同一像素单元的各亚像素连接至同一条数据线；

针对任意一行像素单元，设置与一个像素单元包含的亚像素数目一致的栅线，属于同一像素单元的各亚像素分别连接至不同的栅线，各栅线分别连接一电子开关后连接至同一栅极驱动信号，各电子开关的控制端分别连接时序控制信号，所述时序控制信号控制各电子开关在不同时刻通断。

一种显示装置，包括上述的阵列基板。

基于上述技术方案，本发明实施例中，对应一列像素单元设置一条或两条数据线，对于同一列像素单元中属于同一像素单元的各亚像素连接至同一条数据线，同时，针对任意一行像素单元，设置与一个像素单元包含的亚像素数目一致的栅线，属于同一像素单元的各亚像素分别连接至不同的栅线，各栅线连接一电子开关后连接至同一栅极驱动信号，各电子开关的控制端分别连接时序控制信号，通过时序控制信号控制各电子开关在不同的时刻通/断，从而在不增加栅线数量及栅极驱动的情况下，减少数据线的数量，从而减少阵列基板的布线量，降低复杂度以及节约成本。

附图说明

图1为现有的TFT-LCD阵列基板的结构示意图；

图2a为本发明实施例中TFT阵列基板结构示意图；

图2b为本发明实施例中另一TFT阵列基板结构示意图；

图3为本发明实施例中时序控制信号及栅极驱动信号时序图；

图4为本发明实施例中像素单元结构示意图。

具体实施方式

为了减少阵列基板的布线量，降低复杂度以及节约成本，本发明实施例提供了一种薄膜晶体管（TFT）阵列基板。

下面结合附图对本发明优选的实施方式进行详细说明。

以下实施例中，以扫描驱动线（即栅极驱动线）水平分布、数据线垂直分布为例进行说明，实际应用中，也可以是扫描驱动线垂直分布、数据线水平分布，即将以下附图2a和2b向左或向右旋转90°即可得到扫描驱动线垂直分布、数据线水平分布的情况，对于这两种情况，扫描驱动线与各像素单元的连接以及数据线与各像素单元的连接关系相同。

以下实施例中，像素单元可以是传统的包含三个亚像素（红、绿、蓝）的传统像素单元，也可以是改进后的包含三个以上亚像素的像素单元。以下实施例中像素单元由横向（即平行于栅线）排列的四个亚像素组成为例，同样，像素单元由纵向（即平行于数据线）排列的四个亚像素也同样适用。其他实施例中也相同，在此不再赘述。

如附图2a和附图2b所示，本发明实施例提供的TFT阵列基板，包括像素单元201阵列，其中，任意一列像素单元对应一条或两条数据线202，同一列像素单元中属于同一像素单元的各亚像素203连接至同一条数据线；

针对任意一行像素单元，设置与一个像素单元包含的亚像素数目一致的栅线204，属于同一像素单元的各亚像素203分别连接至不同的栅线204，各栅线204分别连接一电子开关205后连接至同一栅极驱动信号（即扫描驱动信号），各电子开关205的控制端分别连接时序控制信号，该时序控制信号控制各电子开关在不同的时刻通/断。

其中，针对任意一行像素单元，属于同一像素单元的各亚像素分别连接至不同的栅线，可以是同一类型的亚像素连接至相同的栅线，或者是不同类型的亚像素连接至相同的栅线，只需要保证亚像素的开启时序与相应的数据线202对应的数据信号的时序一致即可。

该实施例提供的阵列基板，可以在不增加栅线的情况下有效减少数据线的数量，从而减少阵列基板的布线量，降低复杂度以及节约成本。

其中，附图2a所示为一列像素单元对应一条数据线时的结构示意图，附图2b所示为一列像素单元对应两条数据线时的结构示意图。其中，附图2a和附图2b中的G1、G2为栅极驱动输出端。

参见附图2b所示，其中，一列像素单元对应两条数据线时，两条数据线的布线位置分别位于一列像素单元的两侧。

其中，位于同一列的部分像素单元的各亚像素连接至两条数据线中的任意一条，其余部分像素单元连接至两条数据线中的另一条。该布线方式，可以增加每个亚像素的充电时间，充电时间增加为原来的两倍，解决了充电不足的问题。

优选地，参见附图2b所示，位于同一列的相邻两个像素单元连接至不同的数据线。

较佳地，位于同一行的任一像素单元连接至位于该像素单元左侧的数据线；或者，位于同一行的任一像素单元连接至位于该像素单元右侧的数据线。在较佳的实施方式中，以相邻的两行像素单元为一组，该相邻的两行像素单元中的同一类型的亚像素单元连接至同一栅线。该实现方式可以两行像素单元共用同一栅极驱动信号，同时可以有效减少相邻两行的栅线之间存在的寄生电容。

例如，第一行像素单元的各亚像素连接至位于像素单元左侧的数据线，第二行像素单元的各亚像素连接至位于像素单元右侧的数据线，第三行像素单元的各亚像素连接至位于像素单元左侧的数据线，第四行像素单元的各亚像素连接至位于像素单元右侧的数据线，依此类推。

又例如，第一行像素单元的各亚像素连接至位于像素单元左侧的数据线，第二行像素单元的各亚像素连接至位于像素单元右侧的数据线，同时，第一行中的红色亚像素与第二行中的红色亚像素连接至同一条栅线，共用同一栅极驱动信号。

具体实现中，由时序控制器产生各时序控制信号，以控制每一行对应的各栅线上的电子开关的打开或闭合。优选地，时序控制器采用移位寄存器实现。

具体地，参见附图2a或附图2b所示，以像素单元包含四个亚像素、以电子开关为TFT为例，在像素单元包含四个亚像素单元时，每一个驱动信号对应的一组栅线包含四条栅线，每条栅线上设置有一个电子开关，移位寄存器的四个输出端L1、L2、L3和L4分别连接至每一组栅线对应的四个电子开关，以通过输出的时序控制信号控制电子开关的导通或截止。如附图3所示为移位寄存器的四个输出端L1、L2、L3和L4输出的时序控制信号以及栅极驱动G1输出的栅极驱动信号的时序图。在栅极驱动信号的一个高电平持续的时间内，移位寄存器的四个输出端依次输出高电平脉冲，控制其所连接的四个电子开关依次导通。

实际应用中，对于像素单元包含三个像素（或五个像素单元）时，只需要移位寄存器的三个输出端（或五个输出端）输出的时序控制信号在栅极驱动信号的高电平持续时间内，依次输出高电平脉冲，控制其所连接的三个电子开关（或五个电子开关）依次导通即可。

其中，电子开关还可以采用场效应管实现。

其中，时序控制信号也可以采用除移位寄存器之外的其它时序信号输出器件时序，此处仅为举例，并不用于限定本发明。

优选地，如附图4所示，本发明实施例提供的像素单元由四个亚像素组成，除包括用于显示红色的红色亚像素R、用于显示绿色的绿色亚像素G以及用于显示蓝色的蓝色亚像素B外，还包括用于显示白色的白色亚像素W或用于显示黄色的黄色亚像素Y。

较佳的，相邻两个像素单元中一个包含白色亚像素W，另一个包含黄色亚像素Y，且白色亚像素W与黄色亚像素Y相邻。

较佳地，位于同一行的相邻两个像素单元中一个包含白色亚像素W，另一个包含黄色亚像素Y，且白色亚像素W与黄色亚像素Y相邻。

本实施例提供的像素结构，通过增加亚像素Y和W，且使得增加的两个亚像素位置相邻，从而可以有效改变传统的RGB显示方式所能显示的色域较小的问题（RGB显示的色域仅仅是以R、G、B为顶点的三角形内部的颜色，使得很多自然界中存在的真实颜色无法显示出来，造成画面失真），能够增加显示的色域范围，提高画面显示效果，减小画面失真。同时，通过增加亚像素W，可以有效提高画面显示亮度，可以在适当减少背光灯的颗数、降低背光亮度而不影响显示效果，解决了传统的RGB显示中通过提高背光亮度来提高画面显示亮度造成的功耗较高的问题，有效降低功耗，同时也可以增加对比度，提高感官体验。

尽管将像素单元包含的亚像素单元的数量增加至四个，采用本发明实施例提高的栅线和数据线布局方式，无需增加栅极驱动信号，并且还可以有效减少栅线数量以及相应的栅极驱动。

其中，对于新增的亚像素Y和W的补偿方法有以下两种：

第一种方法，采用适用于R、G、B、Y、W五元素的信号源，在供给的信号里带有亚像素Y、W分量；

第二种方法，采用补偿算法将输入的R、G、B三元素的信号转化为R、G、B、Y、W五元素的信号源。

具体地，采用补偿算法进行W补偿时，确定相邻的两个像素单元中的R、G、B亚像素的最低灰阶A1，判断A1×6是否大于输入信号的最高灰阶，若是，则计算A2=最高灰阶/6，并将A2作为W的补偿灰阶，即W=A2；否则，将A1作为W的补偿灰阶，即W=A1，根据确定的W的补偿值调节背光源。

具体地，可采用倍数补偿法进行Y补偿，假设预设的倍数为N，N的取值根据实际应用情况确定，根据输入的R、G、B灰阶，提取出该R、G、B中的正黄色分量Y’，将Y=Y’×N作为亚像素Y的补偿值。

本发明实施例还提供了一种显示装置，该装置包括上述的TFT阵列基板。

基于上述技术方案，本发明实施例中，对应一列像素单元设置一条或两条数据线，对于同一列像素单元中属于同一像素单元的各亚像素连接至同一条数据线，同时，针对任意一行像素单元，设置与一个像素单元包含的亚像素数目一致的栅线，属于同一像素单元的各亚像素分别连接至不同的栅线，各栅线连接一电子开关后连接至同一栅极驱动信号，各电子开关的控制端通过相应的时序控制信号控制其打开或闭合，从而在不增加栅线数量及栅极驱动的情况下，减少数据线的数量，从而减少阵列基板的布线量，降低复杂度以及节约成本。

同时，通过增加亚像素Y和W，且使得增加的两个亚像素位置相邻，能够增加显示的色域范围，提高画面显示效果，减小画面失真，并且可以有效提高画面显示亮度，有效降低功耗。

所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种薄膜晶体管阵列基板，包括像素单元阵列，其特征在于，任意一列像素单元对应两条数据线，同一列像素单元中属于同一像素单元的各亚像素连接至同一条数据线；

针对任意一行像素单元，设置与一个像素单元包含的亚像素数目一致的栅线，属于同一像素单元的各亚像素分别连接至不同的栅线，各栅线分别连接一电子开关后连接至同一栅极驱动信号，各电子开关的控制端分别连接时序控制信号，所述时序控制信号控制各电子开关在不同时刻通/断；

所述像素单元由四个亚像素组成，除包括用于显示红色的红色亚像素、用于显示绿色的绿色亚像素以及用于显示蓝色的蓝色亚像素外，还包括：用于显示白色的白色亚像素或用于显示黄色的黄色亚像素；位于同一行的相邻两个像素单元中一个包含白色亚像素，另一个包含黄色亚像素，且所述白色亚像素与所述黄色亚像素相邻。

2.如权利要求1所述的阵列基板，其特征在于，两条数据线的布线位置分别位于一列像素单元的两侧。

3.如权利要求2所述的阵列基板，其特征在于，属于同一列的部分像素单元的各亚像素连接至所述两条数据线中的任意一条，其余部分像素单元连接至所述两条数据线中的另一条。

4.如权利要求3所述的阵列基板，其特征在于，位于同一列的相邻两个像素单元连接至不同的数据线。

5.如权利要求4所述的阵列基板，其特征在于，位于同一行的任一像素单元连接至位于该像素单元左侧的数据线；

或者，

位于同一行的任一像素单元连接至位于该像素单元右侧的数据线。

6.如权利要求5所述的阵列基板，其特征在于，以相邻的两行像素单元为一组，该相邻的两行像素单元中的同一类型的亚像素单元连接至同一栅线。

7.如权利要求1所述的阵列基板，其特征在于，各时序控制信号由时序控制器产生。

8.如权利要求1-7任一项所述的阵列基板，其特征在于，所述电子开关为场效应管或薄膜晶体管TFT。

9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的阵列基板。