CN111477145A - 一种优化功耗的显示屏结构及其驱动方法 - Google Patents

Abstract

本发明公布一种优化功耗的显示屏结构及其驱动方法，其中显示屏结构包括：多个像素单元和三条SW线，每个像素单元包含多个子像素、多条栅极线、十八条数据线、六条源极线；每列子像素对的两列子像素中间设置有一条数据线，每条数据线连接有一个TFT开关，TFT开关的输出端与数据线连接，所有的TFT开关分为三组；条SW线与每个像素单元的一组的TFT开关的栅极线连接，每一组的六个TFT开关的输入端分别与三条源极线中的一条连接；每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素。上述技术方案可以减少源极线的数量，使得与源极线连接的驱动单元的长度缩短，应用于全面屏或者极窄边框的显示屏。

Description

一种优化功耗的显示屏结构及其驱动方法

技术领域

本发明涉及显示屏领域，尤其涉及一种优化功耗的显示屏结构及其驱动方法。

背景技术

窄边框、全面屏的显示屏设计已成为主流，随着显示屏的广泛普及，从屏占比角度来看，2007年的初代iPhone屏占比仅为50％左右，后续几年内，手机屏占比在持续提升，但提升幅度不大。现有的显示屏，驱动单元的Y轴长度是影响全面屏或者窄边框屏的一个重要因素。现有的显示屏是驱动单元(IC)的一条源极线(SourceLine)对应面内一条数据线(DataLine)，显示屏一条DataLine控制一种子像素，导致源极线数量过多，使得驱动单元的Y轴得不到减小，使显示屏功耗增加，同时又增加了驱动单元的制作成本。

发明内容

为此，需要提供一种优化功耗的显示屏结构及其驱动方法，大幅减少源极线的数量，同时降低驱动单元的制作成本。

为实现上述目的，发明人提供了一种优化功耗的显示屏结构，包括：多个像素单元和三条SW线，每个像素单元包含多个子像素、多条栅极线、十八条数据线、六条源极线；

像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十八列子像素对，每列子像素对包含两列子像素；

每列子像素对的两列子像素中间设置有一条数据线，每条数据线连接有一个TFT开关，共十八个TFT开关，TFT开关的输出端与数据线连接，所有的TFT开关分为三组，按照列顺序，处在第一列至第六列位置划分为第一组，处在第七列至第十二列位置划分为第二组，处在第十三列至第十八列位置划分为第三组；

第一条的SW线与每个像素单元的第一组的TFT开关的栅极线连接，第二条的SW线与每个像素单元的第二组的TFT开关与栅极线连接，第三条的SW线与每个像素单元的第三组的TFT开关与栅极线连接，每一组的六个TFT开关的输入端分别与六条源极线一一连接；

每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。

进一步地，处在第一列子像素对的TFT开关、第七列子像素对的TFT开关和第十三列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第二列子像素对的TFT开关、第八列子像素对的TFT开关和第十四列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第三列子像素对的TFT开关、第九列子像素对的TFT开关和第十五列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第四列子像素对的TFT开关、第十列子像素对的TFT开关和第十六列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第五列子像素对的TFT开关、第十一列子像素对的TFT开关和第十六列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第六列子像素对的TFT开关、第十二列子像素对的TFT开关和第十七列子像素对的TFT开关的输入端分别与一条源极线连接。

进一步地，一条数据线连接所在子像素对中的一个子像素，还连接另一子像素对中的一个子像素。

进一步地，一条数据线连接所在子像素对的两个子像素。

进一步地，还包括驱动单元，所述驱动单元与多条所述源极线相连。

进一步地，多个子像素以R、G、B的方式依次阵列排布。

发明人提供一种优化功耗的显示屏结构的驱动方法，应用于本实施例任意一项所述的一种优化功耗的显示屏结构，包括如下步骤：

开启一行子像素的一条栅极线；

在一条栅极线打开期间，依次开启三条SW线；

在第一条的SW线打开期间，驱动单元通过源极线将信号传输至位于第一列至第六列位置的数据线连接的子像素中，在第二条的SW线打开期间，驱动单元通过源极线将信号传输至位于第七列至第十二列位置的数据线连接的子像素中，在第三条的SW线打开期间，驱动单元通过源极线将信号传输至位于第十三列至第十八列位置的数据线连接的子像素中；

开启一行子像素的另一条栅极线；

在另一条栅极线打开期间，依次开启三条SW线；

在第一条的SW线打开期间，驱动单元通过源极线将信号传输至位于第一列至第六列位置的数据线连接的子像素中，在第二条的SW线打开期间，驱动单元通过源极线将信号传输至位于第七列至第十二列位置的数据线连接的子像素中，在第三条的SW线打开期间，驱动单元通过源极线将信号传输至位于第十三列至第十八列位置的数据线连接的子像素中；

循环上述步骤驱动每一行的子像素。

区别于现有技术，上述技术方案可以减少源极线的数量，使得与源极线连接的驱动单元的长度缩短，驱动单元内部驱动源极线工作的元器件大幅度减少，相应的制程成本也降低。并极大地降低显示屏的功耗，并应用于全面屏或者极窄边框的显示屏。

附图说明

图1为实施例一所述优化功耗的显示屏结构的内部结构图；

图2为实施例一所述源极线S1上Data传输的时序图；

图3为实施例一所述源极线S2上Data传输的时序图；

图4为实施例一所述源极线S3上Data传输的时序图；

图5为实施例一所述源极线S4上Data传输的时序图；

图6为实施例一所述源极线S5上Data传输的时序图；

图7为实施例一所述源极线S6上Data传输的时序图；

图8为实施例二所述优化功耗的显示屏结构的内部结构图；

图9为实施例二所述源极线S1上Data传输的时序图；

图10为实施例二所述源极线S2上Data传输的时序图；

图11为实施例二所述源极线S3上Data传输的时序图；

图12为实施例二所述源极线S4上Data传输的时序图；

图13为实施例二所述源极线S5上Data传输的时序图；

图14为实施例二所述源极线S6上Data传输的时序图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1至图14，本实施例提供一种优化功耗的显示屏结构，包括：多个像素单元和三条SW线(SW1、SW2和SW3)，每个像素单元包含多个子像素、多条栅极线(G1、G2、G3、G4…)、十八条数据线(D1、D2、D3…D18)、六条源极线(S1、S2、S3…S6)。像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十八列子像素对，每列子像素对包含两列子像素。每列子像素对的两列子像素中间设置有一条数据线，每条数据线连接有一个TFT开关(ThinFilmTransistor，薄膜晶体管)，共十八个TFT开关。TFT开关的输出端与数据线连接，所有的TFT开关分为三组。按照列顺序，处在第一列至第六列位置划分为第一组，处在第七列至第十二列位置划分为第二组，处在第十三列至第十八列位置划分为第三组。第一条的SW线(SW1)与每个像素单元的第一组的TFT开关的栅极线连接(D1至D6)，第二条的SW线(SW1)与每个像素单元的第二组的TFT开关的栅极线(D7至D12)连接，第三条的SW线与每个像素单元的第三组的TFT开关的栅极线(D13至D18)连接，每一组的六个TFT开关的输入端分别与六条源极线一一连接。每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。

上述技术方案可以减少SourceLine的数量，极大地降低显示屏的功耗。使得IC高度变小，这样的设计就可以应用于全面屏或者极窄边框的显示屏，此方案是新的全面屏设计应用新的设计，为全面屏的实施提供了一种新的途径。另，IC内部驱动源极线(SourceLine)工作的元器件大幅度减少，相应的驱动单元(IC)制程成本也降低。

在本申请(实施例一和实施例二)中，显示屏结构还包括了驱动单元，所述驱动单元与多条所述源极线相连。由于从驱动单元出来后采用了Demux的设计方式，因此本发明的源极线数量会减少，当源极线通过TFT开关与面内的屏内数据线连接时，又使用HSD方式去对子像素进行排列设计，极大地减少了源极线的数量。由于减少源极线的数量，则不只是驱动单元的Y轴得到减小，而且此时节约了驱动单元的制作成本，减少了驱动单元内部的元器件。

在本申请中，多个子像素阵列排列以R(红)、G(绿)、B(蓝)的方式依次阵列排布。在某些实施例中，1个基础单元的子像素排列还可以为其它的排列形式，如R、B、G、R、B、G…排列的方式，或者还可以加入W(白)进行类似的排列。

在本申请中，所述栅极线位于每行子像素对的上下两侧。具体的，G1和G2位于第一行子像素对的上下两侧，G3和G4位于第二行子像素对的上下两侧，G2n和G2n+1位于第n行子像素对的上下两侧。

请参阅图1，在实施例一中，D1～D18是显示屏面内的数据线(DataLine)，此单元序列配合SW1、SW2、SW3上的TFT开关以及源极线(SourceLine)S1～S6驱动子像素动作。单元序列会在显示屏内部重复多次出现，根据显示屏的分辨率不同，单元序列出现在显示屏内部的个数也会不同。S1通过SW1与面内的D1相连，通过SW2与面内的D7相连，通过SW3与面内的D13相连；S2通过SW1与面内的D2相连，通过SW2与面内的D8相连，通过SW3与面内的D14相连；S3通过SW1与面内的D3相连，通过SW2与面内的D9相连，通过SW3与面内的D15相连；S4通过SW1与面内的D4相连，通过SW2与面内的D10相连，通过SW3与面内的D16相连；S5通过SW1与面内的D5相连，通过SW2与面内的D11相连，通过SW3与面内的D17相连；S6通过SW1与面内的D6相连，通过SW2与面内的D12相连，通过SW3与面内的D18相连。

即处在第一列子像素对的TFT开关(通过D1)、第七列子像素对的TFT开关(通过D7)和第十三列子像素对的TFT开关(通过D13)分别与一条源极线(S1)连接；处在第二列子像素对的TFT开关(通过D3)、第八列子像素对的TFT开关(通过D8)和第十四列子像素对的TFT开关(通过D14)分别与一条源极线(S2)连接；处在第三列子像素对的TFT开关(通过D3)、第九列子像素对的TFT开关(通过D9)和第十五列子像素对的TFT开关(通过D15)分别与一条源极线(S3)连接；处在第四列子像素对的TFT开关(通过D4)、第十列子像素对的TFT开关(通过D10)和第十六列子像素对的TFT开关(通过D16)分别与一条源极线(S4)连接；处在第五列子像素对的TFT开关(通过D5)、第十一列子像素对的TFT开关(通过D11)和第十六列子像素对的TFT开关(通过D16)分别与一条源极线(S5)连接；处在第六列子像素对的TFT开关(通过D6)、第十二列子像素对的TFT开关(通过D12)和第十七列子像素对的TFT开关(通过D17)分别与一条源极线(S6)连接。

这样的连接方式可以更节省纯色和灰阶的功耗，且可以减少IC拉出SourceLine的数量，如单元序列中，有36列子像素(18列子像素对)，对于普通显示屏需要36条SourceLine，36条DataLine(普通显示屏DataLine与SourceLine是一一对应的，所以数量也一样)。但在本实施例中，只需要6条SourceLine，18条DataLine即可驱动与普通显示屏一样的分辨率子像素，而且最重要的是，SourceLine的减少，使得IC高度变小，这样的设计就可以应用于全面屏或者极窄边框的显示屏，此方案是新的全面屏设计应用新的设计，为全面屏的实施提供了一种新的途径。另，IC内部驱动SourceLine工作的元器件大幅度减少，相应的IC制程成本也降低。

请参阅图3，在实施例一中，以S1上的子像素传递过程介绍Data的传输：G1打开，SW1打开时，S1将R子像素资料(1)通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将R子像素资料(2)通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将R子像素资料(3)通过SW3传输给面内的D5；G2打开，SW1打开时，S1将B子像素资料(4)通过SW1传输给面内的D1，SW1关闭，SW2打开时，S1将B子像素资料(5)通过SW2传输给面内的D3,SW1、SW2关闭，SW3打开时，S1将B子像素资料(6)通过SW3传输给面内的D5。G3与G4之间的子像素Layout与G1、G2之间一样，G3、G4打开时S1～S6上的子像素资料传输与G1、G2之间是一样的。S2～S6的子像素资料传输过程与S1的类似，在此不做叙述。

在实施例一中，S1以R/R/R/B/B/B的子像素资料重复在此显示屏内反复传输,S2以G/G/G/R/R/R的子像素资料重复在此显示屏内反复传输,S3以R/R/R/G/G/G的子像素资料重复在此显示屏内反复传输,S4以G/G/G/B/B/B的子像素资料重复在此显示屏内反复传输,S5以B/B/B/G/G/G的子像素资料重复在此显示屏内反复传输,S6以R/R/R/B/B/B的子像素资料重复在此显示屏内反复传输。由于子像素的特殊Layout使得SourceLine上子像素资料以每3个相同的子像素连续传输的特点，当在纯色画面时，可降低SourceLine上电压信号的电压高低变化频率，从而降低纯色画面的功耗。

图2至图7是单元序列的Data传输时序图，其中G3、G4打开时，SourceLine上传输的data资料与G1、G2打开时传输的是一样的，即G3、G4打开时重复G1、G2传输的子像素资料。

在以实施例一的基础进行结构的优化，使得一条数据线连接上下两行像素对中不同位置的子像素，这样可以提供更多的子像素传输方式。具体的，其中S1～S6是IC拉出来的SourceLine，D1～D18是显示屏面内的DataLine,实施例二通过对子像素进行特殊的Layout排列，使得显示屏可在列反转(ColumnInversion)的驱动下使显示屏显示点反转(DotInversion)驱动的dot显示效果。SW1、SW2、SW3是TFT开关，控制SourceLine上的子像素资料传输给对应的DataLine。显示屏的最左边及左右边是ColumnInversion的显示效果,如红色虚线框所示，其他区域的子像素显示效果为DotInversion的显示效果(实施例一和实施例二都可以采用ColumnInversion驱动)。

请参阅图8，在实施例二中，S1通过SW1与面内的D1相连，通过SW2与面内的D7相连，通过SW3与面内的D13相连；S2通过SW1与面内的D2相连，通过SW2与面内的D8相连，通过SW3与面内的D14相连；S3通过SW1与面内的D3相连，通过SW2与面内的D9相连，通过SW3与面内的D15相连；S4通过SW1与面内的D4相连，通过SW2与面内的D10相连，通过SW3与面内的D16相连；S5通过SW1与面内的D5相连，通过SW2与面内的D11相连，通过SW3与面内的D17相连；S6通过SW1与面内的D6相连，通过SW2与面内的D12相连，通过SW3与面内的D18相连。此单元序列是以G1～G4行子像素为单元序列传输子像素资料，根据显示屏分辨率不同，会重复传输图8至图14中的子像素资料。

在实施例二中，将以S1上的子像素资料传输介绍的驱动方式(可结合图9分析)：G1打开，SW1打开时，S1将R子像素资料(1)通过SW1传输给面内的D1；SW1关闭，SW2打开时，S1将R子像素资料(2)通过SW2传输给面内的D7；SW1、SW2关闭，SW3打开时，S1将R子像素资料(3)通过SW3传输给面内的D13；G2打开，SW1打开时，S1将B子像素资料(4)通过SW1传输给面内的D1；SW1关闭，SW2打开时，S1将B子像素资料(5)通过SW2传输给面内的D7；SW1、SW2关闭，SW3打开时，S1将B子像素资料(6)通过SW3传输给面内的D13；G3打开，SW1打开时，S1将R子像素资料(7)通过SW1传输给面内的D1；SW1关闭，SW2打开时，S1将R子像素资料(8)通过SW2传输给面内的D7；SW1、SW2关闭，SW3打开时，S1将R子像素资料(9)通过SW3传输给面内的D13；G4打开，SW1打开时，S1将G子像素资料(10)通过SW1传输给面内的D1；SW1关闭，SW2打开时，S1将G子像素资料(11)通过SW2传输给面内的D7；SW1、SW2关闭，SW3打开时，S1将G子像素资料(12)通过SW3传输给面内的D13。

综上所述，请参阅图9，在实施例二中，S1以R/R/R/B/B/B/R/R/R/G/G/G的子像素资料重复在此显示屏内反复传输。其他SourceLine传输子像素资料的原理与S1类似，只是传输的子像素资料序列不一样而已，其他子像素资料传输可参考图9的叙述。

在实施例二中，出了显示屏最左侧及左右侧是ColumnInversion的显示效果，其他区域均为Dot的显示效果，但是本专利采用的是ColumnInversion的省功耗驱动方式去达到Dot的显示效果，这样不仅提高了显示屏的显示品质，同时也节省了显示屏的功耗，延长了显示屏的寿命。

请参阅图9至图14，均为本专利单元序列的子像素资料传输时序图，图9在上文已进行说明解释，在此不叙述。图10至图14的Data传输时序图为：S2以G/G/G/R/R/R/B/B/B/G/G/G的子像素资料重复在此显示屏内反复传输；S3以R/R/R/G/G/G/R/R/R/B/B/B的子像素资料重复在此显示屏内反复传输；S4以G/G/G/B/B/B/R/R/R/B/B/B的子像素资料重复在此显示屏内反复传输；S5以B/B/B/G/G/G/G/G/G/R/R/R的子像素资料重复在此显示屏内反复传输；S6以R/R/R/B/B/B/G/G/G/B/B/B的子像素资料重复在此显示屏内反复传输。

由于SourceLine上的子像素至少有3个相同的子像素(S5上有6个相同的G子像素连续传输)连续传输的，当在纯色画面时，在一帧内SourceLine上的电压高低变化的频率变低，根据功耗的公式P＝1/2*f*C*U²，f为电压变化频率，当SourceLine的电压变化频率降低时，功耗P也会降低。

本实施例提供了一种显示屏结构的驱动方法，该驱动方法应用本实施例所述的一种显示屏结构，包括如下步骤：开启一行子像素的一条栅极线；

在一条栅极线打开期间，依次开启三条SW线。在第一条的SW线打开期间，驱动单元通过源极线将信号传输至位于第一列至第六列位置的数据线连接的子像素中，在第二条的SW线打开期间，驱动单元通过源极线将信号传输至位于第七列至第十二列位置的数据线连接的子像素中，在第三条的SW线打开期间，驱动单元通过源极线将信号传输至位于第十三列至第十八列位置的数据线连接的子像素中。

开启一行子像素的另一条栅极线。在另一条栅极线打开期间，依次开启三条SW线。在第一条的SW线打开期间，驱动单元通过源极线将信号传输至位于第一列至第六列位置的数据线连接的子像素中，在第二条的SW线打开期间，驱动单元通过源极线将信号传输至位于第七列至第十二列位置的数据线连接的子像素中，在第三条的SW线打开期间，驱动单元通过源极线将信号传输至位于第十三列至第十八列位置的数据线连接的子像素中。循环上述步骤驱动每一行的子像素。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (7)

1.一种优化功耗的显示屏结构，其特征在于，包括：多个像素单元和三条SW线，每个像素单元包含多个子像素、多条栅极线、十八条数据线、六条源极线；

像素单元包含多个子像素，像素单元的子像素阵列排布，包括多行的子像素，每个像素单元的子像素分为十八列子像素对，每列子像素对包含两列子像素；

每列子像素对的两列子像素中间设置有一条数据线，每条数据线连接有一个TFT开关，共十八个TFT开关，TFT开关的输出端与数据线连接，所有的TFT开关分为三组，按照列顺序，处在第一列至第六列位置划分为第一组，处在第七列至第十二列位置划分为第二组，处在第十三列至第十八列位置划分为第三组；

第一条的SW线与每个像素单元的第一组的TFT开关的栅极线连接，第二条的SW线与每个像素单元的第二组的TFT开关与栅极线连接，第三条的SW线与每个像素单元的第三组的TFT开关与栅极线连接，每一组的六个TFT开关的输入端分别与六条源极线一一连接；

每一行子像素包含上下两条栅极线，每条数据线用于连接每一行像素中的两个子像素，每条数据线连接的两个子像素分别通过所在行的两条栅极线中的一条与数据线连接。

2.根据权利要求1所述的一种优化功耗的显示屏结构，其特征在于，处在第一列子像素对的TFT开关、第七列子像素对的TFT开关和第十三列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第二列子像素对的TFT开关、第八列子像素对的TFT开关和第十四列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第三列子像素对的TFT开关、第九列子像素对的TFT开关和第十五列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第四列子像素对的TFT开关、第十列子像素对的TFT开关和第十六列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第五列子像素对的TFT开关、第十一列子像素对的TFT开关和第十六列子像素对的TFT开关的输入端分别与一条源极线连接；

处在第六列子像素对的TFT开关、第十二列子像素对的TFT开关和第十七列子像素对的TFT开关的输入端分别与一条源极线连接。

3.根据权利要求1所述的一种优化功耗的显示屏结构，其特征在于，一条数据线连接所在子像素对中的一个子像素，还连接另一子像素对中的一个子像素。

4.根据权利要求1所述的一种优化功耗的显示屏结构，其特征在于，一条数据线连接所在子像素对的两个子像素。

5.根据权利要求1所述的一种优化功耗的显示屏结构，其特征在于，还包括驱动单元，所述驱动单元与多条所述源极线相连。

6.根据权利要求1所述的一种优化功耗的显示屏结构，其特征在于，多个子像素以R、G、B的方式依次阵列排布。

7.一种优化功耗的显示屏结构的驱动方法，应用于权利要求1至6任意一项所述的一种优化功耗的显示屏结构，其特征在于，包括如下步骤：

开启一行子像素的一条栅极线；

在一条栅极线打开期间，依次开启三条SW线；

在第一条的SW线打开期间，驱动单元通过源极线将信号传输至位于第一列至第六列位置的数据线连接的子像素中，在第二条的SW线打开期间，驱动单元通过源极线将信号传输至位于第七列至第十二列位置的数据线连接的子像素中，在第三条的SW线打开期间，驱动单元通过源极线将信号传输至位于第十三列至第十八列位置的数据线连接的子像素中；

开启一行子像素的另一条栅极线；

在另一条栅极线打开期间，依次开启三条SW线；

在第一条的SW线打开期间，驱动单元通过源极线将信号传输至位于第一列至第六列位置的数据线连接的子像素中，在第二条的SW线打开期间，驱动单元通过源极线将信号传输至位于第七列至第十二列位置的数据线连接的子像素中，在第三条的SW线打开期间，驱动单元通过源极线将信号传输至位于第十三列至第十八列位置的数据线连接的子像素中；

循环上述步骤驱动每一行的子像素。

Images