JP2011008200A - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法 Download PDF

Info

Publication number
JP2011008200A
JP2011008200A JP2009154276A JP2009154276A JP2011008200A JP 2011008200 A JP2011008200 A JP 2011008200A JP 2009154276 A JP2009154276 A JP 2009154276A JP 2009154276 A JP2009154276 A JP 2009154276A JP 2011008200 A JP2011008200 A JP 2011008200A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
period
common connection
connection line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009154276A
Other languages
English (en)
Inventor
Werapong Jarupoonphol
ウィーラポン ジャルプーンポン
Takeya Takeuchi
剛也 竹内
Tomohiko Sato
友彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009154276A priority Critical patent/JP2011008200A/ja
Priority to US12/797,076 priority patent/US20100328285A1/en
Priority to CN201010212236.3A priority patent/CN101937658B/zh
Publication of JP2011008200A publication Critical patent/JP2011008200A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

【課題】高速駆動を行わなくても、フリッカを低減することの可能な液晶表示装置およびその駆動方法を提供する。
【解決手段】保持期間Ｔhにおいて、共通接続線駆動回路３５によって非選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに複数種類（２種類）の電圧が印加される。ＶHで書込みをしたフレーム期間においては、電圧Ｖpixは、保持期間Ｔhの前半において負の方向に変化し、その後、正の方向に変化する（図２６（Ａ））。ＶLで書込みをしたフレーム期間においても、電圧Ｖpixは、保持期間Ｔhの前半において負の方向に変化し、その後、正の方向に変化する（図２６（Ｂ））。
【選択図】図２６

Description

本発明は、アクティブマトリクス型の液晶表示装置およびその駆動方法に関する。
近年、液晶を用いた表示素子（液晶素子）を駆動することによって映像表示を行う液晶表示装置が広く活用されている。このような液晶表示装置では、ガラス等の基板間に封止した液晶層において、液晶分子の配列を変化させることにより光源からの光を透過、変調させて表示を行っている。
昨今では、表示画像の高精細化と高輝度化が進み、いままで重視されていなかった問題が顕在化してきた。その中で特に問題となっているのが、表示のちらつき（フリッカ）と消費電力の増大である。フリッカの悪化の原因の１つとして、高精細化に伴う画素容量の微小化により、画素回路からリークする電流の影響が大きくなったことが挙げられる。また、その他の要因としては、高精細化に伴う開口率の低下による輝度低下を補うために、光源の輝度を大きくしたことが挙げられる。消費電力の増大は、上で述べたように、開口率の低下による輝度低下を補うために光源の輝度を大きくしたためである。
特開平２−８３５８４号公報
フリッカを抑制する方法としては、例えば、製造プロセスや液晶材料を改善することが考えられる。しかし、そのようにした場合には、製造コストが増加したり、試作期間が延びたりするなどの問題があった。フリッカを抑制する他の方法としては、例えば、高速駆動することが考えられる（特許文献１参照）。しかし、そのようにした場合には、消費電力がますます増大し、液晶表示装置の商品価値を損なうという問題があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、高速駆動を行わなくても、フリッカを低減することの可能な液晶表示装置およびその駆動方法を提供することにある。
本発明の液晶表示装置は、画素アレイ部と、駆動回路部とを備えたものである。画素アレイ部は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置されると共に交差部に対応する走査線および信号線に接続された複数の画素回路とを有している。この画素アレイ部は、さらに、交差部に対応して行列状に配置されると共に交差部に対応する画素回路に接続された複数の液晶素子と、複数の液晶素子に行ごとに接続された複数の共通接続線とを有している。駆動回路部は、走査線駆動回路と、信号線駆動回路と、共通接続線駆動回路とを有している。走査線駆動回路は、複数の走査線に選択パルスを順次印加して、複数の液晶素子を走査線単位で順次選択するようになっている。信号線駆動回路は、映像信号に対応する信号電圧を、極性が１フレーム期間ごとに反転するように各信号線に印加して、選択対象の液晶素子への書き込みを行うようになっている。共通接続線駆動回路は、選択対象の液晶素子への書き込みが行われている書き込み期間に、極性が信号線の極性と逆になる電圧を選択対象の液晶素子に対応する共通接続線に印加するようになっている。ここで、駆動回路部は、各フレーム期間内の保持期間において一の液晶素子の電圧が下降する期間と上昇する期間とを有するように、画素回路を駆動するようになっている。
本発明の液晶表示装置の駆動方法は、上記画素アレイ部を備えると共に、上記走査線駆動回路、上記信号線駆動回路および上記共通接続線駆動回路を有する駆動回路部を備えた液晶表示装置において、駆動回路部を用いて、各フレーム期間内の保持期間において一の液晶素子の電圧が下降する期間と上昇する期間とを有するように、画素回路を駆動するものである。
本発明の液晶表示装置およびその駆動方法では、駆動回路部によって、各フレーム期間内の保持期間において一の液晶素子の電圧が下降する期間と上昇する期間とを有するように、画素回路が駆動される。これにより、保持期間を複数の期間に分割したときに、分割した各期間において、液晶素子に印加される電圧の平均値を互いに等しくすることが可能となる。
ここで、本発明の液晶表示装置およびその駆動方法において、共通接続線駆動回路が、例えば以下に示した駆動を行うことが可能である。すなわち、共通接続線駆動回路が、各フレーム期間内の保持期間において一の液晶素子の電圧が下降する期間と上昇する期間とを有するように、所定のフレーム期間内の保持期間において複数種類の電圧を複数の共通接続線に印加するようにしてもよい。このようにした場合には、それぞれの電圧が印加される全ての期間において、液晶素子に印加される電圧の平均値を互いに等しくすることが可能となる。
本発明の液晶表示装置およびその駆動方法によれば、保持期間を複数の期間に分割したときに、分割した各期間において、液晶素子に印加される電圧の平均値を互いに等しくすることができるようにした。これにより、高速駆動を行わなくても、フリッカを低減することが可能となる。また、フリッカレベルが仕様を満たす範囲内において低速駆動を行うことにより、さらに低消費電力化を実現することもできる。
本発明の第１の実施の形態に係る液晶表示装置の概略構成図である。 図１のサブピクセルの構成図である。 図１の液晶表示装置の動作の一例を表す波形図である。 図１の液晶表示装置の動作の一例を表す模式図である。 図４に続く動作を表す模式図である。 図５に続く動作を表す模式図である。 図１の液晶表示装置の動作の他の例を表す模式図である。 図３の波形図を状態図として表すものである。 図１の液晶表示装置の動作の第１変形例を表す状態図である。 図１の液晶表示装置の動作の第２変形例を表す状態図である。 図１の液晶表示装置の動作の第３変形例を表す状態図である。 図１の液晶表示装置の動作の第４変形例を表す状態図である。 図１の液晶表示装置の動作の第５変形例を表す状態図である。 図１の液晶表示装置の動作の第６変形例を表す状態図である。 図１の液晶表示装置の動作の第７変形例を表す状態図である。 図１の液晶表示装置の動作の第８変形例を表す波形図である。 図１の液晶表示装置の動作の第９変形例を表す状態図である。 図１７の状態図を詳細に表すものである。 図１の共通接続線駆動回路の一例を表す構成図である。 図１の共通接続線駆動回路の第１変形例を表す構成図である。 図１の共通接続線駆動回路の第２変形例を表す構成図である。 図１のサブピクセル内のリーク電流について説明するための概念図である。 図１のサブピクセル内のリーク電流について説明するための概念図である。 比較例に係る液晶表示装置の動作の一例を表す波形図である。 比較例に係る液晶表示装置の液晶素子に印加される電圧を説明するための波形図である。 図１の液晶表示装置の液晶素子に印加される電圧を説明するための波形図である。 本発明の第２の実施の形態に係る液晶表示装置の概略構成図である。 図２７のサブピクセルの構成図である。 図２７の液晶表示装置の動作の一例を表す波形図である。 図２７の液晶表示装置の動作の一例を表す模式図である。
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態(図１〜図２６)
・中間ノードに制御線が接続されていない例
２．第２の実施の形態（図２７〜図３０）
・中間ノードに制御線が接続されている例
＜第１の実施の形態＞
（概略構成）
図１は、本発明の第１の実施の形態に係る液晶表示装置１の概略構成を表したものである。この液晶表示装置１は、液晶表示パネル１０と、液晶表示パネル１０の背後に配置されたバックライト２０と、液晶表示パネル１０を駆動する駆動回路３０とを備えている。液晶表示パネル１０は、例えば、複数のサブピクセル１１Ｒ，１１Ｇ，１１Ｂがマトリクス状に配置された画素アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合うサブピクセル１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、サブピクセル１１Ｒ，１１Ｇ，１１Ｂの総称としてサブピクセル１１を適宜、用いるものとする。駆動回路３０は、例えば、映像信号処理回路３１、タイミング生成回路３２、信号線駆動回路３３、走査線駆動回路３４および共通接続線駆動回路３５を有している。
（画素アレイ部１３）
図２は、画素アレイ部１３内の回路構成の一例を表したものである。画素アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬとを有している。各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、複数のサブピクセル１１Ｒ，１１Ｇ，１１Ｂが行列状に配置されている。画素アレイ部１３は、さらに、列ごとのサブピクセル１１Ｒ，１１Ｇ，１１Ｂに対応して、複数の共通接続線ＣＯＭが１つずつ配置されている。
各サブピクセル１１は、例えば、図２に示したように、２つのトランジスタ１４，１５と、液晶素子１６とを有している。なお、２つのトランジスタ１４，１５が本発明の「画素回路」の一具体例に相当する。液晶素子１６は、例えば、駆動基板上に、共通電極、絶縁膜、画素電極、配向膜、液晶層、配向膜および透明基板を駆動基板側から順に有している。駆動基板は、例えば、ガラス基板上に、上記のトランジスタ１４、１５などが形成されたものである。共通電極は、１水平ライン（一の行）ごとに設けられた帯状の電極であり、１水平ラインに属する複数のサブピクセル１１に含まれる液晶素子１６に共通に用いられている。この共通電極が、例えば、上記の共通接続線ＣＯＭの一部を構成しており、共通接続線ＣＯＭと電気的に接続されている。絶縁膜は、共通電極と画素電極とを互いに絶縁分離するものであり、共通電極と画素電極との間に高さ方向の間隙を付与している。液晶層は、例えば、ＶＡ(Vertical Alignment)モードまたはＩＰＳ（In-Plane Switching）モードの液晶からなり、印加電圧により、バックライト２０からの射出光を透過または遮断する機能を有する。画素電極は、サブピクセル１１ごとの電極として機能するものであり、例えば、共通電極との非対向領域に配置されている。これにより、画素電極と共通電極との間に電圧が印加されると、液晶層内に横方向の電界が生じるようになっている。トランジスタ１４，１５は、例えば、電界効果型のＴＦＴ（Thin Film Transistor；薄膜トランジスタ）であり、チャネルを制御するゲートと、チャネル両端に設けられたソースおよびドレインとによって構成されている。トランジスタ１４，１５は、ｐ型トランジスタであってもよいし、ｎ型トランジスタであってもよい。
液晶素子１６の一端がトランジスタ１５のソースまたはドレインに接続されており、液晶素子１６の他端が共通接続線ＣＯＭに接続されている。トランジスタ１４，１５のゲートが走査線ＷＳＬに接続されており、トランジスタ１５のソースおよびドレインのうち液晶素子１６に未接続の方がトランジスタ１４のソースまたはドレインに接続されている。トランジスタ１４のソースおよびドレインのうちトランジスタ１５に未接続の方が信号線ＤＴＬに接続されている。ここで、１水平ラインに属する複数のサブピクセル１１では、例えば、トランジスタ１４，１５のゲートが共通の走査線ＷＳＬに接続されている。つまり、一の走査線ＷＳＬに接続された複数のサブピクセル１１は、一の走査線ＷＳＬに沿って一列に配置されている。
なお、図示しないが、１水平ラインにおいて、例えば、一のサブピクセル１１のトランジスタ１４，１５のゲートが各サブピクセル１１の両脇に設けられた２つの走査線ＷＳＬのうち一方の走査線ＷＳＬに接続されると共に、他のサブピクセル１１のトランジスタ１４，１５のゲートが各サブピクセル１１の両脇に設けられた２つの走査線ＷＳＬのうち他方の走査線ＷＳＬに接続されていてもよい。この場合に、一の走査線ＷＳＬに接続された複数のサブピクセル１１が、一の走査線ＷＳＬを挟んで互い違いに（ジグザグに）配置されていてもよい。この場合には、複数の液晶素子１６のうち一の走査線ＷＳＬによって選択される液晶素子１６は一の走査線ＷＳＬを挟んで互い違いに配置されていることになる。
（バックライト２０）
バックライト２０は、液晶表示パネル１０を背後から照明するものであり、例えば、導光板と、導光板の側面に配置された光源と、導光板の上面（光射出面）に配置された光学素子とを備えている。導光板は、光源からの光を導光板の上面に導くものであり、例えば、上面および下面の少なくとも一方の面に、所定のパターン化された形状を有しており、側面から入射した光を散乱し、均一化する機能を有している。光源は、線状光源であり、例えば、熱陰極管(ＨＣＦＬ；Hot Cathode Fluorescent Lamp)、冷陰極管(ＣＣＦＬ；Cold Cathode Fluorescent Lamp）、または複数のＬＥＤ（Light Emitting Diode）を一列に配置したものなどからなる。光学素子は、例えば、拡散板、拡散シート、レンズフィルム、偏光分離シートなどを積層して構成されたものである。なお、バックライト２０は、光源の直上に拡散板や他の光学素子を備えた直下型であってもよい。
（駆動回路３０）
次に、画素アレイ部１３の周辺に設けられた駆動回路３０内の各回路について、図１を参照して説明する。
映像信号処理回路３１は、外部から入力されたデジタルの映像信号３０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号線駆動回路３３に出力するものである。タイミング生成回路３２は、信号線駆動回路３３、走査線駆動回路３４および共通接続線駆動回路３５が連動して動作するように制御するものである。タイミング生成回路３２は、例えば、外部から入力された同期信号３０Ｂに応じて（同期して）、これらの回路に対して制御信号３２Ａを出力するようになっている。
信号線駆動回路３３は、映像信号処理回路３１から入力されたアナログの映像信号（映像信号３０Ａに対応する信号電圧）を、各信号線ＤＴＬに印加して、選択対象のサブピクセル１１に書き込むものである。信号線駆動回路３３は、例えば、映像信号３０Ａに対応する信号電圧Ｖsigを出力することが可能となっている。信号線駆動回路３３は、例えば、後述の図３、図６、図７に示したように、極性が基準電圧Ｖrefとの関係で１フレーム期間ごとに反転する信号電圧Ｖsigを各信号線ＤＴＬに印加して、選択対象のサブピクセル１１に書き込むフレーム反転駆動を行うことが可能となっている。フレーム反転駆動は、液晶素子１６の劣化を抑制するためのものであり、必要に応じて用いられる。さらに、信号線駆動回路３３は、例えば、後述の図３〜図６に示したように、極性が１Ｈ期間ごとに基準電圧Ｖrefとの関係で反転する信号電圧Ｖsigを各信号線ＤＴＬに印加して、信号電圧Ｖsigに対応する電圧を選択対象のサブピクセル１１に書き込む１Ｈ反転駆動を行うことも可能となっている。１Ｈ反転駆動は、液晶素子１６に印加する電圧の極性を反転させることに起因して、フレーム毎にフリッカが発生するのを抑制するためのものであり、必要に応じて用いられる。ここで、基準電圧Ｖrefは、例えば、０（ゼロ）ボルトとなっている。
走査線駆動回路３４は、制御信号３２Ａの入力に応じて（同期して）、複数の走査線に選択パルスを印加して、複数のサブピクセル１１を所望の単位で選択するものである。サブピクセル１１を選択する単位としては、例えば、１ライン、隣接する２ラインなど、必要に応じて種々の選択が可能である。また、ラインの選択は、順次選択であってもよいし、ランダム選択であってもよい。走査線駆動回路３４は、例えば、トランジスタ１５をオンさせるときに印加する電圧Ｖonと、トランジスタ１５をオフさせるときに印加する電圧Ｖoffとを出力することが可能となっている。ここで、電圧Ｖonは、トランジスタ１５のオン電圧以上の値（一定値）となっている。電圧Ｖoffは、トランジスタ１５のオン電圧よりも低い値（一定値）となっている。
次に、共通接続線駆動回路３５について説明する。図３は、液晶表示装置１の動作の一例を表すタイミングチャートである。図３には、ｎ−１フレーム期間、ｎフレーム期間およびｎ＋１フレーム期間における波形が示されている。なお、図３では、個々の走査線ＷＳＬ、共通接続線ＣＯＭおよびサブピクセル１１Ｒを区別するために、末尾に（ｉ）（１≦ｉ）が付されている。また、図３では、他のサブピクセル１１Ｇ，１１Ｂにおける信号波形が省略されている。
図４は、図３のｎ−１フレーム期間において、走査線ＷＳＬ（ｉ）にＶonを印加するタイミングでのサブピクセル１１の極性を模式的に表したものである。図５は、図３のｎ−１フレーム期間において、走査線ＷＳＬ（ｉ＋１）にＶonを印加するタイミングでのサブピクセル１１の極性を模式的に表したものである。図６は、図３のｎ−１フレーム期間において、サブピクセル１１Ｒ（ｉ−１）に対応する共通接続線ＣＯＭの電圧がＶ1からＶ2（後述）に変化した直後のサブピクセル１１の極性を模式的に表したものである。図７は、図３のｎフレーム期間において、サブピクセル１１Ｒ（ｉ−１）に対応する共通接続線ＣＯＭの電圧がＶ1からＶ2（後述）に変化した直後のサブピクセル１１の極性を模式的に表したものである。なお、図４〜図７には、信号線駆動回路３３が１Ｈ反転駆動を行うと共に、フレーム反転駆動を行っている場合のサブピクセル１１の極性が示されている。なお、図４、図５において、太枠で囲まれたサブピクセル１１は、走査線ＷＳＬ（ｉ）または走査線ＷＳＬ（ｉ＋１）によって選択されていることを意味している。また、図４〜図７において、細枠で囲まれたサブピクセル１１は、既に走査線ＷＳＬによる選択が終わっており、保持期間Ｔh中であることを意味している。また、図４、図５において、点線枠で囲まれたサブピクセル１１は、まだ走査線による選択がなされていないことを意味している。
ここで、上記の「サブピクセル１１の極性」とは、サブピクセル１１の電圧（図３中の破線）が、書込み期間Ｔw中の共通接続線ＣＯＭの電圧（ＶL，ＶH）（ＶL＜ＶH）との関係で、正であるか負であるかを意味するものである。例えば、図３に示したように、走査線ＷＳＬ（ｉ）にＶonが印加された時に、例えばサブピクセル１１Ｒ（１，ｉ）の電圧が電圧ＶHとの関係で負の電圧となっている。従って、この場合には、サブピクセル１１Ｒ（ｉ）が負の極性であると言う。一方、例えば、走査線ＷＳＬ（ｉ＋１）にＶonが印加された時に、サブピクセル１１Ｇ（ｉ＋１）に印加されている電圧は電圧ＶLとの関係で正の電圧となっている。従って、この場合には、サブピクセル１１Ｇ（ｉ＋１）が正の極性であると言う。
共通接続線駆動回路３５は、信号線駆動回路３３が１Ｈ反転駆動を行っている際に、共通電極（共通接続線ＣＯＭ）に供給する電圧の極性を所定のラインごとに反転させるコモン反転駆動を行うものである。具体的には、共通接続線駆動回路３５は、基準電圧Ｖrefに対する極性が信号線ＤＴＬの、基準電圧Ｖrefに対する極性と逆になる電圧を選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに印加するようになっている。例えば、図３〜図６に示したように、共通接続線駆動回路３５は、信号線ＤＴＬの、基準電圧Ｖrefに対する極性が正となっている場合には、基準電圧Ｖrefに対する極性が負となる電圧ＶLを共通接続線ＣＯＭに印加するようになっている。また、例えば、図３〜図６に示したように、共通接続線駆動回路３５は、信号線ＤＴＬの、基準電圧Ｖrefに対する極性が負となっている場合には、基準電圧Ｖrefに対する極性が正となる電圧ＶHを共通接続線ＣＯＭに印加するようになっている。
また、共通接続線駆動回路３５は、保持期間Ｔh中に、共通電極（共通接続線ＣＯＭ）に、電圧の互いに異なる複数種類の電圧を印加するようになっている。例えば、図３〜図６に示したように、共通接続線駆動回路３５は、保持期間Ｔh中に、２種類の電圧Ｖ1，Ｖ2（Ｖ1＞Ｖ2）を順次印加するようになっている。
共通接続線駆動回路３５は、保持期間Ｔh中に、互いに等しい電圧が印加される共通接続線ＣＯＭ同士を互いに電気的に接続する。例えば、図３、図６に示したように、共通接続線駆動回路３５は、保持期間Ｔh中に、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭのうち電圧Ｖ1を印加している共通接続線ＣＯＭ（ｉ），ＣＯＭ（ｉ＋１）を互いに電気的に接続する。また、例えば、図３、図６に示したように、共通接続線駆動回路３５は、保持期間Ｔh中に、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭのうち電圧Ｖ2を印加している共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１）を互いに電気的に接続する。なお、電圧Ｖ1と電圧Ｖ2とが大きく違わないことが好ましい。
なお、共通接続線駆動回路３５は、保持期間Ｔh中に、選択対象のサブピクセル１１に対応して配置された共通接続線ＣＯＭと、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭとを互いに電気的に分離する。例えば、図３、図５に示したように、共通接続線駆動回路３５は、保持期間Ｔh中に、電圧ＶLを印加している共通接続線ＣＯＭ（ｉ＋１）と、電圧Ｖ1を印加している共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１），ＣＯＭ（ｉ）とを互いに電気的に分離する。また、共通接続線駆動回路３５は、保持期間Ｔh中に、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭのうち互いに異なる電圧を印加している共通接続線ＣＯＭ同士も互いに電気的に分離する。例えば、図３、図６に示したように、共通接続線駆動回路３５は、保持期間Ｔh中に、電圧Ｖ1を印加している共通接続線ＣＯＭ（ｉ），ＣＯＭ（ｉ＋１）と、電圧Ｖ2を印加している共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１）とを互いに電気的に分離する。
さらに、本実施の形態では、共通接続線駆動回路３５は、図３、図６、図７に示したように、信号線駆動回路３３がフレーム反転駆動を行っている際に、共通電極（共通接続線ＣＯＭ）に供給する電圧の極性を１フレーム期間毎に反転させるコモン反転駆動を行うものでもある。例えば、図６、図７に示したように、共通接続線駆動回路３５は、ｎ−１フレーム期間が経過した時のサブピクセル１１の極性と、ｎフレーム期間が経過した時のサブピクセル１１の極性とが互いに逆になるように、１フレーム期間毎に、サブピクセル１１に印加する電圧の極性を反転させている。
ここで、保持期間Ｔh中の電圧の種類は、各フレーム期間で同一であることが好ましい。例えば、図３に示したように、書込み期間ＴwにＶHが印加されたフレーム期間（ＶHフレーム期間）と、書込み期間ＴwにＶLが印加されたフレーム期間（ＶLフレーム期間）とにおいて、保持期間Ｔh中の電圧の種類が互いに同一となっていることが好ましい。保持期間Ｔh中の電圧の数は、図８に示したように２つであってもよいし、図９に示したように３つ以上であってもよい。なお、図８は、図３の波形図を状態図として表したものである。図９は、図８と同様、波形図を状態図として表したものである。
保持期間Ｔh中の電圧の種類は、全てのフレーム期間で同一でなくてもよい。例えば、ＶHフレーム期間とＶLフレーム期間とにおいて、電圧の種類が互いに異なっていてもよい。具体的には、図１０に示したように、保持期間Ｔh中に２種類の電圧が順次印加されており、ＶHフレーム期間の保持期間Ｔhの２番目の電圧ＶBと、ＶLフレーム期間の保持期間Ｔhの２番目の電圧ＶAとが互いに異なっていてもよい。このとき、ＶHフレーム期間の保持期間Ｔhの１番目の電圧Ｖ1と、ＶLフレーム期間の保持期間Ｔhの１番目の電圧Ｖ1とが、互いに等しくなっていてもよいし、互いに異なっていてもよい。
また、保持期間Ｔh中の電圧の数が、全てのフレーム期間で同一でなくてもよい。例えば、トランジスタ１４，１５がｐ型トランジスタである場合には、図１１に示したように、ＶHフレーム期間の保持期間Ｔh中に２種類の電圧（Ｖ1，Ｖ2）が順次印加されており、ＶLフレーム期間の保持期間Ｔh中に１種類の電圧（Ｖ1）が印加されていてもよい。このとき、ＶLフレーム期間の保持期間Ｔh中に印加される電圧が、ＶHフレーム期間の保持期間Ｔh中の１番目の電圧と等しくなっていてもよい。また、例えば、トランジスタ１４，１５がｎ型トランジスタである場合には、図１２に示したように、ＶHフレーム期間の保持期間Ｔh中に１種類の電圧（Ｖ1）が印加されており、ＶLフレーム期間の保持期間Ｔh中に２種類の電圧（Ｖ1，Ｖ2）が順次印加されていてもよい。このとき、Ｖhフレーム期間の保持期間Ｔh中に印加される電圧（Ｖ1）が、ＶHフレーム期間の保持期間ＴL中の１番目の電圧（Ｖ1）と等しくなっていてもよい。
また、保持期間Ｔh中の電圧が複数ある場合に、保持期間Ｔhの当初において、書込み期間Ｔw中に印加される電圧（ＶH，ＶL）と等しい電圧がＡＣ的に（交互に）印加されていてもよい。例えば、図１３に示したように、ＶHフレーム期間では保持期間Ｔhの当初において、電圧がＶH、ＶL、ＶH、ＶL……と順次印加され、ＶLフレーム期間では保持期間Ｔhの当初において、電圧がＶL、ＶH、ＶL、ＶH、……と順次印加されていてもよい。
また、保持期間Ｔh中の電圧が複数ある場合に、保持期間Ｔh中の電圧を印加するタイミングは、例えば図３に示したように１フィールド期間内で１ラインごとに１Ｈずれていてもよい。また、保持期間Ｔh中の電圧が複数ある場合に、保持期間Ｔh中の電圧を印加するタイミングが、例えば図１４に示したように１フィールド期間内でｋライン（ｋは正の整数）ごとに同期していてもよい。このとき、走査タイミングは、ｋラインごとに１Ｈ×ｋだけずれていることが好ましい。また、共通接続線駆動回路３５が、所定のフレーム期間内の保持期間Ｔhにおいて種類の互いに等しい電圧（Ｖ2）を複数の共通接続線ＣＯＭに所望の単位ごとに（ｋラインごとに）、１Ｈ×ｋずつずらして順次印加することが好ましい。また、保持期間Ｔh中の電圧を印加するタイミングをｋラインごとに同期させる場合には、ＶHフレーム期間では保持期間Ｔh中の１番目の電圧をＶHとし、ＶLフレーム期間では保持期間Ｔh中の１番目の電圧をＶLとすることが好ましい。
また、特に自然画では、保持期間Ｔh中の電圧が複数ある場合に、一の電圧がフローティング電圧であってもよい。これは、自然画では、一の電圧がフローティング電圧となっていても、画質の劣化が視認されにくいからである。例えば、図１５に示したように、保持期間Ｔh中の１番目の電圧がフローティング電圧となっていてもよい。ただし、この場合には、共通接続線ＣＯＭが他の配線（例えば信号線ＤＴＬ）からのカップリングを受けやすくなるので、例えば、図１６に示したように、共通接続線ＣＯＭの電圧がカップリングに起因して波打つ。このとき、後述するように、フローティングされている共通接続線ＣＯＭ同士が共通接続線駆動回路３５によって互いに接続される。これにより、ある共通接続線ＣＯＭをフローティングすることにより、その共通接続線ＣＯＭがフローティングとなる直前に保持していた電荷が、既にフローティングされている他の共通接続線ＣＯＭに分配される。その結果、フローティングされている共通接続線ＣＯＭの電圧が波打ちながら、所定の電圧（例えば上述の電圧Ｖ1と同等の電圧）に収束していく。
また、例えば、保持期間Ｔh中の前半において、所定の電圧Ｖ1と、フローティング電圧とが共通接続線ＣＯＭに交互に印加されていてもよい。例えば、図１７、図１８に示したように、１Ｈ期間において、映像信号処理回路３１から映像信号３０Ａに対応する信号電圧が信号線ＤＴＬ（ｉ）に印加されているＯＮ期間（またはＯＮ期間を含む期間）の電圧がフローティング電圧となっており、それ以外の期間の電圧がＶ1となっていてもよい。なお、ＯＮ期間には、プリチャージ電圧が信号線ＤＴＬ（ｉ）に印加されている期間が含まれていてもよい。
次に、共通接続線駆動回路３５の内部構成について説明する。なお、以下では、保持期間Ｔh中の電圧の種類が２種類となっている場合の内部構成の一例について説明する。
共通接続線駆動回路３５は、例えば、図４に示したように、共通接続線ＣＯＭに電気的に接続されたスイッチング素子３６を有している。スイッチング素子３６は、共通接続線ＣＯＭごとに一つずつ設けられており、例えば、３つの出力端子を有している。スイッチング素子３６の１つ目の出力端子は、配線３６Ａに接続されており、配線３６Ａを介してパルス発生装置３７の出力端子に接続されている。スイッチング素子３６の２つ目の出力端子は、配線３６Ｂに接続されている。配線３６Ｂは、例えば、図４に示したように、定電圧回路３８の出力端子に接続されている。定電圧回路３８は、配線３６Ｂに所定の電圧Ｖ1を出力するようになっている。スイッチング素子３６の３つ目の出力端子は、配線３６Ｃに接続されている。配線３６Ｃは、例えば、図４に示したように、定電圧回路３９の出力端子に接続されている。定電圧回路３９は、配線３６Ｃに所定の電圧Ｖ2（＜Ｖ1）を出力するようになっている。
共通接続線駆動回路３５は、走査線ＷＳＬにＶonが印加され、オンしている（選択対象の）サブピクセル１１からなる水平ラインに対応して配置された共通接続線ＣＯＭをパルス発生装置３７の出力端子に接続する。例えば、図４に示したように、共通接続線駆動回路３５は、選択対象のサブピクセル１１Ｒ（ｉ），１１Ｇ（ｉ），１１Ｂ（ｉ）からなる１つの行に対応して配置された共通接続線ＣＯＭ（ｉ）を、スイッチング素子３６および配線３６Ａを介してパルス発生装置３７の出力に接続して、その電圧をＶHにする。また、例えば、図５に示したように、共通接続線駆動回路３５は、選択対象のサブピクセル１１Ｒ（ｉ＋１），１１Ｇ（ｉ＋１），１１Ｂ（ｉ＋１）からなる１つの行に対応して配置された共通接続線ＣＯＭ（ｉ＋１）を、スイッチング素子３６および配線３６Ａを介してパルス発生装置３７の出力に接続して、その電圧をＶLにする。
また、共通接続線駆動回路３５は、走査線ＷＳＬに電圧Ｖoffが印加され、オフしている（非選択対象の）サブピクセル１１からなる複数の水平ラインのうち、非選択の時間が所定の時間を経過していない水平ラインに対応して配置された共通接続線ＣＯＭを、非選択の時間が所定の時間を経過するまで配線３６Ｂに接続する。例えば、図３、図５に示したように、共通接続線駆動回路３５は、非選択対象のサブピクセル１１Ｒ（ｉ−２），１１Ｒ（ｉ−１），１１Ｒ（ｉ）からなる３つの行に対応して配置された共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１），ＣＯＭ（ｉ）を、スイッチング素子３６を介して配線３６Ｂに接続して、その電圧をＶ1する。
さらに、共通接続線駆動回路３５は、走査線ＷＳＬに電圧Ｖoffが印加され、オフしている（非選択対象の）サブピクセル１１からなる複数の水平ラインのうち、非選択の時間が所定の時間を経過した水平ラインに対応して配置された共通接続線ＣＯＭを配線３６Ｃに接続する。例えば、図３、図６に示したように、共通接続線駆動回路３５は、非選択対象のサブピクセル１１Ｒ（ｉ−２），１１Ｒ（ｉ−１）からなる２つの行に対応して配置された共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１）を、スイッチング素子３６を介して配線３６Ｃに接続して、その電圧をＶ2する。
なお、保持期間Ｔh中の電圧の種類が３種類以上となっている場合には、図示しないが、共通接続線駆動回路３５が、例えば、以下のような構成となっていればよい。すなわち、共通接続線駆動回路３５が、例えば、スイッチング素子３６と、パルス発生装置３７と、３種類以上の定電圧回路と、パルス発生装置３７に接続された配線３６Ａと、各定電圧回路に接続された配線とを備えていればよい。
また、共通接続線駆動回路３５は、定電圧回路３８，３９の代わりに、ロジック回路を備えていてもよい。例えば、図１９に示したように、共通接続線駆動回路３５は、定電圧源３８の代わりに、ロジック回路４１を備えていてもよい。また、図示しないが、共通接続線駆動回路３５が、共通接続線ＣＯＭの他端に、さらにもう１つ設けられていてもよい。
また、保持期間Ｔh中の電圧が複数ある場合に、そのうちの１つの電圧がフローティング電圧となっているときには、例えば、共通接続線駆動回路３５が、以下のような構成となっていればよい。すなわち、共通接続線駆動回路３５が、例えば、図２０に示したように、スイッチング素子３６と、パルス発生装置３７と、定電圧回路３９と、パルス発生装置３７に接続された配線３６Ａと、フローティング状態となっている配線３６Ｂと、定電圧回路３９に接続された配線３６Ｃとを備えていればよい。また、例えば、図２１に示したように、共通接続線駆動回路３５が、フローティング状態となっている配線３６Ｂとグラウンドとの間に高抵抗Ｒを備えていてもよい。このような場合には、配線３６Ｂを実質的にフローティングとみなすことが可能である。
次に、本実施の形態の液晶表示装置１の動作について説明する。なお、以下では、保持期間Ｔh中の電圧の種類が２種類となっている場合の動作について説明する。
（書込み期間Ｔw）
各フレーム期間の前半である書込み期間Ｔwにおいて、走査線駆動回路３４によって複数の走査線ＷＳＬに所望の単位で電圧Ｖonが印加され、トランジスタ１４，１５がオンする。さらに、信号線駆動回路３３によって信号電圧Ｖsigが各信号線ＤＴＬに印加されると共に、共通接続線駆動回路３５によって電圧ＶLまたは電圧ＶHが選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに印加される。
このとき、極性が１Ｈ期間ごと、かつ１フレーム期間ごとに基準電圧Ｖrefとの関係で反転する信号電圧Ｖsigが信号線駆動回路３３によって各信号線ＤＴＬに印加される（１Ｈ反転駆動、フレーム反転駆動）。さらに、各フレーム期間の書込み期間Ｔwにおいて、基準電圧Ｖrefに対する極性が信号線ＤＴＬの、基準電圧Ｖrefに対する極性と逆になる電圧が共通接続線駆動回路３５によって選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに印加される（コモン反転駆動）。これにより、書込み期間Ｔwにおいて、信号電圧Ｖsigに対応する電圧Ｖwが選択対象のサブピクセル１１に書き込まれる（図３参照）。ここで、本実施の形態では、電圧Ｖwの書込みに際して、１Ｈ反転駆動、フレーム反転駆動およびコモン反転駆動がなされている。これにより、サブピクセル１１に印加する信号電圧の振幅を小さくすることができ、消費電力を低く抑えることができる。
（保持期間Ｔh）
また、各フレーム期間の後半である保持期間Ｔhにおいて、走査線駆動回路３４によって非選択対象のサブピクセル１１に対応する走査線ＷＳＬに電圧Ｖoffが印加され、トランジスタ１４，１５がオフする。これにより、書込み期間Ｔw中に書き込まれた電圧Ｖwが非選択対象のサブピクセル１１において保持される。その結果、電圧Ｖwに対応する輝度で各サブピクセル１１が点灯する。
ところで、保持期間Ｔhの電圧Ｖwを保持期間Ｔhの間ずっと一定を保つことは、原理上、容易ではない。例えば、ＶHフレーム期間においては、図２、図２２（Ａ）に示したように、トランジスタ１４，１５がオフすると、トランジスタ１４とトランジスタ１５との接続点である中間ノードの電圧Ｖmidが負の方向に引っ張られるカップリングを受ける。これにより、電圧Ｖmidがトランジスタ１４，１５のオフ電圧に近い電圧となるので、液晶素子１６からトランジスタ１４，１５側に向かってリーク電流Ｉ1が流れると共に、信号線ＤＴＬからトランジスタ１４，１５側に向かってリーク電流Ｉ2が流れる。またＶHフレーム期間の書き込み直後においては、図２２（Ｂ）に示したように、液晶素子１６の電圧Ｖpixは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値（電圧Ｖsig-avg）よりも低いことから、信号線ＤＴＬからトランジスタ１４，１５側に向かってリーク電流Ｉ3が流れる。なお、電圧Ｖsig-avgは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値である。
また、例えば、ＶLフレーム期間においては、図２、図２３（Ａ）に示したように、トランジスタ１４，１５がオフすると、トランジスタ１４とトランジスタ１５との接続点である中間ノードの電圧Ｖmidが負の方向に引っ張られるカップリングを受ける。これにより、電圧Ｖmidがトランジスタ１４，１５のオフ電圧に近い電圧となるので、液晶素子１６からトランジスタ１４，１５側に向かってリーク電流Ｉ1が流れると共に、信号線ＤＴＬからトランジスタ１４，１５側に向かってリーク電流Ｉ2が流れる。またＶLフレーム期間の書き込み直後においては、図２３（Ｂ）に示したように、液晶素子１６の電圧Ｖpixは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値（電圧Ｖsig-avg）よりも高いことから、トランジスタ１４，１５側から信号線ＤＴＬに向かってリーク電流Ｉ3が流れる。なお、電圧Ｖsig-avgは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値である。
従って、例えば、図２４に示したように、保持期間Ｔhにおいて、共通接続線駆動回路３５によって非選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに一定の電圧が印加され続けた場合には、電圧Ｖpixは、図２５（Ａ），（Ｂ）に示したようになる。すなわち、ＶHフレーム期間においては、図２５（Ａ）に示したように、電圧Ｖpixは、保持期間Ｔhの前半において負の方向に変化し、その後、正の方向に変化する。このように、ＶHフレーム期間においては、保持期間Ｔhは、電圧Ｖpixが負の方向に変化する期間Ｔdを前半に有すると共に、電圧Ｖpixが正の方向に変化する期間Ｔuを後半に有している。一方、ＶLフレーム期間においては、図２５（Ｂ）に示したように、電圧Ｖpixは、保持期間Ｔhの前半・後半共に、負の方向に変化する。このように、ＶLフレーム期間においては、保持期間Ｔhは、電圧Ｖpixが負の方向に変化する期間Ｔdだけしか有していない。これは、共通接続線ＣＯＭの電圧Ｖ1の値をどのように調整したとしても、ＶLフレーム期間の保持期間Ｔhの前半と後半とにおいて、書き込まれた電圧Ｖwの平均値（液晶素子１６に印加された電圧の平均値）を等しくすることができないことを意味している。
なお、図２５（Ａ），（Ｂ）は、トランジスタ１４，１５がｎ型である場合の波形である。トランジスタ１４，１５がｐ型である場合には、保持期間Ｔhは、ＶHフレーム期間において、電圧Ｖpixが正の方向に変化する期間Ｔuだけしか有しておらず、ＶLフレーム期間において、電圧Ｖpixが負の方向に変化する期間Ｔdと、電圧Ｖpixが正の方向に変化する期間Ｔuとを有している。
一方、本実施の形態では、例えば、図３に示したように、保持期間Ｔhにおいて、共通接続線駆動回路３５によって非選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに複数種類（２種類）の電圧が印加される。これにより、電圧Ｖpixは、図２６（Ａ），（Ｂ）に示したようになる。すなわち、ＶHフレーム期間においては、図２６（Ａ）に示したように、電圧Ｖpixは、保持期間Ｔhの前半において負の方向に変化し、その後、正の方向に変化する。このように、ＶHフレーム期間においては、保持期間Ｔhは、電圧Ｖpixが負の方向に変化する期間Ｔdを前半に有すると共に、電圧Ｖpixが正の方向に変化する期間Ｔuを後半に有している。ＶLフレーム期間においても、図２６（Ｂ）に示したように、電圧Ｖpixは、保持期間Ｔhの前半において負の方向に変化し、その後、正の方向に変化する。このように、ＶLフレーム期間においても、保持期間Ｔhは、電圧Ｖpixが負の方向に変化する期間Ｔdを前半に有すると共に、電圧Ｖpixが正の方向に変化する期間Ｔuを後半に有している。従って、本実施の形態では、共通接続線ＣＯＭの電圧Ｖ1，Ｖ2の値を調整したり、印加期間（Ｔh1，Ｔh2）の長さを調整したりすることにより、ＶHフレーム期間およびＶLフレーム期間の双方の保持期間Ｔhの前半と後半とにおいて、書き込まれた電圧Ｖwの平均値（液晶素子１６に印加される電圧の平均値）を等しくすることができる。
言い換えると、本実施の形態では、各フレーム期間内の保持期間Ｔhにおいて一の液晶素子１６の電圧が下降する期間（Ｔd）と上昇する期間（Ｔu）とを有するように、サブピクセル１１が駆動される。さらに、一の種類の電圧（Ｖ1）が印加されている期間（Ｔh1）と他の種類の電圧（Ｖ2）が印加されている期間（Ｔh2）とにおいて、液晶素子１６に印加される電圧の平均値が互いに等しくなるように、複数種類（２種類）の電圧が複数の共通接続線ＣＯＭに印加される。
これにより、期間Ｔh1と期間Ｔh2とにおいて、サブピクセル１１の輝度を等しくすることができる。その結果、フリッカを低減することが可能となる。ところで、本実施の形態では、各フレーム期間の長さを従来の長さよりも短くする（つまりフレーム周波数を上げる）必要はないことから、高速駆動を行わなくても、フリッカを低減することが可能となる。また、フリッカレベルが仕様を満たす範囲内において低速駆動（低周波駆動）を行うことにより、さらに低消費電力化を実現することもできる。また、フリッカを低減することができることから、従来よりもバックライト２０の輝度を上げることができる。その結果、フリッカを抑えつつ、高コントラスト、高輝度などの高画質を実現することができる。また、本実施の形態では、サブピクセル１１の構成や形状に制約が加わることがないので、開口率が低下したり、製造プロセスで使用するマスクの数が増大したりする虞がない。
なお、本実施の形態において、保持期間Ｔh中の、共通接続線ＣＯＭの電圧の種類が、各フレーム期間で同一であっても、全てのフレーム期間で同一でなくても、ＶHフレーム期間およびＶLフレーム期間の双方の保持期間Ｔhにおいて、書き込まれた電圧Ｖwの平均値を等しくすることができる。また、保持期間Ｔh中の、共通接続線ＣＯＭの電圧の数が、全てのフレーム期間で同一でなくても、ＶHフレーム期間およびＶLフレーム期間の双方の保持期間Ｔhにおいて、書き込まれた電圧Ｖwの平均値を等しくすることができる。
また、本実施の形態では、保持期間Ｔh中に、選択対象のサブピクセル１１に対応して配置された共通接続線ＣＯＭと、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭとが互いに電気的に分離される。これにより、全てのサブピクセル１１に対して共通の電極を設けた場合と比べて、駆動時の容量を小さくすることができる。また、本実施の形態では、保持期間Ｔh中に、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭのうち互いに異なる電圧を印加している共通接続線ＣＯＭ同士も互いに電気的に分離される。これにより、非選択対象のサブピクセル１１において、互いに等しい電圧が印加されている共通接続線ＣＯＭ同士の間に、電圧差が発生しない。これにより、消費電力および光り抜けの双方を低く抑えつつ、共通接続線ＣＯＭの充放電を高速で行うことが可能となる。
なお、保持期間Ｔh中に印加される各種の電圧が互いに大きく違わないことが好ましい。このようにした場合には、互いに異なる電圧が印加された共通接続線ＣＯＭ同士の間に大きな横方向電界が生じなくなるので、この部分での光り抜けを低減することができる。
また、本実施の形態では、図６、図７に示したように、信号線駆動回路３３がフレーム反転駆動を行っている際に、共通電極（共通接続線ＣＯＭ）に供給する電圧の極性を１フレーム期間毎に反転させるコモン反転駆動が行われる。これにより、サブピクセル１１に印加する信号電圧の振幅を小さくすることができるので、消費電力をより一層、低く抑えることができる。
また、本実施の形態において、例えば、図１５〜図１８に示したように、共通接続線ＣＯＭを所定の間、フローティングにした場合には、信号線ＤＴＬと共通接続線ＣＯＭとの配線容量が劇的に小さくなる。その結果、消費電力をより一層、低く抑えることができる。
また、本実施の形態において、例えば、図１９に示したように、定電圧回路３８の代わりに、ロジック回路４１を設け、保持期間中の共通接続線ＣＯＭの電位がフローティングによって不安定となる期間（図１６中で波打っている期間）と、それ以外の期間（図１６中で波打っていない期間）とをロジック回路４１で制御するようにしてもよい。これにより、フローティングによる低消費電力化と、定電流源チャージによる低ノイズとの両メリットを得ることができる。
また、図示しないが、共通接続線駆動回路３５が、共通接続線ＣＯＭの他端に、さらにもう１つ設けられている場合には、共通接続線ＣＯＭの駆動能力を高めることができる。
＜第２の実施の形態＞
図２７は、本発明の第２の実施の形態に係る液晶表示装置２の概略構成を表したものである。図２８は、図２７の液晶表示装置２のサブピクセル１１の内部構成の一例を表したものである。この液晶表示装置２は、中間ノードに中間ノード線ＭＩＤが接続されている点と、中間ノード線ＭＩＤに中間ノード線駆動回路５１が接続されている点で、上記実施の形態の液晶表示装置１の構成と相違する。さらに、液晶表示装置２は、共通接続線駆動回路３５の代わりに共通接続線駆動回路５２が設けられている点で、上記実施の形態の液晶表示装置１の構成と相違する。そこで、以下では、上記実施の形態と共通の内容についての説明を省略し、上記実施の形態との相違点についての説明を主に行うものとする。
図２９は、液晶表示装置２の動作の一例を表すタイミングチャートである。図２９には、ｎ−１フレーム期間、ｎフレーム期間およびｎ＋１フレーム期間における波形が示されている。
液晶表示装置２は、上述したように、中間ノードに接続された中間ノード線ＭＩＤを備えている。この中間ノード線ＭＩＤは、図２８に示したように、配線容量１７を有している。また、液晶表示装置２は、上述したように、共通接続線駆動回路３５の代わりに共通接続線駆動回路５２を備えている。共通接続線駆動回路５２は、例えば、図２８に示したように、２Ｈ周期の矩形波を共通接続線ＣＯＭに印加するようになっている。ここで、共通接続線ＣＯＭは、上記実施の形態と同様、１水平ライン（一の行）ごとに設けられた帯状の電極であってもよいし、全てのサブピクセル１１に対応して設けられた板状の電極であってもよい。
また、液晶表示装置２は、上述したように、中間ノード線ＭＩＤに接続された中間ノード線駆動回路５１を備えている。中間ノード線駆動回路５１は、書込み期間Ｔwにおいて、例えば、図２９に示したように、中間ノード線ＭＩＤをフローティングにするようになっている。このとき、中間ノード線ＭＩＤは、同一ライン（行）への書き込み中に、電圧Ｖpixの変動を受けてカップリングするので、中間ノード線ＭＩＤの電圧が、ある電圧値を平均としてＡＣ的に揺れる（図示せず）。また、中間ノード線駆動回路５１は、例えば、図２９に示したように、保持期間Ｔh中に、２種類の電圧Ｖy，Ｖz（Ｖy＞Ｖz）を順次印加するようになっている。
中間ノード線駆動回路５１は、保持期間Ｔh中に、互いに等しい電圧が印加される中間ノード線ＭＩＤ同士を互いに電気的に接続する。例えば、図２９、図３０に示したように、中間ノード線駆動回路５１は、保持期間Ｔh中に、非選択対象のサブピクセル１１に対応して配置された複数の中間ノード線ＭＩＤのうち電圧Ｖyを印加している中間ノード線ＭＩＤ（ｉ），ＭＩＤ（ｉ＋１）を互いに電気的に接続する。また、例えば、図２９、図３０に示したように、中間ノード線駆動回路５１は、保持期間Ｔh中に、非選択対象のサブピクセル１１に対応して配置された複数の中間ノード線ＭＩＤのうち電圧Ｖzを印加している中間ノード線ＭＩＤ（ｉ−２），ＭＩＤ（ｉ−１）を互いに電気的に接続する。
中間ノード線駆動回路５１は、例えば、図３０に示したように、中間ノード線ＭＩＤに電気的に接続されたスイッチング素子５３を有している。スイッチング素子５３は、中間ノード線ＭＩＤごとに一つずつ設けられており、例えば、３つの出力端子を有している。スイッチング素子５３の１つ目の出力端子は、フローティングされた配線５３Ａに接続されている。スイッチング素子５３の２つ目の出力端子は、配線５３Ｂに接続されている。配線５３Ｂは、例えば、図３０に示したように、定電圧回路５４の出力端子に接続されている。定電圧回路５４は、配線５３Ｂに所定の電圧Ｖyを出力するようになっている。スイッチング素子５３の３つ目の出力端子は、配線５３Ｃに接続されている。配線５３Ｃは、例えば、図３０に示したように、定電圧回路５５の出力端子に接続されている。定電圧回路５５は、配線５３Ｃに所定の電圧Ｖz（＜Ｖy）を出力するようになっている。
中間ノード線駆動回路５１は、走査線ＷＳＬにＶonが印加され、オンしている（選択対象の）サブピクセル１１からなる水平ラインに対応して配置された中間ノード線ＭＩＤをフローティングされた配線５３Ａに接続して、その電圧をＶxにする。
また、中間ノード線駆動回路５１は、走査線ＷＳＬに電圧Ｖoffが印加され、オフしている（非選択対象の）サブピクセル１１からなる複数の水平ラインのうち、非選択の時間が所定の時間を経過していない水平ラインに対応して配置された中間ノード線ＭＩＤを、非選択の時間が所定の時間を経過するまで配線５３Ｂに接続して、その電圧をＶyにする。さらに、中間ノード線駆動回路５１は、走査線ＷＳＬに電圧Ｖoffが印加され、オフしている（非選択対象の）サブピクセル１１からなる複数の水平ラインのうち、非選択の時間が所定の時間を経過した水平ラインに対応して配置された中間ノード線ＭＩＤを配線５３Ｃに接続して、その電圧をＶzにする。
なお、中間ノード線駆動回路５１が、スイッチング素子５３の代わりに２つの出力端子を有するスイッチング素子を備え、さらに、中間ノード線駆動回路５１から配線５３Ａが省略されていてもよい。この場合には、中間ノード線駆動回路５１は、スイッチング素子５３の一の出力端子を配線５３Ａに接続する代わりに、スイッチング素子の２つの出力端子を開放（オープン）にすればよい。
また、保持期間Ｔh中の電圧の種類が３種類以上となっている場合には、図示しないが、中間ノード線駆動回路５１が、例えば、以下のような構成となっていればよい。すなわち、中間ノード線駆動回路５１が、例えば、スイッチング素子５３と、３種類以上の定電圧回路と、フローティングされた配線５３Ａと、各定電圧回路に接続された配線とを備えていればよい。また、中間ノード線駆動回路５１は、定電圧回路５４，５５の代わりに、ロジック回路を備えていてもよい。
ところで、本実施の形態では、例えば、図２９に示したように、保持期間Ｔhにおいて、中間ノード線駆動回路５１によって非選択対象のサブピクセル１１に対応する中間ノード線ＭＩＤに複数種類（２種類）の電圧が印加される。これにより、電圧Ｖpixは、図２６（Ａ），（Ｂ）に示した波形と同様の波形となる。すなわち、ＶHフレーム期間においては、図２６（Ａ）に示したように、電圧Ｖpixは、保持期間Ｔhの前半において負の方向に変化し、その後、正の方向に変化する。このように、ＶHフレーム期間においては、保持期間Ｔhは、電圧Ｖpixが負の方向に変化する期間Ｔdを前半に有すると共に、電圧Ｖpixが正の方向に変化する期間Ｔuを後半に有している。ＶLフレーム期間においても、図２６（Ｂ）に示したように、電圧Ｖpixは、保持期間Ｔhの前半において負の方向に変化し、その後、正の方向に変化する。このように、ＶLフレーム期間においても、保持期間Ｔhは、電圧Ｖpixが負の方向に変化する期間Ｔdを前半に有すると共に、電圧Ｖpixが正の方向に変化する期間Ｔuを後半に有している。従って、本実施の形態では、中間ノード線ＭＩＤの電圧Ｖy，Ｖzの値を調整したり、電圧Ｖy，Ｖzの印加期間の長さを調整したりすることにより、ＶHフレーム期間およびＶLフレーム期間の双方の保持期間Ｔhの前半と後半とにおいて、書き込まれた電圧Ｖwの平均値（液晶素子１６に印加される電圧の平均値）を等しくすることができる。
言い換えると、本実施の形態では、各フレーム期間内の保持期間Ｔhにおいて一の液晶素子１６の電圧が下降する期間（Ｔd）と上昇する期間（Ｔu）とを有するように、サブピクセル１１が駆動される。さらに、一の種類の電圧（Ｖ1）が印加されている期間（Ｔh1）と他の種類の電圧（Ｖ2）が印加されている期間（Ｔh2）とにおいて、液晶素子１６に印加される電圧の平均値が互いに等しくなるように、複数種類（２種類）の電圧が複数の中間ノード線ＭＩＤに印加される。
これにより、期間Ｔh1と期間Ｔh2とにおいて、サブピクセル１１の輝度を等しくすることができる。その結果、フリッカを低減することが可能となる。ところで、本実施の形態でも、各フレーム期間の長さを従来の長さよりも短くする（つまりフレーム周波数を上げる）必要はないことから、高速駆動を行わなくても、フリッカを低減することが可能となる。また、高速駆動を行わない場合には、フリッカを低減することができるだけでなく、消費電力の増大も抑えることができる。また、フリッカを低減することができることから、従来よりもバックライト２０の輝度を上げることができる。その結果、フリッカを抑えつつ、高コントラスト、高輝度などの高画質を実現することができる。また、本実施の形態では、サブピクセル１１の構成や形状に制約が加わることがないので、開口率が低下したり、製造プロセスで使用するマスクの数が増大したりする虞がない。
なお、本実施の形態において、保持期間Ｔh中の、中間ノード線ＭＩＤの電圧の種類が、各フレーム期間で同一であっても、全てのフレーム期間で同一でなくても、ＶHフレーム期間およびＶLフレーム期間の双方の保持期間Ｔhにおいて、書き込まれた電圧Ｖwの平均値を等しくすることができる。また、保持期間Ｔh中の、中間ノード線ＭＩＤの電圧の数が、全てのフレーム期間で同一でなくても、ＶHフレーム期間およびＶLフレーム期間の双方の保持期間Ｔhにおいて、書き込まれた電圧Ｖwの平均値を等しくすることができる。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能なものである。例えば、上記実施の形態では、保持期間Ｔh中に、共通接続線ＣＯＭや中間ノード線ＭＩＤに印加する電圧が、ＤＣ電圧となっていたが、ＤＣ成分を含むＡＣ電圧であってもよい。
１，２…液晶表示装置、１０…液晶表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…サブピクセル、１２…画素、１３…画素アレイ部、１４，１５…トランジスタ、１６…液晶素子、１７…配線容量、２０…バックライト、３０…駆動回路、３０Ａ…映像信号、３０Ｂ…同期信号、３１…映像信号処理回路、３２…タイミング生成回路、３２Ａ…制御信号、３３…信号線駆動回路、３４…走査線駆動回路、３５，５２…共通接続線駆動回路、３６，５３…スイッチング素子、３６Ａ，３６Ｂ，３６Ｃ，５３Ａ，５３Ｂ，５３Ｃ…配線、３７…パルス発生装置、３８，３９，５４，５５…定電圧回路、５１…中間ノード線駆動回路、４１…ロジック回路、ＣＯＭ…共通接続線、ＤＴＬ…信号線、ＭＩＤ…中間ノード線、ＷＳＬ…走査線。

Claims (8)

  1. 行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置されると共に前記交差部に対応する走査線および信号線に接続された複数の画素回路と、前記交差部に対応して行列状に配置されると共に前記交差部に対応する画素回路に接続された複数の液晶素子と、前記複数の液晶素子に行ごとに接続された複数の共通接続線とを有する画素アレイ部と、
    前記複数の走査線に選択パルスを順次印加して、前記複数の液晶素子を走査線単位で順次選択する走査線駆動回路と、映像信号に対応する信号電圧を、極性が１フレーム期間ごとに反転するように各信号線に印加して、選択対象の液晶素子への書き込みを行う信号線駆動回路と、選択対象の液晶素子への書き込みが行われている書き込み期間に、極性が前記信号線の極性と逆になる電圧を選択対象の液晶素子に対応する共通接続線に印加する共通接続線駆動回路とを有する駆動回路部と
    を備え、
    前記駆動回路部は、各フレーム期間内の保持期間において一の液晶素子の電圧が下降する期間と上昇する期間とを有するように、前記画素回路を駆動する
    液晶表示装置。
  2. 前記共通接続線駆動回路は、各フレーム期間内の保持期間において一の液晶素子の電圧が下降する期間と上昇する期間とを有するように、所定のフレーム期間内の保持期間において複数種類の電圧を前記複数の共通接続線に印加する
    請求項１に記載の液晶表示装置。
  3. 前記複数種類の電圧のうち一の電圧は、フローティング電圧である
    請求項２に記載の液晶表示装置。
  4. 前記共通接続線駆動回路は、所定のフレーム期間内の保持期間の当初において、前記書き込み期間に選択対象の液晶素子に対応する共通接続線に印加される電圧と等しい電圧をＡＣ的に前記複数の共通接続線に印加する
    請求項２に記載の液晶表示装置。
  5. 前記複数種類の電圧は、ＤＣ成分を含むＡＣ電圧、またはＤＣ電圧である
    請求項２に記載の液晶表示装置。
  6. 前記共通接続線駆動回路は、所定のフレーム期間内の保持期間において種類の互いに等しい電圧を前記複数の共通接続線に所望の単位ごとに印加する
    請求項２に記載の液晶表示装置。
  7. 前記共通接続線駆動回路は、一の種類の電圧が印加されている期間と他の種類の電圧が印加されている期間とにおいて、液晶素子に印加される電圧の平均値が互いに等しくなるように、前記複数種類の電圧を前記複数の共通接続線に印加する
    請求項２ないし請求項６のいずれか一項に記載の液晶表示装置。
  8. 行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置されると共に前記交差部に対応する走査線および信号線に接続された複数の画素回路と、前記交差部に対応して行列状に配置されると共に前記交差部に対応する画素回路に接続された複数の液晶素子と、前記複数の液晶素子に行ごとに接続された複数の共通接続線とを有する画素アレイ部と、
    前記複数の走査線に選択パルスを順次印加して、前記複数の液晶素子を走査線単位で順次選択する走査線駆動回路と、映像信号に対応する信号電圧を、極性が１フレーム期間ごとに反転するように各信号線に印加して、選択対象の液晶素子への書き込みを行う信号線駆動回路と、選択対象の液晶素子への書き込みが行われている書き込み期間に、極性が前記信号線の極性と逆になる電圧を選択対象の液晶素子に対応する共通接続線に印加する共通接続線駆動回路とを有する駆動回路部と
    を備えた液晶表示装置において、前記駆動回路部を用いて、各フレーム期間内の保持期間において一の液晶素子の電圧が下降する期間と上昇する期間とを有するように、前記画素回路を駆動する
    液晶表示装置の駆動方法。
JP2009154276A 2009-06-29 2009-06-29 液晶表示装置およびその駆動方法 Pending JP2011008200A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009154276A JP2011008200A (ja) 2009-06-29 2009-06-29 液晶表示装置およびその駆動方法
US12/797,076 US20100328285A1 (en) 2009-06-29 2010-06-09 Liquid crystal display apparatus and method of driving liquid crystal display apparatus
CN201010212236.3A CN101937658B (zh) 2009-06-29 2010-06-22 液晶显示设备以及驱动液晶显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009154276A JP2011008200A (ja) 2009-06-29 2009-06-29 液晶表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
JP2011008200A true JP2011008200A (ja) 2011-01-13

Family

ID=43380178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009154276A Pending JP2011008200A (ja) 2009-06-29 2009-06-29 液晶表示装置およびその駆動方法

Country Status (3)

Country Link
US (1) US20100328285A1 (ja)
JP (1) JP2011008200A (ja)
CN (1) CN101937658B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5801734B2 (ja) 2012-03-01 2015-10-28 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP2016009029A (ja) * 2014-06-23 2016-01-18 シャープ株式会社 表示駆動装置、表示装置、表示駆動方法
US10796651B2 (en) * 2018-09-13 2020-10-06 Chongqing Hkc Optoelectronics Technology Co., Ltd. Driving method and device of display panel, and display device
KR20210045805A (ko) 2019-10-17 2021-04-27 엘지디스플레이 주식회사 저속 구동을 위한 영상 표시장치와 그 구동방법
KR20210085875A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 저속 구동 가능한 영상 표시장치와 그 구동방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6488495A (en) * 1987-09-29 1989-04-03 Matsushita Electric Ind Co Ltd Driving of display device
JP2009251608A (ja) * 2008-04-04 2009-10-29 Sony United Kingdom Ltd 液晶ディスプレイモジュール及び液晶ディスプレイ駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940009734A (ko) * 1992-10-29 1994-05-24 카나이 쯔또무 매트릭스형 표시장치 및 그 구동방법
JP3042493B2 (ja) * 1998-05-13 2000-05-15 日本電気株式会社 液晶表示装置およびその駆動方法
TW573290B (en) * 2000-04-10 2004-01-21 Sharp Kk Driving method of image display apparatus, driving apparatus of image display apparatus, and image display apparatus
JP4123711B2 (ja) * 2000-07-24 2008-07-23 セイコーエプソン株式会社 電気光学パネルの駆動方法、電気光学装置、および電子機器
JP3868826B2 (ja) * 2002-02-25 2007-01-17 シャープ株式会社 画像表示装置の駆動方法および画像表示装置の駆動装置
KR100672643B1 (ko) * 2003-12-30 2007-01-24 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치의 공통 전압 구동회로
JPWO2006059695A1 (ja) * 2004-12-02 2008-06-05 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置および表示制御方法
US8358292B2 (en) * 2005-08-01 2013-01-22 Sharp Kabushiki Kaisha Display device, its drive circuit, and drive method
EP2128850A4 (en) * 2007-02-09 2011-02-23 Sharp Kk DISPLAY DEVICE, CONTROL CIRCUIT, AND CONTROL METHOD
JP4382839B2 (ja) * 2007-08-09 2009-12-16 統▲宝▼光電股▲分▼有限公司 アクティブマトリクス型液晶表示装置の駆動方法
KR100938897B1 (ko) * 2008-02-11 2010-01-27 삼성모바일디스플레이주식회사 액정표시장치 및 그 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6488495A (en) * 1987-09-29 1989-04-03 Matsushita Electric Ind Co Ltd Driving of display device
JP2009251608A (ja) * 2008-04-04 2009-10-29 Sony United Kingdom Ltd 液晶ディスプレイモジュール及び液晶ディスプレイ駆動方法

Also Published As

Publication number Publication date
CN101937658A (zh) 2011-01-05
US20100328285A1 (en) 2010-12-30
CN101937658B (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
KR101703875B1 (ko) 액정표시장치 및 그 구동방법
US7567228B1 (en) Multi switch pixel design using column inversion data driving
CN103558720B (zh) 阵列基板及其驱动方法、液晶显示器
US8907883B2 (en) Active matrix type liquid crystal display device and drive method thereof
TWI397734B (zh) 液晶顯示器及其驅動方法
US8587580B2 (en) Liquid crystal display
KR20040020032A (ko) 액정 표시 장치
US20060187164A1 (en) Liquid crystal display device performing dot inversion and method of driving the same
JP5306926B2 (ja) 液晶表示装置
JP2008089649A (ja) 表示装置の駆動方法及び表示装置
US20060170639A1 (en) Display control circuit, display control method, and liquid crystal display device
JP2011164588A (ja) 液晶ディスプレイおよびその駆動方法
JP2010256466A (ja) 液晶表示装置およびその駆動方法
JP2009251608A (ja) 液晶ディスプレイモジュール及び液晶ディスプレイ駆動方法
TWI408648B (zh) 液晶顯示器之驅動方法
JP2011008200A (ja) 液晶表示装置およびその駆動方法
JP2005338152A (ja) 表示装置および表示装置の駆動方法
US20080158125A1 (en) Liquid crystal display device
WO2009148006A1 (ja) 表示装置
JP4975322B2 (ja) アクティブマトリクス型液晶表示装置およびその制御方法
JP2005250034A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
KR100898789B1 (ko) 액정표시장치의 구동방법
KR20050000991A (ko) 액정표시장치 및 그 구동방법
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
WO2013035623A1 (ja) 液晶表示装置およびその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001