JP3042493B2 - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法

Info

Publication number
JP3042493B2
JP3042493B2 JP10130558A JP13055898A JP3042493B2 JP 3042493 B2 JP3042493 B2 JP 3042493B2 JP 10130558 A JP10130558 A JP 10130558A JP 13055898 A JP13055898 A JP 13055898A JP 3042493 B2 JP3042493 B2 JP 3042493B2
Authority
JP
Japan
Prior art keywords
mos transistor
liquid crystal
type mos
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10130558A
Other languages
English (en)
Other versions
JPH11326946A (ja
Inventor
秀樹 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10130558A priority Critical patent/JP3042493B2/ja
Priority to US09/290,579 priority patent/US7079101B1/en
Priority to TW088106287A priority patent/TW563077B/zh
Priority to KR1019990016869A priority patent/KR100346001B1/ko
Publication of JPH11326946A publication Critical patent/JPH11326946A/ja
Application granted granted Critical
Publication of JP3042493B2 publication Critical patent/JP3042493B2/ja
Priority to US11/432,467 priority patent/US20060232504A1/en
Priority to US11/432,463 priority patent/US20060232503A1/en
Priority to US11/432,602 priority patent/US20060232505A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プロジェクタ、ノ
ートＰＣ、モニタ等に用いられるアクティブマトリクス
型液晶表示装置およびその駆動方法に関するものであ
る。
【０００２】
【従来の技術】マルチメディア時代の進展とともに、液
晶表示装置は、プロジェクタ装置に用いられている小型
のものから、ノートＰＣ、モニタ等に用いられている大
型のものまで、急速に普及が進んできている。特に、薄
膜トランジスタで駆動するアクティブマトリクス型液晶
表示装置は、単純マトリクス型液晶表示装置に比べて、
高解像度、高画質が得られることから、液晶表示装置の
主流となっている。
【０００３】図５９は、従来のアクティブマトリクス型
液晶表示装置の１画素分の等価回路の例を示したもので
ある。同図に示すように、アクティブマトリクス型液晶
表示装置の画素は、ゲート電極が走査線５９０１に接続
され、ソース電極及びドレイン電極の一方が信号線５９
０２に接続され、ソース電極及びドレイン電極の他方が
画素電極５９０３に接続されたＭＯＳ型トランジスタ
（Ｑｎ）（以下トランジスタ（Ｑｎ）と記す。）５９０
４と、その画素電極５９０３と蓄積容量電極５９０５と
の間に形成された蓄積容量５９０６と、画素電極５９０
３と対向電極Ｖｃｏｍ５９０７との間に挟まれた液晶５
９０８とで構成されている。現在、液晶表示装置の大き
な応用市場を形成しているノートＰＣでは、通常、トラ
ンジスタ（Ｑｎ）５９０４として、アモルファスシリコ
ン薄膜トランジスタ（以下ａ−ＳｉＴＦＴと記す。）又
はポリシリコン薄膜トランジスタ（以下ｐ-ＳｉＴＦＴ
と記す。）が用いられ、また、液晶材料としては、ツイ
スティドネマティック液晶（以下ＴＮ液晶と記す。）が
用いられている。図６０は、ＴＮ液晶の等価回路を示し
たものである。図に示すように、ＴＮ液晶の等価回路
は、液晶の容量成分Ｃｐｉｘと、抵抗Ｒｒおよび容量Ｃ
ｒとを並列に接続した回路で表すことができる。ここ
で、抵抗Ｒｒおよび容量Ｃｒは液晶の応答時定数を決定
する成分である。
【０００４】このようなＴＮ液晶を、図５９に示した画
素回路構成により駆動した場合の、ゲート走査電圧Ｖ
ｇ、データ信号電圧Ｖｄ、画素電極５９０３の電圧（以
下画素電圧と記す。）Ｖｐｉｘのタイミングチャートを
図６１に示す。図に示すように、ゲート走査電圧Ｖｇが
水平走査の期間、ハイレベルＶｇＨとなることによっ
て、トランジスタ（Ｑｎ）５９０４はオン状態となり、
信号線に入力されているデータ信号Ｖｄがトランジスタ
（Ｑｎ）５９０４を経由して画素電極５９０３に転送さ
れる。ＴＮ液晶は、通常、電圧無印加時に光が透過する
モード、いわゆるノーマリー・ホワイトモードで動作す
る。ここでは、データ信号Ｖｄとして、ＴＮ液晶を通し
た光透過率が高くなる電圧を数フィールドに渡って印加
している。水平走査期間が終了し、ゲート走査電圧Ｖｇ
がローレベルとなると、トランジスタ（Ｑｎ）５９０４
はオフ状態となり、画素電極５９０３に転送されたデー
タ信号は蓄積容量５９０６、および液晶の容量Ｃｐｉｘ
により保持される。この際、画素電圧Ｖｐｉｘは、トラ
ンジスタ（Ｑｎ）５９０４がオフ状態になる時刻におい
て、トランジスタ（Ｑｎ）５９０４のゲート・ソース間
容量を経由してフィードスルー電圧と呼ばれる電圧シフ
トを起こす。図には、Ｖｆ１、Ｖｆ２、Ｖｆ３で示され
ており、この電圧シフトＶｆ１〜Ｖｆ３の量は、蓄積容
量５９０６の値を大きく設計することにより小さくする
ことができる。画素電圧Ｖｐｉｘは、次のフィールド期
間において、再びゲート走査電圧Ｖｇがハイレベルとな
り、トランジスタ（Ｑｎ）５９０４が選択されるまで保
持される。保持された画素電圧Ｖｐｉｘに応じて、ＴＮ
液晶がスイッチングし、光透過率Ｔ１で示したように、
液晶透過光は暗い状態から明るい状態へ遷移する。この
際、図６１に示すように、保持期間において、画素電圧
Ｖｐｉｘは、各フィールドで、それぞれ△Ｖ１、△Ｖ
２、△Ｖ３だけ変動する。これは、液晶の応答にしたが
って、液晶の容量が変化することに起因している。通
常、この変動ができるだけ小さくなるように、蓄積容量
５９０６を画素容量Ｃｐｉｘに対し、２〜３倍以上の大
きな値で設計される。以上説明したようにして、図５９
に示した画素回路構成によってＴＮ液晶を駆動すること
ができる。
【０００５】しかしながら、図６１に示した光透過率の
変化に示すように、ＴＮ液晶の応答時間は通常３０〜１
００ｍｓｅｃと大きく、高速に移動する物体を表示した
場合には残像が生じ、鮮明な表示ができないという問題
がある。また、ＴＮ液晶は、視野角が狭いという問題も
有している。そのため、最近では、高速、広視野角を提
供できる、分極を有する液晶材料およびそれら液晶材料
を用いた液晶表示装置の研究開発が活発に行われてい
る。分極を有する高速液晶の等価回路は、図６２に示す
ように、抵抗Ｒｓｐと容量Ｃｓｐを直列に接続した回路
と、分極の回転によって変化しない高周波画素容量Ｃｐ
ｉｘとを並列に接続した回路で表すことができる。等価
回路の構成としては、先に図６０で示したＴＮ液晶の等
価回路と同様であるが、液晶の応答時間を決める抵抗Ｒ
ｓｐと容量Ｃｓｐが、ＴＮ液晶とは異なり、分極の応答
に関与した成分であることを区別するため、別の図とし
て示した。
【０００６】このような分極を有する液晶材料として
は、強誘電性液晶、反強誘電性液晶、無閾反強誘電性液
晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、単安定
強誘電性液晶等があげられる。それら液晶材料の中で、
特に、無閾反強誘電性液晶を用いた液晶表示装置は、高
速、広視野角であるだけでなく、図５９に示したような
アクティブマトリクス型の駆動を用いることにより階調
表示も可能であることが、例えば、ジャパン・ジャーナ
ル・オブ・アプライド・フィジックス、３６巻、７２０
頁（Ｊａｐａｎ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ、Ｖｏｌｕｍｅ３６ ｐ．７２０、
以下参考文献１と記す。）に記載されている。
【０００７】図６３は、無閾反強誘電性液晶を、図５９
に示した従来の画素回路構成により駆動した場合の、ゲ
ート走査電圧Ｖｇ、データ信号電圧Ｖｄ、画素電圧Ｖｐ
ｉｘのタイミングチャートを示したものである。図に示
すように、ゲート走査電圧Ｖｇが水平走査の期間、ハイ
レベルＶｇＨとなることによって、トランジスタ（Ｑ
ｎ）５９０４はオン状態となり、信号線に入力されてい
るデータ信号Ｖｄがトランジスタ（Ｑｎ）５９０４を経
由して画素電極５９０３に転送される。無閾反強誘電性
液晶は、通常、電圧無印加時に光が透過しないモード、
いわゆるノーマリー・ブラックで動作する。水平走査期
間が終了し、ゲート走査電圧Ｖｇがローレベルとなる
と、トランジスタ（Ｑｎ）５９０４はオフ状態となり、
画素電極５９０３に転送されたデータ信号は蓄積容量５
９０６、および液晶の高周波画素容量Ｃｐｉｘにより保
持される。この際、画素電圧Ｖｐｉｘは、トランジスタ
（Ｑｎ）５９０４がオフ状態になる時刻において、前述
のＴＮ液晶を駆動した場合と同様、トランジスタ（Ｑ
ｎ）５９０４のゲート・ソース間容量を経由してフィー
ドスルー電圧と呼ばれる電圧シフトを起こす。さらに、
水平走査期間が終了した後、画素電圧Ｖｐｉｘは、高周
波容量Ｃｐｉｘに保持された電荷と、分極による容量Ｃ
ｓｐに保持されている電荷の再配分により、図に示すよ
うに、各フィールドで、それぞれ△Ｖ１、△Ｖ２、△Ｖ
３だけ変動する。参考文献１に記載された駆動方法で
は、この電圧変動後の画素電圧Ｖｐｉｘにより階調制御
する駆動方法が記載されている。この時、図６３におい
て、Ｔ１で示したように光透過率が変化し、図５９に示
した画素回路構成によって無閾反強誘電性液晶を駆動す
ることができる。
【０００８】また、分極を持たない高速液晶の例とし
て、ＯＣＢモードの液晶を用いた液晶表示装置が、アイ
・ディー・アール・シー９７のＬ−６６頁（ＩＤＲＣ９
７、ｐ．Ｌ−６６）に記載されている。ＯＣＢモード液
晶は、ＴＮ液晶のベンド配向を利用したものであり、従
来のＴＮ液晶に比べて一桁以上高速にスイッチングする
ことができる。また、二軸性の位相差補償フィルムを併
用することにより、広視野角な表示を得ることができ
る。また、近年、高速液晶、たとえば強誘電性液晶、又
はＯＣＢモード液晶等を用いて、時分割駆動方式のカラ
ー液晶表示装置の研究開発が活発化してきている。たと
えば、特開平７−６４０５１には、強誘電性液晶を用い
た時分割駆動方式の液晶表示装置が開示されている。ま
た、アイ・ディー・アール・シー９７の３７頁（ＩＤＲ
Ｃ９７、ｐ．３７）には、ＯＣＢモード液晶を用いた時
分割駆動方式カラー液晶表示装置が報告されている。時
分割駆動方式の液晶表示装置では、液晶に入射する光を
１フィールドの期間に赤色、緑色、青色と順次切り換え
ることにより、カラー表示を実現する。そのため、少な
くとも１フィールド期間の１／３以下で応答する高速液
晶が必要となる。時分割駆動方式の液晶表示装置をノー
トＰＣ、モニタ等の直視型液晶表示装置に適用した場
合、カラーフィルタが不要となり、液晶表示装置の低価
格化を図ることができる。また、プロジェクタ装置に適
用した場合には、３板方式の液晶ライトバルブと同様な
高い開口率と、カラー表示を単板の液晶表示装置で実現
することができ、小型、軽量、低価格、高輝度な液晶プ
ロジェクタ装置を提供することができる。
【０００９】
【発明が解決しようとする課題】以上説明したような従
来の画素構成、駆動方法により、ＴＮ液晶、分極を有す
る強誘電性液晶又は反強誘電性液晶、１フィールド期間
内に応答する高速ＴＮ液晶を駆動した場合、以下に述べ
る問題が発生する。
【００１０】前述のように、ＴＮ液晶を図５９に示した
画素構成により駆動した場合、図６１に示すように、画
素電圧Ｖｐｉｘは、保持期間における液晶容量の変化に
よって△Ｖ１〜△Ｖ３のの電圧変動が生じる。この電圧
変動量は、液晶分子の動作する量により変化するため、
同じデータ信号を書き込んだ場合においても、前のフィ
ールドで書き込まれたデータ信号に依存するため、液晶
に対して本来書き込みたい電圧を保持期間にわたって常
に印加することができないという問題が生じる。その結
果、液晶の光透過率は、本来、図６１のＴ０で示される
曲線になるべきであるが、前述のようにＴ１で示される
曲線となってしまい、正確な階調表示をすることができ
ない。従来、電圧変動△Ｖ１〜△Ｖ３を小さくするため
に、蓄積容量を大きく設計する解決方法が為されている
が、その場合開口率が小さくなるという問題が生じる。
【００１１】また、分極を有する強誘電性液晶又は反強
誘電性液晶を駆動した場合には、図６３に示すように、
画素電圧Ｖｐｉｘは、保持期間における分極のスイッチ
ングによって△Ｖ１〜△Ｖ３に示す電圧変動が生じる。
この電圧変動は、前述のように、図６２に示した高周波
容量Ｃｐｉｘに保持された電荷と、分極による容量Ｃｓ
ｐに保持された電荷との電荷再配分によるものである。
ここで、Ｃｓｐは、Ｃｐｉｘに比べて、５〜１００倍大
きな値を持っている。そのため、電圧変動△Ｖ１〜△Ｖ
３は、１〜２ボルトを越える大きな量となり、データ信
号の振幅を大きくする必要がある。その結果、液晶表示
装置の消費電力が大きくなり、また、信号処理回路、周
辺駆動回路および画素トランジスタを高耐圧化する必要
性が生じ、液晶表示装置の価格が高くなるという問題が
生じる。さらに、前のフィールドで書き込んだデータ信
号によって、電圧変動△Ｖ１〜△Ｖ３の量が変化するた
め、液晶の光透過率は、本来、図６２のＴ０で示される
曲線になるべきであるが、前述のようにＴ１で示される
曲線となってしまい、１フィールド毎に正確な階調制御
ができなくなる。したがって、時分割駆動方式の液晶表
示装置に適用した場合、色再現性の良いカラー表示を行
うことはできない。
【００１２】上述の分極を有する液晶材料を用いた液晶
表示装置と同様な問題が、ＯＣＢモード液晶を用いた液
晶表示装置においても発生する。
【００１３】特開平７−６４０５１には、これらの問題
を解決するために、単結晶シリコントランジスタを用い
た液晶表示装置が開示されているが、特開平７−６４０
５１の図１８に示された構成では、ソースフォロワ型の
アンプとして動作するトランジスタＱ２のリセットが為
されないという問題がある。そのため、前に書き込んだ
データ信号よりも低い電圧のデータ信号が入力されても
トランジスタＱ２はオフ状態のままになっており、その
データ信号に対応した電圧を出力することができない。
【００１４】また、特開平７−６４０５１の図１８に示
された構成では、トランジスタＱ２は、絵素電極１０に
データ信号を出力した後はオフ状態となってしまうた
め、その後、強誘電性液晶の分極電流が流れると、絵素
電極の電圧が変動してしまうという前述した問題と同様
の問題が発生する。
【００１５】本発明の目的は、ＴＮ液晶、分極を有する
強誘電性液晶又は反強誘電性液晶、および１フィールド
期間内に応答するその他の高速液晶を用いた液晶表示装
置において、上述の電圧変動△Ｖ１〜△Ｖ３を無くすこ
とにより、小型、軽量、高開口率、高速、高視野、高階
調、低消費電力、低価格な液晶表示装置を提供すること
である。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１発明の液晶表示装置は、複数の走査線
と複数の信号線との各交点付近に夫々配設されたＭＯＳ
型トランジスタ回路によって画素電極が駆動されるアク
ティブマトリクス型液晶表示装置において、前記ＭＯＳ
型トランジスタ回路は、ゲート電極が前記走査線に接続
され、ソース電極及びドレイン電極の一方が前記信号線
に接続されたＭＯＳトランジスタと、入力電極が前記Ｍ
ＯＳトランジスタのソース電極及びドレイン電極の他方
に接続され、出力電極が画素電極に接続されたＭＯＳ型
アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回
路の入力電極と電圧保持容量電極との間に形成された電
圧保持容量とから成ることを特徴としている。
【００１７】好ましくは、上記液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、薄膜トランジスタを
集積して形成される。
【００１８】また、好ましくは、液晶材料として、ネマ
ティック液晶、又は強誘電性液晶、又は反強誘電性液
晶、又は無閾反強誘電性液晶、又は歪螺旋強誘電性液
晶、又はねじれ強誘電性液晶、又は単安定強誘電性液晶
を用いる。
【００１９】本発明の第１発明の液晶表示装置は、複数
の走査線と複数の信号線との各交点付近に夫々配設され
たＭＯＳ型トランジスタ回路によって画素電極が駆動さ
れるアクティブマトリクス型液晶表示装置において、前
記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査
線に接続され、ソース電極及びドレイン電極の一方が前
記信号線に接続されたｎ型ＭＯＳトランジスタと、ゲー
ト電極が前記ｎ型ＭＯＳトランジスタのソース電極及び
ドレイン電極の他方に接続され、ソース電極及びドレイ
ン電極の一方が前記走査線に接続され、ソース電極及び
ドレイン電極の他方が前記画素電極に接続されたｐ型Ｍ
ＯＳトランジスタと、前記ｐ型ＭＯＳトランジスタのゲ
ート電極と電圧保持容量電極との間に形成された電圧保
持容量と、前記画素電極と前記電圧保持容量電極の間に
接続された抵抗とから成ることを特徴としている。
【００２０】また、本発明の第２発明の液晶表示装置
は、複数の走査線と複数の信号線との各交点付近に夫々
配設されたＭＯＳ型トランジスタ回路によって画素電極
が駆動されるアクティブマトリクス型液晶表示装置にお
いて、前記ＭＯＳ型トランジスタ回路は、ゲート電極が
前記走査線に接続され、ソース電極及びドレイン電極の
一方が前記信号線に接続されたｎ型ＭＯＳトランジスタ
と、ゲート電極が前記ｎ型ＭＯＳトランジスタのソース
電極及びドレイン電極の他方に接続され、ソース電極及
びドレイン電極の一方が前記走査線に接続され、ソース
電極及びドレイン電極の他方が前記画素電極に接続され
た第１のｐ型ＭＯＳトランジスタと、前記第１のｐ型Ｍ
ＯＳトランジスタのゲート電極と電圧保持容量電極との
間に形成された電圧保持容量と、ゲート電極が電圧調整
可能な電源線に接続され、ソース電極が前記電圧保持容
量電極に接続され、ドレイン電極が前記画素電極に接続
された第２のｐ型ＭＯＳトランジスタとから成ることを
特徴としている。
【００２１】また、本発明の第３発明の液晶表示装置
は、複数の走査線と複数の信号線との各交点付近に夫々
配設されたＭＯＳ型トランジスタ回路によって画素電極
が駆動されるアクティブマトリクス型液晶表示装置にお
いて、前記ＭＯＳ型トランジスタ回路は、ゲート電極が
前記走査線に接続され、ソース電極及びドレイン電極の
一方が前記信号線に接続されたｎ型ＭＯＳトランジスタ
と、ゲート電極が前記ｎ型ＭＯＳトランジスタのソース
電極及びドレイン電極の他方に接続され、ソース電極及
びドレイン電極の一方が前記走査線に接続され、ソース
電極及びドレイン電極の他方が前記画素電極に接続され
た第１のｐ型ＭＯＳトランジスタと、前記第１のｐ型Ｍ
ＯＳトランジスタのゲート電極と電圧保持容量電極との
間に形成された電圧保持容量と、ゲート電極が前記電圧
保持容量電極に接続され、ソース電極が電圧調整可能な
電源線に接続され、ドレイン電極が前記画素電極に接続
された第２のｐ型ＭＯＳトランジスタとから成ることを
特徴としている。
【００２２】また、本発明の第４発明の液晶表示装置
は、複数の走査線と複数の信号線との各交点付近に夫々
配設されたＭＯＳ型トランジスタ回路によって画素電極
が駆動されるアクティブマトリクス型液晶表示装置にお
いて、前記ＭＯＳ型トランジスタ回路は、ゲート電極が
前記走査線に接続され、ソース電極及びドレイン電極の
一方が前記信号線に接続されたｎ型ＭＯＳトランジスタ
と、ゲート電極が前記ｎ型ＭＯＳトランジスタのソース
電極及びドレイン電極の他方に接続され、ソース電極及
びドレイン電極の一方が前記走査線に接続され、ソース
電極及びドレイン電極の他方が前記画素電極に接続され
た第１のｐ型ＭＯＳトランジスタと、前記第１のｐ型Ｍ
ＯＳトランジスタのゲート電極と電圧保持容量電極との
間に形成された電圧保持容量と、ゲート電極およびソー
ス電極が前記電圧保持容量電極に接続され、ドレイン電
極が前記画素電極に接続された第２のｐ型ＭＯＳトラン
ジスタとから成ることを特徴としている。
【００２３】本発明の第１発明の液晶表示装置におい
て、好ましくは、前記抵抗の値は、液晶の応答時定数を
決めている抵抗成分の値以下に設定する。また、好まし
くは、前記抵抗は、半導体薄膜、又は不純物ドーピング
された半導体薄膜で形成される。
【００２４】本発明の第１〜４発明において、好ましく
は、前記第２のｐ型ＭＯＳトランジスタのソース・ドレ
イン間抵抗の値が、液晶の応答時定数を決めている抵抗
成分の値以下に設定される。また、前記ＭＯＳ型トラン
ジスタ回路が、薄膜トランジスタを集積して形成される
ことも好ましい。また、液晶材料が、ネマティック液
晶、強誘電性液晶、反強誘電性液晶、無閾反強誘電性液
晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、又は、
単安定強誘電性液晶であることも好ましい。
【００２５】また、本発明の第１の液晶表示装置駆動方
法は、上記第１〜４発明の液晶表示装置を駆動する方法
であって、前記電圧保持容量電極には、前記データ信号
の最大電圧よりも大きい電圧を供給し、走査線選択期間
では、走査パルス信号により、前記ｎ型ＭＯＳトランジ
スタを経由してデータ信号を前記電圧保持容量に記憶さ
せるとともに、前記ｐ型ＭＯＳトランジスタ又は前記第
１のｐ型ＭＯＳトランジスタを経由して走査パルス信号
を前記画素電極に伝達することにより、前記ｐ型ＭＯＳ
トランジスタ又は前記第１のｐ型ＭＯＳトランジスタを
リセット状態にし、走査線選択期間が終了した後に、前
記ｐ型ＭＯＳトランジスタ又は前記第１のｐ型ＭＯＳト
ランジスタを経由して、前記記憶されたデータ信号に対
応した信号を画素電極に書き込むことを特徴としてい
る。
【００２６】また、本発明の第５発明の液晶表示装置
は、複数の走査線と複数の信号線との各交点付近に夫々
配設されたＭＯＳ型トランジスタ回路によって画素電極
が駆動されるアクティブマトリクス型液晶表示装置にお
いて、前記ＭＯＳ型トランジスタ回路は、ゲート電極が
前記走査線に接続され、ソース電極及びドレイン電極の
一方が前記信号線に接続されたｐ型ＭＯＳトランジスタ
と、ゲート電極が前記ｐ型ＭＯＳトランジスタのソース
電極及びドレイン電極の他方に接続され、ソース電極及
びドレイン電極の一方が前記走査線に接続され、ソース
電極及びドレイン電極の他方が前記画素電極に接続され
たｎ型ＭＯＳトランジスタと、前記ｎ型ＭＯＳトランジ
スタのゲート電極と電圧保持容量電極との間に形成され
た電圧保持容量と、前記画素電極と前記電圧保持容量電
極の間に接続された抵抗とから成ることを特徴としてい
る。
【００２７】また、本発明の第６発明の液晶表示装置
は、複数の走査線と複数の信号線との各交点付近に夫々
配設されたＭＯＳ型トランジスタ回路によって画素電極
が駆動されるアクティブマトリクス型液晶表示装置にお
いて、前記ＭＯＳ型トランジスタ回路は、ゲート電極が
前記走査線に接続され、ソース電極及びドレイン電極の
一方が前記信号線に接続されたｐ型ＭＯＳトランジスタ
と、ゲート電極が前記ｐ型ＭＯＳトランジスタのソース
電極及びドレイン電極の他方に接続され、ソース電極及
びドレイン電極の一方が前記走査線に接続され、ソース
電極及びドレイン電極の他方が前記画素電極に接続され
た第１のｎ型ＭＯＳトランジスタと、前記第１のｎ型Ｍ
ＯＳトランジスタのゲート電極と電圧保持容量電極との
間に形成された電圧保持容量と、ゲート電極が電圧調整
可能なバイアス電源線に接続され、ソース電極が前記電
圧保持容量電極に接続され、ドレイン電極が前記画素電
極に接続された第２のｎ型ＭＯＳトランジスタとから成
ることを特徴としている。
【００２８】また、本発明の第７発明の液晶表示装置
は、複数の走査線と複数の信号線との各交点付近に夫々
配設されたＭＯＳ型トランジスタ回路によって画素電極
が駆動されるアクティブマトリクス型液晶表示装置にお
いて、前記ＭＯＳ型トランジスタ回路は、ゲート電極が
前記走査線に接続され、ソース電極及びドレイン電極の
一方が前記信号線に接続されたｐ型ＭＯＳトランジスタ
と、ゲート電極が前記ｐ型ＭＯＳトランジスタのソース
電極及びドレイン電極の他方に接続され、ソース電極及
びドレイン電極の一方が前記走査線に接続され、ソース
電極及びドレイン電極の他方が前記画素電極に接続され
た第１のｎ型ＭＯＳトランジスタと、前記第１のｎ型Ｍ
ＯＳトランジスタのゲート電極と電圧保持容量電極との
間に形成された電圧保持容量と、ゲート電極が前記電圧
保持容量電極に接続され、ソース電極が電圧調整可能な
電源線に接続され、ドレイン電極が前記画素電極に接続
された第２のｎ型ＭＯＳトランジスタとから成ることを
特徴としている。
【００２９】また、本発明の第８発明の液晶表示装置
は、複数の走査線と複数の信号線との各交点付近に夫々
配設されたＭＯＳ型トランジスタ回路によって画素電極
が駆動されるアクティブマトリクス型液晶表示装置にお
いて、前記ＭＯＳ型トランジスタ回路は、ゲート電極が
前記走査線に接続され、ソース電極及びドレイン電極の
一方が前記信号線に接続されたｐ型ＭＯＳトランジスタ
と、ゲート電極が前記ｐ型ＭＯＳトランジスタのソース
電極及びドレイン電極の他方に接続され、ソース電極及
びドレイン電極の一方が前記走査線に接続され、ソース
電極及びドレイン電極の他方が前記画素電極に接続され
た第１のｎ型ＭＯＳトランジスタと、前記第１のｎ型Ｍ
ＯＳトランジスタのゲート電極と電圧保持容量電極との
間に形成された電圧保持容量と、ゲート電極およびソー
ス電極が前記電圧保持容量電極に接続され、ドレイン電
極が前記画素電極に接続された第２のｎ型ＭＯＳトラン
ジスタとから成ることを特徴としている。
【００３０】本発明の第５発明の液晶表示装置におい
て、好ましくは、前記抵抗の値は、液晶の応答時定数を
決めている抵抗成分の値以下に設定する。また、前記抵
抗は、半導体薄膜、又は不純物ドーピングされた半導体
薄膜で形成することも好ましい。
【００３１】また、本発明の第６〜８発明において、好
ましくは、前記第２のｎ型ＭＯＳトランジスタのソース
・ドレイン間抵抗の値が、液晶の応答時定数を決めてい
る抵抗成分の値以下に設定される。
【００３２】本発明の第５〜８発明において、好ましく
は、前記ＭＯＳ型トランジスタ回路は、薄膜トランジス
タを集積して形成される。また、液晶材料が、ネマティ
ック液晶、強誘電性液晶、反強誘電性液晶、無閾反強誘
電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液晶、
又は、単安定強誘電性液晶であることも好ましい。
【００３３】本発明の第２の液晶表示装置駆動方法は、
本発明の第６〜９の液晶表示装置を駆動する方法であっ
て、前記電圧保持容量電極には、前記データ信号の最小
電圧よりも小さい電圧を供給し、走査線選択期間では、
走査パルス信号により、前記ｐ型ＭＯＳトランジスタを
経由してデータ信号を前記電圧保持容量に記憶させると
ともに、前記ｎ型ＭＯＳトランジスタ又は前記第１のｎ
型ＭＯＳトランジスタを経由して走査パルス信号を前記
画素電極に伝達することにより、前記ｎ型ＭＯＳトラン
ジスタ又は前記第１のｎ型ＭＯＳトランジスタをリセッ
ト状態にし、走査線選択期間が終了した後に、前記ｎ型
ＭＯＳトランジスタ又は前記第１のｎ型ＭＯＳトランジ
スタを経由して、前記記憶されたデータ信号に対応した
信号を画素電極に書き込むことを特徴としている。
【００３４】本発明の第９発明の液晶表示装置は、複数
の走査線と複数の信号線との各交点付近に夫々配設され
たＭＯＳ型トランジスタ回路によって画素電極が駆動さ
れるアクティブマトリクス型液晶表示装置において、前
記ＭＯＳ型トランジスタ回路は、ゲート電極がＮ番目
（Ｎは２以上の整数）の前記走査線に接続され、ソース
電極及びドレイン電極の一方が前記信号線に接続された
ｎ型ＭＯＳトランジスタと、ゲート電極が前記ｎ型ＭＯ
Ｓトランジスタのソース電極及びドレイン電極の他方に
接続され、ソース電極及びドレイン電極の一方が（Ｎ−
１）番目の前記走査線に接続され、ソース電極及びドレ
イン電極の他方が前記画素電極に接続されたｐ型ＭＯＳ
トランジスタと、前記ｐ型ＭＯＳトランジスタのゲート
電極と電圧保持容量電極との間に形成された電圧保持容
量と、前記画素電極と前記電圧保持容量電極の間に接続
された抵抗とから成ることを特徴としている。
【００３５】本発明の第１０発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極がＮ番目
（Ｎは２以上の整数）の前記走査線に接続され、ソース
電極及びドレイン電極の一方が前記信号線に接続された
ｎ型ＭＯＳトランジスタと、ゲート電極が前記ｎ型ＭＯ
Ｓトランジスタのソース電極及びドレイン電極の他方に
接続され、ソース電極及びドレイン電極の一方が（Ｎ−
１）番目の前記走査線に接続され、ソース電極及びドレ
イン電極の他方が前記画素電極に接続された第１のｐ型
ＭＯＳトランジスタと、前記第１のｐ型ＭＯＳトランジ
スタのゲート電極と電圧保持容量電極との間に形成され
た電圧保持容量と、ゲート電極が電圧調整可能なバイア
ス電源線に接続され、ソース電極が前記電圧保持容量電
極に接続され、ドレイン電極が前記画素電極に接続され
た第２のｐ型ＭＯＳトランジスタとから成ることを特徴
としている。
【００３６】本発明の第１１発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極がＮ番目
（Ｎは２以上の整数）の前記走査線に接続され、ソース
電極及びドレイン電極の一方が前記信号線に接続された
ｎ型ＭＯＳトランジスタと、ゲート電極が前記ｎ型ＭＯ
Ｓトランジスタのソース電極及びドレイン電極の他方に
接続され、ソース電極及びドレイン電極の一方が（Ｎ−
１）番目の前記走査線に接続され、ソース電極及びドレ
イン電極の他方が前記画素電極に接続された第１のｐ型
ＭＯＳトランジスタと、前記第１のｐ型ＭＯＳトランジ
スタのゲート電極と電圧保持容量電極との間に形成され
た電圧保持容量と、ゲート電極が前記電圧保持容量電極
に接続され、ソース電極が電圧調整可能な電源線に接続
され、ドレイン電極が前記画素電極に接続された第２の
ｐ型ＭＯＳトランジスタとから成ることを特徴としてい
る。
【００３７】本発明の第１２発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極がＮ番目
（Ｎは２以上の整数）の前記走査線に接続され、ソース
電極及びドレイン電極の一方が前記信号線に接続された
ｎ型ＭＯＳトランジスタと、ゲート電極が前記ｎ型ＭＯ
Ｓトランジスタのソース電極及びドレイン電極の他方に
接続され、ソース電極及びドレイン電極の一方が（Ｎ−
１）番目の前記走査線に接続され、ソース電極及びドレ
イン電極の他方が前記画素電極に接続された第１のｐ型
ＭＯＳトランジスタと、前記第１のｐ型ＭＯＳトランジ
スタのゲート電極と電圧保持容量電極との間に形成され
た電圧保持容量と、ゲート電極およびソース電極が前記
電圧保持容量電極に接続され、ドレイン電極が前記画素
電極に接続された第２のｐ型ＭＯＳトランジスタとから
成ることを特徴とする。
【００３８】本発明の第９発明の液晶表示装置におい
て、好ましくは、前記抵抗の値は、液晶の応答時定数を
決めている抵抗成分の値以下に設定する。また、前記抵
抗は、半導体薄膜、又は不純物ドーピングされた半導体
薄膜で形成することも好ましい。
【００３９】本発明の第１０〜１２発明において、好ま
しくは、前記第２のｐ型ＭＯＳトランジスタのソース・
ドレイン間抵抗の値が、液晶の応答時定数を決めている
抵抗成分の値以下に設定される。
【００４０】本発明の第９〜１３発明において、好まし
くは、前記ＭＯＳ型トランジスタ回路は、薄膜トランジ
スタを集積して形成される。また、液晶材料が、ネマテ
ィック液晶、強誘電性液晶、反強誘電性液晶、無閾反強
誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液
晶、又は、単安定強誘電性液晶であることも好ましい。
【００４１】本発明の第３の液晶表示装置駆動方法は、
本発明の第１０〜１３発明の液晶表示装置を駆動する方
法であって、前記電圧保持容量電極には、前記データ信
号の最大電圧よりも大きい電圧を供給し、前ラインの走
査線選択期間では、前記ｐ型ＭＯＳトランジスタ又は前
記第１のｐ型ＭＯＳトランジスタを経由して前ラインの
走査パルス信号を前記画素電極に伝達することにより、
前記ｐ型ＭＯＳトランジスタ又は前記第１のｐ型ＭＯＳ
トランジスタをリセット状態にし、走査線選択期間で
は、走査パルス信号により、前記ｎ型ＭＯＳトランジス
タを経由してデータ信号を前記電圧保持容量に記憶させ
るとともに、前記ｐ型ＭＯＳトランジスタ又は前記第１
のｐ型ＭＯＳトランジスタを経由して、前記記憶された
データ信号に対応した信号を画素電極に書き込み、走査
線選択期間が終了した後も引き続き、前記ｐ型ＭＯＳト
ランジスタ又は前記第１のｐ型ＭＯＳトランジスタを経
由して、前記記憶されたデータ信号に対応した信号を画
素電極に書き込むことを特徴としている。
【００４２】本発明の第１３発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極がＮ番目
（Ｎは２以上の整数）の前記走査線に接続され、ソース
電極及びドレイン電極の一方が前記信号線に接続された
ｐ型ＭＯＳトランジスタと、ゲート電極が前記ｐ型ＭＯ
Ｓトランジスタのソース電極及びドレイン電極の他方に
接続され、ソース電極及びドレイン電極の一方が（Ｎ−
１）番目の前記走査線に接続され、ソース電極及びドレ
イン電極の他方が前記画素電極に接続されたｎ型ＭＯＳ
トランジスタと、前記ｎ型ＭＯＳトランジスタのゲート
電極と電圧保持容量電極との間に形成された電圧保持容
量と、前記画素電極と前記電圧保持容量電極の間に接続
された抵抗とから成ることを特徴としている。
【００４３】本発明の第１４発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極がＮ番目
（Ｎは２以上の整数）の前記走査線に接続され、ソース
電極及びドレイン電極の一方が前記信号線に接続された
ｐ型ＭＯＳトランジスタと、ゲート電極が前記ｐ型ＭＯ
Ｓトランジスタのソース電極及びドレイン電極の他方に
接続され、ソース電極及びドレイン電極の一方が（Ｎ−
１）番目の前記走査線に接続され、ソース電極及びドレ
イン電極の他方が前記画素電極に接続された第１のｎ型
ＭＯＳトランジスタと、前記第１のｎ型ＭＯＳトランジ
スタのゲート電極と電圧保持容量電極との間に形成され
た電圧保持容量と、ゲート電極が電圧調整可能なバイア
ス電源線に接続され、ソース電極が前記電圧保持容量電
極に接続され、ドレイン電極が前記画素電極に接続され
た第２のｎ型ＭＯＳトランジスタとから成ることを特徴
としている。
【００４４】本発明の第１５発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極がＮ番目
（Ｎは２以上の整数）の前記走査線に接続され、ソース
電極及びドレイン電極の一方が前記信号線に接続された
ｐ型ＭＯＳトランジスタと、ゲート電極が前記ｐ型ＭＯ
Ｓトランジスタのソース電極及びドレイン電極の他方に
接続され、ソース電極及びドレイン電極の一方が（Ｎ−
１）番目の前記走査線に接続され、ソース電極及びドレ
イン電極の他方が前記画素電極に接続された第１のｎ型
ＭＯＳトランジスタと、前記第１のｎ型ＭＯＳトランジ
スタのゲート電極と電圧保持容量電極との間に形成され
た電圧保持容量と、ゲート電極が前記電圧保持容量電極
に接続され、ソース電極が電圧調整可能な電源線に接続
され、ドレイン電極が前記画素電極に接続された第２の
ｎ型ＭＯＳトランジスタとから成ることを特徴としてい
る。
【００４５】本発明の第１６発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極がＮ番目
（Ｎは２以上の整数）の前記走査線に接続され、ソース
電極及びドレイン電極の一方が前記信号線に接続された
ｐ型ＭＯＳトランジスタと、ゲート電極が前記ｐ型ＭＯ
Ｓトランジスタのソース電極及びドレイン電極の他方に
接続され、ソース電極及びドレイン電極の一方が（Ｎ−
１）番目の前記走査線に接続され、ソース電極及びドレ
イン電極の他方が前記画素電極に接続された第１のｎ型
ＭＯＳトランジスタと、前記第１のｎ型ＭＯＳトランジ
スタのゲート電極と電圧保持容量電極との間に形成され
た電圧保持容量と、ゲート電極およびソース電極が前記
電圧保持容量電極に接続され、ドレイン電極が前記画素
電極に接続された第２のｎ型ＭＯＳトランジスタとから
成ることを特徴としている。
【００４６】本発明の第１３発明の液晶表示装置におい
て、好ましくは、前記抵抗の値は、液晶の応答時定数を
決めている抵抗成分の値以下に設定する。また、前記抵
抗は、半導体薄膜、又は不純物ドーピングされた半導体
薄膜で形成することも好ましい。
【００４７】本発明の第１４〜１６発明において、好ま
しくは、前記第２のｎ型ＭＯＳトランジスタのソース・
ドレイン間抵抗の値が、液晶の応答時定数を決めている
抵抗成分の値以下に設定される。
【００４８】本発明の第１３〜１６発明において、好ま
しくは、前記ＭＯＳ型トランジスタ回路は、薄膜トラン
ジスタを集積して形成される。また、液晶材料が、ネマ
ティック液晶、強誘電性液晶、反強誘電性液晶、無閾反
強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液
晶、又は、単安定強誘電性液晶であることも好ましい。
【００４９】本発明の第４の液晶表示装置駆動方法は、
本発明の第１３〜１６発明の液晶表示装置を駆動する方
法であって、前記電圧保持容量電極には、前記データ信
号の最小電圧よりも小さい電圧を供給し、前ラインの走
査線選択期間では、前記ｎ型ＭＯＳトランジスタ又は前
記第１のｎ型ＭＯＳトランジスタを経由して前ラインの
走査パルス信号を前記画素電極に伝達することにより、
前記ｎ型ＭＯＳトランジスタ又は前記第１のｎ型ＭＯＳ
トランジスタをリセット状態にし、走査線選択期間で
は、走査パルス信号により、前記ｐ型ＭＯＳトランジス
タを経由してデータ信号を前記電圧保持容量に記憶させ
るとともに、前記ｎ型ＭＯＳトランジスタ又は前記第１
のｎ型ＭＯＳトランジスタを経由して、前記記憶された
データ信号に対応した信号を画素電極に書き込み、走査
線選択期間が終了した後も引き続き、前記ｎ型ＭＯＳト
ランジスタ又は前記第１のｎ型ＭＯＳトランジスタを経
由して、前記記憶されたデータ信号に対応した信号を画
素電極に書き込むことを特徴としている。
【００５０】本発明の第１７発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続されたｎ型ＭＯＳトランジスタと、ゲ
ート電極が前記ｎ型ＭＯＳトランジスタのソース電極及
びドレイン電極の他方に接続され、ソース電極及びドレ
イン電極の一方がリセット電極に接続され、ソース電極
及びドレイン電極の他方が前記画素電極に接続されたｐ
型ＭＯＳトランジスタと、前記ｐ型ＭＯＳトランジスタ
のゲート電極と電圧保持容量電極との間に形成された電
圧保持容量と、前記画素電極と前記電圧保持容量電極の
間に接続された抵抗とから成ることを特徴としている。
【００５１】本発明の第１８発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続されたｎ型ＭＯＳトランジスタと、ゲ
ート電極が前記ｎ型ＭＯＳトランジスタのソース電極及
びドレイン電極の他方に接続され、ソース電極及びドレ
イン電極の一方がリセット信号線に接続され、ソース電
極及びドレイン電極の他方が前記画素電極に接続された
第１のｐ型ＭＯＳトランジスタと、前記第１のｐ型ＭＯ
Ｓトランジスタのゲート電極と電圧保持容量電極との間
に形成された電圧保持容量と、ゲート電極が電圧調整可
能なバイアス電源線に接続され、ソース電極が前記電圧
保持容量電極に接続され、ドレイン電極が前記画素電極
に接続された第２のｐ型ＭＯＳトランジスタとから成る
ことを特徴とする液晶表示装置。
【００５２】本発明の第１９発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続されたｎ型ＭＯＳトランジスタと、ゲ
ート電極が前記ｎ型ＭＯＳトランジスタのソース電極及
びドレイン電極の他方に接続され、ソース電極及びドレ
イン電極の一方がリセット信号線に接続され、ソース電
極及びドレイン電極の他方が前記画素電極に接続された
第１のｐ型ＭＯＳトランジスタと、前記第１のｐ型ＭＯ
Ｓトランジスタのゲート電極と電圧保持容量電極との間
に形成された電圧保持容量と、ゲート電極が前記電圧保
持容量電極に接続され、ソース電極が電圧調整可能な電
源線に接続され、ドレイン電極が前記画素電極に接続さ
れた第２のｐ型ＭＯＳトランジスタとから成ることを特
徴としている。
【００５３】本発明の第２０発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続されたｎ型ＭＯＳトランジスタと、ゲ
ート電極が前記ｎ型ＭＯＳトランジスタのソース電極及
びドレイン電極の他方に接続され、ソース電極及びドレ
イン電極の一方がリセット信号線に接続され、ソース電
極及びドレイン電極の他方が前記画素電極に接続された
第１のｐ型ＭＯＳトランジスタと、前記第１のｐ型ＭＯ
Ｓトランジスタのゲート電極と電圧保持容量電極との間
に形成された電圧保持容量と、ゲート電極およびソース
電極が前記電圧保持容量電極に接続され、ドレイン電極
が前記画素電極に接続された第２のｐ型ＭＯＳトランジ
スタとから成ることを特徴としている。
【００５４】本発明の第１７発明において、好ましく
は、前記抵抗の値は、液晶の応答時定数を決めている抵
抗成分の値以下に設定する。また、前記抵抗は、半導体
薄膜、又は不純物ドーピングされた半導体薄膜で形成さ
れることが好ましい。
【００５５】本発明の第１８〜２０発明の液晶表示装置
において、好ましくは、前記第２のｐ型ＭＯＳトランジ
スタのソース・ドレイン間抵抗の値が、液晶の応答時定
数を決めている抵抗成分の値以下に設定される。
【００５６】本発明の第１７〜２０発明の液晶表示装置
において、好ましくは、前記ＭＯＳ型トランジスタ回路
は、薄膜トランジスタを集積して形成される。また、液
晶材料が、ネマティック液晶、強誘電性液晶、反強誘電
性液晶、無閾反強誘電性液晶、歪螺旋強誘電性液晶、ね
じれ強誘電性液晶、又は、単安定強誘電性液晶であるこ
とも好ましい。
【００５７】本発明の第５の液晶表示装置駆動方法は、
本発明の第１７〜２０発明の液晶表示装置を駆動する方
法であって、前記電圧保持容量電極には、前記データ信
号の最大電圧よりも大きい電圧を供給し、走査線選択期
間より前の時間において、前記ｐ型ＭＯＳトランジスタ
又は前記第１のｐ型ＭＯＳトランジスタを経由してリセ
ット信号を前記画素電極に伝達することにより、前記ｐ
型ＭＯＳトランジスタ又は前記第１のｐ型ＭＯＳトラン
ジスタをリセット状態にし、走査線選択期間では、走査
パルス信号により、前記ｎ型ＭＯＳトランジスタを経由
してデータ信号を前記電圧保持容量に記憶させるととも
に、前記ｐ型ＭＯＳトランジスタ又は前記第１のｐ型Ｍ
ＯＳトランジスタを経由して、前記記憶されたデータ信
号に対応した信号を画素電極に書き込み、走査線選択期
間が終了した後も引き続き、前記ｐ型ＭＯＳトランジス
タ又は前記第１のｐ型ＭＯＳトランジスタを経由して、
前記記憶されたデータ信号に対応した信号を画素電極に
書き込むことを特徴としている。
【００５８】本発明の第６の液晶表示装置駆動方法は、
本発明の第１７〜２０発明の液晶表示装置を駆動する方
法であって、前記電圧保持容量電極には、前記データ信
号の最大電圧よりも大きい電圧を供給し、走査線選択期
間では、走査パルス信号により、前記ｎ型ＭＯＳトラン
ジスタを経由してデータ信号を前記電圧保持容量に記憶
させるとともに、前記ｐ型ＭＯＳトランジスタ又は前記
第１のｐ型ＭＯＳトランジスタを経由してリセット信号
を前記画素電極に伝達することにより、前記ｐ型ＭＯＳ
トランジスタ又は前記第１のｐ型ＭＯＳトランジスタを
リセット状態にし、走査線選択期間が終了した後に、前
記ｐ型ＭＯＳトランジスタ又は前記第１のｐ型ＭＯＳト
ランジスタを経由して、前記記憶されたデータ信号に対
応した信号を画素電極に書き込むことを特徴としてい
る。
【００５９】本発明の第２１発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続されたｐ型ＭＯＳトランジスタと、ゲ
ート電極が前記ｐ型ＭＯＳトランジスタのソース電極及
びドレイン電極の他方に接続され、ソース電極及びドレ
イン電極の一方がリセット信号線に接続され、ソース電
極及びドレイン電極の他方が前記画素電極に接続された
ｎ型ＭＯＳトランジスタと、前記ｎ型ＭＯＳトランジス
タのゲート電極と電圧保持容量電極との間に形成された
電圧保持容量と、前記画素電極と前記電圧保持容量電極
の間に接続された抵抗とから成ることを特徴としてい
る。
【００６０】本発明の第２２発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続されたｐ型ＭＯＳトランジスタと、ゲ
ート電極が前記ｐ型ＭＯＳトランジスタのソース電極及
びドレイン電極の他方に接続され、ソース電極及びドレ
イン電極の一方がリセット信号線に接続され、ソース電
極及びドレイン電極の他方が前記画素電極に接続された
第１のｎ型ＭＯＳトランジスタと、前記第１のｎ型ＭＯ
Ｓトランジスタのゲート電極と電圧保持容量電極との間
に形成された電圧保持容量と、ゲート電極が電圧調整可
能なバイアス電源線に接続され、ソース電極が前記電圧
保持容量電極に接続され、ドレイン電極が前記画素電極
に接続された第２のｎ型ＭＯＳトランジスタとから成る
ことを特徴としている。本発明の第２３発明の液晶表示
装置は、複数の走査線と複数の信号線との各交点付近に
夫々配設されたＭＯＳ型トランジスタ回路によって画素
電極が駆動されるアクティブマトリクス型液晶表示装置
において、前記ＭＯＳ型トランジスタ回路は、ゲート電
極が前記走査線に接続され、ソース電極及びドレイン電
極の一方が前記信号線に接続されたｐ型ＭＯＳトランジ
スタと、ゲート電極が前記ｐ型ＭＯＳトランジスタのソ
ース電極及びドレイン電極の他方に接続され、ソース電
極及びドレイン電極の一方がリセット信号線に接続さ
れ、ソース電極及びドレイン電極の他方が前記画素電極
に接続された第１のｎ型ＭＯＳトランジスタと、前記第
１のｎ型ＭＯＳトランジスタのゲート電極と電圧保持容
量電極との間に形成された電圧保持容量と、ゲート電極
が前記電圧保持容量電極に接続され、ソース電極が電圧
調整可能な電源線に接続され、ドレイン電極が前記画素
電極に接続された第２のｎ型ＭＯＳトランジスタとから
成ることを特徴としている。
【００６１】本発明の第２４発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続されたｐ型ＭＯＳトランジスタと、ゲ
ート電極が前記ｐ型ＭＯＳトランジスタのソース電極及
びドレイン電極の他方に接続され、ソース電極及びドレ
イン電極の一方がリセット信号線に接続され、ソース電
極及びドレイン電極の他方が前記画素電極に接続された
第１のｎ型ＭＯＳトランジスタと、前記第１のｎ型ＭＯ
Ｓトランジスタのゲート電極と電圧保持容量電極との間
に形成された電圧保持容量と、ゲート電極およびソース
電極が前記電圧保持容量電極に接続され、ドレイン電極
が前記画素電極に接続された第２のｎ型ＭＯＳトランジ
スタとから成ることを特徴としている。
【００６２】本発明の第２１発明の液晶表示装置におい
て、好ましくは、前記抵抗の値は、液晶の応答時定数を
決めている抵抗成分の値以下に設定する。また、前記抵
抗は、半導体薄膜、又は不純物ドーピングされた半導体
薄膜で形成される。
【００６３】本発明の第２２〜２４発明の液晶表示装置
において、好ましくは、前記第２のｎ型ＭＯＳトランジ
スタのソース・ドレイン間抵抗の値が、液晶の応答時定
数を決めている抵抗成分の値以下に設定される。
【００６４】本発明の第２１〜２４発明の液晶表示装置
において、好ましくは、前記ＭＯＳ型トランジスタ回路
は、薄膜トランジスタを集積して形成される。また、液
晶材料が、ネマティック液晶、強誘電性液晶、反強誘電
性液晶、無閾反強誘電性液晶、歪螺旋強誘電性液晶、ね
じれ強誘電性液晶、又は、単安定強誘電性液晶であるこ
とも好ましい。
【００６５】本発明の第７の液晶表示装置駆動方法は、
本発明の第２１〜２４発明の液晶表示装置を駆動する方
法であって、前記電圧保持容量電極には、前記データ信
号の最小電圧よりも小さい電圧を供給し、走査線選択期
間より前の時間において、前記ｎ型ＭＯＳトランジスタ
又は前記第１のｎ型ＭＯＳトランジスタを経由してリセ
ット信号を前記画素電極に伝達することにより、前記ｎ
型ＭＯＳトランジスタ又は前記第１のｎ型ＭＯＳトラン
ジスタをリセット状態にし、走査線選択期間では、走査
パルス信号により、前記ｐ型ＭＯＳトランジスタを経由
してデータ信号を前記電圧保持容量に記憶させるととも
に、前記ｎ型ＭＯＳトランジスタ又は前記第１のｎ型Ｍ
ＯＳトランジスタを経由して、前記記憶されたデータ信
号に対応した信号を画素電極に書き込み、走査線選択期
間が終了した後も引き続き、前記ｎ型ＭＯＳトランジス
タ又は前記第１のｎ型ＭＯＳトランジスタを経由して、
前記記憶されたデータ信号に対応した信号を画素電極に
書き込むことを特徴としている。
【００６６】本発明の第８の液晶表示装置駆動方法は、
本発明の第２１〜２４発明の液晶表示装置を駆動する方
法であって、前記電圧保持容量電極には、前記データ信
号の最小電圧よりも小さい電圧を供給し、走査線選択期
間では、走査パルス信号により、前記ｐ型ＭＯＳトラン
ジスタを経由してデータ信号を前記電圧保持容量に記憶
させるとともに、前記ｎ型ＭＯＳトランジスタ又は前記
第１のｎ型ＭＯＳトランジスタを経由してリセット信号
を前記画素電極に伝達することにより、前記ｎ型ＭＯＳ
トランジスタ又は前記第１のｎ型ＭＯＳトランジスタを
リセット状態にし、走査線選択期間が終了した後に、前
記ｎ型ＭＯＳトランジスタ又は前記第１のｎ型ＭＯＳト
ランジスタを経由して、前記記憶されたデータ信号に対
応した信号を画素電極に書き込むことを特徴としてい
る。
【００６７】本発明の第２５発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続された第１のｎ型ＭＯＳトランジスタ
と、ゲート電極が前記第１のｎ型ＭＯＳトランジスタの
ソース電極及びドレイン電極の他方に接続され、ソース
電極及びドレイン電極の一方がリセット信号線に接続さ
れ、ソース電極及びドレイン電極の他方が前記画素電極
に接続された第２のｎ型ＭＯＳトランジスタと、前記第
２のｎ型ＭＯＳトランジスタのゲート電極と電圧保持容
量電極との間に形成された電圧保持容量と、前記画素電
極と前記電圧保持容量電極の間に接続された抵抗とから
成ることを特徴としている。
【００６８】本発明の第２６発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続された第１のｎ型ＭＯＳトランジスタ
と、ゲート電極が前記第１のｎ型ＭＯＳトランジスタの
ソース電極及びドレイン電極の他方に接続され、ソース
電極及びドレイン電極の一方がリセット信号線に接続さ
れ、ソース電極及びドレイン電極の他方が前記画素電極
に接続された第２のｎ型ＭＯＳトランジスタと、前記第
２のｎ型ＭＯＳトランジスタのゲート電極と電圧保持容
量電極との間に形成された電圧保持容量と、ゲート電極
が電圧調整可能なバイアス電源線に接続され、ソース電
極が前記電圧保持容量電極に接続され、ドレイン電極が
前記画素電極に接続された第３のｎ型ＭＯＳトランジス
タとから成ることを特徴としている。
【００６９】本発明の第２７発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続された第１のｎ型ＭＯＳトランジスタ
と、ゲート電極が前記第１のｎ型ＭＯＳトランジスタの
ソース電極及びドレイン電極の他方に接続され、ソース
電極及びドレイン電極の一方がリセット信号線に接続さ
れ、ソース電極及びドレイン電極の他方が前記画素電極
に接続された第２のｎ型ＭＯＳトランジスタと、前記第
２のｎ型ＭＯＳトランジスタのゲート電極と電圧保持容
量電極との間に形成された電圧保持容量と、ゲート電極
が前記電圧保持容量電極に接続され、ソース電極が電圧
調整可能なバイアス電源線に接続され、ドレイン電極が
前記画素電極に接続された第３のｎ型ＭＯＳトランジス
タとから成ることを特徴としている。
【００７０】本発明の第２８発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続された第１のｎ型ＭＯＳトランジスタ
と、ゲート電極が前記第１のｎ型ＭＯＳトランジスタの
ソース電極及びドレイン電極の他方に接続され、ソース
電極及びドレイン電極の一方がリセット信号線に接続さ
れ、ソース電極及びドレイン電極の他方が前記画素電極
に接続された第２のｎ型ＭＯＳトランジスタと、前記第
２のｎ型ＭＯＳトランジスタのゲート電極と電圧保持容
量電極との間に形成された電圧保持容量と、ゲート電極
およびソース電極が前記電圧保持容量電極に接続され、
ドレイン電極が前記画素電極に接続された第３のｎ型Ｍ
ＯＳトランジスタとから成ることを特徴としている。
【００７１】本発明の第２５発明において、好ましく
は、前記抵抗の値は、液晶の応答時定数を決めている抵
抗成分の値以下に設定する。また、前記抵抗は、半導体
薄膜、又は不純物ドーピングされた半導体薄膜で形成さ
れる。
【００７２】本発明の第２６〜２８発明において、好ま
しくは、前記第３のｎ型ＭＯＳトランジスタのソース・
ドレイン間抵抗の値が、液晶の応答時定数を決めている
抵抗成分の値以下に設定される。
【００７３】本発明の第２５〜２８発明において、好ま
しくは、前記ＭＯＳ型トランジスタ回路は、薄膜トラン
ジスタを集積して形成される。また、液晶材料が、ネマ
ティック液晶、強誘電性液晶、反強誘電性液晶、無閾反
強誘電性液晶、歪螺旋強誘電性液晶、ねじれ強誘電性液
晶、又は、単安定強誘電性液晶であることも好ましい。
【００７４】本発明の第９の液晶表示装置の駆動方法
は、本発明の第２６〜２９発明の液晶表示装置を駆動す
る方法であって、前記電圧保持容量電極には、前記デー
タ信号の最小電圧よりも小さい電圧を供給し、走査線選
択期間より前の時間において、前記第２のｎ型ＭＯＳト
ランジスタを経由してリセット信号を前記画素電極に伝
達することにより、前記第２のｎ型ＭＯＳトランジスタ
をリセット状態にし、走査線選択期間では、走査パルス
信号により、前記第１のｎ型ＭＯＳトランジスタを経由
してデータ信号を前記電圧保持容量に記憶させるととも
に、前記第２のｎ型ＭＯＳトランジスタを経由して、前
記記憶されたデータ信号に対応した信号を画素電極に書
き込み、走査線選択期間が終了した後も引き続き、前記
第２のｎ型ＭＯＳトランジスタを経由して、前記記憶さ
れたデータ信号に対応した信号を画素電極に書き込むこ
とを特徴としている。
【００７５】本発明の第１０の液晶表示装置の駆動方法
は、本発明の第２５〜２８発明の液晶表示装置を駆動す
る方法であって、前記電圧保持容量電極には、前記デー
タ信号の最小電圧よりも小さい電圧を供給し、走査線選
択期間では、走査パルス信号により、前記第１のｎ型Ｍ
ＯＳトランジスタを経由してデータ信号を前記電圧保持
容量に記憶させるとともに、前記第２のｎ型ＭＯＳトラ
ンジスタを経由してリセット信号を前記画素電極に伝達
することにより、前記第２のｎ型ＭＯＳトランジスタを
リセット状態にし、走査線選択期間が終了した後に、前
記第２のｎ型ＭＯＳトランジスタを経由して、前記記憶
されたデータ信号に対応した信号を画素電極に書き込む
ことを特徴としている。
【００７６】本発明の第２９の液晶表示装置は、複数の
走査線と複数の信号線との各交点付近に夫々配設された
ＭＯＳ型トランジスタ回路によって画素電極が駆動され
るアクティブマトリクス型液晶表示装置において、前記
ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線
に接続され、ソース電極及びドレイン電極の一方が前記
信号線に接続された第１のｐ型ＭＯＳトランジスタと、
ゲート電極が前記第１のｐ型ＭＯＳトランジスタのソー
ス電極及びドレイン電極の他方に接続され、ソース電極
及びドレイン電極の一方がリセット信号線に接続され、
ソース電極及びドレイン電極の他方が前記画素電極に接
続された第２のｐ型ＭＯＳトランジスタと、前記第２の
ｐ型ＭＯＳトランジスタのゲート電極と電圧保持容量電
極との間に形成された電圧保持容量と、前記画素電極と
前記電圧保持容量電極の間に接続された抵抗とから成る
ことを特徴としている。
【００７７】本発明の第３０発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続された第１のｐ型ＭＯＳトランジスタ
と、ゲート電極が前記第１のｐ型ＭＯＳトランジスタの
ソース電極及びドレイン電極の他方に接続され、ソース
電極及びドレイン電極の一方がリセット信号線に接続さ
れ、ソース電極及びドレイン電極の他方が前記画素電極
に接続された第２のｐ型ＭＯＳトランジスタと、前記第
２のｐ型ＭＯＳトランジスタのゲート電極と電圧保持容
量電極との間に形成された電圧保持容量と、ゲート電極
が電圧調整可能なバイアス電源線に接続され、ソース電
極が前記電圧保持容量電極に接続され、ドレイン電極が
前記画素電極に接続された第３のｐ型ＭＯＳトランジス
タとから成ることを特徴としている。
【００７８】本発明の第３１発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続された第１のｐ型ＭＯＳトランジスタ
と、ゲート電極が前記第１のｐ型ＭＯＳトランジスタの
ソース電極及びドレイン電極の他方に接続され、ソース
電極及びドレイン電極の一方がリセット信号線に接続さ
れ、ソース電極及びドレイン電極の他方が前記画素電極
に接続された第２のｐ型ＭＯＳトランジスタと、前記第
２のｐ型ＭＯＳトランジスタのゲート電極と電圧保持容
量電極との間に形成された電圧保持容量と、ゲート電極
が前記電圧保持容量電極に接続され、ソース電極が電圧
調整可能なバイアス電源線に接続され、ドレイン電極が
前記画素電極に接続された第３のｐ型ＭＯＳトランジス
タとから成ることを特徴としている。
【００７９】本発明の第３２発明の液晶表示装置は、複
数の走査線と複数の信号線との各交点付近に夫々配設さ
れたＭＯＳ型トランジスタ回路によって画素電極が駆動
されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走
査線に接続され、ソース電極及びドレイン電極の一方が
前記信号線に接続された第１のｐ型ＭＯＳトランジスタ
と、ゲート電極が前記第１のｐ型ＭＯＳトランジスタの
ソース電極及びドレイン電極の他方に接続され、ソース
電極及びドレイン電極の一方がリセット信号線に接続さ
れ、ソース電極及びドレイン電極の他方が前記画素電極
に接続された第２のｐ型ＭＯＳトランジスタと、前記第
２のｐ型ＭＯＳトランジスタのゲート電極と電圧保持容
量電極との間に形成された電圧保持容量と、ゲート電極
およびソース電極が前記電圧保持容量電極に接続され、
ドレイン電極が前記画素電極に接続された第３のｐ型Ｍ
ＯＳトランジスタとから成ることを特徴としている。
【００８０】本発明の第２９発明の液晶表示装置におい
て、好ましくは、前記抵抗の値は、液晶の応答時定数を
決めている抵抗成分の値以下に設定する。また、前記抵
抗は、半導体薄膜、又は不純物ドーピングされた半導体
薄膜で形成される。
【００８１】本発明の第３０〜３２発明の液晶表示装置
において、好ましくは、前記第３のｐ型ＭＯＳトランジ
スタのソース・ドレイン間抵抗の値が、液晶の応答時定
数を決めている抵抗成分の値以下に設定される。
【００８２】本発明の第２９〜３０発明の液晶表示装置
において、好ましくは、前記ＭＯＳ型トランジスタ回路
は、薄膜トランジスタを集積して形成されてる。また、
液晶材料が、ネマティック液晶、強誘電性液晶、反強誘
電性液晶、無閾反強誘電性液晶、歪螺旋強誘電性液晶、
ねじれ強誘電性液晶、単安定強誘電性液晶であることも
好ましい。
【００８３】本発明の第１１の液晶表示装置の駆動方法
は、本発明の第３０〜３３の液晶表示装置を駆動する方
法であって、前記電圧保持容量電極には、前記データ信
号の最大電圧よりも大きい電圧を供給し、走査線選択期
間より前の時間において、前記第２のｐ型ＭＯＳトラン
ジスタを経由してリセット信号を前記画素電極に伝達す
ることにより、前記第２のｐ型ＭＯＳトランジスタをリ
セット状態にし、走査線選択期間では、走査パルス信号
により、前記第１のｐ型ＭＯＳトランジスタを経由して
データ信号を前記電圧保持容量に記憶させるとともに、
前記第２のｐ型ＭＯＳトランジスタを経由して、前記記
憶されたデータ信号に対応した信号を画素電極に書き込
み、走査線選択期間が終了した後も引き続き、前記第２
のｐ型ＭＯＳトランジスタを経由して、前記記憶された
データ信号に対応した信号を画素電極に書き込むことを
特徴としている。
【００８４】本発明の第１２の液晶表示装置駆動方法
は、本発明の第３０〜３３の液晶表示装置を駆動する方
法であって、前記電圧保持容量電極には、前記データ信
号の最大電圧よりも大きい電圧を供給し、走査線選択期
間では、走査パルス信号により、前記第１のｐ型ＭＯＳ
トランジスタを経由してデータ信号を前記電圧保持容量
に記憶させるとともに、前記第２のｐ型ＭＯＳトランジ
スタを経由してリセット信号を前記画素電極に伝達する
ことにより、前記第２のｐ型ＭＯＳトランジスタをリセ
ット状態にし、走査線選択期間が終了した後に、前記第
２のｐ型ＭＯＳトランジスタを経由して、前記記憶され
たデータ信号に対応した信号を画素電極に書き込むこと
を特徴としている。
【００８５】本発明の第１〜３２発明の液晶表示装置を
用い、１フレーム期間に、入射する光の色を切り換えて
駆動することによりカラー表示を行う時分割駆動方式の
液晶表示装置として構成することが好ましい。
【００８６】
【発明の実施の形態】本発明の第１の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の液
晶表示装置の第１の実施の形態を示す図である。図に示
すように、本発明の液晶表示装置は、ゲート電極が走査
線１０１に接続され、ソース電極及びドレイン電極の一
方が信号線１０２に接続されたＭＯＳ型トランジスタ
（Ｑｎ）１０３と、入力電極がトランジスタ（Ｑｎ）１
０３のソース電極及びドレイン電極の他方に接続され、
出力電極が画素電極に接続されたアナログアンプ回路１
０４と、前記アナログアンプ回路１０４の入力電極と電
圧保持容量電極１０５との間に形成された電圧保持容量
１０６と、画素電極１０７と対向電極１０８との間でス
イッチングさせる液晶１０９とで構成されている。ここ
で、ＭＯＳ型トランジスタ（Ｑｎ）１０３およびアナロ
グアンプ回路１０４は、ｐ-ＳｉＴＦＴで構成されてい
る。また、アナログアンプ回路１０４のゲインは１倍に
設定されている。
【００８７】以下、この画素構成を用いた液晶表示装置
の駆動方法について、図２を用いて説明する。図２は、
図１に示した画素構成により、分極を有する強誘電性液
晶、反強誘電性液晶、又は１フィールド期間内で応答す
るＯＣＢモード液晶等の高速液晶を駆動した場合の、ゲ
ート走査電圧Ｖｇ、データ信号電圧Ｖｄ、アンプ入力電
圧Ｖａ、画素電圧Ｖｐｉｘのタイミングチャート、およ
び液晶の光透過率の変化を示したものである。ここで、
液晶は、電圧無印加時に暗い状態となる、いわゆるノー
マリー・ブラックモードで動作する例を示している。図
に示すように、ゲート走査電圧Ｖｇが水平走査の期間、
ハイレベルＶｇＨとなることによって、トランジスタ１
０３はオン状態となり、信号線に入力されているデータ
信号Ｖｄがトランジスタ１０３を経由してアナログアン
プ回路１０４の入力電極に転送される。水平走査期間が
終了し、ゲート走査電圧Ｖｇがローレベルとなると、ト
ランジスタ（Ｑｎ）１０３はオフ状態となり、アナログ
アンプ回路の入力電極に転送されたデータ信号は電圧保
持容量１０５により保持される。この際、アンプ入力電
圧Ｖａは、トランジスタ（Ｑｎ）１０３がオフ状態にな
る時刻において、トランジスタ（Ｑｎ）１０３のゲート
・ソース間容量を経由してフィードスルー電圧と呼ばれ
る電圧シフトを起こす。図２には、Ｖｆ１、Ｖｆ２、Ｖ
ｆ３で示されており、この電圧シフトＶｆ１〜Ｖｆ３の
量は、電圧保持容量１０５の値を大きく設計することに
より小さくすることができる。アンプ入力電圧Ｖａは、
次のフィールド期間において、再びゲート走査電圧Ｖｇ
がハイレベルとなり、トランジスタ（Ｑｎ）１０３が選
択されるまで保持される。アナログアンプ回路１０４
は、次のフィールドでアンプ入力電圧が変化するまでの
間、その保持されたアンプ入力電圧Ｖａに応じたアナロ
グ階調電圧を出力することができる。この場合、水平走
査期間終了後も画素電極１０７はアナログアンプ回路１
０４によって駆動されるので、従来技術で述べたような
液晶の応答に伴う画素電圧Ｖｐｉｘの変動を無くすこと
ができる。その結果、図２の画素電圧Ｖｐｉｘの波形に
示すように、１フィールド期間にわたって所望の電圧を
液晶に印加することができ、液晶光透過率にも示される
ように、１フィールド毎に所望の階調を得ることが可能
となる。
【００８８】上記実施の形態では、ＭＯＳ型トランジス
タ（Ｑｎ）１０３およびアナログアンプ回路１０４は、
ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−ＳｉＴＦ
Ｔ、カドミウム・セレン薄膜トランジスタ（以下ＣｄＳ
ｅＴＦＴと記す。）等の他の薄膜トランジスタで形成し
ても良いし、単結晶シリコントランジスタで形成しても
良い。また、上記実施の形態では、画素の選択スイッチ
として、ｎ型ＭＯＳトランジスタを採用しているが、ｐ
型ＭＯＳトランジスタを採用しても良い。その場合、ゲ
ート走査信号として、選択時にローレベル、非選択時に
ハイレベルとなるパルス信号を入力する。また、上記実
施の形態では、分極を有する強誘電性液晶、反強誘電性
液晶、又は１フィールド期間で応答するＯＣＢ液晶等の
高速液晶を駆動する場合について説明したが、１フィー
ルド期間内で完全に応答しないＴＮ液晶等の他の液晶を
駆動する場合についても、より正確な階調表示を実現で
きるという同様な効果が得られる。
【００８９】以上説明した、第１の実施の形態の液晶表
示装置およびその駆動方法を、１フィールド（１フレー
ム）期間に入射する光の色を切り換えてカラー表示を行
う時分割駆動方式の液晶表示装置に適用したところ、色
再現性の良い、高階調表示を実現することができた。こ
れは、本発明の液晶表示装置が、分極を有する強誘電性
液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【００９０】次に本発明の第２の実施の形態について図
面を参照して詳細に説明する。図３は、本発明の液晶表
示装置の第２の実施の形態を示す図である。図に示すよ
うに、本発明の液晶表示装置は、ゲート電極が走査線１
０１に接続され、ソース電極及びドレイン電極の一方が
信号線１０２に接続されたｎ型ＭＯＳ型トランジスタ
（Ｑｎ）３０１と、ゲート電極がそのｎ型ＭＯＳトラン
ジスタ（Ｑｎ）３０１のソース電極及びドレイン電極の
他方に接続され、ソース電極及びドレイン電極の一方が
走査線１０１に接続され、ソース電極及びドレイン電極
の他方が画素電極１０７に接続されたｐ型ＭＯＳトラン
ジスタ３０２と、そのｐ型ＭＯＳトランジスタ３０２の
ゲート電極と電圧保持容量電極１０５との間に形成され
た電圧保持容量１０６と、画素電極１０７と電圧保持容
量電極１０５の間に接続された抵抗ＲＬと、画素電極１
０７と対向電極１０８との間でスイッチングさせる液晶
１０９とで構成されている。ここで、ｎ型ＭＯＳ型トラ
ンジスタ（Ｑｎ）３０１およびｐ型ＭＯＳトランジスタ
（Ｑｐ）３０２は、ｐ-ＳｉＴＦＴで構成されている。
また、抵抗ＲＬ３０３の値は、液晶の応答時定数を決め
ている抵抗成分の値以下に設定されている。すなわち、
図６０、図６２に示した液晶等価回路における抵抗Ｒ
ｒ、Ｒｓｐと、抵抗ＲＬ３０３は次式に示す関係となっ
ている。
【００９１】 ＲＬ≦Ｒｒ、ＲＬ≦Ｒｓｐ （１） たとえば、抵抗Ｒｓｐが５ＧΩである場合には、抵抗Ｒ
Ｌは１ＧΩ程度の値に設定されてる。１ＧΩという通常
の半導体集積回路では用いられない大きな抵抗は、半導
体薄膜か、もしくは不純物ドーピングされた半導体薄膜
で形成する。
【００９２】図４は、抵抗ＲＬを、ライトリー・ドーピ
ングされたｐ型半導体薄膜（ｐ-）で形成した場合の構
造例を示したものである。図４には、ｐ型ｐ-ＳｉＴＦ
Ｔ４０２の構造も示してある。図に示すように、ｐ型ｐ
-ＳｉＴＦＴ４０２のソース・ドレイン電極の一方は走
査線４０５に接続されており、他方は画素電極１０７に
接続されている。ここで、抵抗を形成するｐ-層４０４
部分は、式（１）で示した条件を満たすように、不純物
ドーピングの量、および長さ、幅が設計されている。ま
た、ｐ型ｐ-ＳｉＴＦＴ４０２は、高耐圧化のためにラ
イトリー・ドープト・ドレイン（以下ＬＤＤと記す。）
構造となっており、工程を簡略化するために、ｐ-Ｓｉ
ＴＦＴ４０２のＬＤＤを形成する工程と、抵抗ＲＬ（ｐ
-）を形成する工程を同時に行っている。
【００９３】次に、抵抗ＲＬを不純物のドーピングされ
ていない半導体薄膜（ｉ層）５０１で形成した例を図５
に示す。ここで、抵抗を形成するｉ層５０１の長さ、幅
は、式（１）を満たすように設計されている。また、ｉ
層５０１を抵抗ＲＬとして用いる場合には、図に示すよ
うに、ｐ型ｐ-ＳｉＴＦＴ４０２の、画素電極１０７に
接続された側のソース・ドレイン電極（ｐ+）４０３と
抵抗ＲＬ（ｉ層）５０１の間に、ｐ型にライトリー・ド
ーピングされたｐ-層４０４を形成しておく。ｐ+層とｉ
層を接触させると、極めて高いショットキー抵抗が形成
され、式（１）を満たす抵抗を小面積で形成することが
できなくなってしまうからである。同様に、電圧保持容
量電極１０５に接続されたｐ+電極４０３と、ｉ層５０
１との間には、ｐ-層４０４が形成されている。
【００９４】次に、抵抗ＲＬを、ライトリー・ドーピン
グされたｎ型半導体薄膜（ｎ-）で形成した場合の例を
図６に示す。ここで、抵抗を形成するｎ-層６０２の部
分は、式（１）で示した条件を満たすように、不純物ド
ーピングの量、および長さ、幅が設計されている。ｐ型
ｐ-ＳｉＴＦＴ４０２のソース・ドレイン電極（ｐ+層）
４０３と、ｎ-層６０２とを接続する場合には、図に示
すように、ｐ+層４０３とｎ+層６０１とを金属層４０７
を介して接続し、そのｎ+層６０１をｎ-層６０２に接触
させる。
【００９５】以上、図３に示す抵抗ＲＬを半導体薄膜、
不純物ドーピングされた半導体薄膜で形成する場合につ
いて説明したが、式（１）を満たす抵抗であれば、他の
材料を適用してもよい。
【００９６】以下、図３に示した画素構成を用いた液晶
表示装置の駆動方法について説明する。図７は、図３に
示した画素構成により、分極を有する強誘電性液晶、反
強誘電性液晶、又は１フィールド期間内で応答するＯＣ
Ｂモード液晶等の高速液晶を駆動した場合の、ゲート走
査電圧Ｖｇ、データ信号電圧Ｖｄ、ｐ型ＭＯＳトランジ
スタ（Ｑｐ）３０２のゲート電圧Ｖａ、画素電圧Ｖｐｉ
ｘのタイミングチャート、および液晶の光透過率の変化
を示したものである。ここで、液晶は、電圧無印加時に
暗い状態となる、ノーマリー・ブラックモードで動作す
る例を示している。図に示すように、ゲート走査電圧Ｖ
ｇが水平走査の期間、ハイレベルＶｇＨとなることによ
って、ｎ型ＭＯＳトランジスタ（Ｑｎ）３０１はオン状
態となり、信号線に入力されているデータ信号Ｖｄがｎ
型ＭＯＳトランジスタ（Ｑｎ）３０１を経由してｐ型Ｍ
ＯＳトランジスタ（Ｑｐ）３０２のゲート電極に転送さ
れる。一方、その水平走査期間において、画素電極１０
７は、ｐ型ＭＯＳトランジスタ（Ｑｐ）３０２を経由し
てゲート走査電圧ＶｇＨが転送されることによりリセッ
ト状態となる。ここで、下記に述べるように、ｐ型ＭＯ
Ｓトランジスタ（Ｑｐ）３０２は、水平走査期間が終了
した後、ソースフォロワ型のアナログアンプとして動作
するが、水平走査期間において画素電圧ＶｐｉｘがＶｇ
Ｈとなることで、ｐ型ＭＯＳトランジスタ（Ｑｐ）３０
２のリセットが同時に行われる。
【００９７】水平走査期間が終了し、ゲート走査電圧Ｖ
ｇがローレベルとなると、ｎ型ＭＯＳトランジスタ（Ｑ
ｎ）３０１はオフ状態となり、ｐ型ＭＯＳトランジスタ
（Ｑｐ）３０２のゲート電極に転送されたデータ信号は
電圧保持容量１０５により保持される。この際、ｐ型Ｍ
ＯＳトランジスタのゲート入力電圧Ｖａは、ｎ型ＭＯＳ
トランジスタ（Ｑｎ）３０１がオフ状態になる時刻にお
いて、ｎ型ＭＯＳトランジスタ（Ｑｎ）３０１のゲート
・ソース間容量を経由してフィードスルー電圧と呼ばれ
る電圧シフトを起こす。図７には、Ｖｆ１、Ｖｆ２、Ｖ
ｆ３で示されており、この電圧シフトＶｆ１〜Ｖｆ３の
量は、電圧保持容量１０５の値を大きく設計することに
より小さくすることができる。ｐ型ＭＯＳトランジスタ
（Ｑｐ）３０２のゲート入力電圧Ｖａは、次のフィール
ド期間において、再びゲート走査電圧Ｖｇがハイレベル
となり、ｎ型ＭＯＳトランジスタ（Ｑｎ）３０１が選択
されるまで保持される。一方、ｐ型ＭＯＳトランジスタ
（Ｑｐ）３０２は、水平走査期間にリセットが完了して
おり、画素電極１０７をソース電極としたソースフォロ
ワ型アナログアンプとして動作する。この際、電圧保持
容量電極１０５には、ｐ型ＭＯＳトランジスタ（Ｑｐ）
３０２をアナログアンプとして動作させるために、少な
くとも（Ｖｄｍａｘ−Ｖｔｐ）よりも高い電圧を供給し
ておく。ここで、Ｖｄｍａｘはデータ信号Ｖｄの最大
値、Ｖｔｐはｐ型ＭＯＳトランジスタ（Ｑｐ）３０２の
閾値電圧である。ｐ型ＭＯＳトランジスタ（Ｑｐ）３０
２は、次のフィールドでゲート走査電圧がＶｇＨとなっ
てリセットが行われるまでの間、その保持されたゲート
入力電圧Ｖａに応じたアナログ階調電圧を出力すること
ができる。その出力電圧は、ｐ型ＭＯＳトランジスタの
トランス・コンダクタンスｇｍｐと抵抗ＲＬ３０３との
値によって変わるが、およそ次の式で表される。
【００９８】 Ｖｐｉｘ≒Ｖａ−Ｖｔｐ （２） ここで、Ｖｔｐは、通常負の値であるので、図７に示す
ように、ＶｐｉｘはＶａよりもｐ型ＭＯＳトランジスタ
（Ｑｐ）３０２の閾値電圧の絶対値だけ高い電圧とな
る。 このように、従来技術で述べたような液晶の応答
に伴う画素電圧Ｖｐｉｘの変動を無くすことができるよ
うになり、図７の液晶光透過率にも示されるように、１
フィールド毎に所望の階調を得ることが可能となる。
【００９９】また、本発明の液晶表示装置では、アナロ
グアンプとして動作するｐ型ＭＯＳトランジスタ（Ｑ
ｐ）３０２の電源およびリセット電源として走査電圧を
利用するとともに、アンプのリセットをｐ型ＭＯＳトラ
ンジスタ（Ｑｐ）３０２自身で行う構成となっているた
め、電源線、リセット電源線、リセットスイッチ等の配
線、回路が不要となっている。その結果、従来よりも小
面積でアナログアンプを構成でき、高開口率化を図るの
に顕著な効果が得られる。
【０１００】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）３０１およびｐ型ＭＯＳトランジ
スタ（Ｑｐ）３０２は、ｐ-ＳｉＴＦＴで形成すると述
べたが、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜
トランジスタで形成しても良いし、単結晶シリコントラ
ンジスタで形成しても良い。
【０１０１】次に、図３に示した本発明の液晶表示装置
を用いてＴＮ液晶を駆動する方法について説明する。図
８は、その場合のゲート走査電圧Ｖｇ、データ信号電圧
Ｖｄ、ｐ型ＭＯＳトランジスタ（Ｑｐ）３０２のゲート
電圧Ｖａ、画素電圧Ｖｐｉｘのタイミングチャート、お
よび液晶の光透過率の変化を示したものである。ここ
で、液晶は、電圧無印加時に明るい状態となる、ノーマ
リー・ホワイトモードで動作する例を示している。ま
た、データ信号Ｖｄとして、数フィールドにわたって、
明るい状態にする信号電圧を印加した例を示している。
駆動方法としては、前述の図７で示したものと同様であ
る。ＴＮ液晶は、応答時間が数十ｍｓｅｃ〜１００ｍｓ
ｅｃ程度あるため、図８に示すように数フィールドかか
って明るい状態に遷移していく。その間、ＴＮ液晶の分
子がスイッチングすることにより液晶容量が変化し、従
来の液晶表示装置では、前述の図６１に示したように、
画素電圧Ｖｐｉｘが変動してしまうため、本来の液晶光
透過率Ｔ０を得ることができない。それに対し、本発明
の液晶表示装置においては、ｐ型ＭＯＳトランジスタ
（Ｑｐ）３０２がアンプとして動作し、ＴＮ液晶の容量
の変化に影響されることなく液晶１０９に一定の電圧を
印加し続けることができるので、本来の光透過率が得ら
れ、正確な階調表示を行うことができる。
【０１０２】次に、図３に示した本発明の液晶表示装置
において、抵抗ＲＬ３０３の値を変化させた時の画素電
圧Ｖｐｉｘの変化について説明する。図９は、図３にお
ける抵抗ＲＬ３０３の値を、図６２における液晶抵抗Ｒ
ｓｐに対し、Ｒｓｐ／４、Ｒｓｐ、２×Ｒｓｐと
変えた場合の画素電圧Ｖｐｉｘの変化の様子を示したも
のである。図に示すように、抵抗ＲＬ３０３の値を液晶
抵抗Ｒｓｐよりも大きくした場合（）、正極性の信号
を書き込むフィールドにおいて、画素電圧Ｖｐｉｘは大
きな変動を示す。これに対し、抵抗ＲＬ３０３の値を液
晶抵抗Ｒｓｐ以下にした場合（、）には、画素電圧
Ｖｐｉｘの変動はほとんど無くなる。抵抗ＲＬ３０３の
値を液晶抵抗Ｒｓｐと等しくした場合（）において、
若干の変動が認められるが、その変動している期間は１
フィールド期間に比べて非常に短い期間であり、階調表
示制御を行う上で影響は無い。
【０１０３】以上説明した理由により、図３に示す液晶
表示装置において、抵抗ＲＬ３０３は前述の式（１）で
示された条件を満たすように設計される。実際には、画
素電圧Ｖｐｉｘの変動量と消費電力を考慮して、抵抗Ｒ
Ｌ３０３の値を決定する。消費電力を小さくするために
は、画素電圧Ｖｐｉｘの変動が液晶光透過率に影響を及
ぼさない範囲内で抵抗ＲＬ３０３の値はできるだけ大き
く設計するのが望ましい。
【０１０４】以上説明した、第２の実施の形態の液晶表
示装置およびその駆動方法を、１フィールド（１フレー
ム）期間に入射する光の色を切り換えてカラー表示を行
う時分割駆動方式の液晶表示装置に適用したところ、色
再現性の良い、高階調表示を実現することができた。こ
れは、本発明の液晶表示装置が、分極を有する強誘電性
液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１０５】次に本発明の第３の実施の形態について図
面を参照して詳細に説明する。図１０は、本発明の液晶
表示装置の第３の実施の形態を示す図である。図に示す
ように、本発明の液晶表示装置は、ゲート電極が走査線
１０１に接続され、ソース電極及びドレイン電極の一方
が信号線１０２に接続されたｎ型ＭＯＳ型トランジスタ
（Ｑｎ）１００１と、ゲート電極がそのｎ型ＭＯＳトラ
ンジスタ（Ｑｎ）１００１のソース電極及びドレイン電
極の他方に接続され、ソース電極及びドレイン電極の一
方が走査線１０１に接続され、ソース電極及びドレイン
電極の他方が画素電極１０７に接続された第１のｐ型Ｍ
ＯＳトランジスタ（Ｑｐ１）１００２と、その第１のｐ
型ＭＯＳトランジスタ（Ｑｐ１）１００２のゲート電極
と電圧保持容量電極１０５との間に形成された電圧保持
容量１０６と、ゲート電極がバイアス電源ＶＢに接続さ
れ、ソース電極が前記電圧保持容量電極１０５に接続さ
れ、ドレイン電極が前記画素電極に接続された第２のｐ
型ＭＯＳトランジスタ（Ｑｐ２）１００３と、画素電極
１０７と対向電極１０８との間でスイッチングさせる液
晶１０９とで構成されている。ここで、ｎ型ＭＯＳ型ト
ランジスタ（Ｑｎ）１００１、および第１、第２のｐ型
ＭＯＳトランジスタ（Ｑｐ１）１００２、（Ｑｐ２）１
００３は、ｐ-ＳｉＴＦＴで構成されている。ここで、
第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）１００３のゲ
ート電極に供給するバイアス電源ＶＢ１００４は、第２
のｐ型ＭＯＳトランジスタ（Ｑｐ２）１００３のソース
ドレイン間抵抗Ｒｄｓｐが、液晶の応答時定数を決めて
いる抵抗成分の値以下となるように設定されている。す
なわち、図６０、図６２に示した液晶等価回路における
抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイン間抵抗Ｒｄｓｐ
は次式に示す関係となっている。 Ｒｄｓｐ≦Ｒｒ、Ｒｄｓｐ≦Ｒｓｐ （３）
【０１０６】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｐが１ＧΩを越え
ないようなバイアス電源ＶＢ１００４が供給される。図
１１は、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）１０
０３のドレイン電流・ゲート電圧特性と動作点を示した
ものである。図の例では、第２のｐ型ＭＯＳトランジス
タ（Ｑｐ２）１００３のゲート・ソース間電圧（ＶＢ−
ＶＣＨ）を−３Ｖ程度に設定している。たとえば、電圧
保持容量電圧ＶＣＨを２０Ｖ、ＶＢを１７Ｖに設定す
る。その結果、第２のｐ型ＭＯＳトランジスタ（Ｑｐ
２）１００３のドレイン電流はおよそ１Ｅ−８（Ａ）と
なり、ソース・ドレイン間電圧Ｖｄｓｐが−１０Ｖの
時、ソース・ドレイン間抵抗Ｒｄｓｐは１ＧΩとなる。
また、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）１００
３は、弱反転領域で動作しており、ソース・ドレイン間
電圧Ｖｄｓｐが−２〜−１４Ｖと変化しても、ドレイン
電流はほぼ一定である。第２のｐ型ＭＯＳトランジスタ
（Ｑｐ２）１００３は、第１のｐ型ＭＯＳトランジスタ
（Ｑｐ１）１００２をアナログアンプとして動作させる
場合の、バイアス電流源として動作している。
【０１０７】以上説明した、図１０に示す第３の実施の
形態の液晶表示装置の駆動方法は、先に図３に示した第
２の実施の形態の液晶表示装置の駆動方法と同様であ
る。すなわち、分極を有する強誘電性液晶、反強誘電性
液晶、および１フィールド期間内に応答するＯＣＢモー
ド液晶のような高速液晶を駆動した場合には、画素電圧
Ｖｐｉｘ、液晶光透過率は図７に示したものと同様であ
り、ＴＮ液晶を駆動した場合には、図８に示したものと
同様である。
【０１０８】すなわち、図１０に示した液晶表示装置を
用いれば、第２の実施の形態と同様に、液晶の応答に伴
う画素電圧Ｖｐｉｘの変動を無くすことができるように
なり、１フィールド毎に所望の階調を得ることが可能と
なる。
【０１０９】また、図１０に示した液晶表示装置では、
アナログアンプとして動作する第１のｐ型ＭＯＳトラン
ジスタ（Ｑｐ１）１００２の電源およびリセット電源と
して走査電圧を利用するとともに、アンプのリセットを
第１のｐ型ＭＯＳトランジスタ（Ｑｐ１）１００２自身
で行う構成となっているため、電源線、リセット電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０１１０】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）１００１、第１、第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）１００２、（Ｑｐ２）１００
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０１１１】以上説明した、第３の実施の形態の液晶表
示装置およびその駆動方法を、１フィールド（１フレー
ム）期間に入射する光の色を切り換えてカラー表示を行
う時分割駆動方式の液晶表示装置に適用したところ、色
再現性の良い、高階調表示を実現することができた。こ
れは、本発明の液晶表示装置が、分極を有する強誘電性
液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１１２】次に本発明の第４の実施の形態について図
面を参照して詳細に説明する。図１２は、本発明の液晶
表示装置の第４の実施の形態を示す図である。図に示す
ように、本発明の液晶表示装置は、ゲート電極が走査線
１０１に接続され、ソース電極及びドレイン電極の一方
が信号線１０２に接続されたｎ型ＭＯＳ型トランジスタ
（Ｑｎ）１００１と、ゲート電極がそのｎ型ＭＯＳトラ
ンジスタ（Ｑｎ）１００１のソース電極及びドレイン電
極の他方に接続され、ソース電極及びドレイン電極の一
方が走査線１０１に接続され、ソース電極及びドレイン
電極の他方が画素電極１０７に接続された第１のｐ型Ｍ
ＯＳトランジスタ（Ｑｐ１）１００２と、その第１のｐ
型ＭＯＳトランジスタ（Ｑｐ１）１００２のゲート電極
と電圧保持容量電極１０５との間に形成された電圧保持
容量１０６と、ゲート電極が電圧保持容量電極１０５に
接続され、ソース電極がソース電源ＶＳ１２０１に接続
され、ドレイン電極が画素電極１０７に接続された第２
のｐ型ＭＯＳトランジスタ（Ｑｐ２）１００３と、画素
電極１０７と対向電極１０８との間でスイッチングさせ
る液晶１０９とで構成されている。ここで、ｎ型ＭＯＳ
型トランジスタ（Ｑｎ）１００１、および第１、第２の
ｐ型ＭＯＳトランジスタ（Ｑｐ１）１００２、（Ｑｐ
２）１００３は、ｐ-ＳｉＴＦＴで構成されている。
【０１１３】また、第２のｐ型ＭＯＳトランジスタ（Ｑ
ｐ２）１００３のソース電極に供給するソース電源ＶＳ
１２０１は、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）
１００３のソースドレイン間抵抗Ｒｄｓｐが、液晶の応
答時定数を決めている抵抗成分の値以下となるように設
定されている。すなわち、図６０、図６２に示した液晶
等価回路における抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイ
ン間抵抗Ｒｄｓｐは、前述の式（３）に示された関係と
なっており、たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｐが１ＧΩを越え
ないようなソース電源ＶＳ１２０１が供給される。第２
のｐ型ＭＯＳトランジスタ（Ｑｐ２）１００３の動作点
は、前述の図１１に示した動作点と同様である。すなわ
ち、図の例では、第２のｐ型ＭＯＳトランジスタ（Ｑｐ
２）１００３のゲート・ソース間電圧（ＶＣＨ−ＶＳ）
を−３Ｖ程度に設定している。たとえば、電圧保持容量
電圧ＶＣＨを１７Ｖ、ＶＳを２０Ｖに設定する。その結
果、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）１００３
のドレイン電流はおよそ１Ｅ−８（Ａ）となり、ソース
・ドレイン間電圧Ｖｄｓｐが−１０Ｖの時、ソース・ド
レイン間抵抗Ｒｄｓｐは１ＧΩとなる。また、第２のｐ
型ＭＯＳトランジスタ（Ｑｐ２）１００３は、弱反転領
域で動作しており、ソース・ドレイン間電圧Ｖｄｓｐが
−２〜−１４Ｖと変化しても、ドレイン電流はほぼ一定
である。第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）１０
０３は、第１のｐ型ＭＯＳトランジスタ（Ｑｐ１）１０
０２をアナログアンプとして動作させる場合の、バイア
ス電流源として動作している。
【０１１４】以上説明した、図１２に示す第４の実施の
形態の液晶表示装置の駆動方法は、先に示した第２、第
３の実施の形態の液晶表示装置の駆動方法と同様であ
る。すなわち、分極を有する強誘電性液晶、反強誘電性
液晶、および１フィールド期間内に応答するＯＣＢモー
ド液晶のような高速液晶を駆動した場合には、画素電圧
Ｖｐｉｘ、液晶光透過率は図７に示したものと同様であ
り、ＴＮ液晶を駆動した場合には、図８に示したものと
同様である。
【０１１５】すなわち、図１２に示した液晶表示装置を
用いれば、第２、第３の実施の形態と同様に、液晶の応
答に伴う画素電圧Ｖｐｉｘの変動を無くすことができる
ようになり、１フィールド毎に所望の階調を得ることが
可能となる。
【０１１６】また、図１２に示した液晶表示装置では、
アナログアンプとして動作する第１のｐ型ＭＯＳトラン
ジスタ（Ｑｐ１）１００２の電源およびリセット電源と
して走査電圧を利用するとともに、アンプのリセットを
第１のｐ型ＭＯＳトランジスタ（Ｑｐ１）１００２自身
で行う構成となっているため、電源線、リセット電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０１１７】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）１００１、第１、第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）１００２、（Ｑｐ２）１００
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０１１８】以上説明した、第４の実施の形態の液晶表
示装置およびその駆動方法を、１フィールド（１フレー
ム）期間に入射する光の色を切り換えてカラー表示を行
う時分割駆動方式の液晶表示装置に適用したところ、色
再現性の良い、高階調表示を実現することができた。こ
れは、本発明の液晶表示装置が、分極を有する強誘電性
液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１１９】次に本発明の第５の実施の形態について図
面を参照して詳細に説明する。図１３は、本発明の液晶
表示装置の第５の実施の形態を示す図である。図に示す
ように、本発明の液晶表示装置は、ゲート電極が走査線
１０１に接続され、ソース電極及びドレイン電極の一方
が信号線１０２に接続されたｎ型ＭＯＳ型トランジスタ
（Ｑｎ）１００１と、ゲート電極がそのｎ型ＭＯＳトラ
ンジスタ（Ｑｎ）１００１のソース電極及びドレイン電
極の他方に接続され、ソース電極及びドレイン電極の一
方が走査線１０１に接続され、ソース電極及びドレイン
電極の他方が画素電極１０７に接続された第１のｐ型Ｍ
ＯＳトランジスタ（Ｑｐ１）１００２と、その第１のｐ
型ＭＯＳトランジスタ（Ｑｐ１）１００２のゲート電極
と電圧保持容量電極１０５との間に形成された電圧保持
容量１０６と、ゲート電極およびソース電極が電圧保持
容量電極１０５に接続され、ドレイン電極が画素電極１
０７に接続された第２のｐ型ＭＯＳトランジスタ（Ｑｐ
２）１００３と、画素電極１０７と対向電極１０８との
間でスイッチングさせる液晶１０９とで構成されてい
る。ここで、ｎ型ＭＯＳ型トランジスタ（Ｑｎ）１００
１、および第１、第２のｐ型ＭＯＳトランジスタ（Ｑｐ
１）１００２、（Ｑｐ２）１００３は、ｐ-ＳｉＴＦＴ
で構成されている。
【０１２０】また、第２のｐ型ＭＯＳトランジスタ（Ｑ
ｐ２）１００３のゲート電極とソース電極はともに電圧
保持容量電極１０５に接続されているため、第２のｐ型
ＭＯＳトランジスタ（Ｑｐ２）１００３のゲート・ソー
ス間電圧Ｖｇｓｐは０Ｖとなる。このバイアス条件下
で、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）のソース
・ドレイン間抵抗Ｒｄｓｐが前述の式（３）を満たすよ
うに、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）１００
３の閾値電圧をチャネル・ドーズにより正側にシフト制
御している。図１４は、第２のｐ型ＭＯＳトランジスタ
（Ｑｐ２）１００３のドレイン電流・ゲート電圧特性
と、動作点を示したものである。図に示すように、ゲー
ト・ソース間電圧が０Ｖの時、ドレイン電流が約１Ｅ−
８（Ａ）となるように、チャネルドーズにより、閾値電
圧が正側にシフト制御されている。その結果、第２のｐ
型ＭＯＳトランジスタ（Ｑｐ２）１００３のドレイン電
流はおよそ１Ｅ−８（Ａ）となり、ソース・ドレイン間
電圧Ｖｄｓｐが−１０Ｖの時、ソース・ドレイン間抵抗
Ｒｄｓｐは１ＧΩとなる。また、第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）１００３は、弱反転領域で動作して
おり、ソース・ドレイン間電圧Ｖｄｓｐが−２〜−１４
Ｖと変化しても、ドレイン電流はほぼ一定である。第２
のｐ型ＭＯＳトランジスタ（Ｑｐ２）１００３は、第１
のｐ型ＭＯＳトランジスタ（Ｑｐ１）１００２をアナロ
グアンプとして動作させる場合の、バイアス電流源とし
て動作している。
【０１２１】第５の実施の形態では、第３、第４の実施
の形態で必要であった、バイアス電源ＶＢ１００４、ソ
ース電源ＶＳ１２０１が不要となっているが、チャネル
ドーズ工程が余分に必要となる。
【０１２２】以上説明した、図１３に示す第５の実施の
形態の液晶表示装置の駆動方法は、先に示した第２〜第
４の実施の形態の液晶表示装置の駆動方法と同様であ
る。すなわち、分極を有する強誘電性液晶、反強誘電性
液晶、および１フィールド期間内に応答するＯＣＢモー
ド液晶のような高速液晶を駆動した場合には、画素電圧
Ｖｐｉｘ、液晶光透過率は図７に示したものと同様であ
り、ＴＮ液晶を駆動した場合には、図８に示したものと
同様である。
【０１２３】すなわち、図１３に示した液晶表示装置を
用いれば、第２〜第４の実施の形態と同様に、液晶の応
答に伴う画素電圧Ｖｐｉｘの変動を無くすことができる
ようになり、１フィールド毎に所望の階調を得ることが
可能となる。
【０１２４】また、図１３に示した液晶表示装置では、
アナログアンプとして動作する第１のｐ型ＭＯＳトラン
ジスタ（Ｑｐ１）１００２の電源およびリセット電源と
して走査電圧を利用するとともに、アンプのリセットを
第１のｐ型ＭＯＳトランジスタ（Ｑｐ１）１００２自身
で行う構成となっているため、電源線、リセット電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０１２５】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）１００１、第１、第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）１００２、（Ｑｐ２）１００
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０１２６】以上説明した、第５の実施の形態の液晶表
示装置およびその駆動方法を、１フィールド（１フレー
ム）期間に入射する光の色を切り換えてカラー表示を行
う時分割駆動方式の液晶表示装置に適用したところ、色
再現性の良い、高階調表示を実現することができた。こ
れは、本発明の液晶表示装置が、分極を有する強誘電性
液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１２７】次に本発明の第６の実施の形態について図
面を参照して詳細に説明する。図１５は、本発明の液晶
表示装置の第６の実施の形態を示す図である。図に示す
ように、本発明の液晶表示装置は、ゲート電極が走査線
１０１に接続され、ソース電極及びドレイン電極の一方
が信号線１０２に接続されたｐ型ＭＯＳ型トランジスタ
（Ｑｐ）１５０１と、ゲート電極がそのｐ型ＭＯＳトラ
ンジスタ（Ｑｐ）１５０１のソース電極及びドレイン電
極の他方に接続され、ソース電極及びドレイン電極の一
方が走査線１０１に接続され、ソース電極及びドレイン
電極の他方が画素電極１０７に接続されたｎ型ＭＯＳト
ランジスタ（Ｑｎ）１５０２と、そのｎ型ＭＯＳトラン
ジスタ（Ｑｎ）１５０２のゲート電極と電圧保持容量電
極１０５との間に形成された電圧保持容量１０６と、画
素電極１０７と電圧保持容量電極１０５の間に接続され
た抵抗ＲＬ１５０３と、画素電極１０７と対向電極１０
８との間でスイッチングさせる液晶１０９とで構成され
ている。ここで、ｐ型ＭＯＳ型トランジスタ（Ｑｐ）１
５０１およびｎ型ＭＯＳトランジスタ（Ｑｐ）１５０２
は、ｐ-ＳｉＴＦＴで構成されている。
【０１２８】また、抵抗ＲＬ１５０３の値は、液晶の応
答時定数を決めている抵抗成分の値以下に設定されてい
る。すなわち、図６０、図６２に示した液晶等価回路に
おける抵抗Ｒｒ、Ｒｓｐと、抵抗ＲＬ１５０３は前述の
式（１）に示す関係となっている。
【０１２９】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、抵抗ＲＬは１ＧΩ程度の値に設定されてる。１Ｇ
Ωという通常の半導体集積回路では用いられない大きな
抵抗は、第２の実施の形態と同様に、半導体薄膜か、も
しくは不純物ドーピングされた半導体薄膜で形成する。
【０１３０】図１６は、抵抗ＲＬ１５０３を、ライトリ
ー・ドーピングされたｎ型半導体薄膜（ｎ-）で形成し
た場合の構造例を示したものである。図１６には、ｎ型
ｐ-ＳｉＴＦＴ１６０１の構造も示してある。図に示す
ように、ｎ型ｐ-ＳｉＴＦＴ１６０１のソース・ドレイ
ン電極の一方は走査線４０５に接続されており、他方は
画素電極１０７に接続されている。ここで、抵抗を形成
するｎ-層部分は、式（１）で示した条件を満たすよう
に、不純物ドーピングの量、および長さ、幅が設計され
ている。また、ｎ型ｐ-ＳｉＴＦＴ１６０１は、高耐圧
化のためにライトリー・ドープト・ドレイン（以下ＬＤ
Ｄと記す。）構造となっており、工程を簡略化するため
に、ｐ-ＳｉＴＦＴのＬＤＤを形成する工程と、抵抗Ｒ
Ｌ（ｎ-）を形成する工程を同時に行っている。
【０１３１】次に、抵抗ＲＬを不純物のドーピングされ
ていない半導体薄膜（ｉ層）５０１で形成した例を図１
７に示す。ここで、抵抗を形成するｉ層５０１の長さ、
幅は、式（１）を満たすように設計されている。また、
ｉ層５０１を抵抗ＲＬとして用いる場合には、図に示す
ように、ｎ型ｐ-ＳｉＴＦＴ１６０１の、画素電極１０
７に接続された側のソース・ドレイン電極（ｎ+）６０
１と抵抗ＲＬ（ｉ層）５０１の間に、ｎ型にライトリー
・ドーピングされたｎ-層６０２を形成しておく。ｎ+層
とｉ層を接触させると、極めて高いショットキー抵抗が
形成され、式（１）を満たす抵抗を小面積で形成するこ
とができなくなってしまうからである。同様に、電圧保
持容量電極１０５に接続されたｎ+電極６０１と、ｉ層
５０１との間には、ｎ-層６０２が形成されている。
【０１３２】次に、抵抗ＲＬを、ライトリー・ドーピン
グされたｐ型半導体薄膜（ｐ-）で形成した場合の例を
図１８に示す。ここで、抵抗を形成するｐ-層４０４の
部分は、式（１）で示した条件を満たすように、不純物
ドーピングの量、および長さ、幅が設計されている。ｎ
型ｐ-ＳｉＴＦＴ１６０１のソース・ドレイン電極（ｎ+
層）６０１と、ｐ-層４０４とを接続する場合には、図
に示すように、ｎ+層６０１とｐ+層４０３とを金属層４
０７を介して接続し、そのｐ+層４０３をｐ-層４０４に
接触させる。
【０１３３】以上、図１５に示す抵抗ＲＬを半導体薄
膜、不純物ドーピングされた半導体薄膜で形成する場合
について説明したが、式（１）を満たす抵抗であれば、
他の材料を適用してもよい。
【０１３４】以下、図３に示した画素構成を用いた液晶
表示装置の駆動方法について説明する。図１９は、図１
５に示した画素構成により、分極を有する強誘電性液
晶、反強誘電性液晶、又は１フィールド期間内で応答す
るＯＣＢモード液晶等の高速液晶を駆動した場合の、ゲ
ート走査電圧Ｖｇ、データ信号電圧Ｖｄ、ｎ型ＭＯＳト
ランジスタ（Ｑｎ）１５０２のゲート電圧Ｖａ、画素電
圧Ｖｐｉｘのタイミングチャート、および液晶の光透過
率の変化を示したものである。ここで、液晶は、電圧無
印加時に暗い状態となる、ノーマリー・ブラックモード
で動作する例を示している。図に示すように、ゲート走
査電圧Ｖｇが水平走査の期間、ローレベルＶｇＬとなる
ことによって、ｐ型ＭＯＳトランジスタ（Ｑｐ）１５０
１はオン状態となり、信号線に入力されているデータ信
号Ｖｄがｐ型ＭＯＳトランジスタ（Ｑｐ）１５０１を経
由してｎ型ＭＯＳトランジスタ（Ｑｎ）１５０２のゲー
ト電極に転送される。一方、その水平走査期間におい
て、画素電極１０７は、ｎ型ＭＯＳトランジスタ（Ｑ
ｎ）１５０２を経由してゲート走査電圧ＶｇＬが転送さ
れることによりリセット状態となる。ここで、下記に述
べるように、ｎ型ＭＯＳトランジスタ（Ｑｎ）１５０２
は、水平走査期間が終了した後、ソースフォロワ型のア
ナログアンプとして動作するが、水平走査期間において
画素電圧ＶｐｉｘがＶｇＬとなることで、ｎ型ＭＯＳト
ランジスタ（Ｑｎ）１５０２のリセットが同時に行われ
る。
【０１３５】水平走査期間が終了し、ゲート走査電圧Ｖ
ｇがハイレベルになると、ｐ型ＭＯＳトランジスタ（Ｑ
ｐ）１５０１はオフ状態となり、ｎ型ＭＯＳトランジス
タ（Ｑｎ）１５０２のゲート電極に転送されたデータ信
号は電圧保持容量１０５により保持される。この際、ｎ
型ＭＯＳトランジスタのゲート入力電圧Ｖａは、ｐ型Ｍ
ＯＳトランジスタ（Ｑｐ）１５０１がオフ状態になる時
刻において、ｐ型ＭＯＳトランジスタ（Ｑｐ）１５０１
のゲート・ソース間容量を経由してフィードスルー電圧
と呼ばれる電圧シフトを起こす。図１９には、Ｖｆ１、
Ｖｆ２、Ｖｆ３で示されており、この電圧シフトＶｆ１
〜Ｖｆ３の量は、電圧保持容量１０５の値を大きく設計
することにより小さくすることができる。ｎ型ＭＯＳト
ランジスタ（Ｑｎ）１５０２のゲート入力電圧Ｖａは、
次のフィールド期間において、再びゲート走査電圧Ｖｇ
がローレベルとなり、ｐ型ＭＯＳトランジスタ（Ｑｐ）
１５０１が選択されるまで保持される。一方、ｎ型ＭＯ
Ｓトランジスタ（Ｑｎ）１５０２は、水平走査期間にリ
セットが完了しており、画素電極１０７をソース電極と
したソースフォロワ型アナログアンプとして動作する。
この際、電圧保持容量電極１０５には、ｎ型ＭＯＳトラ
ンジスタ（Ｑｎ）１５０２をアナログアンプとして動作
させるために、少なくとも（Ｖｄｍｉｎ−Ｖｔｎ）より
も低い電圧を供給しておく。ここで、Ｖｄｍｉｎはデー
タ信号Ｖｄの最小値、Ｖｔｎはｎ型ＭＯＳトランジスタ
（Ｑｎ）１５０２の閾値電圧である。ｎ型ＭＯＳトラン
ジスタ（Ｑｎ）１５０２は、次のフィールドでゲート走
査電圧がＶｇＬとなってリセットが行われるまでの間、
その保持されたゲート入力電圧Ｖａに応じたアナログ階
調電圧を出力することができる。その出力電圧は、ｎ型
ＭＯＳトランジスタ（Ｑｎ）１５０２のトランス・コン
ダクタンスｇｍｎと抵抗ＲＬ１５０３との値によって変
わるが、およそ次の式で表される。 Ｖｐｉｘ≒Ｖａ−Ｖｔｎ （４）
【０１３６】ここで、Ｖｔｎは、通常正の値であるの
で、図１９に示すように、ＶｐｉｘはＶａよりもｎ型Ｍ
ＯＳトランジスタ（Ｑｎ）１５０２の閾値電圧だけ低い
電圧となる。このように、従来技術で述べたような液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、図１９の液晶光透過率にも示されるよ
うに、１フィールド毎に所望の階調を得ることが可能と
なる。
【０１３７】また、本発明の液晶表示装置では、アナロ
グアンプとして動作するｎ型ＭＯＳトランジスタ（Ｑ
ｎ）１５０２の電源およびリセット電源として走査電圧
を利用するとともに、アンプのリセットをｎ型ＭＯＳト
ランジスタ（Ｑｎ）１５０２自身で行う構成となってい
るため、電源線、リセット電源線、リセットスイッチ等
の配線、回路が不要となっている。その結果、従来より
も小面積でアナログアンプを構成でき、高開口率化を図
るのに顕著な効果が得られる。
【０１３８】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）１５０１およびｎ型ＭＯＳトラン
ジスタ（Ｑｎ）１５０２は、ｐ-ＳｉＴＦＴで形成する
と述べたが、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の
薄膜トランジスタで形成しても良いし、単結晶シリコン
トランジスタで形成しても良い。
【０１３９】次に、図１５に示した本発明の液晶表示装
置を用いてＴＮ液晶を駆動する方法について説明する。
図２０は、その場合のゲート走査電圧Ｖｇ、データ信号
電圧Ｖｄ、ｎ型ＭＯＳトランジスタ（Ｑｎ）１５０２の
ゲート電圧Ｖａ、画素電圧Ｖｐｉｘのタイミングチャー
ト、および液晶の光透過率の変化を示したものである。
ここで、液晶は、電圧無印加時に明るい状態となる、ノ
ーマリー・ホワイトモードで動作する例を示している。
また、データ信号Ｖｄとして、数フィールドにわたっ
て、明るい状態にする信号電圧を印加した例を示してい
る。駆動方法としては、前述の図１９で示したものと同
様である。ＴＮ液晶は、応答時間が数十ｍｓｅｃ〜１０
０ｍｓｅｃ程度あるため、図２０に示すように数フィー
ルドかかって明るい状態に遷移していく。その間、ＴＮ
液晶の分子がスイッチングすることにより液晶容量が変
化し、従来の液晶表示装置では、前述の図６１に示した
ように、画素電圧Ｖｐｉｘが変動してしまうため、本来
の液晶光透過率Ｔ０を得ることができない。それに対
し、本発明の液晶表示装置においては、ｎ型ＭＯＳトラ
ンジスタ（Ｑｎ）１５０２がアンプとして動作し、ＴＮ
液晶の容量の変化に影響されることなく液晶１０９に一
定の電圧を印加し続けることができるので、本来の光透
過率が得られ、正確な階調表示を行うことができる。
【０１４０】次に、図１５に示した本発明の液晶表示装
置において、抵抗ＲＬ１５０３の値を変化させた時の画
素電圧Ｖｐｉｘの変化について説明する。図２１は、図
１５における抵抗ＲＬ１５０３の値を、図６２における
液晶抵抗Ｒｓｐに対し、Ｒｓｐ／４、Ｒｓｐ、２
×Ｒｓｐと変えた場合の画素電圧Ｖｐｉｘの変化の様子
を示したものである。図に示すように、抵抗ＲＬ１５０
３の値を液晶抵抗Ｒｓｐよりも大きくした場合（）、
負極性の信号を書き込むフィールドにおいて、画素電圧
Ｖｐｉｘは大きな変動を示す。これに対し、抵抗ＲＬ１
５０３の値を液晶抵抗Ｒｓｐ以下にした場合（、）
には、画素電圧Ｖｐｉｘの変動はほとんど無くなる。抵
抗ＲＬ１５０３の値を液晶抵抗Ｒｓｐと等しくした場合
（）において、若干の変動が認められるが、その変動
している期間は１フィールド期間に比べて非常に短い期
間であり、階調表示制御を行う上で影響は無い。
【０１４１】以上説明した理由により、図１５に示す液
晶表示装置において、抵抗ＲＬ１５０３は前述の式
（１）で示された条件を満たすように設計される。実際
には、画素電圧Ｖｐｉｘの変動量と消費電力を考慮し
て、抵抗ＲＬ１５０３の値を決定する。消費電力を小さ
くするためには、画素電圧Ｖｐｉｘの変動が液晶光透過
率に影響を及ぼさない範囲内で抵抗ＲＬ１５０３の値は
できるだけ大きく設計するのが望ましい。
【０１４２】以上説明した、第６の実施の形態の液晶表
示装置およびその駆動方法を、１フィールド（１フレー
ム）期間に入射する光の色を切り換えてカラー表示を行
う時分割駆動方式の液晶表示装置に適用したところ、色
再現性の良い、高階調表示を実現することができた。こ
れは、本発明の液晶表示装置が、分極を有する強誘電性
液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１４３】次に本発明の第７の実施の形態について図
面を参照して詳細に説明する。図２２は、本発明の液晶
表示装置の第７の実施の形態を示す図である。図に示す
ように、本発明の液晶表示装置は、ゲート電極が走査線
１０１に接続され、ソース電極及びドレイン電極の一方
が信号線１０２に接続されたｐ型ＭＯＳ型トランジスタ
（Ｑｐ）２２０１と、ゲート電極がそのｐ型ＭＯＳトラ
ンジスタ（Ｑｐ）２２０１のソース電極及びドレイン電
極の他方に接続され、ソース電極及びドレイン電極の一
方が走査線１０１に接続され、ソース電極及びドレイン
電極の他方が画素電極１０７に接続された第１のｎ型Ｍ
ＯＳトランジスタ（Ｑｎ１）２２０２と、その第１のｎ
型ＭＯＳトランジスタ（Ｑｎ１）２２０２のゲート電極
と電圧保持容量電極１０５との間に形成された電圧保持
容量１０６と、ゲート電極がバイアス電源ＶＢに接続さ
れ、ソース電極が前記電圧保持容量電極１０５に接続さ
れ、ドレイン電極が前記画素電極に接続された第２のｎ
型ＭＯＳトランジスタ（Ｑｎ２）２２０３と、画素電極
１０７と対向電極１０８との間でスイッチングさせる液
晶１０９とで構成されている。ここで、ｐ型ＭＯＳ型ト
ランジスタ（Ｑｐ）２２０１、および第１、第２のｎ型
ＭＯＳトランジスタ（Ｑｎ１）２２０２、（Ｑｎ２）２
２０３は、ｐ-ＳｉＴＦＴで構成されている。ここで、
第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０３のゲ
ート電極に供給するバイアス電源ＶＢ２２０４は、第２
のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０３のソース
ドレイン間抵抗Ｒｄｓｎが、液晶の応答時定数を決めて
いる抵抗成分の値以下となるように設定されている。す
なわち、図６０、図６２に示した液晶等価回路における
抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイン間抵抗Ｒｄｓｎ
は次式に示す関係となっている。 Ｒｄｓｎ≒Ｒｒ、Ｒｄｓｎ≒Ｒｓｐ （５）
【０１４４】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｎが１ＧΩを越え
ないようなバイアス電源ＶＢ２２０４が供給される。図
２３は、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２
０３のドレイン電流・ゲート電圧特性と動作点を示した
ものである。図の例では、第２のｎ型ＭＯＳトランジス
タ（Ｑｎ２）２２０３のゲート・ソース間電圧（ＶＢ−
ＶＣＨ）を３Ｖ程度に設定している。たとえば、電圧保
持容量電圧ＶＣＨを０Ｖ、ＶＢを３Ｖに設定する。その
結果、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０
３のドレイン電流はおよそ１Ｅ−８（Ａ）となり、ソー
ス・ドレイン間電圧Ｖｄｓｎが１０Ｖの時、ソース・ド
レイン間抵抗Ｒｄｓｎは１ＧΩとなる。また、第２のｎ
型ＭＯＳトランジスタ（Ｑｎ２）２２０３は、弱反転領
域で動作しており、ソース・ドレイン間電圧Ｖｄｓｎが
２〜１４Ｖと変化しても、ドレイン電流はほぼ一定であ
る。第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０３
は、第１のｎ型ＭＯＳトランジスタ（Ｑｎ１）２２０２
をアナログアンプとして動作させる場合の、バイアス電
流源として動作している。
【０１４５】以上説明した、図２２に示す第７の実施の
形態の液晶表示装置の駆動方法は、先に図１５に示した
第６の実施の形態の液晶表示装置の駆動方法と同様であ
る。すなわち、分極を有する強誘電性液晶、反強誘電性
液晶、および１フィールド期間内に応答するＯＣＢモー
ド液晶のような高速液晶を駆動した場合には、画素電圧
Ｖｐｉｘ、液晶光透過率は図１９に示したものと同様で
あり、ＴＮ液晶を駆動した場合には、図２０に示したも
のと同様である。
【０１４６】すなわち、図２２に示した液晶表示装置を
用いれば、第６の実施の形態と同様に、液晶の応答に伴
う画素電圧Ｖｐｉｘの変動を無くすことができるように
なり、１フィールド毎に所望の階調を得ることが可能と
なる。
【０１４７】また、図２２に示した液晶表示装置では、
アナログアンプとして動作する第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）２２０２の電源およびリセット電源と
して走査電圧を利用するとともに、アンプのリセットを
第１のｎ型ＭＯＳトランジスタ（Ｑｎ１）２２０２自身
で行う構成となっているため、電源線、リセット電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０１４８】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）２２０１、第１、第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）２２０２、（Ｑｎ２）２２０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０１４９】以上説明した、第７の実施の形態の液晶表
示装置およびその駆動方法を、１フィールド（１フレー
ム）期間に入射する光の色を切り換えてカラー表示を行
う時分割駆動方式の液晶表示装置に適用したところ、色
再現性の良い、高階調表示を実現することができた。こ
れは、本発明の液晶表示装置が、分極を有する強誘電性
液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１５０】次に本発明の第８の実施の形態について図
面を参照して詳細に説明する。図２４は、本発明の液晶
表示装置の第８の実施の形態を示す図である。図に示す
ように、本発明の液晶表示装置は、ゲート電極が走査線
１０１に接続され、ソース電極及びドレイン電極の一方
が信号線１０２に接続されたｐ型ＭＯＳ型トランジスタ
（Ｑｐ）２２０１と、ゲート電極がそのｐ型ＭＯＳトラ
ンジスタ（Ｑｐ）２２０１のソース電極及びドレイン電
極の他方に接続され、ソース電極及びドレイン電極の一
方が走査線１０１に接続され、ソース電極及びドレイン
電極の他方が画素電極１０７に接続された第２のｎ型Ｍ
ＯＳトランジスタ（Ｑｎ１）２２０２と、その第２のｎ
型ＭＯＳトランジスタ（Ｑｎ１）２２０２のゲート電極
と電圧保持容量電極１０５との間に形成された電圧保持
容量１０６と、ゲート電極が電圧保持容量電極１０５に
接続され、ソース電極がソース電源ＶＳ２４０１に接続
され、ドレイン電極が画素電極１０７に接続された第２
のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０３と、画素
電極１０７と対向電極１０８との間でスイッチングさせ
る液晶１０９とで構成されている。ここで、ｐ型ＭＯＳ
型トランジスタ（Ｑｐ）２２０１、および第１、第２の
ｎ型ＭＯＳトランジスタ（Ｑｎ１）２２０２、（Ｑｎ
２）２２０３は、ｐ-ＳｉＴＦＴで構成されている。
【０１５１】また、第２のｎ型ＭＯＳトランジスタ（Ｑ
ｎ２）２２０３のソース電極に供給するソース電源ＶＳ
２４０１は、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）
２２０３のソースドレイン間抵抗Ｒｄｓｎが、液晶の応
答時定数を決めている抵抗成分の値以下となるように設
定されている。すなわち、図６０、図６２に示した液晶
等価回路における抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイ
ン間抵抗Ｒｄｓｎは、前述の式（５）に示された関係と
なっており、たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｎが１ＧΩを越え
ないようなソース電源ＶＳ１２０１が供給される。第２
のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０３の動作点
は、前述の図２３に示した動作点と同様である。すなわ
ち、図の例では、第２のｎ型ＭＯＳトランジスタ（Ｑｎ
２）２２０３のゲート・ソース間電圧（ＶＣＨ−ＶＳ）
を３Ｖ程度に設定している。たとえば、電圧保持容量電
圧ＶＣＨを３Ｖ、ＶＳを０Ｖに設定する。その結果、第
２のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０３のドレ
イン電流はおよそ１Ｅ−８（Ａ）となり、ソース・ドレ
イン間電圧Ｖｄｓｎが１０Ｖの時、ソース・ドレイン間
抵抗Ｒｄｓｎは１ＧΩとなる。また、第２のｎ型ＭＯＳ
トランジスタ（Ｑｎ２）２２０３は、弱反転領域で動作
しており、ソース・ドレイン間電圧Ｖｄｓｎが２〜１４
Ｖと変化しても、ドレイン電流はほぼ一定である。第２
のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０３は、第１
のｎ型ＭＯＳトランジスタ（Ｑｎ１）２２０２をアナロ
グアンプとして動作させる場合の、バイアス電流源とし
て動作している。
【０１５２】以上説明した、図２４に示す第８の実施の
形態の液晶表示装置の駆動方法は、先に示した第６、第
７の実施の形態の液晶表示装置の駆動方法と同様であ
る。すなわち、分極を有する強誘電性液晶、反強誘電性
液晶、および１フィールド期間内に応答するＯＣＢモー
ド液晶のような高速液晶を駆動した場合には、画素電圧
Ｖｐｉｘ、液晶光透過率は図１９に示したものと同様で
あり、ＴＮ液晶を駆動した場合には、図２０に示したも
のと同様である。
【０１５３】すなわち、図２４に示した液晶表示装置を
用いれば、第６、第７の実施の形態と同様に、液晶の応
答に伴う画素電圧Ｖｐｉｘの変動を無くすことができる
ようになり、１フィールド毎に所望の階調を得ることが
可能となる。
【０１５４】また、図２４に示した液晶表示装置では、
アナログアンプとして動作する第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）２２０２の電源およびリセット電源と
して走査電圧を利用するとともに、アンプのリセットを
第１のｎ型ＭＯＳトランジスタ（Ｑｎ１）２２０２自身
で行う構成となっているため、電源線、リセット電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０１５５】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）２２０１、第１、第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）２２０２、（Ｑｎ２）２２０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０１５６】以上説明した、第８の実施の形態の液晶表
示装置およびその駆動方法を、１フィールド（１フレー
ム）期間に入射する光の色を切り換えてカラー表示を行
う時分割駆動方式の液晶表示装置に適用したところ、色
再現性の良い、高階調表示を実現することができた。こ
れは、本発明の液晶表示装置が、分極を有する強誘電性
液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１５７】次に本発明の第９の実施の形態について図
面を参照して詳細に説明する。図２５は、本発明の液晶
表示装置の第９の実施の形態を示す図である。図に示す
ように、本発明の液晶表示装置は、ゲート電極が走査線
１０１に接続され、ソース電極及びドレイン電極の一方
が信号線１０２に接続されたｐ型ＭＯＳ型トランジスタ
（Ｑｐ）２２０１と、ゲート電極がそのｐ型ＭＯＳトラ
ンジスタ（Ｑｐ）２２０１のソース電極及びドレイン電
極の他方に接続され、ソース電極及びドレイン電極の一
方が走査線１０１に接続され、ソース電極及びドレイン
電極の他方が画素電極１０７に接続された第１のｎ型Ｍ
ＯＳトランジスタ（Ｑｎ１）２２０２と、その第１のｎ
型ＭＯＳトランジスタ（Ｑｎ１）２２０２のゲート電極
と電圧保持容量電極１０５との間に形成された電圧保持
容量１０６と、ゲート電極およびソース電極が電圧保持
容量電極１０５に接続され、ドレイン電極が画素電極１
０７に接続された第２のｎ型ＭＯＳトランジスタ（Ｑｎ
２）２２０３と、画素電極１０７と対向電極１０８との
間でスイッチングさせる液晶１０９とで構成されてい
る。ここで、ｐ型ＭＯＳ型トランジスタ（Ｑｐ）２２０
１、および第１、第２のｎ型ＭＯＳトランジスタ（Ｑｎ
１）２２０２、（Ｑｎ２）２２０３は、ｐ-ＳｉＴＦＴ
で構成されている。
【０１５８】また、第２のｎ型ＭＯＳトランジスタ（Ｑ
ｎ２）２２０３のゲート電極とソース電極はともに電圧
保持容量電極１０５に接続されているため、第２のｎ型
ＭＯＳトランジスタ（Ｑｎ２）２２０３のゲート・ソー
ス間電圧Ｖｇｓｎは０Ｖとなる。このバイアス条件下
で、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０３
のソース・ドレイン間抵抗Ｒｄｓｎが前述の式（５）を
満たすように、第２のｎ型ＭＯＳトランジスタ（Ｑｎ
２）２２０３の閾値電圧をチャネル・ドーズにより負側
にシフト制御している。図２６は、第２のｎ型ＭＯＳト
ランジスタ（Ｑｎ２）２２０３のドレイン電流・ゲート
電圧特性と、動作点を示したものである。図に示すよう
に、ゲート・ソース間電圧が０Ｖの時、ドレイン電流が
約１Ｅ−８（Ａ）となるように、チャネルドーズによ
り、閾値電圧が負側にシフト制御されている。その結
果、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０３
のドレイン電流はおよそ１Ｅ−８（Ａ）となり、ソース
・ドレイン間電圧Ｖｄｓｎが１０Ｖの時、ソース・ドレ
イン間抵抗Ｒｄｓｎは１ＧΩとなる。また、第２のｎ型
ＭＯＳトランジスタ（Ｑｎ２）２２０３は、弱反転領域
で動作しており、ソース・ドレイン間電圧Ｖｄｓｎが２
〜１４Ｖと変化しても、ドレイン電流はほぼ一定であ
る。第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）２２０３
は、第１のｎ型ＭＯＳトランジスタ（Ｑｎ１）２２０２
をアナログアンプとして動作させる場合の、バイアス電
流源として動作している。
【０１５９】第９の実施の形態では、第７、第８の実施
の形態で必要であった、バイアス電源ＶＢ２２０４、ソ
ース電源ＶＳ２５０１が不要となっているが、チャネル
ドーズ工程が余分に必要となる。
【０１６０】以上説明した、図２５に示す第９の実施の
形態の液晶表示装置の駆動方法は、先に示した第６〜第
８の実施の形態の液晶表示装置の駆動方法と同様であ
る。すなわち、分極を有する強誘電性液晶、反強誘電性
液晶、および１フィールド期間内に応答するＯＣＢモー
ド液晶のような高速液晶を駆動した場合には、画素電圧
Ｖｐｉｘ、液晶光透過率は図１９に示したものと同様で
あり、ＴＮ液晶を駆動した場合には、図２０に示したも
のと同様である。
【０１６１】すなわち、図２５に示した液晶表示装置を
用いれば、第６〜第８の実施の形態と同様に、液晶の応
答に伴う画素電圧Ｖｐｉｘの変動を無くすことができる
ようになり、１フィールド毎に所望の階調を得ることが
可能となる。
【０１６２】また、図２５に示した液晶表示装置では、
アナログアンプとして動作する第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）２２０２の電源およびリセット電源と
して走査電圧を利用するとともに、アンプのリセットを
第１のｎ型ＭＯＳトランジスタ（Ｑｎ１）２２０２自身
で行う構成となっているため、電源線、リセット電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０１６３】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）２２０１、第１、第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）２２０２、（Ｑｎ２）２２０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０１６４】以上説明した、第９の実施の形態の液晶表
示装置およびその駆動方法を、１フィールド（１フレー
ム）期間に入射する光の色を切り換えてカラー表示を行
う時分割駆動方式の液晶表示装置に適用したところ、色
再現性の良い、高階調表示を実現することができた。こ
れは、本発明の液晶表示装置が、分極を有する強誘電性
液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１６５】次に本発明の第１０の実施の形態について
図面を参照して詳細に説明する。図２７は、本発明の液
晶表示装置の第１０の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極がＮ
番目（Ｎは２以上の整数）の走査線２７０５に接続さ
れ、ソース電極及びドレイン電極の一方が信号線１０２
に接続されたｎ型ＭＯＳ型トランジスタ（Ｑｎ）２７０
１と、ゲート電極がそのｎ型ＭＯＳトランジスタ（Ｑ
ｎ）２７０１のソース電極及びドレイン電極の他方に接
続され、ソース電極及びドレイン電極の一方が（Ｎ−
１）番目の走査線２７０４に接続され、ソース電極及び
ドレイン電極の他方が画素電極１０７に接続されたｐ型
ＭＯＳトランジスタ（Ｑｐ）２７０２と、そのｐ型ＭＯ
Ｓトランジスタ（Ｑｐ）２７０２のゲート電極と電圧保
持容量電極１０５との間に形成された電圧保持容量１０
６と、画素電極１０７と電圧保持容量電極１０５の間に
接続された抵抗ＲＬ２７０３と、画素電極１０７と対向
電極１０８との間でスイッチングさせる液晶１０９とで
構成されている。ここで、ｎ型ＭＯＳ型トランジスタ
（Ｑｎ）２７０１およびｐ型ＭＯＳトランジスタ（Ｑ
ｐ）２７０２は、ｐ-ＳｉＴＦＴで構成されている。
【０１６６】ここで、抵抗ＲＬ２７０３の値は、第２の
実施の形態と同様に、液晶の応答時定数を決めている抵
抗成分の値以下に設定されている。すなわち、図６０、
図６２に示した液晶等価回路における抵抗Ｒｒ、Ｒｓｐ
と、抵抗ＲＬ２７０３は前述の式（１）に示す関係とな
っている。
【０１６７】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、抵抗ＲＬ２７０３は１ＧΩ程度の値に設定されて
る。１ＧΩという通常の半導体集積回路では用いられな
い大きな抵抗は、第２の実施の形態で説明したように、
半導体薄膜か、もしくは不純物ドーピングされた半導体
薄膜で形成する。
【０１６８】すなわち、抵抗ＲＬ２７０３を、ライトリ
ー・ドーピングされたｐ型半導体薄膜（ｐ-）で形成し
た場合の構造、および形成方法は、図４に示したものと
同様である。また、抵抗ＲＬ２７０３を不純物のドーピ
ングされていない半導体薄膜（ｉ層）で形成した場合の
構造、および形成方法は、図５に示したものと同様であ
る。また、抵抗ＲＬ２７０３を、ライトリー・ドーピン
グされたｎ型半導体薄膜（ｎ-）で形成した場合の構
造、および形成方法は、図６に示したものと同様であ
る。以上、図２７に示す抵抗ＲＬ２７０３を半導体薄
膜、不純物ドーピングされた半導体薄膜で形成する場合
について説明したが、式（１）を満たす抵抗であれば、
他の材料を適用してもよい。
【０１６９】以下、図２７に示した画素構成を用いた液
晶表示装置の駆動方法について説明する。図２８は、図
２７に示した画素構成により、分極を有する強誘電性液
晶、反強誘電性液晶、又は１フィールド期間内で応答す
るＯＣＢモード液晶等の高速液晶を駆動した場合の、ゲ
ート走査電圧Ｖｇ、データ信号電圧Ｖｄ、ｐ型ＭＯＳト
ランジスタ（Ｑｐ）２７０２のゲート電圧Ｖａ、画素電
圧Ｖｐｉｘのタイミングチャート、および液晶の光透過
率の変化を示したものである。ここで、液晶は、電圧無
印加時に暗い状態となる、ノーマリー・ブラックモード
で動作する例を示している。
【０１７０】図に示すように、（Ｎ−１）番目のゲート
走査電圧Ｖｇ（Ｎ−１）がハイレベルＶｇＨとなる期間
においては、画素電極１０７は、ｐ型ＭＯＳトランジス
タ（Ｑｐ）２７０２を経由してゲート走査電圧ＶｇＨが
転送されることによりリセット状態となる。ここで、下
記に述べるように、ｐ型ＭＯＳトランジスタ（Ｑｐ）２
７０２は、（Ｎ−１）番目の走査線の選択期間が終了し
た後、ソースフォロワ型のアナログアンプとして動作す
るが、この（Ｎ−１）番目の走査線の選択期間において
画素電圧ＶｐｉｘがＶｇＨとなることで、ｐ型ＭＯＳト
ランジスタ（Ｑｐ）２７０２のリセットが行われる。
【０１７１】次にＮ番目のゲート走査電圧Ｖｇ（Ｎ）が
ハイレベルＶｇＨとなる期間において、ｎ型ＭＯＳトラ
ンジスタ（Ｑｎ）２７０１はオン状態となり、信号線に
入力されているデータ信号Ｖｄがｎ型ＭＯＳトランジス
タ（Ｑｎ）２７０１を経由してｐ型ＭＯＳトランジスタ
（Ｑｐ）２７０２のゲート電極に転送される。水平走査
期間が終了し、ゲート走査電圧Ｖｇがローレベルとなる
と、ｎ型ＭＯＳトランジスタ（Ｑｎ）２７０１はオフ状
態となり、ｐ型ＭＯＳトランジスタ（Ｑｐ）２７０２の
ゲート電極に転送されたデータ信号は電圧保持容量１０
５により保持される。この際、ｐ型ＭＯＳトランジスタ
のゲート入力電圧Ｖａは、ｎ型ＭＯＳトランジスタ（Ｑ
ｎ）２７０１がオフ状態になる時刻において、ｎ型ＭＯ
Ｓトランジスタ（Ｑｎ）２７０１のゲート・ソース間容
量を経由してフィードスルー電圧と呼ばれる電圧シフト
を起こす。図２８には、Ｖｆ１、Ｖｆ２、Ｖｆ３で示さ
れており、この電圧シフトＶｆ１〜Ｖｆ３の量は、電圧
保持容量１０５の値を大きく設計することにより小さく
することができる。ｐ型ＭＯＳトランジスタ（Ｑｐ）２
７０２のゲート入力電圧Ｖａは、次のフィールド期間に
おいて、再びＮ番目のゲート走査電圧Ｖｇがハイレベル
となり、ｎ型ＭＯＳトランジスタ（Ｑｎ）２７０１が選
択されるまで保持される。
【０１７２】一方、ｐ型ＭＯＳトランジスタ（Ｑｐ）２
７０２は、（Ｎ―１）番目の水平走査期間にリセットが
完了しており、Ｎ番目の水平走査期間以降は、画素電極
１０７をソース電極としたソースフォロワ型アナログア
ンプとして動作する。この際、電圧保持容量電極１０５
には、ｐ型ＭＯＳトランジスタ（Ｑｐ）２７０２をアナ
ログアンプとして動作させるために、少なくとも（Ｖｄ
ｍａｘ−Ｖｔｐ）よりも高い電圧を供給しておく。ここ
で、Ｖｄｍａｘはデータ信号Ｖｄの最大値、Ｖｔｐはｐ
型ＭＯＳトランジスタ（Ｑｐ）２７０２の閾値電圧であ
る。ｐ型ＭＯＳトランジスタ（Ｑｐ）２７０２は、次の
フィールドで（Ｎ−１）番目のゲート走査電圧がＶｇＨ
となってリセットが行われるまでの間、その保持された
ゲート入力電圧Ｖａに応じたアナログ階調電圧を出力す
ることができる。その出力電圧は、ｐ型ＭＯＳトランジ
スタ（Ｑｐ）２７０２のトランス・コンダクタンスｇｍ
ｐと抵抗ＲＬ２７０３との値によって変わるが、およ
そ、前述の式（２）で表される。
【０１７３】以上説明したように、本発明の液晶表示装
置を用いれば、従来技術で述べたような液晶の応答に伴
う画素電圧Ｖｐｉｘの変動を無くすことができるように
なり、図２８の液晶光透過率にも示されるように、１フ
ィールド毎に所望の階調を得ることが可能となる。ま
た、本発明の液晶表示装置では、アナログアンプとして
動作するｐ型ＭＯＳトランジスタ（Ｑｐ）２７０２の電
源およびリセット電源として（Ｎ−１）番目の走査線電
圧を利用するとともに、アンプのリセットをｐ型ＭＯＳ
トランジスタ（Ｑｐ）２７０２自身で行う構成となって
いるため、電源線、リセット電源線、リセットスイッチ
等の配線、回路が不要となっている。その結果、従来よ
りも小面積でアナログアンプを構成でき、高開口率化を
図るのに顕著な効果が得られる。
【０１７４】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）２７０１およびｐ型ＭＯＳトラン
ジスタ（Ｑｐ）２７０２は、ｐ-ＳｉＴＦＴで形成する
と述べたが、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の
薄膜トランジスタで形成しても良いし、単結晶シリコン
トランジスタで形成しても良い。
【０１７５】また、図２８に示した駆動方法と同様の駆
動方法により、ＴＮ液晶を駆動することも当然可能であ
る。従来の液晶表示装置では、ＴＮ液晶の分子がスイッ
チングすることにより液晶容量が変化し、前述の図６１
に示したように、画素電圧Ｖｐｉｘが変動してしまい、
本来の液晶光透過率Ｔ０を得ることができない。それに
対し、図２７に示した本発明の液晶表示装置において
は、ｐ型ＭＯＳトランジスタ（Ｑｐ）２７０２がアンプ
として動作し、ＴＮ液晶の容量の変化に影響されること
なく液晶１０９に一定の電圧を印加し続けることができ
るので、本来の光透過率が得られ、正確な階調表示を行
うことができる。
【０１７６】以上説明した、第１０の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１７７】次に本発明の第１１の実施の形態について
図面を参照して詳細に説明する。図２９は、本発明の液
晶表示装置の第１１の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極がＮ
番目の走査線２７０５に接続され、ソース電極及びドレ
イン電極の一方が信号線１０２に接続されたｎ型ＭＯＳ
型トランジスタ（Ｑｎ）２９０１と、ゲート電極がその
ｎ型ＭＯＳトランジスタ（Ｑｎ）２９０１のソース電極
及びドレイン電極の他方に接続され、ソース電極及びド
レイン電極の一方が（Ｎ−１）番目の走査線２７０４に
接続され、ソース電極及びドレイン電極の他方が画素電
極１０７に接続された第１のｐ型ＭＯＳトランジスタ
（Ｑｐ１）２９０２と、その第１のｐ型ＭＯＳトランジ
スタ（Ｑｐ１）２９０２のゲート電極と電圧保持容量電
極１０５との間に形成された電圧保持容量１０６と、ゲ
ート電極がバイアス電源ＶＢ２９０４に接続され、ソー
ス電極が前記電圧保持容量電極１０５に接続され、ドレ
イン電極が前記画素電極に接続された第２のｐ型ＭＯＳ
トランジスタ（Ｑｐ２）２９０３と、画素電極１０７と
対向電極１０８との間でスイッチングさせる液晶１０９
とで構成されている。ここで、ｎ型ＭＯＳ型トランジス
タ（Ｑｎ）２９０１、および第１、第２のｐ型ＭＯＳト
ランジスタ（Ｑｐ１）２９０２、（Ｑｐ２）２９０３
は、ｐ-ＳｉＴＦＴで構成されている。また、第２のｐ
型ＭＯＳトランジスタ（Ｑｐ２）２９０３のゲート電極
に供給するバイアス電源ＶＢ２９０４は、第２のｐ型Ｍ
ＯＳトランジスタ（Ｑｐ２）２９０３のソースドレイン
間抵抗Ｒｄｓｐが、液晶の応答時定数を決めている抵抗
成分の値以下となるように設定されている。すなわち、
図６０、図６２に示した液晶等価回路における抵抗Ｒ
ｒ、Ｒｓｐと、ソース・ドレイン間抵抗Ｒｄｓｐは、前
述の式（３）に示す関係となっている。たとえば、抵抗
Ｒｓｐが５ＧΩである場合には、ソース・ドレイン間抵
抗Ｒｄｓｐが１ＧΩを越えないようなバイアス電源ＶＢ
２９０４が供給される。その時の、第２のｐ型ＭＯＳト
ランジスタ（Ｑｐ２）２９０３のドレイン電流・ゲート
電圧特性と動作点は、図１１に示したものと同様であ
る。すなわち、図１１の例では、第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）２９０３のゲート・ソース間電圧
（ＶＢ−ＶＣＨ）を−３Ｖ程度に設定している。その結
果、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）２９０３
のドレイン電流はおよそ１Ｅ−８（Ａ）となり、ソース
・ドレイン間電圧Ｖｄｓｐが−１０Ｖの時、ソース・ド
レイン間抵抗Ｒｄｓｐは１ＧΩとなる。また、第２のｐ
型ＭＯＳトランジスタ（Ｑｐ２）２９０３は、弱反転領
域で動作しており、ソース・ドレイン間電圧Ｖｄｓｐが
−２〜−１４Ｖと変化しても、ドレイン電流はほぼ一定
である。第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）２９
０３は、第１のｐ型ＭＯＳトランジスタ（Ｑｐ１）２９
０２をアナログアンプとして動作させる場合の、バイア
ス電流源として動作している。以上説明した、図２９に
示す第１１の実施の形態の液晶表示装置の駆動方法は、
先に図２８を用いて説明した第１０の実施の形態の液晶
表示装置の駆動方法と同様である。すなわち、分極を有
する強誘電性液晶、反強誘電性液晶、および１フィール
ド期間内に応答するＯＣＢモード液晶のような高速液晶
を駆動した場合には、画素電圧Ｖｐｉｘ、液晶光透過率
は図２８に示したものと同様である。また、図２９に示
した液晶表示装置を用いてＴＮ液晶を駆動する場合につ
いても、図２８に示した駆動方法と同様にして駆動する
ことができる。
【０１７８】すなわち、図２９に示した液晶表示装置を
用いれば、第１０の実施の形態と同様に、液晶の応答に
伴う画素電圧Ｖｐｉｘの変動を無くすことができるよう
になり、１フィールド毎に所望の階調を得ることが可能
となる。
【０１７９】また、図２９に示した液晶表示装置では、
アナログアンプとして動作する第１のｐ型ＭＯＳトラン
ジスタ（Ｑｐ１）２９０２の電源およびリセット電源と
して（Ｎ−１）番目の走査線電圧を利用するとともに、
アンプのリセットを第１のｐ型ＭＯＳトランジスタ（Ｑ
ｐ１）２９０２自身で行う構成となっているため、電源
線、リセット電源線、リセットスイッチ等の配線、回路
が不要となっている。その結果、従来よりも小面積でア
ナログアンプを構成でき、高開口率化を図るのに顕著な
効果が得られる。
【０１８０】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）２９０１、第１、第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）２９０２、（Ｑｐ２）２９０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０１８１】以上説明した、第１１の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１８２】次に本発明の第１２の実施の形態について
図面を参照して詳細に説明する。図３０は、本発明の液
晶表示装置の第１２の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極がＮ
番目の走査線２７０５に接続され、ソース電極及びドレ
イン電極の一方が信号線１０２に接続されたｎ型ＭＯＳ
型トランジスタ（Ｑｎ）２９０１と、ゲート電極がその
ｎ型ＭＯＳトランジスタ（Ｑｎ）２９０１のソース電極
及びドレイン電極の他方に接続され、ソース電極及びド
レイン電極の一方が（Ｎ−１）番目の走査線２７０４に
接続され、ソース電極及びドレイン電極の他方が画素電
極１０７に接続された第１のｐ型ＭＯＳトランジスタ
（Ｑｐ１）２９０２と、その第１のｐ型ＭＯＳトランジ
スタ（Ｑｐ１）２９０２のゲート電極と電圧保持容量電
極１０５との間に形成された電圧保持容量１０６と、ゲ
ート電極が電圧保持容量電極１０５に接続され、ソース
電極がソース電源ＶＳ３００１に接続され、ドレイン電
極が画素電極１０７に接続された第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）２９０３と、画素電極１０７と対向
電極１０８との間でスイッチングさせる液晶１０９とで
構成されている。ここで、ｎ型ＭＯＳ型トランジスタ
（Ｑｎ）２９０１、および第１、第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ１）２９０２、（Ｑｐ２）２９０３は、
ｐ-ＳｉＴＦＴで構成されている。
【０１８３】また、第２のｐ型ＭＯＳトランジスタ（Ｑ
ｐ２）２９０３のソース電極に供給するソース電源ＶＳ
３００１は、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）
２９０３のソースドレイン間抵抗Ｒｄｓｐが、液晶の応
答時定数を決めている抵抗成分の値以下となるように設
定されている。すなわち、図６０、図６２に示した液晶
等価回路における抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイ
ン間抵抗Ｒｄｓｐは、前述の式（３）に示された関係と
なっており、たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｐが１ＧΩを越え
ないようなソース電源ＶＳ３００１が供給される。第２
のｐ型ＭＯＳトランジスタ（Ｑｐ２）２９０３の動作点
は、前述の図１１に示した動作点と同様である。すなわ
ち、図の例では、第２のｐ型ＭＯＳトランジスタ（Ｑｐ
２）２９０３のゲート・ソース間電圧（ＶＣＨ−ＶＳ）
を−３Ｖ程度に設定している。その結果、第２のｐ型Ｍ
ＯＳトランジスタ（Ｑｐ２）２９０３のドレイン電流は
およそ１Ｅ−８（Ａ）となり、ソース・ドレイン間電圧
Ｖｄｓｐが−１０Ｖの時、ソース・ドレイン間抵抗Ｒｄ
ｓｐは１ＧΩとなる。また、第２のｐ型ＭＯＳトランジ
スタ（Ｑｐ２）２９０３は、弱反転領域で動作してお
り、ソース・ドレイン間電圧Ｖｄｓｐが−２〜−１４Ｖ
と変化しても、ドレイン電流はほぼ一定である。第２の
ｐ型ＭＯＳトランジスタ（Ｑｐ２）２９０３は、第１の
ｐ型ＭＯＳトランジスタ（Ｑｐ１）２９０２をアナログ
アンプとして動作させる場合の、バイアス電流源として
動作している。
【０１８４】以上説明した、図３０に示す第１２の実施
の形態の液晶表示装置の駆動方法は、先に説明した第１
０、第１１の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図２８に示したものと
同様である。また、図３０に示した液晶表示装置を用い
てＴＮ液晶を駆動する場合についても、図２８に示した
駆動方法と同様にして駆動することができる。
【０１８５】すなわち、図３０に示した液晶表示装置を
用いれば、第１０、第１１の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０１８６】また、図３０に示した液晶表示装置では、
アナログアンプとして動作する第１のｐ型ＭＯＳトラン
ジスタ（Ｑｐ１）２９０２の電源およびリセット電源と
して走査電圧を利用するとともに、アンプのリセットを
第１のｐ型ＭＯＳトランジスタ（Ｑｐ１）２９０２自身
で行う構成となっているため、電源線、リセット電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０１８７】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）２９０１、第１、第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）２９０２、（Ｑｐ２）２９０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０１８８】以上説明した、第１２の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１８９】次に本発明の第１３の実施の形態について
図面を参照して詳細に説明する。図３１は、本発明の液
晶表示装置の第１３の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極がＮ
番目の走査線２７０５に接続され、ソース電極及びドレ
イン電極の一方が信号線１０２に接続されたｎ型ＭＯＳ
型トランジスタ（Ｑｎ）２９０１と、ゲート電極がその
ｎ型ＭＯＳトランジスタ（Ｑｎ）２９０１のソース電極
及びドレイン電極の他方に接続され、ソース電極及びド
レイン電極の一方が（Ｎ−１）番目の走査線２７０５に
接続され、ソース電極及びドレイン電極の他方が画素電
極１０７に接続された第１のｐ型ＭＯＳトランジスタ
（Ｑｐ１）２９０２と、その第１のｐ型ＭＯＳトランジ
スタ（Ｑｐ１）２９０２のゲート電極と電圧保持容量電
極１０５との間に形成された電圧保持容量１０６と、ゲ
ート電極およびソース電極が電圧保持容量電極１０５に
接続され、ドレイン電極が画素電極１０７に接続された
第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）２９０３と、
画素電極１０７と対向電極１０８との間でスイッチング
させる液晶１０９とで構成されている。ここで、ｎ型Ｍ
ＯＳ型トランジスタ（Ｑｎ）２９０１、および第１、第
２のｐ型ＭＯＳトランジスタ（Ｑｐ１）２９０２、（Ｑ
ｐ２）２９０３は、ｐ-ＳｉＴＦＴで構成されている。
【０１９０】また、第２のｐ型ＭＯＳトランジスタ（Ｑ
ｐ２）２９０３のゲート電極とソース電極はともに電圧
保持容量電極１０５に接続されているため、第２のｐ型
ＭＯＳトランジスタ（Ｑｐ２）２９０３のゲート・ソー
ス間電圧Ｖｇｓｐは０Ｖとなる。このバイアス条件下
で、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）２９０３
のソース・ドレイン間抵抗Ｒｄｓｐが前述の式（３）を
満たすように、第２のｐ型ＭＯＳトランジスタ（Ｑｐ
２）２９０３の閾値電圧をチャネル・ドーズにより正側
にシフト制御している。その時の、第２のｐ型ＭＯＳト
ランジスタ（Ｑｐ２）２９０３のドレイン電流・ゲート
電圧特性と動作点は、図１４に示したものと同様であ
る。すなわち、図１４に示すように、ゲート・ソース間
電圧が０Ｖの時、ドレイン電流が約１Ｅ−８（Ａ）とな
るように、チャネルドーズにより、閾値電圧が正側にシ
フト制御されている。その結果、第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）２９０３のドレイン電流はおよそ１
Ｅ−８（Ａ）となり、ソース・ドレイン間電圧Ｖｄｓｐ
が−１０Ｖの時、ソース・ドレイン間抵抗Ｒｄｓｐは１
ＧΩとなる。また、第２のｐ型ＭＯＳトランジスタ（Ｑ
ｐ２）２９０３は、弱反転領域で動作しており、ソース
・ドレイン間電圧Ｖｄｓｐが−２〜−１４Ｖと変化して
も、ドレイン電流はほぼ一定である。第２のｐ型ＭＯＳ
トランジスタ（Ｑｐ２）２９０３は、第１のｐ型ＭＯＳ
トランジスタ（Ｑｐ１）２９０２をアナログアンプとし
て動作させる場合の、バイアス電流源として動作してい
る。
【０１９１】第１３の実施の形態では、第１１、第１２
の実施の形態で必要であった、バイアス電源ＶＢ２９０
４、ソース電源ＶＳ３００１が不要となっているが、チ
ャネルドーズ工程が余分に必要となる。
【０１９２】以上説明した、図３１に示す第１３の実施
の形態の液晶表示装置の駆動方法は、先に説明した第１
０〜第１２の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図２８に示したものと
同様である。また、図３１に示した液晶表示装置を用い
てＴＮ液晶を駆動する場合についても、図２８に示した
駆動方法と同様にして駆動することができる。
【０１９３】すなわち、図３１に示した液晶表示装置を
用いれば、第１０〜第１２の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０１９４】また、図３１に示した液晶表示装置では、
アナログアンプとして動作する第１のｐ型ＭＯＳトラン
ジスタ（Ｑｐ１）２９０２の電源およびリセット電源と
して走査電圧を利用するとともに、アンプのリセットを
第１のｐ型ＭＯＳトランジスタ（Ｑｐ１）２９０２自身
で行う構成となっているため、電源線、リセット電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０１９５】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）２９０１、第１、第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）２９０２、（Ｑｐ２）２９０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０１９６】以上説明した、第１３の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０１９７】次に本発明の第１４の実施の形態について
図面を参照して詳細に説明する。図３２は、本発明の液
晶表示装置の第１４の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極がＮ
番目の走査線２７０５に接続され、ソース電極及びドレ
イン電極の一方が信号線１０２に接続されたｐ型ＭＯＳ
型トランジスタ（Ｑｐ）３２０１と、ゲート電極がその
ｐ型ＭＯＳトランジスタ（Ｑｐ）３２０１のソース電極
及びドレイン電極の他方に接続され、ソース電極及びド
レイン電極の一方が（Ｎ−１）番目の走査線２７０４に
接続され、ソース電極及びドレイン電極の他方が画素電
極１０７に接続されたｎ型ＭＯＳトランジスタ（Ｑｎ）
３２０２と、そのｎ型ＭＯＳトランジスタ（Ｑｎ）３２
０２のゲート電極と電圧保持容量電極１０５との間に形
成された電圧保持容量１０６と、画素電極１０７と電圧
保持容量電極１０５の間に接続された抵抗ＲＬ３２０３
と、画素電極１０７と対向電極１０８との間でスイッチ
ングさせる液晶１０９とで構成されている。ここで、ｐ
型ＭＯＳ型トランジスタ（Ｑｐ）３２０１およびｎ型Ｍ
ＯＳトランジスタ（Ｑｎ）３２０２は、ｐ-ＳｉＴＦＴ
で構成されている。
【０１９８】また、抵抗ＲＬ３２０３の値は、第６の実
施の形態と同様に、液晶の応答時定数を決めている抵抗
成分の値以下に設定されている。すなわち、図６０、図
６２に示した液晶等価回路における抵抗Ｒｒ、Ｒｓｐ
と、抵抗ＲＬ３２０３は前述の式（１）に示す関係とな
っている。
【０１９９】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、抵抗ＲＬ３２０３は１ＧΩ程度の値に設定されて
る。１ＧΩという通常の半導体集積回路では用いられな
い大きな抵抗は、第６の実施の形態で説明したように、
半導体薄膜か、もしくは不純物ドーピングされた半導体
薄膜で形成する。
【０２００】すなわち、抵抗ＲＬ３２０３を、ライトリ
ー・ドーピングされたｎ型半導体薄膜（ｎ-）で形成し
た場合の構造、および形成方法は、図１６に示したもの
と同様である。また、抵抗ＲＬ３２０３を不純物のドー
ピングされていない半導体薄膜（ｉ層）で形成した場合
の構造、および形成方法は、図１７に示したものと同様
である。また、抵抗ＲＬ３２０３を、ライトリー・ドー
ピングされたｐ型半導体薄膜（ｐ-）で形成した場合の
構造、および形成方法は、図１８に示したものと同様で
ある。以上、図３２に示す抵抗ＲＬ３２０３を半導体薄
膜、不純物ドーピングされた半導体薄膜で形成する場合
について説明したが、式（１）を満たす抵抗であれば、
他の材料を適用してもよい。
【０２０１】以下、図３２に示した画素構成を用いた液
晶表示装置の駆動方法について説明する。図３３は、図
３２に示した画素構成により、分極を有する強誘電性液
晶、反強誘電性液晶、又は１フィールド期間内で応答す
るＯＣＢモード液晶等の高速液晶を駆動した場合の、ゲ
ート走査電圧Ｖｇ、データ信号電圧Ｖｄ、ｎ型ＭＯＳト
ランジスタ（Ｑｎ）３２０２のゲート電圧Ｖａ、画素電
圧Ｖｐｉｘのタイミングチャート、および液晶の光透過
率の変化を示したものである。ここで、液晶は、電圧無
印加時に暗い状態となる、ノーマリー・ブラックモード
で動作する例を示している。
【０２０２】図に示すように、（Ｎ−１）番目のゲート
走査電圧Ｖｇ（Ｎ−１）がローレベルＶｇＬとなる期間
においては、画素電極１０７は、ｎ型ＭＯＳトランジス
タ（Ｑｎ）３２０２を経由してゲート走査電圧ＶｇＨが
転送されることによりリセット状態となる。ここで、下
記に述べるように、ｎ型ＭＯＳトランジスタ（Ｑｎ）３
２０２は、（Ｎ−１）番目の走査線の選択期間が終了し
た後、ソースフォロワ型のアナログアンプとして動作す
るが、この（Ｎ−１）番目の走査線の選択期間において
画素電圧ＶｐｉｘがＶｇＬとなることで、ｎ型ＭＯＳト
ランジスタ（Ｑｎ）３２０２のリセットが行われる。
【０２０３】次にＮ番目のゲート走査電圧Ｖｇ（Ｎ）が
ローレベルＶｇＨとなる期間において、ｐ型ＭＯＳトラ
ンジスタ（Ｑｐ）３２０１はオン状態となり、信号線に
入力されているデータ信号Ｖｄがｐ型ＭＯＳトランジス
タ（Ｑｐ）３２０１を経由してｎ型ＭＯＳトランジスタ
（Ｑｎ）３２０２のゲート電極に転送される。水平走査
期間が終了し、ゲート走査電圧Ｖｇがハイレベルとなる
と、ｐ型ＭＯＳトランジスタ（Ｑｐ）３２０１はオフ状
態となり、ｎ型ＭＯＳトランジスタ（Ｑｎ）３２０２の
ゲート電極に転送されたデータ信号は電圧保持容量１０
５により保持される。この際、ｎ型ＭＯＳトランジスタ
（Ｑｎ）３２０２のゲート入力電圧Ｖａは、ｐ型ＭＯＳ
トランジスタ（Ｑｐ）３２０１がオフ状態になる時刻に
おいて、ｐ型ＭＯＳトランジスタ（Ｑｐ）３２０１のゲ
ート・ソース間容量を経由してフィードスルー電圧と呼
ばれる電圧シフトを起こす。図３３には、Ｖｆ１、Ｖｆ
２、Ｖｆ３で示されており、この電圧シフトＶｆ１〜Ｖ
ｆ３の量は、電圧保持容量１０５の値を大きく設計する
ことにより小さくすることができる。ｎ型ＭＯＳトラン
ジスタ（Ｑｎ）３２０２のゲート入力電圧Ｖａは、次の
フィールド期間において、再びＮ番目のゲート走査電圧
Ｖｇがローレベルとなり、ｐ型ＭＯＳトランジスタ（Ｑ
ｐ）３２０１が選択されるまで保持される。
【０２０４】一方、ｎ型ＭＯＳトランジスタ（Ｑｎ）３
２０２は、（Ｎ−１）番目の水平走査期間にリセットが
完了しており、Ｎ番目の水平走査期間以降は、画素電極
１０７をソース電極としたソースフォロワ型アナログア
ンプとして動作する。この際、電圧保持容量電極１０５
には、ｎ型ＭＯＳトランジスタ（Ｑｎ）３２０２をアナ
ログアンプとして動作させるために、少なくとも（Ｖｄ
ｍｉｎ−Ｖｔｎ）よりも低い電圧を供給しておく。ここ
で、Ｖｄｍｉｎはデータ信号Ｖｄの最小値、Ｖｔｎはｎ
型ＭＯＳトランジスタ（Ｑｎ）３２０２の閾値電圧であ
る。ｎ型ＭＯＳトランジスタ（Ｑｎ）３２０２は、次の
フィールドで（Ｎ−１）番目のゲート走査電圧がＶｇＬ
となってリセットが行われるまでの間、その保持された
ゲート入力電圧Ｖａに応じたアナログ階調電圧を出力す
ることができる。その出力電圧は、ｎ型ＭＯＳトランジ
スタ（Ｑｎ）３２０２のトランス・コンダクタンスｇｍ
ｎと抵抗ＲＬ３２０３との値によって変わるが、およ
そ、前述の式（４）で表される。
【０２０５】以上説明したように、本発明の液晶表示装
置を用いれば、従来技術で述べたような液晶の応答に伴
う画素電圧Ｖｐｉｘの変動を無くすことができるように
なり、図３３の液晶光透過率にも示されるように、１フ
ィールド毎に所望の階調を得ることが可能となる。ま
た、本発明の液晶表示装置では、アナログアンプとして
動作するｎ型ＭＯＳトランジスタ（Ｑｎ）３２０２の電
源およびリセット電源として（Ｎ−１）番目の走査線電
圧を利用するとともに、アンプのリセットをｎ型ＭＯＳ
トランジスタ（Ｑｎ）３２０２自身で行う構成となって
いるため、電源線、リセット電源線、リセットスイッチ
等の配線、回路が不要となっている。その結果、従来よ
りも小面積でアナログアンプを構成でき、高開口率化を
図るのに顕著な効果が得られる。
【０２０６】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）３２０１およびｎ型ＭＯＳトラン
ジスタ（Ｑｎ）３２０２は、ｐ-ＳｉＴＦＴで形成する
と述べたが、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の
薄膜トランジスタで形成しても良いし、単結晶シリコン
トランジスタで形成しても良い。
【０２０７】また、図３３に示した駆動方法と同様の駆
動方法により、ＴＮ液晶を駆動することも当然可能であ
る。従来の液晶表示装置では、ＴＮ液晶の分子がスイッ
チングすることにより液晶容量が変化し、前述の図６１
に示したように、画素電圧Ｖｐｉｘが変動してしまい、
本来の液晶光透過率Ｔ０を得ることができない。それに
対し、図３２に示した本発明の液晶表示装置において
は、ｎ型ＭＯＳトランジスタ（Ｑｎ）３２０２がアンプ
として動作し、ＴＮ液晶の容量の変化に影響されること
なく液晶１０９に一定の電圧を印加し続けることができ
るので、本来の光透過率が得られ、正確な階調表示を行
うことができる。
【０２０８】以上説明した、第１４の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２０９】次に本発明の第１５の実施の形態について
図面を参照して詳細に説明する。図３４は、本発明の液
晶表示装置の第１５の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極がＮ
番目の走査線２７０５に接続され、ソース電極及びドレ
イン電極の一方が信号線１０２に接続されたｐ型ＭＯＳ
型トランジスタ（Ｑｐ）３４０１と、ゲート電極がその
ｐ型ＭＯＳトランジスタ（Ｑｐ）３４０１のソース電極
及びドレイン電極の他方に接続され、ソース電極及びド
レイン電極の一方が（Ｎ−１）番目の走査線２７０４に
接続され、ソース電極及びドレイン電極の他方が画素電
極１０７に接続された第１のｎ型ＭＯＳトランジスタ
（Ｑｎ１）３４０２と、その第１のｎ型ＭＯＳトランジ
スタ（Ｑｎ１）３４０２のゲート電極と電圧保持容量電
極１０５との間に形成された電圧保持容量１０６と、ゲ
ート電極がバイアス電源ＶＢ３４０４に接続され、ソー
ス電極が前記電圧保持容量電極１０５に接続され、ドレ
イン電極が前記画素電極に接続された第２のｎ型ＭＯＳ
トランジスタ（Ｑｎ２）３４０３と、画素電極１０７と
対向電極１０８との間でスイッチングさせる液晶１０９
とで構成されている。ここで、ｐ型ＭＯＳ型トランジス
タ（Ｑｐ）３４０１、および第１、第２のｎ型ＭＯＳト
ランジスタ（Ｑｎ１）３４０２、（Ｑｎ２）３４０３
は、ｐ-ＳｉＴＦＴで構成されている。また、第２のｎ
型ＭＯＳトランジスタ（Ｑｎ２）３４０３のゲート電極
に供給するバイアス電源ＶＢ３４０４は、第２のｎ型Ｍ
ＯＳトランジスタ（Ｑｎ２）３４０３のソースドレイン
間抵抗Ｒｄｓｎが、液晶の応答時定数を決めている抵抗
成分の値以下となるように設定されている。すなわち、
図６０、図６２に示した液晶等価回路における抵抗Ｒ
ｒ、Ｒｓｐと、ソース・ドレイン間抵抗Ｒｄｓｎは、前
述の式（５）に示す関係となっている。たとえば、抵抗
Ｒｓｎが５ＧΩである場合には、ソース・ドレイン間抵
抗Ｒｄｓｎが１ＧΩを越えないようなバイアス電源ＶＢ
３４０４が供給される。その時の、第２のｎ型ＭＯＳト
ランジスタ（Ｑｎ２）３４０３のドレイン電流・ゲート
電圧特性と動作点は、図２３に示したものと同様であ
る。すなわち、図２３の例では、第２のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ２）３４０３のゲート・ソース間電圧
（ＶＢ−ＶＣＨ）を３Ｖ程度に設定している。その結
果、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）３４０３
のドレイン電流はおよそ１Ｅ−８（Ａ）となり、ソース
・ドレイン間電圧Ｖｄｓｎが１０Ｖの時、ソース・ドレ
イン間抵抗Ｒｄｓｎは１ＧΩとなる。また、第２のｎ型
ＭＯＳトランジスタ（Ｑｎ２）３４０３は、弱反転領域
で動作しており、ソース・ドレイン間電圧Ｖｄｓｎが２
〜１４Ｖと変化しても、ドレイン電流はほぼ一定であ
る。第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）３４０３
は、第１のｎ型ＭＯＳトランジスタ（Ｑｎ１）３４０２
をアナログアンプとして動作させる場合の、バイアス電
流源として動作している。
【０２１０】以上説明した、図３４に示す第１５の実施
の形態の液晶表示装置の駆動方法は、先に図３３を用い
て説明した第１４の実施の形態の液晶表示装置の駆動方
法と同様である。すなわち、分極を有する強誘電性液
晶、反強誘電性液晶、および１フィールド期間内に応答
するＯＣＢモード液晶のような高速液晶を駆動した場合
には、画素電圧Ｖｐｉｘ、液晶光透過率は図３３に示し
たものと同様である。また、図３４に示した液晶表示装
置を用いてＴＮ液晶を駆動する場合についても、図３３
に示した駆動方法と同様にして駆動することができる。
【０２１１】すなわち、図３４に示した液晶表示装置を
用いれば、第１４の実施の形態と同様に、液晶の応答に
伴う画素電圧Ｖｐｉｘの変動を無くすことができるよう
になり、１フィールド毎に所望の階調を得ることが可能
となる。
【０２１２】また、図３４に示した液晶表示装置では、
アナログアンプとして動作する第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）３４０２の電源およびリセット電源と
して（Ｎ−１）番目の走査線電圧を利用するとともに、
アンプのリセットを第１のｎ型ＭＯＳトランジスタ（Ｑ
ｎ１）３４０２自身で行う構成となっているため、電源
線、リセット電源線、リセットスイッチ等の配線、回路
が不要となっている。その結果、従来よりも小面積でア
ナログアンプを構成でき、高開口率化を図るのに顕著な
効果が得られる。
【０２１３】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）３４０１、第１、第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）３４０２、（Ｑｎ２）３４０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０２１４】以上説明した、第１５の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２１５】次に本発明の第１６の実施の形態について
図面を参照して詳細に説明する。図３５は、本発明の液
晶表示装置の第１６の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極がＮ
番目の走査線２７０５に接続され、ソース電極及びドレ
イン電極の一方が信号線１０２に接続されたｐ型ＭＯＳ
型トランジスタ（Ｑｐ）３４０１と、ゲート電極がその
ｐ型ＭＯＳトランジスタ（Ｑｐ）３４０１のソース電極
及びドレイン電極の他方に接続され、ソース電極及びド
レイン電極の一方が（Ｎ−１）番目の走査線２７０４に
接続され、ソース電極及びドレイン電極の他方が画素電
極１０７に接続された第１のｎ型ＭＯＳトランジスタ
（Ｑｎ１）３４０２と、その第１のｎ型ＭＯＳトランジ
スタ（Ｑｎ１）３４０２のゲート電極と電圧保持容量電
極１０５との間に形成された電圧保持容量１０６と、ゲ
ート電極が電圧保持容量電極１０５に接続され、ソース
電極がソース電源ＶＳ３５０１に接続され、ドレイン電
極が画素電極１０７に接続された第２のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ２）３４０３と、画素電極１０７と対向
電極１０８との間でスイッチングさせる液晶１０９とで
構成されている。ここで、ｐ型ＭＯＳ型トランジスタ
（Ｑｐ）３４０１、および第１、第２のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ１）３４０２、（Ｑｎ２）３４０３は、
ｐ-ＳｉＴＦＴで構成されている。
【０２１６】また、第２のｎ型ＭＯＳトランジスタ（Ｑ
ｎ２）３４０３のソース電極に供給するソース電源ＶＳ
３５０１は、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）
３４０３のソースドレイン間抵抗Ｒｄｓｎが、液晶の応
答時定数を決めている抵抗成分の値以下となるように設
定されている。すなわち、図６０、図６２に示した液晶
等価回路における抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイ
ン間抵抗Ｒｄｓｐは、前述の式（５）に示された関係と
なっており、たとえば、抵抗Ｒｓｎが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｎが１ＧΩを越え
ないようなソース電源ＶＳ３５０１が供給される。第２
のｎ型ＭＯＳトランジスタ（Ｑｎ２）３４０３の動作点
は、前述の図２３に示した動作点と同様である。すなわ
ち、図２３の例では、第２のｎ型ＭＯＳトランジスタ
（Ｑｎ２）３４０３のゲート・ソース間電圧（ＶＣＨ−
ＶＳ）を３Ｖ程度に設定している。その結果、第２のｎ
型ＭＯＳトランジスタ（Ｑｎ２）３４０３のドレイン電
流はおよそ１Ｅ−８（Ａ）となり、ソース・ドレイン間
電圧Ｖｄｓｎが１０Ｖの時、ソース・ドレイン間抵抗Ｒ
ｄｓｎは１ＧΩとなる。また、第２のｎ型ＭＯＳトラン
ジスタ（Ｑｎ２）３４０３は、弱反転領域で動作してお
り、ソース・ドレイン間電圧Ｖｄｓｎが２〜１４Ｖと変
化しても、ドレイン電流はほぼ一定である。第２のｎ型
ＭＯＳトランジスタ（Ｑｎ２）３４０３は、第１のｎ型
ＭＯＳトランジスタ（Ｑｎ１）３４０２をアナログアン
プとして動作させる場合の、バイアス電流源として動作
している。
【０２１７】以上説明した、図３５に示す第１６の実施
の形態の液晶表示装置の駆動方法は、先に説明した第１
４、第１５の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図３３に示したものと
同様である。また、図３５に示した液晶表示装置を用い
てＴＮ液晶を駆動する場合についても、図３３に示した
駆動方法と同様にして駆動することができる。
【０２１８】すなわち、図３５に示した液晶表示装置を
用いれば、第１４、第１５の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０２１９】また、図３５に示した液晶表示装置では、
アナログアンプとして動作する第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）３４０２の電源およびリセット電源と
して（Ｎ−１）番目の走査線電圧を利用するとともに、
アンプのリセットを第１のｎ型ＭＯＳトランジスタ（Ｑ
ｎ１）３４０２自身で行う構成となっているため、電源
線、リセット電源線、リセットスイッチ等の配線、回路
が不要となっている。その結果、従来よりも小面積でア
ナログアンプを構成でき、高開口率化を図るのに顕著な
効果が得られる。
【０２２０】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）３４０１、第１、第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）３４０２、（Ｑｎ２）３４０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０２２１】以上説明した、第１６の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２２２】次に本発明の第１７の実施の形態について
図面を参照して詳細に説明する。図３６は、本発明の液
晶表示装置の第１７の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極がＮ
番目の走査線２７０５に接続され、ソース電極及びドレ
イン電極の一方が信号線１０２に接続されたｐ型ＭＯＳ
型トランジスタ（Ｑｐ）３４０１と、ゲート電極がその
ｐ型ＭＯＳトランジスタ（Ｑｐ）３４０１のソース電極
及びドレイン電極の他方に接続され、ソース電極及びド
レイン電極の一方が（Ｎ−１）番目の走査線２７０５に
接続され、ソース電極及びドレイン電極の他方が画素電
極１０７に接続された第１のｎ型ＭＯＳトランジスタ
（Ｑｎ１）３４０２と、その第１のｎ型ＭＯＳトランジ
スタ（Ｑｎ１）３４０２のゲート電極と電圧保持容量電
極１０５との間に形成された電圧保持容量１０６と、ゲ
ート電極およびソース電極が電圧保持容量電極１０５に
接続され、ドレイン電極が画素電極１０７に接続された
第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）３４０３と、
画素電極１０７と対向電極１０８との間でスイッチング
させる液晶１０９とで構成されている。ここで、ｐ型Ｍ
ＯＳ型トランジスタ（Ｑｐ）３４０１、および第１、第
２のｎ型ＭＯＳトランジスタ（Ｑｎ１）３４０２、（Ｑ
ｎ２）３４０３は、ｐ-ＳｉＴＦＴで構成されている。
【０２２３】また、第２のｎ型ＭＯＳトランジスタ（Ｑ
ｎ２）３４０３のゲート電極とソース電極はともに電圧
保持容量電極１０５に接続されているため、第２のｎ型
ＭＯＳトランジスタ（Ｑｎ２）３４０３のゲート・ソー
ス間電圧Ｖｇｓｎは０Ｖとなる。このバイアス条件下
で、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）３４０３
のソース・ドレイン間抵抗Ｒｄｓｎが前述の式（５）を
満たすように、第２のｎ型ＭＯＳトランジスタ（Ｑｎ
２）３４０３の閾値電圧をチャネル・ドーズにより負側
にシフト制御している。その時の、第２のｎ型ＭＯＳト
ランジスタ（Ｑｎ２）３４０３のドレイン電流・ゲート
電圧特性と動作点は、図２６に示したものと同様であ
る。すなわち、図２６に示すように、ゲート・ソース間
電圧が０Ｖの時、ドレイン電流が約１Ｅ−８（Ａ）とな
るように、チャネルドーズにより、閾値電圧が負側にシ
フト制御されている。その結果、第２のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ２）３４０３のドレイン電流はおよそ１
Ｅ−８（Ａ）となり、ソース・ドレイン間電圧Ｖｄｓｎ
が１０Ｖの時、ソース・ドレイン間抵抗Ｒｄｓｎは１Ｇ
Ωとなる。また、第２のｎ型ＭＯＳトランジスタ（Ｑｎ
２）３４０３は、弱反転領域で動作しており、ソース・
ドレイン間電圧Ｖｄｓｎが２〜１４Ｖと変化しても、ド
レイン電流はほぼ一定である。第２のｎ型ＭＯＳトラン
ジスタ（Ｑｎ２）３４０３は、第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）３４０２をアナログアンプとして動作
させる場合の、バイアス電流源として動作している。
【０２２４】第１７の実施の形態では、第１５、第１６
の実施の形態で必要であった、バイアス電源ＶＢ３４０
４、ソース電源ＶＳ３５０１が不要となっているが、チ
ャネルドーズ工程が余分に必要となる。
【０２２５】以上説明した、図３６に示す第１７の実施
の形態の液晶表示装置の駆動方法は、先に説明した第１
４〜第１６の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図３３に示したものと
同様である。また、図３６に示した液晶表示装置を用い
てＴＮ液晶を駆動する場合についても、図２８に示した
駆動方法と同様にして駆動することができる。
【０２２６】すなわち、図３６に示した液晶表示装置を
用いれば、第１４〜第１６の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０２２７】また、図３６に示した液晶表示装置では、
アナログアンプとして動作する第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）３４０２の電源およびリセット電源と
して（Ｎ−１）番目の走査線電圧を利用するとともに、
アンプのリセットを第１のｎ型ＭＯＳトランジスタ（Ｑ
ｎ１）３４０２自身で行う構成となっているため、電源
線、リセット電源線、リセットスイッチ等の配線、回路
が不要となっている。その結果、従来よりも小面積でア
ナログアンプを構成でき、高開口率化を図るのに顕著な
効果が得られる。
【０２２８】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）３４０１、第１、第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）３４０２、（Ｑｎ２）３４０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０２２９】以上説明した、第１７の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２３０】次に本発明の第１８の実施の形態について
図面を参照して詳細に説明する。図３７は、本発明の液
晶表示装置の第１８の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続されたｎ型ＭＯＳ型トランジ
スタ（Ｑｎ）３７０１と、ゲート電極がそのｎ型ＭＯＳ
トランジスタ（Ｑｎ）３７０１のソース電極及びドレイ
ン電極の他方に接続され、ソース電極及びドレイン電極
の一方がリセットパルス電源ＶＲ３７０４に接続され、
ソース電極及びドレイン電極の他方が画素電極１０７に
接続されたｐ型ＭＯＳトランジスタ（Ｑｐ）３７０２
と、そのｐ型ＭＯＳトランジスタ（Ｑｐ）３７０２のゲ
ート電極と電圧保持容量電極１０５との間に形成された
電圧保持容量１０６と、画素電極１０７と電圧保持容量
電極１０５の間に接続された抵抗ＲＬ３７０３と、画素
電極１０７と対向電極１０８との間でスイッチングさせ
る液晶１０９とで構成されている。ここで、ｎ型ＭＯＳ
型トランジスタ（Ｑｎ）３７０１およびｐ型ＭＯＳトラ
ンジスタ（Ｑｐ）３７０２は、ｐ-ＳｉＴＦＴで構成さ
れている。
【０２３１】また、抵抗ＲＬ３７０３の値は、第２の実
施の形態と同様に、液晶の応答時定数を決めている抵抗
成分の値以下に設定されている。すなわち、図６０、図
６２に示した液晶等価回路における抵抗Ｒｒ、Ｒｓｐ
と、抵抗ＲＬ３７０３は前述の式（１）に示す関係とな
っている。
【０２３２】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、抵抗ＲＬ３７０３は１ＧΩ程度の値に設定されて
る。１ＧΩという通常の半導体集積回路では用いられな
い大きな抵抗は、第２の実施の形態で説明したように、
半導体薄膜か、もしくは不純物ドーピングされた半導体
薄膜で形成する。
【０２３３】すなわち、抵抗ＲＬ３７０３を、ライトリ
ー・ドーピングされたｐ型半導体薄膜（ｐ-）で形成し
た場合の構造、および形成方法は、図４に示したものと
同様である。また、抵抗ＲＬ３７０３を不純物のドーピ
ングされていない半導体薄膜（ｉ層）で形成した場合の
構造、および形成方法は、図５に示したものと同様であ
る。また、抵抗ＲＬ３７０３を、ライトリー・ドーピン
グされたｎ型半導体薄膜（ｎ-）で形成した場合の構
造、および形成方法は、図６に示したものと同様であ
る。以上、図３７に示す抵抗ＲＬ３７０３を半導体薄
膜、不純物ドーピングされた半導体薄膜で形成する場合
について説明したが、式（１）を満たす抵抗であれば、
他の材料を適用してもよい。
【０２３４】以下、図３７に示した画素構成を用いた液
晶表示装置の駆動方法について説明する。図３８は、図
３７に示した画素構成により、分極を有する強誘電性液
晶、反強誘電性液晶、又は１フィールド期間内で応答す
るＯＣＢモード液晶等の高速液晶を駆動した場合の、リ
セットパルス電圧ＶＲ、ゲート走査電圧Ｖｇ、データ信
号電圧Ｖｄ、ｐ型ＭＯＳトランジスタ（Ｑｐ）３７０２
のゲート電圧Ｖａ、画素電圧Ｖｐｉｘのタイミングチャ
ート、および液晶の光透過率の変化を示したものであ
る。ここで、液晶は、電圧無印加時に暗い状態となる、
ノーマリー・ブラックモードで動作する例を示してい
る。図に示すように、リセットパルス電圧ＶＲがハイレ
ベルＶｇＨとなる期間においては、画素電極１０７は、
ｐ型ＭＯＳトランジスタ（Ｑｐ）３７０２を経由してゲ
ート走査電圧ＶｇＨが転送されることによりリセット状
態となる。ここで、下記に述べるように、ｐ型ＭＯＳト
ランジスタ（Ｑｐ）３７０２は、リセットパルスＶＲが
ローレベルになった後、ソースフォロワ型のアナログア
ンプとして動作するが、リセットパルス電圧ＶＲがハイ
レベルの期間に、画素電圧ＶｐｉｘがＶｇＨとなること
で、ｐ型ＭＯＳトランジスタ（Ｑｐ）３７０２のリセッ
トが行われる。
【０２３５】リセットパルス電圧ＶＲがハイレベルＶｇ
Ｈとなるリセット期間に続いて、ゲート走査電圧Ｖｇが
ハイレベルＶｇＨとなる期間において、ｎ型ＭＯＳトラ
ンジスタ（Ｑｎ）３７０１はオン状態となり、信号線に
入力されているデータ信号Ｖｄがｎ型ＭＯＳトランジス
タ（Ｑｎ）３７０１を経由してｐ型ＭＯＳトランジスタ
（Ｑｐ）３７０２のゲート電極に転送される。水平走査
期間が終了し、ゲート走査電圧Ｖｇがローレベルとなる
と、ｎ型ＭＯＳトランジスタ（Ｑｎ）３７０１はオフ状
態となり、ｐ型ＭＯＳトランジスタ（Ｑｐ）３７０２の
ゲート電極に転送されたデータ信号は電圧保持容量１０
５により保持される。この際、ｐ型ＭＯＳトランジスタ
（Ｑｐ）３７０２のゲート入力電圧Ｖａは、ｎ型ＭＯＳ
トランジスタ（Ｑｎ）３７０１がオフ状態になる時刻に
おいて、ｎ型ＭＯＳトランジスタ（Ｑｎ）３７０１のゲ
ート・ソース間容量を経由してフィードスルー電圧と呼
ばれる電圧シフトを起こす。図３８には、Ｖｆ１、Ｖｆ
２、Ｖｆ３で示されており、この電圧シフトＶｆ１〜Ｖ
ｆ３の量は、電圧保持容量１０５の値を大きく設計する
ことにより小さくすることができる。ｐ型ＭＯＳトラン
ジスタ（Ｑｐ）３７０２のゲート入力電圧Ｖａは、次の
フィールド期間において、再びゲート走査電圧Ｖｇがハ
イレベルとなり、ｎ型ＭＯＳトランジスタ（Ｑｎ）３７
０１が選択されるまで保持される。一方、ｐ型ＭＯＳト
ランジスタ（Ｑｐ）３７０２は、リセットパルス電圧Ｖ
ＲがハイレベルＶｇＨとなるリセット期間にリセットが
完了しており、水平走査期間以降は、画素電極１０７を
ソース電極としたソースフォロワ型アナログアンプとし
て動作する。この際、電圧保持容量電極１０５には、ｐ
型ＭＯＳトランジスタ（Ｑｐ）３７０２をアナログアン
プとして動作させるために、少なくとも（Ｖｄｍａｘ−
Ｖｔｐ）よりも高い電圧を供給しておく。ここで、Ｖｄ
ｍａｘはデータ信号Ｖｄの最大値、Ｖｔｐはｐ型ＭＯＳ
トランジスタ（Ｑｐ）３７０２の閾値電圧である。ｐ型
ＭＯＳトランジスタ（Ｑｐ）３７０２は、次のフィール
ドでリセットパルス電圧ＶＲがＶｇＨとなってリセット
が行われるまでの間、その保持されたゲート入力電圧Ｖ
ａに応じたアナログ階調電圧を出力することができる。
その出力電圧は、ｐ型ＭＯＳトランジスタ（Ｑｐ）３７
０２のトランス・コンダクタンスｇｍｐと抵抗ＲＬ３７
０３との値によって変わるが、およそ、前述の式（２）
で表される。
【０２３６】以上説明したように、本発明の液晶表示装
置を用いれば、従来技術で述べたような液晶の応答に伴
う画素電圧Ｖｐｉｘの変動を無くすことができるように
なり、図３８の液晶光透過率にも示されるように、１フ
ィールド毎に所望の階調を得ることが可能となる。ま
た、上記駆動方法では、水平走査期間の前にリセット期
間を設けたが、リセット期間と水平走査期間と同じタイ
ミングとなるようにして駆動することも可能である。そ
の場合、画素の選択とｐ型ＭＯＳトランジスタ（Ｑｐ）
３７０２のリセットが同時に行われることになる。
【０２３７】また、本発明の液晶表示装置では、アナロ
グアンプとして動作するｐ型ＭＯＳトランジスタ（Ｑ
ｐ）３７０２のリセットをｐ型ＭＯＳトランジスタ（Ｑ
ｐ）２７０２自身で行う構成となっているため、電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０２３８】また、リセットパルス電源ＶＲを別途設け
ているので、第２、第１０の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０２３９】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）３７０１およびｐ型ＭＯＳトラン
ジスタ（Ｑｐ）３７０２は、ｐ-ＳｉＴＦＴで形成する
と述べたが、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の
薄膜トランジスタで形成しても良いし、単結晶シリコン
トランジスタで形成しても良い。
【０２４０】また、図３８に示した駆動方法と同様の駆
動方法により、ＴＮ液晶を駆動することも当然可能であ
る。従来の液晶表示装置では、ＴＮ液晶の分子がスイッ
チングすることにより液晶容量が変化し、前述の図６１
に示したように、画素電圧Ｖｐｉｘが変動してしまい、
本来の液晶光透過率Ｔ０を得ることができない。それに
対し、図３７に示した本発明の液晶表示装置において
は、ｐ型ＭＯＳトランジスタ（Ｑｐ）３７０２がアンプ
として動作し、ＴＮ液晶の容量の変化に影響されること
なく液晶１０９に一定の電圧を印加し続けることができ
るので、本来の光透過率が得られ、正確な階調表示を行
うことができる。
【０２４１】以上説明した、第１８の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２４２】次に本発明の第１９の実施の形態について
図面を参照して詳細に説明する。図３９は、本発明の液
晶表示装置の第１９の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続されたｎ型ＭＯＳ型トランジ
スタ（Ｑｎ）３９０１と、ゲート電極がそのｎ型ＭＯＳ
トランジスタ（Ｑｎ）３９０１のソース電極及びドレイ
ン電極の他方に接続され、ソース電極及びドレイン電極
の一方がリセットパルス電源ＶＲ３７０４に接続され、
ソース電極及びドレイン電極の他方が画素電極１０７に
接続された第１のｐ型ＭＯＳトランジスタ（Ｑｐ１）３
９０２と、その第１のｐ型ＭＯＳトランジスタ（Ｑｐ
１）３９０２のゲート電極と電圧保持容量電極１０５と
の間に形成された電圧保持容量１０６と、ゲート電極が
バイアス電源ＶＢ３９０４に接続され、ソース電極が前
記電圧保持容量電極１０５に接続され、ドレイン電極が
前記画素電極に接続された第２のｐ型ＭＯＳトランジス
タ（Ｑｐ２）３９０３と、画素電極１０７と対向電極１
０８との間でスイッチングさせる液晶１０９とで構成さ
れている。ここで、ｎ型ＭＯＳ型トランジスタ（Ｑｎ）
３９０１、および第１、第２のｐ型ＭＯＳトランジスタ
（Ｑｐ１）３９０２、（Ｑｐ２）３９０３は、ｐ-Ｓｉ
ＴＦＴで構成されている。また、第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）３９０３のゲート電極に供給するバ
イアス電源ＶＢ３９０４は、第２のｐ型ＭＯＳトランジ
スタ（Ｑｐ２）３９０３のソースドレイン間抵抗Ｒｄｓ
ｐが、液晶の応答時定数を決めている抵抗成分の値以下
となるように設定されている。すなわち、図６０、図６
２に示した液晶等価回路における抵抗Ｒｒ、Ｒｓｐと、
ソース・ドレイン間抵抗Ｒｄｓｐは、前述の式（３）に
示す関係となっている。
【０２４３】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｐが１ＧΩを越え
ないようなバイアス電源ＶＢ３９０４が供給される。そ
の時の、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）３９
０３のドレイン電流・ゲート電圧特性と動作点は、図１
１に示したものと同様である。すなわち、図１１の例で
は、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）３９０３
のゲート・ソース間電圧（ＶＢ−ＶＣＨ）を−３Ｖ程度
に設定している。その結果、第２のｐ型ＭＯＳトランジ
スタ（Ｑｐ２）３９０３のドレイン電流はおよそ１Ｅ−
８（Ａ）となり、ソース・ドレイン間電圧Ｖｄｓｐが−
１０Ｖの時、ソース・ドレイン間抵抗Ｒｄｓｐは１ＧΩ
となる。また、第２のｐ型ＭＯＳトランジスタ（Ｑｐ
２）３９０３は、弱反転領域で動作しており、ソース・
ドレイン間電圧Ｖｄｓｐが−２〜−１４Ｖと変化して
も、ドレイン電流はほぼ一定である。第２のｐ型ＭＯＳ
トランジスタ（Ｑｐ２）３９０３は、第１のｐ型ＭＯＳ
トランジスタ（Ｑｐ１）３９０２をアナログアンプとし
て動作させる場合の、バイアス電流源として動作してい
る。以上説明した、図３９に示す第１９の実施の形態の
液晶表示装置の駆動方法は、先に図３８を用いて説明し
た第１８の実施の形態の液晶表示装置の駆動方法と同様
である。すなわち、分極を有する強誘電性液晶、反強誘
電性液晶、および１フィールド期間内に応答するＯＣＢ
モード液晶のような高速液晶を駆動した場合には、画素
電圧Ｖｐｉｘ、液晶光透過率は図３８に示したものと同
様である。また、図３９に示した液晶表示装置を用いて
ＴＮ液晶を駆動する場合についても、図３８に示した駆
動方法と同様にして駆動することができる。
【０２４４】すなわち、図３９に示した液晶表示装置を
用いれば、第１８の実施の形態と同様に、液晶の応答に
伴う画素電圧Ｖｐｉｘの変動を無くすことができるよう
になり、１フィールド毎に所望の階調を得ることが可能
となる。
【０２４５】また、上記駆動方法では、水平走査期間の
前にリセット期間を設けたが、リセット期間と水平走査
期間と同じタイミングとなるようにして駆動することも
可能である。その場合、画素の選択と第１のｐ型ＭＯＳ
トランジスタ（Ｑｐ）３９０２のリセットが同時に行わ
れることになる。
【０２４６】また、図３９に示した液晶表示装置では、
アナログアンプとして動作する第１のｐ型ＭＯＳトラン
ジスタ（Ｑｐ１）３９０２のリセットを第１のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）３９０２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０２４７】また、リセットパルス電源ＶＲを別途設け
ているので、第３、第１１の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０２４８】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）３９０１、第１、第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）３９０２、（Ｑｐ２）３９０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０２４９】以上説明した、第１９の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２５０】次に本発明の第２０の実施の形態について
図面を参照して詳細に説明する。図４０は、本発明の液
晶表示装置の第２０の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続されたｎ型ＭＯＳ型トランジ
スタ（Ｑｎ）３９０１と、ゲート電極がそのｎ型ＭＯＳ
トランジスタ（Ｑｎ）３９０１のソース電極及びドレイ
ン電極の他方に接続され、ソース電極及びドレイン電極
の一方がリセットパルス電源ＶＲ３７０４に接続され、
ソース電極及びドレイン電極の他方が画素電極１０７に
接続された第１のｐ型ＭＯＳトランジスタ（Ｑｐ１）３
９０２と、その第１のｐ型ＭＯＳトランジスタ（Ｑｐ
１）３９０２のゲート電極と電圧保持容量電極１０５と
の間に形成された電圧保持容量１０６と、ゲート電極が
電圧保持容量電極１０５に接続され、ソース電極がソー
ス電源ＶＳ４００１に接続され、ドレイン電極が画素電
極１０７に接続された第２のｐ型ＭＯＳトランジスタ
（Ｑｐ２）３９０３と、画素電極１０７と対向電極１０
８との間でスイッチングさせる液晶１０９とで構成され
ている。ここで、ｎ型ＭＯＳ型トランジスタ（Ｑｎ）３
９０１、および第１、第２のｐ型ＭＯＳトランジスタ
（Ｑｐ１）３９０２、（Ｑｐ２）３９０３は、ｐ-Ｓｉ
ＴＦＴで構成されている。
【０２５１】また、第２のｐ型ＭＯＳトランジスタ（Ｑ
ｐ２）３９０３のソース電極に供給するソース電源ＶＳ
４００１は、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）
３９０３のソースドレイン間抵抗Ｒｄｓｐが、液晶の応
答時定数を決めている抵抗成分の値以下となるように設
定されている。すなわち、図６０、図６２に示した液晶
等価回路における抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイ
ン間抵抗Ｒｄｓｐは、前述の式（３）に示された関係と
なっており、たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｐが１ＧΩを越え
ないようなソース電源ＶＳ４００１が供給される。第２
のｐ型ＭＯＳトランジスタ（Ｑｐ２）３９０３の動作点
は、前述の図１１に示した動作点と同様である。すなわ
ち、図１１の例では、第２のｐ型ＭＯＳトランジスタ
（Ｑｐ２）３９０３のゲート・ソース間電圧（ＶＣＨ−
ＶＳ）を−３Ｖ程度に設定している。その結果、第２の
ｐ型ＭＯＳトランジスタ（Ｑｐ２）３９０３のドレイン
電流はおよそ１Ｅ−８（Ａ）となり、ソース・ドレイン
間電圧Ｖｄｓｐが−１０Ｖの時、ソース・ドレイン間抵
抗Ｒｄｓｐは１ＧΩとなる。また、第２のｐ型ＭＯＳト
ランジスタ（Ｑｐ２）３９０３は、弱反転領域で動作し
ており、ソース・ドレイン間電圧Ｖｄｓｐが−２〜−１
４Ｖと変化しても、ドレイン電流はほぼ一定である。第
２のｐ型ＭＯＳトランジスタ（Ｑｐ２）３９０３は、第
１のｐ型ＭＯＳトランジスタ（Ｑｐ１）３９０２をアナ
ログアンプとして動作させる場合の、バイアス電流源と
して動作している。
【０２５２】以上説明した、図４０に示す第２０の実施
の形態の液晶表示装置の駆動方法は、先に説明した第１
８、第１９の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図３８に示したものと
同様である。また、図４０に示した液晶表示装置を用い
てＴＮ液晶を駆動する場合についても、図３８に示した
駆動方法と同様にして駆動することができる。
【０２５３】すなわち、図４０に示した液晶表示装置を
用いれば、第１８、第１９の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０２５４】また、上記駆動方法では、水平走査期間の
前にリセット期間を設けたが、リセット期間と水平走査
期間と同じタイミングとなるようにして駆動することも
可能である。その場合、画素の選択と第１のｐ型ＭＯＳ
トランジスタ（Ｑｐ）３９０２のリセットが同時に行わ
れることになる。
【０２５５】また、図４０に示した液晶表示装置では、
アナログアンプとして動作する第１のｐ型ＭＯＳトラン
ジスタ（Ｑｐ１）３９０２のリセットを第１のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）３９０２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０２５６】また、リセットパルス電源ＶＲを別途設け
ているので、第４、第１２の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０２５７】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）３９０１、第１、第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）３９０２、（Ｑｐ２）３９０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０２５８】以上説明した、第２０の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２５９】次に本発明の第２１の実施の形態について
図面を参照して詳細に説明する。図４１は、本発明の液
晶表示装置の第２１の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続されたｎ型ＭＯＳ型トランジ
スタ（Ｑｎ）３９０１と、ゲート電極がそのｎ型ＭＯＳ
トランジスタ（Ｑｎ）３９０１のソース電極及びドレイ
ン電極の他方に接続され、ソース電極及びドレイン電極
の一方がリセットパルス電源ＶＲ３７０４に接続され、
ソース電極及びドレイン電極の他方が画素電極１０７に
接続された第１のｐ型ＭＯＳトランジスタ（Ｑｐ１）３
９０２と、その第１のｐ型ＭＯＳトランジスタ（Ｑｐ
１）３９０２のゲート電極と電圧保持容量電極１０５と
の間に形成された電圧保持容量１０６と、ゲート電極お
よびソース電極が電圧保持容量電極１０５に接続され、
ドレイン電極が画素電極１０７に接続された第２のｐ型
ＭＯＳトランジスタ（Ｑｐ２）３９０３と、画素電極１
０７と対向電極１０８との間でスイッチングさせる液晶
１０９とで構成されている。ここで、ｎ型ＭＯＳ型トラ
ンジスタ（Ｑｎ）３９０１、および第１、第２のｐ型Ｍ
ＯＳトランジスタ（Ｑｐ１）３９０２、（Ｑｐ２）３９
０３は、ｐ-ＳｉＴＦＴで構成されている。
【０２６０】また、第２のｐ型ＭＯＳトランジスタ（Ｑ
ｐ２）３９０３のゲート電極とソース電極はともに電圧
保持容量電極１０５に接続されているため、第２のｐ型
ＭＯＳトランジスタ（Ｑｐ２）３９０３のゲート・ソー
ス間電圧Ｖｇｓｐは０Ｖとなる。このバイアス条件下
で、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）３９０３
のソース・ドレイン間抵抗Ｒｄｓｐが前述の式（３）を
満たすように、第２のｐ型ＭＯＳトランジスタ（Ｑｐ
２）３９０３の閾値電圧をチャネル・ドーズにより正側
にシフト制御している。その時の、第２のｐ型ＭＯＳト
ランジスタ（Ｑｐ２）３９０３のドレイン電流・ゲート
電圧特性と動作点は、図１４に示したものと同様であ
る。すなわち、図１４に示すように、ゲート・ソース間
電圧が０Ｖの時、ドレイン電流が約１Ｅ−８（Ａ）とな
るように、チャネルドーズにより、閾値電圧が正側にシ
フト制御されている。その結果、第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）３９０３のドレイン電流はおよそ１
Ｅ−８（Ａ）となり、ソース・ドレイン間電圧Ｖｄｓｐ
が−１０Ｖの時、ソース・ドレイン間抵抗Ｒｄｓｐは１
ＧΩとなる。また、第２のｐ型ＭＯＳトランジスタ（Ｑ
ｐ２）３９０３は、弱反転領域で動作しており、ソース
・ドレイン間電圧Ｖｄｓｐが−２〜−１４Ｖと変化して
も、ドレイン電流はほぼ一定である。第２のｐ型ＭＯＳ
トランジスタ（Ｑｐ２）３９０３は、第１のｐ型ＭＯＳ
トランジスタ（Ｑｐ１）３９０２をアナログアンプとし
て動作させる場合の、バイアス電流源として動作してい
る。
【０２６１】第２１の実施の形態では、第１９、第２０
の実施の形態で必要であった、バイアス電源ＶＢ３９０
４、ソース電源ＶＳ４００１が不要となっているが、チ
ャネルドーズ工程が余分に必要となる。
【０２６２】以上説明した、図４１に示す第２１の実施
の形態の液晶表示装置の駆動方法は、先に説明した第１
８〜第２０の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図３８に示したものと
同様である。また、図４１に示した液晶表示装置を用い
てＴＮ液晶を駆動する場合についても、図３８に示した
駆動方法と同様にして駆動することができる。
【０２６３】すなわち、図４１に示した液晶表示装置を
用いれば、第１８〜第２０の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０２６４】また、上記駆動方法では、水平走査期間の
前にリセット期間を設けたが、リセット期間と水平走査
期間と同じタイミングとなるようにして駆動することも
可能である。その場合、画素の選択と第１のｐ型ＭＯＳ
トランジスタ（Ｑｐ）３９０２のリセットが同時に行わ
れることになる。
【０２６５】また、図４１に示した液晶表示装置では、
アナログアンプとして動作する第１のｐ型ＭＯＳトラン
ジスタ（Ｑｐ１）３９０２のリセットを第１のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）３９０２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０２６６】また、リセットパルス電源ＶＲを別途設け
ているので、第５、第１３の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０２６７】また、上記実施の形態では、ｎ型ＭＯＳ型
トランジスタ（Ｑｎ）３９０１、第１、第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）３９０２、（Ｑｐ２）３９０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０２６８】以上説明した、第２１の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２６９】次に本発明の第２２の実施の形態について
図面を参照して詳細に説明する。図４２は、本発明の液
晶表示装置の第２２の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続されたｐ型ＭＯＳ型トランジ
スタ（Ｑｐ）４２０１と、ゲート電極がそのｐ型ＭＯＳ
トランジスタ（Ｑｐ）４２０１のソース電極及びドレイ
ン電極の他方に接続され、ソース電極及びドレイン電極
の一方がリセットパルス電源ＶＲ３７０４に接続され、
ソース電極及びドレイン電極の他方が画素電極１０７に
接続されたｎ型ＭＯＳトランジスタ（Ｑｎ）４２０２
と、そのｎ型ＭＯＳトランジスタ（Ｑｎ）４２０２のゲ
ート電極と電圧保持容量電極１０５との間に形成された
電圧保持容量１０６と、画素電極１０７と電圧保持容量
電極１０５の間に接続された抵抗ＲＬ４２０３と、画素
電極１０７と対向電極１０８との間でスイッチングさせ
る液晶１０９とで構成されている。ここで、ｐ型ＭＯＳ
型トランジスタ（Ｑｐ）４２０１およびｎ型ＭＯＳトラ
ンジスタ（Ｑｎ）４２０２は、ｐ-ＳｉＴＦＴで構成さ
れている。
【０２７０】また、抵抗ＲＬ４２０３の値は、第６の実
施の形態と同様に、液晶の応答時定数を決めている抵抗
成分の値以下に設定されている。すなわち、図６０、図
６２に示した液晶等価回路における抵抗Ｒｒ、Ｒｓｐ
と、抵抗ＲＬ４２０３は前述の式（１）に示す関係とな
っている。
【０２７１】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、抵抗ＲＬ４２０３は１ＧΩ程度の値に設定されて
る。１ＧΩという通常の半導体集積回路では用いられな
い大きな抵抗は、第２の実施の形態で説明したように、
半導体薄膜か、もしくは不純物ドーピングされた半導体
薄膜で形成する。
【０２７２】すなわち、抵抗ＲＬ４２０３を、ライトリ
ー・ドーピングされたｎ型半導体薄膜（ｎ-）で形成し
た場合の構造、および形成方法は、図１６に示したもの
と同様である。また、抵抗ＲＬ４２０３を不純物のドー
ピングされていない半導体薄膜（ｉ層）で形成した場合
の構造、および形成方法は、図１７に示したものと同様
である。また、抵抗ＲＬ４２０３を、ライトリー・ドー
ピングされたｐ型半導体薄膜（ｐ-）で形成した場合の
構造、および形成方法は、図１８に示したものと同様で
ある。以上、図４２に示す抵抗ＲＬ４２０３を半導体薄
膜、不純物ドーピングされた半導体薄膜で形成する場合
について説明したが、式（１）を満たす抵抗であれば、
他の材料を適用してもよい。
【０２７３】以下、図４２に示した画素構成を用いた液
晶表示装置の駆動方法について説明する。図４３は、図
４２に示した画素構成により、分極を有する強誘電性液
晶、反強誘電性液晶、又は１フィールド期間内で応答す
るＯＣＢモード液晶等の高速液晶を駆動した場合の、リ
セットパルス電圧ＶＲ、ゲート走査電圧Ｖｇ、データ信
号電圧Ｖｄ、ｎ型ＭＯＳトランジスタ（Ｑｎ）４２０２
のゲート電圧Ｖａ、画素電圧Ｖｐｉｘのタイミングチャ
ート、および液晶の光透過率の変化を示したものであ
る。ここで、液晶は、電圧無印加時に暗い状態となる、
ノーマリー・ブラックモードで動作する例を示してい
る。
【０２７４】図に示すように、リセットパルス電圧ＶＲ
がローレベルＶｇＬとなる期間においては、画素電極１
０７は、ｎ型ＭＯＳトランジスタ（Ｑｎ）４２０２を経
由してゲート走査電圧ＶｇＬが転送されることによりリ
セット状態となる。ここで、下記に述べるように、ｎ型
ＭＯＳトランジスタ（Ｑｎ）４２０２は、リセットパル
ス電圧ＶＲがハイレベルになった後、ソースフォロワ型
のアナログアンプとして動作するが、リセットパルス電
圧ＶＲがローレベルの期間に、画素電圧ＶｐｉｘがＶｇ
Ｌとなることで、ｐ型ＭＯＳトランジスタ（Ｑｐ）３７
０２のリセットが行われる。リセットパルス電圧ＶＲが
ローレベルＶｇＬとなるリセット期間に続いて、ゲート
走査電圧ＶｇがローレベルＶｇＬとなる期間において、
ｐ型ＭＯＳトランジスタ（Ｑｐ）４２０１はオン状態と
なり、信号線に入力されているデータ信号Ｖｄがｐ型Ｍ
ＯＳトランジスタ（Ｑｐ）４２０１を経由してｎ型ＭＯ
Ｓトランジスタ（Ｑｎ）４２０２のゲート電極に転送さ
れる。水平走査期間が終了し、ゲート走査電圧Ｖｇがハ
イレベルとなると、ｐ型ＭＯＳトランジスタ（Ｑｐ）４
２０１はオフ状態となり、ｎ型ＭＯＳトランジスタ（Ｑ
ｎ）４２０２のゲート電極に転送されたデータ信号は電
圧保持容量１０５により保持される。この際、ｎ型ＭＯ
Ｓトランジスタ（Ｑｎ）４２０２のゲート入力電圧Ｖａ
は、ｐ型ＭＯＳトランジスタ（Ｑｐ）４２０１がオフ状
態になる時刻において、ｐ型ＭＯＳトランジスタ（Ｑ
ｎ）４２０１のゲート・ソース間容量を経由してフィー
ドスルー電圧と呼ばれる電圧シフトを起こす。図４３に
は、Ｖｆ１、Ｖｆ２、Ｖｆ３で示されており、この電圧
シフトＶｆ１〜Ｖｆ３の量は、電圧保持容量１０５の値
を大きく設計することにより小さくすることができる。
ｎ型ＭＯＳトランジスタ（Ｑｎ）４２０２のゲート入力
電圧Ｖａは、次のフィールド期間において、再びゲート
走査電圧Ｖｇがローレベルとなり、ｐ型ＭＯＳトランジ
スタ（Ｑｐ）４２０１が選択されるまで保持される。一
方、ｎ型ＭＯＳトランジスタ（Ｑｎ）４２０２は、リセ
ットパルス電圧ＶＲがローレベルＶｇＬとなるリセット
期間にリセットが完了しており、水平走査期間以降は、
画素電極１０７をソース電極としたソースフォロワ型ア
ナログアンプとして動作する。この際、電圧保持容量電
極１０５には、ｎ型ＭＯＳトランジスタ（Ｑｎ）４２０
２をアナログアンプとして動作させるために、少なくと
も（Ｖｄｍｉｎ−Ｖｔｎ）よりも低い電圧を供給してお
く。ここで、Ｖｄｍｉｎはデータ信号Ｖｄの最小値、Ｖ
ｔｎはｎ型ＭＯＳトランジスタ（Ｑｎ）４２０２の閾値
電圧である。ｎ型ＭＯＳトランジスタ（Ｑｎ）４２０２
は、次のフィールドでリセットパルス電圧ＶＲがＶｇＬ
となってリセットが行われるまでの間、その保持された
ゲート入力電圧Ｖａに応じたアナログ階調電圧を出力す
ることができる。その出力電圧は、ｎ型ＭＯＳトランジ
スタ（Ｑｎ）４２０２のトランス・コンダクタンスｇｍ
ｎと抵抗ＲＬ４２０３との値によって変わるが、およ
そ、前述の式（４）で表される。
【０２７５】以上説明したように、本発明の液晶表示装
置を用いれば、従来技術で述べたような液晶の応答に伴
う画素電圧Ｖｐｉｘの変動を無くすことができるように
なり、図４３の液晶光透過率にも示されるように、１フ
ィールド毎に所望の階調を得ることが可能となる。ま
た、上記駆動方法では、水平走査期間の前にリセット期
間を設けたが、リセット期間と水平走査期間と同じタイ
ミングとなるようにして駆動することも可能である。そ
の場合、画素の選択とｎ型ＭＯＳトランジスタ（Ｑｎ）
４２０２のリセットが同時に行われることになる。
【０２７６】また、本発明の液晶表示装置では、アナロ
グアンプとして動作するｎ型ＭＯＳトランジスタ（Ｑ
ｎ）４２０２のリセットをｎ型ＭＯＳトランジスタ（Ｑ
ｎ）４２０２自身で行う構成となっているため、電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０２７７】また、リセットパルス電源ＶＲを別途設け
ているので、第６、第１４の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０２７８】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）４２０１およびｎ型ＭＯＳトラン
ジスタ（Ｑｎ）４２０２は、ｐ-ＳｉＴＦＴで形成する
と述べたが、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の
薄膜トランジスタで形成しても良いし、単結晶シリコン
トランジスタで形成しても良い。
【０２７９】また、図４３に示した駆動方法と同様の駆
動方法により、ＴＮ液晶を駆動することも当然可能であ
る。従来の液晶表示装置では、ＴＮ液晶の分子がスイッ
チングすることにより液晶容量が変化し、前述の図６１
に示したように、画素電圧Ｖｐｉｘが変動してしまい、
本来の液晶光透過率Ｔ０を得ることができない。それに
対し、図４２に示した本発明の液晶表示装置において
は、ｎ型ＭＯＳトランジスタ（Ｑｎ）４２０２がアンプ
として動作し、ＴＮ液晶の容量の変化に影響されること
なく液晶１０９に一定の電圧を印加し続けることができ
るので、本来の光透過率が得られ、正確な階調表示を行
うことができる。
【０２８０】以上説明した、第２２の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２８１】次に本発明の第２３の実施の形態について
図面を参照して詳細に説明する。図４４は、本発明の液
晶表示装置の第２３の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続されたｐ型ＭＯＳ型トランジ
スタ（Ｑｐ）４４０１と、ゲート電極がそのｐ型ＭＯＳ
トランジスタ（Ｑｐ）４４０１のソース電極及びドレイ
ン電極の他方に接続され、ソース電極及びドレイン電極
の一方がリセットパルス電源ＶＲ３７０４に接続され、
ソース電極及びドレイン電極の他方が画素電極１０７に
接続された第１のｎ型ＭＯＳトランジスタ（Ｑｎ１）４
４０２と、その第１のｎ型ＭＯＳトランジスタ（Ｑｎ
１）４４０２のゲート電極と電圧保持容量電極１０５と
の間に形成された電圧保持容量１０６と、ゲート電極が
バイアス電源ＶＢ４４０４に接続され、ソース電極が前
記電圧保持容量電極１０５に接続され、ドレイン電極が
前記画素電極に接続された第２のｎ型ＭＯＳトランジス
タ（Ｑｎ２）４４０３と、画素電極１０７と対向電極１
０８との間でスイッチングさせる液晶１０９とで構成さ
れている。ここで、ｐ型ＭＯＳ型トランジスタ（Ｑｐ）
４４０１、および第１、第２のｎ型ＭＯＳトランジスタ
（Ｑｎ１）４４０２、（Ｑｎ２）４４０３は、ｐ-Ｓｉ
ＴＦＴで構成されている。また、第２のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ２）４４０３のゲート電極に供給するバ
イアス電源ＶＢ４４０４は、第２のｎ型ＭＯＳトランジ
スタ（Ｑｎ２）４４０３のソースドレイン間抵抗Ｒｄｓ
ｎが、液晶の応答時定数を決めている抵抗成分の値以下
となるように設定されている。すなわち、図６０、図６
２に示した液晶等価回路における抵抗Ｒｒ、Ｒｓｐと、
ソース・ドレイン間抵抗Ｒｄｓｎは、前述の式（５）に
示す関係となっている。
【０２８２】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｎが１ＧΩを越え
ないようなバイアス電源ＶＢ４４０４が供給される。そ
の時の、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）４４
０３のドレイン電流・ゲート電圧特性と動作点は、図２
３に示したものと同様である。すなわち、図２３の例で
は、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）４４０３
のゲート・ソース間電圧（ＶＢ−ＶＣＨ）を３Ｖ程度に
設定している。その結果、第２のｎ型ＭＯＳトランジス
タ（Ｑｎ２）４４０３のドレイン電流はおよそ１Ｅ−８
（Ａ）となり、ソース・ドレイン間電圧Ｖｄｓｎが１０
Ｖの時、ソース・ドレイン間抵抗Ｒｄｓｎは１ＧΩとな
る。また、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）４
４０３は、弱反転領域で動作しており、ソース・ドレイ
ン間電圧Ｖｄｓｎが２〜１４Ｖと変化しても、ドレイン
電流はほぼ一定である。第２のｎ型ＭＯＳトランジスタ
（Ｑｎ２）４４０３は、第１のｎ型ＭＯＳトランジスタ
（Ｑｎ１）４４０２をアナログアンプとして動作させる
場合の、バイアス電流源として動作している。
【０２８３】以上説明した、図４４に示す第２３の実施
の形態の液晶表示装置の駆動方法は、先に図４３を用い
て説明した第２２の実施の形態の液晶表示装置の駆動方
法と同様である。すなわち、分極を有する強誘電性液
晶、反強誘電性液晶、および１フィールド期間内に応答
するＯＣＢモード液晶のような高速液晶を駆動した場合
には、画素電圧Ｖｐｉｘ、液晶光透過率は図４３に示し
たものと同様である。また、図４４に示した液晶表示装
置を用いてＴＮ液晶を駆動する場合についても、図４３
に示した駆動方法と同様にして駆動することができる。
【０２８４】すなわち、図４３に示した液晶表示装置を
用いれば、第２２の実施の形態と同様に、液晶の応答に
伴う画素電圧Ｖｐｉｘの変動を無くすことができるよう
になり、１フィールド毎に所望の階調を得ることが可能
となる。
【０２８５】また、上記駆動方法では、水平走査期間の
前にリセット期間を設けたが、リセット期間と水平走査
期間と同じタイミングとなるようにして駆動することも
可能である。その場合、画素の選択と第１のｎ型ＭＯＳ
トランジスタ（Ｑｎ）４４０２のリセットが同時に行わ
れることになる。
【０２８６】また、図４４に示した液晶表示装置では、
アナログアンプとして動作する第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）４４０２のリセットを第１のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）４４０２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０２８７】また、リセットパルス電源ＶＲを別途設け
ているので、第７、第１５の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０２８８】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）４４０１、第１、第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）４４０２、（Ｑｎ２）４４０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０２８９】以上説明した、第２３の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２９０】次に本発明の第２４の実施の形態について
図面を参照して詳細に説明する。図４５は、本発明の液
晶表示装置の第２４の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続されたｐ型ＭＯＳ型トランジ
スタ（Ｑｐ）４４０１と、ゲート電極がそのｐ型ＭＯＳ
トランジスタ（Ｑｐ）４４０１のソース電極及びドレイ
ン電極の他方に接続され、ソース電極及びドレイン電極
の一方がリセットパルス電源ＶＲ３７０４に接続され、
ソース電極及びドレイン電極の他方が画素電極１０７に
接続された第１のｎ型ＭＯＳトランジスタ（Ｑｎ１）４
４０２と、その第１のｎ型ＭＯＳトランジスタ（Ｑｎ
１）４４０２のゲート電極と電圧保持容量電極１０５と
の間に形成された電圧保持容量１０６と、ゲート電極が
電圧保持容量電極１０５に接続され、ソース電極がソー
ス電源ＶＳ４５０１に接続され、ドレイン電極が画素電
極１０７に接続された第２のｎ型ＭＯＳトランジスタ
（Ｑｎ２）４４０３と、画素電極１０７と対向電極１０
８との間でスイッチングさせる液晶１０９とで構成され
ている。ここで、ｐ型ＭＯＳ型トランジスタ（Ｑｐ）４
４０１、および第１、第２のｎ型ＭＯＳトランジスタ
（Ｑｎ１）４４０２、（Ｑｎ２）４４０３は、ｐ-Ｓｉ
ＴＦＴで構成されている。
【０２９１】また、第２のｎ型ＭＯＳトランジスタ（Ｑ
ｎ２）４４０３のソース電極に供給するソース電源ＶＳ
４５０１は、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）
４４０３のソースドレイン間抵抗Ｒｄｓｎが、液晶の応
答時定数を決めている抵抗成分の値以下となるように設
定されている。すなわち、図６０、図６２に示した液晶
等価回路における抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイ
ン間抵抗Ｒｄｓｎは、前述の式（５）に示された関係と
なっており、たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｎが１ＧΩを越え
ないようなソース電源ＶＳ４５０１が供給される。第２
のｎ型ＭＯＳトランジスタ（Ｑｎ２）４４０３の動作点
は、前述の図２３に示した動作点と同様である。すなわ
ち、図２３の例では、第２のｎ型ＭＯＳトランジスタ
（Ｑｎ２）４４０３のゲート・ソース間電圧（ＶＣＨ−
ＶＳ）を３Ｖ程度に設定している。その結果、第２のｎ
型ＭＯＳトランジスタ（Ｑｎ２）４４０３のドレイン電
流はおよそ１Ｅ−８（Ａ）となり、ソース・ドレイン間
電圧Ｖｄｓｎが１０Ｖの時、ソース・ドレイン間抵抗Ｒ
ｄｓｎは１ＧΩとなる。また、第２のｎ型ＭＯＳトラン
ジスタ（Ｑｎ２）４４０３は、弱反転領域で動作してお
り、ソース・ドレイン間電圧Ｖｄｓｎが２〜１４Ｖと変
化しても、ドレイン電流はほぼ一定である。第２のｎ型
ＭＯＳトランジスタ（Ｑｎ２）４４０３は、第１のｎ型
ＭＯＳトランジスタ（Ｑｎ１）４４０２をアナログアン
プとして動作させる場合の、バイアス電流源として動作
している。
【０２９２】以上説明した、図４５に示す第２４の実施
の形態の液晶表示装置の駆動方法は、先に説明した第２
２、第２３の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図４３に示したものと
同様である。また、図４５に示した液晶表示装置を用い
てＴＮ液晶を駆動する場合についても、図４３に示した
駆動方法と同様にして駆動することができる。
【０２９３】すなわち、図４５に示した液晶表示装置を
用いれば、第２２、第２３の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０２９４】また、上記駆動方法では、水平走査期間の
前にリセット期間を設けたが、リセット期間と水平走査
期間と同じタイミングとなるようにして駆動することも
可能である。その場合、画素の選択と第１のｎ型ＭＯＳ
トランジスタ（Ｑｎ）４４０２のリセットが同時に行わ
れることになる。
【０２９５】また、図４５に示した液晶表示装置では、
アナログアンプとして動作する第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）４４０２のリセットを第１のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）４４０２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０２９６】また、リセットパルス電源ＶＲを別途設け
ているので、第８、第１６の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０２９７】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）４４０１、第１、第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）４４０２、（Ｑｎ２）４４０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０２９８】以上説明した、第２４の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０２９９】次に本発明の第２５の実施の形態について
図面を参照して詳細に説明する。図４６は、本発明の液
晶表示装置の第２５の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続されたｐ型ＭＯＳ型トランジ
スタ（Ｑｐ）４４０１と、ゲート電極がそのｐ型ＭＯＳ
トランジスタ（Ｑｐ）４４０１のソース電極及びドレイ
ン電極の他方に接続され、ソース電極及びドレイン電極
の一方がリセットパルス電源ＶＲ３７０４に接続され、
ソース電極及びドレイン電極の他方が画素電極１０７に
接続された第１のｎ型ＭＯＳトランジスタ（Ｑｎ１）４
４０２と、その第１のｎ型ＭＯＳトランジスタ（Ｑｎ
１）４４０２のゲート電極と電圧保持容量電極１０５と
の間に形成された電圧保持容量１０６と、ゲート電極お
よびソース電極が電圧保持容量電極１０５に接続され、
ドレイン電極が画素電極１０７に接続された第２のｎ型
ＭＯＳトランジスタ（Ｑｎ２）４４０３と、画素電極１
０７と対向電極１０８との間でスイッチングさせる液晶
１０９とで構成されている。ここで、ｐ型ＭＯＳ型トラ
ンジスタ（Ｑｐ）４４０１、および第１、第２のｎ型Ｍ
ＯＳトランジスタ（Ｑｎ１）４４０２、（Ｑｎ２）４４
０３は、ｐ-ＳｉＴＦＴで構成されている。
【０３００】また、第２のｎ型ＭＯＳトランジスタ（Ｑ
ｎ２）４４０３のゲート電極とソース電極はともに電圧
保持容量電極１０５に接続されているため、第２のｎ型
ＭＯＳトランジスタ（Ｑｎ２）４４０３のゲート・ソー
ス間電圧Ｖｇｓｎは０Ｖとなる。このバイアス条件下
で、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）４４０３
のソース・ドレイン間抵抗Ｒｄｓｎが前述の式（５）を
満たすように、第２のｎ型ＭＯＳトランジスタ（Ｑｎ
２）４４０３の閾値電圧をチャネル・ドーズにより負側
にシフト制御している。その時の、第２のｎ型ＭＯＳト
ランジスタ（Ｑｎ２）４４０３のドレイン電流・ゲート
電圧特性と動作点は、図２６に示したものと同様であ
る。すなわち、図２６に示すように、ゲート・ソース間
電圧が０Ｖの時、ドレイン電流が約１Ｅ−８（Ａ）とな
るように、チャネルドーズにより、閾値電圧が負側にシ
フト制御されている。その結果、第２のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ２）４４０３のドレイン電流はおよそ１
Ｅ−８（Ａ）となり、ソース・ドレイン間電圧Ｖｄｓｎ
が１０Ｖの時、ソース・ドレイン間抵抗Ｒｄｓｎは１Ｇ
Ωとなる。また、第２のｎ型ＭＯＳトランジスタ（Ｑｎ
２）４４０３は、弱反転領域で動作しており、ソース・
ドレイン間電圧Ｖｄｓｎが２〜１４Ｖと変化しても、ド
レイン電流はほぼ一定である。第２のｎ型ＭＯＳトラン
ジスタ（Ｑｎ２）４４０３は、第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）４４０２をアナログアンプとして動作
させる場合の、バイアス電流源として動作している。
【０３０１】第２５の実施の形態では、第２３、第２４
の実施の形態で必要であった、バイアス電源ＶＢ４４０
４、ソース電源ＶＳ４５０１が不要となっているが、チ
ャネルドーズ工程が余分に必要となる。
【０３０２】以上説明した、図４６に示す第２５の実施
の形態の液晶表示装置の駆動方法は、先に説明した第２
２〜第２４の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図４３に示したものと
同様である。また、図４６に示した液晶表示装置を用い
てＴＮ液晶を駆動する場合についても、図４３に示した
駆動方法と同様にして駆動することができる。
【０３０３】すなわち、図４６に示した液晶表示装置を
用いれば、第２２〜第２４の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０３０４】また、上記駆動方法では、水平走査期間の
前にリセット期間を設けたが、リセット期間と水平走査
期間と同じタイミングとなるようにして駆動することも
可能である。その場合、画素の選択と第１のｎ型ＭＯＳ
トランジスタ（Ｑｎ）４４０２のリセットが同時に行わ
れることになる。
【０３０５】また、図４６に示した液晶表示装置では、
アナログアンプとして動作する第１のｎ型ＭＯＳトラン
ジスタ（Ｑｎ１）４４０２のリセットを第１のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）４４０２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０３０６】また、上記実施の形態では、ｐ型ＭＯＳ型
トランジスタ（Ｑｐ）４４０１、第１、第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ１）４４０２、（Ｑｎ２）４４０
３は、ｐ-ＳｉＴＦＴで形成すると述べたが、ａ−Ｓｉ
ＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トランジスタで形
成しても良いし、単結晶シリコントランジスタで形成し
ても良い。
【０３０７】以上説明した、第２５の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０３０８】次に本発明の第２６の実施の形態について
図面を参照して詳細に説明する。図４７は、本発明の液
晶表示装置の第２６の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続された第１のｎ型ＭＯＳ型ト
ランジスタ（Ｑｎ１）４７０１と、ゲート電極がその第
１のｎ型ＭＯＳトランジスタ（Ｑｎ１）４７０１のソー
ス電極及びドレイン電極の他方に接続され、ソース電極
及びドレイン電極の一方がリセットパルス電源ＶＲ３７
０４に接続され、ソース電極及びドレイン電極の他方が
画素電極１０７に接続された第２のｎ型ＭＯＳトランジ
スタ（Ｑｎ２）４７０２と、その第２のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ２）４７０２のゲート電極と電圧保持容
量電極１０５との間に形成された電圧保持容量１０６
と、画素電極１０７と電圧保持容量電極１０５の間に接
続された抵抗ＲＬ４７０３と、画素電極１０７と対向電
極１０８との間でスイッチングさせる液晶１０９とで構
成されている。ここで、第１、第２のｎ型ＭＯＳ型トラ
ンジスタ（Ｑｎ１）４７０１および（Ｑｎ２）４７０２
は、ｐ-ＳｉＴＦＴで構成されている。
【０３０９】また、抵抗ＲＬ４７０３の値は、第６の実
施の形態と同様に、液晶の応答時定数を決めている抵抗
成分の値以下に設定されている。すなわち、図６０、図
６２に示した液晶等価回路における抵抗Ｒｒ、Ｒｓｐ
と、抵抗ＲＬ４７０３は前述の式（１）に示す関係とな
っている。
【０３１０】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、抵抗ＲＬ４７０３は１ＧΩ程度の値に設定されて
る。１ＧΩという通常の半導体集積回路では用いられな
い大きな抵抗は、第６の実施の形態で説明したように、
半導体薄膜か、もしくは不純物ドーピングされた半導体
薄膜で形成する。
【０３１１】すなわち、抵抗ＲＬ４７０３を、ライトリ
ー・ドーピングされたｎ型半導体薄膜（ｎ-）で形成し
た場合の構造、および形成方法は、図１６に示したもの
と同様である。また、抵抗ＲＬ４７０３を不純物のドー
ピングされていない半導体薄膜（ｉ層）で形成した場合
の構造、および形成方法は、図１７に示したものと同様
である。また、抵抗ＲＬ４７０３を、ライトリー・ドー
ピングされたｎ型半導体薄膜（ｎ-）で形成した場合の
構造、および形成方法は、図１８に示したものと同様で
ある。以上、図４７に示す抵抗ＲＬ４７０３を半導体薄
膜、不純物ドーピングされた半導体薄膜で形成する場合
について説明したが、式（１）を満たす抵抗であれば、
他の材料を適用してもよい。
【０３１２】以下、図４７に示した画素構成を用いた液
晶表示装置の駆動方法について説明する。図４８は、図
４７に示した画素構成により、分極を有する強誘電性液
晶、反強誘電性液晶、又は１フィールド期間内で応答す
るＯＣＢモード液晶等の高速液晶を駆動した場合の、リ
セットパルス電圧ＶＲ、ゲート走査電圧Ｖｇ、データ信
号電圧Ｖｄ、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）
４７０２のゲート電圧Ｖａ、画素電圧Ｖｐｉｘのタイミ
ングチャート、および液晶の光透過率の変化を示したも
のである。ここで、液晶は、電圧無印加時に暗い状態と
なる、ノーマリー・ブラックモードで動作する例を示し
ている。図に示すように、リセットパルス電圧ＶＲがロ
ーレベルＶｇＬとなる期間においては、画素電極１０７
は、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）４７０２
を経由してゲート走査電圧ＶｇＬが転送されることによ
りリセット状態となる。ここで、下記に述べるように、
第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）４７０２は、
リセットパルスＶＲがハイレベルになった後、ソースフ
ォロワ型のアナログアンプとして動作するが、リセット
パルス電圧ＶＲがローレベルの期間に、画素電圧Ｖｐｉ
ｘがＶｇＬとなることで、第２のｎ型ＭＯＳトランジス
タ（Ｑｎ２）４７０２のリセットが行われる。リセット
パルス電圧ＶＲがローレベルＶｇＬとなるリセット期間
に続いて、ゲート走査電圧ＶｇがハイレベルＶｇＨとな
る期間において、第１のｎ型ＭＯＳトランジスタ（Ｑｎ
１）４７０１はオン状態となり、信号線に入力されてい
るデータ信号Ｖｄが第１のｎ型ＭＯＳトランジスタ（Ｑ
ｎ１）４７０１を経由して第２のｎ型ＭＯＳトランジス
タ（Ｑｎ２）４７０２のゲート電極に転送される。水平
走査期間が終了し、ゲート走査電圧Ｖｇがローレベルと
なると、第１のｎ型ＭＯＳトランジスタ（Ｑｎ１）４７
０１はオフ状態となり、第２のｎ型ＭＯＳトランジスタ
（Ｑｎ２）４７０２のゲート電極に転送されたデータ信
号は電圧保持容量１０５により保持される。この際、第
２のｎ型ＭＯＳトランジスタ（Ｑｎ２）４７０２のゲー
ト入力電圧Ｖａは、第１のｎ型ＭＯＳトランジスタ（Ｑ
ｎ１）４７０１がオフ状態になる時刻において、第１の
ｎ型ＭＯＳトランジスタ（Ｑｎ１）４７０１のゲート・
ソース間容量を経由してフィードスルー電圧と呼ばれる
電圧シフトを起こす。図４８には、Ｖｆ１、Ｖｆ２、Ｖ
ｆ３で示されており、この電圧シフトＶｆ１〜Ｖｆ３の
量は、電圧保持容量１０５の値を大きく設計することに
より小さくすることができる。第２のｎ型ＭＯＳトラン
ジスタ（Ｑｎ２）４７０２のゲート入力電圧Ｖａは、次
のフィールド期間において、再びゲート走査電圧Ｖｇが
ハイレベルとなり、第１のｎ型ＭＯＳトランジスタ（Ｑ
ｎ１）４７０１が選択されるまで保持される。一方、第
２のｎ型ＭＯＳトランジスタ（Ｑｎ２）４７０２は、リ
セットパルス電圧ＶＲがローレベルＶｇＬとなるリセッ
ト期間にリセットが完了しており、水平走査期間以降
は、画素電極１０７をソース電極としたソースフォロワ
型アナログアンプとして動作する。この際、電圧保持容
量電極１０５には、第２のｎ型ＭＯＳトランジスタ（Ｑ
ｎ２）４７０２をアナログアンプとして動作させるため
に、少なくとも（Ｖｄｍｉｎ−Ｖｔｎ）よりも低い電圧
を供給しておく。ここで、Ｖｄｍｉｎはデータ信号Ｖｄ
の最小値、Ｖｔｎは第２のｎ型ＭＯＳトランジスタ（Ｑ
ｎ２）４７０２の閾値電圧である。第２のｎ型ＭＯＳト
ランジスタ（Ｑｎ２）４７０２は、次のフィールドでリ
セットパルス電圧ＶＲがＶｇＬとなってリセットが行わ
れるまでの間、その保持されたゲート入力電圧Ｖａに応
じたアナログ階調電圧を出力することができる。その出
力電圧は、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）４
７０２のトランス・コンダクタンスｇｍｎと抵抗ＲＬ４
７０３との値によって変わるが、およそ、前述の式
（４）で表される。
【０３１３】以上説明したように、本発明の液晶表示装
置を用いれば、従来技術で述べたような液晶の応答に伴
う画素電圧Ｖｐｉｘの変動を無くすことができるように
なり、図４８の液晶光透過率にも示されるように、１フ
ィールド毎に所望の階調を得ることが可能となる。ま
た、上記駆動方法では、水平走査期間の前にリセット期
間を設けたが、リセット期間と水平走査期間と同じタイ
ミングとなるようにして駆動することも可能である。そ
の場合、画素の選択と第２のｎ型ＭＯＳトランジスタ
（Ｑｎ２）４７０２のリセットが同時に行われることに
なる。その時のタイミングチャートを図４９に示す。ま
た、本発明の液晶表示装置では、アナログアンプとして
動作する第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）４７
０２のリセットを第２のｎ型ＭＯＳトランジスタ（Ｑｎ
２）４７０２自身で行う構成となっているため、電源
線、リセットスイッチ等の配線、回路が不要となってい
る。その結果、従来よりも小面積でアナログアンプを構
成でき、高開口率化を図るのに顕著な効果が得られる。
【０３１４】また、リセットパルス電源ＶＲを別途設け
ているので、第２、第１０の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０３１５】また、本実施の形態では、画素部がｎ型Ｍ
ＯＳトランジスタだけで構成されているので、作製プロ
セスが簡略になるという利点もある。
【０３１６】また、上記実施の形態では、第１のｎ型Ｍ
ＯＳ型トランジスタ（Ｑｎ１）４７０１および第２のｎ
型ＭＯＳトランジスタ（Ｑｎ２）４７０２は、ｐ-Ｓｉ
ＴＦＴで形成すると述べたが、ａ−ＳｉＴＦＴ、ＣｄＳ
ｅＴＦＴ等の他の薄膜トランジスタで形成しても良い
し、単結晶シリコントランジスタで形成しても良い。
【０３１７】また、図４８、図４９に示した駆動方法と
同様の駆動方法により、ＴＮ液晶を駆動することも当然
可能である。従来の液晶表示装置では、ＴＮ液晶の分子
がスイッチングすることにより液晶容量が変化し、前述
の図６１に示したように、画素電圧Ｖｐｉｘが変動して
しまい、本来の液晶光透過率Ｔ０を得ることができな
い。それに対し、図４７に示した本発明の液晶表示装置
においては、第２のｎ型ＭＯＳトランジスタ（Ｑｎ２）
４７０２がアンプとして動作し、ＴＮ液晶の容量の変化
に影響されることなく液晶１０９に一定の電圧を印加し
続けることができるので、本来の光透過率が得られ、正
確な階調表示を行うことができる。
【０３１８】以上説明した、第２６の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０３１９】次に本発明の第２７の実施の形態について
図面を参照して詳細に説明する。図５０は、本発明の液
晶表示装置の第２７の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続された第１のｎ型ＭＯＳ型ト
ランジスタ（Ｑｎ１）５００１と、ゲート電極がその第
１のｎ型ＭＯＳトランジスタ（Ｑｎ１）５００１のソー
ス電極及びドレイン電極の他方に接続され、ソース電極
及びドレイン電極の一方がリセットパルス電源ＶＲ３７
０４に接続され、ソース電極及びドレイン電極の他方が
画素電極１０７に接続された第２のｎ型ＭＯＳトランジ
スタ（Ｑｎ２）５００２と、その第２のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ２）５００２のゲート電極と電圧保持容
量電極１０５との間に形成された電圧保持容量１０６
と、ゲート電極がバイアス電源ＶＢ５００４に接続さ
れ、ソース電極が前記電圧保持容量電極１０５に接続さ
れ、ドレイン電極が前記画素電極に接続された第３のｎ
型ＭＯＳトランジスタ（Ｑｎ３）５００３と、画素電極
１０７と対向電極１０８との間でスイッチングさせる液
晶１０９とで構成されている。ここで、第１のｎ型ＭＯ
Ｓ型トランジスタ（Ｑｎ１）５００１、および第２、第
３のｎ型ＭＯＳトランジスタ（Ｑｎ２）５００２、（Ｑ
ｎ３）５００３は、ｐ-ＳｉＴＦＴで構成されている。
また、第３のｎ型ＭＯＳトランジスタ（Ｑｎ３）５００
３のゲート電極に供給するバイアス電源ＶＢ５００４
は、第３のｎ型ＭＯＳトランジスタ（Ｑｎ３）５００３
のソースドレイン間抵抗Ｒｄｓｎが、液晶の応答時定数
を決めている抵抗成分の値以下となるように設定されて
いる。すなわち、図６０、図６２に示した液晶等価回路
における抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイン間抵抗
Ｒｄｓｎは、前述の式（５）に示す関係となっている。
【０３２０】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｎが１ＧΩを越え
ないようなバイアス電源ＶＢ５００４が供給される。そ
の時の、第３のｎ型ＭＯＳトランジスタ（Ｑｎ３）５０
０３のドレイン電流・ゲート電圧特性と動作点は、図２
３に示したものと同様である。すなわち、図２３の例で
は、第３のｎ型ＭＯＳトランジスタ（Ｑｎ３）５００３
のゲート・ソース間電圧（ＶＢ−ＶＣＨ）を３Ｖ程度に
設定している。その結果、第３のｎ型ＭＯＳトランジス
タ（Ｑｎ３）５００３のドレイン電流はおよそ１Ｅ−８
（Ａ）となり、ソース・ドレイン間電圧Ｖｄｓｎが１０
Ｖの時、ソース・ドレイン間抵抗Ｒｄｓｎは１ＧΩとな
る。また、第３のｎ型ＭＯＳトランジスタ（Ｑｎ３）５
００３は、弱反転領域で動作しており、ソース・ドレイ
ン間電圧Ｖｄｓｎが２〜１４Ｖと変化しても、ドレイン
電流はほぼ一定である。第３のｎ型ＭＯＳトランジスタ
（Ｑｎ３）５００３は、第２のｎ型ＭＯＳトランジスタ
（Ｑｎ２）５００２をアナログアンプとして動作させる
場合の、バイアス電流源として動作している。
【０３２１】以上説明した、図５０に示す第２７の実施
の形態の液晶表示装置の駆動方法は、先に図４８、図４
９を用いて説明した第２６の実施の形態の液晶表示装置
の駆動方法と同様である。すなわち、分極を有する強誘
電性液晶、反強誘電性液晶、および１フィールド期間内
に応答するＯＣＢモード液晶のような高速液晶を駆動し
た場合には、画素電圧Ｖｐｉｘ、液晶光透過率は図４
８、図４９に示したものと同様である。また、図５０に
示した液晶表示装置を用いてＴＮ液晶を駆動する場合に
ついても、図４８、図４９に示した駆動方法と同様にし
て駆動することができる。
【０３２２】すなわち、図５０に示した液晶表示装置を
用いれば、第２６の実施の形態と同様に、液晶の応答に
伴う画素電圧Ｖｐｉｘの変動を無くすことができるよう
になり、１フィールド毎に所望の階調を得ることが可能
となる。
【０３２３】また、図５０に示した液晶表示装置では、
アナログアンプとして動作する第２のｎ型ＭＯＳトラン
ジスタ（Ｑｎ２）５００２のリセットを第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ２）５００２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０３２４】また、リセットパルス電源ＶＲ３７０４を
別途設けているので、第３、第１１の実施形態で説明し
た液晶表示装置に比べて、アンプのリセットに伴う走査
パルス信号の遅延を無くすことができるという利点を持
っている。
【０３２５】また、本実施の形態では、画素部がｎ型Ｍ
ＯＳトランジスタだけで構成されているので、作製プロ
セスが簡略になるという利点もある。
【０３２６】また、上記実施の形態では、第１のｎ型Ｍ
ＯＳ型トランジスタ（Ｑｎ１）５００１、第２、第３の
ｎ型ＭＯＳトランジスタ（Ｑｎ２）５００２、（Ｑｎ
３）５００３は、ｐ-ＳｉＴＦＴで形成すると述べた
が、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トラ
ンジスタで形成しても良いし、単結晶シリコントランジ
スタで形成しても良い。
【０３２７】以上説明した、第２７の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０３２８】次に本発明の第２８の実施の形態について
図面を参照して詳細に説明する。図５１は、本発明の液
晶表示装置の第２８の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続された第１のｎ型ＭＯＳ型ト
ランジスタ（Ｑｎ１）５００１と、ゲート電極がその第
１のｎ型ＭＯＳトランジスタ（Ｑｎ１）５００１のソー
ス電極及びドレイン電極の他方に接続され、ソース電極
及びドレイン電極の一方がリセットパルス電源ＶＲ３７
０４に接続され、ソース電極及びドレイン電極の他方が
画素電極１０７に接続された第２のｎ型ＭＯＳトランジ
スタ（Ｑｎ２）５００２と、その第２のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ２）５００２のゲート電極と電圧保持容
量電極１０５との間に形成された電圧保持容量１０６
と、ゲート電極が電圧保持容量電極１０５に接続され、
ソース電極がソース電源ＶＳ５１０１に接続され、ドレ
イン電極が画素電極１０７に接続された第３のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ３）５００３と、画素電極１０７
と対向電極１０８との間でスイッチングさせる液晶１０
９とで構成されている。ここで、第１のｎ型ＭＯＳ型ト
ランジスタ（Ｑｎ１）５００１、および第２、第３のｎ
型ＭＯＳトランジスタ（Ｑｎ２）５００２、（Ｑｎ３）
５００３は、ｐ-ＳｉＴＦＴで構成されている。
【０３２９】また、第３のｎ型ＭＯＳトランジスタ（Ｑ
ｎ３）５００３のソース電極に供給するソース電源ＶＳ
５１０１は、第３のｎ型ＭＯＳトランジスタ（Ｑｎ３）
５００３のソースドレイン間抵抗Ｒｄｓｎが、液晶の応
答時定数を決めている抵抗成分の値以下となるように設
定されている。すなわち、図６０、図６２に示した液晶
等価回路における抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイ
ン間抵抗Ｒｄｓｎは、前述の式（５）に示された関係と
なっており、たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｎが１ＧΩを越え
ないようなソース電源ＶＳ５１０１が供給される。第３
のｎ型ＭＯＳトランジスタ（Ｑｎ３）５００３の動作点
は、前述の図２３に示した動作点と同様である。すなわ
ち、図２３の例では、第３のｎ型ＭＯＳトランジスタ
（Ｑｎ３）５００３のゲート・ソース間電圧（ＶＣＨ−
ＶＳ）を３Ｖ程度に設定している。その結果、第３のｎ
型ＭＯＳトランジスタ（Ｑｎ３）５００３のドレイン電
流はおよそ１Ｅ−８（Ａ）となり、ソース・ドレイン間
電圧Ｖｄｓｎが１０Ｖの時、ソース・ドレイン間抵抗Ｒ
ｄｓｎは１ＧΩとなる。また、第３のｎ型ＭＯＳトラン
ジスタ（Ｑｎ３）５００３は、弱反転領域で動作してお
り、ソース・ドレイン間電圧Ｖｄｓｎが２〜１４Ｖと変
化しても、ドレイン電流はほぼ一定である。第３のｎ型
ＭＯＳトランジスタ（Ｑｎ３）５００３は、第２のｎ型
ＭＯＳトランジスタ（Ｑｎ２）５００２をアナログアン
プとして動作させる場合の、バイアス電流源として動作
している。
【０３３０】以上説明した、図５１に示す第２８の実施
の形態の液晶表示装置の駆動方法は、先に説明した第２
６、第２７の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図４８、図４９に示し
たものと同様である。また、図５１に示した液晶表示装
置を用いてＴＮ液晶を駆動する場合についても、図４
８、図４９に示した駆動方法と同様にして駆動すること
ができる。
【０３３１】すなわち、図５１に示した液晶表示装置を
用いれば、第２６、第２７の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０３３２】また、図５１に示した液晶表示装置では、
アナログアンプとして動作する第２のｎ型ＭＯＳトラン
ジスタ（Ｑｎ２）５００２のリセットを第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ２）５００２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０３３３】また、リセットパルス電源ＶＲを別途設け
ているので、第４、第１２の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０３３４】また、本実施の形態では、画素部がｎ型Ｍ
ＯＳトランジスタだけで構成されているので、作製プロ
セスが簡略になるという利点もある。
【０３３５】また、上記実施の形態では、第１のｎ型Ｍ
ＯＳ型トランジスタ（Ｑｎ１）５００１、第２、第３の
ｎ型ＭＯＳトランジスタ（Ｑｎ２）５００２、（Ｑｎ
３）５００３は、ｐ-ＳｉＴＦＴで形成すると述べた
が、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トラ
ンジスタで形成しても良いし、単結晶シリコントランジ
スタで形成しても良い。
【０３３６】以上説明した、第２８の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０３３７】次に本発明の第２９の実施の形態について
図面を参照して詳細に説明する。図５２は、本発明の液
晶表示装置の第２９の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続された第１のｎ型ＭＯＳ型ト
ランジスタ（Ｑｎ１）５００１と、ゲート電極がその第
１のｎ型ＭＯＳトランジスタ（Ｑｎ１）５００１のソー
ス電極及びドレイン電極の他方に接続され、ソース電極
及びドレイン電極の一方がリセットパルス電源ＶＲ３７
０４に接続され、ソース電極及びドレイン電極の他方が
画素電極１０７に接続された第２のｎ型ＭＯＳトランジ
スタ（Ｑｎ２）５００２と、その第２のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ２）５００２のゲート電極と電圧保持容
量電極１０５との間に形成された電圧保持容量１０６
と、ゲート電極およびソース電極が電圧保持容量電極１
０５に接続され、ドレイン電極が画素電極１０７に接続
された第３のｎ型ＭＯＳトランジスタ（Ｑｎ３）５００
３と、画素電極１０７と対向電極１０８との間でスイッ
チングさせる液晶１０９とで構成されている。ここで、
第１のｎ型ＭＯＳ型トランジスタ（Ｑｎ１）５００１、
および第２、第３のｎ型ＭＯＳトランジスタ（Ｑｎ２）
５００２、（Ｑｎ３）５００３は、ｐ-ＳｉＴＦＴで構
成されている。
【０３３８】また、第３のｎ型ＭＯＳトランジスタ（Ｑ
ｎ３）５００３のゲート電極とソース電極はともに電圧
保持容量電極１０５に接続されているため、第３のｎ型
ＭＯＳトランジスタ（Ｑｎ３）５００３のゲート・ソー
ス間電圧Ｖｇｓｎは０Ｖとなる。このバイアス条件下
で、第３のｎ型ＭＯＳトランジスタ（Ｑｎ３）５００３
のソース・ドレイン間抵抗Ｒｄｓｎが前述の式（５）を
満たすように、第３のｎ型ＭＯＳトランジスタ（Ｑｎ
３）５００３の閾値電圧をチャネル・ドーズにより負側
にシフト制御している。その時の、第３のｎ型ＭＯＳト
ランジスタ（Ｑｎ３）５００３のドレイン電流・ゲート
電圧特性と動作点は、図２６に示したものと同様であ
る。すなわち、図２６に示すように、ゲート・ソース間
電圧が０Ｖの時、ドレイン電流が約１Ｅ−８（Ａ）とな
るように、チャネルドーズにより、閾値電圧が正側にシ
フト制御されている。その結果、第３のｎ型ＭＯＳトラ
ンジスタ（Ｑｎ３）５００３のドレイン電流はおよそ１
Ｅ−８（Ａ）となり、ソース・ドレイン間電圧Ｖｄｓｎ
が１０Ｖの時、ソース・ドレイン間抵抗Ｒｄｓｎは１Ｇ
Ωとなる。また、第３のｎ型ＭＯＳトランジスタ（Ｑｎ
３）５００３は、弱反転領域で動作しており、ソース・
ドレイン間電圧Ｖｄｓｎが２〜１４Ｖと変化しても、ド
レイン電流はほぼ一定である。第３のｎ型ＭＯＳトラン
ジスタ（Ｑｎ３）５００３は、第２のｎ型ＭＯＳトラン
ジスタ（Ｑｎ２）５００２をアナログアンプとして動作
させる場合の、バイアス電流源として動作している。
【０３３９】第２９の実施の形態では、第２７、第２８
の実施の形態で必要であった、バイアス電源ＶＢ５００
４、ソース電源ＶＳ５１０１が不要となっているが、チ
ャネルドーズ工程が余分に必要となる。
【０３４０】以上説明した、図５２に示す第２９の実施
の形態の液晶表示装置の駆動方法は、先に説明した第２
６〜第２８の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図４８、および図４９
に示したものと同様である。また、図５２に示した液晶
表示装置を用いてＴＮ液晶を駆動する場合についても、
図４８、図４９に示した駆動方法と同様にして駆動する
ことができる。
【０３４１】すなわち、図５２に示した液晶表示装置を
用いれば、第２６〜第２８の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０３４２】また、図５２に示した液晶表示装置では、
アナログアンプとして動作する第２のｎ型ＭＯＳトラン
ジスタ（Ｑｎ２）５００２のリセットを第２のｎ型ＭＯ
Ｓトランジスタ（Ｑｎ２）５００２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０３４３】また、リセットパルス電源ＶＲを別途設け
ているので、第５、第１３の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０３４４】また、本実施の形態では、画素部がｎ型Ｍ
ＯＳトランジスタだけで構成されているので、作製プロ
セスが簡略になるという利点もある。
【０３４５】また、上記実施の形態では、第１のｎ型Ｍ
ＯＳ型トランジスタ（Ｑｎ１）５００１、第２、第３の
ｎ型ＭＯＳトランジスタ（Ｑｎ２）５００２、（Ｑｎ
３）５００３は、ｐ-ＳｉＴＦＴで形成すると述べた
が、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トラ
ンジスタで形成しても良いし、単結晶シリコントランジ
スタで形成しても良い。
【０３４６】以上説明した、第２９の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０３４７】次に本発明の第３０の実施の形態について
図面を参照して詳細に説明する。図５３は、本発明の液
晶表示装置の第３０の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続された第１のｐ型ＭＯＳ型ト
ランジスタ（Ｑｐ１）５３０１と、ゲート電極がその第
１のｐ型ＭＯＳトランジスタ（Ｑｐ１）５３０１のソー
ス電極及びドレイン電極の他方に接続され、ソース電極
及びドレイン電極の一方がリセットパルス電源ＶＲ３７
０４に接続され、ソース電極及びドレイン電極の他方が
画素電極１０７に接続された第２のｐ型ＭＯＳトランジ
スタ（Ｑｐ２）５３０２と、その第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）５３０２のゲート電極と電圧保持容
量電極１０５との間に形成された電圧保持容量１０６
と、画素電極１０７と電圧保持容量電極１０５の間に接
続された抵抗ＲＬ５３０３と、画素電極１０７と対向電
極１０８との間でスイッチングさせる液晶１０９とで構
成されている。ここで、第１、第２のｐ型ＭＯＳ型トラ
ンジスタ（Ｑｐ１）５３０１および（Ｑｐ２）５３０２
は、ｐ-ＳｉＴＦＴで構成されている。
【０３４８】また、抵抗ＲＬ５３０３の値は、第２の実
施の形態と同様に、液晶の応答時定数を決めている抵抗
成分の値以下に設定されている。すなわち、図６０、図
６２に示した液晶等価回路における抵抗Ｒｒ、Ｒｓｐ
と、抵抗ＲＬ５３０３は前述の式（１）に示す関係とな
っている。
【０３４９】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、抵抗ＲＬ５３０３は１ＧΩ程度の値に設定されて
る。１ＧΩという通常の半導体集積回路では用いられな
い大きな抵抗は、第２の実施の形態で説明したように、
半導体薄膜か、もしくは不純物ドーピングされた半導体
薄膜で形成する。
【０３５０】すなわち、抵抗ＲＬ５３０３を、ライトリ
ー・ドーピングされたｐ型半導体薄膜（ｐ-）で形成し
た場合の構造、および形成方法は、図４に示したものと
同様である。また、抵抗ＲＬ５３０３を不純物のドーピ
ングされていない半導体薄膜（ｉ層）で形成した場合の
構造、および形成方法は、図５に示したものと同様であ
る。また、抵抗ＲＬ５３０３を、ライトリー・ドーピン
グされたｐ型半導体薄膜（ｐ-）で形成した場合の構
造、および形成方法は、図６に示したものと同様であ
る。以上、図５３に示す抵抗ＲＬ５３０３を半導体薄
膜、不純物ドーピングされた半導体薄膜で形成する場合
について説明したが、式（１）を満たす抵抗であれば、
他の材料を適用してもよい。
【０３５１】以下、図５３に示した画素構成を用いた液
晶表示装置の駆動方法について説明する。図５４は、図
５３に示した画素構成により、分極を有する強誘電性液
晶、反強誘電性液晶、又は１フィールド期間内で応答す
るＯＣＢモード液晶等の高速液晶を駆動した場合の、リ
セットパルス電圧ＶＲ、ゲート走査電圧Ｖｇ、データ信
号電圧Ｖｄ、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）
５３０２のゲート電圧Ｖａ、画素電圧Ｖｐｉｘのタイミ
ングチャート、および液晶の光透過率の変化を示したも
のである。ここで、液晶は、電圧無印加時に暗い状態と
なる、ノーマリー・ブラックモードで動作する例を示し
ている。
【０３５２】図に示すように、リセットパルス電圧ＶＲ
がハイレベルＶｇＨとなる期間においては、画素電極１
０７は、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）５３
０２を経由してゲート走査電圧ＶｇＨが転送されること
によりリセット状態となる。ここで、下記に述べるよう
に、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）５３０２
は、リセットパルスＶＲがローレベルになった後、ソー
スフォロワ型のアナログアンプとして動作するが、リセ
ットパルス電圧ＶＲがハイレベルの期間に、画素電圧Ｖ
ｐｉｘがＶｇＨとなることで、第２のｐ型ＭＯＳトラン
ジスタ（Ｑｐ２）５３０２のリセットが行われる。
【０３５３】リセットパルス電圧ＶＲがハイレベルＶｇ
Ｈとなるリセット期間に続いて、ゲート走査電圧Ｖｇが
ローレベルＶｇＬとなる期間において、第１のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ１）５３０１はオン状態となり、
信号線に入力されているデータ信号Ｖｄが第１のｐ型Ｍ
ＯＳトランジスタ（Ｑｐ１）５３０１を経由して第２の
ｐ型ＭＯＳトランジスタ（Ｑｐ２）５３０２のゲート電
極に転送される。水平走査期間が終了し、ゲート走査電
圧Ｖｇがハイレベルとなると、第１のｐ型ＭＯＳトラン
ジスタ（Ｑｐ１）５３０１はオフ状態となり、第２のｐ
型ＭＯＳトランジスタ（Ｑｐ２）５３０２のゲート電極
に転送されたデータ信号は電圧保持容量１０５により保
持される。この際、第２のｐ型ＭＯＳトランジスタ（Ｑ
ｐ２）５３０２のゲート入力電圧Ｖａは、第１のｐ型Ｍ
ＯＳトランジスタ（Ｑｐ１）５３０１がオフ状態になる
時刻において、第１のｐ型ＭＯＳトランジスタ（Ｑｐ
１）５３０１のゲート・ソース間容量を経由してフィー
ドスルー電圧と呼ばれる電圧シフトを起こす。図５４に
は、Ｖｆ１、Ｖｆ２、Ｖｆ３で示されており、この電圧
シフトＶｆ１〜Ｖｆ３の量は、電圧保持容量１０５の値
を大きく設計することにより小さくすることができる。
第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）５３０２のゲ
ート入力電圧Ｖａは、次のフィールド期間において、再
びゲート走査電圧Ｖｇがハイレベルとなり、第１のｐ型
ＭＯＳトランジスタ（Ｑｐ１）５３０１が選択されるま
で保持される。
【０３５４】一方、第２のｐ型ＭＯＳトランジスタ（Ｑ
ｐ２）５３０２は、リセットパルス電圧ＶＲがハイレベ
ルＶｇＨとなるリセット期間にリセットが完了してお
り、水平走査期間以降は、画素電極１０７をソース電極
としたソースフォロワ型アナログアンプとして動作す
る。この際、電圧保持容量電極１０５には、第２のｐ型
ＭＯＳトランジスタ（Ｑｐ２）５３０２をアナログアン
プとして動作させるために、少なくとも（Ｖｄｍａｘ−
Ｖｔｐ）よりも高い電圧を供給しておく。ここで、Ｖｄ
ｍａｘはデータ信号Ｖｄの最大値、Ｖｔｐは第２のｐ型
ＭＯＳトランジスタ（Ｑｐ２）５３０２の閾値電圧であ
る。第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）５３０２
は、次のフィールドでリセットパルス電圧ＶＲがＶｇＨ
となってリセットが行われるまでの間、その保持された
ゲート入力電圧Ｖａに応じたアナログ階調電圧を出力す
ることができる。その出力電圧は、第２のｐ型ＭＯＳト
ランジスタ（Ｑｐ２）５３０２のトランス・コンダクタ
ンスｇｍｐと抵抗ＲＬ５３０３との値によって変わる
が、およそ、前述の式（２）で表される。
【０３５５】以上説明したように、本発明の液晶表示装
置を用いれば、従来技術で述べたような液晶の応答に伴
う画素電圧Ｖｐｉｘの変動を無くすことができるように
なり、図５４の液晶光透過率にも示されるように、１フ
ィールド毎に所望の階調を得ることが可能となる。
【０３５６】また、上記駆動方法では、水平走査期間の
前にリセット期間を設けたが、リセット期間と水平走査
期間と同じタイミングとなるようにして駆動することも
可能である。その場合、画素の選択と第２のｐ型ＭＯＳ
トランジスタ（Ｑｐ２）５３０２のリセットが同時に行
われることになる。その時のタイミングチャートを図５
５に示す。
【０３５７】また、本発明の液晶表示装置では、アナロ
グアンプとして動作する第２のｐ型ＭＯＳトランジスタ
（Ｑｐ２）５３０２のリセットを第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）５３０２自身で行う構成となってい
るため、電源線、リセットスイッチ等の配線、回路が不
要となっている。その結果、従来よりも小面積でアナロ
グアンプを構成でき、高開口率化を図るのに顕著な効果
が得られる。
【０３５８】また、リセットパルス電源ＶＲを別途設け
ているので、第６、第１４の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０３５９】また、本実施の形態では、画素部がｐ型Ｍ
ＯＳトランジスタだけで構成されているので、作製プロ
セスが簡略になるという利点もある。
【０３６０】また、上記実施の形態では、第１のｐ型Ｍ
ＯＳ型トランジスタ（Ｑｐ１）５３０１および第２のｐ
型ＭＯＳトランジスタ（Ｑｐ２）５３０２は、ｐ-Ｓｉ
ＴＦＴで形成すると述べたが、ａ−ＳｉＴＦＴ、ＣｄＳ
ｅＴＦＴ等の他の薄膜トランジスタで形成しても良い
し、単結晶シリコントランジスタで形成しても良い。
【０３６１】また、図５４、図５５に示した駆動方法と
同様の駆動方法により、ＴＮ液晶を駆動することも当然
可能である。従来の液晶表示装置では、ＴＮ液晶の分子
がスイッチングすることにより液晶容量が変化し、前述
の図６１に示したように、画素電圧Ｖｐｉｘが変動して
しまい、本来の液晶光透過率Ｔ０を得ることができな
い。それに対し、図５３に示した本発明の液晶表示装置
においては、第２のｐ型ＭＯＳトランジスタ（Ｑｐ２）
５３０２がアンプとして動作し、ＴＮ液晶の容量の変化
に影響されることなく液晶１０９に一定の電圧を印加し
続けることができるので、本来の光透過率が得られ、正
確な階調表示を行うことができる。
【０３６２】以上説明した、第３０の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０３６３】次に本発明の第３１の実施の形態について
図面を参照して詳細に説明する。図５６は、本発明の液
晶表示装置の第３１の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続された第１のｐ型ＭＯＳ型ト
ランジスタ（Ｑｐ１）５６０１と、ゲート電極がその第
１のｐ型ＭＯＳトランジスタ（Ｑｐ１）５６０１のソー
ス電極及びドレイン電極の他方に接続され、ソース電極
及びドレイン電極の一方がリセットパルス電源ＶＲ３７
０４に接続され、ソース電極及びドレイン電極の他方が
画素電極１０７に接続された第２のｐ型ＭＯＳトランジ
スタ（Ｑｐ２）５６０２と、その第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）５６０２のゲート電極と電圧保持容
量電極１０５との間に形成された電圧保持容量１０６
と、ゲート電極がバイアス電源ＶＢ５６０４に接続さ
れ、ソース電極が前記電圧保持容量電極１０５に接続さ
れ、ドレイン電極が前記画素電極に接続された第３のｐ
型ＭＯＳトランジスタ（Ｑｐ３）５６０３と、画素電極
１０７と対向電極１０８との間でスイッチングさせる液
晶１０９とで構成されている。ここで、第１のｐ型ＭＯ
Ｓ型トランジスタ（Ｑｐ１）５６０１、および第２、第
３のｐ型ＭＯＳトランジスタ（Ｑｐ２）５６０２、（Ｑ
ｐ３）５６０３は、ｐ-ＳｉＴＦＴで構成されている。
また、第３のｐ型ＭＯＳトランジスタ（Ｑｐ３）５６０
３のゲート電極に供給するバイアス電源ＶＢ５６０４
は、第３のｐ型ＭＯＳトランジスタ（Ｑｐ３）５６０３
のソースドレイン間抵抗Ｒｄｓｐが、液晶の応答時定数
を決めている抵抗成分の値以下となるように設定されて
いる。すなわち、図６０、図６２に示した液晶等価回路
における抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイン間抵抗
Ｒｄｓｐは、前述の式（３）に示す関係となっている。
【０３６４】たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｎが１ＧΩを越え
ないようなバイアス電源ＶＢ５６０４が供給される。そ
の時の、第３のｐ型ＭＯＳトランジスタ（Ｑｐ３）５６
０３のドレイン電流・ゲート電圧特性と動作点は、図１
１に示したものと同様である。すなわち、図１１の例で
は、第３のｐ型ＭＯＳトランジスタ（Ｑｐ３）５６０３
のゲート・ソース間電圧（ＶＢ−ＶＣＨ）を−３Ｖ程度
に設定している。その結果、第３のｐ型ＭＯＳトランジ
スタ（Ｑｐ３）５６０３のドレイン電流はおよそ１Ｅ−
８（Ａ）となり、ソース・ドレイン間電圧Ｖｄｓｐが−
１０Ｖの時、ソース・ドレイン間抵抗Ｒｄｓｐは１ＧΩ
となる。また、第３のｐ型ＭＯＳトランジスタ（Ｑｐ
３）５６０３は、弱反転領域で動作しており、ソース・
ドレイン間電圧Ｖｄｓｐが−２〜−１４Ｖと変化して
も、ドレイン電流はほぼ一定である。第３のｐ型ＭＯＳ
トランジスタ（Ｑｐ３）５６０３は、第２のｐ型ＭＯＳ
トランジスタ（Ｑｐ２）５６０２をアナログアンプとし
て動作させる場合の、バイアス電流源として動作してい
る。
【０３６５】以上説明した、図５６に示す第３１の実施
の形態の液晶表示装置の駆動方法は、先に図５４、図５
５を用いて説明した第３０の実施の形態の液晶表示装置
の駆動方法と同様である。すなわち、分極を有する強誘
電性液晶、反強誘電性液晶、および１フィールド期間内
に応答するＯＣＢモード液晶のような高速液晶を駆動し
た場合には、画素電圧Ｖｐｉｘ、液晶光透過率は図５
４、図５５に示したものと同様である。また、図５６に
示した液晶表示装置を用いてＴＮ液晶を駆動する場合に
ついても、図５４、図５５に示した駆動方法と同様にし
て駆動することができる。
【０３６６】すなわち、図５６に示した液晶表示装置を
用いれば、第３１の実施の形態と同様に、液晶の応答に
伴う画素電圧Ｖｐｉｘの変動を無くすことができるよう
になり、１フィールド毎に所望の階調を得ることが可能
となる。
【０３６７】また、図５６に示した液晶表示装置では、
アナログアンプとして動作する第２のｐ型ＭＯＳトラン
ジスタ（Ｑｐ２）５６０２のリセットを第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ２）５６０２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０３６８】また、リセットパルス電源ＶＲ３７０４を
別途設けているので、第７、第１５の実施形態で説明し
た液晶表示装置に比べて、アンプのリセットに伴う走査
パルス信号の遅延を無くすことができるという利点を持
っている。
【０３６９】また、本実施の形態では、画素部がｐ型Ｍ
ＯＳトランジスタだけで構成されているので、作製プロ
セスが簡略になるという利点もある。
【０３７０】また、上記実施の形態では、第１のｐ型Ｍ
ＯＳ型トランジスタ（Ｑｐ１）５６０１、第２、第３の
ｐ型ＭＯＳトランジスタ（Ｑｐ２）５６０２、（Ｑｐ
３）５６０３は、ｐ-ＳｉＴＦＴで形成すると述べた
が、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トラ
ンジスタで形成しても良いし、単結晶シリコントランジ
スタで形成しても良い。
【０３７１】以上説明した、第３１の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０３７２】次に本発明の第３２の実施の形態について
図面を参照して詳細に説明する。図５７は、本発明の液
晶表示装置の第３２の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続された第１のｐ型ＭＯＳ型ト
ランジスタ（Ｑｐ１）５６０１と、ゲート電極がその第
１のｐ型ＭＯＳトランジスタ（Ｑｐ１）５６０１のソー
ス電極及びドレイン電極の他方に接続され、ソース電極
及びドレイン電極の一方がリセットパルス電源ＶＲ３７
０４に接続され、ソース電極及びドレイン電極の他方が
画素電極１０７に接続された第２のｐ型ＭＯＳトランジ
スタ（Ｑｐ２）５６０２と、その第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）５６０２のゲート電極と電圧保持容
量電極１０５との間に形成された電圧保持容量１０６
と、ゲート電極が電圧保持容量電極１０５に接続され、
ソース電極がソース電源ＶＳ５７０１に接続され、ドレ
イン電極が画素電極１０７に接続された第３のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ３）５６０３と、画素電極１０７
と対向電極１０８との間でスイッチングさせる液晶１０
９とで構成されている。ここで、第１のｐ型ＭＯＳ型ト
ランジスタ（Ｑｐ１）５６０１、および第２、第３のｐ
型ＭＯＳトランジスタ（Ｑｐ２）５６０２、（Ｑｐ３）
５６０３は、ｐ-ＳｉＴＦＴで構成されている。
【０３７３】また、第３のｐ型ＭＯＳトランジスタ（Ｑ
ｐ３）５６０３のソース電極に供給するソース電源ＶＳ
５７０１は、第３のｐ型ＭＯＳトランジスタ（Ｑｐ３）
５６０３のソースドレイン間抵抗Ｒｄｓｐが、液晶の応
答時定数を決めている抵抗成分の値以下となるように設
定されている。すなわち、図６０、図６２に示した液晶
等価回路における抵抗Ｒｒ、Ｒｓｐと、ソース・ドレイ
ン間抵抗Ｒｄｓｐは、前述の式（３）に示された関係と
なっており、たとえば、抵抗Ｒｓｐが５ＧΩである場合
には、ソース・ドレイン間抵抗Ｒｄｓｐが１ＧΩを越え
ないようなソース電源ＶＳ５７０１が供給される。第３
のｐ型ＭＯＳトランジスタ（Ｑｐ３）５６０３の動作点
は、前述の図１１に示した動作点と同様である。すなわ
ち、図１１の例では、第３のｐ型ＭＯＳトランジスタ
（Ｑｐ３）５６０３のゲート・ソース間電圧（ＶＣＨ−
ＶＳ）を−３Ｖ程度に設定している。その結果、第３の
ｐ型ＭＯＳトランジスタ（Ｑｐ３）５６０３のドレイン
電流はおよそ１Ｅ−８（Ａ）となり、ソース・ドレイン
間電圧Ｖｄｓｐが−１０Ｖの時、ソース・ドレイン間抵
抗Ｒｄｓｐは１ＧΩとなる。また、第３のｐ型ＭＯＳト
ランジスタ（Ｑｐ３）５６０３は、弱反転領域で動作し
ており、ソース・ドレイン間電圧Ｖｄｓｐが−２〜−１
４Ｖと変化しても、ドレイン電流はほぼ一定である。第
３のｐ型ＭＯＳトランジスタ（Ｑｐ３）５６０３は、第
２のｐ型ＭＯＳトランジスタ（Ｑｐ２）５６０２をアナ
ログアンプとして動作させる場合の、バイアス電流源と
して動作している。
【０３７４】以上説明した、図５７に示す第３２の実施
の形態の液晶表示装置の駆動方法は、先に説明した第３
０、第３１の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図５４、図５５に示し
たものと同様である。また、図５７に示した液晶表示装
置を用いてＴＮ液晶を駆動する場合についても、図５
４、図５５に示した駆動方法と同様にして駆動すること
ができる。
【０３７５】すなわち、図５７に示した液晶表示装置を
用いれば、第３０、第３１の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０３７６】また、図５７に示した液晶表示装置では、
アナログアンプとして動作する第２のｐ型ＭＯＳトラン
ジスタ（Ｑｐ２）５６０２のリセットを第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ２）５６０２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０３７７】また、リセットパルス電源ＶＲを別途設け
ているので、第８、第１６の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０３７８】また、本実施の形態では、画素部がｐ型Ｍ
ＯＳトランジスタだけで構成されているので、作製プロ
セスが簡略になるという利点もある。
【０３７９】また、上記実施の形態では、第１のｐ型Ｍ
ＯＳ型トランジスタ（Ｑｐ１）５６０１、第２、第３の
ｐ型ＭＯＳトランジスタ（Ｑｐ２）５６０２、（Ｑｐ
３）５６０３は、ｐ-ＳｉＴＦＴで形成すると述べた
が、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トラ
ンジスタで形成しても良いし、単結晶シリコントランジ
スタで形成しても良い。
【０３８０】以上説明した、第３２の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０３８１】次に本発明の第３３の実施の形態について
図面を参照して詳細に説明する。図５８は、本発明の液
晶表示装置の第３３の実施の形態を示す図である。図に
示すように、本発明の液晶表示装置は、ゲート電極が走
査線１０１に接続され、ソース電極及びドレイン電極の
一方が信号線１０２に接続された第１のｐ型ＭＯＳ型ト
ランジスタ（Ｑｐ１）５６０１と、ゲート電極がその第
１のｐ型ＭＯＳトランジスタ（Ｑｐ１）５６０１のソー
ス電極及びドレイン電極の他方に接続され、ソース電極
及びドレイン電極の一方がリセットパルス電源ＶＲ３７
０４に接続され、ソース電極及びドレイン電極の他方が
画素電極１０７に接続された第２のｐ型ＭＯＳトランジ
スタ（Ｑｐ２）５６０２と、その第２のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ２）５６０２のゲート電極と電圧保持容
量電極１０５との間に形成された電圧保持容量１０６
と、ゲート電極およびソース電極が電圧保持容量電極１
０５に接続され、ドレイン電極が画素電極１０７に接続
された第３のｐ型ＭＯＳトランジスタ（Ｑｐ３）５６０
３と、画素電極１０７と対向電極１０８との間でスイッ
チングさせる液晶１０９とで構成されている。ここで、
第１のｐ型ＭＯＳ型トランジスタ（Ｑｐ１）５６０１、
および第２、第３のｐ型ＭＯＳトランジスタ（Ｑｐ２）
５６０２、（Ｑｐ３）５６０３は、ｐ-ＳｉＴＦＴで構
成されている。
【０３８２】また、第３のｐ型ＭＯＳトランジスタ（Ｑ
ｐ３）５６０３のゲート電極とソース電極はともに電圧
保持容量電極１０５に接続されているため、第３のｐ型
ＭＯＳトランジスタ（Ｑｐ３）５６０３のゲート・ソー
ス間電圧Ｖｇｓｐは０Ｖとなる。このバイアス条件下
で、第３のｐ型ＭＯＳトランジスタ（Ｑｐ３）５６０３
のソース・ドレイン間抵抗Ｒｄｓｐが前述の式（３）を
満たすように、第３のｐ型ＭＯＳトランジスタ（Ｑｐ
３）５６０３の閾値電圧をチャネル・ドーズにより正側
にシフト制御している。その時の、第３のｐ型ＭＯＳト
ランジスタ（Ｑｐ３）５６０３のドレイン電流・ゲート
電圧特性と動作点は、図１４に示したものと同様であ
る。すなわち、図１４に示すように、ゲート・ソース間
電圧が０Ｖの時、ドレイン電流が約１Ｅ−８（Ａ）とな
るように、チャネルドーズにより、閾値電圧が正側にシ
フト制御されている。その結果、第３のｐ型ＭＯＳトラ
ンジスタ（Ｑｐ３）５６０３のドレイン電流はおよそ１
Ｅ−８（Ａ）となり、ソース・ドレイン間電圧Ｖｄｓｐ
が−１０Ｖの時、ソース・ドレイン間抵抗Ｒｄｓｐは１
ＧΩとなる。また、第３のｐ型ＭＯＳトランジスタ（Ｑ
ｐ３）５６０３は、弱反転領域で動作しており、ソース
・ドレイン間電圧Ｖｄｓｐが−２〜−１４Ｖと変化して
も、ドレイン電流はほぼ一定である。第３のｐ型ＭＯＳ
トランジスタ（Ｑｐ３）５６０３は、第２のｐ型ＭＯＳ
トランジスタ（Ｑｐ２）５６０２をアナログアンプとし
て動作させる場合の、バイアス電流源として動作してい
る。
【０３８３】第３３の実施の形態では、第３１、第３２
の実施の形態で必要であった、バイアス電源ＶＢ５６０
４、ソース電源ＶＳ５７０１が不要となっているが、チ
ャネルドーズ工程が余分に必要となる。
【０３８４】以上説明した、図５８に示す第３３の実施
の形態の液晶表示装置の駆動方法は、先に説明した第３
０〜第３２の実施の形態の液晶表示装置の駆動方法と同
様である。すなわち、分極を有する強誘電性液晶、反強
誘電性液晶、および１フィールド期間内に応答するＯＣ
Ｂモード液晶のような高速液晶を駆動した場合には、画
素電圧Ｖｐｉｘ、液晶光透過率は図５４、および図５５
に示したものと同様である。また、図５８に示した液晶
表示装置を用いてＴＮ液晶を駆動する場合についても、
図５４、図５５に示した駆動方法と同様にして駆動する
ことができる。
【０３８５】すなわち、図５８に示した液晶表示装置を
用いれば、第３０〜第３２の実施の形態と同様に、液晶
の応答に伴う画素電圧Ｖｐｉｘの変動を無くすことがで
きるようになり、１フィールド毎に所望の階調を得るこ
とが可能となる。
【０３８６】また、図５８に示した液晶表示装置では、
アナログアンプとして動作する第２のｐ型ＭＯＳトラン
ジスタ（Ｑｐ２）５６０２のリセットを第２のｐ型ＭＯ
Ｓトランジスタ（Ｑｐ２）５６０２自身で行う構成とな
っているため、電源線、リセットスイッチ等の配線、回
路が不要となっている。その結果、従来よりも小面積で
アナログアンプを構成でき、高開口率化を図るのに顕著
な効果が得られる。
【０３８７】また、リセットパルス電源ＶＲを別途設け
ているので、第９、第１７の実施形態で説明した液晶表
示装置に比べて、アンプのリセットに伴う走査パルス信
号の遅延を無くすことができるという利点を持ってい
る。
【０３８８】また、本実施の形態では、画素部がｐ型Ｍ
ＯＳトランジスタだけで構成されているので、作製プロ
セスが簡略になるという利点もある。
【０３８９】また、上記実施の形態では、第１のｐ型Ｍ
ＯＳ型トランジスタ（Ｑｐ１）５６０１、第２、第３の
ｐ型ＭＯＳトランジスタ（Ｑｐ２）５６０２、（Ｑｐ
３）５６０３は、ｐ-ＳｉＴＦＴで形成すると述べた
が、ａ−ＳｉＴＦＴ、ＣｄＳｅＴＦＴ等の他の薄膜トラ
ンジスタで形成しても良いし、単結晶シリコントランジ
スタで形成しても良い。
【０３９０】以上説明した、第３３の実施の形態の液晶
表示装置およびその駆動方法を、１フィールド（１フレ
ーム）期間に入射する光の色を切り換えてカラー表示を
行う時分割駆動方式の液晶表示装置に適用したところ、
色再現性の良い、高階調表示を実現することができた。
これは、本発明の液晶表示装置が、分極を有する強誘電
性液晶、反強誘電性液晶、又は１フィールド（１フレー
ム）期間内に応答するＯＣＢモード液晶のような高速液
晶を駆動した場合においても、液晶の応答に伴う画素電
圧の変動が発生せず、１フィールド（１フレーム）期間
毎に所望の階調表示を行うことがでるという特徴による
ものである。この際、液晶材料として、無閾反強誘電性
液晶を用いた。
【０３９１】
【発明の効果】以上説明したように、本発明の液晶表示
装置およびその駆動方法を適用することにより、液晶の
応答に伴う画素電圧の変動を無くすことができるので、
従来よりも正確な階調表示を実現することができるよう
になる。特に、分極を有する強誘電性液晶、反強誘電性
液晶、および１フィールド期間内に応答するＯＣＢモー
ド液晶のような高速液晶に対しても、画素電圧の変動を
生じることなく駆動することができる。その結果、１フ
ィールド（フレーム）毎に正確な階調表示を行うことが
できるようになり、時分割駆動方式の液晶表示装置にお
いても、色再現性の良い、高階調表示を実現することが
できる。
【０３９２】また、本発明の液晶表示装置およびその駆
動方法によれば、アナログアンプとして動作するＭＯＳ
型トランジスタの電源およびリセット電源として走査電
圧を利用するとともに、アンプのリセットをＭＯＳ型ト
ランジスタ自身で行う構成となっているため、電源線、
リセット電源線、リセットスイッチ等の配線、回路を不
要にできるので、従来よりも小面積でアナログアンプを
構成でき、高開口率化を図るのに顕著な効果が得られ
る。
【０３９３】また、本発明の液晶表示装置およびその駆
動方法によれば、ソースフォロワ型アナログアンプの負
荷抵抗、もしくはアクティブ負荷トランジスタの抵抗
は、たとえば１ＧΩという大きなものであるので、定常
的に流れる消費電流を低く抑えることができる。
【０３９４】上記特徴により、小型、軽量、高開口率、
高速、高視野、高階調、低消費電力、低価格なプロジェ
クタ装置、ノートＰＣ、モニタ液晶表示装置を提供する
ことができるようになる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の第１の実施の形態を示
す図である。
【図２】本発明の液晶表示装置の駆動方法を示す図であ
る。
【図３】本発明の液晶表示装置の第２の実施の形態を示
す図である。
【図４】本発明の液晶表示装置を構成している抵抗の構
造を示す図である。
【図５】本発明の液晶表示装置を構成している抵抗の構
造を示す図である。
【図６】本発明の液晶表示装置を構成している抵抗の構
造を示す図である。
【図７】本発明の液晶表示装置の駆動方法を示す図であ
る。
【図８】本発明の液晶表示装置の駆動方法を示す図であ
る。
【図９】本発明の液晶表示装置の駆動方法を示す図であ
る。
【図１０】本発明の液晶表示装置の第３の実施の形態を
示す図である。
【図１１】本発明の液晶表示装置を構成しているＭＯＳ
型トランジスタの動作点を示す図である。
【図１２】本発明の液晶表示装置の第４の実施の形態を
示す図である。
【図１３】本発明の液晶表示装置の第５の実施の形態を
示す図である。
【図１４】本発明の液晶表示装置を構成しているＭＯＳ
型トランジスタの動作点を示す図である。
【図１５】本発明の液晶表示装置の第６の実施の形態を
示す図である。
【図１６】本発明の液晶表示装置を構成している抵抗の
構造を示す図である。
【図１７】本発明の液晶表示装置を構成している抵抗の
構造を示す図である。
【図１８】本発明の液晶表示装置を構成している抵抗の
構造を示す図である。
【図１９】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図２０】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図２１】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図２２】本発明の液晶表示装置の第７の実施の形態を
示す図である。
【図２３】本発明の液晶表示装置を構成しているＭＯＳ
型トランジスタの動作点を示す図である。
【図２４】本発明の液晶表示装置の第８の実施の形態を
示す図である。
【図２５】本発明の液晶表示装置の第９の実施の形態を
示す図である。
【図２６】本発明の液晶表示装置を構成しているＭＯＳ
型トランジスタの動作点を示す図である。
【図２７】本発明の液晶表示装置の第１０の実施の形態
を示す図である。
【図２８】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図２９】本発明の液晶表示装置の第１１の実施の形態
を示す図である。
【図３０】本発明の液晶表示装置の第１２の実施の形態
を示す図である。
【図３１】本発明の液晶表示装置の第１３の実施の形態
を示す図である。
【図３２】本発明の液晶表示装置の第１４の実施の形態
を示す図である。
【図３３】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図３４】本発明の液晶表示装置の第１５の実施の形態
を示す図である。
【図３５】本発明の液晶表示装置の第１６の実施の形態
を示す図である。
【図３６】本発明の液晶表示装置の第１７の実施の形態
を示す図である。
【図３７】本発明の液晶表示装置の第１８の実施の形態
を示す図である。
【図３８】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図３９】本発明の液晶表示装置の第１９の実施の形態
を示す図である。
【図４０】本発明の液晶表示装置の第２０の実施の形態
を示す図である。
【図４１】本発明の液晶表示装置の第２１の実施の形態
を示す図である。
【図４２】本発明の液晶表示装置の第２２の実施の形態
を示す図である。
【図４３】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図４４】本発明の液晶表示装置の第２３の実施の形態
を示す図である。
【図４５】本発明の液晶表示装置の第２４の実施の形態
を示す図である。
【図４６】本発明の液晶表示装置の第２５の実施の形態
を示す図である。
【図４７】本発明の液晶表示装置の第２６の実施の形態
を示す図である。
【図４８】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図４９】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図５０】本発明の液晶表示装置の第２７の実施の形態
を示す図である。
【図５１】本発明の液晶表示装置の第２８の実施の形態
を示す図である。
【図５２】本発明の液晶表示装置の第２９の実施の形態
を示す図である。
【図５３】本発明の液晶表示装置の第３０の実施の形態
を示す図である。
【図５４】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図５５】本発明の液晶表示装置の駆動方法を示す図で
ある。
【図５６】本発明の液晶表示装置の第３１の実施の形態
を示す図である。
【図５７】本発明の液晶表示装置の第３２の実施の形態
を示す図である。
【図５８】本発明の液晶表示装置の第３３の実施の形態
を示す図である。
【図５９】従来の液晶表示装置の構成を示す図である。
【図６０】液晶の等価回路を示す図である。
【図６１】従来の液晶表示装置の駆動方法を示す図であ
る。
【図６２】液晶の等価回路を示す図である。
【図６３】従来の液晶表示装置の駆動方法を示す図であ
る。
【符号の説明】
１０１：走査線 １０２：信号線 １０３：ＭＯＳ型トランジスタ １０４：アナログアンプ回路 １０５：電圧保持容量電極 １０６：電圧保持容量 １０７：画素電極 １０８：対向電極 １０９：液晶 １１０アンプ入力電圧 ３０１：ｎ型ＭＯＳトランジスタ ３０２：ｐ型ＭＯＳトランジスタ ３０３：抵抗 ４０１：ガラス基板 ４０２：ｐ型ポリシリコン薄膜トランジスタ ４０３：ｐ+層 ４０４：ｐ-層 ４０５：第１層間膜 ４０６：金属 ４０７：第２層間膜 ５０１：i層 ６０１：ｎ+層 ６０２：ｎ-層 １００１：ｎ型ＭＯＳトランジスタ １００２：第１のｐ型ＭＯＳトランジスタ １００３：第２のｐ型ＭＯＳトランジスタ １００４：バイアス電源 １２０１：ソース電源 １５０１：ｐ型ＭＯＳトランジスタ １５０２：ｎ型ＭＯＳトランジスタ １５０３：抵抗 １６０１：ｎ型ポリシリコン薄膜トランジスタ ２２０１：ｐ型ＭＯＳトランジスタ ２２０２：第１のｎ型ＭＯＳトランジスタ ２２０３：第２のｎ型ＭＯＳトランジスタ ２２０４：バイアス電源 ２４０１：ソース電源 ２７０１：ｎ型ＭＯＳトランジスタ ２７０２：ｐ型ＭＯＳトランジスタ ２７０３：抵抗 ２９０１：ｎ型ＭＯＳトランジスタ ２９０２：第１のｐ型ＭＯＳトランジスタ ２９０３：第２のｐ型ＭＯＳトランジスタ ２９０４：バイアス電源 ３００１：ソース電源 ３２０１：ｐ型ＭＯＳトランジスタ ３２０２：ｎ型ＭＯＳトランジスタ ３２０３：抵抗 ３４０１：ｐ型ＭＯＳトランジスタ ３４０２：第１のｎ型ＭＯＳトランジスタ ３４０３：第２のｎ型ＭＯＳトランジスタ ３４０４：バイアス電源 ３５０１：ソース電源 ３７０１：ｎ型ＭＯＳトランジスタ ３７０２：ｐ型ＭＯＳトランジスタ ３７０３：抵抗 ３７０４：リセットパルス電圧源 ３９０１：ｎ型ＭＯＳトランジスタ ３９０２：第１のｐ型ＭＯＳトランジスタ ３９０３：第２のｐ型ＭＯＳトランジスタ ３９０４：バイアス電源 ４００１：ソース電源 ４２０１：ｐ型ＭＯＳトランジスタ ４２０２：ｎ型ＭＯＳトランジスタ ４２０３：抵抗 ４４０１：ｐ型ＭＯＳトランジスタ ４４０２：第１のｎ型ＭＯＳトランジスタ ４４０３：第２のｎ型ＭＯＳトランジスタ ４４０４：バイアス電源 ４５０１：ソース電源 ４７０１：第１のｎ型ＭＯＳトランジスタ ４７０２：第２のｎ型ＭＯＳトランジスタ ４７０３：抵抗 ５００１：第１のｎ型ＭＯＳトランジスタ ５００２：第２のｎ型ＭＯＳトランジスタ ５００３：第３のｎ型ＭＯＳトランジスタ ５００４：バイアス電源 ５１０１：ソース電源 ５３０１：第１のｐ型ＭＯＳトランジスタ ５３０２：第２のｐ型ＭＯＳトランジスタ ５３０３：抵抗 ５６０１：第１のｐ型ＭＯＳトランジスタ ５６０２：第２のｐ型ＭＯＳトランジスタ ５６０３：第３のｐ型ＭＯＳトランジスタ ５６０４：バイアス電源 ５７０１：ソース電源 ５９０１：走査線 ５９０２：信号線 ５９０３：画素電極 ５９０４：ｎ型ＭＯＳトランジスタ ５９０５：蓄積容量電極 ５９０６：蓄積容量 ５９０７：対向電極 ５９０８：液晶
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−329806（ＪＰ，Ａ) 特開 平５−173175（ＪＰ，Ａ) 特開 平３−229221（ＪＰ，Ａ) 特開 平７−20820（ＪＰ，Ａ) 特開 平11−271713（ＪＰ，Ａ) 特開 平10−148848（ＪＰ，Ａ) 特開 平９−304971（ＪＰ，Ａ) 特開 平９−138428（ＪＰ，Ａ) 特開 平９−5794（ＪＰ，Ａ) 特開 平５−119352（ＪＰ，Ａ) 特開 昭59−119379（ＪＰ，Ａ) 特開 昭60−26991（ＪＰ，Ａ) 特開 昭60−169837（ＪＰ，Ａ) 特開 昭61−166172（ＪＰ，Ａ) 特開 昭62−65375（ＪＰ，Ａ) 特開 昭58−140781（ＪＰ，Ａ) 特開 昭56−43679（ＪＰ，Ａ) 特開 平１−292979（ＪＰ，Ａ) 特開 平３−77915（ＪＰ，Ａ) 特開 平２−272521（ＪＰ，Ａ) 特開 平３−77922（ＪＰ，Ａ) 特開 昭61−267734（ＪＰ，Ａ) 実開 平２−138728（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/133 550 G09G 3/36

Claims (85)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の走査線と複数の信号線との各交点
    付近に夫々配設されたＭＯＳ型トランジスタ回路によっ
    て画素電極が駆動されるアクティブマトリクス型液晶表
    示装置において、前記ＭＯＳ型トランジスタ回路は、ゲ
    ート電極が前記走査線に接続され、ソース電極及びドレ
    イン電極の一方が前記信号線に接続されたｎ型ＭＯＳト
    ランジスタと、ゲート電極が前記ｎ型ＭＯＳトランジス
    タのソース電極及びドレイン電極の他方に接続され、ソ
    ース電極及びドレイン電極の一方が前記走査線に接続さ
    れ、ソース電極及びドレイン電極の他方が前記画素電極
    に接続されたｐ型ＭＯＳトランジスタと、前記ｐ型ＭＯ
    Ｓトランジスタのゲート電極と電圧保持容量電極との間
    に形成された電圧保持容量と、前記画素電極と前記電圧
    保持容量電極の間に接続された抵抗とから成ることを特
    徴とする液晶表示装置。
  2. 【請求項２】 複数の走査線と複数の信号線との各交点
    付近に夫々配設されたＭＯＳ型トランジスタ回路によっ
    て画素電極が駆動されるアクティブマトリクス型液晶表
    示装置において、前記ＭＯＳ型トランジスタ回路は、ゲ
    ート電極が前記走査線に接続され、ソース電極及びドレ
    イン電極の一方が前記信号線に接続されたｎ型ＭＯＳト
    ランジスタと、ゲート電極が前記ｎ型ＭＯＳトランジス
    タソース電極及びドレイン電極の他方に接続され、ソー
    ス電極及びドレイン電極の一方が前記走査線に接続さ
    れ、ソース電極及びドレイン電極の他方が前記画素電極
    に接続された第１のｐ型ＭＯＳトランジスタと、前記第
    １のｐ型ＭＯＳトランジスタのゲート電極と電圧保持容
    量電極との間に形成された電圧保持容量と、ゲート電極
    が電圧調整可能な電源線に接続され、ソース電極が前記
    電圧保持容量電極に接続され、ドレイン電極が前記画素
    電極に接続された第２のｐ型ＭＯＳトランジスタとから
    成ることを特徴とする液晶表示装置。
  3. 【請求項３】 複数の走査線と複数の信号線との各交点
    付近に夫々配設されたＭＯＳ型トランジスタ回路によっ
    て画素電極が駆動されるアクティブマトリクス型液晶表
    示装置において、前記ＭＯＳ型トランジスタ回路は、ゲ
    ート電極が前記走査線に接続され、ソース電極及びドレ
    イン電極の一方が前記信号線に接続されたｎ型ＭＯＳト
    ランジスタと、ゲート電極が前記ｎ型ＭＯＳトランジス
    タのソース電極及びドレイン電極の他方に接続され、ソ
    ース電極及びドレイン電極の一方が前記走査線に接続さ
    れ、ソース電極及びドレイン電極の他方が前記画素電極
    に接続された第１のｐ型ＭＯＳトランジスタと、前記第
    １のｐ型ＭＯＳトランジスタのゲート電極と電圧保持容
    量電極との間に形成された電圧保持容量と、ゲート電極
    が前記電圧保持容量電極に接続され、ソース電極が電圧
    調整可能な電源線に接続され、ドレイン電極が前記画素
    電極に接続された第２のｐ型ＭＯＳトランジスタとから
    成ることを特徴とする液晶表示装置。
  4. 【請求項４】 複数の走査線と複数の信号線との各交点
    付近に夫々配設されたＭＯＳ型トランジスタ回路によっ
    て画素電極が駆動されるアクティブマトリクス型液晶表
    示装置において、前記ＭＯＳ型トランジスタ回路は、ゲ
    ート電極が前記走査線に接続され、ソース電極及びドレ
    イン電極の一方が前記信号線に接続されたｎ型ＭＯＳト
    ランジスタと、ゲート電極が前記ｎ型ＭＯＳトランジス
    タのソース電極及びドレイン電極の他方に接続され、ソ
    ース電極及びドレイン電極の一方が前記走査線に接続さ
    れ、ソース電極及びドレイン電極の他方が前記画素電極
    に接続された第１のｐ型ＭＯＳトランジスタと、前記第
    １のｐ型ＭＯＳトランジスタのゲート電極と電圧保持容
    量電極との間に形成された電圧保持容量と、ゲート電極
    およびソース電極が前記電圧保持容量電極に接続され、
    ドレイン電極が前記画素電極に接続された第２のｐ型Ｍ
    ＯＳトランジスタとから成ることを特徴とする液晶表示
    装置。
  5. 【請求項５】 請求項１に記載の液晶表示装置におい
    て、前記抵抗の値は、液晶の応答時定数を決めている抵
    抗成分の値以下に設定したことを特徴とする液晶表示装
    置。
  6. 【請求項６】 請求項１に記載の液晶表示装置におい
    て、前記抵抗は、半導体薄膜、又は不純物ドーピングさ
    れた半導体薄膜で形成されていることを特徴とする液晶
    表示装置。
  7. 【請求項７】 請求項２〜４に記載の液晶表示装置にお
    いて、前記第２のｐ型ＭＯＳトランジスタのソース・ド
    レイン間抵抗の値が、液晶の応答時定数を決めている抵
    抗成分の値以下に設定されていることを特徴とする液晶
    表示装置。
  8. 【請求項８】 請求項１〜４に記載の液晶表示装置にお
    いて、前記ＭＯＳ型トランジスタ回路は、薄膜トランジ
    スタを集積して形成されていることを特徴とする液晶表
    示装置。
  9. 【請求項９】 請求項１〜４に記載の液晶表示装置にお
    いて、液晶材料が、ネマティック液晶、強誘電性液晶、
    反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強誘電性
    液晶、ねじれ強誘電性液晶、又は、単安定強誘電性液晶
    であることを特徴とする液晶表示装置。
  10. 【請求項１０】 請求項１〜９に記載の液晶表示装置の
    駆動方法において、前記電圧保持容量電極には、前記デ
    ータ信号の最大電圧よりも大きな電圧を供給し、走査線
    選択期間では、走査パルス信号により、前記ｎ型ＭＯＳ
    トランジスタを経由してデータ信号を前記電圧保持容量
    に記憶させるとともに、前記ｐ型ＭＯＳトランジスタ又
    は前記第１のｐ型ＭＯＳトランジスタを経由して走査パ
    ルス信号を前記画素電極に伝達することにより、前記ｐ
    型ＭＯＳトランジスタ又は前記第１のｐ型ＭＯＳトラン
    ジスタをリセット状態にし、走査線選択期間が終了した
    後に、前記ｐ型ＭＯＳトランジスタ又は前記第１のｐ型
    ＭＯＳトランジスタを経由して、前記記憶されたデータ
    信号に対応した信号を画素電極に書き込むことを特徴と
    する液晶表示装置の駆動方法。
  11. 【請求項１１】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｐ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｐ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方が前記走査線に接続
    され、ソース電極及びドレイン電極の他方が前記画素電
    極に接続されたｎ型ＭＯＳトランジスタと、前記ｎ型Ｍ
    ＯＳトランジスタのゲート電極と電圧保持容量電極との
    間に形成された電圧保持容量と、前記画素電極と前記電
    圧保持容量電極の間に接続された抵抗とから成ることを
    特徴とする液晶表示装置。
  12. 【請求項１２】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｐ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｐ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方が前記走査線に接続
    され、ソース電極及びドレイン電極の他方が前記画素電
    極に接続された第１のｎ型ＭＯＳトランジスタと、前記
    第１のｎ型ＭＯＳトランジスタのゲート電極と電圧保持
    容量電極との間に形成された電圧保持容量と、ゲート電
    極が電圧調整可能なバイアス電源線に接続され、ソース
    電極が前記電圧保持容量電極に接続され、ドレイン電極
    が前記画素電極に接続された第２のｎ型ＭＯＳトランジ
    スタとから成ることを特徴とする液晶表示装置。
  13. 【請求項１３】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｐ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｐ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方が前記走査線に接続
    され、ソース電極及びドレイン電極の他方が前記画素電
    極に接続された第１のｎ型ＭＯＳトランジスタと、前記
    第１のｎ型ＭＯＳトランジスタのゲート電極と電圧保持
    容量電極との間に形成された電圧保持容量と、ゲート電
    極が前記電圧保持容量電極に接続され、ソース電極が電
    圧調整可能な電源線に接続され、ドレイン電極が前記画
    素電極に接続された第２のｎ型ＭＯＳトランジスタとか
    ら成ることを特徴とする液晶表示装置。
  14. 【請求項１４】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｐ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｐ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方が前記走査線に接続
    され、ソース電極及びドレイン電極の他方が前記画素電
    極に接続された第１のｎ型ＭＯＳトランジスタと、前記
    第１のｎ型ＭＯＳトランジスタのゲート電極と電圧保持
    容量電極との間に形成された電圧保持容量と、ゲート電
    極およびソース電極が前記電圧保持容量電極に接続さ
    れ、ドレイン電極が前記画素電極に接続された第２のｎ
    型ＭＯＳトランジスタとから成ることを特徴とする液晶
    表示装置。
  15. 【請求項１５】 請求項１１に記載の液晶表示装置にお
    いて、前記抵抗の値は、液晶の応答時定数を決めている
    抵抗成分の値以下に設定したことを特徴とする液晶表示
    装置。
  16. 【請求項１６】 請求項１１に記載の液晶表示装置にお
    いて、前記抵抗は、半導体薄膜、又は不純物ドーピング
    された半導体薄膜で形成されていることを特徴とする液
    晶表示装置。
  17. 【請求項１７】 請求項８〜１０に記載の液晶表示装置
    において、前記第２のｎ型ＭＯＳトランジスタのソース
    ・ドレイン間抵抗の値が、液晶の応答時定数を決めてい
    る抵抗成分の値以下に設定されていることを特徴とする
    液晶表示装置。
  18. 【請求項１８】 請求項１１〜１４に記載の液晶表示装
    置において、前記ＭＯＳ型トランジスタ回路は、薄膜ト
    ランジスタを集積して形成されていることを特徴とする
    液晶表示装置。
  19. 【請求項１９】 請求項１１〜１４に記載の液晶表示装
    置において、液晶材料が、ネマティック液晶、強誘電性
    液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強
    誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電
    性液晶であることを特徴とする液晶表示装置。
  20. 【請求項２０】 請求項１１〜１９に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最小電圧よりも小さい電圧を供給し、走
    査線選択期間では、走査パルス信号により、前記ｐ型Ｍ
    ＯＳトランジスタを経由してデータ信号を前記電圧保持
    容量に記憶させるとともに、前記ｎ型ＭＯＳトランジス
    タ又は前記第１のｎ型ＭＯＳトランジスタを経由して走
    査パルス信号を前記画素電極に伝達することにより、前
    記ｎ型ＭＯＳトランジスタ又は前記第１のｎ型ＭＯＳト
    ランジスタをリセット状態にし、走査線選択期間が終了
    した後に、前記ｎ型ＭＯＳトランジスタ又は前記第１の
    ｎ型ＭＯＳトランジスタを経由して、前記記憶されたデ
    ータ信号に対応した信号を画素電極に書き込むことを特
    徴とする液晶表示装置の駆動方法。
  21. 【請求項２１】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極がＮ番目（Ｎは２以上の整数）の前記走査線
    に接続され、ソース電極及びドレイン電極の一方が前記
    信号線に接続されたｎ型ＭＯＳトランジスタと、ゲート
    電極が前記ｎ型ＭＯＳトランジスタのソース電極及びド
    レイン電極の他方に接続され、ソース電極及びドレイン
    電極の一方が（Ｎ−１）番目の前記走査線に接続され、
    ソース電極及びドレイン電極の他方が前記画素電極に接
    続されたｐ型ＭＯＳトランジスタと、前記ｐ型ＭＯＳト
    ランジスタのゲート電極と電圧保持容量電極との間に形
    成された電圧保持容量と、前記画素電極と前記電圧保持
    容量電極の間に接続された抵抗とから成ることを特徴と
    する液晶表示装置。
  22. 【請求項２２】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極がＮ番目（Ｎは２以上の整数）の前記走査線
    に接続され、ソース電極及びドレイン電極の一方が前記
    信号線に接続されたｎ型ＭＯＳトランジスタと、ゲート
    電極が前記ｎ型ＭＯＳトランジスタのソース電極及びド
    レイン電極の他方に接続され、ソース電極及びドレイン
    電極の一方が（Ｎ−１）番目の前記走査線に接続され、
    ソース電極及びドレイン電極の他方が前記画素電極に接
    続された第１のｐ型ＭＯＳトランジスタと、前記第１の
    ｐ型ＭＯＳトランジスタのゲート電極と電圧保持容量電
    極との間に形成された電圧保持容量と、ゲート電極が電
    圧調整可能なバイアス電源線に接続され、ソース電極が
    前記電圧保持容量電極に接続され、ドレイン電極が前記
    画素電極に接続された第２のｐ型ＭＯＳトランジスタと
    から成ることを特徴とする液晶表示装置。
  23. 【請求項２３】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極がＮ番目（Ｎは２以上の整数）の前記走査線
    に接続され、ソース電極及びドレイン電極の一方が前記
    信号線に接続されたｎ型ＭＯＳトランジスタと、ゲート
    電極が前記ｎ型ＭＯＳトランジスタのソース電極及びド
    レイン電極の他方に接続され、ソース電極及びドレイン
    電極の一方が（Ｎ−１）番目の前記走査線に接続され、
    ソース電極及びドレイン電極の他方が前記画素電極に接
    続された第１のｐ型ＭＯＳトランジスタと、前記第１の
    ｐ型ＭＯＳトランジスタのゲート電極と電圧保持容量電
    極との間に形成された電圧保持容量と、ゲート電極が前
    記電圧保持容量電極に接続され、ソース電極が電圧調整
    可能な電源線に接続され、ドレイン電極が前記画素電極
    に接続された第２のｐ型ＭＯＳトランジスタとから成る
    ことを特徴とする液晶表示装置。
  24. 【請求項２４】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極がＮ番目（Ｎは２以上の整数）の前記走査線
    に接続され、ソース電極及びドレイン電極の一方が前記
    信号線に接続されたｎ型ＭＯＳトランジスタと、ゲート
    電極が前記ｎ型ＭＯＳトランジスタのソース電極及びド
    レイン電極の他方に接続され、ソース電極及びドレイン
    電極の一方が（Ｎ−１）番目の前記走査線に接続され、
    ソース電極及びドレイン電極の他方が前記画素電極に接
    続された第１のｐ型ＭＯＳトランジスタと、前記第１の
    ｐ型ＭＯＳトランジスタのゲート電極と電圧保持容量電
    極との間に形成された電圧保持容量と、ゲート電極およ
    びソース電極が前記電圧保持容量電極に接続され、ドレ
    イン電極が前記画素電極に接続された第２のｐ型ＭＯＳ
    トランジスタとから成ることを特徴とする液晶表示装
    置。
  25. 【請求項２５】 請求項２１に記載の液晶表示装置にお
    いて、前記抵抗の値は、液晶の応答時定数を決めている
    抵抗成分の値以下に設定したことを特徴とする液晶表示
    装置。
  26. 【請求項２６】 請求項２５に記載の液晶表示装置にお
    いて、前記抵抗は、半導体薄膜、又は、不純物ドーピン
    グされた半導体薄膜で形成されていることを特徴とする
    液晶表示装置。
  27. 【請求項２７】 請求項２２〜２４に記載の液晶表示装
    置において、前記第２のｐ型ＭＯＳトランジスタのソー
    ス・ドレイン間抵抗の値が、液晶の応答時定数を決めて
    いる抵抗成分の値以下に設定されていることを特徴とす
    る液晶表示装置。
  28. 【請求項２８】 請求項２１〜２４に記載の液晶表示装
    置において、前記ＭＯＳ型トランジスタ回路は、薄膜ト
    ランジスタを集積して形成されていることを特徴とする
    液晶表示装置。
  29. 【請求項２９】 請求項２１〜２４に記載の液晶表示装
    置において、液晶材料が、ネマティック液晶、強誘電性
    液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強
    誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電
    性液晶であることを特徴とする液晶表示装置。
  30. 【請求項３０】 請求項２１〜２９に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最大電圧よりも大きい電圧を供給し、前
    ラインの走査線選択期間では、前記ｐ型ＭＯＳトランジ
    スタ又は前記第１のｐ型ＭＯＳトランジスタを経由して
    前ラインの走査パルス信号を前記画素電極に伝達するこ
    とにより、前記ｐ型ＭＯＳトランジスタ又は前記第１の
    ｐ型ＭＯＳトランジスタをリセット状態にし、走査線選
    択期間では、走査パルス信号により、前記ｎ型ＭＯＳト
    ランジスタを経由してデータ信号を前記電圧保持容量に
    記憶させるとともに、前記ｐ型ＭＯＳトランジスタ又は
    前記第１のｐ型ＭＯＳトランジスタを経由して、前記記
    憶されたデータ信号に対応した信号を画素電極に書き込
    み、走査線選択期間が終了した後も引き続き、前記ｐ型
    ＭＯＳトランジスタ又は前記第１のｐ型ＭＯＳトランジ
    スタを経由して、前記記憶されたデータ信号に対応した
    信号を画素電極に書き込むことを特徴とする液晶表示装
    置の駆動方法。
  31. 【請求項３１】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極がＮ番目（Ｎは２以上の整数）の前記走査線
    に接続され、ソース電極及びドレイン電極の一方が前記
    信号線に接続されたｐ型ＭＯＳトランジスタと、ゲート
    電極が前記ｐ型ＭＯＳトランジスタのソース電極及びド
    レイン電極の他方に接続され、ソース電極及びドレイン
    電極の一方が（Ｎ−１）番目の前記走査線に接続され、
    ソース電極及びドレイン電極の他方が前記画素電極に接
    続されたｎ型ＭＯＳトランジスタと、前記ｎ型ＭＯＳト
    ランジスタのゲート電極と電圧保持容量電極との間に形
    成された電圧保持容量と、前記画素電極と前記電圧保持
    容量電極の間に接続された抵抗とから成ることを特徴と
    する液晶表示装置。
  32. 【請求項３２】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極がＮ番目（Ｎは２以上の整数）の前記走査線
    に接続され、ソース電極及びドレイン電極の一方が前記
    信号線に接続されたｐ型ＭＯＳトランジスタと、ゲート
    電極が前記ｐ型ＭＯＳトランジスタのソース電極及びド
    レイン電極の他方に接続され、ソース電極及びドレイン
    電極の一方が（Ｎ−１）番目の前記走査線に接続され、
    ソース電極及びドレイン電極の他方が前記画素電極に接
    続された第１のｎ型ＭＯＳトランジスタと、前記第１の
    ｎ型ＭＯＳトランジスタのゲート電極と電圧保持容量電
    極との間に形成された電圧保持容量と、ゲート電極が電
    圧調整可能なバイアス電源線に接続され、ソース電極が
    前記電圧保持容量電極に接続され、ドレイン電極が前記
    画素電極に接続された第２のｎ型ＭＯＳトランジスタと
    から成ることを特徴とする液晶表示装置。
  33. 【請求項３３】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極がＮ番目（Ｎは２以上の整数）の前記走査線
    に接続され、ソース電極及びドレイン電極の一方が前記
    信号線に接続されたｐ型ＭＯＳトランジスタと、ゲート
    電極が前記ｐ型ＭＯＳトランジスタのソース電極及びド
    レイン電極の他方に接続され、ソース電極及びドレイン
    電極の一方が（Ｎ−１）番目の前記走査線に接続され、
    ソース電極及びドレイン電極の他方が前記画素電極に接
    続された第１のｎ型ＭＯＳトランジスタと、前記第１の
    ｎ型ＭＯＳトランジスタのゲート電極と電圧保持容量電
    極との間に形成された電圧保持容量と、ゲート電極が前
    記電圧保持容量電極に接続され、ソース電極が電圧調整
    可能な電源線に接続され、ドレイン電極が前記画素電極
    に接続された第２のｎ型ＭＯＳトランジスタとから成る
    ことを特徴とする液晶表示装置。
  34. 【請求項３４】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極がＮ番目（Ｎは２以上の整数）の前記走査線
    に接続され、ソース電極及びドレイン電極の一方が前記
    信号線に接続されたｐ型ＭＯＳトランジスタと、ゲート
    電極が前記ｐ型ＭＯＳトランジスタのソース電極及びド
    レイン電極の他方に接続され、ソース電極及びドレイン
    電極の一方が（Ｎ−１）番目の前記走査線に接続され、
    ソース電極及びドレイン電極の他方が前記画素電極に接
    続された第１のｎ型ＭＯＳトランジスタと、前記第１の
    ｎ型ＭＯＳトランジスタのゲート電極と電圧保持容量電
    極との間に形成された電圧保持容量と、ゲート電極及び
    ソース電極が前記電圧保持容量電極に接続され、ドレイ
    ン電極が前記画素電極に接続された第２のｎ型ＭＯＳト
    ランジスタとから成ることを特徴とする液晶表示装置。
  35. 【請求項３５】 請求項３１に記載の液晶表示装置にお
    いて、前記抵抗の値は、液晶の応答時定数を決めている
    抵抗成分の値以下に設定したことを特徴とする液晶表示
    装置。
  36. 【請求項３６】 請求項３１に記載の液晶表示装置にお
    いて、前記抵抗は、半導体薄膜、又は不純物ドーピング
    された半導体薄膜で形成されていることを特徴とする液
    晶表示装置。
  37. 【請求項３７】 請求項３２〜３４に記載の液晶表示装
    置において、前記第２のｎ型ＭＯＳトランジスタのソー
    ス・ドレイン間抵抗の値が、液晶の応答時定数を決めて
    いる抵抗成分の値以下に設定されていることを特徴とす
    る液晶表示装置。
  38. 【請求項３８】 請求項３１〜３４に記載の液晶表示装
    置において、前記ＭＯＳ型トランジスタ回路は、薄膜ト
    ランジスタを集積して形成されていることを特徴とする
    液晶表示装置。
  39. 【請求項３９】 請求項３１〜３４に記載の液晶表示装
    置において、液晶材料が、ネマティック液晶、強誘電性
    液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強
    誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電
    性液晶であることを特徴とする液晶表示装置。
  40. 【請求項４０】 請求項３１〜３９に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最小電圧よりも小さい電圧を供給し、前
    ラインの走査線選択期間では、前記ｎ型ＭＯＳトランジ
    スタ又は前記第１のｎ型ＭＯＳトランジスタを経由して
    前ラインの走査パルス信号を前記画素電極に伝達するこ
    とにより、前記ｎ型ＭＯＳトランジスタ又は前記第１の
    ｎ型ＭＯＳトランジスタをリセット状態にし、走査線選
    択期間では、走査パルス信号により、前記ｐ型ＭＯＳト
    ランジスタを経由してデータ信号を前記電圧保持容量に
    記憶させるとともに、前記ｎ型ＭＯＳトランジスタ又は
    前記第１のｎ型ＭＯＳトランジスタを経由して、前記記
    憶されたデータ信号に対応した信号を画素電極に書き込
    み、走査線選択期間が終了した後も引き続き、前記ｎ型
    ＭＯＳトランジスタ又は前記第１のｎ型ＭＯＳトランジ
    スタを経由して、前記記憶されたデータ信号に対応した
    信号を画素電極に書き込むことを特徴とする液晶表示装
    置の駆動方法。
  41. 【請求項４１】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｎ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｎ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方がリセット電極に接
    続され、ソース電極及びドレイン電極の他方が前記画素
    電極に接続されたｐ型ＭＯＳトランジスタと、前記ｐ型
    ＭＯＳトランジスタのゲート電極と電圧保持容量電極と
    の間に形成された電圧保持容量と、前記画素電極と前記
    電圧保持容量電極の間に接続された抵抗とから成ること
    を特徴とする液晶表示装置。
  42. 【請求項４２】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｎ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｎ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方がリセット信号線に
    接続され、ソース電極及びドレイン電極の他方が前記画
    素電極に接続された第１のｐ型ＭＯＳトランジスタと、
    前記第１のｐ型ＭＯＳトランジスタのゲート電極と電圧
    保持容量電極との間に形成された電圧保持容量と、ゲー
    ト電極が電圧調整可能なバイアス電源線に接続され、ソ
    ース電極が前記電圧保持容量電極に接続され、ドレイン
    電極が前記画素電極に接続された第２のｐ型ＭＯＳトラ
    ンジスタとから成ることを特徴とする液晶表示装置。
  43. 【請求項４３】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｎ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｎ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方がリセット信号線に
    接続され、ソース電極及びドレイン電極の他方が前記画
    素電極に接続された第１のｐ型ＭＯＳトランジスタと、
    前記第１のｐ型ＭＯＳトランジスタのゲート電極と電圧
    保持容量電極との間に形成された電圧保持容量と、ゲー
    ト電極が前記電圧保持容量電極に接続され、ソース電極
    が電圧調整可能な電源線に接続され、ドレイン電極が前
    記画素電極に接続された第２のｐ型ＭＯＳトランジスタ
    とから成ることを特徴とする液晶表示装置。
  44. 【請求項４４】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｎ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｎ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方がリセット信号線に
    接続され、ソース電極及びドレイン電極の他方が前記画
    素電極に接続された第１のｐ型ＭＯＳトランジスタと、
    前記第１のｐ型ＭＯＳトランジスタのゲート電極と電圧
    保持容量電極との間に形成された電圧保持容量と、ゲー
    ト電極およびソース電極が前記電圧保持容量電極に接続
    され、ドレイン電極が前記画素電極に接続された第２の
    ｐ型ＭＯＳトランジスタとから成ることを特徴とする液
    晶表示装置。
  45. 【請求項４５】 請求項４１に記載の液晶表示装置にお
    いて、前記抵抗の値は、液晶の応答時定数を決めている
    抵抗成分の値以下に設定したことを特徴とする液晶表示
    装置。
  46. 【請求項４６】 請求項４１に記載の液晶表示装置にお
    いて、前記抵抗は、半導体薄膜、又は不純物ドーピング
    された半導体薄膜で形成されていることを特徴とする液
    晶表示装置。
  47. 【請求項４７】 請求項４２〜４４に記載の液晶表示装
    置において、前記第２のｐ型ＭＯＳトランジスタのソー
    ス・ドレイン間抵抗の値が、液晶の応答時定数を決めて
    いる抵抗成分の値以下に設定されていることを特徴とす
    る液晶表示装置。
  48. 【請求項４８】 請求項４１〜４４に記載の液晶表示装
    置において、前記ＭＯＳ型トランジスタ回路は、薄膜ト
    ランジスタを集積して形成されていることを特徴とする
    液晶表示装置。
  49. 【請求項４９】 請求項４１〜４４に記載の液晶表示装
    置において、液晶材料が、ネマティック液晶、強誘電性
    液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強
    誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電
    性液晶であることを特徴とする液晶表示装置。
  50. 【請求項５０】 請求項４１〜４９に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最大電圧よりも大きい電圧を供給し、走
    査線選択期間より前の時間において、前記ｐ型ＭＯＳト
    ランジスタ又は前記第１のｐ型ＭＯＳトランジスタを経
    由してリセット信号を前記画素電極に伝達することによ
    り、前記ｐ型ＭＯＳトランジスタ又は前記第１のｐ型Ｍ
    ＯＳトランジスタをリセット状態にし、走査線選択期間
    では、走査パルス信号により、前記ｎ型ＭＯＳトランジ
    スタを経由してデータ信号を前記電圧保持容量に記憶さ
    せるとともに、前記ｐ型ＭＯＳトランジスタ又は前記第
    １のｐ型ＭＯＳトランジスタを経由して、前記記憶され
    たデータ信号に対応した信号を画素電極に書き込み、走
    査線選択期間が終了した後も引き続き、前記ｐ型ＭＯＳ
    トランジスタ又は前記第１のｐ型ＭＯＳトランジスタを
    経由して、前記記憶されたデータ信号に対応した信号を
    画素電極に書き込むことを特徴とする液晶表示装置の駆
    動方法。
  51. 【請求項５１】 請求項４１〜４９に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最大電圧よりも大きい電圧を供給し、走
    査線選択期間では、走査パルス信号により、前記ｎ型Ｍ
    ＯＳトランジスタを経由してデータ信号を前記電圧保持
    容量に記憶させるとともに、前記ｐ型ＭＯＳトランジス
    タ又は前記第１のｐ型ＭＯＳトランジスタを経由してリ
    セット信号を前記画素電極に伝達することにより、前記
    ｐ型ＭＯＳトランジスタ又は前記第１のｐ型ＭＯＳトラ
    ンジスタをリセット状態にし、走査線選択期間が終了し
    た後に、前記ｐ型ＭＯＳトランジスタ又は前記第１のｐ
    型ＭＯＳトランジスタを経由して、前記記憶されたデー
    タ信号に対応した信号を画素電極に書き込むことを特徴
    とする液晶表示装置の駆動方法。
  52. 【請求項５２】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｐ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｐ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方がリセット信号線に
    接続され、ソース電極及びドレイン電極の他方が前記画
    素電極に接続されたｎ型ＭＯＳトランジスタと、前記ｎ
    型ＭＯＳトランジスタのゲート電極と電圧保持容量電極
    との間に形成された電圧保持容量と、前記画素電極と前
    記電圧保持容量電極の間に接続された抵抗とから成るこ
    とを特徴とする液晶表示装置。
  53. 【請求項５３】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｐ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｐ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方がリセット信号線に
    接続され、ソース電極及びドレイン電極の他方が前記画
    素電極に接続された第１のｎ型ＭＯＳトランジスタと、
    前記第１のｎ型ＭＯＳトランジスタのゲート電極と電圧
    保持容量電極との間に形成された電圧保持容量と、ゲー
    ト電極が電圧調整可能なバイアス電源線に接続され、ソ
    ース電極が前記電圧保持容量電極に接続され、ドレイン
    電極が前記画素電極に接続された第２のｎ型ＭＯＳトラ
    ンジスタとから成ることを特徴とする液晶表示装置。
  54. 【請求項５４】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｐ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｐ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方がリセット信号線に
    接続され、ソース電極及びドレイン電極の他方が前記画
    素電極に接続された第１のｎ型ＭＯＳトランジスタと、
    前記第１のｎ型ＭＯＳトランジスタのゲート電極と電圧
    保持容量電極との間に形成された電圧保持容量と、ゲー
    ト電極が前記電圧保持容量電極に接続され、ソース電極
    が電圧調整可能な電源線に接続され、ドレイン電極が前
    記画素電極に接続された第２のｎ型ＭＯＳトランジスタ
    とから成ることを特徴とする液晶表示装置。
  55. 【請求項５５】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続されたｐ型ＭＯＳ
    トランジスタと、ゲート電極が前記ｐ型ＭＯＳトランジ
    スタのソース電極及びドレイン電極の他方に接続され、
    ソース電極及びドレイン電極の一方がリセット信号線に
    接続され、ソース電極及びドレイン電極の他方が前記画
    素電極に接続された第１のｎ型ＭＯＳトランジスタと、
    前記第１のｎ型ＭＯＳトランジスタのゲート電極と電圧
    保持容量電極との間に形成された電圧保持容量と、ゲー
    ト電極およびソース電極が前記電圧保持容量電極に接続
    され、ドレイン電極が前記画素電極に接続された第２の
    ｎ型ＭＯＳトランジスタとから成ることを特徴とする液
    晶表示装置。
  56. 【請求項５６】 請求項５２に記載の液晶表示装置にお
    いて、前記抵抗の値は、液晶の応答時定数を決めている
    抵抗成分の値以下に設定したことを特徴とする液晶表示
    装置。
  57. 【請求項５７】 請求項５６に記載の液晶表示装置にお
    いて、前記抵抗は、半導体薄膜、又は不純物ドーピング
    された半導体薄膜で形成されていることを特徴とする液
    晶表示装置。
  58. 【請求項５８】 請求項５３〜５５に記載の液晶表示装
    置において、前記第２のｎ型ＭＯＳトランジスタのソー
    ス・ドレイン間抵抗の値が、液晶の応答時定数を決めて
    いる抵抗成分の値以下に設定されていることを特徴とす
    る液晶表示装置。
  59. 【請求項５９】 請求項５２〜５５に記載の液晶表示装
    置において、前記ＭＯＳ型トランジスタ回路は、薄膜ト
    ランジスタを集積して形成されていることを特徴とする
    液晶表示装置。
  60. 【請求項６０】 請求項５２〜５５に記載の液晶表示装
    置において、液晶材料が、ネマティック液晶、強誘電性
    液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強
    誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電
    性液晶であることを特徴とする液晶表示装置。
  61. 【請求項６１】 請求項５２〜６０に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最小電圧よりも小さい電圧を供給し、走
    査線選択期間より前の時間において、前記ｎ型ＭＯＳト
    ランジスタ又は前記第１のｎ型ＭＯＳトランジスタを経
    由してリセット信号を前記画素電極に伝達することによ
    り、前記ｎ型ＭＯＳトランジスタ又は前記第１のｎ型Ｍ
    ＯＳトランジスタをリセット状態にし、走査線選択期間
    では、走査パルス信号により、前記ｐ型ＭＯＳトランジ
    スタを経由してデータ信号を前記電圧保持容量に記憶さ
    せるとともに、前記ｎ型ＭＯＳトランジスタ又は前記第
    １のｎ型ＭＯＳトランジスタを経由して、前記記憶され
    たデータ信号に対応した信号を画素電極に書き込み、走
    査線選択期間が終了した後も引き続き、前記ｎ型ＭＯＳ
    トランジスタ又は前記第１のｎ型ＭＯＳトランジスタを
    経由して、前記記憶されたデータ信号に対応した信号を
    画素電極に書き込むことを特徴とする液晶表示装置の駆
    動方法。
  62. 【請求項６２】 請求項５２〜６０に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最小電圧よりも小さい電圧を供給し、走
    査線選択期間では、走査パルス信号により、前記ｐ型Ｍ
    ＯＳトランジスタを経由してデータ信号を前記電圧保持
    容量に記憶させるとともに、前記ｎ型ＭＯＳトランジス
    タ又は前記第１のｎ型ＭＯＳトランジスタを経由してリ
    セット信号を前記画素電極に伝達することにより、前記
    ｎ型ＭＯＳトランジスタ又は前記第１のｎ型ＭＯＳトラ
    ンジスタをリセット状態にし、走査線選択期間が終了し
    た後に、前記ｎ型ＭＯＳトランジスタ又は前記第１のｎ
    型ＭＯＳトランジスタを経由して、前記記憶されたデー
    タ信号に対応した信号を画素電極に書き込むことを特徴
    とする液晶表示装置の駆動方法。
  63. 【請求項６３】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続された第１のｎ型
    ＭＯＳトランジスタと、ゲート電極が前記第１のｎ型Ｍ
    ＯＳトランジスタのソース電極及びドレイン電極の他方
    に接続され、ソース電極及びドレイン電極の一方がリセ
    ット信号線に接続され、ソース電極及びドレイン電極の
    他方が前記画素電極に接続された第２のｎ型ＭＯＳトラ
    ンジスタと、前記第２のｎ型ＭＯＳトランジスタのゲー
    ト電極と電圧保持容量電極との間に形成された電圧保持
    容量と、前記画素電極と前記電圧保持容量電極の間に接
    続された抵抗とから成ることを特徴とする液晶表示装
    置。
  64. 【請求項６４】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続された第１のｎ型
    ＭＯＳトランジスタと、ゲート電極が前記第１のｎ型Ｍ
    ＯＳトランジスタのソース電極及びドレイン電極の他方
    に接続され、ソース電極及びドレイン電極の一方がリセ
    ット信号線に接続され、ソース電極及びドレイン電極の
    他方が前記画素電極に接続された第２のｎ型ＭＯＳトラ
    ンジスタと、前記第２のｎ型ＭＯＳトランジスタのゲー
    ト電極と電圧保持容量電極との間に形成された電圧保持
    容量と、ゲート電極が電圧調整可能なバイアス電源線に
    接続され、ソース電極が前記電圧保持容量電極に接続さ
    れ、ドレイン電極が前記画素電極に接続された第３のｎ
    型ＭＯＳトランジスタとから成ることを特徴とする液晶
    表示装置。
  65. 【請求項６５】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続された第１のｎ型
    ＭＯＳトランジスタと、ゲート電極が前記第１のｎ型Ｍ
    ＯＳトランジスタのソース電極及びドレイン電極の他方
    に接続され、ソース電極及びドレイン電極の一方がリセ
    ット信号線に接続され、ソース電極及びドレイン電極の
    他方が前記画素電極に接続された第２のｎ型ＭＯＳトラ
    ンジスタと、前記第２のｎ型ＭＯＳトランジスタのゲー
    ト電極と電圧保持容量電極との間に形成された電圧保持
    容量と、ゲート電極が前記電圧保持容量電極に接続さ
    れ、ソース電極が電圧調整可能なバイアス電源線に接続
    され、ドレイン電極が前記画素電極に接続された第３の
    ｎ型ＭＯＳトランジスタとから成ることを特徴とする液
    晶表示装置。
  66. 【請求項６６】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続された第１のｎ型
    ＭＯＳトランジスタと、ゲート電極が前記第１のｎ型Ｍ
    ＯＳトランジスタのソース電極及びドレイン電極の他方
    に接続され、ソース電極及びドレイン電極の一方がリセ
    ット信号線に接続され、ソース電極及びドレイン電極の
    他方が前記画素電極に接続された第２のｎ型ＭＯＳトラ
    ンジスタと、前記第２のｎ型ＭＯＳトランジスタのゲー
    ト電極と電圧保持容量電極との間に形成された電圧保持
    容量と、ゲート電極およびソース電極が前記電圧保持容
    量電極に接続され、ドレイン電極が前記画素電極に接続
    された第３のｎ型ＭＯＳトランジスタとから成ることを
    特徴とする液晶表示装置。
  67. 【請求項６７】 請求項６３に記載の液晶表示装置にお
    いて、前記抵抗の値は、液晶の応答時定数を決めている
    抵抗成分の値以下に設定したことを特徴とする液晶表示
    装置。
  68. 【請求項６８】 請求項６３に記載の液晶表示装置にお
    いて、前記抵抗は、半導体薄膜、又は不純物ドーピング
    された半導体薄膜で形成されていることを特徴とする液
    晶表示装置。
  69. 【請求項６９】 請求項６４〜６６に記載の液晶表示装
    置において、前記第３のｎ型ＭＯＳトランジスタのソー
    ス・ドレイン間抵抗の値が、液晶の応答時定数を決めて
    いる抵抗成分の値以下に設定されていることを特徴とす
    る液晶表示装置。
  70. 【請求項７０】 請求項６３〜６６に記載の液晶表示装
    置において、前記ＭＯＳ型トランジスタ回路は、薄膜ト
    ランジスタを集積して形成されていることを特徴とする
    液晶表示装置。
  71. 【請求項７１】 請求項６３〜６６に記載の液晶表示装
    置において、液晶材料が、ネマティック液晶、強誘電性
    液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強
    誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電
    性液晶であることを特徴とする液晶表示装置。
  72. 【請求項７２】 請求項６３〜７１に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最小電圧よりも小さい電圧を供給し、走
    査線選択期間より前の時間において、前記第２のｎ型Ｍ
    ＯＳトランジスタを経由してリセット信号を前記画素電
    極に伝達することにより、前記第２のｎ型ＭＯＳトラン
    ジスタをリセット状態にし、走査線選択期間では、走査
    パルス信号により、前記第１のｎ型ＭＯＳトランジスタ
    を経由してデータ信号を前記電圧保持容量に記憶させる
    とともに、前記第２のｎ型ＭＯＳトランジスタを経由し
    て、前記記憶されたデータ信号に対応した信号を画素電
    極に書き込み、走査線選択期間が終了した後も引き続
    き、前記第２のｎ型ＭＯＳトランジスタを経由して、前
    記記憶されたデータ信号に対応した信号を画素電極に書
    き込むことを特徴とする液晶表示装置の駆動方法。
  73. 【請求項７３】 請求項６３〜７１に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最小電圧よりも小さい電圧を供給し、走
    査線選択期間では、走査パルス信号により、前記第１の
    ｎ型ＭＯＳトランジスタを経由してデータ信号を前記電
    圧保持容量に記憶させるとともに、前記第２のｎ型ＭＯ
    Ｓトランジスタを経由してリセット信号を前記画素電極
    に伝達することにより、前記第２のｎ型ＭＯＳトランジ
    スタをリセット状態にし、走査線選択期間が終了した後
    に、前記第２のｎ型ＭＯＳトランジスタを経由して、前
    記記憶されたデータ信号に対応した信号を画素電極に書
    き込むことを特徴とする液晶表示装置の駆動方法。
  74. 【請求項７４】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続された第１のｐ型
    ＭＯＳトランジスタと、ゲート電極が前記第１のｐ型Ｍ
    ＯＳトランジスタのソース電極及びドレイン電極の他方
    に接続され、ソース電極及びドレイン電極の一方がリセ
    ット信号線に接続され、ソース電極及びドレイン電極の
    他方が前記画素電極に接続された第２のｐ型ＭＯＳトラ
    ンジスタと、前記第２のｐ型ＭＯＳトランジスタのゲー
    ト電極と電圧保持容量電極との間に形成された電圧保持
    容量と、前記画素電極と前記電圧保持容量電極の間に接
    続された抵抗とから成ることを特徴とする液晶表示装
    置。
  75. 【請求項７５】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続された第１のｐ型
    ＭＯＳトランジスタと、ゲート電極が前記第１のｐ型Ｍ
    ＯＳトランジスタのソース電極及びドレイン電極の他方
    に接続され、ソース電極及びドレイン電極の一方がリセ
    ット信号線に接続され、ソース電極及びドレイン電極の
    他方が前記画素電極に接続された第２のｐ型ＭＯＳトラ
    ンジスタと、前記第２のｐ型ＭＯＳトランジスタのゲー
    ト電極と電圧保持容量電極との間に形成された電圧保持
    容量と、ゲート電極が電圧調整可能なバイアス電源線に
    接続され、ソース電極が前記電圧保持容量電極に接続さ
    れ、ドレイン電極が前記画素電極に接続された第３のｐ
    型ＭＯＳトランジスタとから成ることを特徴とする液晶
    表示装置。
  76. 【請求項７６】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続された第１のｐ型
    ＭＯＳトランジスタと、ゲート電極が前記第１のｐ型Ｍ
    ＯＳトランジスタのソース電極及びドレイン電極の他方
    に接続され、ソース電極及びドレイン電極の一方がリセ
    ット信号線に接続され、ソース電極及びドレイン電極の
    他方が前記画素電極に接続された第２のｐ型ＭＯＳトラ
    ンジスタと、前記第２のｐ型ＭＯＳトランジスタのゲー
    ト電極と電圧保持容量電極との間に形成された電圧保持
    容量と、ゲート電極が前記電圧保持容量電極に接続さ
    れ、ソース電極が電圧調整可能なバイアス電源線に接続
    され、ドレイン電極が前記画素電極に接続された第３の
    ｐ型ＭＯＳトランジスタとから成ることを特徴とする液
    晶表示装置。
  77. 【請求項７７】 複数の走査線と複数の信号線との各交
    点付近に夫々配設されたＭＯＳ型トランジスタ回路によ
    って画素電極が駆動されるアクティブマトリクス型液晶
    表示装置において、前記ＭＯＳ型トランジスタ回路は、
    ゲート電極が前記走査線に接続され、ソース電極及びド
    レイン電極の一方が前記信号線に接続された第１のｐ型
    ＭＯＳトランジスタと、ゲート電極が前記第１のｐ型Ｍ
    ＯＳトランジスタのソース電極及びドレイン電極の他方
    に接続され、ソース電極及びドレイン電極の一方がリセ
    ット信号線に接続され、ソース電極及びドレイン電極の
    他方が前記画素電極に接続された第２のｐ型ＭＯＳトラ
    ンジスタと、前記第２のｐ型ＭＯＳトランジスタのゲー
    ト電極と電圧保持容量電極との間に形成された電圧保持
    容量と、ゲート電極およびソース電極が前記電圧保持容
    量電極に接続され、ドレイン電極が前記画素電極に接続
    された第３のｐ型ＭＯＳトランジスタとから成ることを
    特徴とする液晶表示装置。
  78. 【請求項７８】 請求項７４に記載の液晶表示装置にお
    いて、前記抵抗の値は、液晶の応答時定数を決めている
    抵抗成分の値以下に設定したことを特徴とする液晶表示
    装置。
  79. 【請求項７９】 請求項７４に記載の液晶表示装置にお
    いて、前記抵抗は、半導体薄膜、又は不純物ドーピング
    された半導体薄膜で形成されていることを特徴とする液
    晶表示装置。
  80. 【請求項８０】 請求項７５〜７７に記載の液晶表示装
    置において、前記第３のｐ型ＭＯＳトランジスタのソー
    ス・ドレイン間抵抗の値が、液晶の応答時定数を決めて
    いる抵抗成分の値以下に設定されていることを特徴とす
    る液晶表示装置。
  81. 【請求項８１】 請求項７４〜７７に記載の液晶表示装
    置において、前記ＭＯＳ型トランジスタ回路は、薄膜ト
    ランジスタを集積して形成されていることを特徴とする
    液晶表示装置。
  82. 【請求項８２】 請求項７４〜７７に記載の液晶表示装
    置において、液晶材料が、ネマティック液晶、強誘電性
    液晶、反強誘電性液晶、無閾反強誘電性液晶、歪螺旋強
    誘電性液晶、ねじれ強誘電性液晶、又は、単安定強誘電
    性液晶であることを特徴とする液晶表示装置。
  83. 【請求項８３】 請求項７４〜８２に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最大電圧よりも大きい電圧を供給し、走
    査線選択期間より前の時間において、前記第２のｐ型Ｍ
    ＯＳトランジスタを経由してリセット信号を前記画素電
    極に伝達することにより、前記第２のｐ型ＭＯＳトラン
    ジスタをリセット状態にし、走査線選択期間では、走査
    パルス信号により、前記第１のｐ型ＭＯＳトランジスタ
    を経由してデータ信号を前記電圧保持容量に記憶させる
    とともに、前記第２のｐ型ＭＯＳトランジスタを経由し
    て、前記記憶されたデータ信号に対応した信号を画素電
    極に書き込み、走査線選択期間が終了した後も引き続
    き、前記第２のｐ型ＭＯＳトランジスタを経由して、前
    記記憶されたデータ信号に対応した信号を画素電極に書
    き込むことを特徴とする液晶表示装置の駆動方法。
  84. 【請求項８４】 請求項７４〜８２に記載の液晶表示装
    置の駆動方法において、前記電圧保持容量電極には、前
    記データ信号の最大電圧よりも大きい電圧を供給し、走
    査線選択期間では、走査パルス信号により、前記第１の
    ｐ型ＭＯＳトランジスタを経由してデータ信号を前記電
    圧保持容量に記憶させるとともに、前記第２のｐ型ＭＯ
    Ｓトランジスタを経由してリセット信号を前記画素電極
    に伝達することにより、前記第２のｐ型ＭＯＳトランジ
    スタをリセット状態にし、走査線選択期間が終了した後
    に、前記第２のｐ型ＭＯＳトランジスタを経由して、前
    記記憶されたデータ信号に対応した信号を画素電極に書
    き込むことを特徴とする液晶表示装置の駆動方法。
  85. 【請求項８５】 請求項５〜１３、１５〜２３、２５〜
    ３３、３５〜４３、４５〜５３、５６〜６４、６７〜７
    ５、７８〜８６のいずれか一に記載の液晶表示装置から
    なり、１フィールド又は１フレーム期間に入射する光の
    色を切り換えて駆動することによりカラー表示を行うこ
    とを特徴とする時分割駆動方式の液晶表示装置。
JP10130558A 1998-05-13 1998-05-13 液晶表示装置およびその駆動方法 Expired - Fee Related JP3042493B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP10130558A JP3042493B2 (ja) 1998-05-13 1998-05-13 液晶表示装置およびその駆動方法
US09/290,579 US7079101B1 (en) 1998-05-13 1999-04-13 Liquid crystal display device and driving method therefor
TW088106287A TW563077B (en) 1998-05-13 1999-04-20 Liquid crystal display device and driving method therefor
KR1019990016869A KR100346001B1 (ko) 1998-05-13 1999-05-12 액정 표시 장치 및 그 구동 방법
US11/432,467 US20060232504A1 (en) 1998-05-13 2006-05-12 Active matrix-type liquid crystal display device
US11/432,463 US20060232503A1 (en) 1998-05-13 2006-05-12 Active matrix-type liquid crystal display device
US11/432,602 US20060232505A1 (en) 1998-05-13 2006-05-12 Active matrix-type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10130558A JP3042493B2 (ja) 1998-05-13 1998-05-13 液晶表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JPH11326946A JPH11326946A (ja) 1999-11-26
JP3042493B2 true JP3042493B2 (ja) 2000-05-15

Family

ID=15037145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10130558A Expired - Fee Related JP3042493B2 (ja) 1998-05-13 1998-05-13 液晶表示装置およびその駆動方法

Country Status (4)

Country Link
US (4) US7079101B1 (ja)
JP (1) JP3042493B2 (ja)
KR (1) KR100346001B1 (ja)
TW (1) TW563077B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590553B1 (en) 1999-07-23 2003-07-08 Nec Corporation Liquid crystal display device and method for driving the same
EP1174758A4 (en) * 1999-12-03 2007-07-18 Mitsubishi Electric Corp LIQUID CRYSTAL DISPLAY
BR0107947A (pt) * 2000-11-30 2002-10-22 Thomson Licensing Sa Método e aparelho para uniformizar o brilho em monitores
JP4552069B2 (ja) * 2001-01-04 2010-09-29 株式会社日立製作所 画像表示装置およびその駆動方法
JP4269542B2 (ja) * 2001-06-04 2009-05-27 日本電気株式会社 トランジスタの動作点設定方法及びその回路、信号成分値変更方法並びにアクティブマトリクス型液晶表示装置
KR100820778B1 (ko) * 2001-10-24 2008-04-10 삼성전자주식회사 액정표시장치의 디램형 화소회로
JP2003243668A (ja) 2001-12-12 2003-08-29 Seiko Epson Corp 電気光学装置、液晶装置ならびに投射型表示装置
KR100905669B1 (ko) * 2002-12-12 2009-06-30 엘지디스플레이 주식회사 강유전성 액정의 전계배향방법과 이를 이용한 액정표시장치
TW591590B (en) * 2003-04-17 2004-06-11 Hannstar Display Corp Black image insertion method and apparatus for display
JP2005017987A (ja) * 2003-06-30 2005-01-20 Sanyo Electric Co Ltd 表示装置および半導体装置
TWI341939B (en) 2005-04-25 2011-05-11 Au Optronics Corp Multi-domain vertically alignment liquid crystal display and driving method thereof
JP4508166B2 (ja) * 2006-07-04 2010-07-21 セイコーエプソン株式会社 表示装置およびそれを用いた表示システム
JP5379983B2 (ja) * 2008-02-25 2013-12-25 ゴールドチャームリミテッド アクティブマトリクス型液晶表示装置
JP2011008200A (ja) * 2009-06-29 2011-01-13 Sony Corp 液晶表示装置およびその駆動方法
KR101659831B1 (ko) * 2010-04-22 2016-09-27 삼성디스플레이 주식회사 액정표시장치, 이를 구동하는 방법 및 이의 제조 방법
CN102446475B (zh) * 2010-10-14 2016-08-31 上海天马微电子有限公司 平板显示装置的像素电极电压检测电路
JP5549614B2 (ja) * 2011-02-04 2014-07-16 株式会社Ｊｖｃケンウッド 液晶表示装置
KR102033611B1 (ko) * 2013-02-25 2019-10-18 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
TWI534789B (zh) * 2013-09-13 2016-05-21 國立交通大學 一種主動矩陣顯示器裝置的畫素電路及其驅動方法
WO2016070843A1 (en) * 2014-11-07 2016-05-12 The Hong Kong University Of Science And Technology Driving scheme for ferroelectric liquid crystal displays
TWI584263B (zh) 2015-04-23 2017-05-21 友達光電股份有限公司 畫素
TWI570684B (zh) * 2015-08-20 2017-02-11 友達光電股份有限公司 畫素電路
KR102458078B1 (ko) * 2017-08-16 2022-10-24 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102393141B1 (ko) * 2017-08-21 2022-05-02 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치와 그 구동 방법
US20220310757A1 (en) * 2020-03-19 2022-09-29 Boe Technology Group Co., Ltd. Display substrate and display device
US20220254856A1 (en) * 2020-03-19 2022-08-11 Boe Technology Group Co., Ltd. Display substrate and display device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643679A (en) 1979-09-17 1981-04-22 Matsushita Electric Ind Co Ltd Transmission type liquid crystal matrix display unit
JPS58140781A (ja) 1982-02-17 1983-08-20 株式会社日立製作所 画像表示装置
JPS59119379A (ja) 1982-12-27 1984-07-10 株式会社東芝 薄型表示装置
JPS6026991A (ja) 1983-07-26 1985-02-09 関口　忠 Ｅｌ表示装置
JPS60169837A (ja) 1984-02-13 1985-09-03 Matsushita Electric Ind Co Ltd エレクトロクロミツク表示素子
JPH0620139B2 (ja) 1985-01-18 1994-03-16 松下電器産業株式会社 薄膜トランジスタ
JPS61267734A (ja) 1985-05-23 1986-11-27 Seiko Epson Corp 液晶電気光学装置
JPS6265375A (ja) 1985-09-17 1987-03-24 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜トランジスタ及びそれを用いた表示装置
KR0139816B1 (ko) 1988-02-26 1998-07-15 노보루 후세 열처리 장치 및 열처리 방법
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2666365B2 (ja) 1988-05-19 1997-10-22 ソニー株式会社 液晶表示装置
JPH02272521A (ja) 1989-04-14 1990-11-07 Sharp Corp 液晶表示装置
US5194974A (en) * 1989-08-21 1993-03-16 Sharp Kabushiki Kaisha Non-flicker liquid crystal display with capacitive charge storage
JPH0820642B2 (ja) 1989-08-21 1996-03-04 シャープ株式会社 液晶表示装置
JP2642197B2 (ja) 1989-08-21 1997-08-20 シャープ株式会社 液晶表示装置
JPH03229221A (ja) 1990-02-02 1991-10-11 Mitsubishi Electric Corp 液晶パネル
JP2979655B2 (ja) * 1991-01-14 1999-11-15 松下電器産業株式会社 アクティブマトリクス基板の駆動方法
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH10148848A (ja) 1991-10-16 1998-06-02 Semiconductor Energy Lab Co Ltd 電気光学表示装置及びその駆動方法
JP2722291B2 (ja) 1991-10-29 1998-03-04 株式会社半導体エネルギー研究所 液晶電気光学表示装置の表示方法
JPH095794A (ja) 1991-10-29 1997-01-10 Semiconductor Energy Lab Co Ltd 電気光学表示装置およびその駆動方法
JPH05173175A (ja) 1991-12-25 1993-07-13 Toshiba Corp 液晶表示装置
US5576857A (en) * 1992-04-02 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with transistors and capacitors method of driving the same
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
JPH0720820A (ja) 1993-06-22 1995-01-24 Dainippon Printing Co Ltd 液晶駆動用半導体装置
JPH0764051A (ja) 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
JP3471928B2 (ja) * 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
JPH09101506A (ja) * 1995-07-31 1997-04-15 Victor Co Of Japan Ltd 液晶表示装置
JP3442551B2 (ja) 1995-11-15 2003-09-02 株式会社東芝 液晶表示装置
GB2312773A (en) * 1996-05-01 1997-11-05 Sharp Kk Active matrix display
JPH09304791A (ja) 1996-05-15 1997-11-28 Hitachi Ltd カラー液晶表示素子及びこれを用いたカラー液晶表示装置
JPH09329806A (ja) 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
JP3483759B2 (ja) 1998-03-19 2004-01-06 株式会社東芝 液晶表示装置

Also Published As

Publication number Publication date
US20060232503A1 (en) 2006-10-19
US20060232504A1 (en) 2006-10-19
US7079101B1 (en) 2006-07-18
KR100346001B1 (ko) 2002-07-26
US20060232505A1 (en) 2006-10-19
JPH11326946A (ja) 1999-11-26
TW563077B (en) 2003-11-21
KR19990088196A (ko) 1999-12-27

Similar Documents

Publication Publication Date Title
JP3042493B2 (ja) 液晶表示装置およびその駆動方法
US6359608B1 (en) Method and apparatus for driving flat screen displays using pixel precharging
US5940055A (en) Liquid crystal displays with row-selective transmittance compensation and methods of operation thereof
US4591848A (en) Matrix panel with an active driving system
EP1335343B1 (en) Liquid crystal display with reduced driving voltage and separate driving circuits for positive and negative voltages
JP3297347B2 (ja) アクティブマトリクスディスプレイ
US8866717B2 (en) Display device and drive method providing improved signal linearity
US9054698B2 (en) Method for setting transistor operating point and circuit therefor, method for changing signal component value and active-matrix liquid crystal display device
US7834837B2 (en) Active matrix liquid crystal display and driving method thereof
JPH11281957A (ja) 表示装置および表示方法
KR100440360B1 (ko) 액정표시장치및그구동방법
US20070103420A1 (en) Driving circuit and driving method for active matrix liquid crystal display using optical sensor
JPH05203918A (ja) アクティブマトリクス液晶表示装置
US5598284A (en) Electro-optical device defined by relationship of data voltage, residual voltage, spontaneous polarization, and liquid crystal time constant and capacitance
JP2002062518A (ja) 液晶表示装置およびその駆動方法
US5986631A (en) Method for driving active matrix LCD using only three voltage levels
JPH11101967A (ja) 液晶表示装置
US6473117B1 (en) Driving method for liquid crystal device
US20020190939A1 (en) Active matrix display device
US9059701B2 (en) Method for setting transistor operating point and circuit therefor, method for changing signal component value and active-matrix liquid crystal display device
JP3661638B2 (ja) 液晶表示装置
JPH06102486A (ja) 液晶表示装置の画像表示方法
KR100825095B1 (ko) 액정 표시 장치의 구동 장치
JPH06160893A (ja) アクティブマトリクスとその駆動方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080310

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees