KR100346001B1 - 액정 표시 장치 및 그 구동 방법 - Google Patents

액정 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100346001B1
KR100346001B1 KR1019990016869A KR19990016869A KR100346001B1 KR 100346001 B1 KR100346001 B1 KR 100346001B1 KR 1019990016869 A KR1019990016869 A KR 1019990016869A KR 19990016869 A KR19990016869 A KR 19990016869A KR 100346001 B1 KR100346001 B1 KR 100346001B1
Authority
KR
South Korea
Prior art keywords
mos transistor
electrode
liquid crystal
type mos
crystal display
Prior art date
Application number
KR1019990016869A
Other languages
English (en)
Other versions
KR19990088196A (ko
Inventor
아사다히데끼
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR19990088196A publication Critical patent/KR19990088196A/ko
Application granted granted Critical
Publication of KR100346001B1 publication Critical patent/KR100346001B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 액정의 용량 변화에 따른 화소 전압의 변동을 제거함으로써, 각각의 1 필드 (프레임)마다 정확한 계조 표시(gradation display)를 행할 수 있는 고속 액정 표시 장치를 제공한다. 액티브 매트릭스형 액정 표시 장치의 구성을 가지며, 여기서 화소 전극은 복수의 주사선(101) 및 복수의 신호선(102)의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동된다. 각각의 MOS형 트랜지스터 회로는: 게이트 전극이 주사선(101)에 접속되고 소스 전극과 드레인 전극 중의 하나가 신호선(102)에 접속되는 n형 MOS 트랜지스터(301); 신호선(102)에 접속되지 않은 n형 MOS 트랜지스터(301)의 소스 전극 또는 드레인 전극에 게이트 전극이 접속되고, 소스 전극과 드레인 전극 중의 하나가 주사선(101)에 접속되며, 소스 전극과 드레인 전극 중의 다른 하나가 화소 전극(107)에 접속되는 p형 MOS 트랜지스터(302); p형 MOS 트랜지스터(302)의 게이트 전극과 전압 보유 커패시터 전극(105)간에 형성되는 전압 보유 커패시터(106); 및 화소 전극(107)과 전압 보유 커패시터 전극(105)간에 접속되는 저항을 포함한다.

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREFOR}
본 발명은 프로젝터(projectors), 노트북 PC, 모니터 등에 사용되는 액티브 매트릭스형 액정 표시 장치 및 그 구동 방법에 관한 것이다.
멀티미디어 시대의 진전과 함께, 프로젝터 장치에 사용되는 소형 장치로부터 노트북 PC, 모니터 등에 사용되는 대형 장치까지 액정 표시 장치의 보급이 급속히 진행되고 있다. 특히, 박막 트랜지스터에 의해 구동되는 액티브 매트릭스형 액정 표시 장치는 단순 매트릭스형 액정 표시 장치에 비해 고 해상도 및 고화질을 얻을 수 있기 때문에, 액정 표시 장치의 주류가 되고 있다.
도 59는 종래의 액티브 매트릭스형 액정 표시 장치의 1 화소부의 등가 회로의 예를 도시한다. 도 59에 도시한 바와 같이, 액티브 매트릭스형 액정 표시 장치의 화소는: 게이트 전극이 주사선(5901)에 접속되고, 소스 전극과 드레인 전극 중의 하나가 신호선(5902)에 접속되며, 소스 전극과 드레인 전극 중의 다른 하나가 화소 전극(5903)에 접속되는 MOS형 트랜지스터 Qn [이하, "트랜지스터 Qn"이라 함](5904); 화소 전극(5903) 및 축적 커패시터 전극(5905)간에 형성된 축적 커패시터(5906); 및 화소 전극(5903)과 대향 전극 Vcom(5907)간에 삽입된 액정(5908)을 포함한다. 현재, 액정 표시 장치의 큰 응용 시장을 형성하고 있는 노트북 PC는, 통상, 트랜지스터 Qn(5904)용으로, 비정질 실리콘 박막 트랜지스터 (이하, "a-SiTFT"라 함) 또는 폴리실리콘 박막 트랜지스터 (이하, "p-SiTFT"라 함)를 사용한다. 그리고, 액정 재료로는, 트위스티드 네마틱(twisted nematic) 액정 (이하, "TN 액정"이라 함)을 사용한다. 도 60은 TN 액정용 등가 회로를 도시한다. 도 60에 도시한 바와 같이, TN 액정용 등가 회로는, 액정 용량 성분 Cpix와 저항 Rr 및 용량 Cr이 병렬로 접속되는 회로로 표현될 수 있다. 여기서, 저항 Rr 및 용량 Cr은 액정의 응답 시상수를 결정하는 성분이다.
TN 액정이 도 59에 도시한 화소 회로 구성에 의해 구동되는 경우에 대하여, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd 및 화소 전극(5903)의 전압 (이하, "화소 전압"이라 함) Vpix에 대한 타이밍 차트를 도 61에 도시한다. 도 61에 도시한 바와 같이, 하이 레벨 VgH이 되는 수평 주사 기간의 게이트 주사 전압 Vg으로 인해, 트랜지스터 Qn(5904)이 온되고, 신호선에 입력된 데이터 신호 전압 Vd가 트랜지스터 Qn(5904)을 통해 화소 전극(5903)에 전송된다. TN 액정은, 일반적으로, 전압이 인가되지 않을 때 빛을 통과시키는 모드, 이른바 통상 화이트 모드(normally-white mode)에서 동작한다. 여기서 데이터 신호 Vd의 경우, TN 액정을 통한 광 투과율이 높은 전압이 수 필드에 걸쳐 인가된다. 수평 주사 기간이 완료되고 게이트 주사 전압 Vg가 로우 레벨이 될 때, 트랜지스터 Qn(5904)은 오프되고, 화소 전극(5903)에 전송된 데이터 신호는 축적 커패시터(5906) 및 액정의 용량 Cpix에 의해 유지된다. 이 때, 화소 전압 Vpix에 의해, 트랜지스터 Qn(5904)이 오프될 때, 피드 스루 전압(feed-through voltage)이라는 전압 시프트가 트랜지스터 Qn(5904)의 게이트와 소스간의 용량을 통해 발생한다. 도 61에서, 이것이 Vf1, Vf2 및 Vf3로 도시된다. 축적 커패시터(5906)의 값을 크게 설계함으로써, 이러한 전압 시프트 Vf1, Vf2, Vf3의 양을 작게 만들 수 있다. 게이트 주사 전압 Vg가 후속 필드 기간에서 다시 하이 레벨이 되고 트랜지스터 Qn(5904)이 선택될 때까지, 화소 전압 Vpix가 유지된다. 유지된 화소 전압 Vpix에 따라 TN 액정이 스위칭되며, 광 투과율 T1에 의해 도시된 바와 같이, 액정 투과광이 어두운 상태로부터 밝은 상태로 천이된다. 이 때, 도 61에 도시한 바와 같이, 유지 기간에 있어서, 화소 전압 Vpix는 각 필드에서 각각의 양 △V1, △V2, △V3만큼 약간 변동한다. 이것은 액정의 응답에 따른 것이며, 액정의 용량 변화에 기인한다. 통상, 이러한 변동을 가능한 한 작게 만들기 위해, 축적 커패시터(5906)은 화소 용량 Cpix보다 2 내지 3배 크게 설계된다. 상술한 바와 같이, TN 액정은 도 59에 도시한 화소 회로 구성에 의해 구동될 수 있다.
그러나, 도 61에 도시한 광 투과율의 변화에 의해 표시한 바와 같이, TN 액정의 응답 시간은 통상 30 내지 100 ms 정도로 크기 때문에, 고속으로 이동하는 물체가 표시되는 경우, 잔상(residual image)이 생기며 선명한 표시가 불가능하다는 문제가 있다. 그리고, TN 액정은 시야 각도가 좁다는 문제가 있다. 따라서, 최근, 고속 및 넓은 시야 각도를 제공하기 위해, 분극을 갖는 액정 재료 및 이러한 액정 재료를 사용하는 액정 표시 장치의 연구 및 개발이 활발히 행해지고 있다. 분극을 갖는 고속 액정의 등가 회로는, 도 62에 도시한 바와 같이, 직렬 접속된 저항 Rsp와 용량 Csp, 및 분극의 회전에 의해 변화하지 않는 고주파 화소 용량 Cpix가 병렬 접속되는 회로에 의해 표현될 수 있다. 등가 회로의 구성은 앞서 도 60에 도시한 TN 액정의 등가 회로의 구성과 동일하다. 그러나, 액정 응답 시간을 결정하는 저항 Rsp와 용량 Csp는 TN 액정에서와 상이하다. 따라서, 이들이 분극의 응답에 관여하는 성분임을 구별하기 위해, 별도의 도면으로서 도시한다.
이러한 분극을 갖는 액정 재료로서는, 예를 들어 강유전성 액정(ferroelectric liquid crystal), 반강유전성 액정(antiferroelectric liquid crystal), 무임계 반강유전성 액정(thresholdless antiferroelectric liquid crystal), 왜곡 나선형 강유전성 액정(distorted helix ferroelectric liquid crystal), 트위스티드 강유전성 액정(twisted ferroelectric liquid crystal), 단안정 강유전성 액정(monostable ferroelectric liquid crystal) 등이 있다. 이들 액정 재료 중에서, 특히 무임계 반강유전성 액정을 사용하는 액정 표시 장치는, 고속 및 넓은 시야 각도를 가질 뿐만 아니라, 예를 들어 "Japaneses Journal of Applied Physics", Volume 36 p. 720 (이하, "참고 문헌 1"이라 함)에 개시된 바와 같이, 도 59에 도시한 바와 같은 액티브 매트릭스형 구동을 이용함으로써, 계조 표시도 가능하다.
도 63은, 무임계 반강유전성 액정을 도 59에 도시한 종래의 화소 회로 구성에 의해 구동하는 경우에 대하여, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd 및 화소 전압 Vpix에 대한 타이밍 차트를 도시한다. 도 63에 도시한 바와 같이, 하이 레벨 VgH이 되는 수평 주사 기간의 게이트 주사 전압 Vg로 인해, 트랜지스터 Qn(5904)이 온이 되고, 신호선에 입력된 데이터 신호 전압 Vd가 트랜지스터 Qn(5904)을 통해 화소 전극(5903)에 전송된다. 무임계 반강유전성 액정은, 일반적으로, 전압이 인가되지 않을 때 빛을 통과시키지 않는 모드, 이른바 통상 블랙 모드(normally-black mode)에서 동작한다. 수평 주사 기간이 완료되고 게이트 주사 전압 Vg가 로우 레벨이 되는 경우, 트랜지스터 Qn(5904)이 오프되고, 화소 전극(5903)에 전송된 데이터 신호는 축적 커패시터(5906) 및 액정의 고주파 화소 용량 Cpix에 의해 유지된다. 이 때, 화소 전압 Vpix는, 트랜지스터 Qn(5904)이 오프가 될 때, 전술한 TN 액정을 구동하는 경우와 마찬가지로, 트랜지스터 Qn(5904)의 게이트와 소스간 용량을 경유하여 피드 스루 전압이라는 전압 시프트를 일으킨다. 그리고, 수평 주사 기간을 완료한 후, 고주파 용량 Cpix에 유지된 전하(electric load) 및 분극에 의한 용량 Csp에 유지된 전하의 재배분으로 인해, 화소 전압 Vpix는 도 63에 도시한 바와 같이 각 필드에서 각각의 양 △V1, △V2, △V3만큼 약간 변동한다. 참고 문헌 1에 개시된 구동 방법에서는, 이러한 전압 변동 후에 화소 전압 Vpix를 사용하는 계조 제어 구동 방법이 개시된다. 이 때, 도 63에서, 광 투과율은 T1으로 도시한 바와 같이 변화하며, 무임계 반강유전성 액정은 도 59에 도시한 화소 회로 구성의 수단에 의해 구동될 수 있다.
분극을 갖지 않는 고속 액정의 예로서, OCB 모드 액정을 사용하는 액정 표시 장치가 IRDC 97, p. L-66에 개시되어 있다. OCB 모드 액정은 TN 액정의 벤드 배향(bend orientation)을 이용하는 것이다. 종래의 TN 액정에 비해, 이것은 하나 또는 그 이상의 열(columns)을 고속으로 스위칭할 수 있다. 또한, 이축성의(bi-axial) 위상차 보상 필름을 병용함으로써, 넓은 시야 각도의 표시를 얻을 수 있다.
최근, 고속 액정, 예를 들면 강유전성 액정, OCB 모드 유전체 액정 등을 사용하는 시분할 구동 방식의 컬러 액정 표시 장치의 연구 개발이 활발하게 이루어지고 있다. 예를 들면, 일본 특허 공개 공보 평7-64051호에는, 강유전성 액정을 사용하는 시분할 구동 방식의 액정 표시 장치가 개시되어 있다. 또한, IDRC97의 37쪽에는, OCB 모드 액정을 사용하는 시분할 구동 방식의 컬러 액정 표시 장치가 개시되어 있다. 시분할 구동 방식의 액정 표시 장치에서는, 액정에 입사되는 광을 1 필드의 기간에 적색, 녹색, 청색으로 순차적으로 전환시킴으로써, 컬러 표시를 실현한다. 따라서, 적어도 1 필드 기간의 1/3 이하에 응답하는 고속 액정이 필요해진다. 시분할 구동 방식의 액정 표시 장치를 노트북 PC, 모니터 등의 직시형(direct viewing type) 액정 표시 장치에 적용하는 경우, 컬러 필터가 불필요해져, 액정 표시 장치의 저가격화를 도모할 수 있다. 또한, 프로젝터 장치에 적용한 경우에는, 3판형 액정 라이트 벌브(three plate type liquid crystal light bulb)와 마찬가지의 높은 개구율과, 컬러 표시를 단판(single plate)의 액정 표시 장치로 실현할 수 있다. 그러므로, 소형, 경량, 저가격, 고휘도의 액정 프로젝터장치를 제공할 수 있다.
이상 설명한 바와 같은 종래의 화소 구성 및 구동 방법에 의해, TN 액정, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 고속 TN 액정을 구동한 경우, 다음과 같은 문제가 발생한다.
전술한 바와 같이, TN 액정을 도 59에 도시한 화소 구성에 의해 구동한 경우, 도 61에 도시한 바와 같이, 화소 전압 Vpix는, 유지 기간에서의 액정 용량의 변화에 의해 △V1∼△V3의 전압 변동이 생긴다. 이 전압 변동의 양은 액정 분자가 동작하는 양에 의해 변화한다. 따라서, 동일한 데이터 신호를 기록하는 경우에도, 이전의 필드에서 기록된 데이터 신호에 의존하므로, 액정에 대해 본래 기록하고자 하는 전압을 유지 기간에 걸쳐 계속적으로 인가할 수 없다는 문제가 생긴다. 그 결과, 액정의 광 투과율은, 도 61의 T0로 도시된 곡선이 되어야 하지만, 실제로는, 전술한 바와 같이 T1으로 도시된 곡선이 된다. 그러므로, 정확한 계조 표시를 할 수 없다. 종래, 전압 변동 △V1∼△V3를 감소시키기 위해, 축적 커패시터를 크게 설계하는 해결 방법이 시도되었다. 그러나, 이 경우, 개구율이 작아진다는 문제가 생긴다.
또한, 분극을 갖는 강유전성 액정 또는 반강유전성 액정을 구동하는 경우에는, 도 63에 도시한 바와 같이, 화소 전압 Vpix는, 유지 기간에서의 분극 스위칭에 의해 △V1∼△V3과 같은 전압 변동이 생긴다. 이들 전압 변동은, 전술한 바와 같이, 고주파 용량 Cpix에 유지된 전하와, 분극으로 인해 용량 Csp에 유지된 전하의 재배분에 의한 것이다. 여기서, Csp는 Cpix에 비해 5∼100배 큰 값을 가진다. 그때문에, 전압 변동 △V1∼△V3는 1∼2 볼트를 초과하는 큰 값이 되어, 데이터 신호의 진폭을 크게 할 필요가 있다. 그 결과, 액정 표시 장치의 소비 전력이 커진다. 또한, 신호 처리 회로, 주변 구동 회로 및 화소 트랜지스터를 고내압화할 필요성이 생겨, 액정 표시 장치의 가격이 높아진다는 문제가 발생한다. 그리고, 이전의 필드에서 기록한 데이터 신호에 따라, 전압 변동 △V1∼△V3의 양이 변화하므로, 액정의 광 투과율은, 도 62의 T0로 도시되는 곡선이 되어야 하지만, 실제로는, 전술한 바와 같이 T1으로 도시되는 곡선이 되어, 각 필드마다 정확한 계조 표시를 할 수 없게 된다. 따라서, 시분할 구동 방식의 액정 표시 장치에 적용하는 경우, 색 재현성이 우수한 컬러 표시를 행할 수 없다.
상술한 분극을 갖는 액정 재료를 사용한 액정 표시 장치와 마찬가지의 문제가, OCB 모드 액정을 사용한 액정 표시 장치에서도 발생한다.
일본 특허 공개 공보 평7-64051호에는, 이들 문제를 해결하기 위해, 단결정 실리콘 트랜지스터를 사용한 액정 표시 장치가 개시되어 있다. 그러나, 일본 특허 공개 공보 평7-64051호의 도 18에 도시된 구성에서는, 소스 폴로워형(source follower type) 증폭기로서 동작하는 트랜지스터 Q2의 리셋이 행해지지 않는다는 문제가 있다. 그 때문에, 이전에 기록한 데이터 신호보다 낮은 전압의 데이터 신호가 입력되면, 트랜지스터 Q2는 오프 상태를 유지하여, 이 데이터 신호에 대응하는 전압을 출력할 수 없다. 또한, 일본 특허 공개 공보 평7-64051호의 도 18에 도시된 구성에서는, 데이터 신호가 화소 전극(10)에 출력된 후에 트랜지스터 Q2가 오프되므로, 그 후, 강유전성 액정의 분극 전류가 흐르면, 화소 전극의 전압이 변동되고 만다는 전술한 문제와 마찬가지의 문제가 발생한다.
본 발명의 목적은, TN 액정, 1분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간내에 응답하는 일부의 다른 고속 액정을 사용하는 액정 표시 장치에서, 상술된 전압 편차 △V1, △V2 및 △V3를 제거함으로써 소형의 경량, 높은 개구율, 고속, 고 시야, 높은 계조, 낮은 전력 소비 및 저렴한 액정 표시 장치를 제공하는 것이다.
상술된 문제점을 해결하기 위해, 본 발명의 제1 특징에 따른 액정 표시 장치에 있어서, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 MOS형 트랜지스터; 입력 전극이 상기 MOS형 트랜지스터의 소스 전극과 드레인 전극중의 다른 하나에 접속되고, 출력 전극이 화소 전극에 접속된 MOS형 아날로그 증폭기 회로; 및 상기 MOS형 아날로그 증폭기 회로의 입력 전극과 전압 보유 커패시터 전극 간에 형성된 전압 보유 커패시터를 포함한다.
바람직하게, 액정 표시 장치에서, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성된다.
더욱이, 바람직하게 액정 재료의 경우에, 네마틱 액정, 강유전형 액정, 반강유전성 액정, 무임계 반강유전형 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정이 사용된다.
본 발명의 제1 액정 표시 장치 구동 방법에 따르면, 본 발명의 제1 특징의 액정 표시 장치 구동 방법이 주사선 선택 기간에 MOS형 트랜지스터를 통해 전압 보유 커패시터에 데이타 신호를 저장시키는 단계; 및 주사선 선택 기간과 주사선 비선택 기간에 상기 저장된 데이타 신호에 대응하는 신호를 상기 MOS형 아날로그 증폭기 회로를 통해 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제2 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 소스 전극과 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되고, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 p형 MOS 트랜지스터; 상기 p형 MOS 트랜지스터의 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항을 구비한다.
본 발명의 제3 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되고, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터; 상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 전압 조정 가능 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터를 포함한다.
본 발명의 제4 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되고, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터; 상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터를 포함한다.
본 발명의 제5 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 다른 하나가 상기 주사선에 접속된 제1 p형 MOS 트랜지스터; 상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터를 포함한다.
본 발명의 제2 특징의 액정 표시 장치에 따르면, 바람직하게 저항값은 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다. 더욱이, 바람직하게 상기 저항은 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성된다.
본 발명의 제3 내지 제5 특징에 따르면, 바람직하게 제2 p형 MOS 트랜지스터의 소스-드레인 저항값은 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다. 더욱이, 바람직하게 상기 MOS형 트랜지스터 회로는 박막 트랜지스터를 집적함으로써 형성된다. 더욱이, 또한 만일 액정 재료가 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되면 바람직하다.
본 발명의 제2 내지 제5 특징의 액정 표시 장치의 구동 방법에 따르면, 본 발명의 제2 액정 표시 장치 구동 방법이 상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계; 주사선 선택 기간에, 주사 펄스 신호를 이용하여 n형 MOS 트랜지스터를 통해 데이타 신호를 전압 보유 커패시터에 저장시키고, 주사선 선택 기간에 상기 p형 MOS 트랜지스터 또는 제1 p형 MOS 트랜지스터를 통해 화소 전극에 상기 주사 펄스 신호를 전달함으로써, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 재설정하는 단계; 및 상기 주사선 선택 기간의 종료후, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호들을 화소 전극에 기록하는 단계를 포함한다.
본 발명의 제6 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 n형 MOS 트랜지스터; 상기 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항을 포함한다.
본 발명의 제7 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터; 상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터를 포함한다.
본 발명의 제8 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터; 상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터를 포함한다.
본 발명의 제9 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터; 상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터를 포함한다.
본 발명의 제6 특징의 액정 표시 장치에 따르면, 바람직하게 저항값은 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다. 더욱이, 또한 만일 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되면 바람직하다.
본 발명의 제7 내지 제9 특징에 따르면, 바람직하게 제2 n형 MOS 트랜지스터의 소스-드레인 저항값은 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다.
본 발명의 제6 내지 제9 특징에 따르면, 바람직하게 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성된다. 더욱이, 또한 만일 액정 재료가 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되면 바람직하다.
또한, 본 발명의 제6 내지 제9 특징에 따른 액정 표시 장치의 구동 방법에 따르면, 본 발명에 따른 제3 액정 표시 장치 구동 방법이 상기 데이타 신호의 최소 전압보다 낮은 전압을 전압 보유 커패시터 전극에 공급하는 단계; 주사선 선택 기간에, 주사 펄스 신호를 이용하여 p형 MOS 트랜지스터를 통해 데이타 신호를 전압 보유 커패시터에 저장시키고, n형 MOS 트랜지스터 또는 제1 n형 MOS 트랜지스터를 통해 상기 주사 펄스 신호를 화소 전극에 전달함으로써 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 재설정하는 단계; 및 상기 주사선 선택 기간의 종료후, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제10 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 N번째 주사선 (여기서, N은 2이상의 정수)에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 p형 MOS 트랜지스터; 상기 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 상기 화소 전극과 상기 전압 보유 커패시터 전극에 접속된 저항를 포함한다.
본 발명의 제11 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 N번째 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터; 상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터를 포함한다.
본 발명의 제12 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 N번째 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터; 상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터를 포함한다.
본 발명의 제13 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 N번째 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터; 상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터를 포함한다.
본 발명의 제10 특징의 액정 표시 장치에 따르면, 바람직하게, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다. 더욱이, 또한 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되면 바람직하다.
본 발명의 제11 특징의 액정 표시 장치에 따르면, 바람직하게 상기 제2 p형 MOS 트랜지스터의 상기 소스와 드레인 간의 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다.
본 발명의 제10 내지 제13 특징의 액정 표시 장치에 따르면, 바람직하게, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성된다. 더욱이, 또한 상기 액정 재료가 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되면 바람직하다.
본 발명의 제10 내지 제13 특징에 따른 액정 표시 장치의 구동 방법에 따르면, 본 발명에 따른 제4 액정 표시 장치 구동 방법이 데이타 신호의 최대 전압보다 높은 전압을 전압 보유 커패시터 전극에 공급하는 단계; 이전 선의 주사선 선택 기간에서, MOS 트랜지스터 또는 제1 p형 MOS 트랜지스터를 통해 상기 이전 선의 주사 펄스 신호를 상기 화소 전극에 전달함으로써 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 재설정하는 단계; 및 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하며, 또한 상기 주사선 선택 기간의 완료후에 계속해서, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 상기 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제14 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 N번째 주사선 (여기서, N은 2이상의 정수)에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 n형 MOS 트랜지스터; 상기 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항를 포함한다.
본 발명의 제15 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 N번째 주사선 (여기서, N은 2이상의 정수)에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터; 상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터를 포함한다.
본 발명의 제16 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 N번째 주사선 (여기서, N은 2이상의 정수)에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터; 상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터를 포함한다.
본 발명의 제17 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 N번째 주사선 (여기서, N은 2이상의 정수)에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터; 상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터를 포함한다.
본 발명의 제14 특징의 액정 표시 장치에 따르면, 바람직하게, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다. 더욱이, 또한 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되면 바람직하다.
본 발명의 제15 특징의 액정 표시 장치에 따르면, 바람직하게 상기 제2 n형 MOS 트랜지스터의 상기 소스와 드레인 간의 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다.
본 발명의 제14 내지 제17 특징의 액정 표시 장치에 따르면, 바람직하게, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성된다. 더욱이, 또한 상기 액정 재료가 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되면 바람직하다.
본 발명의 제14 내지 제17 특징에 따른 액정 표시 장치 구동 방법에 따르면,본 발명에 따른 제5 액정 표시 장치 구동 방법이 상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계; 이전 선의 주사선 선택 기간에서, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 이전 선의 주사 펄스 신호를 상기 화소 전극에 전달함으로써 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 재설절하는 단계; 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 p형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계; 및 상기 주사선 선택 기간의 완료후, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제18 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 p형 MOS 트랜지스터; 상기 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항를 포함한다.
본 발명의 제19 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터; 상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터를 포함한다.
본 발명의 제20 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터; 상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터를 포함한다.
본 발명의 제21 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터; 게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터; 상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터를 포함한다.
본 발명의 제18 특징의 액정 표시 장치에 따르면, 바람직하게 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다. 더욱이, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되면 바람직하다.
본 발명의 제19 내지 제21 특징의 액정 표시 장치에 따르면, 바람직하게 상기 제2 p형 MOS 트랜지스터의 상기 소스와 드레인 간의 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다.
본 발명의 제18 내지 제21 특징의 액정 표시 장치에 따르면, 바람직하게 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성된다. 더욱이, 또한 상기 액정 재료는 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되면 바람직하다.
본 발명의 제18 내지 제21 특징에 따른 액정 표시 장치의 구동 방법에 따르면, 본 발명의 제6 액정 표시 장치 구동 방법이 상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계; 상기 주사선 선택 기간 이전의 시간에, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 재설정하는 단계; 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계; 및 상기 주사선 선택 기간의 완료후, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 상기 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제18 내지 제21 특징에 따른 액정 표시 장치의 구동 방법에 따르면, 본 발명의 제7 액정 표시 장치 구동 방법이 상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계; 상기 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 재설정하는 단계; 및 상기 주사선 선택 기간의 완료후, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 제22 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 n형 MOS 트랜지스터; 상기 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항를 포함한다.
본 발명에 따른 제23 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터; 상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터를 포함한다.
본 발명에 따른 제24 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터; 상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터를 포함한다.
본 발명에 따른 제25 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터; 게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터; 상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터를 포함한다.
본 발명에 따른 제22 특징의 액정 표시 장치에 따르면, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다. 더욱이, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되면 바람직하다.
본 발명에 따른 제23 내지 제25 특징의 액정 표시 장치에 따르면, 바람직하게 상기 제2 n형 MOS 트랜지스터의 상기 소스와 드레인 간의 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다.
본 발명에 따른 제22 내지 제25 특징의 액정 표시 장치에 따르면, 바람직하게 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성된다. 더욱이, 또한, 상기 액정 재료가 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되면 바람직하다.
본 발명의 제22 내지 제25 특징에 따른 액정 표시 장치의 구동 방법에 따르면, 본 발명의 제8 액정 표시 장치 구동 방법이 상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계; 주사선 선택 기간 이전의 시간에, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 재설정하는 단계; 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계; 및 상기 주사선 선택 기간의 완료후, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 상기 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제22 내지 제25 특징에 따른 액정 표시 장치의 구동 방법에 따르면, 본 발명의 제9 액정 표시 장치 구동 방법이 상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계; 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 p형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 재설정하는 단계; 및 상기 주사선 선택 기간의 완료후, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 제26 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 n형 MOS 트랜지스터; 게이트 전극이 상기 제1 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 n형 MOS 트랜지스터; 상기 제2 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항를 포함한다.
본 발명에 따른 제27 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 n형 MOS 트랜지스터; 게이트 전극이 상기 제1 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 n형 MOS 트랜지스터; 상기 제2 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 n형 MOS 트랜지스터를 포함한다.
본 발명에 따른 제28 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 n형 MOS 트랜지스터; 게이트 전극이 상기 제1 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 n형 MOS 트랜지스터; 상기 제2 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 n형 MOS 트랜지스터를 포함한다.
본 발명에 따른 제29 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 n형 MOS 트랜지스터; 게이트 전극이 상기 제1 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 n형 MOS 트랜지스터; 상기 제2 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 n형 MOS 트랜지스터를 포함한다.
본 발명에 따른 제26 특징의 액정 표시 장치에 따르면, 바람직하게 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다. 더욱이, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되면 바람직하다.
본 발명에 따른 제27 내지 제29 특징의 액정 표시 장치에 따르면, 바람직하게 상기 제3 n형 MOS 트랜지스터의 상기 소스와 드레인 간의 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다.
본 발명에 따른 제26 내지 제29 특징의 액정 표시 장치에 따르면, 바람직하게 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성된다. 더욱이, 또한 상기 액정 재료가 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되면 바람직하다.
본 발명의 제26 내지 제29 특징에 따른 액정 표시 장치 구동 방법에 따르면, 본 발명에 따른 제10 액정 표시 장치 구동 방법이 상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계; 주사선 선택 기간 이전의 시간에, 상기 제2 n형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 제2 n형 MOS 트랜지스터를 재설정하는 단계; 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 제1 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 제2 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계; 및 상기 주사선 선택 기간의 완료후, 상기 제2 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제26 내지 제29 특징에 따른 액정 표시 장치의 방법에 따르면, 본 발명의 제11 액정 표시 장치 구동 방법이 상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계; 상기 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 제1 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 제2 n형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 제2 n형 MOS 트랜지스터를 재설정하는 단계; 및 상기 주사선 선택 기간의 완료후, 상기 제2 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 제30 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 p형 MOS 트랜지스터; 게이트 전극이 상기 제1 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 p형 MOS 트랜지스터; 상기 제2 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항를 포함한다.
본 발명에 따른 제31 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극이 신호선에 접속된 제1 p형 MOS 트랜지스터; 게이트 전극이 상기 제1 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 p형 MOS 트랜지스터; 상기 제2 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 p형 MOS 트랜지스터를 포함한다.
본 발명에 따른 제32 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 p형 MOS 트랜지스터; 게이트 전극이 상기 제1 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 p형 MOS 트랜지스터; 상기 제2 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 p형 MOS 트랜지스터를 포함한다.
본 발명에 따른 제33 특징의 액정 표시 장치에 따르면, 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서, 상기 MOS형 트랜지스터 회로가 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 p형 MOS 트랜지스터; 게이트 전극이 상기 제1 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 p형 MOS 트랜지스터; 상기 제2 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및 게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 p형 MOS 트랜지스터를 포함한다.
본 발명에 따른 제30 특징의 액정 표시 장치에 따르면, 바람직하게 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다. 더욱이, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되면 바람직하다.
본 발명에 따른 제31 내지 제33 특징의 액정 표시 장치에 따르면, 바람직하게 상기 제3 p형 MOS 트랜지스터의 상기 소스와 드레인 간의 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정된다.
본 발명에 따른 제30 내지 제33 특징의 액정 표시 장치에 따르면, 바람직하게 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성된다. 더욱이, 또한 상기 액정 재료가 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되면 바람직하다.
본 발명의 제30 내지 제33 특징에 따른 액정 표시 장치 구동 방법에 따르면, 본 발명의 제12 액정 표시 장치 구동 방법이 상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계; 주사선 선택 기간 이전의 시간에, 상기 제2 p형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 제2 p형 MOS 트랜지스터를 재설정하는 단계; 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 제1 p형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 제2 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계; 및 상기 주사선 선택 기간의 완료후, 상기 제2 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 상기 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제30 내지 제33 특징에 따른 액정 표시 장치 구동 방법에 따르면,본 발명의 제13 액정 표시 장치 구동 방법이 상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계; 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 제1 p형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 제2 p형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 제2 p형 MOS 트랜지스터를 재설정하는 단계; 및 상기 주사선 선택 기간의 완료후, 상기 제2 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 그 구성은 본 발명의 제1 내지 제33 특징의 액정 표시 장치들중의 어느 하나를 사용하여, 한 프레임 기간에 입사광의 컬러를 전환하면서 구동함으로써 컬러 표시를 수행하는, 시분할 구동 방식을 갖는 액정 표시 장치이다.
도 1은 본 발명의 액정 표시 장치의 제1 실시예를 도시한 다이어그램.
도 2는 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 3은 본 발명의 액정 표시 장치의 제2 실시예를 도시한 다이어그램.
도 4는 본 발명의 액정 표시 장치를 구성하는 저항의 구조를 도시한 다이어그램.
도 5는 본 발명의 액정 표시 장치를 구성하는 저항의 구조를 도시한 다이어그램.
도 6은 본 발명의 액정 표시 장치를 구성하는 저항의 구조를 도시한 다이어그램.
도 7은 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 8은 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 9는 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 10은 본 발명의 액정 표시 장치의 제3 실시예를 도시한 다이어그램.
도 11은 본 발명의 액정 표시 장치를 구성하는 MOS형 트랜지스터의 동작점을 도시한 다이어그램.
도 12는 본 발명의 액정 표시 장치의 제4 실시예를 도시한 다이어그램.
도 13은 본 발명의 액정 표시 장치의 제5 실시예를 도시한 다이어그램.
도 14는 본 발명의 액정 표시 장치를 구성하는 MOS형 트랜지스터의 동작점을 도시한 다이어그램.
도 15는 본 발명의 액정 표시 장치의 제6 실시예를 도시한 다이어그램.
도 16은 본 발명의 액정 표시 장치를 구성하는 저항의 구조를 도시한 다이어그램.
도 17은 본 발명의 액정 표시 장치를 구성하는 저항의 구조를 도시한 다이어그램.
도 18은 본 발명의 액정 표시 장치를 구성하는 저항의 구조를 도시한 다이어그램.
도 19는 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 20은 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 21은 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 22는 본 발명의 액정 표시 장치의 제7 실시예를 도시한 다이어그램.
도 23은 본 발명의 액정 표시 장치를 구성하는 MOS형 트랜지스터의 동작점을 도시한 다이어그램.
도 24는 본 발명의 액정 표시 장치의 제8 실시예를 도시한 다이어그램.
도 25는 본 발명의 액정 표시 장치의 제9 실시예를 도시한 다이어그램.
도 26은 본 발명의 액정 표시 장치를 구성하는 MOS형 트랜지스터의 동작점을도시한 다이어그램.
도 27은 본 발명의 액정 표시 장치의 제10 실시예를 도시한 다이어그램.
도 28은 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 29는 본 발명의 액정 표시 장치의 제11 실시예를 도시한 다이어그램.
도 30은 본 발명의 액정 표시 장치의 제12 실시예를 도시한 다이어그램.
도 31은 본 발명의 액정 표시 장치의 제13 실시예를 도시한 다이어그램.
도 32는 본 발명의 액정 표시 장치의 제14 실시예를 도시한 다이어그램.
도 33은 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 34는 본 발명의 액정 표시 장치의 제15 실시예를 도시한 다이어그램.
도 35는 본 발명의 액정 표시 장치의 제16 실시예를 도시한 다이어그램.
도 36은 본 발명의 액정 표시 장치의 제17 실시예를 도시한 다이어그램.
도 37은 본 발명의 액정 표시 장치의 제18 실시예를 도시한 다이어그램.
도 38은 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 39는 본 발명의 액정 표시 장치의 제19 실시예를 도시한 다이어그램.
도 40은 본 발명의 액정 표시 장치의 제20 실시예를 도시한 다이어그램.
도 41은 본 발명의 액정 표시 장치의 제21 실시예를 도시한 다이어그램.
도 42는 본 발명의 액정 표시 장치의 제22 실시예를 도시한 다이어그램.
도 43은 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 44는 본 발명의 액정 표시 장치의 제23 실시예를 도시한 다이어그램.
도 45는 본 발명의 액정 표시 장치의 제24 실시예를 도시한 다이어그램.
도 46은 본 발명의 액정 표시 장치의 제25 실시예를 도시한 다이어그램.
도 47은 본 발명의 액정 표시 장치의 제26 실시예를 도시한 다이어그램.
도 48은 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 49는 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 50은 본 발명의 액정 표시 장치의 제27 실시예를 도시한 다이어그램.
도 51은 본 발명의 액정 표시 장치의 제28 실시예를 도시한 다이어그램.
도 52는 본 발명의 액정 표시 장치의 제29 실시예를 도시한 다이어그램.
도 53은 본 발명의 액정 표시 장치의 제30 실시예를 도시한 다이어그램.
도 54는 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 55는 본 발명의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 56은 본 발명의 액정 표시 장치의 제31 실시예를 도시한 다이어그램.
도 57은 본 발명의 액정 표시 장치의 제32 실시예를 도시한 다이어그램.
도 58은 본 발명의 액정 표시 장치의 제33 실시예를 도시한 다이어그램.
도 59는 종래의 액정 표시 장치의 구성을 도시한 다이어그램.
도 60은 액정의 등가 회로를 도시한 다이어그램.
도 61은 종래의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
도 62는 액정의 등가 회로를 도시한 다이어그램.
도 63은 종래의 액정 표시 장치의 구동 방법을 예시한 다이어그램.
<도면의 주요 부분에 대한 부호의 설명>
101 : 주사선
102 : 신호선
105 : 전압 보유 커패시터 전극
106 : 전압 보유 커패시터
107 : 화소 전극
108 : 대향 전극
109 : 액정
301 : n형 MOS 트랜지스터 Qn
302 : p형 MOS 트랜지스터 Qp
303 : 저항 RL
다음으로, 도면을 참조하여 본 발명의 제1 실시예를 상세히 설명한다. 도 1은 본 발명의 액정 표시 장치의 제1 실시예를 도시한 다이어그램이다. 도시한 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사선(101)에 접속되고, 소스 전극과 드레인 전극 중의 하나가 신호선(102)에 접속되는 MOS형 트랜지스터 Qn(103); 입력 전극이 트랜지스터 Qn(103)의 소스 전극과 드레인 전극 중의 다른 하나에 접속되고, 출력 전극이 화소 전극(107)에 접속되는 아날로그 증폭기 회로(104); 아날로그 증폭기 회로(104)의 입력 전극과 전압 보유 커패시터 전극(105)간에 형성된 전압 보유 커패시터(106); 및 화소 전극(107)과 대향 전극(108)간에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서, MOS형 트랜지스터 Qn(103) 및 아날로그 증폭기 회로(104)는 p-SiTFT로 구성된다. 또한, 아날로그 증폭기 회로(104)의 이득은 1로 설정된다.
다음에, 도 2를 참조하여, 이러한 화소 구성을 사용하는 액정 표시 장치의 구동 방법을 설명한다. 도 2는, 도 1에 도시한 화소 구성에 의해, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정 등의 고속 액정을 구동한 경우의, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, 증폭기 입력 전압 Va, 및 화소 전압 Vpix의 타이밍 차트, 및 액정의 광 투과율의 변화를 도시한 것이다. 여기서, 액정은, 전압 무인가 시에 어두운 상태가 되는, 이른바 통상 블랙 모드에서 동작하는 예를 나타내고 있다. 도시한 바와 같이, 게이트 주사 전압 Vg가 수평 주사 기간에 하이 레벨 VgH가 됨으로써, 트랜지스터(103)는 온 상태가 되며, 신호선에 입력되고 있는 데이터 신호 Vd가 트랜지스터(103)를 경유하여 아날로그 증폭기 회로(104)의 입력 전극에 전송된다. 수평 주사 기간이 종료하고, 게이트 주사 전압 Vg가 로우 레벨이 되면, 트랜지스터 Qn(103)은 오프 상태가 되고, 아날로그 증폭기 회로의 입력 전극에 전송된 데이터 신호는 전압 보유 커패시터(105)에 의해 유지된다. 이 때, 증폭기 입력 전압 Va는, 트랜지스터 Qn(103)이 오프 상태가 되는 시각에서, 트랜지스터 Qn(103)의 게이트와 소스간의 용량을 경유하여 피드 스루 전압이라는 전압 시프트를 일으킨다. 도 2에, Vf1, Vf2, Vf3로 도시된다. 이 전압 시프트 Vf1∼Vf3의 양은, 전압 보유 커패시터(105)의 값을 크게 설계함으로써 작게 할 수 있다. 게이트 주사 전압 Vg가 다음의 필드 기간에 다시 하이 레벨이 되며 트랜지스터 Qn(103)이 선택될 때까지, 증폭기 입력 전압 Va가 유지된다. 아날로그 증폭기 회로(104)는, 다음의 필드 기간에서 증폭기 입력 전압이 변화할 때까지의 동안, 그 유지된 증폭기 입력 전압 Va에 대응하는 아날로그 계조 전압을 출력할 수 있다. 이 경우, 수평 주사 기간 종료 후에도 화소 전극(107)은 아날로그 증폭기 회로(104)에 의해 구동되므로, 종래 기술에서 설명한 바와 같은 액정의 응답에 수반하는 화소 전압 Vpix의 변동을 없앨 수 있다. 그 결과, 도 2의 화소 전압 Vpix의 파형으로 나타낸 바와 같이, 1 필드 기간에 걸쳐 원하는 전압을 액정에 인가할 수 있으며, 액정 광 투과율로 도시된 바와 같이, 각각의 1 필드마다 원하는 계조를 얻을 수 있게 된다
상기 실시예에서, MOS형 트랜지스터 Qn(103) 및 아날로그 증폭기 회로(104)는, p-SiTFT로 형성한다고 설명하였다. 그러나, a-SiTFT, 카드뮴 셀렌(cadmium-selenium) 박막 트랜지스터 (이하, "CdSeTFT"라 함) 등의 다른 박막 트랜지스터로 형성해도 좋다. 또, 이들을 단결정 실리콘 트랜지스터로 형성해도 좋다. 또한, 상기 실시예에서는, 화소 선택 스위치로서 n형 MOS 트랜지스터를 채용하고 있다. 그러나, p형 MOS 트랜지스터를 채용해도 좋다. 이 경우, 게이트 주사 신호로서, 선택 시에 로우 레벨, 비선택 시에 하이 레벨이 되는 펄스 신호를 입력한다. 또한, 상기 실시예에서는, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 액정 등의 고속 액정을 구동하는 경우에 대해 설명하였다. 그러나, 1 필드 기간 내에 완전히 응답하지 않는 TN 액정 등의 다른 액정을구동하는 경우에도, 보다 정확한 계조 표시를 실현할 수 있다는 마찬가지의 효과를 얻을 수 있다.
이상 설명한 제1 실시예의 액정 표시 장치 및 그 구동 방법을, 1 필드 (1 프레임) 기간에 입사하는 광의 색을 전환하여 컬러 표시를 행하는 시분할 구동 방식의 액정 표시 장치에 적용한 바, 색 재현성이 좋고, 고 계조 표시를 실현할 수 있었다. 이것은, 본 발명의 액정 표시 장치가, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동한 경우에도, 액정의 응답에 수반하는 화소 전압의 변동이 발생하지 않고, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 행할 수 있다는 특징에 따른 것이다. 이 때, 액정 재료로서, 무임계 반강유전성 액정을 사용한다.
다음에, 본 발명의 제2 실시예에 대해 도면을 참조하여 상세히 설명한다. 도 3은 본 발명의 액정 표시 장치의 제2 실시예를 도시한 다이어그램이다. 도시한 바와 같이, 본 발명의 액정 표시 장치는; 게이트 전극이 주사선(101)에 접속되고, 소스 전극과 드레인 전극 중의 하나가 신호선(102)에 접속되는 n형 MOS형 트랜지스터 Qn(301); 게이트 전극이 n형 MOS 트랜지스터 Qn(301)의 소스 전극과 드레인 전극 중의 다른 하나에 접속되고, 소스 전극과 드레인 전극 중의 하나가 주사선(101)에 접속되며, 소스 전극과 드레인 전극 중의 다른 하나가 화소 전극(107)에 접속되는 p형 MOS 트랜지스터 Qp(302); p형 MOS 트랜지스터(302)의 게이트 전극과 전압 보유 커패시터 전극(105)간에 형성된 전압 보유 커패시터(106); 화소 전극(107)과 전압 보유 커패시터 전극(105)간에 접속되는 저항 RL(303); 및 화소 전극(107)과 대향 전극(108)간에서 스위칭되는 액정(109)으로 구성되어 있다. 여기서, n형 MOS형 트랜지스터 Qn(301) 및 p형 MOS 트랜지스터 Qp(302)는 p-SiTFT로 구성되어 있다.
또한, 저항 RL(303)의 값은, 액정의 응답 시상수를 정하는 저항 성분의 값 이하로 설정된다. 즉, 도 60, 도 62에 도시한 액정 등가 회로에서의 저항 Rr, Rsp와, 저항 RL(303)은 다음의 관계에 있다.
예를 들면, 저항 Rsp가 5 GΩ인 경우에는, 저항 RL은 1 GΩ 정도의 값으로 설정된다. 통상의 반도체 집적 회로에서는 사용되지 않는 1 GΩ이라는 큰 저항은, 반도체 박막이나, 혹은 불순물 도핑된 반도체 박막으로 형성된다.
도 4는, 저항 RL을 저농도로 도핑된 p형 반도체 박막 (p-)으로 형성한 경우의 구조예를 도시한 것이다. 도 4에는, p형 p-SiTFT(402)의 구조도 도시하고 있다. 도시한 바와 같이, p형 p-SiTFT(402)의 소스 전극과 드레인 전극 중의 하나는 주사선(405)에 접속되어 있고, 다른 하나는 화소 전극(107)에 접속되어 있다. 여기서, 저항을 형성하는 p-층(404) 부분은, 수학식 1로 나타낸 조건을 만족시키도록, 불순물 도핑의 양, 및 길이와 폭이 설계되어 있다. 또한, p형 p-SiTFT(402)는, 고내압화를 위해 LDD (lightly doped drain) 구조로 되어 있다. 공정을 간략화하기 위해, p-SiTFT(402)의 LDD를 형성하는 단계와, 저항 RL(p-)을 형성하는 단계를 동시에 행하고 있다.
다음에, 저항 RL을 불순물이 도핑되어 있지 않은 반도체 박막 (i층)(501)으로 형성한 예를 도 5에 도시한다. 여기서, 저항을 형성하는 i층(501)의 길이와 폭은 수학식 1을 만족시키도록 설계된다. 또한, i층(501)을 저항(RL)으로서 사용하는 경우에는, 도시한 바와 같이, p형 p-SiTFT(402)의, 화소 전극(107)에 접속되는 측의 소스 드레인 전극 (p+)(403)과 저항 RL(i층)(501)간에, p형으로 저농도로 도핑된 p-층(404)을 형성해 둔다. p+층과 i층을 접촉시키면, 대단히 높은 쇼트키 저항(short key resistance)이 형성되며, 수학식 1을 만족시키는 저항을 작은 면적으로 형성할 수 없게 되기 때문이다. 마찬가지로, 전압 보유 커패시터 전극(105)에 접속된 p+ 전극(403)과 i층(501)간에는 p-층(404)이 형성되어 있다.
다음에, 저항 RL을, 저농도로 도핑된 n형 반도체 박막 (n-)으로 형성한 경우의 예를 도 6에 도시한다. 여기서, 저항을 형성하는 n-층 (602)의 부분은, 수학식 1로 나타낸 조건을 만족시키도록, 불순물 도핑의 양, 및 길이와 폭이 설계되어 있다. p형 p-SiTFT(402)의 소스 드레인 전극 (p+층)(403)과 n-층(602)을 접속하는 경우에는, 도시한 바와 같이, P+층(403)과 n+층(601)을 금속층(406)을 거쳐 접속하며, 그 n+층(601)을 n-층(602)에 접촉시킨다.
이상, 도 3에 도시한 저항 RL을 반도체 박막 또는 불순물 도핑된 반도체 박막으로 형성하는 경우에 대해 설명하였다. 그러나, 수학식 1을 만족시키는 저항이면, 다른 재료를 적용해도 좋다.
이하, 도 3에 도시한 화소 구성을 이용한 액정 표시 장치의 구동 방법에 대해 설명한다. 도 7은, 도 3에 도시한 화소 구성에 의해, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정 등의 고속 액정을 구동한 경우의, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, p형 MOS 트랜지스터 Qp(302)의 게이트 전압 Va, 화소 전압 Vpix의 타이밍 차트, 및 액정의 광 투과율의 변화를 도시한 것이다. 여기서, 액정은, 전압 무인가 시에 어두운 상태가 되는, 통상 블랙 모드로 동작하는 예를 도시하고 있다. 도시한 바와 같이, 게이트 주사 전압 Vg이 수평 주사 기간에 하이 레벨 VgH가 됨으로써, n형 MOS 트랜지스터 Qn(301)은 온 상태가 되며, 신호선에 입력되고 있는 데이터 신호(Vd)가 n형 MOS 트랜지스터 Qn(301)을 경유하여 p형 MOS 트랜지스터 Qp(302)의 게이트 전극에 전송된다. 한편, 수평 주사 기간에, 게이트 주사 전압 VgH가 p형 MOS 트랜지스터 Qp(302)를 경유하여 전송됨으로써 화소 전극(107)이 리셋 상태가 된다. 여기서, 다음에 설명하는 바와 같이, 수평 주사 기간이 종료한 후, p형 MOS 트랜지스터 Qp(302)는 소스 폴로워형 아날로그 증폭기로서 동작한다. 그러나, 수평 주사 기간에 화소 전압 Vpix가 VgH가 됨으로써, p형 MOS 트랜지스터 Qp(302)의 리셋이 동시에 행해진다.
수평 주사 기간이 종료하고, 게이트 주사 전압 Vg가 로우 레벨이 되면, n형 MOS 트랜지스터 Qn(301)이 오프 상태가 되며, p형 MOS 트랜지스터 Qp(302)의 게이트 전극에 전송된 데이터 신호는 전압 보유 커패시터(105)에 의해 유지된다. 이 때, p형 MOS 트랜지스터의 게이트 입력 전압 Va는, n형 MOS 트랜지스터 Qn(301)이 오프 상태가 되는 시각에서, n형 MOS 트랜지스터 Qn(301)의 게이트와 소스간 용량을 경유하여 피드 스루 전압이라는 전압 시프트를 일으킨다. 도 7에는, Vf1∼Vf3로 도시되어 있다. 이 전압 시프트 Vf1∼Vf3의 양은, 전압 보유 커패시터(105)의 값을 크게 설계함으로써 작게 할 수 있다. p형 MOS 트랜지스터 Qp(302)의 게이트 입력 전압 Va는, 다음의 필드 기간에서 다시 게이트 주사 전압 Vg가 하이 레벨이 되고, n형 MOS 트랜지스터 Qn(301)이 선택될 때까지 유지된다. 한편, p형 MOS 트랜지스터 Qp(302)는, 수평 주사 기간에서의 리셋의 완료 시, 화소 전극(107)을 소스 전극으로 한 소스 폴로워형 아날로그 증폭기로서 동작한다. 이 때, p형 MOS 트랜지스터 Qp(302)를 아날로그 증폭기로서 동작시키기 위해, 전압 보유 커패시터 전극(105)에는 적어도 (Vdmax-Vtp)보다 높은 전압이 공급된다. 여기서, Vdmax는 데이터 신호 전압 Vd의 최대값이고, Vtp는 p형 MOS 트랜지스터 Qp(302)의 임계값 전압이다. p형 MOS 트랜지스터 Qp(302)는, 다음의 필드에서 게이트 주사 전압이 VgH가 되어 리셋이 행해질 때까지의 기간 동안, 그 유지된 게이트 입력 전압 Va에 대응하는 아날로그 계조 전압을 출력할 수 있다. 이 출력 전압은, p형 MOS 트랜지스터의 트랜스컨덕턴스(transconductance) gmp와 저항 RL(303)의 값에 따라 변하지만, 대략 다음과 같이 표시된다.
여기서, Vtp는 통상 네거티브값이므로, 도 7에 도시한 바와 같이, 화소 전압 Vpix는 Va보다 p형 MOS 트랜지스터 Qp(302)의 임계값 전압의 절대값만큼 높은 전압이 된다. 이와 같이, 종래 기술에서 설명한 바와 같은 액정의 응답에 수반하는 화소 전압 Vpix의 변동을 없앨 수 있게 되어, 도 7의 액정 광 투과율로 도시되는 바와 같이, 각각의 1 필드마다 원하는 계조를 얻을 수 있게 된다.
또한, 본 발명의 액정 표시 장치에서는, 아날로그 증폭기로서 동작하는 p형 MOS 트랜지스터 Qp(302)의 전원 및 리셋 전원으로서 주사 전압을 이용함과 함께, 증폭기의 리셋을 p형 MOS 트랜지스터 Qp(302) 자체로 행하는 구성으로 되어 있다. 따라서, 전원선, 리셋 전원선, 리셋 스위치 등의 배선과 회로가 불필요하게 된다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있으며, 고 개구율화를 도모하는 데에 현저한 효과를 얻을 수 있다.
또한, 상기 실시예에서는, n형 MOS형 트랜지스터 Qn(301) 및 p형 MOS 트랜지스터 Qp(302)는 p-SiTFT로 구성한다고 설명하였다. 그러나, a-SiTFT, CdSeTFT 등의 다른 박막 트랜지스터로 구성해도 좋다. 또, 단결정 실리콘 트랜지스터로 구성해도 좋다.
다음에, 도 3에 도시한 본 발명의 액정 표시 장치를 이용하여 TN 액정을 구동하는 방법에 대해 설명한다. 도 8은, 이 경우의 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, p형 MOS 트랜지스터 Qp(302)의 게이트 전압 Va, 화소 전압 Vpix의 타이밍 차트, 및 액정의 광 투과율의 변화를 도시한 것이다. 여기서, 액정은, 전압 무인가 시에 밝은 상태가 되는, 통상 화이트 모드로 동작하는 예를 나타내고 있다. 또한, 데이터 신호 Vd로서, 수 필드에 걸쳐 밝은 상태를 만드는 신호 전압을 인가한 예를 나타내고 있다. 구동 방법은 전술한 도 7에서 도시한 것과 동일하다. TN 액정은, 응답 시간이 수십 ms∼100 ms 정도이므로, 도 8에 도시한 바와 같이수 필드에 걸쳐 밝은 상태로 천이되어 간다. 그 동안, TN 액정의 분자가 스위칭함에 따라 액정 용량이 변화한다. 종래의 액정 표시 장치에서는, 전술한 도 61에 도시한 바와 같이, 화소 전압 Vpix가 변동하기 때문에, 본래의 액정 광 투과율 T0를 얻을 수 없다. 이에 반해, 본 발명의 액정 표시 장치에서는, p형 MOS 트랜지스터 Qp(302)가 증폭기로서 동작하므로, TN 액정의 용량의 변화에 영향받지 않으면서 액정(109)에 일정한 전압을 계속 인가할 수 있다. 따라서, 본래의 광 투과율을 얻을 수 있으며, 정확한 계조 표시를 행할 수 있다.
다음으로, 도 3에 도시한 본 발명의 액정 표시 장치에서, 저항 RL(303)의 값을 변화시켰을 때의 화소 전압 Vpix의 변화에 대해 설명한다. 도 9는, 도 3에서의 저항 RL(303)의 값을, 도 62에서의 액정 저항 Rsp에 대해, (1) RSP/4, (2) Rsp, (3) 2×Rsp로 변화시켰을 경우의 화소 전압 Vpix의 변화의 모습을 도시한 것이다. 도시한 바와 같이, 저항 RL(303)의 값을 액정 저항 Rsp보다 크게 한 경우 ((3)), 포지티브 극성의 신호를 기록하는 필드에서, 화소 전압 Vpix는 큰 변동을 나타낸다. 이에 반해, 저항 RL(303)의 값을 액정 저항 Rsp 이하로 한 경우 ((1), (2))에는, 화소 전압 Vpix의 변동은 거의 없어진다. 저항 RL(303)의 값을 액정 저항 Rsp와 같게 한 경우 ((2))에, 약간의 변동이 관찰되지만, 그 변동하고 있는 기간은 1 필드 기간에 비해 대단히 짧은 기간이며, 계조 표시 제어를 행하는 데에 영향을 미치지 않는다.
이상 설명한 이유에 의해, 도 3에 도시한 액정 표시 장치에 있어서, 저항 RL(303)은 수학식 1에 도시된 조건을 만족시키도록 설계된다. 실제로는, 화소 전압 Vpix의 변동량과 소비 전력을 고려하여, 저항 RL(303)의 값을 결정한다. 소비 전력을 작게 하기 위해서는, 화소 전압 Vpix의 변동이 액정 광 투과율에 영향을 미치지 않는 범위 내에서 저항 RL(303)의 값을 가능한 한 크게 설계하는 것이 바람직하다.
이상 설명한 제2 실시예의 액정 표시 장치 및 그 구동 방법을, 1 필드 (1 프레임) 기간에 입사광의 색을 전환하여 컬러 표시를 행하는 시분할 구동 방식의 액정 표시 장치에 적용한 바, 색 재현성이 양호하고, 고 계조 표시를 실현할 수 있었다. 이것은, 본 발명의 액정 표시 장치가, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동한 경우에도, 액정의 응답에 수반하는 화소 전압의 변동이 발생하지 않아, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 행할 수 있다는 특징에 의한 것이다. 이 때, 액정 재료로서, 무임계 반강유전성 액정을 사용한다.
다음에, 본 발명의 제3 실시예에 대해 도면을 참조하여 상세히 설명한다. 도 10은 본 발명의 액정 표시 장치의 제3 실시예를 도시한 다이어그램이다. 도시한 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사선(101)에 접속되며, 소스 전극과 드레인 전극 중의 하나가 신호선(102)에 접속되는 n형 MOS 트랜지스터 Qn(1001); 게이트 전극이 n형 MOS형 트랜지스터 Qn(1001)의 소스 전극과 드레인 전극 중의 다른 하나에 접속되고, 소스 전극과 드레인 전극 중의 하나가 주사선(101)에 접속되며, 소스 전극과 드레인 전극 중의 다른 하나가 화소 전극(107)에 접속되는 제1 p형 MOS 트랜지스터 Qp1(1002); 제1 p형 MOS 트랜지스터 Qp1(1002)의 게이트 전극과 전압 보유 커패시터 전극(105)간에 형성된 전압 보유 커패시터(106); 게이트 전극이 바이어스 전원 VB(1004)에 접속되고, 소스 전극이 전압 보유 커패시터 전극(105)에 접속되며, 드레인 전극이 화소 전극(107)에 접속되는 제2 p형 MOS 트랜지스터 Qp2(1003); 및 화소 전극(107)과 대향 전극(108)간에서 스위칭되는 액정(109)으로 구성되어 있다. 여기서, n형 MOS형 트랜지스터 Qn(1001), 및 제1, 제2 p형 MOS 트랜지스터 Qp1(1002), Qp2(1003)는 p-SiTFT로 구성되어 있다. 제2 p형 MOS 트랜지스터 Qp2(1003)의 게이트 전극에 공급하는 바이어스 전원 VB(1004)는, 제2 p형 MOS 트랜지스터 Qp2(1003)의 소스-드레인 저항 Rdsp가, 액정의 응답 시상수를 정하는 저항 성분의 값 이하가 되도록 설정되어 있다. 즉, 도 60, 도 62에 도시한 액정 등가 회로에서의 저항 Rr, Rsp와, 소스-드레인 저항 Rdsp는 다음의 관계를 만족한다.
예를 들면, 저항 Rsp가 5 GΩ인 경우에는, 소스-드레인 저항 Rdsp가 1 GΩ을 초과하지 않는 바이어스 전원 VB(1004)가 공급된다. 도 11은, 제2 p형 MOS 트랜지스터 Qp2(1003)의 드레인 전류-게이트 전류 특성과 동작점을 도시한 것이다. 도시한 예에서는, 제2 p형 MOS 트랜지스터 Qp2(1003)의 게이트-소스 전압 (VB-VCH)을 -3V 정도로 설정하고 있다. 예를 들면, 전압 보유 커패시터 전압 VCH를 20V, VB를 17V로 설정한다. 그 결과, 제2 p형 MOS 트랜지스터 Qp2(1003)의 드레인 전류는 대략 1E-8(A)가 되고, 소스-드레인 전압 Vdsp가 -10V일 때, 소스-드레인 저항 Rdsp는 1 GΩ이 된다. 또한, 제2 p형 MOS 트랜지스터 Qp2(1003)는, 약반전 영역(weakly inverted region)에서 동작하고 있고, 소스-드레인 전압 Vdsp가 -2 V∼-14 V로 변화해도, 드레인 전류는 거의 일정하다. 제2 p형 MOS 트랜지스터 Qp2(1003)는, 제1 p형 MOS 트랜지스터 Qp1(1002)을 아날로그 증폭기로서 동작시키는 경우의, 바이어스 전류원으로서 동작하고 있다.
이상 설명한 도 10에 도시한 제3 실시예의 액정 표시 장치의 구동 방법은, 앞서 도 3에 도시한 제2 실시예의 액정 표시 장치의 구동 방법과 동일하다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에는, 화소 전압 Vpix와 액정 광 투과율은 도 7에 도시한 것과 동일하며, TN 액정을 구동한 경우에는, 도 8에 도시한 것과 동일하다.
즉, 도 10에 도시한 액정 표시 장치를 이용하면, 제2 실시예와 마찬가지로, 액정의 응답에 수반하는 화소 전압 Vpix의 변동을 없앨 수 있게 되어, 각각의 1 필드마다 원하는 계조를 얻을 수 있게 된다.
또한, 도 10에 도시한 액정 표시 장치에서는, 아날로그 증폭기로서 동작하는 제1 p형 MOS 트랜지스터 Qp1(1002)의 전원 및 리셋 전원으로서 주사 전압을 이용함과 함께, 증폭기의 리셋을 제1 p형 MOS 트랜지스터 Qp1(1002) 자체로 행하는 구성으로 되어 있다. 따라서, 전원선, 리셋 전원선, 리셋 스위치 등의 배선과 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있으며, 고 개구율화를 도모하는 데에 현저한 효과를 얻을 수 있다.
또한, 상기 실시예에서는, n형 MOS 트랜지스터 Qn(1001), 제1, 제2 p형 MOS 트랜지스터 Qp1(1002), Qp2(1003)는 p-SiTFT로 형성한다고 설명하였다. 그러나, a-SiTFT, CdSeTFT 등의 다른 박막 트랜지스터로 형성해도 좋다. 또, 단결정 실리콘 트랜지스터로 형성해도 좋다.
이상 설명한 제3 실시예의 액정 표시 장치 및 그 구동 방법을, 1 필드 (1 프레임) 기간에 입사광의 색을 전환하여 컬러 표시를 행하는 시분할 구동 방식의 액정 표시 장치에 적용한 바, 색 재현성이 양호하고, 고 계조 표시를 실현할 수 있었다. 이것은, 본 발명의 액정 표시 장치가, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 수반하는 화소 전압의 변동이 발생하지 않아, 각각의 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 행할 수 있다는 특징에 따른 것이다. 이 때, 액정 재료로서, 무임계 반강유전성 액정을 사용한다.
다음으로, 본 발명의 제4 실시예에 대해 도면을 참조하여 상세히 설명한다. 도 12는 본 발명의 액정 표시 장치의 제4 실시예를 도시한 다이어그램이다. 도시한 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사선(101)에 접속되며, 소스 전극과 드레인 전극 중의 하나가 신호선(102)에 접속되는 n형 MOS형 트랜지스터 Qn(1001); 게이트 전극이 n형 MOS 트랜지스터 Qn(1001)의 소스 전극과 드레인 전극 중의 다른 하나에 접속되고, 소스 전극과 드레인 전극 중의 하나가 주사선(101)에 접속되며, 소스 전극과 드레인 전극 중의 다른 하나가 화소 전극(107)에 접속되는 제1 p형 MOS 트랜지스터 Qp1(1002); 제1 p형 MOS 트랜지스터 Qp1(1002)의 게이트 전극과 전압 보유 커패시터 전극(105)간에 형성된 전압 보유 커패시터(106); 게이트 전극이 전압 보유 커패시터 전극(105)에 접속되고, 소스 전극이 소스 전원 VS(1201)에 접속되며, 드레인 전극이 화소 전극(107)에 접속되는 제2 p형 MOS 트랜지스터 Qp2(1003); 및 화소 전극(107)과 대향 전극(108)간에서 스위칭되는 액정(109)으로 구성되어 있다. 여기서, n형 MOS형 트랜지스터 Qn(1001), 및 제1, 제2 p형 MOS 트랜지스터 Qp1(1002), Qp2(1003)는 p-SiTFT로 구성되어 있다.
제2 p형 MOS 트랜지스터 Qp2(1003)의 소스 전극에 공급하는 소스 전원 VS(1201)는, 제2 p형 MOS 트랜지스터 Qp2(1003)의 소스-드레인 저항 Rdsp가, 액정의 응답 시상수를 정하는 저항 성분의 값 이하가 되도록 설정되어 있다. 즉, 도 60, 도 62에 도시한 액정 등가 회로에서의 저항 Rr, Rsp와, 소스-드레인 저항 Rdsp는 전술한 수학식 3으로 나타낸 관계를 만족한다. 예를 들어, 저항 Rsp가 5 GΩ인 경우에는, 소스-드레인 저항 Rdsp가 1 GΩ을 초과하지 않는 소스 전원 VS(1201)가 공급된다. 제2 p형 MOS 트랜지스터 Qp2(1003)의 동작점은 도 11에 도시한 동작점과 동일하다. 즉, 도시한 예에서는, 제2 p형 MOS 트랜지스터 Qp2(1003)의 게이트-소스 전압 VCH-VS을 -3V 정도로 설정하고 있다. 예를 들면, 전압 보유 커패시터 전압 VCH를 17V, VS를 20V로 설정한다. 그 결과, 제2 p형 MOS 트랜지스터 Qp2(1003)의 드레인 전류는 대략 1E-8(A)가 되고, 소스-드레인 전압 Vdsp가 -10V일 때, 소스-드레인 저항 Rdsp는 1 GΩ이 된다. 또한, 제2 p형 MOS 트랜지스터 Qp2(1003)가 약반전 영역에서 동작하고 있고, 소스-드레인 전압 Vdsp가 -2V∼-14V로 변화해도, 드레인 전류는 거의 일정하다. 제2 p형 MOS 트랜지스터 Qp2(1003)는, 제1 p형 MOS 트랜지스터 Qp1(1002)을 아날로그 증폭기로서 동작시키는 경우의 바이어스 전류원으로서 동작하고 있다.
이상 설명한 도 12에 도시한 제4 실시예의 액정 표시 장치의 구동 방법은, 앞서 개시한 제2, 제3 실시예의 액정 표시 장치의 구동 방법과 동일하다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에는, 화소 전압 Vpix와 액정 광 투과율은 도 7에 도시한 것과 동일하며, TN 액정을 구동하는 경우에는, 도 8에 도시한 것과 동일하다.
즉, 도 12에 도시한 액정 표시 장치를 이용하면, 제2, 제3 실시예와 마찬가지로, 액정의 응답에 수반하는 화소 전압 Vpix의 변동을 없앨 수 있게 되어, 각각의 1 필드마다 원하는 계조를 얻을 수 있게 된다.
또한, 도 12에 도시한 액정 표시 장치에서는, 아날로그 증폭기로서 동작하는 제1 p형 MOS 트랜지스터 Qp1(1002)의 전원 및 리셋 전원으로서 주사 전압을 이용함과 함께, 증폭기의 리셋을 제1 p형 MOS 트랜지스터 Qp1(1002) 자체로 행하는 구성으로 되어 있다. 따라서, 전원선, 리셋 전원선, 리셋 스위치 등의 배선과 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있으며, 고 개구율화를 도모하는 데에 현저한 효과를 얻을 수 있다.
또한, 상기 실시예에서는, n형 MOS 트랜지스터 Qn(1001), 제1, 제2 p형 MOS 트랜지스터 Qp1(1002), Qp2(1003)는 p-SiTFT로 형성한다고 설명하였다. 그러나,a-SiTFT, CdSeTFT 등의 다른 박막 트랜지스터로 형성해도 좋고, 단결정 실리콘 트랜지스터로 형성해도 좋다.
이상 설명한 제4 실시예의 액정 표시 장치 및 그 구동 방법을, 1 필드 (1 프레임) 기간에 입사광의 색을 전환하여 컬러 표시를 행하는 시분할 구동 방식의 액정 표시 장치에 적용한 바, 색 재현성이 양호하고, 고 계조 표시를 실현할 수 있었다. 이것은, 본 발명의 액정 표시 장치가, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 수반하는 화소 전압의 변동이 발생하지 않아, 각각의 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 행할 수 있다는 특징에 따른 것이다. 이 때, 액정 재료로서, 무임계 반강유전성 액정을 사용한다.
다음으로, 본 발명의 제5 실시예에 대해 도면을 참조하여 상세히 설명한다. 도 13은, 본 발명의 액정 표시 장치의 제5 실시예를 도시한 다이어그램이다. 도시한 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사선(101)에 접속되며, 소스 전극과 드레인 전극 중의 하나가 신호선(102)에 접속되는 n형 MOS 트랜지스터 Qn(1001); 게이트 전극이 n형 MOS 트랜지스터 Qn(1001)의 소스 전극과 드레인 전극 중의 다른 하나에 접속되고, 소스 전극과 드레인 전극 중의 하나가 주사선(101)에 접속되며, 소스 전극과 드레인 전극 중의 다른 하나가 화소 전극(107)에 접속되는 제1 p형 MOS 트랜지스터 Qp1(1002); 제1 p형 MOS 트랜지스터 Qp1(1002)의 게이트 전극과 전압 보유 커패시터 전극(105)간에 형성된 전압 보유 커패시터(106); 게이트 전극과 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고, 드레인 전극이 화소 전극(107)에 접속되는 제2 p형 MOS 트랜지스터 Qp2(1003); 및 화소 전극(107)과 대향 전극(108)간에서 스위칭되는 액정(109)으로 구성되어 있다. 여기서, n형 MOS형 트랜지스터 Qn(1001), 및 제1, 제2 p형 MOS 트랜지스터 Qp1(1002), Qp2(1003)는 p-SiTFT로 구성되어 있다.
또한, 제2 p형 MOS 트랜지스터 Qp2(1003)의 게이트 전극과 소스 전극은 함께 전압 보유 커패시터 전극(105)에 접속되어 있기 때문에, 제2 p형 MOS 트랜지스터 Qp2(1003)의 게이트-소스 전압 Vgsp는 0V가 된다. 이 바이어스 조건 하에서, 제2 p형 MOS 트랜지스터 Qp2(1003)의 소스-드레인 저항 Rdsp가 전술한 수학식 3을 만족시키도록, 제2 p형 MOS 트랜지스터 Qp2(1003)의 임계값 전압을 채널 도우즈(channel-dose)에 의해 포지티브측으로 시프트 제어하고 있다. 도 14는, 제2 p형 MOS 트랜지스터 Qp2(1003)의 드레인 전류-게이트 전압 특성과, 동작점을 도시한 것이다. 도시한 바와 같이, 게이트-소스 전압이 0V일 때, 드레인 전류가 약 1E-8(A)가 되도록, 채널 도우즈에 의해 임계값 전압이 포지티브측으로 시프트 제어되고 있다. 그 결과, 제2 p형 MOS 트랜지스터 Qp2(1003)의 드레인 전류는 대략 1E-8(A)가 되며, 소스-드레인 전압 Vdsp가 -10V일 때, 소스-드레인 저항 Rdsp는 1GΩ이 된다. 또한, 제2 p형 MOS 트랜지스터 Qp2(1003)가 약반전 영역에서 동작하고, 소스-드레인 전압 Vdsp가 -2V∼-14V로 변화해도, 드레인 전류는 거의 일정하다. 제2 p형 MOS 트랜지스터 Qp2(1003)는, 제1 p형 MOS 트랜지스터 Qp1(1002)을 아날로그 증폭기로서 동작시키는 경우의 바이어스 전류원으로서 동작하고 있다.
제5 실시예에서는, 제3, 제4 실시예에서 필요했던 바이어스 전원 VB(1004),소스 전원 VS(1201)가 불필요해진다. 그러나, 채널 도우즈 공정이 추가로 필요해진다.
이상 설명한 도 13에 도시한 제5 실시예의 액정 표시 장치의 구동 방법은 앞서 개시한 제2∼제4 실시예의 액정 표시 장치의 구동 방법과 동일하다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에는, 화소 전압 Vpix와 액정 광 투과율은 도 7에 도시한 것과 동일하며, TN 액정을 구동하는 경우에는, 도 8에 도시한 것과 동일하다.
즉, 도 13에 도시한 액정 표시 장치를 이용하면, 제2∼제4 실시예와 마찬가지로, 액정의 응답에 수반하는 화소 전압 Vpix의 변동을 없앨 수 있게 되어, 각각의 1 필드마다 원하는 계조를 얻을 수 있게 된다.
또한, 도 13에 도시한 액정 표시 장치에서는, 아날로그 증폭기로서 동작하는 제1 p형 MOS 트랜지스터 Qp1(1002)의 전원 및 리셋 전원으로서 주사 전압을 이용함과 함께, 증폭기의 리셋을 제1 p형 MOS 트랜지스터 Qp1(1002) 자체로 행하는 구성으로 되어 있다. 따라서, 전원선, 리셋 전원선, 리셋 스위치 등의 배선과 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있으며, 고 개구율화를 도모하는 데에 현저한 효과를 얻을 수 있다.
또한, 상기 실시예에서는, n형 MOS 트랜지스터 Qn(1001), 제1, 제2 p형 MOS 트랜지스터 Qp1(1002), Qp2(1003)는 p-SiTFT로 형성한다고 설명하였다. 그러나, a-SiTFT, CdSeTFT 등의 다른 박막 트랜지스터로 형성해도 좋다. 또, 단결정 실리콘 트랜지스터로 형성해도 좋다.
이상 설명한 제5 실시예의 액정 표시 장치 및 그 구동 방법을, 1 필드 (1 프레임) 기간에 입사광의 색을 전환하여 컬러 표시를 행하는 시분할 구동 방식의 액정 표시 장치에 적용한 바, 색 재현성이 양호하고, 고 계조 표시를 실현할 수 있었다. 이것은, 본 발명의 액정 표시 장치가, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 수반하는 화소 전압의 변동이 발생하지 않고, 각각의 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 행할 수 있다는 특징에 따른 것이다. 이 때, 액정 재료로서, 무임계 반강유전성 액정을 사용한다.
다음으로, 본 발명의 제6 실시예에 대해 도면을 참조하여 상세히 설명한다. 도 15는 본 발명의 액정 표시 장치의 제6 실시예를 도시한 다이어그램이다. 도시한 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사선(101)에 접속되며, 소스 전극과 드레인 전극 중의 하나가 신호선(102)에 접속되는 p형 MOS형 트랜지스터 Qp(1501); 게이트 전극이 p형 MOS 트랜지스터 Qp(1501)의 소스 전극과 드레인 전극 중의 다른 하나에 접속되고, 소스 전극과 드레인 전극 중의 하나가 주사선(101)에 접속되며, 소스 전극과 드레인 전극 중의 다른 하나가 화소 전극(107)에 접속되는 n형 MOS 트랜지스터 Qn(1502); n형 MOS 트랜지스터 Qn(1502)의 게이트 전극과 전압 보유 커패시터 전극(105)간에 형성된 전압 보유 커패시터(106); 화소 전극(107)과 전압 보유 커패시터 전극(105)간에 접속된 저항 RL(1503); 및 화소 전극(107)과 대향 전극(108)간에서 스위칭되는 액정(109)으로 구성되어 있다. 여기서, p형 MOS 트랜지스터 Qp(1501), 및 n형 MOS 트랜지스터 Qp(1502)는 p-SiTFT로 구성되어 있다.
또한, 저항 RL(1503)의 값은, 액정의 응답 시상수를 정하는 저항 성분의 값 이하로 설정되어 있다. 즉, 도 60, 도 62에 도시한 액정 등가 회로에서의 저항 Rr, Rsp와, 저항 RL(1503)은 전술한 수학식 1의 관계를 만족하도록 되어 있다.
예를 들면, 저항 Rsp가 5 GΩ인 경우에는, 저항 RL(1503)의 값은 1 GΩ 정도의 값으로 설정되어 있다. 1 GΩ이라는 통상의 반도체 집적 회로에서는 이용되지 않는 큰 저항은, 제2 실시예와 마찬가지로, 반도체 박막이나, 혹은 불순물 도핑된 반도체 박막으로 형성된다.
도 16은, 저항 RL(1503)을 저농도로 도핑된 n형 반도체 박막 (n-)으로 형성한 경우의 구조예를 도시한 것이다. 도 16에는, n형 p-SiTFT(1601)의 구조도 도시하고 있다. 도시한 바와 같이, n형 p-SiTFT(1601)의 소스 및 드레인 전극 중 하나는 주사선(101)에 접속되고, 다른 하나는 화소 전극(107)에 접속된다. 저항을 형성하는 n층(602) 부분에서, 불순물 도핑의 양과 길이 및 폭은 수학식 1에 나타난 조건이 만족되도록 설계된다. 또한, n형 p-SiTFT(1601)는, 고내압화를 위해 저농도로 도핑된 드레인 (이하, "LDD"라 함) 구조를 가진다. 제조 공정을 간략화하기 위해, p-SiTFT(1601)의 LDD를 형성하는 단계와 저항 RL(-n)을 형성하는 단계는 동시에 수행된다.
다음으로, 불순물이 도핑되어 있지 않은 반도체 박층 (i층)(501)으로 형성되는 일례가 도 17에 도시된다. 여기에서, 저항을 형성하는 i층(501)의 길이 및 폭은 수학식 1이 만족되도록 설계된다. 또한, i층(501)이 저항 RL로 사용되는 경우에는, 도면에 도시된 바와 같이 n형으로 저농도 도핑된 n층이, n형 p-SiTFT(1601) 중 화소 전극(107)에 접속된 측 상에서 소스-드레인 전극 (n+)(601)과 저항 RL(i층)(501) 사이에 형성된다. 이는, n+층과 i층이 접촉되는 경우, 고도의 쇼트키 저항이 형성되어, 작은 면적 상에서 수학식 1을 만족하는 저항을 형성하는 것이 불가능해지기 때문이다. 유사하게, 전압 보유 커패시터 전극(105)에 접속된 n+ 전극(601)과 i층(501) 사이에, n층(602)이 형성된다.
다음으로, 저농도로 도핑된 p형 반도체 박막(p-)으로 저항 RL을 형성하는 일례가 도 18에 도시된다. 저항을 형성하는 p층(404) 부분에서, 불순물 도핑의 양과 길이 및 폭은 수학식 1에 나타난 조건이 만족되도록 설계된다. n형 p-SiTFT의 소스-레인 전극(n+층)과 p층(404)이 접속되는 경우에는, 도면에 도시된 바와 같이 n+층(601)과 p+층(403)이 금속층(406)을 통해 접속되고, p+층(403)이 p-층(404)과 접촉된다.
상기에서는, 도 15에 도시된 저항 RL(1503)이 반도체 박막 또는 불순물이 도핑되어 있는 반도체 박막으로 형성되는 경우가 설명되었다. 그러나, 저항이 수학식 1을 만족하기만 한다면, 다른 재료들도 사용될 수 있다.
다음으로, 도 15에 도시된 화소 구조를 이용하는 액정 표시 장치의 구동 방법이 설명된다. 도 19는, 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 기간 내에서 응답하는 OCB 모드 액정 등의 고속 액정을, 도 15에 도시된 화소 구성에 의해 구동하는 경우에, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, n형MOS 트랜지스터 Qn(1502)의 게이트 전압 Va 및 화소 전압 Vpix의 타이밍 차트 및 액정의 광 투과율 변화를 도시하고 있다. 여기에서는, 전압이 인가되지 않을 때는 어두워지는 블랙 모드에서 액정이 정상적으로 동작하는 경우에 대해 예를 들고 있다. 도시된 바와 같이, 수평 주사 기간에서 게이트 주사 전압 Vg이 로우 레벨 VgL이 되면, p형 MOS 트랜지스터 Qp(1501)는 온되고, 신호선에 입력되어 있는 데이터 신호 Vd가 p형 MOS 트랜지스터 Qp(1501)를 경유하여 n형 MOS 트랜지스터 Qn(1502)의 게이트 전극에 전송된다. 한편, 그 수평 주사 기간에서, n형 MOS 트랜지스터 Qn(1502)를 경유하여 게이트 주사 전압 VgL이 전송됨에 따라, 화소 전극(107)이 리셋 상태가 된다. 다음에 설명하는 바와 같이, 수평 주사 기간이 종료된 후, n형 MOS 트랜지스터 Qn(1502)는 소스 폴로워형의 아날로그 증폭기로 동작한다. 그러나, 수평 주사 기간에서 화소 전압 Vpix이 VgL로 되기 때문에, n형 MOS 트랜지스터 Qn(1502)의 리셋이 동시에 수행된다.
수평 주사 기간이 종료하고, 게이트 주사 전압 Vg이 하이 레벨로 되면, p형 MOS 트랜지스터 Qp(1501)는 오프되고, n형 MOS 트랜지스터 Qn(1502)의 게이트 전극에 전송된 데이터 신호는 전압 보유 커패시터(105)에 의해 유지된다. 이 때, n형 MOS 트랜지스터의 게이트 입력 전압 Va에는, p형 MOS 트랜지스터 Qp(1501)가 오프될 때, p형 MOS 트랜지스터 Qp(1501)의 게이트-소스 간의 용량을 경유하여 피드 스루 전압으로 칭해지는 전압 시프트가 발생한다. 도 19에서, 이것은 Vf1, Vf2 및 Vf3로 표시된다. 이러한 전압 시프트 Vf1, Vf2 및 Vf3의 양은, 전압 보유 커패시터(105)의 값을 크게 설계함으로써 작아질 수 있다. n형 MOS 트랜지스터 Qn(1502)의 게이트 입력 전압 Va은, 후속 필드 기간에서 게이트 주사 전압 Vg이 다시 로우 레벨로 되고, p형 MOS 트랜지스터 Qp(1501)이 선택될 때까지 유지된다. 한편, n형 MOS 트랜지스터 Qn(1502)는 수평 주사 기간에 리셋이 완료되면, 화소 전극(107)을 소스 전극으로 하는 소스 폴로워형 아날로그 증폭기로 동작한다. 이 때, 전압 보유 커패시터 전극(105)에는, n형 MOS 트랜지스터 Qn(1502)를 아날로그 증폭기로 동작시키기 위해, 적어도 (Vdmin - Vtn)보다 낮은 전압이 공급된다. 여기에서, Vdmin는 데이터 신호 전압 Vd의 최소값이고, Vtn은 n형 MOS 트랜지스터 Qn(1502)의 임계 전압값이다. n형 MOS 트랜지스터 Qn(1502)는, 후속 필드에서 게이트 주사 전압이 VgL로 되어 리셋이 수행될 때까지의 기간동안, 그 유지된 게이트 입력 전압 Va에 대응하는 아날로그 계조 전압을 출력할 수 있다. 이러한 출력 전압은, n형 MOS 트랜지스터 Qn(1502)의 트랜스컨덕턴스 gmn와 저항 RL(1503)의 값에 따라 변하지만, 일반적으로 다음의 수학식 4에 의해 표시된다.
여기에서, Vtn은, 통상적으로 포지티브 값이어서, 도 19에 도시된 바와 같이, Vpix는 Va보다 n형 MOS 트랜지스터 Qn(1502)의 임계 전압값만큼 낮은 전압이 된다.
이러한 방식으로, 종래 기술에서와 같은 액정의 응답에 따른 화소 전압 Vpix의 변동이 제거될 수 있으므로, 도 19의 액정 광 투과율에 의해서도 도시된 바와 같이 1 필드마다 원하는 계조를 얻는 것이 가능해진다.
또한, 본 발명의 액정 표시 장치에서는, 아날로그 증폭기로 동작하는 n형 MOS 트랜지스터 Qn(1502)의 전원 및 리셋 전원으로서 주사 전압이 이용되고, 증폭기의 리셋이 n형 MOS 트랜지스터 Qn(1502) 자체에 의해 수행되는 구성이다. 따라서, 전원선, 리셋 전원선 및 리셋 스위치와 같은 배선 및 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있고, 높은 개구율을 제공하여 현저한 효과를 얻어진다.
또한, 상기 실시예에서는, p형 MOS 트랜지스터 Qp(1501) 및 n형 MOS 트랜지스터 Qn(1502)이 p형 SiTFT로 형성되었지만, 이들은 a-SiTFT 또는 CdSeTFT와 같은 다른 박막 트랜지스터로도 형성될 수 있음에 유의한다. 또한, 이들은 단결정 실리콘 트랜지스터로도 형성될 수 있다.
다음으로, 도 15에 도시된 본 발명의 액정 표시 장치를 이용하여 TN 액정을 구동하는 방법에 대하여 설명하도록 한다. 도 20은, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, n형 MOS 트랜지스터 Qn(1502)의 게이트 전압 Va 및 화소 전압 Vpix의 타이밍 차트 및 액정의 광 투과율 변화를 도시하고 있다. 여기에서는, 전압이 인가되지 않을 때 밝은 상태로 되는 통상 화이트 모드에서 액정이 동작하는 경우를 예로 들고 있다. 또한, 여러 필드에 걸쳐 밝은 상태를 생성하기 위한 신호 전압이, 데이터 신호 Vd로서 인가되는 경우를 예로 들고 있다. TN 액정은, 응답 시간이 수십 ms 내지 100ms 정도이기 때문에, 도 20에 도시된 것과 같이, 여러 필드에 걸쳐 밝은 상태로 천이되어 있다. 그 동안, TN 액정 분자의 스위칭에 의해 액정 용량이 변화한다. 종래의 액정 표시 장치에서는, 전술한 도 61에 표시된 바와 같이, 화소 전압 Vpix가 변동해버리기 때문에, 고유의 액정 광 투과율 T0를 얻을 수 없다. 이에 대해, 본 발명의 액정 표시 장치에서는, n형 MOS 트랜지스터 Qn(1502)가 증폭기로서 동작하기 때문에, TN 액정의 용량 변화에 영향을 받지 않고 일정한 전압을 액정(109)에 계속적으로 인가하는 것이 가능하다. 따라서, 고유의 광 투과율을 얻을 수 있으며, 정확한 계조 표시가 수행될 수 있다.
다음으로, 도 15에 도시된 본 발명의 액정 표시 장치에 대해, 저항 RL(1503)의 값이 변할 때의 화소 전압 Vpix의 변화에 대해 설명한다. 도 21은, 도 15의 저항 RL(1503)의 값이 도 62의 액정 저항 Rsp에 대해 (1) Rsp /4, (2) Rsp, (3) 2×Rsp로 변화시키는 경우의 화소 전압 Vpix의 변화 양태를 도시하고 있다. 도시된 바와 같이, 저항 RL(1503)의 값이 액정 저항 Rsp보다 큰 경우((3)), 부극성 신호를 기입하는 필드에서, 화소 전압 Vpix는 큰 변동을 나타낸다. 이에 대하여, 저항 RL(1503)의 값이 액정 저항 Rsp 이하인 경우((1), (2)), 화소 전압 Vpix의 변동은 거의 없어진다. 저항 RL(1503)의 값을 액정 저항 Rsp과 동일한 경우, 약간의 변동만이 관찰되며, 이 변동 기간은 1 필드 기간에 비해 상당히 짧기 때문에, 계조 표시 제어를 수행하는 데 영향을 미치지 않는다.
상술한 것과 같은 이유에 의해, 도 15에 도시된 액정 표시 장치에서, 저항 RL(1503)은 수학식 1에 나타난 조건을 만족하도록 설계된다. 실제에서는, 화소 전압 Vpix의 변동량과 소비 전력을 고려하여, 저항 RL(1503)의 값을 결정한다. 소비 전력을 절감시키기 위해서는, 화소 전압 Vpix의 변동이 액정 광 투과율에 영향을 미치지 않는 범위 내에서 저항 RL(1503)의 값을 가능한 한 크게 설계하는 것이 바람직하다.
상술한 제6 실시예의 액정 표시 장치 및 구동 방법을, 1 필드 (1 프레임) 기간 내에서 입사광의 컬러를 스위칭하여 컬러 표시를 수행하는 시분할 구동 방식의 액정 표시 장치에 적용하는 경우, 양호한 컬러 재생성, 고 계조 표시가 실현될 수 있다. 이것은, 본 발명의 액정 표시 장치가 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 (1 프레임) 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 따른 화소 전압의 변동이 발생하지 않기 때문에, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 수행하는 것이 가능하다는 특징에 의한 것이다. 이 때, 액정 재료로는, 무임계 반강유전성 액정이 사용된다.
다음으로, 본 발명의 제7 실시예에 대해 도면을 참조로 상세히 설명한다. 도 22는, 본 발명의 액정 표시 장치의 제7 실시예를 도시하는 도면이다. 도시된 바와 같이, 본 발명의 액정 표시 장치는, 게이트 전극이 주사선(101)에 접속되고, 소스 전극 및 드레인 전극 중 하나가 신호선(102)에 접속된 p형 MOS 트랜지스터 Qp(2201); 게이트 전극이 p형 MOS 트랜지스터 Qp(2201)의 소스 전극 및 드레인 전극 중 다른 하나에 접속되고, 소스 전극 및 드레인 전극 중 하나는 주사선(101)에 접속되며, 소스 전극 및 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 제1 n형 MOS 트랜지스터 Qn(2202); 제1 n형 MOS 트랜지스터 Qn1(2202)의 게이트 전극과 전압 보유 커패시터 전극(105)의 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 바이어스 전원 VB에 접속되고, 소스 전극이 전압 보유 커패시터 전극(105)에 접속되며, 드레인 전극이 화소 전극에 접속된 제2 n형 MOS 트랜지스터 Qn(2203); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭될 액정(109)을 포함한다. 여기에서, p형 MOS 트랜지스터 Qp(2201) 및 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(2202, 2203)는, P-SiTFT로 구성되어 있다. 여기에서, 제2 n형 MOS 트랜지스터 Qn2(2203)의 게이트 전극으로의 공급을 위한 바이어스 전원 VB(2204)은, 제2 n형 MOS 트랜지스터 Qn2(2203)의 소스-드레인 저항 Rdsn이 액정의 응답 시상수를 결정하는 저항 성분의 값 이하가 되도록 설정되어 있다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로에서 저항 Rr 및 Rsp와, 소스-드레인 저항 Rdsn은 다음의 수학식 5에 나타난 관계를 갖게 된다.
예를 들어, 저항 Rsp가 5GΩ인 경우에는, 소스-드레인 저항 Rdsn이 1GΩ을 초과하지 않게 하는 바이어스 전원 VB(2204)이 공급된다. 도 23은, 제2 n형 MOS 트랜지스터 Qn2(2203)의 드레인 전류-게이트 전압 특성과 동작점을 도시하고 있다. 도면의 예시에서, 제2 n형 MOS 트랜지스터 Qn2(2203)의 게이트-소스 간 전압(VB-VCH)은 3V 정도로 설정된다. 예를 들어, 전압 보유 커패시터 전압 VCH이 0V, VCH가 3V로 설정된다. 그 결과, 제2 n형 MOS 트랜지스터 Qn2(2203)의 드레인 전압은 1E-8(A)이 되고, 소스-드레인 간 전압 Vdsn이 10V일 때, 소스-드레인 저항 Rdsn은 1GΩ이 된다. 또한, 제2 n형 MOS 트랜지스터 Qn2(2203)가 약반전 영역에서 동작하고, 소스-드레인 간 전압 Vdsn이 2V에서 14V로 변화하는 경우에도, 드레인 전류는 거의 일정하다. 제2 n형 MOS 트랜지스터 Qn2(2203)는, 제1 n형 MOS 트랜지스터 Qn1(2202)가 아날로그 증폭기로 동작하는 경우의 바이어스 전류원으로서 동작한다.
전술한 바와 같이, 도 22에 도시된 제7 실시예의 액정 표시 장치의 구동 방법은, 도 15에 도시된 제6 실시예의 액정 표시 장치의 구동 방법과 동일하다. 즉, 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에 화소 전압 Vpix 및 액정 광 투과율은 도 19에 도시된 것과 동일하고, TN 액정을 구동하는 경우에는 도 20에 도시된 것과 동일하다.
즉, 도 22에 도시된 액정 표시 장치가 사용되는 경우에는, 제6 실시예에서와 마찬가지로 액정의 응답에 따른 화소 전압 Vpix의 변동이 제거될 수 있어서, 하나의 필드마다 원하는 계조를 얻을 수 있다.
또한, 도 22에 도시된 액정 표시 장치는, 아날로그 증폭기로서 동작하는 제1 n형 MOS 트랜지스터 Qn1(2202)의 전원 및 리셋 전원으로서 주사 전압을 이용하는 경우에도, 증폭기의 리셋을 제1 n형 MOS 트랜지스터 Qn1(2202) 자체에서 수행하는 구성이다. 따라서, 전원선, 리셋 전원선, 리셋 스위치 등의 배선 및 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있고, 고 개구율화에 현저한 효과를 얻을 수 있다.
또한, 상기 실시예에서는, p형 MOS 트랜지스터 Qp(2201) 및 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(2202, 2203)가 P-SiTFT로 형성되는 것으로 설명되었지만,a-SiTFT, CdSeTFT 등의 다른 박막 트랜지스터로도 형성될 수 있음을 알아햐 한다. 또한, 단결정 실리콘 트랜지스터로도 형성될 수 있다.
상술한 제7 실시예의 액정 표시 장치 및 구동 방법을, 1 필드 (1 프레임) 기간 내에서 입사광의 컬러를 스위칭하여 컬러 표시를 수행하는 시분할 구동 방식의 액정 표시 장치에 적용하는 경우, 양호한 컬러 재생성, 고 계조 표시가 실현될 수 있다. 이것은, 본 발명의 액정 표시 장치가 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 (1 프레임) 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 따른 화소 전압의 변동이 발생하지 않기 때문에, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 수행하는 것이 가능하다는 특징에 의한 것이다. 이 때, 액정 재료로는, 무임계 반강유전성 액정이 사용된다.
다음으로, 본 발명의 제8 실시예에 대해 도면을 참조로 상세히 설명한다. 도 24는, 본 발명의 액정 표시 장치의 제7 실시예를 도시하는 도면이다. 도시된 바와 같이, 본 발명의 액정 표시 장치는, 게이트 전극이 주사선(101)에 접속되고, 소스 전극 및 드레인 전극 중 하나가 신호선(102)에 접속된 p형 MOS 트랜지스터 Qp(2201); 게이트 전극이 p형 MOS 트랜지스터 Qp(2201)의 소스 전극 및 드레인 전극 중 다른 하나에 접속되고, 소스 전극 및 드레인 전극 중 하나는 주사선(101)에 접속되며, 소스 전극 및 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 제1 n형 MOS 트랜지스터 Qn1(2202); 제1 n형 MOS 트랜지스터 Qn1(2202)의 게이트 전극과 전압 보유 커패시터 전극(105)의 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 전압 유지 캐피시터 전극(105)에 접속되고, 소스 전극이 소스 전원 VS에 접속되며, 드레인 전극이 화소 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn(2203); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭될 액정(109)을 포함한다. 여기에서, p형 MOS 트랜지스터 Qp(2201) 및 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(2202, 2203)는, P-SiTFT로 구성되어 있다.
여기에서, 제2 n형 MOS 트랜지스터 Qn2(2203)의 소스 전극으로의 공급을 위한 소스 전원 VS(2401)은, 제2 n형 MOS 트랜지스터 Qn2(2203)의 소스-드레인 저항 Rdsn이 액정의 응답 시상수를 결정하는 저항 성분의 값 이하가 되도록 설정되어 있다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로에서 저항 Rr 및 Rsp와, 소스- 드레인 저항 Rdsn은 수학식 5에 표시되었던 관계를 갖게 된다. 예를 들어, 저항 Rsp가 5GΩ인 경우에는, 소스-드레인 저항 Rdsn이 1GΩ을 초과하지 않게 하는 소스 전원 VS(2201)이 공급된다. 제2 n형 MOS 트랜지스터 Qn2(2203)의 동작점은 도 23에 도시된 동작점과 동일하다. 즉, 도면의 예시에서, 제2 n형 MOS 트랜지스터 Qn2(2203)의 게이트-소스 간 전압 VB-VCH은 3V 정도로 설정된다. 예를 들어, 전압 보유 커패시터 전압 VCH이 0V, VCH가 3V로 설정된다. 그 결과, 제2 n형 MOS 트랜지스터 Qn2(2203)의 드레인 전압이 1E-8(A)다 되고, 소스-드레인 간 전압 Vdsn이 10V일 때, 소스-드레인 저항 Rdsn은 1GΩ이 된다. 또한, 제2 n형 MOS 트랜지스터 Qn2(2203)가 약반전 영역에서 동작하고, 소스-드레인 간 전압 Vdsn이 2V에서 14V로 변화하는 경우에도, 드레인 전류는 거의 일정하다. 제2 n형 MOS 트랜지스터 Qn2(2203)는, 제1 n형 MOS 트랜지스터 Qn1(2202)가 아날로그 증폭기로 동작하는 경우의 바이어스 전류원으로서 동작한다.
전술한 바와 같이, 도 24에 도시된 제8 실시예의 액정 표시 장치의 구동 방법은, 상술된 제6 실시예 및 제7 실시예의 액정 표시 장치의 구동 방법과 동일하다. 즉, 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에 화소 전압 Vpix 및 액정 광 투과율은 도 19에 도시된 것과 동일하고, TN 액정을 구동하는 경우에는 도 20에 도시된 것과 동일하다.
즉, 도 24에 도시된 액정 표시 장치가 사용되는 경우에는, 제6 실시예 및 제7 실시예에서와 마찬가지로 액정의 응답에 따른 화소 전압 Vpix의 변동이 제거될 수 있어서, 하나의 필드마다 원하는 계조를 얻을 수 있다.
또한, 도 24에 도시된 액정 표시 장치는, 아날로그 증폭기로서 동작하는 제1 n형 MOS 트랜지스터 Qn1(2202)의 전원 및 리셋 전원으로서 주사 전압을 이용하는 경우에도, 증폭기의 리셋이 제1 n형 MOS 트랜지스터 Qn1(2202) 자체에 의해 수행되는 구성이다. 따라서, 전원선, 리셋 전원선, 리셋 스위치 등의 배선 및 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있고, 고 개구율화에 현저한 효과를 얻을 수 있다.
또한, 상기 실시예에서는, p형 MOS 트랜지스터 Qp(2201) 및 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(2202, 2203)가 P-SiTFT로 형성되는 것으로 설명되었지만, 이들은 a-SiTFT, CdSeTFT 등의 다른 박막 트랜지스터로도 형성될 수 있음을 알아햐 한다. 또한, 단결정 실리콘 트랜지스터로도 형성될 수 있다.
상술한 제8 실시예의 액정 표시 장치 및 구동 방법을, 1 필드 (1 프레임) 기간 내에서 입사광의 컬러를 스위칭하여 컬러 표시를 수행하는 시분할 구동 방식의 액정 표시 장치에 적용하는 경우, 양호한 컬러 재생성, 고 계조 표시가 실현될 수 있다. 이것은, 본 발명의 액정 표시 장치가 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 (1 프레임) 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 따른 화소 전압의 변동이 발생하지 않기 때문에, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 수행하는 것이 가능하다는 특징에 의한 것이다. 이 때, 액정 재료로는, 무임계 반강유전성 액정이 사용된다.
다음으로, 본 발명의 제9 실시예에 대해 도면을 참조로 상세히 설명한다. 도 25는, 본 발명의 액정 표시 장치의 제9 실시예를 도시하는 도면이다. 도시된 바와 같이, 본 발명의 액정 표시 장치는, 게이트 전극이 주사선(101)에 접속되고, 소스 전극 및 드레인 전극 중 하나가 신호선(102)에 접속된 p형 MOS 트랜지스터 Qp(2201); 게이트 전극이 p형 MOS 트랜지스터 Qp(2201)의 소스 전극 및 드레인 전극 중 다른 하나에 접속되고, 소스 전극 및 드레인 전극 중 하나는 주사선(101)에 접속되며, 소스 전극 및 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 제1 n형 MOS 트랜지스터 Qn1(2202); 제1 n형 MOS 트랜지스터 Qn1(2202)의 게이트 전극과 전압 보유 커패시터 전극(105)의 사이에 형성된 전압 보유 커패시터(106); 게이트 전극 및 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고, 드레인 전극이 화소 전극에 접속된 제2 n형 MOS 트랜지스터 Qn(2203); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭될 액정(109)을 포함한다. 여기에서, p형 MOS 트랜지스터 Qp(2201) 및 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(2202, 2203)는, P-SiTFT로 구성되어 있다.
또한, 제2 n형 MOS 트랜지스터 Qn2(2203)의 게이트 전극 및 소스 전극이 전압 보유 커패시터 전극(105)에 접속되어 있기 때문에, 제2 n형 MOS 트랜지스터 Qn2(2203)의 게이트-소스 간 전압 Vgsn은 0V가 된다. 이러한 바이어스 조건 하에서, 제2 n형 MOS 트랜지스터 Qn2(2203)의 소스-드레인 간 저항 Rdsn이 수학식 5을 만족하도록, 제2 n형 MOS 트랜지스터 Qn2(2203)의 임계 전압값을 채널-도우즈(channel-dose)에 의해 네거티브 측으로 제어하고 있다. 도 26은, 제2 n형 MOS 트랜지스터 Qn2(2203)의 드레인 전류-게이트 전압 특성 및 동작점을 도시하고 있다. 도시된 바와 같이, 임계 전압값이 채널-도우즈에 의해 네거티브 측으로 시프트 제어되어, 게이트-소스 간 전압이 0V일 때 드레인 전류는 1E-8(A) 정도가 된다. 그 결과, 제2 n형 MOS 트랜지스터 Qn2(2203)의 드레인 전류가 1E-8(A) 정도가 되고, 소스-드레인 간 전압 Vdsn이 10V일 때, 소스-드레인 저항 Rdsn은 1GΩ이 된다. 또한, 제2 n형 MOS 트랜지스터 Qn2(2203)가 약반전 영역에서 동작하고, 소스-드레인 간 전압 Vdsn이 2V에서 14V로 변화하는 경우에도, 드레인 전류는 거의 일정하다. 제2 n형 MOS 트랜지스터 Qn2(2203)는, 제1 n형 MOS 트랜지스터 Qn1(2202)가 아날로그 증폭기로 동작하는 경우의 바이어스 전류원으로서 동작한다.
제9 실시예에서는, 제7 및 제8 실시예에서 필요하던 바이어스 전원 VB(2204) 및 소스 전원 VS(2501)이 불필요해진다. 그러나, 채널-도우즈 형성 단계가 추가적으로 필요해진다.
전술한 바와 같이, 도 25에 도시된 제9 실시예의 액정 표시 장치의 구동 방법은, 상술된 제6 실시예 내지 제8 실시예의 액정 표시 장치의 구동 방법과 동일하다. 즉, 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에 화소 전압 Vpix 및 액정 광 투과율은 도 19에 도시된 것과 동일하고, TN 액정을 구동하는 경우에는 도 20에 도시된 것과 동일하다.
즉, 도 25에 도시된 액정 표시 장치가 사용되는 경우에는, 제6 실시예 내지 제7 실시예에서와 마찬가지로 액정의 응답에 따른 화소 전압 Vpix의 변동이 제거될 수 있어서, 하나의 필드마다 원하는 계조를 얻을 수 있다.
또한, 도 25에 도시된 액정 표시 장치는, 아날로그 증폭기로서 동작하는 제1 n형 MOS 트랜지스터 Qn1(2202)의 전원 및 리셋 전원으로서 주사 전압을 이용하는 경우에도, 증폭기의 리셋이 제1 n형 MOS 트랜지스터 Qn1(2202) 자체에 의해 수행되는 구성이다. 따라서, 전원선, 리셋 전원선, 리셋 스위치 등의 배선 및 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있고, 고 개구율화에 현저한 효과를 얻을 수 있다.
또한, 상기 실시예에서는, p형 MOS 트랜지스터 Qp(2201) 및 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(2202, 2203)가 P-SiTFT로 형성되는 것으로 설명되었지만, 이들은 a-SiTFT 또는 CdSeTFT 등의 다른 박막 트랜지스터로도 형성될 수 있음을 알아햐 한다. 또한, 단결정 실리콘 트랜지스터로도 형성될 수 있다.
상술한 제9 실시예의 액정 표시 장치 및 구동 방법을, 1 필드 (1 프레임) 기간 내에서 입사광의 컬러를 스위칭하여 컬러 표시를 수행하는 시분할 구동 방식의 액정 표시 장치에 적용하는 경우, 양호한 컬러 재생성, 고 계조 표시가 실현될 수 있다. 이것은, 본 발명의 액정 표시 장치가 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 (1 프레임) 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 따른 화소 전압의 변동이 발생하지 않기 때문에, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 수행하는 것이 가능하다는 특징에 의한 것이다. 이 때, 액정 재료로는, 무임계 반강유전성 액정이 사용된다.
다음으로, 본 발명의 제10 실시예에 대해 도면을 참조로 상세히 설명한다. 도 27은, 본 발명의 액정 표시 장치의 제10 실시예를 도시하는 도면이다. 도시된 바와 같이, 본 발명의 액정 표시 장치는, 게이트 전극이 N번째 주사선(2705) (N은 2 이상의 정수임)에 접속되고, 소스 전극 및 드레인 전극 중 하나가 신호선(102)에 접속된 n형 MOS 트랜지스터 Qn(2701); 게이트 전극이 n형 MOS 트랜지스터 Qn(2701)의 소스 전극 및 드레인 전극 중 다른 하나에 접속되고, 소스 전극 및 드레인 전극 중 하나는 (N-1)번째 주사선(2704)에 접속되며, 소스 전극 및 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 p형 MOS 트랜지스터 Qp(2702); p형 MOS 트랜지스터 Qp(2702)의 게이트 전극과 전압 보유 커패시터 전극(105)의 사이에 형성된 전압 보유 커패시터(106); 화소 전극(107) 및 전압 보유 커패시터 전극(105) 사이에 접속된 저항 RL(2703); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭될 액정(109)을 포함한다. 여기에서, n형 MOS 트랜지스터 Qn(2701) 및 p형 MOS 트랜지스터 Qp(2702)는, P-SiTFT로 구성되어 있다.
제2 실시예에서와 마찬가지로, 저항 RL(2703)의 값은, 액정의 응답 시상수를 결정하는 저항 성분의 값 이하로 설정된다. 도 60 및 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp 및 저항 RL(2703)의 값은 전술한 수학식 1에 표시된 관계를 가진다.
예를 들어, 저항 Rsp가 5GΩ으로 설정되는 경우, 저항 RL(2703)의 값은 1GΩ 정도로 설정된다. 통상의 반도체 집적 회로에서는 사용되지 않는 큰 저항인 1GΩ의 값은, 제2 실시예에서와 마찬가지로 반도체 박막 또는 불순물이 도핑되어 있는 반도체 박막으로 형성된다.
즉, 저농도로 도핑된 p형 반도체 박막 (p-)에 의해 저항 RL(2703)이 형성되는 경우의 구성 및 제조 방법은 도 4에 도시된 것과 동일하다. 그리고, 불순물이 도핑되지 않은 반도체 박막 (i층)으로 저항 RL(2703)이 형성되는 경우의 구성 및 제조 방법은 도 5에 도시된 것과 동일하다. 또한, n형 반도체 박막 (n-)에 의해 저항 RL(2703)이 형성되는 경우의 구성 및 제조 방법은 도 6에 도시된 것과 동일하다. 상기에서는, 반도체 박막 또는 불순물이 도핑되어 있는 반도체 박막을 이용하여 도 27의 저항 RL(2703)이 형성되는 경우에 대해 설명되었지만, 저항이 수학식 1을 만족하는 한 다른 재료들도 사용될 수 있다.
다음으로, 도 27에 도시된 화소 구조를 이용하여 액정 표시 장치를 구동하는 방법이 설명될 것이다. 도 28은, 분극을 가지는 강유전성 액정, 반강유전성 액정또는 1 필드 기간 내에서 응답하는 OCB 모드 액정 등의 고속 액정을, 도 27에 도시된 화소 구성에 의해 구동하는 경우에, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, p형 MOS 트랜지스터 Qp(2702)의 게이트 전압 Va 및 화소 전압 Vpix의 타이밍 차트 및 액정의 광 투과율 변화를 도시하고 있다. 여기에서는, 전압이 인가되지 않을 때는 어두워지는 통상 블랙 모드에서 액정이 동작하는 경우에 대해 예를 들고 있다.
도시된 바와 같이, 기간 내에서 (N-1)번째 게이트 주사 전압 Vg이 하이 레벨 VgH이 되면, p형 MOS 트랜지스터 Qp(2702)를 경유하여 게이트 주사 전압 VgH이 전송됨에 따라, 화소 전극(107)이 리셋 상태가 된다. 하기에 설명되는 바와 같이, (N-1)번째의 수평 주사선의 선택 기간이 종료된 후, p형 MOS 트랜지스터 Qp(1502)는 소스 폴로워형의 아날로그 증폭기로 동작한다. 그러나, (N-1)번째 수평 주사선의 선택 기간에서 화소 전압 Vpix이 VgH로 되기 때문에, p형 MOS 트랜지스터 Qp(2702)의 리셋이 동시에 수행된다.
N번째 게이트 주사 전압 Vg이 하이 레벨 VgH로 되면, n형 MOS 트랜지스터 Qn(2701)는 온되고, 신호선에 입력된 데이터 신호 Vd는 n형 MOS 트랜지스터 Qn(2701)를 통해 p형 MOS 트랜지스터 Qp(2702)의 게이트 전극에 전송된다. 수평 주사 기간이 완료되고, 게이트 주사 전압 Vg가 로우 레벨로 되면, n형 MOS 트랜지스터 Qn(2701)는 오프되고, p형 MOS 트랜지스터 Qp(2702)의 게이트 전극에 전송된 데이터 신호는 전압 보유 커패시터(105)에 의해 유지된다. 이 때, p형 MOS 트랜지스터 Qp(2702)의 게이트 입력 전압 Va에는, n형 MOS 트랜지스터 Qn(2701)가 오프될 때, n형 MOS 트랜지스터 Qn(2701)의 게이트-소스 간의 용량을 경유하여 피드 스루 전압으로 칭해지는 전압 시프트가 발생한다. 도 28에서, 이것은 Vf1, Vf2 및 Vf3로 표시된다. 이러한 전압 시프트 Vf1, Vf2 및 Vf3의 양은, 전압 보유 커패시터(105)의 값을 크게 설계함으로써 작아질 수 있다. p형 MOS 트랜지스터 Qp(2702)의 게이트 입력 전압 Va은, 후속 필드 기간에서 N번째 게이트 주사 전압 Vg이 다시 하이 레벨로 되고, n형 MOS 트랜지스터 Qn(2701)이 선택될 때까지 유지된다.
한편, (N-1)번째 수평 주사 기간에 리셋이 완료되면, p형 MOS 트랜지스터 Qp(2702)는 N번째 수평 주사 기간으로부터 동작하고, 화소 전극(107)을 소스 전극으로 하는 소스 폴로워형 아날로그 증폭기로 동작한다. 이 때, 전압 보유 커패시터 전극(105)에는, p형 MOS 트랜지스터 Qp(2702)를 아날로그 증폭기로 동작시키기 위해, 적어도 (Vdmax - Vtp)보다 높은 전압이 공급된다. 여기에서, Vdmax는 데이터 신호 전압 Vd의 최소값이고, Vtp는 p형 MOS 트랜지스터 Qp(2702)의 임계 전압값이다. p형 MOS 트랜지스터 Qp(2702)는, 후속 필드에서 (N-1)번째 게이트 주사 전압이 VgH로 되어 리셋이 수행될 때까지의 기간동안, 그 유지된 게이트 입력 전압 Va에 대응하는 아날로그 계조 전압을 출력할 수 있다. 이러한 출력 전압은, p형 MOS 트랜지스터 Qp(2702)의 트랜스컨덕턴스 gmp와 저항 RL(2703)의 값에 따라 변하지만, 일반적으로 수학식 2에 의해 표시된다.
상술한 바와 같은 본 발명의 액정 표시 장치를 이용하여, 종래 기술에서와 같은 액정의 응답에 따른 화소 전압 Vpix의 변동이 제거될 수 있으므로, 도 28의 액정 광 투과율에 의해서도 도시된 바와 같이 1 필드마다 원하는 계조를 얻는 것이가능해진다.
또한, 본 발명의 액정 표시 장치에는, 아날로그 증폭기로서 동작하는 p형 MOS 트랜지스터 Qp(2702)의 전원 및 리셋 전원으로서 (N-1)번째 주사선 전압이 이용되고, 증폭기의 리셋이 p형 MOS 트랜지스터 Qp(2702) 자체에 의해 수행되는 구성이다. 따라서, 전원선, 리셋 전원선 및 리셋 스위치와 같은 배선 및 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있고, 높은 개구율을 제공하여 현저한 효과를 얻어진다.
또한, 상기 실시예에서는, n형 MOS 트랜지스터 Qn(2701) 및 p형 MOS 트랜지스터 Qp(2702)이 p-SiTFT로 형성되었지만, 이들은 a-SiTFT 또는 CdSeTFT와 같은 다른 박막 트랜지스터로도 형성될 수 있음에 유의한다. 또한, 이들은 단결정 실리콘 트랜지스터로도 형성될 수 있다.
도 28에 도시된 구동 방법과 유사한 구동 방법으로 TN 액정을 구동하는 것도 가능하다. 종래의 액정 표시 장치를 이용하면, 전술한 도 61에 표시된 바와 같이, TN 액정 분자의 스위칭에 의해 화소 전압 Vpix가 변동해버리기 때문에, 고유의 액정 광 투과율 T0를 얻을 수 없다. 이에 대해, 도 27에 도시된 본 발명의 액정 표시 장치에서는, p형 MOS 트랜지스터 Qp(2702)가 증폭기로서 동작하기 때문에, TN 액정의 용량 변화에 영향을 받지 않고 일정한 전압을 액정(109)에 계속적으로 인가하는 것이 가능하다. 따라서, 고유의 광 투과율을 얻을 수 있으며, 정확한 계조 표시가 수행될 수 있다.
상술한 제10 실시예의 액정 표시 장치 및 구동 방법을, 1 필드 (1 프레임)기간 내에서 입사광의 컬러를 스위칭하여 컬러 표시를 수행하는 시분할 구동 방식의 액정 표시 장치에 적용하는 경우, 양호한 컬러 재생성, 고 계조 표시가 실현될 수 있다. 이것은, 본 발명의 액정 표시 장치가 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 (1 프레임) 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 따른 화소 전압의 변동이 발생하지 않기 때문에, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 수행하는 것이 가능하다는 특징에 의한 것이다. 이 때, 액정 재료로는, 무임계 반강유전성 액정이 사용된다.
다음으로, 본 발명의 제11 실시예에 대해 도면을 참조로 상세히 설명한다. 도 29는, 본 발명의 액정 표시 장치의 제11 실시예를 도시하는 도면이다. 도시된 바와 같이, 본 발명의 액정 표시 장치는, 게이트 전극이 N번째 주사선(2705)에 접속되고, 소스 전극 및 드레인 전극 중 하나가 신호선(102)에 접속된 n형 MOS 트랜지스터 Qn(2901); 게이트 전극이 n형 MOS 트랜지스터 Qn(2901)의 소스 전극 및 드레인 전극 중 다른 하나에 접속되고, 소스 전극 및 드레인 전극 중 하나는 (N-1)번째 주사선(2704)에 접속되며, 소스 전극 및 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 제1 p형 MOS 트랜지스터 Qp1(2902); 제1 p형 MOS 트랜지스터 Qp1(2902)의 게이트 전극과 전압 보유 커패시터 전극(105)의 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 바이어스 전원 VB(2904)에 접속되고, 소스 전극이 전압 보유 커패시터 전극(105)에 접속되며, 드레인 전극이 화소 전극(107)에 접속된 제2 p형 MOS 트랜지스터 Qp2(2903); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭될 액정(109)을 포함한다. 여기에서, n형 MOS 트랜지스터 Qn(2901) 및 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(2902, 2903)는, P-SiTFT로 구성되어 있다. 또한, 제2 p형 MOS 트랜지스터 Qp2(2903)의 게이트 전극으로의 공급을 위한 바이어스 전원 VB(2904)은, 제2 p형 MOS 트랜지스터 Qp2(2903)의 소스-드레인 저항 Rdsp이 액정의 응답 시상수를 결정하는 저항 성분의 값 이하가 되도록 설정되어 있다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로에서 저항 Rr 및 Rsp와, 소스-드레인 저항 Rdsp은 전술한 수학식 3에 나타난 관계를 갖게 된다.
예를 들어, 저항 Rsp가 5GΩ으로 설정되는 경우, 바이어스 전원 VB(2904)의 값은 소스-드레인 저항 Rdsp 값이 1GΩ을 초과하지 않을 정도로 설정된다. 이 때, 제2 p형 MOS 트랜지스터 Qp2(2903)의 드레인 전류-게이트 전류 특성과 동작점이 도 11에 도시되어 있다. 즉, 도 11의 예시에서, 제2 p형 MOS 트랜지스터 Qp2(2903)의 게이트-소스 전압 VB-VCH은 -3V 정도로 설정된다. 그 결과, 제2 p형 MOS 트랜지스터 Qp2(2903)의 드레인 전류가 1E-8(A) 정도가 되고, 소스-드레인 간 전압 Vdsp가 -10V인 경우, 소스-드레인 간 저항 Rdsp는 1GΩ이 된다. 또한, 제2 p형 MOS 트랜지스터 Qp2(2903)의 약반전 영역에서 동작하고, 소스-드레인 간 전압 Vdsp가 -2V에서 -14V로 변하는 경우에도, 드레인 전류는 거의 일정하다. 제1 p형 MOS 트랜지스터 Qp1(2902)가 아날로그 증폭기로 동작하는 경우, 제2 p형 MOS 트랜지스터 Qp2(2903)는 바이어스 전원으로서 동작한다.
도 29에 도시된 제11 실시예의 액정 표시 장치를 위한 상기 구동 방법은, 도 28을 참조로 설명된 제10 실시예의 액정 표시 장치를 위한 구동 방법과 동일하다.즉, 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 기간 내에서 응답하는 OCB 모드 액정 등의 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정의 광 투과율은 도 28에 도시된 것과 동일하다. 또한, 도 29에 도시된 액정 표시 장치를 이용하여 TN 액정을 구동하는 경우에서도, 도 28에 도시된 것과 동일한 구동 방법을 이용할 수 있다.
즉, 도 29에 도시된 액정 표시 장치가 사용되면, 제10 실시예에서와 마찬가지로, 액정의 응답에 따른 화소 전압 Vpix의 변동이 제거되어, 1 필드마다 원하는 계조 표시를 얻을 수 있다.
또한, 도 29에 도시된 액정 표시 장치는, 아날로그 증폭기로서 동작하는 제1 p형 MOS 트랜지스터 Qp(2902)의 전원 및 리셋 전원으로서 (N-1)번째 주사선 전압이 이용되고, 증폭기의 리셋이 제1 p형 MOS 트랜지스터 Qp(2902) 자체에 의해 수행되는 구성이다. 따라서, 전원선, 리셋 전원선 및 리셋 스위치와 같은 배선 및 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있고, 높은 개구율을 제공하여 현저한 효과를 얻어진다.
또한, 상기 실시예에서는, n형 MOS 트랜지스터 Qn(2901) 및 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(2902, 2903)이 p-SiTFT로 형성되었지만, 이들은 a-SiTFT 또는 CdSeTFT와 같은 다른 박막 트랜지스터로도 형성될 수 있음에 유의한다. 또한, 이들은 단결정 실리콘 트랜지스터로도 형성될 수 있다.
상술한 제11 실시예의 액정 표시 장치 및 구동 방법을, 1 필드 (1 프레임) 기간 내에서 입사광의 컬러를 스위칭하여 컬러 표시를 수행하는 시분할 구동 방식의 액정 표시 장치에 적용하는 경우, 양호한 컬러 재생성, 고 계조 표시가 실현될 수 있다. 이것은, 본 발명의 액정 표시 장치가 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 (1 프레임) 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 따른 화소 전압의 변동이 발생하지 않기 때문에, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 수행하는 것이 가능하다는 특징에 의한 것이다. 이 때, 액정 재료로는, 무임계 반강유전성 액정이 사용된다.
다음으로, 본 발명의 제12 실시예에 대해 도면을 참조로 상세히 설명한다. 도 30은, 본 발명의 액정 표시 장치의 제12 실시예를 도시하는 도면이다. 도시된 바와 같이, 본 발명의 액정 표시 장치는, 게이트 전극이 N번째 주사선(2705)에 접속되고, 소스 전극 및 드레인 전극 중 하나가 신호선(102)에 접속된 n형 MOS 트랜지스터 Qn(2901); 게이트 전극이 n형 MOS 트랜지스터 Qn(2901)의 소스 전극 및 드레인 전극 중 다른 하나에 접속되고, 소스 전극 및 드레인 전극 중 하나는 (N-1)번째 주사선(2704)에 접속되며, 소스 전극 및 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 제1 p형 MOS 트랜지스터 Qp1(2902); 제1 p형 MOS 트랜지스터 Qp1(2902)의 게이트 전극과 전압 보유 커패시터 전극(105)의 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 전압 보유 커패시터 전극(105)에 접속되고, 소스 전극이 소스 전원 VS(3001)에 접속되며, 드레인 전극이 화소 전극(107)에 접속된 제2 p형 MOS 트랜지스터 Qp2(2903); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭될 액정(109)을 포함한다. 여기에서, n형 MOS 트랜지스터 Qn(2901) 및 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(2902, 2903)는, P-SiTFT로 구성되어 있다.
제2 p형 MOS 트랜지스터 Qp2(2903)의 게이트 전극으로의 공급을 위한 바이어스 전원 VB(2904)은, 제2 p형 MOS 트랜지스터 Qp2(2903)의 소스-드레인 저항 Rdsp이 액정의 응답 시상수를 결정하는 저항 성분의 값 이하가 되도록 설정되어 있다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로에서 저항 Rr 및 Rsp와, 소스-드레인 저항 Rdsp은 전술한 수학식 3에 나타난 관계를 갖게 된다. 예를 들어, 저항 Rsp가 5GΩ으로 설정되는 경우, 소스 전원 VS(3001)의 값은 소스-드레인 저항 Rdsp 값이 1GΩ을 초과하지 않을 정도로 설정된다. 이 때, 제2 p형 MOS 트랜지스터 Qp2(2903)의 동작점은 도 11에 도시된 것과 동일하다. 즉, 도면의 예시에서, 제2 p형 MOS 트랜지스터 Qp2(2903)의 게이트-소스 전압 VCH-VS은 -3V 정도로 설정된다. 그 결과, 제2 p형 MOS 트랜지스터 Qp2(2903)의 드레인 전류가 1E-8(A) 정도가 되고, 소스-드레인 간 전압 Vdsp가 -10V인 경우, 소스-드레인 간 저항 Rdsp는 1GΩ이 된다. 또한, 제2 p형 MOS 트랜지스터 Qp2(2903)가 약반전 영역에서 동작하고, 소스-드레인 간 전압 Vdsp가 -2V에서 -14V로 변하는 경우에도, 드레인 전류는 거의 일정하다. 제1 p형 MOS 트랜지스터 Qp1(2902)가 아날로그 증폭기로 동작하는 경우, 제2 p형 MOS 트랜지스터 Qp2(2903)는 바이어스 전류원으로서 동작한다.
도 30에 도시된 제12 실시예의 액정 표시 장치를 위한 상기 구동 방법은, 전술한 제10 실시예 및 제11 실시예의 액정 표시 장치를 위한 구동 방법과 동일하다. 즉, 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 기간 내에서 응답하는 OCB 모드 액정 등의 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정의광 투과율은 도 28에 도시된 것과 동일하다. 또한, 도 30에 도시된 액정 표시 장치를 이용하여 TN 액정을 구동하는 경우에서도, 도 28에 도시된 것과 동일한 구동 방법을 이용할 수 있다.
즉, 도 30에 도시된 액정 표시 장치가 사용되면, 제 10 실시예 및 제11 실시예에서와 마찬가지로, 액정의 응답에 따른 화소 전압 Vpix의 변동이 제거되어, 1 필드마다 원하는 계조 표시를 얻을 수 있다.
또한, 도 30에 도시된 액정 표시 장치는, 아날로그 증폭기로서 동작하는 제1 p형 MOS 트랜지스터 Qp1(2902)의 전원 및 리셋 전원으로서 (N-1)번째 주사선 전압이 이용되고, 증폭기의 리셋이 제1 p형 MOS 트랜지스터 Qp(2902) 자체에 의해 수행되는 구성이다. 따라서, 전원선, 리셋 전원선 및 리셋 스위치와 같은 배선 및 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있고, 높은 개구율을 제공하여 현저한 효과를 얻어진다.
또한, 상기 실시예에서는, n형 MOS 트랜지스터 Qn(2901) 및 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(2902, 2903)가 p-SiTFT로 형성되었지만, 이들은 a-SiTFT 또는 CdSeTFT와 같은 다른 박막 트랜지스터로도 형성될 수 있음에 유의한다. 또한, 이들은 단결정 실리콘 트랜지스터로도 형성될 수 있다.
상술한 제12 실시예의 액정 표시 장치 및 구동 방법을, 1 필드 (1 프레임) 기간 내에서 입사광의 컬러를 스위칭하여 컬러 표시를 수행하는 시분할 구동 방식의 액정 표시 장치에 적용하는 경우, 양호한 컬러 재생성, 고 계조 표시가 실현될 수 있다. 이것은, 본 발명의 액정 표시 장치가 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 (1 프레임) 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 따른 화소 전압의 변동이 발생하지 않기 때문에, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 수행하는 것이 가능하다는 특징에 의한 것이다. 이 때, 액정 재료로는, 무임계 반강유전성 액정이 사용된다.
다음으로, 본 발명의 제13 실시예에 대해 도면을 참조로 상세히 설명한다. 도 31은, 본 발명의 액정 표시 장치의 제13 실시예를 도시하는 도면이다. 도시된 바와 같이, 본 발명의 액정 표시 장치는, 게이트 전극이 N번째 주사선(2705)에 접속되고, 소스 전극 및 드레인 전극 중 하나가 신호선(102)에 접속된 n형 MOS 트랜지스터 Qn(2901); 게이트 전극이 n형 MOS 트랜지스터 Qn(2901)의 소스 전극 및 드레인 전극 중 다른 하나에 접속되고, 소스 전극 및 드레인 전극 중 하나는 (N-1)번째 주사선(2704)에 접속되며, 소스 전극 및 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 제1 p형 MOS 트랜지스터 Qp1(2902); 제1 p형 MOS 트랜지스터 Qp1(2902)의 게이트 전극과 전압 보유 커패시터 전극(105)의 사이에 형성된 전압 보유 커패시터(106); 게이트 전극과 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고, 드레인 전극이 화소 전극(107)에 접속된 제2 p형 MOS 트랜지스터 Qp2(2903); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭될 액정(109)을 포함한다. 여기에서, n형 MOS 트랜지스터 Qn(2901) 및 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(2902, 2903)는, P-SiTFT로 구성되어 있다.
또한, 제2 p형 MOS 트랜지스터 Qp2(2903)의 게이트 전극 및 소스 전극이 전압 보유 커패시터 전극(105)에 접속되어 있기 때문에, 제2 p형 MOS 트랜지스터 Qp2(2903)의 게이트-소스 간 전압 Vgsp은 0V가 된다. 이러한 바이어스 조건 하에서, 제2 p형 MOS 트랜지스터 Qp2(2903)의 소스-드레인 간 저항 Rdsp이 수학식 3을 만족하도록, 제2 p형 MOS 트랜지스터 Qp2(2903)의 임계 전압값은 채널-도우즈에 의해 포지티브 측으로 제어된다. 제2 p형 MOS 트랜지스터 Qp2(2903)의 드레인 전류-게이트 전압 특성은 도 14에 도시된 것과 동일하다. 즉, 도 14에 도시된 바와 같이, 임계 전압값이 채널-도우즈에 의해 포지티브 측으로 시프트 제어되어, 게이트-소스 간 전압이 0V일 때 드레인 전류는 1E-8(A) 정도가 된다. 그 결과, 제2 p형 MOS 트랜지스터 Qp2(2903)의 드레인 전류가 1E-8(A) 정도가 되고, 소스-드레인 간 전압 Vdsp이 -10V일 때, 소스-드레인 저항 Rdsn은 1GΩ이 된다. 또한, 제2 p형 MOS 트랜지스터 Qp2(2903)가 약반전 영역에서 동작하고, 소스-드레인 간 전압 Vdsp이 -2V에서 -14V로 변화하는 경우에도, 드레인 전류는 거의 일정하다. 제2 p형 MOS 트랜지스터 Qp2(2903)는, 제1 p형 MOS 트랜지스터 Qp1(2902)가 아날로그 증폭기로 동작하는 경우의 바이어스 전류원으로서 동작한다.
제13 실시예에서는, 제11 및 제12 실시예에서 필요하던 바이어스 전원 VB(2904) 및 소스 전원 VS(3001)이 불필요해진다. 그러나, 추가적으로 채널-도우즈 형성 단계가 필요해진다.
도 31에 도시된 제13 실시예의 액정 표시 장치를 위한 상기의 구동 방법은, 상술된 제10 실시예 내지 제12 실시예의 액정 표시 장치의 구동 방법과 동일하다. 즉, 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에 화소 전압 Vpix 및 액정 광 투과율은 도 28에 도시된 것과 동일하다. 또한, 도 31에 도시된 액정 표시 장치를 이용하여 TN 액정을 구동하는 경우에도, 도 28에 도시된 것과 동일한 방법으로 구동될 수 있다.
즉, 도 31에 도시된 액정 표시 장치가 사용되는 경우에는, 제10 실시예 내지 제12 실시예에서와 마찬가지로 액정의 응답에 따른 화소 전압 Vpix의 변동이 제거될 수 있어서, 하나의 필드마다 원하는 계조를 얻을 수 있다.
또한, 도 31에 도시된 액정 표시 장치는, 아날로그 증폭기로서 동작하는 제1 p형 MOS 트랜지스터 Qp1(2902)의 전원 및 리셋 전원으로서 주사선 전압을 이용하는 경우에도, 증폭기의 리셋이 제1 p형 MOS 트랜지스터 Qp1(2902) 자체에 의해 수행되도록 구성되어 있다. 따라서, 전원선, 리셋 전원선, 리셋 스위치 등의 배선 및 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있고, 고 개구율화에 현저한 효과를 얻을 수 있다.
또한, 상기 실시예에서는, p형 MOS 트랜지스터 Qp(2901) 및 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(2902, 2903)가 P-SiTFT로 형성되는 것으로 설명되었지만, 이들은 a-SiTFT 또는 CdSeTFT 등의 다른 박막 트랜지스터로도 형성될 수 있음을 알아햐 한다. 또한, 단결정 실리콘 트랜지스터로도 형성될 수 있다.
상술한 제9 실시예의 액정 표시 장치 및 구동 방법을, 1 필드 (1 프레임) 기간 내에서 입사광의 컬러를 스위칭하여 컬러 표시를 수행하는 시분할 구동 방식의 액정 표시 장치에 적용하는 경우, 양호한 컬러 재생성, 고 계조 표시가 실현될 수있다. 이것은, 본 발명의 액정 표시 장치가 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 (1 프레임) 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 따른 화소 전압의 변동이 발생하지 않기 때문에, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 수행하는 것이 가능하다는 특징에 의한 것이다. 이 때, 액정 재료로는, 무임계 반강유전성 액정이 사용된다.
다음으로, 본 발명의 제14 실시예에 대해 도면을 참조로 상세히 설명한다. 도 32는, 본 발명의 액정 표시 장치의 제14 실시예를 도시하는 도면이다. 도시된 바와 같이, 본 발명의 액정 표시 장치는, 게이트 전극이 N번째 주사선(2705) (N은 2 이상의 정수임)에 접속되고, 소스 전극 및 드레인 전극 중 하나가 신호선(102)에 접속된 p형 MOS 트랜지스터 Qp(3201); 게이트 전극이 p형 MOS 트랜지스터 Qp(3201)의 소스 전극 및 드레인 전극 중 다른 하나에 접속되고, 소스 전극 및 드레인 전극 중 하나는 (N-1)번째 주사선(2704)에 접속되며, 소스 전극 및 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 n형 MOS 트랜지스터 Qn(3202); n형 MOS 트랜지스터 Qn(3202)의 게이트 전극과 전압 보유 커패시터 전극(105)의 사이에 형성된 전압 보유 커패시터(106); 화소 전극(107)과 전압 보유 커패시터 전극(105) 사이에 접속된 저항 RL(3203); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭될 액정(109)을 포함한다. 여기에서, p형 MOS 트랜지스터 Qp(3201) 및 n형 MOS 트랜지스터 Qn(3202)는, P-SiTFT로 구성되어 있다.
제6 실시예에서와 마찬가지로, 저항 RL(3203)의 값은, 액정의 응답 시상수를결정하는 저항 성분의 값 이하로 설정된다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp 및 저항 RL(3203)의 값은 전술한 수학식 1에 표시된 관계를 가진다.
예를 들어, 저항 Rsp가 5GΩ으로 설정되는 경우, 저항 RL(3203)의 값은 1GΩ 정도로 설정된다. 통상의 반도체 집적 회로에서는 사용되지 않는 큰 저항인 1GΩ의 값은, 제6 실시예에서 설명된 바와 같이, 반도체 박막 또는 불순물이 도핑되어 있는 반도체 박막으로 형성된다.
즉, 저농도로 도핑된 n형 반도체 박막 (n-)에 의해 저항 RL(3203)이 형성되는 경우의 구성 및 제조 방법은 도 16에 도시된 것과 동일하다. 그리고, 불순물이 도핑되지 않은 반도체 박막 (i층)으로 저항 RL(3203)이 형성되는 경우의 구성 및 제조 방법은 도 17에 도시된 것과 동일하다. 또한, p형 반도체 박막 (p-)에 의해 저항 RL(3203)이 형성되는 경우의 구성 및 제조 방법은 도 18에 도시된 것과 동일하다. 상기에서는, 반도체 박막 또는 불순물이 도핑되어 있는 반도체 박막을 이용하여 도 32의 저항 RL(3203)이 형성되는 경우에 대해 설명되었지만, 저항이 수학식 1을 만족하는 한 다른 재료들도 사용될 수 있다.
다음으로, 도 32에 도시된 화소 구조를 이용하여 액정 표시 장치를 구동하는 방법이 설명될 것이다. 도 33은, 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 기간 내에서 응답하는 OCB 모드 액정 등의 고속 액정을, 도 32에 도시된 화소 구성에 의해 구동하는 경우에, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, n형 MOS 트랜지스터 Qn(3202)의 게이트 전압 Va 및 화소 전압 Vpix의 타이밍차트 및 액정의 광 투과율 변화를 도시하고 있다. 여기에서는, 전압이 인가되지 않을 때는 어두워지는 통상 블랙 모드에서 액정이 동작하는 경우에 대해 예를 들고 있다.
도시된 바와 같이, 기간 내에서 (N-1)번째 게이트 주사 전압 Vg이 로우 레벨 VgL이 되면, n형 MOS 트랜지스터 Qn(3202)를 경유하여 게이트 주사 전압 VgL이 전송됨에 따라, 화소 전극(107)이 리셋 상태가 된다. 하기에 설명되는 바와 같이, (N-1)번째 주사선의 선택 기간이 종료된 후, n형 MOS 트랜지스터 Qn(3202)는 소스 폴로워형의 아날로그 증폭기로 동작한다. 그러나, (N-1)번째 주사선의 선택 기간에서 화소 전압 Vpix이 VgL로 되기 때문에, n형 MOS 트랜지스터 Qn(3202)의 리셋이 동시에 수행된다.
N번째 게이트 주사 전압 Vg(N)이 로우 레벨 VgL로 되면, p형 MOS 트랜지스터 Qp(3201)는 온되고, 신호선에 입력된 데이터 신호 Vd는 n형 MOS 트랜지스터 Qn(3201)를 통해 n형 MOS 트랜지스터 Qn(3202)의 게이트 전극에 전송된다. 수평 주사 기간이 완료되고, 게이트 주사 전압 Vg가 하이 레벨로 되면, p형 MOS 트랜지스터 Qp(3201)는 오프되고, n형 MOS 트랜지스터 Qn(3202)의 게이트 전극에 전송된 데이터 신호는 전압 보유 커패시터(105)에 의해 유지된다. 이 때, p형 MOS 트랜지스터 Qp(3202)의 게이트 입력 전압 Va에는, n형 MOS 트랜지스터 Qn(3201)가 오프될 때, p형 MOS 트랜지스터 Qp(3201)의 게이트-소스 간의 용량을 경유하여 피드 스루 전압으로 칭해지는 전압 시프트가 발생한다. 도 33에서, 이것은 Vf1, Vf2 및 Vf3로 표시된다. 이러한 전압 시프트 Vf1, Vf2 및 Vf3의 양은, 전압 보유 커패시터(105)의 값을 크게 설계함으로써 작아질 수 있다. p형 MOS 트랜지스터 Qp(3202)의 게이트 입력 전압 Va은, 후속 필드 기간에서 N번째 게이트 주사 전압 Vg이 다시 로우 레벨로 되고, p형 MOS 트랜지스터 Qp(3201)가 선택될 때까지 유지된다.
한편, (N-1)번째 수평 주사 기간에 리셋이 완료되면, n형 MOS 트랜지스터 Qn(3202)는 N번째 수평 주사 기간으로부터 동작하고, 화소 전극(107)을 소스 전극으로 하는 소스 폴로워형 아날로그 증폭기로 동작한다. 이 때, 전압 보유 커패시터 전극(105)에는, n형 MOS 트랜지스터 Qn(3202)를 아날로그 증폭기로 동작시키기 위해, 적어도 (Vdmin-Vtn)보다 낮은 전압이 공급된다. 여기에서, Vdmin는 데이터 신호 전압 Vd의 최소값이고, Vtn는 n형 MOS 트랜지스터 Qn(3202)의 임계 전압값이다. n형 MOS 트랜지스터 Qn(3202)는, 후속 필드에서 (N-1)번째 게이트 주사 전압이 VgL로 되어 리셋이 수행될 때까지의 기간동안, 그 유지된 게이트 입력 전압 Va에 대응하는 아날로그 계조 전압을 출력할 수 있다. 이러한 출력 전압은, n형 MOS 트랜지스터 Qn(3202)의 트랜스컨덕턴스 gmn와 저항 RL(3203)의 값에 따라 변하지만, 일반적으로 수학식 4에 의해 표시된다.
상술한 바와 같은 본 발명의 액정 표시 장치를 이용하여, 종래 기술에서와 같은 액정의 응답에 따른 화소 전압 Vpix의 변동이 제거될 수 있으므로, 도 33의 액정 광 투과율에 의해서도 도시된 바와 같이 1 필드마다 원하는 계조를 얻는 것이 가능해진다.
또한, 본 발명의 액정 표시 장치는, 아날로그 증폭기로서 동작하는 n형 MOS 트랜지스터 Qn(3202)의 전원 및 리셋 전원으로서 (N-1)번째 주사선 전압이 이용되고, 증폭기의 리셋이 n형 MOS 트랜지스터 Qn(3202) 자체에 의해 수행되도록 구성되어 있다. 따라서, 전원선, 리셋 전원선 및 리셋 스위치와 같은 배선 및 회로가 불필요해진다. 그 결과, 종래보다 작은 면적으로 아날로그 증폭기를 구성할 수 있고, 높은 개구율을 제공하여 현저한 효과를 얻어진다.
또한, 상기 실시예에서는, p형 MOS 트랜지스터 Qp(3201) 및 n형 MOS 트랜지스터 Qn(3202)이 p-SiTFT로 형성되었지만, 이들은 a-SiTFT 또는 CdSeTFT와 같은 다른 박막 트랜지스터로도 형성될 수 있음에 유의한다. 또한, 이들은 단결정 실리콘 트랜지스터로도 형성될 수 있다.
도 33에 도시된 구동 방법과 유사한 구동 방법으로 TN 액정을 구동하는 것도 가능하다. 종래의 액정 표시 장치를 이용하면, 전술한 도 61에 표시된 바와 같이, TN 액정 분자의 스위칭에 의해 화소 전압 Vpix가 변동해 버리기 때문에, 고유의 액정 광 투과율 T0를 얻을 수 없다. 이에 대해, 도 32에 도시된 본 발명의 액정 표시 장치에서는, n형 MOS 트랜지스터 Qn(3202)가 증폭기로서 동작하기 때문에, TN 액정의 용량 변화에 영향을 받지 않고 일정한 전압을 액정(109)에 계속적으로 인가하는 것이 가능하다. 따라서, 고유의 광 투과율을 얻을 수 있으며, 정확한 계조 표시가 수행될 수 있다.
상술한 제14 실시예의 액정 표시 장치 및 구동 방법을, 1 필드 (1 프레임) 기간 내에서 입사광의 컬러를 스위칭하여 컬러 표시를 수행하는 시분할 구동 방식의 액정 표시 장치에 적용하는 경우, 양호한 컬러 재생성, 고 계조 표시가 실현될 수 있다. 이것은, 본 발명의 액정 표시 장치가 분극을 가지는 강유전성 액정, 반강유전성 액정 또는 1 필드 (1 프레임) 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답에 따른 화소 전압의 변동이 발생하지 않기 때문에, 1 필드 (1 프레임) 기간마다 원하는 계조 표시를 수행하는 것이 가능하다는 특징에 의한 것이다. 이 때, 액정 재료로는, 무임계 반강유전성 액정이 사용된다.
다음으로, 본 발명의 제15 실시예에 대해 도면을 참조로 상세히 설명한다. 도 34는, 본 발명의 액정 표시 장치의 제15 실시예를 도시하는 도면이다. 도시된 바와 같이, 본 발명의 액정 표시 장치는, 게이트 전극이 N번째 주사선(2705)에 접속되고, 소스 전극 및 드레인 전극 중 하나가 신호선(102)에 접속된 p형 MOS 트랜지스터 Qp(3401); 게이트 전극이 p형 MOS 트랜지스터 Qp(3401)의 소스 전극 및 드레인 전극 중 다른 하나에 접속되고, 소스 전극 및 드레인 전극 중 하나는 (N-1)번째 주사선(2704)에 접속되며, 소스 전극 및 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 제1 n형 MOS 트랜지스터 Qn1(3402); 제1 n형 MOS 트랜지스터 Qn1(3402)의 게이트 전극과 전압 보유 커패시터 전극(105)의 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 바이어스 전원 VB(3404)에 접속되고, 소스 전극이 전압 보유 커패시터 전극(105)에 접속되며, 드레인 전극이 화소 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn2(3403); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭될 액정(109)을 포함한다. 여기에서, p형 MOS 트랜지스터 Qp(3401) 및 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(3402, 3403)는, P-SiTFT로 구성되어 있다. 또한, 제2 n형 MOS 트랜지스터 Qn2(3403)의 게이트 전극으로의 공급을 위한 바이어스 전원 VB(3404)은, 제2 n형 MOS 트랜지스터 Qn2(3403)의 소스-드레인 저항 Rdsn이 액정의 응답 시상수를 결정하는 저항 성분의 값 이하가 되도록 설정되어 있다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로에서 저항 Rr 및 Rsp와, 소스-드레인 저항 Rdsn은 전술한 수학식 5에 나타난 관계를 갖게 된다.
예를 들어, 저항 Rsn가 5GΩ으로 설정되는 경우, 바이어스 전원 VB(3404)의 값은 소스-드레인 저항 Rdsn 값이 1GΩ을 초과하지 않을 정도로 설정된다. 이 때, 제2 n형 MOS 트랜지스터 Qn2(3403)의 드레인 전류-게이트 전류 특성과 동작점은 도 23에 도시된 것과 동일하다. 즉, 도 23의 예시에서, 제2 n형 MOS 트랜지스터 Qn2(3403)의 게이트-소스 전압 VB-VCH는 3V 정도로 설정된다. 그 결과, 제2 n형 MOS 트랜지스터 Qn2(3403)의 드레인 전류가 1E-8(A) 정도가 되고, 소스-드레인 간 전압 Vdsn이 10V인 경우, 소스-드레인 간 저항 Rdsn은 1GΩ이 된용된다. 또한, 제2 n형 MOS 트랜지스터 Qn2(3403)가 2V 내지 14V로 변화하는 소스-드레인 전압 Vdsn으로써 약반전 영역에서 작동되더라도, 드레인 전류는 대략 일정하다. 제2 n형 MOS 트랜지스터 Qn2(3403)는 제1 n형 MOS 트랜지스터 Qn1(3402)이 아날로그 증폭기로서 작동하는 경우에 바이어스 전류원으로서 동작된다.
도 34에 도시된 제15 실시예에 따른 상술한 액정 표시 장치의 구동 방법은 도 33을 참조하여 앞서 설명한 제14 실시예의 액정 표시 장치용 구동 방법과 동일하다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 33에 도시된 바와 같다. 또한, TN 액정이 도 34에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 이것은 도 33에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
즉, 도 34에 도시된 액정 표시 장치가 사용된다면, 제14 실시예에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 1 필드마다 원하는 계조를 얻을 수 있게 된다.
또한, 도 34에 도시된 액정 표시 장치에서, (N-1)번째 주사 라인 전압이 아날로그 증폭기로서 동작하는 제1 n형 MOS 트랜지스터 Qn1(3402)용 전원으로서 그리고 그 리셋 전원으로서 사용되고, 상기 증폭기의 리셋은 제1 n형 MOS 트랜지스터 Qn1(3402) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 전원선, 및 리셋 스위치와 같은 배선 및 회로들이 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제 까지보다 더 작은 면적으로 구성될 수 있고, 높은 개구율을 제공하여 현저한 효과를 얻을 수 있다.
또한, 상술한 실시예에서, p형 MOS 트랜지스터 Qp(3401)와 제1, 제2 n형 MOS 트랜지스터들 Qn1, Qn2(3402, 3403)이 p-SiTFT들로 형성된다는 것을 주목하였다. 그러나, 이들은 a-SiTFT들과 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
상술한 제5 실시예에 따른 액정 표시 장치와 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 실현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제16 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 35는 본 발명에 따른 액정 표시 장치의 제16 실시예를 나타낸 도면이다. 도면에 나타낸 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 N번째 주사 라인(2705)에 접속되고 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 p형 MOS 트랜지스터 Qp(3401); 게이트 전극이 p형 MOS 트랜지스터 Qp(3401)의 상기 소스 전극과 드레인 전극 중 다른 하나에 접속되고, 소스 전극과 드레인 전극 중 하나가 (N-1)번째 주사 라인(2704)에 접속되고, 상기 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제1 n형 MOS 트랜지스터 Qn1(3402); 제1 n형 MOS 트랜지스터 Qn1(3402)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 전압 보유 커패시터 전극(105)에 접속되고, 소스 전극이 소스 전원 VS(3501)에 접속되고, 드레인 전극이 화소 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn1(3403); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 상기 p형 MOS 트랜지스터 Qp1(3401)과 제1, 제2 n형 MOS 트랜지스터 Qn1(3402), Qn2(3403)는 p-SiTFT들로 구성된다.
제2 n형 MOS 트랜지스터 Qn2(3403)의 소스 전극에 공급하기 위한 소스 전원VS(3501)은, 제2 n형 MOS 트랜지스터 Qn2(3403)의 소스-드레인 저항 Rdsn이 액정의 응답 시상수를 결정하는 저항 성분값과 같거나 더 작게 되도록 세팅된다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp와 소스-드레인 저항 Rdsn은 상기 수학식 5에 나타낸 관계를 갖는다. 예를 들어, Rsn이 5GΩ인 경우, 소스 전원 VS(3501)은 소스-드레인 저항 Rdsn이 1GΩ을 초과하지 않도록 공급된다. 제2 n형 MOS 트랜지스터 Qn2(3403)의 동작점은 도 23에 도시된 동작점과 같다. 즉, 도 23의 예에서, 제2 n형 MOS 트랜지스터 Qn2(3403)의 게이트-소스 전압 VCH-VS은 약 3V로 세팅된다. 그 결과, 제2 n형 MOS 트랜지스터 Qn2(3403)의 드레인 전류가 1E-8(A)가 되고 소스-드레인 전압 Vdsn이 10V가 되면, 소스-드레인 저항 Rdsn이 1GΩ으로 된다. 또한, 제2 n형 MOS 트랜지스터 Qn2(3403)가 2V 내지 14V로 변화하는 소스-드레인 전압 Vdsn으로 약반전 영역에서 동작하더라도, 드레인 전류는 대략 일정하다. 제2 n형 MOS 트랜지스터 Qn2(3403)는 제1 n형 MOS 트랜지스터 Qn1(3402)가 아날로그 증폭기로서 동작하는 경우에 바이어스 전류원으로서 동작된다.
도 35에 도시된 제16 실시예에 따른 액정 표시 장치를 위한 상기 구동 방법은 앞서 설명한 제14 및 제15 실시예들에 따른 액정 표시 장치의 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정이 구동되는 경우, 화소 전압 Vpix와 액정 광 투과율은 도 33에 도시된 바와 같다. 또한, TN 액정이 도 35에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 33에 도시된 구동 방법으로 구동될 수 있다.
다시 말해서, 도 35에 도시된 액정 표시 장치가 사용된다면, 제14 및 제15 실시예들에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 소정의 계조가 1 필드마다 얻어질 수 있도록 해준다.
또한, 도 35에 도시된 액정 표시 장치에서는, (N-1)번째 주사 라인 전압이 아날로그 증폭기로서 동작하는 제1 n형 MOS 트랜지스터 Qn1(3402)을 위한 전원으로서, 그리고 리셋 전원으로서 사용되어, 증폭기의 리셋이 제1 n형 MOS 트랜지스터 Qn1(3402) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 전원선 및 리셋 스위치와 같은 배선 및 회로가 불필요해진다. 그 결과, 아날로그 증폭기가 이제까지보다 더 작은 영역으로써 구성될 수 있어서, 개구율이 높아져 현저한 효과를 얻을 수 있다.
또한, 상술한 실시예에 있어서, p형 MOS 트랜지스터 Qp(3401)와 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(3402, 3403)가 p-SiTFT들로 형성되었음을 보았다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수 있다.
본 발명의 제16 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용될 때, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이발생하지 않아서, 소정의 계조 표시가 매 1 필드 (1 프레임) 기간마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는, 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제17 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 36은 본 발명의 제17 실시예에 따른 액정 표시 장치를 나타낸 도면이다. 도면에 도시한 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 N번째 주사 라인(2705)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 p형 MOS 트랜지스터 Qp(3401); 게이트 전극이 p형 MOS 트랜지스터 Qp(3401)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고, 소스 전극과 드레인 전극 중 하나가 (N-1)번째 주사 라인(2704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 제1 n형 MOS 트랜지스터 Qn1(3402); 제1 n형 MOS 트랜지스터 Qn(3402)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극과 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고 드레인 전극이 화소 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn2(3403); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 p형 MOS 트랜지스터 Qp(3401)와 제1, 제2 n형 MOS 트랜지스터들 Qn1, Qn2(3402, 3403)은 p-SiTFT들로 구성된다.
또한, 제2 n형 MOS 트랜지스터 Qn2(3403)의 게이트 전극과 소스 전극이 모두 전압 보유 커패시터 전극(105)에 접속되기 때문에, 제2 n형 MOS 트랜지스터 Qn2(3403)의 게이트-소스 전압 Vgsn이 0V로 된다. 이러한 바이어스 조건에서, 제2 n형 MOS 트랜지스터 Qn2(3403)의 소스-드레인 저항 Rdsn이 상기 수학식 5를 만족하도록, 제2 n형 MOS 트랜지스터 Qn2(3403)의 임계 전압값이 채널-도우즈에 의해 네거티브 측으로 시프트 제어된다. 이 때 제2 p형 MOS 트랜지스터 Qp2(1003)의 드레인 전류-게이트 전압 특성과 그 동작점은 도 26에 도시된 바와 같다. 즉, 도 26에 도시된 바와 같이, 채널-도우즈에 의해 임계 전압값이 네거티브 측으로 시프트 제어되어, 게이트-소스 전압이 0V일 때, 드레인 전류가 대략 1E-8(A)로 된다. 그 결과, 제2 n형 MOS 트랜지스터 Qn2(3403)의 드레인 전류가 약 1E-8(A)로 되고 소스-드레인 전압 Vdsn이 10V일 때, 소스-드레인 저항 Rdsn이 1GΩ으로 된다. 또한, 제2 n형 MOS 트랜지스터 Qn2(3403)가 2V 내지 14V까지 변화하는 소스-드레인 전압 Vdsn으로써 약반전 영역에서 동작되더라도, 드레인 전류는 대략 일정하다. 제2 n형 MOS 트랜지스터 Qn2(3403)는 제1 n형 MOS 트랜지스터 Qn1(3402)이 아날로그 증폭기로서 동작되는 경우 바이어스 전류원으로서 동작된다.
제17 실시예에서는, 제15와 제16 실시예에서 필요한 바이어스 전원 VB(3404)과 소스 전원 VS(3501)이 필요하지 않다. 그러나, 채널-도우즈 형성 단계가 추가로 필요하다.
도 36에 도시된 제17 실시예의 액정 표시 장치를 위한 상술한 구동 방법은 제14 내지 제16 실시예에서 설명된 액정 표시 장치용 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 33에 도시된 바와 같다. 또한, TN 액정이 도 36에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 33에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
즉, 도 36에 도시된 액정 표시 장치가 사용된다면, 제14 내지 제16 실시예에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 매 1 필드마다 원하는 계조를 얻을 수 있게 된다.
또한, 도 36에 도시된 액정 표시 장치에서, (N-1)번째 주사 라인 전압이, 아날로그 증폭기로서 동작하는 제1 n형 MOS 트랜지스터 Qn1(3402)용 전원으로서 그리고 그 리셋 전원으로서 사용되고, 상기 증폭기의 리셋이 제1 n형 MOS 트랜지스터 Qn1(3402) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 전원선, 및 리셋 스위치와 같은 배선 및 회로들이 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고, 개구율이 높아져 현저한 효과를 얻을 수 있다.
또한, 상술한 실시예에서, p형 MOS 트랜지스터 Qp(3401)와 제1, 제2 n형 MOS 트랜지스터들 Qn1, Qn2(3402, 3403)이 p-SiTFT들로 형성된다는 것을 주목하였다. 그러나, 이들은 a-SiTFT들과 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
상술한 제17 실시예에 따른 액정 표시 장치와 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 실현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제18 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 37은 본 발명에 따른 액정 표시 장치의 제18 실시예를 나타낸 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 n형 MOS 트랜지스터 Qn(3701); 게이트 전극이 n형 MOS 트랜지스터 Qn(3701)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 p형 MOS 트랜지스터 Qp(3702); p형 MOS 트랜지스터 Qp(3702)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 화소 전극(107)과 전압 보유 커패시터 전극(105) 사이에 접속된 저항 RL(3703); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 n형 MOS 트랜지스터 Qn(3701)과 p형 MOS 트랜지스터 Qp(3702)는 p-SiTFT들로 구성된다.
또한, 저항 RL(3703)의 값은, 제2 실시예에서와 같이, 액정의 응답 시상수를 결정하는 저항 성분값과 같거나 낮게 세팅된다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로의 저항들 Rr, Rsp과 저항 RL(3703)의 값은 상기 수학식 1에 의해 나타낸 관계를 갖는다.
예를 들어, 저항 Rsp가 5GΩ인 경우, 저항 RL(3703)의 값은 약 1GΩ의 값으로 세팅된다. 보통의 반도체 집적 회로에서는 사용되지 않는 큰 저항인 1GΩ의 값은 제2 실시예에 설명된 바와 같이 반도체 박막이나 또는 불순물이 도핑된 반도체 박막으로 형성된다.
저항 RL(3703)이 저농도로 도핑된 p형 반도체 박막 (p-)으로 형성되는 경우의 구성 및 제조 방법은 도 4에 도시된 바와 같다. 또한, 저항 RL(3703)이 불순물로 도핑되지 않은 반도체 박막 (i층)으로 형성되는 경우의 구성 및 제조 방법은 도 5에 도시된 바와 같다. 또한, 저항 RL(3703)이 n형 반도체 박막 (n-)으로 형성되는 경우의 구성 및 제조 방법은 도 6에 도시된 바와 같다. 상기에서는, 도 37에 도시된 저항 RL(3703)이 반도체 박막 또는 불순물이 도핑된 반도체 박막으로 형성된 경우에 대해 설명되었다. 그러나, 저항이 수학식 1을 만족하는 한, 다른 물질들이 채택될 수 있다.
다음은 도 37에 도시된 화소 구조를 사용하는 액정 표시 장치를 위한 구동 방법에 대해 설명한다. 도 38은 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 도 37에 도시된 화소 구조에 의해 구동되는 경우에, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, p형 MOS 트랜지스터 Qp(3702)의 게이트 전압 Va, 및 화소 전압 Vpix에 대한 타이밍 차트와 액정의 광 투과율의 변화를 나타낸다. 여기서의 예는 액정이 통상 블랙 모드에서 동작하여 전압이 인가되지 않으면 어둡게 되는 경우에 대한 것이다.
도면에 도시된 바와 같이, 리셋 펄스 전압 VR이 하이 레벨 VgH이 되는 기간에서, 화소 전극(107)은 p형 MOS 트랜지스터 Qp(3702)를 통해 전달되는 게이트 주사 전압 VgH로 인해 리셋 상태가 된다. 여기서, 아래에 설명되는 바와 같이, 리셋 펄스 전압 VR이 로우 레벨로 된 후에 p형 MOS 트랜지스터 Qp(3702)가 소스 폴로워형 아날로그 증폭기로서 동작한다. 그러나, 리셋 펄스 전압 VR이 하이 레벨로 되는 기간에서 VgH로 되는 화소 전압 Vpix 때문에, p형 MOS 트랜지스터 Qp(3702)의 리셋이 수행된다.
그런 다음, 리셋 펄스 전압 VR이 하이 레벨로 되는 기간 직후의, 게이트 주사 전압 Vg이 하이 레벨 VgH로 되는 기간에서, n형 MOS 트랜지스터 Qn(3701)가 온이 되고, 신호 라인으로의 데이터 신호 Vd 입력이 n형 MOS 트랜지스터 Qn(3701)을 통해 p형 MOS 트랜지스터 Qp(3702)의 게이트 전극에 전송된다. 수평 주사 기간이 완료되고 게이트 주사 전압 Vg가 로우 레벨로 되면, n형 MOS 트랜지스터 Qn(3701)이 오프되고, p형 MOS 트랜지스터 Qp(3702)의 게이트 전극에 전송된 데이터 신호가 전압 보유 커패시터(105)에 의해 유지된다. 이 때, p형 MOS 트랜지스터 Qp(3702)의 게이트 입력 전압 Va로써, n형 MOS 트랜지스터 Qn(3701)이 오프로 될 때, 피드 스루 전압으로서 일컬어지는 전압 시프트가 n형 MOS 트랜지스터 Qn(3701)의 게이트와 소스 사이의 용량을 통해 발생한다. 도 38에서, 이것은 Vf1, Vf2, 및 Vf3에 의해 표시된다. 이 전압 시프트 Vf1, Vf2, 및 Vf3의 크기는 전압 보유 커패시터(105)의 값을 크게 설계함으로써 더 작게 만들어질 수 있다. p형 MOS 트랜지스터 Qp(3702)의 게이트 입력 전압 Va는 게이트 주사 전압 Vg가 후속 필드 기간에서 다시 하이 레벨로 되고 n형 MOS 트랜지스터 Qn(3701)가 선택될 때까지 유지된다.
한편, p형 MOS 트랜지스터 Qp(3702)는, 리셋 펄스 전압 VR이 하이 레벨로 되는 리셋 기간에서 리셋이 완료되면, 수평 주사 기간으로부터 그 이후에 있어서, 소스 전극으로서의 화소 전극(107)과 함께 소스 폴로워형 아날로그 증폭기로서 동작한다. 이 때, p형 MOS 트랜지스터 Qp(3702)를 아날로그 증폭기로서 동작시키기 위해, 적어도 (Vdmax-Vtp)보다 높은 전압이 전압 보유 커패시터 전극(105)에 공급된다. 여기서 Vdmax는 데이터 신호 전압 Vd의 최대값이고, Vtp는 p형 MOS 트랜지스터 Qp(3702)의 임계 전압값이다. p형 MOS 트랜지스터 Qp(3702)는, 다음 필드에서 리셋 펄스 전압 VR이 VgH로 되어 리셋을 수행할 때까지의 기간 동안, 상기 유지된 게이트 입력 전압 Va에 대응하는 아날로그 계조 전압을 출력할 수 있다. 이 출력 전압은 p형 MOS 트랜지스터 Qp(3702)의 트랜스컨덕턴스 gmp와 저항 RL(3703)의 값에 따라 변화하지만, 일반적으로 앞서 상술한 수학식 2로 표현된다.
상술한 바와 같은 본 발명의 액정 표시 장치를 사용함으로써, 종래 기술에서 논의되었던 액정의 응답을 동반한 화소 전압 Vpix의 변동이 제거될 수 있고, 도 38의 액정 광 투과율에 의해 표시된 바와 같이, 매 1 필드마다 소정의 계조를 얻을 수 있게 된다.
또한, 상기 구동 방법에 의해, 리셋 기간이 수평 주사 기간 이전에 제공된다. 그러나, 리셋 기간과 수평 주사 기간이 동일한 타이밍을 갖도록 구동시키는 것도 가능하다. 이 경우에, 화소의 선택과 p형 MOS 트랜지스터 Qp(3702)의 리셋이 동시에 수행된다.
또한, 본 발명의 액정 표시 장치에 있어서는, 아날로그 증폭기로서 작동하는p형 MOS 트랜지스터 Qp(3702)의 리셋이 p형 MOS 트랜지스터 Qp(3702) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선과 회로들이 불필요해진다. 그 결과, 아날로그 증폭기가 더 작은 영역으로 구성될 수 있어서, 개구율이 높아져 현저한 효과를 얻을 수 있다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제2 및 제10 실시예들에서 설명된 액정 표시 장치에 비해, 상기 증폭기의 리셋을 동반한 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 상술한 실시예에 있어서, n형 MOS 트랜지스터 Qn(3701)와 p형 MOS 트랜지스터 Qp(3702)가 p-SiTFT들로 형성되었음을 주목하였다. 그러나, 이들은 a-SiTFT들이나 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수 있다.
도 38의 구동 방법과 유사한 구동 방법을 사용하여 TN 액정을 구동하는 것도 역시 가능하다. 종래의 액정 표시 장치에서는, 도 61에서 앞서 언급한 바와 같이, TN 액정 분자들의 스위칭 때문에 액정의 용량이 변화되고, 화소 전압 Vpix이 변동되어, 고유의 액정 광 투과율 T0가 얻어질 수 없다. 반면에, 도 37에 도시된 본 발명의 액정 표시 장치에서는, p형 MOS 트랜지스터 Qp(3702)가 증폭기로서 동작하여, TN 액정의 용량 변화에 의해 영향을 받지 않고, 일정한 전압이 연속적으로 액정(109)에 인가될 수 있다. 그러므로, 고유의 광 투과율이 얻어질 수 있고, 정확한 계조의 표시가 수행될 수 있다.
제18 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위칭하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 실현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 발생하지 않아서, 소정의 계조 표시가 매 1 필드 (1 프레임) 기간마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는, 무임계 반강유전성 액정이 사용된다.
이제 도면을 참조하여 본 발명의 제19 실시예가 상세히 설명될 것이다. 도 39는 본 발명의 제19 실시예에 따른 액정 표시 장치를 도시한 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 n형 MOS 트랜지스터 Qn(3901); 게이트 전극이 n형 MOS 트랜지스터 Qn(3901)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제1 p형 MOS 트랜지스터 Qp1(3902); 제1 p형 MOS 트랜지스터 Qp1(3902)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 바이어스 전원 VB(3904)에 접속되고, 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고, 드레인 전극이 픽셀 전극(107)에 접속된 제2 p형 MOS 트랜지스터 Qp2(3903); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 n형 MOS 트랜지스터 Qn(3901)과 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(3902, 3903)는 p-SiTFT들로 구성된다. 또한, 제2 p형 MOS 트랜지스터 Qp2(3903)의 게이트 전극에 공급되는 바이어스 전원 VB(3904)는 제2 p형 MOS 트랜지스터 Qp2(3903)의 소스-드레인 저항 Rdsp가 액정의 응답 시상수를 결정하는 저항 성분의 값과 같거나 더 낮게 되도록 세팅된다. 즉, 도 60과 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp와 소스-드레인 저항 Rdsp는 상기 수학식 3에 나타낸 관계를 갖는다.
예를 들어, 저항 Rsp가 5GΩ인 경우, 바이어스 전원 VB(3904)는 소스-드레인 저항 Rdsp가 1GΩ을 초과하지 않도록 공급된다. 이 때, 제2 p형 MOS 트랜지스터 Qp2(3903)의 드레인 전류-게이트 전류 특성과 그 동작점은 도 11에 나타낸 바와 같다. 즉, 도 11에 도시된 예에서, 제2 p형 MOS 트랜지스터 Qp2(3903)의 게이트-소스 전압 VB-VCH는 약 -3V로 세팅된다. 그 결과, 제2 p형 MOS 트랜지스터 Qp2(3903)의 드레인 전류가 약 1E-8(A)로 되고 소스-드레인 전압 Vdsp가 -10V로 되면, 소스-드레인 저항 Rdsp가 1GΩ이 된다. 또한, 제2 p형 MOS 트랜지스터 Qp2(3903)가 -2V에서 -14V로 변화하는 소스-드레인 전압 Vdsp으로 약반전 영역에서 동작되더라도, 드레인 전류가 대략 일정하다. 제2 p형 MOS 트랜지스터 Qp2(3903)는 제1 p형 MOS 트랜지스터 Qp1(3902)이 아날로그 증폭기로서 동작하는 경우에 바이어스 전류원으로서 동작된다.
도 39에 도시된 제19 실시예에 따른 액정 표시 장치를 위한 상술한 구동 방법은 도 38을 참조하여 앞서 설명한 제18 실시예의 액정 표시 장치의 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 38에 도시된 바와 같다. 또한, TN 액정이 도 39에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 38에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
다시 말해서, 도 39에 도시된 액정 표시 장치가 사용되면, 제18 실시예에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 소정의 계조가 매 1 필드 마다 얻어질 수 있다.
또한, 상기 구동 방법에서 리셋 기간은 수평 주사 기간 이전에 제공된다. 그러나, 리셋 기간과 수평 주사 기간이 동일한 타이밍을 갖도록 구동하는 것도 가능하다. 이 경우에, 화소의 선택과 제1 p형 MOS 트랜지스터 Qp1(3902)의 리셋은 동시에 수행된다.
또한, 도 39에 도시된 액정 표시 장치에서, 아날로그 증폭기로서 동작하는 제1 p형 MOS 트랜지스터 Qp1(3902)의 리셋은 제1 p형 MOS 트랜지스터 Qp1(3902) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로가 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고 개구율이 높아져 현저한 효과가 얻어진다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제3 및 제11 실시예들에서 설명된 액정 표시 장치에 비해, 증폭기의 리셋을 동반하는 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 상술한 실시예에 있어서, n형 MOS 트랜지스터 Qn(3901)와 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(3902, 3903)는 p-SiTFT들로 형성됨을 주시하였다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
제19 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 도면을 참조하여 본 발명의 제20 실시예가 상세히 설명될 것이다. 도 40은 본 발명의 제20 실시예에 따른 액정 표시 장치를 도시한 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 n형 MOS 트랜지스터 Qn(3901); 게이트 전극이 n형 MOS 트랜지스터 Qn(3901)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고, 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제1 p형 MOS 트랜지스터 Qp1(3902); 제1 p형 MOS 트랜지스터 Qp1(3902)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 전압 보유 커패시터 전극(105)에 접속되고, 소스 전극이 소스 전원 VS(4001)에 접속되고, 드레인 전극이 화소 전극(107)에 접속된 제2 p형 MOS 트랜지스터 Qp2(3903); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 n형 MOS 트랜지스터 Qn(3901)와 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(3902, 3903)는 p-SiTFT들로 구성된다.
또한, 제2 p형 MOS 트랜지스터 Qp2(3903)의 게이트 전극에 공급하기 위한 소스 전원 VS(4001)은, 제2 p형 MOS 트랜지스터 Qp2(3903)의 소스-드레인 저항 Rdsp가 액정의 응답 시상수를 결정하는 저항 성분 값과 같거나 더 작게 되도록 세팅된다. 즉, 도 60과 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp와 소스-드레인 저항 Rdsp가 상기 수학식 3에 의해 나타낸 관계를 갖는다. 예를 들어, 저항 Rsp가 5GΩ인 경우, 소스 전원 VS(4001)는 소스-드레인 저항 Rsp가 1GΩ을 초과하지 않도록 공급된다. 제2 p형 MOS 트랜지스터 Qp2(3903)의 동작점은 앞서 설명된 도 11에 도시된 동작점과 같다. 즉, 도 11의 예에서, 제2 p형 MOS 트랜지스터 Qp2(3903)의 게이트-소스 전압 VCH-VS는 약 -3V로 세팅된다. 그 결과, 제2 p형 MOS 트랜지스터 Qp2(3903)의 드레인 전류가 약 1E-8(A)로 되고 소스-드레인 전압 Vdsp가 -10V로 되면, 소스-드레인 저한 Rdsp가 1GΩ으로 된다. 또한, 제2 p형 MOS 트랜지스터 Qp2(3903)가 -2V 에서 -14V까지 변화하는 소스-드레인 전압 Vdsp으로써 약반전 영역에서 동작되더라도, 드레인 전류는 대략 일정하다. 제2 p형 MOS 트랜지스터 Qp2(3903)는 제1 p형 MOS 트랜지스터 Qp1(3902)가 아날로그 증폭기로서 동작되는 경우에 바이어스 전류원으로서 동작된다.
도 40에 도시된 제20 실시예에 따른 상술한 액정 표시 장치를 위한 구동 방법은 앞서 설명한 제18 및 제19 실시예들에 따른 액정 표시 장치의 구동 방법과 동일하다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 38에 도시된 바와 같다. 또한, TN 액정이 도 40에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 38에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
다시 말해서, 도 40에 도시된 액정 표시 장치가 사용되면, 제18 및 제19 실시예들에서와 같이, 액정의 응답을 동반하는 화소 전압의 변동이 제거될 수 있어서, 매 1 필드마다 소정의 계조가 얻어질 수 있다.
또한, 상술한 구동 방법에서, 리셋 기간은 수평 주사 기간 이전에 제공된다. 그러나, 리셋 기간과 수평 주사 기간이 동일한 타이밍을 갖도록 구동하는 것도 가능하다. 이 경우에, 화소의 선택과 제1 p형 MOS 트랜지스터 Qp1(3902)의 리셋은 동시에 수행된다.
또한, 도 40에 도시된 액정 표시 장치에서, 아날로그 증폭기로서 동작하는 제1 p형 MOS 트랜지스터 Qp1(3902)의 리셋이 제1 p형 MOS 트랜지스터 Qp1(3902) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로가 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고, 개구율이 높아져 현저한 효과가 얻어진다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제4 및 제12 실시예들에서 설명된 액정 표시 장치에 비해, 증폭기의 리셋을 동반하는 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 상술한 실시예에 있어서, n형 MOS 트랜지스터 Qn(3901)와 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(3902, 3903)는 p-SiTFT들로 형성됨을 주시하였다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
제20 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제21 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 41은 본 발명의 제21 실시예에 따른 액정 표시 장치를 나타낸 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 n형 MOS 트랜지스터 Qn(3901); 게이트 전극이 n형 MOS 트랜지스터 Qn(3901)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고, 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제1 p형 MOS 트랜지스터 Qp1(3902); 제1 p형 MOS 트랜지스터 Qp1(3902)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극과 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고, 드레인 전극이 화소 전극(107)에 접속된 제2 p형 MOS 트랜지스터 Qp2(3903); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 n형 MOS 트랜지스터 Qn(3901)와 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(3902, 3903)는 p-SiTFT들로 구성된다.
또한, 제2 p형 MOS 트랜지스터 Qp2(3903)의 게이트 전극과 소스 전극이 모두 전압 보유 커패시터 전극(105)에 접속되기 때문에, 제2 p형 MOS 트랜지스터 Qp2(3903)의 게이트-소스 전압 Vgsp가 0V로 된다. 이러한 바이어스 조건에서, 제2 p형 MOS 트랜지스터 Qp2(3903)의 소스-드레인 저항 Rdsp가 상기 수학식 3을 만족시키도록, 제2 p형 MOS 트랜지스터 Qp2(3903)의 임계 전압값이 채널-도우즈에 의해 포지티브 측으로 시프트 제어된다. 이 때, 제2 p형 MOS 트랜지스터 Qp2(3903)의 드레인 전류 - 게이트 전류 특성과 동작점은 도 14에 도시된 바와 같다. 즉, 도 14에 도시된 예에서, 임계 전압값이 채널-도우즈에 의해 포지티브 측으로 시프트 제어되어, 게이트-소스 전압이 0V로 되면, 드레인 전류가 약 1E-8(A)로 된다. 그 결과, 제2 p형 MOS 트랜지스터 Qp2(3903)의 드레인 전류가 약 1E-8(A)로 되고 소스-드레인 전압 Vdsp가 -10V일 때, 소스-드레인 저항 Rdsp가 1GΩ으로 된다. 또한, 제2 p형 MOS 트랜지스터 Qp2(3903)가 -2V 에서 -14V까지 변화하는 소스-드레인 전압 Vdsp으로써 약반전 영역에서 동작되더라도, 드레인 전류는 대략 일정하다. 제2 p형 MOS 트랜지스터 Qp2(3903)는 제1 p형 MOS 트랜지스터 Qp1(3902)가 아날로그 증폭기로서 동작되는 경우에 바이어스 전류원으로서 동작된다.
제21 실시예에 있어서는, 제19 및 제20 실시예들에서 필요했던 바이어스 전원 VB(3904)와 소스 전원 VS(4001)가 필요하지 않다. 그러나, 채널-도우즈 형성 단계가 추가로 필요하다.
도 41에 도시된 제21 실시예에 따른 액정 표시 장치를 위한 상술한 구동 방법은 앞서 설명한 제18 내지 제20 실시예들에 따른 액정 표시 장치의 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 38에 도시된 바와 같다. 또한, TN 액정이 도 41에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 38에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
다시 말해서, 도 41에 도시된 액정 표시 장치가 사용되면, 제18 내지 제20 실시예들에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 소정의 계조가 매 1 필드 마다 얻어질 수 있다.
또한, 상기 구동 방법에서, 리셋 기간은 수평 주사 기간 이전에 제공된다. 그러나, 리셋 기간과 수평 주사 기간이 동일한 타이밍을 갖도록 구동하는 것도 가능하다. 이 경우에, 화소의 선택과 제1 p형 MOS 트랜지스터 Qp1(3902)의 리셋은 동시에 수행된다.
또한, 도 41에 도시된 액정 표시 장치에서, 아날로그 증폭기로서 동작하는 제1 p형 MOS 트랜지스터 Qp1(3902)의 리셋은 제1 p형 MOS 트랜지스터 Qp1(3902) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로가 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고 개구율이 높아져 현저한 효과가 얻어진다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제5 및 제13 실시예들에서 설명된 액정 표시 장치에 비해, 증폭기의 리셋을 동반하는 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 상술한 실시예에 있어서, n형 MOS 트랜지스터 Qn(3901)와 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(3902, 3903)는 p-SiTFT들로 형성됨을 주시하였다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
제21 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제22 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 42는 본 발명의 제22 실시예에 따른 액정 표시 장치를 나타낸 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 p형 MOS 트랜지스터 Qp(4201); 게이트 전극이 p형 MOS 트랜지스터 Qp(4201)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고, 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 n형 MOS 트랜지스터 Qn(4202); n형 MOS 트랜지스터 Qn(4202)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 화소 전극(107)과 전압 보유 커패시터 전극(105) 사이에 접속된 저항 RL(4203); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 p형 MOS 트랜지스터 Qp(4201)와 n형 MOS 트랜지스터 Qn(4202)는 p-SiTFT들로 구성된다.
또한, 저항 RL(4203)의 값은, 제6 실시예에서와 같이, 액정의 응답 시상수를 결정하는 저항 성분 값과 같거나 더 작게 세팅된다. 즉, 도 60과 도 62에 도시된 액정 등가 회로의 저항들 Rr, Rsp와 저항 RL(4203)의 값은 상기 수학식 1에 나타낸 바와 같은 관계를 갖는다.
예를 들어, 저항 Rsp가 5GΩ인 경우, 저항 RL(4203)의 값은 약 1GΩ의 값으로 세팅된다. 보통의 반도체 집적 회로들에서는 사용되지 않는 큰 저항인 1GΩ의 값은 제2 실시예에서 설명된 바와 같이 반도체 박막이나 또는 불순물이 도핑된 반도체 박막으로 형성된다.
다시 말해서, 저항 RL(4203)이 저농도로 도핑된 n형 반도체 박막 (n-)으로 형성되는 경우의 구성 및 제조 방법은 도 16에 도시된 바와 같다. 또한, 저항 RL(4203)이 불순물로 도핑되지 않은 반도체 박막 (i층)으로 형성되는 경우의 구성 및 제조 방법은 도 17에 도시된 바와 같다. 또한, 저항 RL(4203)이 저농도로 도핑된 p형 반도체 박막 (p-)으로 형성되는 경우의 구성 및 제조 방법은 도 18에 도시된 바와 같다. 상기에서는, 도 42에 도시된 저항 RL(4203)이 반도체 박막 또는 불순물이 도핑된 반도체 박막으로 형성된 경우에 대해 설명되었다. 그러나, 저항이 수학식 1을 만족하는 한, 다른 물질들이 채택될 수 있다.
다음은 도 42에 도시된 화소 구조를 사용하는 액정 표시 장치용 구동 방법에 대해 설명한다. 도 43은 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 도 42에 도시된 화소 구조에 의해 구동되는 경우에, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, n형 MOS 트랜지스터 Qn(4202)의 게이트 전압 Va, 및 화소 전압 Vpix에 대한 타이밍 차트와 액정의 광 투과율의 변화를 나타낸다. 여기서의 예는 액정이 통상 블랙 모드에서 동작하여 전압이 인가되지 않으면 어둡게 되는 경우에 대한 것이다.
도면에 도시된 바와 같이, 리셋 펄스 전압 VR이 로우 레벨 VgL이 되는 기간에서, 화소 전극(107)은 n형 MOS 트랜지스터 Qn(4202)를 통해 전달되는 게이트 주사 전압 VgL로 인해 리셋 상태가 된다. 여기서, 아래에 설명되는 바와 같이, 리셋 펄스 전압 VR이 로우 레벨로 된 후에 n형 MOS 트랜지스터 Qn(4202)가 소스 폴로워형 아날로그 증폭기로서 동작한다. 그러나, 리셋 펄스 전압 VR이 로우 레벨로 되는 기간에서 VgL로 되는 화소 전압 Vpix 때문에, n형 MOS 트랜지스터 Qn(4202)의 리셋이 수행된다.
그런 다음, 리셋 펄스 전압 VR이 로우 레벨 VgL로 되는 기간 직후의, 게이트 주사 전압 Vg가 로우 레벨 VgL로 되는 기간에서, p형 MOS 트랜지스터 Qp(4201)가 온이 되고, 신호 라인으로의 데이터 신호 Vd 입력이 p형 MOS 트랜지스터 Qp(4201)을 통해 n형 MOS 트랜지스터 Qn(4202)의 게이트 전극에 전송된다. 수평 주사 기간이 완료되고 게이트 주사 전압 Vg가 하이 레벨로 되면, p형 MOS 트랜지스터 Qp(4201)가 오프되고, n형 MOS 트랜지스터 Qn(4202)의 게이트 전극에 전송된 데이터 신호가 전압 보유 커패시터(105)에 의해 유지된다. 이 때, n형 MOS 트랜지스터 Qn(4202)의 게이트 입력 전압 Va로써, p형 MOS 트랜지스터 Qp(4201)가 오프로 될 때, 피드 스루 전압으로서 일컬어지는 전압 시프트가 p형 MOS 트랜지스터 Qp(4201)의 게이트와 소스간의 용량을 통해 발생한다. 도 43에서, 이것은 Vf1, Vf2, 및 Vf3에 의해 표시된다. 이 전압 시프트 Vf1, Vf2, 및 Vf3의 크기는 전압 보유 커패시터(105)의 값을 크게 설계함으로써 더 작게 만들어질 수 있다. n형 MOS 트랜지스터 Qn(4202)의 게이트 입력 전압 Va는 게이트 주사 전압 Vg가 후속 필드 기간에서 다시 로우 레벨로 되고 p형 MOS 트랜지스터 Qp(4201)가 선택될 때까지 유지된다.
한편, n형 MOS 트랜지스터 Qn(4202)은, 리셋 펄스 전압 VR이 로우 레벨 VgL로 되는 리셋 기간에서 리셋이 완료되면, 수평 주사 기간으로부터 그 이후에 있어서, 소스 전극으로서의 화소 전극(107)과 함께 소스 폴로워형 아날로그 증폭기로서 동작한다. 이 때, n형 MOS 트랜지스터 Qn(4202)을 아날로그 증폭기로서 동작시키기 위해, 적어도 (Vdmin - Vtn)보다 낮은 전압이 전압 보유 커패시터 전극(105)에 공급된다. 여기서 Vdmin은 데이터 신호 전압 Vd의 최소값이고, Vtn은 n형 MOS 트랜지스터 Qn(4202)의 임계 전압값이다. n형 MOS 트랜지스터 Qn(4202)은, 다음 필드에서 리셋 펄스 전압 VR이 VgL로 되어 리셋을 수행할 때까지의 기간 동안, 상기 유지된 게이트 입력 전압 Va에 대응하는 아날로그 계조 전압을 출력할 수 있다. 이 출력 전압은 n형 MOS 트랜지스터 Qn(4202)의 트랜스컨덕턴스 gmn과 저항 RL(4203)의 값에 따라 변화하지만, 일반적으로 앞서 상술한 수학식 4로 표현된다.
상술한 바와 같은 본 발명의 액정 표시 장치를 사용함으로써, 종래 기술에서 논의되었던 액정의 응답을 동반한 화소 전압 Vpix의 변동이 제거될 수 있고, 도 43의 액정 광 투과율에 의해 표시된 바와 같이, 매 1 필드마다 소정의 계조를 얻을 수 있게 된다.
또한, 상기 구동 방법에 의해, 리셋 기간이 수평 주사 기간 이전에 제공된다. 그러나, 리셋 기간과 수평 주사 기간이 동일한 타이밍을 갖도록 구동시키는 것도 가능하다. 이 경우에, 화소의 선택과 n형 MOS 트랜지스터 Qn(4202)의 리셋은 동시에 수행된다.
또한, 본 발명의 액정 표시 장치에 있어서는, 아날로그 증폭기로서 작동하는 n형 MOS 트랜지스터 Qn(4202)의 리셋이 n형 MOS 트랜지스터 Qn(4202) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선과 회로들이 불필요해진다. 그 결과, 아날로그 증폭기가 더 작은 영역으로 구성될 수 있어서, 개구율이 높아져 현저한 효과를 얻을 수 있다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제6 및 제14 실시예들에서 설명된 액정 표시 장치에 비해, 상기 증폭기의 리셋을 동반한 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 상술한 실시예에 있어서, p형 MOS 트랜지스터 Qp(4201)와 n형 MOS 트랜지스터 Qn(4202)가 p-SiTFT들로 형성되었음을 주목하였다. 그러나, 이들은 a-SiTFT들이나 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수 있다.
도 43의 구동 방법과 유사한 구동 방법을 사용하여 TN 액정을 구동하는 것도 역시 가능하다. 종래의 액정 표시 장치에서는, 도 61을 참조하여 앞서 언급한 바와 같이, TN 액정 분자들의 스위칭 때문에 액정의 용량이 변화되고, 화소 전압 Vpix이 변동되어, 고유의 액정 광 투과율 T0가 얻어질 수 없다. 반면에, 도 42에 도시된 본 발명의 액정 표시 장치에서는, n형 MOS 트랜지스터 Qn(4202)가 증폭기로서 동작하여, TN 액정의 용량 변화에 의해 영향을 받지 않고, 일정한 전압이 연속적으로 액정(109)에 인가될 수 있다. 그러므로, 고유의 광 투과율이 얻어질 수 있고, 정확한 계조의 표시가 수행될 수 있다.
제22 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위칭하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 실현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 발생하지 않아서, 소정의 계조 표시가 매 1 필드 (1 프레임) 기간마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는, 무임계 반강유전성 액정이 사용된다.
이제 도면들을 참조하여 본 발명의 제23 실시예가 상세히 설명될 것이다. 도 44는 본 발명의 제23 실시예에 따른 액정 표시 장치를 도시한 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 p형 MOS 트랜지스터 Qp(4401); 게이트 전극이 p형 MOS 트랜지스터 Qp(4401)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제1 n형 MOS 트랜지스터 Qn1(4402); 제1 n형 MOS 트랜지스터 Qn1(4402)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 바이어스 전원 VB(4404)에 접속되고, 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고, 드레인 전극이 화소 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn2(4403); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 p형 MOS 트랜지스터 Qp(4401)과 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(4402, 4403)는 p-SiTFT들로 구성된다. 또한, 제2 n형 MOS 트랜지스터 Qn2(4403)의 게이트 전극에 공급되는 바이어스 전원 VB(4404)는 제2 n형 MOS 트랜지스터 Qn2(4403)의 소스-드레인 저항 Rdsn이 액정의 응답 시상수를 결정하는 저항 성분의 값과 같거나 더 낮게 되도록 세팅된다. 즉, 도 60과 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp와 소스-드레인 저항 Rdsn은 상기 수학식 5에 나타낸 관계를 갖는다.
예를 들어, 저항 Rsp가 5GΩ인 경우, 바이어스 전원 VB(4404)은 소스-드레인 저항 Rdsn이 1GΩ을 초과하지 않도록 공급된다. 이 때, 제2 n형 MOS 트랜지스터 Qp2(4403)의 드레인 전류-게이트 전류 특성과 그 동작점은 도 23에 나타낸 바와 같다. 즉, 도 23에 도시된 예에서, 제2 n형 MOS 트랜지스터 Qn2(4403)의 게이트-소스 전압 VB-VCH는 약 3V로 세팅된다. 그 결과, 제2 n형 MOS 트랜지스터 Qn2(4403)의 드레인 전류가 약 1E-8(A)가 되고 소스-드레인 전압 Vdsn이 10V로 되면, 소스-드레인 저항 Rdsn이 1GΩ이 된다. 또한, 제2 n형 MOS 트랜지스터 Qn2(4403)가 2V에서 14V로 변화하는 소스-드레인 전압 Vdsn으로 약반전 영역에서 동작되더라도, 드레인 전류가 대략 일정하다. 제2 n형 MOS 트랜지스터 Qn2(4403)는 제1 n형 MOS 트랜지스터 Qn1(4402)이 아날로그 증폭기로서 동작하는 경우에 바이어스 전류원으로서 동작된다.
도 44에 도시된 제23 실시예에 따른 액정 표시 장치를 위한 상술한 구동 방법은 도 43을 참조하여 앞서 설명한 제22 실시예의 액정 표시 장치의 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 43에 도시된 바와 같다. 또한, TN 액정이 도 44에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 43에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
다시 말해서, 도 44에 도시된 액정 표시 장치가 사용되면, 제22 실시예에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 소정의 계조가 매 1 필드마다 얻어질 수 있다.
또한, 상기 구동 방법에서 리셋 기간은 수평 주사 기간 이전에 제공된다. 그러나, 리셋 기간과 수평 주사 기간이 동일한 타이밍을 갖도록 구동하는 것도 가능하다. 이 경우에, 화소의 선택과 제1 n형 MOS 트랜지스터 Qn1(4402)의 리셋은 동시에 수행된다.
또한, 도 44에 도시된 액정 표시 장치에서, 아날로그 증폭기로서 동작하는 제1 n형 MOS 트랜지스터 Qn1(4402)의 리셋은 제1 n형 MOS 트랜지스터 Qn1(4402) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로가 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고 개구율이 높아져 현저한 효과가 얻어진다.
또한, 리셋 펄스 전원 VR(3704)이 분리형으로 제공되기 때문에, 제7 및 제15 실시예들에서 설명된 액정 표시 장치에 비해, 증폭기의 리셋을 동반하는 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 상술한 실시예에 있어서, p형 MOS 트랜지스터 Qp(4401)와 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(4402, 4403)는 p-SiTFT들로 형성됨을 주시하였다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들로 형성될 수 있다. 또한, 이들은 단결정실리콘 트랜지스터들로 형성될 수도 있다.
제23 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 도면을 참조하여 본 발명의 제24 실시예가 상세히 설명될 것이다. 도 45는 본 발명의 제24 실시예에 따른 액정 표시 장치를 도시한 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 p형 MOS 트랜지스터 Qp(4401); 게이트 전극이 p형 MOS 트랜지스터 Qp(4401)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제1 n형 MOS 트랜지스터 Qn1(4402); 제1 n형 MOS 트랜지스터 Qn1(4402)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 전압 보유 커패시터 전극(105)에 접속되고, 소스 전극이 소스 전원 VS(4501)에 접속되고, 드레인 전극이 픽셀 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn2(4403); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 p형 MOS 트랜지스터 Qp(4401)과 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(4402, 4403)는 p-SiTFT들로 구성된다.
또한, 제2 n형 MOS 트랜지스터 Qn2(4403)의 게이트 전극에 공급되는 소스 전원 VS(4501)은 제2 n형 MOS 트랜지스터 Qn2(4403)의 소스-드레인 저항 Rdsn이 액정의 응답 시상수를 결정하는 저항 성분의 값과 같거나 더 낮게 되도록 세팅된다. 즉, 도 60과 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp와 소스-드레인 저항 Rdsn는 상기 수학식 5에 나타낸 관계를 갖는다. 예를 들어, 저항 Rsp가 5GΩ인 경우, 소스 전원 VS(4501)은 소스-드레인 저항 Rdsn이 1GΩ을 초과하지 않도록 공급된다. 제2 n형 MOS 트랜지스터 Qn2(4403)의 동작점은 상술한 도 23에 나타낸 동작점과 같다. 즉, 도 23에 도시된 예에서, 제2 n형 MOS 트랜지스터 Qn2(4403)의 게이트-소스 전압 VCH-VS은 약 3V로 세팅된다. 그 결과, 제2 n형 MOS 트랜지스터 Qn2(4403)의 드레인 전류가 약 1E-8(A)가 되고 소스-드레인 전압 Vdsn이 10V로 되면, 소스-드레인 저항 Rdsn이 1GΩ이 된다. 또한, 제2 n형 MOS 트랜지스터 Qn2(4403)가 2V에서 14V로 변화하는 소스-드레인 전압 Vdsn으로 약반전 영역에서 동작되더라도, 드레인 전류가 대략 일정하다. 제2 n형 MOS 트랜지스터 Qn2(4403)는 제1 n형 MOS 트랜지스터 Qn1(4402)이 아날로그 증폭기로서 동작하는 경우에 바이어스 전류원으로서 동작된다.
도 45에 도시된 제24 실시예에 따른 액정 표시 장치를 위한 상술한 구동 방법은 앞서 설명한 제22 및 제23 실시예의 액정 표시 장치의 구동 방법과 같다. 즉,분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 43에 도시된 바와 같다. 또한, TN 액정이 도 45에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 43에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
다시 말해서, 도 45에 도시된 액정 표시 장치가 사용되면, 제22 및 제23 실시예에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 소정의 계조가 매 1 필드 마다 얻어질 수 있다.
또한, 상기 구동 방법에서 리셋 기간은 수평 주사 기간 이전에 제공된다. 그러나, 리셋 기간과 수평 주사 기간이 동일한 타이밍을 갖도록 구동하는 것도 가능하다. 이 경우에, 화소의 선택과 제1 n형 MOS 트랜지스터 Qn1(4402)의 리셋은 동시에 수행된다.
또한, 도 45에 도시된 액정 표시 장치에서, 아날로그 증폭기로서 동작하는 제1 n형 MOS 트랜지스터 Qn1(4402)의 리셋은 제1 n형 MOS 트랜지스터 Qn1(4402) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로가 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고, 개구율이 높아져 현저한 효과가 얻어진다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제8 및 제16 실시예들에서 설명된 액정 표시 장치에 비해, 증폭기의 리셋을 동반하는 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 상술한 실시예에 있어서, p형 MOS 트랜지스터 Qp(4401)와 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(4402, 4403)는 p-SiTFT들로 형성됨을 주시하였다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
제24 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제25 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 46은 본 발명의 제25 실시예에 따른 액정 표시 장치를 나타낸 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 p형 MOS 트랜지스터 Qp(4401); 게이트 전극이 p형 MOS 트랜지스터 Qp(4401)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고, 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제1 n형 MOS 트랜지스터 Qn1(4402); 제1 n형 MOS 트랜지스터 Qn1(4402)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극과 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고, 드레인 전극이 화소 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn2(4403); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 p형 MOS 트랜지스터 Qp(4401)와 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(4402, 4403)는 p-SiTFT들로 구성된다.
또한, 제2 n형 MOS 트랜지스터 Qn2(4403)의 게이트 전극과 소스 전극이 모두 전압 보유 커패시터 전극(105)에 접속되기 때문에, 제2 n형 MOS 트랜지스터 Qn2(4403)의 게이트-소스 전압 Vgsn이 0V로 된다. 이러한 바이어스 조건에서, 제2 n형 MOS 트랜지스터 Qn2(4403)의 소스-드레인 저항 Rdsn이 상기 수학식 5을 만족시키도록, 제2 n형 MOS 트랜지스터 Qn2(4403)의 임계 전압값이 채널-도우즈에 의해 네거티브 측으로 시프트 제어된다. 이 때, 제2 n형 MOS 트랜지스터 Qn2(4403)의 드레인 전류 - 게이트 전류 특성과 동작점은 도 26에 도시된 바와 같다. 즉, 도 26에 도시된 예에서, 임계 전압값이 채널-도우즈에 의해 네거티브 측으로 시프트 제어되어, 게이트-소스 전압이 0V일 때, 드레인 전류가 약 1E-8(A)로 된다. 그 결과, 제2 n형 MOS 트랜지스터 Qn2(4403)의 드레인 전류가 약 1E-8(A)로 되고 소스-드레인 전압 Vdsn이 10V일 때, 소스-드레인 저항 Rdsn이 1GΩ으로 된다. 또한, 제2 n형 MOS 트랜지스터 Qn2(4403)가 2V 에서 14V까지 변화하는 소스-드레인 전압 Vdsn으로써 약반전 영역에서 동작되더라도, 드레인 전류는 대략 일정하다. 제2 n형 MOS 트랜지스터 Qn2(4403)는 제1 n형 MOS 트랜지스터 Qn1(4402)가 아날로그 증폭기로서 동작되는 경우에 바이어스 전류원으로서 동작된다.
제25 실시예에 있어서는, 제23 및 제24 실시예들에서 필요했던 바이어스 전원 VB(4404)과 소스 전원 VS(4501)이 필요하지 않다. 그러나, 채널-도우즈 형성 단계가 추가로 필요하다.
도 46에 도시된 제25 실시예에 따른 액정 표시 장치를 위한 상술한 구동 방법은 앞서 설명한 제22 내지 제24 실시예들에 따른 액정 표시 장치의 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 43에 도시된 바와 같다. 또한, TN 액정이 도 46에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 43에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
다시 말해서, 도 46에 도시된 액정 표시 장치가 사용되면, 제22 내지 제24 실시예들에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 소정의 계조가 매 1 필드 마다 얻어질 수 있다.
또한, 상기 구동 방법에서, 리셋 기간은 수평 주사 기간 이전에 제공된다. 그러나, 리셋 기간과 수평 주사 기간이 동일한 타이밍을 갖도록 구동하는 것도 가능하다. 이 경우에, 화소의 선택과 제1 n형 MOS 트랜지스터 Qn1(4402)의 리셋은 동시에 수행된다.
또한, 도 46에 도시된 액정 표시 장치에서, 아날로그 증폭기로서 동작하는 제1 n형 MOS 트랜지스터 Qn1(4402)의 리셋은 제1 n형 MOS 트랜지스터 Qn1(4402) 자체에 의해 수행되되록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로가 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고 개구율이 높아져 현저한 효과가 얻어진다.
또한, 상술한 실시예에 있어서, p형 MOS 트랜지스터 Qp(4401)와 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(4402, 4403)는 p-SiTFT들로 형성됨을 주시하였다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
제25 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제26 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 47은 본 발명에 따른 액정 표시 장치의 제26 실시예를 나타낸 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 제1 n형 MOS 트랜지스터 Qn1(4701); 게이트 전극이 제1 n형 MOS 트랜지스터 Qn1(4701)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn2(4702); 제2 n형 MOS 트랜지스터 Qn2(4702)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 화소 전극(107)과 전압 보유 커패시터 전극(105) 사이에 접속된 저항 RL(4703); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 제1, 제2 n형 MOS 트랜지스터 Qn1, Qn2(4701, 4702)는 p-SiTFT들로 구성된다.
또한, 저항 RL(4703)의 값은, 제6 실시예에서와 같이, 액정의 응답 시상수를 결정하는 저항 성분 값과 같거나 낮게 세팅된다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로의 저항들 Rr, Rsp과 저항 RL(4703)의 값은 상기 수학식 1에 의해 나타낸 관계를 갖는다.
예를 들어, 저항 Rsp가 5GΩ인 경우, 저항 RL(4703)의 값은 약 1GΩ의 값으로 세팅된다. 보통의 반도체 집적 회로에서는 사용되지 않는 큰 저항인 1GΩ의 값은 제2 실시예에 설명된 바와 같이 반도체 박막이나 또는 불순물이 도핑된 반도체 박막으로 형성된다.
저항 RL(4703)이 저농도로 도핑된 n형 반도체 박막 (n-)으로 형성되는 경우의 구성 및 제조 방법은 도 16에 도시된 바와 같다. 또한, 저항 RL(4703)이 불순물로 도핑되지 않은 반도체 박막 (i층)으로 형성되는 경우의 구성 및 제조 방법은 도 17에 도시된 바와 같다. 또한, 저항 RL(4703)이 p형 반도체 박막 (p-)으로 형성되는 경우의 구성 및 제조 방법은 도 18에 도시된 바와 같다. 상기에서는, 도 47에 도시된 저항 RL(4703)이 반도체 박막 또는 불순물이 도핑된 반도체 박막으로 형성된 경우에 대해 설명되었다. 그러나, 저항이 수학식 1을 만족하는 한, 다른 물질들이 채택될 수 있다.
다음은 도 47에 도시된 화소 구조를 사용하는 액정 표시 장치를 위한 구동 방법에 대해 설명한다. 도 48은 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 도 47에 도시된 화소 구조에 의해 구동되는 경우에, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, 제2 n형 MOS 트랜지스터 Qn2(4702)의 게이트 전압 Va, 및 화소 전압 Vpix에 대한 타이밍 차트와 액정의 광 투과율의 변화를 나타낸다. 여기서의 예는 액정이 통상 블랙 모드에서 동작하여 전압이 인가되지 않으면 어둡게 되는 경우에 대한 것이다.
도면에 도시된 바와 같이, 리셋 펄스 전압 VR이 로우 레벨 VgL로 되는 기간에서, 화소 전극(107)은 제2 n형 MOS 트랜지스터 Qn2(4702)를 통해 전달되는 게이트 주사 전압 VgL로 인해 리셋 상태가 된다. 여기서, 아래에 설명되는 바와 같이, 리셋 펄스 전압 VR이 하이 레벨로 된 후에 제2 n형 MOS 트랜지스터 Qn2(4702)가 소스 폴로워형 아날로그 증폭기로서 동작한다. 그러나, 리셋 펄스 전압 VR이 로우 레벨로 되는 기간에서 VgL로 되는 화소 전압 Vpix 때문에, 제2 n형 MOS 트랜지스터 Qn(4702)의 리셋이 수행된다.
그런 다음, 리셋 펄스 전압 VR이 로우 레벨로 되는 기간 직후의, 게이트 주사 전압 Vg이 하이 레벨 VgH로 되는 기간에서, 제1 n형 MOS 트랜지스터 Qn1(4701)가 온이 되고, 신호 라인으로의 데이터 신호 Vd 입력이 제1 n형 MOS 트랜지스터 Qn1(4701)을 통해 제2 n형 MOS 트랜지스터 Qn2(4702)의 게이트 전극에 전송된다. 수평 주사 기간이 완료되고 게이트 주사 전압 Vg가 로우 레벨로 되면, 제1 n형 MOS 트랜지스터 Qn1(4701)이 오프되고, 제2 n형 MOS 트랜지스터 Qn(4702)의 게이트 전극에 전송된 데이터 신호가 전압 보유 커패시터(105)에 의해 유지된다. 이 때, 제2 n형 MOS 트랜지스터 Qn2(4702)의 게이트 입력 전압 Va로써, 제1 n형 MOS 트랜지스터 Qn1(4701)이 오프로 될 때, 피드 스루 전압으로서 일컬어지는 전압 시프트가 제1 n형 MOS 트랜지스터 Qn1(4701)의 게이트와 소스 사이의 용량을 통해 발생한다. 도 48에서, 이것은 Vf1, Vf2, 및 Vf3에 의해 표시된다. 이 전압 시프트 Vf1, Vf2, 및 Vf3의 크기는 전압 보유 커패시터(105)의 값을 크게 설계함으로써 더 작게 만들어질 수 있다. 제2 n형 MOS 트랜지스터 Qn2(4702)의 게이트 입력 전압 Va는 게이트 주사 전압 Vg가 후속 필드 기간에서 다시 로우 레벨로 되고 제1 n형 MOS 트랜지스터 Qn1(4701)가 선택될 때까지 유지된다.
한편, 제2 n형 MOS 트랜지스터 Qn(4702)는, 리셋 펄스 전압 VR이 로우 레벨로 되는 리셋 기간에서 리셋이 완료되면, 수평 주사 기간으로부터 그 이후에 있어서, 소스 전극으로서의 화소 전극(107)과 함께 소스 폴로워형 아날로그 증폭기로서 동작한다. 이 때, 제2 n형 MOS 트랜지스터 Qn2(4702)를 아날로그 증폭기로서 동작시키기 위해, 적어도 (Vdmin-Vtn)보다 낮은 전압이 전압 보유 커패시터 전극(105)에 공급된다. 여기서 Vdmin은 데이터 신호 전압 Vd의 최소값이고, Vtn은 제2 n형 MOS 트랜지스터 Qn2(4702)의 임계 전압값이다. 제2 n형 MOS 트랜지스터 Qn2(4702)는, 다음 필드에서 리셋 펄스 전압 VR이 VgL로 되어 리셋을 수행할 때까지의 기간 동안, 상기 유지된 게이트 입력 전압 Va에 대응하는 아날로그 계조 전압을 출력할 수 있다. 이 출력 전압은 제2 n형 MOS 트랜지스터 Qn2(4702)의 트랜스컨덕턴스 gmn과 저항 RL(4703)의 값에 따라 변화하지만, 일반적으로 앞서 상술한 수학식 4로 표현된다.
상술한 바와 같은 본 발명의 액정 표시 장치를 사용함으로써, 종래 기술에서 논의되었던 액정의 응답을 동반한 화소 전압 Vpix의 변동이 제거될 수 있고, 도 48의 액정 광 투과율에 의해 표시된 바와 같이, 매 1 필드마다 소정의 계조를 얻을 수 있게 된다.
또한, 상기 구동 방법에 의해, 리셋 기간이 수평 주사 기간 이전에 제공된다. 그러나, 리셋 기간과 수평 주사 기간이 동일한 타이밍을 갖도록 구동시키는 것도 가능하다. 이 경우에, 화소의 선택과 제2 n형 MOS 트랜지스터 Qn2(4702)의 리셋이 동시에 수행된다. 이 경우의 타이밍 차트는 도 49에 도시되어 있다.
또한, 본 발명의 액정 표시 장치에 있어서는, 아날로그 증폭기로서 작동하는 제2 n형 MOS 트랜지스터 Qn2(4702)의 리셋이 제2 n형 MOS 트랜지스터 Qn2(4702) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선과 회로들이 불필요해진다. 그 결과, 아날로그 증폭기가 더 작은 영역으로 구성될 수 있어서, 개구율이 높아져 현저한 효과를 얻을 수 있다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제2 및 제10 실시예들에서 설명된 액정 표시 장치에 비해, 상기 증폭기의 리셋을 동반한 주사 펄스신호의 지연이 제거될 수 있는 이점이 있다.
또한, 본 실시예에서는, 화소부가 n형 MOS 트랜지스터로 만들어지기 때문에, 제조 공정이 간단하게 되는 이점이 있다.
또한, 상술한 실시예에 있어서, 제1 n형 MOS 트랜지스터 Qn1(4701)와 제2 n형 MOS 트랜지스터 Qn2(4702)가 p-SiTFT들로 형성되었음을 주목하였다. 그러나, 이들은 a-SiTFT들이나 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수 있다.
도 48과 도 49의 구동 방법과 유사한 구동 방법을 사용하여 TN 액정을 구동하는 것도 역시 가능하다. 종래의 액정 표시 장치에서는, 도 61에서 앞서 언급한 바와 같이, TN 액정 분자들의 스위칭 때문에 액정의 용량이 변화되고, 화소 전압 Vpix이 변동되어, 고유의 액정 광 투과율 T0가 얻어질 수 없다. 반면에, 도 47에 도시된 본 발명의 액정 표시 장치에서는, 제2 n형 MOS 트랜지스터 Qn2(4702)가 증폭기로서 동작하여, TN 액정의 용량 변화에 의해 영향을 받지 않고, 일정한 전압이 연속적으로 액정(109)에 인가될 수 있다. 그러므로, 고유의 광 투과율이 얻어질 수 있고, 정확한 계조의 표시가 수행될 수 있다.
제26 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위칭하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 실현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 발생하지 않아서, 소정의 계조 표시가 매 1 필드 (1 프레임) 기간마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는, 무임계 반강유전성 액정이 사용된다.
이제 도면들을 참조하여 본 발명의 제27 실시예가 상세히 설명될 것이다. 도 50은 본 발명의 제27 실시예에 따른 액정 표시 장치를 도시한 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 제1 n형 MOS 트랜지스터 Qn1(5001); 게이트 전극이 제1 n형 MOS 트랜지스터 Qn1(5001)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn2(5002); 제2 n형 MOS 트랜지스터 Qn2(5002)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 바이어스 전원 VB(5004)에 접속되고, 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고, 드레인 전극이 화소 전극(107)에 접속된 제3 n형 MOS 트랜지스터 Qn3(5003); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 제1 n형 MOS 트랜지스터 Qn1(5001)과 제2, 제3 n형 MOS 트랜지스터 Qn2, Qn3(5002, 5003)는 p-SiTFT들로 구성된다. 또한, 제3 n형 MOS 트랜지스터 Qn3(5003)의 게이트 전극에 공급되는 바이어스 전원 VB(5004)는 제3 n형 MOS 트랜지스터 Qn3(5003)의 소스-드레인 저항 Rdsn이 액정의 응답 시상수를 결정하는 저항 성분의 값과 같거나 더 낮게 되도록 세팅된다. 즉, 도 60과 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp와 소스-드레인 저항 Rdsn은 상기 수학식 5에 나타낸 관계를 갖는다.
예를 들어, 저항 Rsp가 5GΩ인 경우, 바이어스 전원 VB(5004)은 소스-드레인 저항 Rdsn이 1GΩ을 초과하지 않도록 공급된다. 이 때, 제3 n형 MOS 트랜지스터 Qn3(5003)의 드레인 전류-게이트 전류 특성과 그 동작점은 도 23에 나타낸 바와 같다. 즉, 도 23에 도시된 예에서, 제3 n형 MOS 트랜지스터 Qn3(5003)의 게이트-소스 전압 VB-VCH는 약 3V로 세팅된다. 그 결과, 제3 n형 MOS 트랜지스터 Qn3(5003)의 드레인 전류가 약 1E-8(A)가 되고 소스-드레인 전압 Vdsn이 10V로 되면, 소스-드레인 저항 Rdsn이 1GΩ이 된다. 또한, 제3 n형 MOS 트랜지스터 Qn3(5003)이 2V에서 14V로 변화하는 소스-드레인 전압 Vdsn으로 약반전 영역에서 동작되더라도, 드레인 전류가 대략 일정하다. 제3 n형 MOS 트랜지스터 Qn3(5003)는 제2 n형 MOS 트랜지스터 Qn2(5002)가 아날로그 증폭기로서 동작하는 경우에 바이어스 전류원으로서 동작된다.
도 50에 도시된 제27 실시예에 따른 액정 표시 장치를 위한 상술한 구동 방법은 도 48과 도 49를 참조하여 앞서 설명한 제26 실시예의 액정 표시 장치의 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 48과 도 49에 도시된 바와 같다. 또한, TN 액정이 도 50에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 48과 도 49에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
다시 말해서, 도 50에 도시된 액정 표시 장치가 사용되면, 제26 실시예에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 소정의 계조가 매 1 필드마다 얻어질 수 있다.
또한, 도 50에 도시된 액정 표시 장치에서, 아날로그 증폭기로서 동작하는 제2 n형 MOS 트랜지스터 Qn2(5002)의 리셋은 제2 n형 MOS 트랜지스터 Qn2(5002) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로가 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고 개구율이 높아져 현저한 효과가 얻어진다.
또한, 리셋 펄스 전원 VR(3704)이 분리형으로 제공되기 때문에, 제3 및 제11 실시예들에서 설명된 액정 표시 장치에 비해, 증폭기의 리셋을 동반하는 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 본 실시예에서, 화소부가 n형 MOS 트랜지스터로 만들어지기 때문에, 그 제조 공정이 간단하게 되는 이점이 있다.
또한, 상술한 실시예에 있어서, 제1 n형 MOS 트랜지스터 Qn1(5001)와 제2, 제3 n형 MOS 트랜지스터 Qn2, Qn3(5002, 5003)는 p-SiTFT들로 형성됨을 주시하였다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
제27 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제28 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 51은 본 발명에 따른 액정 표시 장치의 제28 실시예를 나타낸 도면이다. 도면에 나타낸 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 제1 n형 MOS 트랜지스터 Qn1(5001); 게이트 전극이 제1 n형 MOS 트랜지스터 Qn1(5001)의 상기 소스 전극과 드레인 전극 중 다른 하나에 접속되고, 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 상기 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn2(5002); 제2 n형 MOS 트랜지스터 Qn2(5002)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 전압 보유 커패시터 전극(105)에 접속되고, 소스 전극이 소스 전원 VS(5101)에 접속되고, 드레인 전극이 화소 전극(107)에 접속된 제3 n형 MOS 트랜지스터 Qn3(5003); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서, 상기 제1 n형 MOS 트랜지스터 Qn1(5001)과 제2, 제3 n형 MOS 트랜지스터 Qn2(5002), Qn3(5003)는 p-SiTFT들로 구성된다.
또한, 제3 n형 MOS 트랜지스터 Qn3(5003)의 소스 전극에 공급용 소스 전원 VS(5101)은, 제3 n형 MOS 트랜지스터 Qn3(5003)의 소스-드레인 저항 Rdsn이 액정의 응답 시상수를 결정하는 저항 성분값과 같거나 더 작게 되도록 세팅된다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp와 소스-드레인 저항 Rdsn은 상기 수학식 5에 나타낸 관계를 갖는다. 예를 들어, Rsp가 5GΩ인 경우, 소스 전원 VS(5101)은 소스-드레인 저항 Rdsn이 1GΩ을 초과하지 않도록 공급된다. 제3 n형 MOS 트랜지스터 Qn3(5003)의 동작점은 도 23에 도시된 동작점과 같다. 즉, 도 23의 예에서, 제3 n형 MOS 트랜지스터 Qn3(5003)의 게이트-소스 전압 VCH-VS는 약 3V로 세팅된다. 그 결과, 제3 n형 MOS 트랜지스터 Qn3(5003)의 드레인 전류가 1E-8(A)가 되고 소스-드레인 전압 Vdsn이 10V가 되면, 소스-드레인 저항 Rdsn이 1GΩ이 된다. 또한, 제3 n형 MOS 트랜지스터 Qn3(5003)가 2V 내지 14V로 변화하는 소스-드레인 전압 Vdsn으로 약반전 영역에서 동작하더라도, 드레인 전류는 대략 일정하다. 제3 n형 MOS 트랜지스터 Qn3(5003)는 제2 n형 MOS 트랜지스터 Qn2(5002)가 아날로그 증폭기로서 동작하는 경우에 바이어스 전류원으로서 동작된다.
도 51에 도시된 제28 실시예에 따른 액정 표시 장치를 위한 상기 구동 방법은 앞서 설명한 제26 및 제27 실시예들에 따른 액정 표시 장치의 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정이 구동되는 경우, 화소 전압 Vpix과 액정 광 투과율은 도 48과 도 49에 도시된 바와 같다. 또한, TN 액정이 도 51에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 48과 도 49에 도시된 바와같은 구동 방법으로 구동될 수 있다.
다시 말해서, 도 51에 도시된 액정 표시 장치가 사용된다면, 제26 및 제27 실시예들에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 소정의 계조가 1 필드마다 얻어질 수 있도록 해준다.
또한, 도 51에 도시된 액정 표시 장치에서는, 아날로그 증폭기로서 동작하는 제2 n형 MOS 트랜지스터 Qn2(5002)의 리셋이 제2 n형 MOS 트랜지스터 Qn2(5002) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로가 불필요해진다. 그 결과, 아날로그 증폭기가 이제까지 보다 더 작은 영역으로 구성될 수 있어서, 개구율이 높아져 현저한 효과를 얻을 수 있다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제4 및 제12 실시예들에서 설명된 액정 표시 장치에 비해, 증폭기의 리셋을 동반하는 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 본 실시예에 있어서, 화소부가 n형 MOS 트랜지스터로 만들어지기 때문에, 그 제조 공정이 간단해지는 이점이 있다.
또한, 상술한 실시예에 있어서, 제1 n형 MOS 트랜지스터 Qn1(5001)와 제2, 제3 n형 MOS 트랜지스터 Qn2, Qn3(5002, 5003)가 p-SiTFT들로 형성되었음을 보았다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수 있다.
본 발명의 제28 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는시분할 구동 방법으로 액정 표시 장치에 응용될 때, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 발생하지 않아서, 소정의 계조 표시가 매 1 필드 (1 프레임) 기간마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는, 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제29 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 52은 본 발명의 제29 실시예에 따른 액정 표시 장치를 나타낸 도면이다. 도면에 도시한 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 제1 n형 MOS 트랜지스터 Qn1(5001); 게이트 전극이 제1 n형 MOS 트랜지스터 Qn1(5001)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고, 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 제2 n형 MOS 트랜지스터 Qn2(5002); 제2 n형 MOS 트랜지스터 Qn2(5002)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극과 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고 드레인 전극이 화소 전극(107)에 접속된 제3 n형 MOS 트랜지스터 Qn3(5003); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 제1 n형 MOS 트랜지스터 Qn1(5001)와 제2, 제3 n형 MOS 트랜지스터들 Qn2, Qn3(5002, 5003)은 p-SiTFT들로 구성된다.
또한, 제3 n형 MOS 트랜지스터 Qn3(5003)의 게이트 전극과 소스 전극이 모두 전압 보유 커패시터 전극(105)에 접속되기 때문에, 제3 n형 MOS 트랜지스터 Qn3(5003)의 게이트-소스 전압 Vgsn이 0V로 된다. 이러한 바이어스 조건에서, 제3 n형 MOS 트랜지스터 Qn3(5003)의 소스-드레인 저항 Rdsn이 상기 수학식 5를 만족하도록, 제3 n형 MOS 트랜지스터 Qn3(5003)의 임계 전압값이 채널-도우즈에 의해 네거티브 측으로 시프트 제어된다. 이 때 제3 n형 MOS 트랜지스터 Qn3(5003)의 드레인 전류-게이트 전압 특성과 그 동작점은 도 26에 도시된 바와 같다. 즉, 도 26에 도시된 바와 같이, 채널-도우즈에 의해 임계 전압값이 네거티브 측으로 시프트 제어되어, 게이트-소스 전압이 0V로 되면, 드레인 전류가 대략 1E-8(A)로 된다. 그 결과, 제3 n형 MOS 트랜지스터 Qn3(5003)의 드레인 전류가 1E-8(A)로 되고 소스-드레인 전압 Vdsn이 10V일 때, 소스-드레인 저항 Rdsn이 1GΩ이 된다. 또한, 제3 n형 MOS 트랜지스터 Qn3(5003)가 2V 내지 14V까지 변화하는 소스-드레인 전압 Vdsn으로써 약반전 영역에서 동작되더라도, 드레인 전류는 대략 일정하다. 제3 n형 MOS 트랜지스터 Qn3(5003)는 제2 n형 MOS 트랜지스터 Qn2(5002)가 아날로그 증폭기로서 동작되는 경우 바이어스 전류원으로서 동작된다.
제29 실시예에서는, 제27과 제28 실시예에서 필요한 바이어스 전원 VB(5004)과 소스 전원 VS(5101)이 필요하지 않다. 그러나, 채널-도우즈 형성 단계가 추가로 필요하다.
도 52에 도시된 제29 실시예의 액정 표시 장치를 위한 상술한 구동 방법은 제26 내지 제28 실시예에서 설명된 액정 표시 장치용 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 48과 도 49에 도시된 바와 같다. 또한, TN 액정이 도 52에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 48과 도 49에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
즉, 도 36에 도시된 액정 표시 장치가 사용된다면, 제26 실시예 내지 제28 실시예에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 매 1 필드마다 원하는 계조를 얻을 수 있게 된다.
더우기, 도 52에 도시된 액정 표시 장치에서, 아날로그 증폭기로서 동작하는 제2 n형 MOS 트랜지스터 Qn2(5002)의 리셋이 제2 n형 MOS 트랜지스터 Qn2(5002) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로들이 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고, 개구율이 높아져 현저한 효과를 얻을 수 있다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제5 및 제13 실시예에서 설명한 액정 표시 장치에 비해, 증폭기의 리셋을 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 본 실시예에서, 화소부가 n형 MOS 트랜지스터로 만들어지기 때문에, 그 제조 공정이 간단해지는 이점이 있다.
또한, 상술한 실시예에서, 제1 n형 MOS 트랜지스터 Qn1(5001)와 제2, 제3 n형 MOS 트랜지스터들 Qn2, Qn3(5002, 5003)이 p-SiTFT들로 형성된다는 것을 주목하였다. 그러나, 이들은 a-SiTFT들과 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
상술한 제29 실시예에 따른 액정 표시 장치와 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 실현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 도면들을 참조하여 본 발명의 제30 실시예가 상세히 설명될 것이다. 도 53은 본 발명의 제30 실시예에 따른 액정 표시 장치를 도시한 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 제1 p형 MOS 트랜지스터 Qp1(5301); 게이트 전극이 제1 p형 MOS 트랜지스터 Qp1(5301)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제2 p형 MOS 트랜지스터 Qp2(5302); 제2 p형 MOS 트랜지스터 Qp2(5302)의 게이트 전극과 전압 유지 캐패시시터 (105) 사이에 형성된 전압 보유 커패시터(106); 화소 전극(107)과 전압 보유 커패시터 전극(105) 사이에 접속된 저항 RL(5303); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 제1, 제2 p형 MOS 트랜지스터 Qp1, Qp2(5301, 5302)는 p-SiTFT들로 구성된다.
또한, 저항 RL(5303)의 값은, 제2 실시예에서와 같이, 액정의 응답 시상수를 결정하는 저항 성분 값과 같거나 낮게 세팅된다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로의 저항들 Rr, Rsp과 저항 RL(5303)의 값은 상기 수학식 1에 의해 나타낸 관계를 갖는다.
예를 들어, 저항 Rsp가 5GΩ인 경우, 저항 RL(5303)의 값은 약 1GΩ의 값으로 세팅된다. 보통의 반도체 집적 회로에서는 사용되지 않는 큰 저항인 1GΩ의 값은 제2 실시예에서 설명된 바와 같이 반도체 박막이나 또는 불순물이 도핑된 반도체 박막으로 형성된다.
저항 RL(5303)이 저농도로 도핑된 p형 반도체 박막 (p-)으로 형성되는 경우의 구성 및 제조 방법은 도 4에 도시된 바와 같다. 또한, 저항 RL(5303)이 불순물로 도핑되지 않은 반도체 박막 (i층)으로 형성되는 경우의 구성 및 제조 방법은 도 5에 도시된 바와 같다. 또한, 저항 RL(5303)이 저농도로 도핑된 n형 반도체 박막 (n-)으로 형성되는 경우의 구성 및 제조 방법은 도 6에 도시된 바와 같다.상기에서는, 도 53에 도시된 저항 RL(5303)이 반도체 박막 또는 불순물이 도핑된 반도체 박막으로 형성된 경우에 대해 설명되었다. 그러나, 저항이 수학식 1을 만족하는 한, 다른 물질들이 채택될 수 있다.
다음은 도 53에 도시된 화소 구조를 사용하는 액정 표시 장치를 위한 구동방법에 대해 설명한다. 도 54는 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 도 53에 도시된 화소 구조에 의해 구동되는 경우에, 게이트 주사 전압 Vg, 데이터 신호 전압 Vd, 제2 p형 MOS 트랜지스터 Qp2(5302)의 게이트 전압 Va, 및 화소 전압 Vpix에 대한 타이밍 차트와 액정의 광 투과율의 변화를 나타낸다. 여기서의 예는 액정이 통상 블랙 모드에서 동작하여 전압이 인가되지 않으면 어둡게 되는 경우에 대한 것이다.
도면에 도시된 바와 같이, 리셋 펄스 전압 VR이 하이 레벨 VgH로 되는 기간에서, 화소 전극(107)은 제2 p형 MOS 트랜지스터 Qp2(5302)를 통해 전달되는 게이트 주사 전압 VgH로 인해 리셋 상태가 된다. 여기서, 아래에 설명되는 바와 같이, 리셋 펄스 전압 VR이 로우 레벨로 된 후에 제2 p형 MOS 트랜지스터 Qp2(5302)가 소스 폴로워형 아날로그 증폭기로서 동작한다. 그러나, 리셋 펄스 전압 VR이 하이 레벨로 되는 기간에서 VgH로 되는 화소 전압 Vpix 때문에, 제2 p형 MOS 트랜지스터 Qp2(5302)의 리셋이 수행된다.
그런 다음, 리셋 펄스 전압 VR이 하이 레벨 VgH로 되는 기간 직후의, 게이트 주사 전압 Vg이 하이 레벨 VgL로 되는 기간에서, 제1 p형 MOS 트랜지스터 Qp1(5301)가 온이 되고, 신호 라인으로의 데이터 신호 Vd 입력이 제1 p형 MOS 트랜지스터 Qp1(5301)을 통해 제2 p형 MOS 트랜지스터 Qp2(5302)의 게이트 전극에 전송된다. 수평 주사 기간이 완료되고 게이트 주사 전압 Vg가 하이 레벨로 되면, 제1 p형 MOS 트랜지스터 Qp1(5301)이 오프되고, 제2 p형 MOS 트랜지스터 Qp2(5302)의 게이트 전극에 전송된 데이터 신호가 전압 보유 커패시터(105)에 의해 유지된다. 이 때, 제2 p형 MOS 트랜지스터 Qp2(5302)의 게이트 입력 전압 Va로써, 제1 p형 MOS 트랜지스터 Qp(5301)이 오프로 될 때, 피드 스루 전압으로서 일컬어지는 전압 시프트가 제1 p형 MOS 트랜지스터 Qp1(5301)의 게이트와 소스 사이의 용량을 통해 발생한다. 도 54에서, 이것은 Vf1, Vf2, 및 Vf3으로 표시된다. 이 전압 시프트 Vf1, Vf2, 및 Vf3의 크기는 전압 보유 커패시터(105)의 값을 크게 설계함으로써 더 작게 만들어질 수 있다. 제2 p형 MOS 트랜지스터 Qp2(5302)의 게이트 입력 전압 Va는 게이트 주사 전압 Vg가 후속 필드 기간에서 다시 로우 레벨로 되고 제1 p형 MOS 트랜지스터 Qp1(5301)가 선택될 때까지 유지된다.
한편, 제2 p형 MOS 트랜지스터 Qp2(5302)는, 리셋 펄스 전압 VR이 하이 레벨로 되는 리셋 기간에서 리셋이 완료되면, 수평 주사 기간으로부터 그 이후에 있어서, 소스 전극으로서의 화소 전극(107)과 함께 소스 폴로워형 아날로그 증폭기로서 동작한다. 이 때, 제2 p형 MOS 트랜지스터 Qp2(5302)를 아날로그 증폭기로서 동작시키기 위해, 적어도 (Vdmax-Vtp)보다 높은 전압이 전압 보유 커패시터 전극(105)에 공급된다. 여기서 Vdmax는 데이터 신호 전압 Vd의 최대값이고, Vtp는 제2 p형 MOS 트랜지스터 Qp2(5302)의 임계 전압값이다. 제2 p형 MOS 트랜지스터 Qp2(5302)는, 다음 필드에서 리셋 펄스 전압 VR이 VgH로 되어 리셋을 수행할 때까지의 기간 동안, 상기 유지된 게이트 입력 전압 Va에 대응하는 아날로그 계조 전압을 출력할 수 있다. 이 출력 전압은 제2 p형 MOS 트랜지스터 Qp2(5302)의 트랜스컨덕턴스 gmp와 저항 RL(5303)의 값에 따라 변화하지만, 일반적으로 앞서 상술한 수학식 2로 표현된다.
상술한 바와 같은 본 발명의 액정 표시 장치를 사용함으로써, 종래 기술에서 논의되었던 액정의 응답을 동반한 화소 전압 Vpix의 변동이 제거될 수 있고, 도 54의 액정 광 투과율에 의해 표시된 바와 같이, 매 1 필드마다 소정의 계조를 얻을 수 있게 된다.
또한, 상기 구동 방법에 의해, 리셋 기간이 수평 주사 기간 이전에 제공된다. 그러나, 리셋 기간과 수평 주사 기간이 동일한 타이밍을 갖도록 구동시키는 것도 가능하다. 이 경우에, 화소의 선택과 제2 p형 MOS 트랜지스터 Qp2(5302)의 리셋이 동시에 수행된다. 이 경우의 타이밍 차트는 도 55에 도시되어 있다.
또한, 본 발명의 액정 표시 장치에 있어서는, 아날로그 증폭기로서 동작하는 제2 p형 MOS 트랜지스터 Qp2(5302)의 리셋이 제2 p형 MOS 트랜지스터 Qp2(5302) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선과 회로들이 불필요해진다. 그 결과, 아날로그 증폭기가 더 작은 영역으로 구성될 수 있어서, 개구율이 높아져 현저한 효과를 얻을 수 있다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제6 및 제14 실시예들에서 설명된 액정 표시 장치에 비해, 상기 증폭기의 리셋을 동반한 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 본 실시예에 있어서, 화소부가 p형 MOS 트랜지스터로 만들어지기 때문에, 그 제조 공정이 간단해지는 이점이 있다.
또한, 상술한 실시예에 있어서, 제1 p형 MOS 트랜지스터 Qp1(5301)와 제2 p형 MOS 트랜지스터 Qp2(5302)가 p-SiTFT들로 형성되었음을 주목하였다. 그러나,이들은 a-SiTFT들이나 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수 있다.
도 54와 도 55의 구동 방법과 유사한 구동 방법을 사용하여 TN 액정을 구동하는 것도 역시 가능하다. 종래의 액정 표시 장치에서는, 도 61에서 앞서 언급한 바와 같이, TN 액정 분자들의 스위칭 때문에 액정의 용량이 변화되고, 화소 전압 Vpix이 변동되어, 고유의 액정 광 투과율 T0가 얻어질 수 없다. 반면에, 도 53에 도시된 본 발명의 액정 표시 장치에서는, 제2 p형 MOS 트랜지스터 Qp2(5302)가 증폭기로서 동작하여, TN 액정의 용량 변화에 의해 영향을 받지 않고, 일정한 전압이 연속적으로 액정(109)에 인가될 수 있다. 그러므로, 고유의 광 투과율이 얻어질 수 있고, 정확한 계조의 표시가 수행될 수 있다.
제30 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위칭하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 실현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 발생하지 않아서, 소정의 계조 표시가 매 1 필드 (1 프레임) 기간마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는, 무임계 반강유전성 액정이 사용된다.
이제 도면들을 참조하여 본 발명의 제31 실시예가 상세히 설명될 것이다. 도 56은 본 발명의 제31 실시예에 따른 액정 표시 장치를 도시한 도면이다. 도면에 도시된 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 제1 p형 MOS 트랜지스터 Qp1(5601); 게이트 전극이 제1 p형 MOS 트랜지스터 Qp1(5601)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제2 p형 MOS 트랜지스터 Qp2(5602); 제2 p형 MOS 트랜지스터 Qp2(5602)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 바이어스 전원 VB(5604)에 접속되고, 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고, 드레인 전극이 화소 전극(107)에 접속된 제3 p형 MOS 트랜지스터 Qp3(5603); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 제1 p형 MOS 트랜지스터 Qp1(5601)과 제2, 제3 p형 MOS 트랜지스터 Qp2, Qp3(5602, 5603)는 p-SiTFT들로 구성된다. 또한, 제3 p형 MOS 트랜지스터 Qp3(5603)의 게이트 전극에 공급되는 바이어스 전원 VB(5604)는 제3 p형 MOS 트랜지스터 Qp3(5603)의 소스-드레인 저항 Rdsp가 액정의 응답 시상수를 결정하는 저항 성분의 값과 같거나 더 낮게 되도록 세팅된다. 즉, 도 60과 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp와 소스-드레인 저항 Rdsp은 상기 수학식 3에 나타낸 관계를 갖는다.
예를 들어, 저항 Rsp가 5GΩ인 경우, 바이어스 전원 VB(5604)은 소스-드레인 저항 Rdsp가 1GΩ을 초과하지 않도록 공급된다. 이 때, 제3 p형 MOS 트랜지스터 Qp3(5603)의 드레인 전류-게이트 전류 특성과 그 동작점은 도 11에 나타낸 바와 같다. 즉, 도 11에 도시된 예에서, 제3 p형 MOS 트랜지스터 Qp3(5603)의 게이트-소스 전압 VB-VCH는 약 -3V로 세팅된다. 그 결과, 제3 p형 MOS 트랜지스터 Qp3(5603)의 드레인 전류가 약 1E-8(A)가 되고 소스-드레인 전압 Vdsp가 -10V로 되면, 소스-드레인 저항 Rdsp가 1GΩ이 된다. 또한, 제3 p형 MOS 트랜지스터 Qp3(5603)이 -2V에서 -14V로 변화하는 소스-드레인 전압 Vdsp으로 약반전 영역에서 동작되더라도, 드레인 전류가 대략 일정하다. 제3 p형 MOS 트랜지스터 Qp3(5603)는 제2 p형 MOS 트랜지스터 Qp2(5602)가 아날로그 증폭기로서 동작하는 경우에 바이어스 전류원으로서 동작된다.
도 56에 도시된 제31 실시예에 따른 액정 표시 장치를 위한 상술한 구동 방법은 도 54과 도 55를 참조하여 앞서 설명한 제30 실시예의 액정 표시 장치의 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 54과 도 55에 도시된 바와 같다. 또한, TN 액정이 도 56에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 54과 도 55에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
다시 말해서, 도 56에 도시된 액정 표시 장치가 사용되면, 제30 실시예에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 소정의 계조가 매 1 필드마다 얻어질 수 있다.
또한, 도 56에 도시된 액정 표시 장치에서, 아날로그 증폭기로서 동작하는 제2 p형 MOS 트랜지스터 Qp2(5602)의 리셋은 제2 p형 MOS 트랜지스터 Qp2(5602) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로가 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고 개구율이 높아져 현저한 효과가 얻어진다.
또한, 리셋 펄스 전원 VR(3704)이 분리형으로 제공되기 때문에, 제7 및 제15 실시예들에서 설명된 액정 표시 장치에 비해, 증폭기의 리셋을 동반하는 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 본 실시예에서, 화소부가 p형 MOS 트랜지스터로 만들어지기 때문에, 그 제조 공정이 간단하게 되는 이점이 있다.
또한, 상술한 실시예에 있어서, 제1 p형 MOS 트랜지스터 Qp1(5601)와 제2, 제3 p형 MOS 트랜지스터 Qp2, Qp3(5602, 5603)는 p-SiTFT들로 형성됨을 주시하였다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
제31 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제32 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 57은 본 발명에 따른 액정 표시 장치의 제32 실시예를 나타낸 도면이다. 도면에 나타낸 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 제1 p형 MOS 트랜지스터 Qp1(5601); 게이트 전극이 제1 p형 MOS 트랜지스터 Qp1(5601)의 상기 소스 전극과 드레인 전극 중 다른 하나에 접속되고, 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 상기 소스 전극과 드레인 전극 중 다른 하나가 화소 전극(107)에 접속된 제2 p형 MOS 트랜지스터 Qp2(5602); 제2 p형 MOS 트랜지스터 Qp2(5602)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극이 전압 보유 커패시터 전극(105)에 접속되고, 소스 전극이 소스 전원 VS(5701)에 접속되고, 드레인 전극이 화소 전극(107)에 접속된 제3 p형 MOS 트랜지스터 Qp3(5603); 및 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서, 상기 제1 p형 MOS 트랜지스터 Qp1(5601)과 제2, 제3 p형 MOS 트랜지스터 Qp2(5602), Qp3(5603)는 p-SiTFT들로 구성된다.
또한, 제3 p형 MOS 트랜지스터 Qp3(5603)의 소스 전극에 공급하기 위한 소스 전원 VS(5701)은, 제3 p형 MOS 트랜지스터 Qp3(5003)의 소스-드레인 저항 Rdsp가 액정의 응답 시상수를 결정하는 저항 성분값과 같거나 더 작게 되도록 세팅된다. 즉, 도 60 및 도 62에 도시된 액정 등가 회로의 저항 Rr, Rsp와 소스-드레인 저항 Rdsp은 상기 수학식 3에 나타낸 관계를 갖는다. 예를 들어, Rsp가 5GΩ인 경우,소스 전원 VS(5701)은 소스-드레인 저항 Rdsp가 1GΩ을 초과하지 않도록 공급된다. 제3 p형 MOS 트랜지스터 Qp3(5603)의 동작점은 도 11에 도시된 동작점과 같다. 즉, 도 11의 예에서, 제3 p형 MOS 트랜지스터 Qp3(5603)의 게이트-소스 전압 VCH-VS은 약 -3V로 세팅된다. 그 결과, 제3 p형 MOS 트랜지스터 Qp3(5603)의 드레인 전류가 1E-8(A)가 되고 소스-드레인 전압 Vdsp가 -10V가 되면, 소스-드레인 저항 Rdsp가 1GΩ이 된다. 또한, 제3 p형 MOS 트랜지스터 Qp3(5603)가 -2V 내지 -14V로 변화하는 소스-드레인 전압 Vdsp으로 약반전 영역에서 동작하더라도, 드레인 전류는 대략 일정하다. 제3 p형 MOS 트랜지스터 Qp3(5603)는 제2 p형 MOS 트랜지스터 Qp2(5602)가 아날로그 증폭기로서 동작하는 경우에 바이어스 전류원으로서 동작된다.
도 57에 도시된 제32 실시예에 따른 액정 표시 장치를 위한 상기 구동 방법은 앞서 설명한 제30 및 제31 실시예들에 따른 액정 표시 장치의 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정이 구동되는 경우, 화소 전압 Vpix과 액정 광 투과율은 도 54와 도 55에 도시된 바와 같다. 또한, TN 액정이 도 57에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 54와 도 55에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
다시 말해서, 도 57에 도시된 액정 표시 장치가 사용된다면, 제30 및 제31 실시예들에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 소정의 계조가 1 필드마다 얻어질 수 있도록 해준다.
또한, 도 57에 도시된 액정 표시 장치에서는, 아날로그 증폭기로서 동작하는 제2 p형 MOS 트랜지스터 Qp2(5602)의 리셋이 제2 p형 MOS 트랜지스터 Qp2(5602) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로가 불필요해진다. 그 결과, 아날로그 증폭기가 이제까지 보다 더 작은 영역으로 구성될 수 있어서, 개구율이 높아져 현저한 효과를 얻을 수 있다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제8 및 제16 실시예들에서 설명된 액정 표시 장치에 비해, 증폭기의 리셋을 동반하는 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 본 실시예에 있어서, 화소부가 p형 MOS 트랜지스터로 만들어지기 때문에, 그 제조 공정이 간단해지는 이점이 있다.
또한, 상술한 실시예에 있어서, 제1 p형 MOS 트랜지스터 Qp1(5601)와 제2, 제3 p형 MOS 트랜지스터 Qp2, Qp3(5602, 5603)가 p-SiTFT들로 형성되었음을 보았다. 그러나, 이들은 a-SiTFT들 또는 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수 있다.
본 발명의 제32 실시예에 따른 상술한 액정 표시 장치 및 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동 방법으로 액정 표시 장치에 응용될 때, 양호한 컬러 재생과 높은 계조의 표시가 구현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이발생하지 않아서, 소정의 계조 표시가 매 1 필드 (1 프레임) 기간마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는, 무임계 반강유전성 액정이 사용된다.
이제 본 발명의 제33 실시예가 도면들을 참조하여 상세히 설명될 것이다. 도 58은 본 발명의 제33 실시예에 따른 액정 표시 장치를 나타낸 도면이다. 도면에 도시한 바와 같이, 본 발명의 액정 표시 장치는: 게이트 전극이 주사 라인(101)에 접속되고, 소스 전극과 드레인 전극 중 하나가 신호 라인(102)에 접속된 제1 p형 MOS 트랜지스터 Qp1(5601); 게이트 전극이 제1 p형 MOS 트랜지스터 Qp1(5601)의 소스 전극과 드레인 전극 중 다른 하나에 접속되고, 소스 전극과 드레인 전극 중 하나가 리셋 펄스 전원 VR(3704)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나는 화소 전극(107)에 접속된 제2 p형 MOS 트랜지스터 Qp2(5602); 제2 p형 MOS 트랜지스터 Qp2(5602)의 게이트 전극과 전압 보유 커패시터 전극(105) 사이에 형성된 전압 보유 커패시터(106); 게이트 전극과 소스 전극이 전압 보유 커패시터 전극(105)에 접속되고 드레인 전극이 화소 전극(107)에 접속된 제3 p형 MOS 트랜지스터 Qp3(5603); 화소 전극(107)과 대향 전극(108) 사이에 배치되어 스위칭되는 액정(109)을 포함한다. 여기서 제1 p형 MOS 트랜지스터 Qp1(5601)와 제2, 제3 p형 MOS 트랜지스터들 Qp2, Qp3(5602, 5603)은 p-SiTFT들로 구성된다.
또한, 제3 p형 MOS 트랜지스터 Qp3(5603)의 게이트 전극과 소스 전극이 모두 전압 보유 커패시터 전극(105)에 접속되기 때문에, 제3 p형 MOS 트랜지스터 Qp3(5603)의 게이트-소스 전압 Vgsp가 0V로 된다. 이러한 바이어스 조건에서, 제3 p형 MOS 트랜지스터 Qp3(5603)의 소스-드레인 저항 Rdsp가 상기 수학식 3을 만족하도록, 제3 p형 MOS 트랜지스터 Qp3(5603)의 임계 전압값이 채널-도우즈에 의해 포지티브 측으로 시프트 제어된다. 이 때 제3 p형 MOS 트랜지스터 Qp3(5603)의 드레인 전류-게이트 전압 특성과 그 동작점은 도 14에 도시된 바와 같다. 즉, 도 14에 도시된 예에서, 채널-도우즈에 의해 임계 전압값이 포지티브 측으로 시프트 제어되어, 게이트-소스 전압이 0V일 때, 드레인 전류가 대략 1E-8(A)로 된다. 그 결과, 제3 p형 MOS 트랜지스터 Qp3(5603)의 드레인 전류가 1E-8(A)로 되고 소스-드레인 전압 Vdsp가 -10V일 때, 소스-드레인 저항 Rdsp가 1GΩ이 된다. 또한, 제3 p형 MOS 트랜지스터 Qp3(5603)가 -2V 내지 -14V까지 변화하는 소스-드레인 전압 Vdsp로써 약반전 영역에서 동작되더라도, 드레인 전류는 대략 일정하다. 제3 p형 MOS 트랜지스터 Qp3(5603)는 제2 p형 MOS 트랜지스터 Qp2(5602)가 아날로그 증폭기로서 동작되는 경우 바이어스 전류원으로서 동작된다.
제33 실시예에서는, 제31과 제32 실시예에서 필요한 바이어스 전원 VB(5604)과 소스 전원 VS(5701)이 필요하지 않다. 그러나, 채널-도우즈 형성 단계가 추가로 필요하다.
도 58에 도시된 제33 실시예의 액정 표시 장치를 위한 상술한 구동 방법은 제30 내지 제32 실시예에서 설명된 액정 표시 장치용 구동 방법과 같다. 즉, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속 액정이 구동되는 경우에, 화소 전압 Vpix와 액정 광 투과율이 도 54와 도 55에 도시된 바와 같다. 또한, TN 액정이 도 58에 도시된 액정 표시 장치를 사용하여 구동되는 경우에도, 도 54와 도 55에 도시된 바와 같은 구동 방법으로 구동될 수 있다.
즉, 도 58에 도시된 액정 표시 장치가 사용된다면, 제30 내지 제32 실시예에서와 같이, 액정의 응답을 동반하는 화소 전압 Vpix의 변동이 제거될 수 있어서, 매 1 필드마다 원하는 계조를 얻을 수 있게 된다.
또한, 도 58에 도시된 액정 표시 장치에서, 아날로그 증폭기로서 동작하는 제2 p형 MOS 트랜지스터 Qp2(5602)의 리셋이 제2 p형 MOS 트랜지스터 Qp2(5602) 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 스위치와 같은 배선 및 회로들이 불필요하게 된다. 그 결과, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있고, 개구율이 높아져 현저한 효과를 얻을 수 있다.
또한, 리셋 펄스 전원 VR이 분리형으로 제공되기 때문에, 제9 및 제17 실시예에서 설명한 액정 표시 장치에 비해, 증폭기의 리셋을 주사 펄스 신호의 지연이 제거될 수 있는 이점이 있다.
또한, 본 실시예에서, 화소부가 p형 MOS 트랜지스터로 만들어지기 때문에, 그 제조 공정이 간단해지는 이점이 있다.
또한, 상술한 실시예에서, 제1 p형 MOS 트랜지스터 Qp1(5601)와 제2, 제3 p형 MOS 트랜지스터들 Qp2, Qp3(5602, 5603)이 p-SiTFT들로 형성된다는 것을 주목하였다. 그러나, 이들은 a-SiTFT들과 CdSeTFT들과 같은 다른 박막 트랜지스터들로 형성될 수 있다. 또한, 이들은 단결정 실리콘 트랜지스터들로 형성될 수도 있다.
상술한 제33 실시예에 따른 액정 표시 장치와 구동 방법이 컬러 표시를 수행하기 위해 1 필드 (1 프레임) 기간 내에 입사광의 컬러를 스위치하는 시분할 구동방법으로 액정 표시 장치에 응용되는 경우, 양호한 컬러 재생과 높은 계조의 표시가 실현될 수 있다. 이것은 본 발명의 액정 표시 장치가 분극을 갖는 강유전성 액정, 반강유전성 액정, 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정을 구동하는 경우에도, 액정의 응답을 동반하는 화소 전압의 변동이 생기지 않고, 이에 따라 소정의 계조 표시가 매 1 필드 기간 (1 프레임) 마다 수행될 수 있는 특성 때문이다. 이 때, 액정 물질로는 무임계 반강유전성 액정이 사용된다.
상술한 바와 같이, 본 발명의 액정 표시 장치 및 구동 방법을 응용하여, 액정의 응답을 동반한 화소 전압의 변동이 제거될 수 있어서, 보다 정확한 계조의 표시가 구현될 수 있다. 특히, 분극을 갖는 강유전성 액정, 반강유전성 액정, 또는 1 필드 기간 내에 응답하는 OCB 모드 액정과 같은 고속의 액정으로도, 화소 전압의 변동이 발생하지 않으면서 구동이 가능하다. 그 결과, 매 1 필드 (프레임) 마다 정확한 계조의 표시가 수행될 수 있어서, 시 분할 구동 방법의 액정 표시 장치를 사용하면서도 양호한 컬러 재생 및 높은 계조의 표시를 구현할 수 있다.
또한, 본 발명의 액정 표시 장치 및 구동 방법에서는, 주사 전압이 아날로그 증폭기로서 동작하는 MOS 타입 트랜지스터를 위한 전원으로서 그리고 그 리셋 전원으로서 사용되어, 증폭기의 리셋이 상기 MOS 트랜지스터 자체에 의해 수행되도록 구성된다. 그러므로, 전원선, 리셋 전원선, 및 리셋 스위치와 같은 배선 및 회로가 불필요해진다. 그리하여, 아날로그 증폭기는 이제까지 보다 더 작은 영역으로 구성될 수 있어서 개구율이 높아져 현저한 효과가 얻어진다.
또한, 본 발명의 액정 표시 장치 및 그 구동 방법에서는, 소스 폴로워형 아날로그 증폭기의 부하 저항이나 액티브 부하 트랜지스터의 저항이 예를 들면 1GΩ의 큰 값이기 때문에, 정상 상태(steady state)의 소비 전류가 낮게 유지될 수 있다.
상기와 같은 특성들로 인해, 소형, 경량, 고 개구율, 고속, 고 시야, 고 계조, 저 소비 전력, 및 저가격의 프로젝터 장치, 노트북 PC, 또는 모니터 액정 표시 장치가 제공될 수 있다.

Claims (89)

  1. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 신호선에 접속된 MOS형 트랜지스터;
    입력 전극이 상기 MOS형 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 출력 전극이 화소 전극에 접속된 MOS형 아날로그 증폭기 회로; 및
    상기 MOS형 아날로그 증폭기 회로의 입력 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  2. 제1항에 있어서, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터에 의해 형성되는 액티브 매트릭스형 액정 표시 장치.
  3. 제1항에 있어서, 상기 액정 표시 장치는 네마틱 액정 또는 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형(distorted helix) 강유전성 액정, 트위스티드 강유전성 액정, 및 단안정 강유전성 액정을 포함하는 그룹에서 선택된 액정 재료를 포함하는 액티브 매트릭스형 액정 표시 장치.
  4. 제1항에 따른 액티브 매트릭스형 액정 표시 장치의 구동 방법에 있어서,
    주사선 선택 기간에 상기 MOS형 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키는 단계; 및
    주사선 선택 기간과 주사선 비선택 기간에 상기 MOS형 아날로그 증폭기 회로를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계
    를 포함하는 방법.
  5. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되고, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 상기 화소 전극에 접속된 p형 MOS 트랜지스터;
    상기 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항
    을 포함하는 액티브 매트릭스형 액정 표시 장치.
  6. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되고, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터;
    상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 전압 조정 가능 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  7. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되고, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터;
    상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  8. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 다른 하나가 상기 주사선에 접속된 제1 p형 MOS 트랜지스터;
    상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터
    를 포함하는 액정 표시 장치.
  9. 제5항에 있어서, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  10. 제5항에 있어서, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되는 액티브 매트릭스형 액정 표시 장치.
  11. 제5항에 있어서, 상기 제2 p형 MOS 트랜지스터의 상기 소스와 드레인 간의 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  12. 제5항에 있어서, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터를 집적함으로써 형성되는 액티브 매트릭스형 액정 표시 장치.
  13. 제5항에 있어서, 상기 액정 재료는 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되는 액티브 매트릭스형 액정 표시 장치.
  14. 제5항에 따른 액티브 매트릭스형 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 화소 전극에 상기 주사 펄스 신호를 전달함으로써 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 재설정하는 단계; 및
    상기 주사선 선택 기간의 종료후, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호들을 화소 전극에 기록하는 단계
    를 포함하는 방법.
  15. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 n형 MOS 트랜지스터;
    상기 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항
    을 포함하는 액티브 매트릭스형 액정 표시 장치.
  16. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터;
    상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  17. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터;
    상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  18. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 상기 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터;
    상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  19. 제15항에 있어서, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  20. 제15항에 있어서, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되는 액티브 매트릭스형 액정 표시 장치.
  21. 제16항에 있어서, 상기 제2 n형 MOS 트랜지스터의 상기 소스와 드레인 간의 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  22. 제15항에 있어서, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성되는 액티브 매트릭스형 액정 표시 장치.
  23. 제15항에 있어서, 상기 액정 재료는 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되는 액티브 매트릭스형 액정 표시 장치.
  24. 제15항에 따른 액티브 매트릭스형 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 p형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 주사 펄스 신호를 상기 화소 전극에 전달함으로써 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 재설정하는 단계; 및
    상기 주사선 선택 기간의 종료후, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계
    를 포함하는 방법.
  25. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 N번째 주사선 (여기서, N은 2이상의 정수)에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 p형 MOS 트랜지스터;
    상기 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    상기 화소 전극과 상기 전압 보유 커패시터 전극에 접속된 저항
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  26. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 N번째 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터;
    상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  27. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 N번째 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터;
    상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  28. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 N번째 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터;
    상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  29. 제25항에 있어서, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  30. 제25항에 있어서, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되는 액티브 매트릭스형 액정 표시 장치.
  31. 제25항에 있어서, 상기 제2 p형 MOS 트랜지스터의 상기 소스와 드레인 간의 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  32. 제25항에 있어서, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성되는 액티브 매트릭스형 액정 표시 장치.
  33. 제25항에 있어서, 상기 액정 재료는 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되는 액티브 매트릭스형 액정 표시 장치.
  34. 제25항에 따른 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    이전 선의 주사선 선택 기간에서, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 이전 선의 주사 펄스 신호를 상기 화소 전극에 전달함으로써 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 재설정하는 단계; 및
    주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하며, 또한 상기 주사선 선택 기간의 완료후에 계속해서, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 상기 화소 전극에 기록하는 단계
    를 포함하는 방법.
  35. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 N번째 주사선 (여기서, N은 2이상의 정수)에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 n형 MOS 트랜지스터;
    상기 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  36. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 N번째 주사선 (여기서, N은 2이상의 정수)에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터;
    상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  37. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 N번째 주사선 (여기서, N은 2이상의 정수)에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터;
    상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  38. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 N번째 주사선 (여기서, N은 2이상의 정수)에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 N-1번째 주사선에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터;
    상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터
    를 포함하는 액정 표시 장치.
  39. 제35항에 있어서, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액정 표시 장치.
  40. 제35항에 있어서, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되는 액정 표시 장치.
  41. 제36항에 있어서, 상기 제2 n형 MOS 트랜지스터의 상기 소스와 드레인 간의 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액정 표시 장치.
  42. 제35항에 있어서, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성되는 액정 표시 장치.
  43. 제35항에 있어서, 상기 액정 재료는 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되는 액정 표시 장치.
  44. 제35항에 따른 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    이전 선의 주사선 선택 기간에서, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 이전 선의 주사 펄스 신호를 상기 화소 전극에 전달함으로써 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 재설절하는 단계;
    주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 p형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계; 및
    상기 주사선 선택 기간의 완료후, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계
    를 포함하는 방법.
  45. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 p형 MOS 트랜지스터;
    상기 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  46. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터;
    상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  47. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터;
    상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  48. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 n형 MOS 트랜지스터;
    게이트 전극이 상기 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 p형 MOS 트랜지스터;
    상기 제1 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  49. 제45항에 있어서, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  50. 제45항에 있어서, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되는 액티브 매트릭스형 액정 표시 장치.
  51. 제46항에 있어서, 상기 제2 p형 MOS 트랜지스터의 상기 소스와 드레인 간의 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  52. 제45항에 있어서, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성되는 액티브 매트릭스형 액정 표시 장치.
  53. 제45항에 있어서, 상기 액정 재료는 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되는 액티브 매트릭스형 액정 표시 장치.
  54. 제35항에 따른 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    상기 주사선 선택 기간 이전의 시간에, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 재설정하는 단계;
    주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계; 및
    상기 주사선 선택 기간의 완료후, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 상기 화소 전극에 기록하는 단계
    를 포함하는 방법.
  55. 제45항에 따른 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    상기 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 재설정하는 단계; 및
    상기 주사선 선택 기간의 완료후, 상기 p형 MOS 트랜지스터 또는 상기 제1 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계
    를 포함하는 방법.
  56. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 n형 MOS 트랜지스터;
    상기 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  57. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터;
    상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  58. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터;
    상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  59. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 p형 MOS 트랜지스터;
    게이트 전극이 상기 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제1 n형 MOS 트랜지스터;
    상기 제1 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제2 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  60. 제56항에 있어서, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  61. 제56항에 있어서, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되는 액티브 매트릭스형 액정 표시 장치.
  62. 제57항에 있어서, 상기 제2 n형 MOS 트랜지스터의 상기 소스와 드레인 간의 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  63. 제56항에 있어서, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성되는 액티브 매트릭스형 액정 표시 장치.
  64. 제56항에 있어서, 상기 액정 재료는 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되는 액티브 매트릭스형 액정 표시 장치.
  65. 제56항에 따른 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    주사선 선택 기간 이전의 시간에, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 재설정하는 단계;
    주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계; 및
    상기 주사선 선택 기간의 완료후, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 상기 화소 전극에 기록하는 단계
    를 포함하는 방법.
  66. 제56항에 따른 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 p형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 재설정하는 단계; 및
    상기 주사선 선택 기간의 완료후, 상기 n형 MOS 트랜지스터 또는 상기 제1 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계
    를 포함하는 방법.
  67. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 n형 MOS 트랜지스터;
    게이트 전극이 상기 제1 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 n형 MOS 트랜지스터;
    상기 제2 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  68. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 n형 MOS 트랜지스터;
    게이트 전극이 상기 제1 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 n형 MOS 트랜지스터;
    상기 제2 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  69. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 n형 MOS 트랜지스터;
    게이트 전극이 상기 제1 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 n형 MOS 트랜지스터;
    상기 제2 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  70. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 n형 MOS 트랜지스터;
    게이트 전극이 상기 제1 n형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 n형 MOS 트랜지스터;
    상기 제2 n형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 n형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  71. 제67항에 있어서, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  72. 제67항에 있어서, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되는 액티브 매트릭스형 액정 표시 장치.
  73. 제68항에 있어서, 상기 제3 n형 MOS 트랜지스터의 상기 소스와 드레인 간의 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  74. 제67항에 있어서, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성되는 액티브 매트릭스형 액정 표시 장치.
  75. 제67항에 있어서, 상기 액정 재료는 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되는 액티브 매트릭스형 액정 표시 장치.
  76. 제67항에 따른 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    주사선 선택 기간 이전의 시간에, 상기 제2 n형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 제2 n형 MOS 트랜지스터를 재설정하는 단계;
    주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 제1 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 제2 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계; 및
    상기 주사선 선택 기간의 완료후, 상기 제2 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계
    를 포함하는 방법.
  77. 제67항에 따른 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최소 전압보다 낮은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    상기 주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 제1 n형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 제2 n형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 제2 n형 MOS 트랜지스터를 재설정하는 단계; 및
    상기 주사선 선택 기간의 완료후, 상기 제2 n형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계
    를 포함하는 방법.
  78. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 p형 MOS 트랜지스터;
    게이트 전극이 상기 제1 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 p형 MOS 트랜지스터;
    상기 제2 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    상기 화소 전극과 상기 전압 보유 커패시터 전극 사이에 접속된 저항
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  79. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극이 신호선에 접속된 제1 p형 MOS 트랜지스터;
    게이트 전극이 상기 제1 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 p형 MOS 트랜지스터;
    상기 제2 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  80. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 p형 MOS 트랜지스터;
    게이트 전극이 상기 제1 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 p형 MOS 트랜지스터;
    상기 제2 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극이 상기 전압 보유 커패시터 전극에 접속되고, 소스 전극이 전압 조정 가능 바이어스 전원선에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  81. 화소 전극들이 복수의 주사선과 복수의 신호선의 교차점 부근에 각각 배치된 MOS형 트랜지스터 회로에 의해 구동되는 액티브 매트릭스형 액정 표시 장치에 있어서,
    상기 MOS형 트랜지스터 회로가
    게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극중의 하나가 신호선에 접속된 제1 p형 MOS 트랜지스터;
    게이트 전극이 상기 제1 p형 MOS 트랜지스터의 상기 소스 전극과 상기 드레인 전극중의 다른 하나에 접속되고, 소스 전극과 드레인 전극중의 하나가 리셋 전극에 접속되며, 상기 소스 전극과 상기 드레인 전극중의 다른 하나가 화소 전극에 접속된 제2 p형 MOS 트랜지스터;
    상기 제2 p형 MOS 트랜지스터의 상기 게이트 전극과 전압 보유 커패시터 전극 사이에 형성된 전압 보유 커패시터; 및
    게이트 전극과 소스 전극이 상기 전압 보유 커패시터 전극에 접속되고, 드레인 전극이 상기 화소 전극에 접속된 제3 p형 MOS 트랜지스터
    를 포함하는 액티브 매트릭스형 액정 표시 장치.
  82. 제78항에 있어서, 상기 저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  83. 제78항에 있어서, 상기 저항이 반도체 박막, 또는 불순물이 도핑된 반도체 박막으로 형성되는 액티브 매트릭스형 액정 표시 장치.
  84. 제79항에 있어서, 상기 제3 p형 MOS 트랜지스터의 상기 소스와 드레인 간의저항값은 상기 액정의 응답 시상수를 결정하는 저항 성분값 이하로 설정되는 액티브 매트릭스형 액정 표시 장치.
  85. 제78항에 있어서, 상기 MOS형 트랜지스터 회로는 박막 트랜지스터들을 집적함으로써 형성되는 액티브 매트릭스형 액정 표시 장치.
  86. 제78항에 있어서, 상기 액정 재료는 네마틱 액정, 강유전성 액정, 반강유전성 액정, 무임계 반강유전성 액정, 왜곡 나선형 강유전성 액정, 트위스티드 강유전성 액정, 또는 단안정 강유전성 액정으로 구성된 그룹에서 선택되는 액티브 매트릭스형 액정 표시 장치.
  87. 제78항에 따른 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    주사선 선택 기간 이전의 시간에, 상기 제2 p형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 제2 p형 MOS 트랜지스터를 재설정하는 단계;
    주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 제1 p형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 제2 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계; 및
    상기 주사선 선택 기간의 완료후, 상기 제2 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 상기 화소 전극에 기록하는 단계
    를 포함하는 방법.
  88. 제78항에 따른 액정 표시 장치의 구동 방법에 있어서,
    상기 데이타 신호의 최대 전압보다 높은 전압을 상기 전압 보유 커패시터 전극에 공급하는 단계;
    주사선 선택 기간에, 주사 펄스 신호를 이용하여 상기 제1 p형 MOS 트랜지스터를 통해 데이타 신호를 상기 전압 보유 커패시터에 저장시키고, 상기 제2 p형 MOS 트랜지스터를 통해 리셋 신호를 상기 화소 전극에 전달함으로써 상기 제2 p형 MOS 트랜지스터를 재설정하는 단계; 및
    상기 주사선 선택 기간의 완료후, 상기 제2 p형 MOS 트랜지스터를 통해 상기 저장된 데이타 신호에 대응하는 신호를 화소 전극에 기록하는 단계
    를 포함하는 방법.
  89. 제1항 내지 제3항, 제5항 내지 제13항, 제15항 내지 제23항, 제25항 내지 제33항, 제35항 내지 제43항, 제45항 내지 제53항, 제56항 내지 제64항, 제67항 내지 제75항, 및 제78항 내지 제86항에 따른 액정 표시 장치들중의 임의의 한 액정 표시 장치를 포함하고, 각각의 한 필드 또는 한 프레임 기간에 입사광의 컬러를 전환하면서 구동함으로써 컬러 표시를 수행하는, 시분할 구동 방식에 의해 구동되는 액정 표시 장치.
KR1019990016869A 1998-05-13 1999-05-12 액정 표시 장치 및 그 구동 방법 KR100346001B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-130558 1998-05-13
JP10130558A JP3042493B2 (ja) 1998-05-13 1998-05-13 液晶表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
KR19990088196A KR19990088196A (ko) 1999-12-27
KR100346001B1 true KR100346001B1 (ko) 2002-07-26

Family

ID=15037145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990016869A KR100346001B1 (ko) 1998-05-13 1999-05-12 액정 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (4) US7079101B1 (ko)
JP (1) JP3042493B2 (ko)
KR (1) KR100346001B1 (ko)
TW (1) TW563077B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590553B1 (en) 1999-07-23 2003-07-08 Nec Corporation Liquid crystal display device and method for driving the same
CN1198172C (zh) * 1999-12-03 2005-04-20 三菱电机株式会社 液晶显示装置
BR0115733A (pt) * 2000-11-30 2004-02-17 Thomson Licensing Sa Circuito de acionamento de amplificador comutado para telas de cristal lìquido
JP4552069B2 (ja) * 2001-01-04 2010-09-29 株式会社日立製作所 画像表示装置およびその駆動方法
JP4269542B2 (ja) 2001-06-04 2009-05-27 日本電気株式会社 トランジスタの動作点設定方法及びその回路、信号成分値変更方法並びにアクティブマトリクス型液晶表示装置
KR100820778B1 (ko) * 2001-10-24 2008-04-10 삼성전자주식회사 액정표시장치의 디램형 화소회로
JP2003243668A (ja) 2001-12-12 2003-08-29 Seiko Epson Corp 電気光学装置、液晶装置ならびに投射型表示装置
KR100905669B1 (ko) * 2002-12-12 2009-06-30 엘지디스플레이 주식회사 강유전성 액정의 전계배향방법과 이를 이용한 액정표시장치
TW591590B (en) * 2003-04-17 2004-06-11 Hannstar Display Corp Black image insertion method and apparatus for display
JP2005017987A (ja) * 2003-06-30 2005-01-20 Sanyo Electric Co Ltd 表示装置および半導体装置
TWI341939B (en) 2005-04-25 2011-05-11 Au Optronics Corp Multi-domain vertically alignment liquid crystal display and driving method thereof
JP4508166B2 (ja) * 2006-07-04 2010-07-21 セイコーエプソン株式会社 表示装置およびそれを用いた表示システム
JP5379983B2 (ja) * 2008-02-25 2013-12-25 ゴールドチャームリミテッド アクティブマトリクス型液晶表示装置
JP2011008200A (ja) * 2009-06-29 2011-01-13 Sony Corp 液晶表示装置およびその駆動方法
KR101659831B1 (ko) * 2010-04-22 2016-09-27 삼성디스플레이 주식회사 액정표시장치, 이를 구동하는 방법 및 이의 제조 방법
CN102446475B (zh) * 2010-10-14 2016-08-31 上海天马微电子有限公司 平板显示装置的像素电极电压检测电路
JP5549614B2 (ja) * 2011-02-04 2014-07-16 株式会社Ｊｖｃケンウッド 液晶表示装置
KR102033611B1 (ko) * 2013-02-25 2019-10-18 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
TWI534789B (zh) * 2013-09-13 2016-05-21 國立交通大學 一種主動矩陣顯示器裝置的畫素電路及其驅動方法
US10607556B2 (en) * 2014-11-07 2020-03-31 The Hong Kong University Of Science And Technology Driving scheme for ferroelectric liquid crystal displays
TWI584263B (zh) 2015-04-23 2017-05-21 友達光電股份有限公司 畫素
TWI570684B (zh) * 2015-08-20 2017-02-11 友達光電股份有限公司 畫素電路
KR102458078B1 (ko) * 2017-08-16 2022-10-24 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102393141B1 (ko) * 2017-08-21 2022-05-02 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치와 그 구동 방법
CN114464137B (zh) * 2020-03-19 2023-10-03 京东方科技集团股份有限公司 显示基板及显示装置
US20220254856A1 (en) * 2020-03-19 2022-08-11 Boe Technology Group Co., Ltd. Display substrate and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643679A (en) 1979-09-17 1981-04-22 Matsushita Electric Ind Co Ltd Transmission type liquid crystal matrix display unit
JPS58140781A (ja) 1982-02-17 1983-08-20 株式会社日立製作所 画像表示装置
JPS59119379A (ja) 1982-12-27 1984-07-10 株式会社東芝 薄型表示装置
JPS6026991A (ja) 1983-07-26 1985-02-09 関口　忠 Ｅｌ表示装置
JPS60169837A (ja) 1984-02-13 1985-09-03 Matsushita Electric Ind Co Ltd エレクトロクロミツク表示素子
JPH0620139B2 (ja) 1985-01-18 1994-03-16 松下電器産業株式会社 薄膜トランジスタ
JPS61267734A (ja) 1985-05-23 1986-11-27 Seiko Epson Corp 液晶電気光学装置
JPS6265375A (ja) 1985-09-17 1987-03-24 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜トランジスタ及びそれを用いた表示装置
KR0139816B1 (ko) * 1988-02-26 1998-07-15 노보루 후세 열처리 장치 및 열처리 방법
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2666365B2 (ja) 1988-05-19 1997-10-22 ソニー株式会社 液晶表示装置
JPH02272521A (ja) 1989-04-14 1990-11-07 Sharp Corp 液晶表示装置
JPH0820642B2 (ja) 1989-08-21 1996-03-04 シャープ株式会社 液晶表示装置
US5194974A (en) * 1989-08-21 1993-03-16 Sharp Kabushiki Kaisha Non-flicker liquid crystal display with capacitive charge storage
JP2642197B2 (ja) 1989-08-21 1997-08-20 シャープ株式会社 液晶表示装置
JPH03229221A (ja) 1990-02-02 1991-10-11 Mitsubishi Electric Corp 液晶パネル
JP2979655B2 (ja) * 1991-01-14 1999-11-15 松下電器産業株式会社 アクティブマトリクス基板の駆動方法
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH10148848A (ja) 1991-10-16 1998-06-02 Semiconductor Energy Lab Co Ltd 電気光学表示装置及びその駆動方法
JP2722291B2 (ja) 1991-10-29 1998-03-04 株式会社半導体エネルギー研究所 液晶電気光学表示装置の表示方法
JPH095794A (ja) 1991-10-29 1997-01-10 Semiconductor Energy Lab Co Ltd 電気光学表示装置およびその駆動方法
JPH05173175A (ja) 1991-12-25 1993-07-13 Toshiba Corp 液晶表示装置
US5576857A (en) * 1992-04-02 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with transistors and capacitors method of driving the same
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
JPH0720820A (ja) 1993-06-22 1995-01-24 Dainippon Printing Co Ltd 液晶駆動用半導体装置
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
JP3471928B2 (ja) * 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
JPH09101506A (ja) * 1995-07-31 1997-04-15 Victor Co Of Japan Ltd 液晶表示装置
JP3442551B2 (ja) 1995-11-15 2003-09-02 株式会社東芝 液晶表示装置
GB2312773A (en) * 1996-05-01 1997-11-05 Sharp Kk Active matrix display
JPH09304791A (ja) 1996-05-15 1997-11-28 Hitachi Ltd カラー液晶表示素子及びこれを用いたカラー液晶表示装置
JPH09329806A (ja) 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
JP3483759B2 (ja) 1998-03-19 2004-01-06 株式会社東芝 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法

Also Published As

Publication number Publication date
US20060232504A1 (en) 2006-10-19
JPH11326946A (ja) 1999-11-26
JP3042493B2 (ja) 2000-05-15
US7079101B1 (en) 2006-07-18
US20060232503A1 (en) 2006-10-19
KR19990088196A (ko) 1999-12-27
US20060232505A1 (en) 2006-10-19
TW563077B (en) 2003-11-21

Similar Documents

Publication Publication Date Title
KR100346001B1 (ko) 액정 표시 장치 및 그 구동 방법
US6359608B1 (en) Method and apparatus for driving flat screen displays using pixel precharging
US4591848A (en) Matrix panel with an active driving system
EP0731441B1 (en) A liquid crystal display driver with threshold voltage drift compensation
KR100347558B1 (ko) 액정표시장치 및 그 구동방법
EP0807918B1 (en) Active matrix display
KR100239092B1 (ko) 액정표시장치의 구동방법
KR100385106B1 (ko) 소스 드라이버, 소스선 구동회로 및 이를 이용한액정표시장치
US7369108B2 (en) Liquid crystal display
US20120001877A1 (en) Display device and display method
EP0789346A1 (en) Liquid crystal display device with stabilized common potential
JP4001948B2 (ja) ビデオ表示装置
EP0731442B1 (en) Signal disturbance reduction arrangement for a liquid crystal display
KR100188109B1 (ko) 오프전압의 레벨이 조절되는 오프전압 발생회로
JP4269542B2 (ja) トランジスタの動作点設定方法及びその回路、信号成分値変更方法並びにアクティブマトリクス型液晶表示装置
JP2002062518A (ja) 液晶表示装置およびその駆動方法
US7483022B2 (en) Active matrix displays and drive control methods
US6348909B1 (en) Grey-scale LCD driver
US9059701B2 (en) Method for setting transistor operating point and circuit therefor, method for changing signal component value and active-matrix liquid crystal display device
US8179385B2 (en) Liquid crystal display
JP2002250938A (ja) 液晶表示装置
JPH1031464A (ja) アクティブマトリクス型表示装置の駆動方法
JPH0580354A (ja) 液晶表示装置
JPH06102486A (ja) 液晶表示装置の画像表示方法
JP5379983B2 (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee