JP4001948B2 - ビデオ表示装置 - Google Patents
ビデオ表示装置 Download PDFInfo
- Publication number
- JP4001948B2 JP4001948B2 JP07306596A JP7306596A JP4001948B2 JP 4001948 B2 JP4001948 B2 JP 4001948B2 JP 07306596 A JP07306596 A JP 07306596A JP 7306596 A JP7306596 A JP 7306596A JP 4001948 B2 JP4001948 B2 JP 4001948B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data line
- transistor
- signal
- line driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/10—Intensity circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の属する技術分野】
本発明は一般に、表示装置の駆動回路に関し、特に、液晶ディスプレイ(LCD)のような表示装置の画素に輝度信号を供給するシステムに関する。
【0002】
【従来の技術】
液晶ディスプレイのような表示装置はマトリクス、すなわち横方向の行と縦方向の列に並べられた画素のアレイで構成されている。表示されるビデオ情報は輝度(グレイ・スケール)信号として、画素の各列と個別に関連するデータ・ラインに供給される。画素の行は順次に走査され、励起された行の画素の静電容量は、個々の列に供給される輝度信号のレベルに従って種々の輝度レベルに充電される。
【0003】
アクティブ・マトリクス表示装置では各画素は、ビデオ信号をその画素に供給するスイッチ装置を含んでいる。このスイッチ装置は典型的には、薄膜トランジスタ(TFT)であり、固体回路から輝度情報を受け取る。TFTおよびその回路は固体装置で構成されるので、非晶質シリコンまたは多結晶シリコン技術のいずれかを利用して、TFTおよび駆動回路を同時に形成するのが好ましい。
【0004】
液晶ディスプレイは、2枚の基板の間にはさまれた液晶材料で構成されている。基板のうち少なくとも1枚(典型的には2枚とも)は光を透過し、液晶材料に隣接する基板の面は、個々の画素を形成するパターンに配列された透明導電電極を支持している。駆動回路を、TFTと共に、基板上にそしてディスプレイの周辺に形成するのが望ましい。
【0005】
非晶質シリコンは、低温で製造することができるので、液晶ディスプレイを組み立てるのに好ましい材料である。製造温度が低いと、標準的で入手が容易なそして安価な基板材料を使用することができるので、製造温度の低いことは重要である。しかしながら、周辺集積画素駆動回路に非晶質シリコン薄膜トランジスタ(a−Si TFT)を使用すると、移動度が低く、閾値電圧がドリフトし、そしてN−MOSエンハンスメント型トランジスタしか使用できないので、a−Si TFTの使用は制限されている。
【0006】
プラス(Plus)他名儀の、“表示装置およびその比較器に輝度信号を供給するシステム”という名称の米国特許第5,170,155号は、LCDのデータ・ライン(または列)駆動回路について述べている。プラス他のデータ・ライン駆動回路は、チョップ(chopped)・ランプ波増幅器として動作し、TFTを使用する。データ・ライン駆動回路は、画像情報を含む信号に応答し、特定の列のデータ・ラインに画素電圧を発生する。
【0007】
あいにく、このようなデータ・ライン駆動回路の出力電圧は、一定レベルの入力電圧に対し、データ・ライン駆動回路の動作時間に応じて変動する。その理由は、例えば、データ・ライン駆動回路の出力トランジスタのゲート・ソース間電圧がこのようなTFTにストレスを起こすからである。TFTにおけるこのストレスは、データ・ライン駆動回路のTFTに閾値電圧のドリフトおよび移動度の低下を起こす。データ・ライン駆動回路の出力電圧がストレスにより変動する傾向を補償することが望ましい。
【0008】
【発明が解決しようとする課題】
発明的特徴によれば、データ・ライン駆動回路の、ストレスに関連する出力電圧の変動を表示する信号が発生される。ストレスに関連する出力電圧を表示する信号はデータ・ライン駆動回路に結合され、ストレスに関連する出力電圧を表示する信号に従って、各データ・ライン駆動回路の出力電圧の変動を減少させるように出力電圧を変動させる。
【0009】
【課題を解決するための手段】
表示装置に配列された画素内に、画像情報を含む信号を発生するための、本発明を具体化するビデオ装置は、ビデオ信号源を備えている。複数のデータ・ライン駆動回路はビデオ信号に応答し、ビデオ信号を画素に供給する。複数のデータ・ライン駆動回路のうちの特定のデータ・ライン駆動回路はそれに対応するデータ・ラインに結合され、データ・ラインはそれに対応する列の画素と関連し、対応するビデオ信号の部分により定められる大きさの出力信号をそのデータ・ラインに発生する。擬似データ・ライン駆動回路を使用して、複数のデータ・ライン駆動回路の各々に結合される制御信号を発生し、複数のデータ・ライン駆動回路の各々の出力信号を制御する。ある一定の大きさのビデオ信号に対し、特定のデータ・ライン駆動回路の出力信号がその動作期間にわたり変動する傾向は、各データ・ライン駆動回路の出力信号の変動を減少させるように制御信号によって補償される。
【0010】
【発明の実施の形態】
デマルチプレクサ/データ・ライン駆動回路100を含む図1において、アナログ回路11は、表示される画像情報を表わすビデオ信号を、例えば、アンテナ12から受け取る。アナログ回路11はビデオ信号をライン13によりアナログ/ディジタル(A/D)変換器14に入力信号として供給する。
【0011】
アナログ回路11からのテレビジョン信号は液晶アレイ16に表示される。液晶アレイ16は、横にm=560行、縦にn=960列に並べられた多数の画素(例えば、液晶セル16a)で構成されている。液晶アレイ16は、n=960列のデータ・ライン17を、液晶セル16aの縦の各列につき1つ、m=560のセレクト・ライン18を液晶セル16aの横の各行につき1つ、備えている。
【0012】
A/D変換器14は出力母線19を備え、輝度レベル(グレースケール・コード)を、40グループの出力ライン22を有するメモリ21に供給する。メモリ21の出力ライン22の各グループは、貯えられたディジタル情報を、対応するディジタル/アナログ(D/A)変換器23に供給する。40グループの出力ライン22にそれぞれ対応して、40個のD/A変換器23がある。ある1個のD/A変換器23の出力信号INは、対応するライン31を介して、対応するデマルチプレクサ/データ・ライン駆動回路100に結合され、駆動回路100は対応するデータ・ライン17を駆動する。セレクト・ライン・スキャナー60は、セレクト・ライン18に行セレクト信号を発生し、従来の方法で、アレイ16の特定の行を選択する。960本のデータ・ライン17に発生される電圧は、32マイクロ秒のライン時間の間に、選択された行の画素16aに加えられる。
【0013】
ある1つのデマルチプレクサ/データ・ライン駆動回路100は、低い入力容量(例えば、1pfより小さい)を有するチョップ・ライン波増幅器(図1には詳細に図示せず)を使用し、対応する信号INを貯え、貯えられた入力信号を対応するデータ・ライン17に移送する。各データ・ライン17は、容量負荷(例えば、20pf)を形成する560行の画素セル16aに接続される。
【0014】
図2は、ある1つのデマルチプレクサ/データ・ライン駆動回路100を詳細に示す。図3のa〜図3のhは、図2の回路の動作を説明するのに役立つ波形を示す。図1、図2、および図3のa〜図3のhにおいて、類似した記号および番号は類似した品目または機能を示す。図2のデマルチプレクサ/データ・ライン駆動回路100のトランジスタはすべて、N−MOS型のTFTである。従って、都合のよいことに、これらのトランジスタは、図1のアレイと一緒に、1つの集積回路として形成することができる。
【0015】
図2の信号ライン31のビデオ信号をサンプリングする前に、コンデンサC43の端子Dで発生される電圧が初期設定される。コンデンサC43の電圧を初期設定するために、D/A変換器23はライン31に所定の電圧(例えば、ビデオ信号INの最大電圧、すなわち、フルスケール電圧)を発生する。図3のaの制御パルスPRE−DCTRLがトランジスタMN1のゲートに発生されると、トランジスタMN1はライン31でコンデンサC43に初期設定電圧を供給する。このようにして、コンデンサC43の電圧は、各画素の更新サイクルに先立って、同じである。PRE−DCTRLパルスのあとで、ビデオ信号INは変化して、現在の画素の更新サイクルに使用されるビデオ情報を含むようになる。
【0016】
図2のデマルチプレクサ32のトランジスタMN1は、ビデオ情報を含んでいる信号ライン31で発生されたアナログ信号INをサンプリングする。サンプリングされた信号はデマルチプレクサ32のサンプリング・コンデンサC43に貯えられる。ライン31で発生された1グループ40個の信号IN(図1)のサンプリングは、対応するパルス信号DCTRL(i)の制御下で同時に行われる。図3のaに示すように、24個のパルス信号DCTRL(i)は、t5a〜t20のあとに続く期間中に、連続的に発生する。図2の各パルス信号DCTRL(i)は、対応する1グループ内の40個のデマルチプレクサ32のデマルチプレクス動作を制御する。960個の画素のデマルチプレクス動作はすべて、図3のaの期間t5a〜t20に生じる。
【0017】
能率的な時間利用を行うために、2段階のパイプライン・サイクルが使用される。前に説明したように、t5a〜t20の期間中に、IN信号はデマルチプレクスされ図2の960個のコンデンサC43に貯えられる。図3のdのt3〜t4の期間中に、図3のaのパルスPRE−DCTRLおよび24個のパルス信号DCTRLの発生する前に、図3のdのパルス信号DXFERが生じると図2の各コンデンサC43はトランジスタMN7を介してコンデンサC2に結合される。従って、コンデンサC43に貯えられるIN信号の一部分は、図2のコンデンサC2に移送されて電圧VC2を発生する。t5a〜t20の期間中に、図3aのパルス信号DCTRLが生じると、コンデンサC2の電圧VC2は、以下に説明するように、対応するデータ・ライン17を介してアレイ16に加えられる。従って、IN信号はこの2段階パイプラインを介してアレイ16に加えられる。
【0018】
基準ランプ波発生器33は、出力導体27に基準ランプ波信号REF_RAMPを発生する。導体27は、各デマルチプレクサ/データ・ライン駆動回路100の各コンデンサC2の端子E(図2)に共通に結合される。コンデンサC2の端子Aは比較器24の入力端子を形成する。図1のデータ・ランプ波発生器34は、出力ライン28を介して、データ・ランプ波電圧DATA_RAMPを供給する。図2のデマルチプレクサ/データ・ライン駆動回路100において、トランジスタMN6はデータ・ライン17に電圧DATA_RAMPを加えて、電圧VCOLUMNを発生する。電圧VCOLUMNが加えられる行は、行セレクト・ライン18に発生される行セレクト信号に従って決定される。ライン18に生じるようなセレクト信号を発生するためにシフトレジスタを使用する表示装置は、例えば、米国特許第4,766,430号および4,742,346号で述べられている。トランジスタMN6はTFTであり、ゲート電極は導体29により比較器24の出力端子Cに結合されている。比較器24からの出力電圧VCはトランジスタMN6の導通期間を制御する。
【0019】
各画素更新期間中に、トランジスタMN6の導通期間を制御するために比較器24の電圧VCをトランジスタMN6に加えるのに先立ち、比較器24は自動的に較正すなわち調節される。時刻t0(図3のb)で、トランジスタMN10は信号PRE_AUTOZによって導通するように調整され、電圧VPRAZがトランジスタMN5のドレイン電極およびトランジスタMN6のゲート電極にかけられる。この電圧VCは、例えば、トランジスタMN6のソース・ゲート間容量C24(破線で示す)のような漂遊容量に貯えられ、トランジスタMN6を導通させる。トランジスタMN10が容量C24を予め充電していると、トランジスタMN5は非導通となる。
【0020】
図3のbの時刻t1で、パルス信号PRE_AUTOZは終了し、トランジスタMN10はオフになる。時刻t1で、トランジスタMN5のゲート・ドレイン端子間に結合されているトランジスタMN3のゲート電極にパルス信号AUTOZEROが供給され、トランジスタMN3をオンにする。これと同時に、図3のgのパルス信号AZがトランジスタMN2のゲート電極に供給され、トランジスタMN2をオンにする。トランジスタMN2がオンになると、電圧VaがトランジスタMN2を介して結合コンデンサC1の端子Aに結合される。トランジスタMN2は、電圧Vaのレベルの電圧VAAを端子Aに発生し、端子Aに比較器24のトリガ・レベルを確立する。比較器24のトリガ・レベルは電圧Vaに等しい。コンデンサC1の第2の端子BはトランジスタMN3と、トランジスタMN5のゲートに結合される。
【0021】
導通するトランジスタMN3は、トランジスタMN5のゲート電極とドレイン電極との間で、端子Cにおける電荷を平衡状態に保ち、端子BにおいてトランジスタMN5のゲート電極のゲート電圧VGを発生する。最初、電圧VGはトランジスタMN5の閾値レベルVTHを超え、トランジスタMN5を導通させる。トランジスタMN5が導通すると、端子BとCにおける各電圧は、信号AUTOZEROのパルスの間、各電圧がトランジスタMN5の閾値レベルVTHに等しくなるまで、減少する。端子Aにおける電圧VAAが電圧Vaに等しい時、端子BにおけるトランジスタMN5のゲート電極電圧VGはその閾値レベルVTHにある。図3のcおよび3のfの時刻t2で、図2のトランジスタMN3とMN2はオフになり、比較器24は較正または調節される。従って、入力端子Aに関する図2の比較器24のトリガ・レベルは電圧Vaに等しい。
【0022】
上述したように、パルス信号DXFERは、トランジスタMN7のゲートで発生され、時刻t3で始まり、デマルチプレクサ32のコンデンサC43を端子Aを介してコンデンサC2に結合させる。その結果、コンデンサC2に発生される電圧VC2はコンデンサC43におけるサンプル信号INのレベルに比例する。信号INの大きさは、パルス信号DXFERの期間に、端子Aで発生される電圧VAAが比較器24のトリガ・レベルVaよりも小さくなるような大きさである。従って、時刻t3の直後に、比較器トランジスタMN5は非導通状態のままである。電圧VAAと、電圧Vaに等しい比較器24のトリガ・レベルとの電圧差は信号INの大きさにより定められる。
【0023】
端子Aにおける電圧VAAが電圧Vaを超えると、トランジスタMN5は導通状態になる。端子Aにおける電圧VAAが電圧Vaを超えなければ、トランジスタMN5は非導通状態にある。比較器24の自動較正または自動調節は、例えば、トランジスタMN5における閾値電圧のドリフトを補償する。
【0024】
図2のパルスRESETの波形とタイミングは、図3のcのパルス信号AUTOZEROと同様である。パルス電圧RESETは、トランジスタMN6と並列に結合されているトランジスタMN9のゲート電極に結合され、トランジスタMN9をオンにする。トランジスタMN9が導通している時、ライン17および選択された行の画素セル16a(図1)に、電圧VCOLUMNの所定の初期状態が確立される。有利なことに、画素セル16aにおいて初期状態が確立されると、画素セル16aの静電容量内に貯えられた以前の画像情報が現在の更新期間(図3のb〜図3のg)中に画素電圧VCOLUMNに影響を及ぼすのが防がれる。
【0025】
時刻t6に先立ち、トランジスタMN9は、信号DATA_RAMPの非動作レベルVIADに電圧VCOLUMNを設定する。トランジスタMN10がオンになった直後、t0〜t1の期間中に、データ・ライン17と関連する静電容量C4は、信号DATA_RAMPの非動作レベルVIADの方へ向かって部分的に充電/放電している。パルス信号AUTOZEROの期間に、トランジスタMN6のゲート電圧VCはトランジスタMN5の閾値電圧にまで減少する。従って、トランジスタMN6は実質的にオフになる。コンデンサC4の充電/放電は、トランジスタMN9がオンになっている時、t1〜t2の期間中に主として行われる。有利なことに、電圧VCOLUMNの初期状態を確立するためにトランジスタMN9とトランジスタMN6を利用することにより、トランジスタMN6の閾値電圧ドリフトが減少される。トランジスタMN6の閾値電圧ドリフトが減少される理由は、トランジスタMN6が、単独で電圧VCOLUMNの初期状態を確立しなければならない場合よりも短かい期間駆動されるからである。
【0026】
トランジスタMN6は、トランジスタMN5と同じ様なパラメータとストレス、従って同じ様な閾値電圧ドリフトを有するように設計される。従って、有利なことに、トランジスタMN6の閾値電圧ドリフトはトランジスタMN5の閾値電圧ドリフトの跡を追う。
【0027】
以下に述べる2つの動作モードの1つにおいて、トランジスタMN5のソース電圧VSSは0Vに等しい。また、信号DATA_RAMPの非動作レベルVIADに等しい電圧VCOLUMNは、t2〜t4の期間中、1Vに等しい。時刻t5に先立ち、端子CにおけるトランジスタMN5のドレイン電圧VCはトランジスタMN5の閾値電圧VTHに等しい。上述した追縦のゆえに、トランジスタMN5の閾値電圧VTHの変動により、トランジスタMN6のゲート・ソース間電圧はトランジスタMN6の閾値電圧よりも1V低いレベルに維持される。この1Vの相違が生じるのは、トランジスタMN5とMN6のソース電極間に1ボルトの電位差があるからである。
【0028】
有利なことに、図3のhのパルス電圧C_BOOTは、トランジスタMN6のゲートにおいて、コンデンサC5(図2)を介して端子Cに容量的に結合される。コンデンサC5と静電容量C24は分圧器を形成する。パルスAUTOZEROの間、トランジスタMN6を導通状態に維持するのに十分な所定の少量だけゲート電圧VCが増加するように電圧C_BOOTの大きさが選ばれる。前に説明したように、図3のdの時刻t3のあとでトランジスタMN5は非導通状態である。従って、電圧VCの所定の増加(約5V)は、端子Cにおいて電圧C_BOOTに関して形成される静電容量分圧器により定められる。電圧VCの増加は閾値電圧VTHに依存しない。従って、動作寿命期間のトランジスタMN5またはMN6の閾値電圧ドリフトは電圧C_BOOTにより電圧VCの増加に影響を及ぼさない。従って、電圧VTHが著しく増加する動作寿命期間中、図3のfの時刻t6に先立ち、トランジスタMN6は小さい駆動で導通状態に保たれる。
【0029】
トランジスタMN5の閾値電圧(VTH)がドリフトすると、端子Cにおいて電圧VCに同じ変化を起こす。トランジスタMN6の閾値電圧がトランジスタMN5の閾値電圧に追縦するものと仮定する。従って、電圧C_BOOTはトランジスタMN6の閾値電圧ドリフトを補償する必要はない。従って、トランジスタMN5およびMN6の閾値電圧ドリフトにかかわりなく、トランジスタMN6は電圧C_BOOTによってオンにされる。従って、トランジスタMN5の閾値電圧の変動はトランジスタMN6の閾値電圧の変動を補償する。
【0030】
電圧C_BOOTの静電容量結合により、トランジスタMN6のゲート電圧VCを、トランジスタMN6の閾値電圧よりもほんのわずか(例えば5Vだけ)高いレベルで、端子Cにおいて使用することができる。従って、トランジスタMN6には著しくストレスがかからない。有利なことに、トランジスタMN6のゲート電極に著しい駆動電圧がかかるのを避けることにより、トランジスタMN6の動作寿命期間に起こり得るその閾値電圧ドリフトは、トランジスタMN6が大きな駆動電圧で駆動される場合よりも相当に少なくなる。
【0031】
電圧C_BOOTは、図3のhのt5〜t7の期間中、ランプ波状に発生される。電圧C_BOOTの立上り時間が割合に遅いので、トランジスタMN6にかかるストレスを減らす助けとなる。トランジスタMN6のゲート電圧をゆっくりと増加させることにより、トランジスタMN6のソースを、ゲート・ソース間の電位差がより長い期間にわたりより小さいままであるように、充電させることができる。t5〜t7の期間の長さは4マイクロ秒である。期間t5〜t7の長さを2マイクロ秒(図3のfの信号DATA_RAMPの期間t6〜t8の長さの約20%)よりも長く保つことにより、有利なことに、トランジスタMN6のゲート・ソース間の電圧の差は相当長い期間にわたり減少する。従って、TFTMN6におけるストレスは減少する。
【0032】
図3のeの時刻t4で、基準ランプ波信号REF_RAMPが上昇し始める。信号REF_RAMPは、比較器24の入力端子Aから遠く離れているコンデンサC2の端子E(図2)に結合される。その結果、比較器24の入力端子Aにおける電圧VAAは、ランプ波信号REF_RAMPとコンデンサC2に発生される電圧VC2との和に等しくなる。
【0033】
時刻t6のあとで、トランジスタMN6のドレイン電極に結合されたデータ・ランプ波電圧DATA_RAMPは上昇し始める。トランジスタMN6のゲート・ソース間およびゲート・ドレイン間の漂遊静電容量から端子Cに至る帰還結合により、端子Cにおける電圧は、データ・ランプ波信号DATA_RAMPのすべての値に対し導通するようにトランジスタMN6を調整するのに十分となる。時刻t4のあとで、端子Aにおけるランプ波電圧VAAが、比較器24の電圧Vaに等しいトリガ・レベルにまだ達していない間、トランジスタMN5は非導通状態のままであり、トランジスタMN6は導通状態のままである。トランジスタMN6が導通している間、上昇しているランプ波電圧DATA_RAMPはトランジスタMN6を介して列データ・ライン17に結合され、データ・ライン17の電圧VCOLUMNを増大させ、従って、選択された行の画素静電容量に加えられる電圧を増大させる。例えば、静電容量24を介する、ランプ波電圧VCOLUMNの容量性帰還は、トランジスタMN5が、前に示したように、端子Cにおいて高いインピーダンスを呈している間、トランジスタMN6を導通状態に保つ。
【0034】
図3のeのランプ波信号REF_RAMPの上昇部分500の間、端子Aにおける和の電圧VAAは比較器24のトリガ・レベルVaを超え、トランジスタMN5は導通状態になる。上昇部分500の間、トランジスタMN5が導通状態になる瞬時は、信号INの大きさに応じて変化する。
【0035】
トランジスタMN5が導通状態になると、トランジスタMN6のゲート電圧VCは減少してトランジスタMN6をオフにする。その結果、トランジスタMN6がオフになる前に生じた電圧DATA_RAMPの最後の値は、次の更新サイクルまで、変わらずに保持されるかまたは画素静電容量CPIXELに貯えられる。このようにして、現在の更新サイクルが完了する。
【0036】
図1の液晶アレイ16の分極を防ぐために、いわゆる、アレイのバックプレーン(backplane)またはコモンプレーン(common plane)は一定の電圧VBACKPLANEに保たれる。マルチプレクサ/データ・ライン駆動回路100は、更新サイクルが代わるたびに、電圧VBACKPLANEに関して極性が反対で大きさが同じ電圧VCOLUMNを発生する。極性を交互に変えるために、1つの更新サイクルにおいて電圧DATA_RAMPは1V〜8.8Vの範囲で発生され、次の更新サイクルにおいて9V〜16.8Vの範囲で発生される。一方、電圧VBACKPLANEはこの2つの範囲の中間のレベルに設定される。電圧DATA_RAMPを2つの異なる電圧範囲で発生する必要があるので、信号または電圧AUTOZERO、PRE_AUTOZ,VSSおよびRESETは、設定された電圧DATA_RAMPの範囲に従って変化する2つの異なる最大レベルを有する。
【0037】
図4は、本発明の特徴を具体化する、出力電圧補償回路を示す。図1,図2,図3のa〜図3のhおよび図4において、類似した符号および番号は類似した品目または機能を示す。図4の回路300は、図1および図2のデマルチプレクサ/データ・ライン駆動回路100と類似した、調節用のまたは類似のデマルチプレクサ/データ・ライン駆動回路100′を含んでおり、以下にその相違を述べる。図4の回路300は、例えば、ストレスに関連する、図1の電圧VCOLUMNの変動を補償する。電圧VCOLUMNの変動は、例えば、トランジスタMN6の閾値電圧の変動から生じる。
【0038】
図4の擬似デマルチプレクサ/データ・ライン駆動回路は、図1のアレイ16における擬似データ・ライン17′を駆動する。データ・ライン17′は出力電圧を補償する目的で備えられており、表示の目的で備えられているのではない。従って、データ・ライン17′で制御される、アレイ16の画素16a(図示せず)は、使用者(ユーザー)の目に見える画像を発生する必要はない。
【0039】
デマルチプレクサ/データ・ライン駆動回路100のビデオ信号INの電圧は0V〜10Vの範囲にある。図1および図4のデマルチプレクサ/データ・ライン駆動回路100′の入力信号IN′は、図1のビデオ信号INのほぼ中間範囲にある、一定の直流レベル(例えば5V)に選ばれる。その結果、図4の擬似デマルチプレクサ/データ・ライン駆動回路100′の出力電圧VCOLUMN′は、図1の電圧VCOLUMNのほぼ中間範囲にある。
【0040】
図4のデマルチプレクサ/データ・ライン駆動回路100′の電圧VCOLUMN′は、1対のトランジスタMNとMPで形成される従来の伝送ゲートを介して、サンプリング・コンデンサC1に結合される。トランジスタMNとMPのゲート端子は、図3のfの時刻t10で生じる相補信号SAMPとSAMP′によって、それぞれ制御される。従って、図4のコンデンサC1におけるサンプル電圧VC1は、信号INの中間範囲にある、図1の各デマルチプレクサ/データ・ライン駆動回路100の電圧VCOLUMNの大きさを示している。ストレスに関連する電圧VCOLUMNの変動は、図4の電圧VCOLUMN′の変動とほぼ同じであると仮定する。
【0041】
電圧VC1は単位利得非反転増幅器301を介して反転増幅器302に結合される。抵抗R3は演算増幅器302の反転入力端子305に増幅器301を結合させる。増幅器302は、ほぼ単位利得を有する反転、閉ループ増幅器304の中に含まれる。増幅器302の出力端子303は帰還抵抗R4を介して端子305に結合される。基準電圧REFは、抵抗R1と抵抗R2で形成される分圧器を介して、増幅器302の非反転入力端子306に結合される。従って、端子306で発生される電圧VREFは、増幅器302の出力端子303における電圧Vaのレベルを設定する。
【0042】
増幅器302は反転増幅器として動作する。増幅器302は電圧Vaを発生し、電圧Vaは図1の各デマルチプレクサ/データ・ライン駆動回路100の比較器24に結合される。一方、トリガ・レベルを制御する、デマルチプレクサ/データ・ライン駆動回路100′の電圧Va′は、電圧VCOLUMN′が変動しても、変動しない。従って電圧Vaは、各デマルチプレクサ/データ・ライン駆動回路100の比較器24のトリガ・レベルを設定するが、デマルチプレクサ/データ・ライン駆動回路100′のトリガ・レベルに影響を及ぼさない。
【0043】
電圧VREFは、図1のデマルチプレクサ/データ・ライン駆動回路100および100′の動作寿命期間の始まりにおいて所定の大きさの電圧Vaを発生する。動作寿命期間の始まりにおいて、デマルチプレクサ/データ・ライン駆動回路100は、ある一定の大きさの信号INに対して対応する大きさの電圧VCOLUMNを発生する。例えば、ストレスのために、デマルチプレクサ/データ・ライン駆動回路100の動作寿命のある期間が過ぎた後に、劣化が生じることがある。この劣化は、例えばトランジスタMN6(図2)において、デマルチプレクサ/データ・ライン駆動回路100および100′(図1)のTFTに生じ得る。
【0044】
このような劣化は、動作寿命の開始時に発生される電圧VCOLUMN′の大きさに対する電圧VCOLUMN′(図4)の変化ΔVを生じる傾向があると仮定する。従って電圧Vaは、電圧変化ΔVと同じ量だけ変化するが、反対方向に変化する。
【0045】
発明的特徴によれば、電圧Vaの変化ΔVは、図1の各デマルチプレクサ/データ・ライン駆動回路100の電圧VCOLUMNに、ほぼ同じ補償電圧変化ΔVを反対方向に生じる。この電圧Vaの変化はトランジスタMN6の閾値電圧の変化を補償するので、各電圧VCOLUMNは、長期にわたる動作寿命の間、トランジスタMN6の閾値電圧の変化の影響を実質的に受けない。このようにして、トランジスタMN6の閾値電圧の変化にもかかわらず、画素の輝度と色彩は劣化しない。従って、有利なことに、動作寿命の間、手動調節は必要とされない。
【0046】
信号INが図2の信号INの中間範囲にある時、この電圧Vaの変化は理想に近い補償を与える。信号INの他のすべてのレベルにおいても、図4の回路300は、中間範囲におけるのとほぼ同じ電圧変化ΔVを電圧Vaに生じる。従って図4の回路300は、比較器24(図2)の補償電圧変化を起こす。この同じ補償電圧変化を起こす理由は、トランジスタMN6の閾値が変化すると、信号INのいかなるレベルに対しても同じ変化を電圧VCOLUMNに起こす傾向があるからである。従って、電圧Vaに同じ大きさの電圧変化ΔVを反対方向に加えることにより、電圧VCOLUMNは動作寿命の全期間にわたり一定に保たれる。
【0047】
図4の回路300のうち、トランジスタMPとMNおよび増幅器301と302を含む部分はLCDのガラスの外側に形成してもよい。従って、この部分は、閾値電圧ドリフトやストレスの影響を受けない従来のトランジスタを使用して製作することもできる。一方、デマルチプレクサ/データ・ライン駆動回路100′はLCDのガラス上に形成してもよい。
【0048】
【発明の効果】
各データ・ライン駆動回路の出力電圧の変動を減少させるように出力電圧を変動させることができる。
【図面の簡単な説明】
【図1】本発明の特徴を具体化する、デマルチプレクサ/データ・ライン駆動回路を含む液晶ディスプレイ装置のブロック図である。
【図2】図1のデマルチプレクサ/データ・ライン駆動回路を詳細に示す図である。
【図3】図2の回路の動作を説明するのに役立つ波形を示す図である。
【図4】図1の各デマルチプレクサ/データ・ライン駆動回路の利得を制御するための、発明的特徴を具体化する、利得補償回路を示す図である。
【符号の説明】
11 アナログ回路
12 アンテナ
13 ライン
14 A/D変換器
16 液晶アレイ
16a 液晶セル
17 データ・ライン
18 セレクト・ライン
19 出力母線
21 メモリ
22 出力ライン
23 D/A変換器
24 比較器
27 出力導体
28 出力ライン
29 導体
31 信号ライン
32 デマルチプレクサ
33 基準ランプ波発生器
34 データ・ランプ波発生器
60 セレクト・ライン・スキャナ
100 デマルチプレクサ/データ・ライン駆動回路
100′ 擬似デマルチプレクサ/データ・ライン駆動回路
301 単位利得非反転増幅器
302 演算増幅器
303 増幅器302の出力端子
305 増幅器302の反転入力端子
IN ビデオ信号
MN トランジスタ
MP トランジスタ
Claims (6)
- 表示装置に配列された画素の列に、画像情報を含む信号を発生するビデオ表示装置であって、
ビデオ信号の信号源と、
上記ビデオ信号に応答して上記画素に上記ビデオ信号を供給する複数のデータ・ライン駆動回路であって、そのうちで特定されるデータ・ライン駆動回路が、上記画素の対応する列に結びついた対応するデータ・ラインに結合され、上記ビデオ信号の対応する部分によって定められる大きさの出力信号を上記データ・ラインに発生させるものとなる当該複数のデータ・ライン駆動回路と、
擬似データ・ライン駆動回路を含み、上記複数のデータ・ライン駆動回路のそれぞれに供給されて上記複数のデータ・ライン駆動回路のそれぞれを制御する制御信号を上記擬似データ・ライン駆動回路の出力信号から生成し、特定される大きさの前記ビデオ信号部分に対する上記特定されるデータ・ライン駆動回路の上記出力信号の全動作期間にわたる変動を上記制御信号によって補償して、各データ・ライン駆動回路の上記出力信号の変動を低減させるようにする出力電圧補償回路とから成る、ビデオ表示装置。 - 上記擬似データ・ライン駆動回路が一定の基準レベルにある入力信号に応答する、請求項1に記載のビデオ表示装置。
- 上記基準レベルが前記ビデオ信号の範囲の中心点にあるように選ばれる、請求項2に記載のビデオ表示装置。
- 上記複数のデータ・ライン駆動回路のそれぞれが、比較器と、該比較器に結合して上記出力信号を出力するトランジスタとを含んでおり、上記出力信号を変化させるように上記制御信号が上記比較器のトリガ・レベルを変化させる、請求項1に記載のビデオ表示装置。
- 上記擬似データ・ライン駆動回路が、上記制御信号によってトリガ・レベルの影響されない比較器を含んでいる、請求項4記載のビデオ表示装置。
- 上記比較器の上記トリガ・レベルが、上記ビデオ信号と関係なしに、同じ量だけ変化する、請求項5に記載のビデオ表示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/398,822 US5600345A (en) | 1995-03-06 | 1995-03-06 | Amplifier with pixel voltage compensation for a display |
US398822 | 1995-03-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08263025A JPH08263025A (ja) | 1996-10-11 |
JP4001948B2 true JP4001948B2 (ja) | 2007-10-31 |
Family
ID=23576927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07306596A Expired - Fee Related JP4001948B2 (ja) | 1995-03-06 | 1996-03-05 | ビデオ表示装置 |
Country Status (11)
Country | Link |
---|---|
US (1) | US5600345A (ja) |
EP (1) | EP0731443B1 (ja) |
JP (1) | JP4001948B2 (ja) |
KR (1) | KR100432599B1 (ja) |
CN (1) | CN1108600C (ja) |
AU (1) | AU709232B2 (ja) |
CA (1) | CA2170066C (ja) |
DE (1) | DE69630157T2 (ja) |
MY (1) | MY112203A (ja) |
SG (1) | SG49803A1 (ja) |
TW (1) | TW289816B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734366A (en) * | 1993-12-09 | 1998-03-31 | Sharp Kabushiki Kaisha | Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device |
DE69520660T2 (de) * | 1994-08-23 | 2001-10-18 | Koninkl Philips Electronics Nv | Activematrix-flüssigkristallanzeige |
JPH10510066A (ja) * | 1995-09-25 | 1998-09-29 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 表示装置 |
US6011535A (en) * | 1995-11-06 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and scanning circuit |
JP3305946B2 (ja) * | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
KR100483383B1 (ko) * | 1997-08-13 | 2005-09-02 | 삼성전자주식회사 | 계단파형의데이터구동전압을갖는액정표시장치및그구동방법 |
US6147664A (en) * | 1997-08-29 | 2000-11-14 | Candescent Technologies Corporation | Controlling the brightness of an FED device using PWM on the row side and AM on the column side |
US6525709B1 (en) * | 1997-10-17 | 2003-02-25 | Displaytech, Inc. | Miniature display apparatus and method |
US5910792A (en) * | 1997-11-12 | 1999-06-08 | Candescent Technologies, Corp. | Method and apparatus for brightness control in a field emission display |
EP0998790B1 (en) * | 1998-04-15 | 2006-04-12 | Koninklijke Philips Electronics N.V. | A multi-output digital to analog converter |
JPH11305743A (ja) * | 1998-04-23 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
US6348906B1 (en) * | 1998-09-03 | 2002-02-19 | Sarnoff Corporation | Line scanning circuit for a dual-mode display |
US7119772B2 (en) * | 1999-04-30 | 2006-10-10 | E Ink Corporation | Methods for driving bistable electro-optic displays, and apparatus for use therein |
JP4161484B2 (ja) * | 1999-10-15 | 2008-10-08 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
FR2805650B1 (fr) * | 2000-02-25 | 2005-08-05 | Thomson Lcd | Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels |
US6714179B1 (en) * | 2000-10-09 | 2004-03-30 | Three-Five Systems, Inc. | System and method for actuating a liquid crystal display |
TWI292146B (en) * | 2003-08-13 | 2008-01-01 | Via Tech Inc | Display controller and related method for calibrating display driving voltages accordign to input resistance of a monitor |
JP4111521B2 (ja) * | 2004-10-26 | 2008-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電気光学装置 |
KR101157251B1 (ko) * | 2005-06-28 | 2012-06-15 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
KR101201127B1 (ko) * | 2005-06-28 | 2012-11-13 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
KR100618050B1 (ko) * | 2005-08-01 | 2006-08-29 | 삼성전자주식회사 | 액정 디스플레이 장치의 드라이버 및 그 구동 방법 |
JP2007108457A (ja) * | 2005-10-14 | 2007-04-26 | Nec Electronics Corp | 表示装置、データドライバic、ゲートドライバic、及び走査線駆動回路 |
WO2007118332A1 (en) * | 2006-04-19 | 2007-10-25 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
CN110232896A (zh) * | 2019-05-21 | 2019-09-13 | 武汉华星光电技术有限公司 | 薄膜电晶体液晶显示器阵列基板结构 |
CN113936586B (zh) * | 2019-08-30 | 2022-11-22 | 成都辰显光电有限公司 | 一种像素驱动电路和显示面板 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676702A (en) * | 1971-01-04 | 1972-07-11 | Rca Corp | Comparator circuit |
GB2042238B (en) * | 1979-02-14 | 1982-12-08 | Matsushita Electric Ind Co Ltd | Drive circuit for a liquid crystal display panel |
JPS55159493A (en) * | 1979-05-30 | 1980-12-11 | Suwa Seikosha Kk | Liquid crystal face iimage display unit |
DE3130391A1 (de) * | 1981-07-31 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierbare komparatorschaltung |
JPS58186796A (ja) * | 1982-04-26 | 1983-10-31 | 社団法人日本電子工業振興協会 | 液晶表示装置およびその駆動方法 |
JPS58220176A (ja) * | 1982-06-17 | 1983-12-21 | シャープ株式会社 | 液晶表示装置 |
US4729030A (en) * | 1983-12-05 | 1988-03-01 | New York Institute Of Technology | Noise reduction in video display apparatus |
US4766430A (en) * | 1986-12-19 | 1988-08-23 | General Electric Company | Display device drive circuit |
US4742346A (en) * | 1986-12-19 | 1988-05-03 | Rca Corporation | System for applying grey scale codes to the pixels of a display device |
JPH0750389B2 (ja) * | 1987-06-04 | 1995-05-31 | セイコーエプソン株式会社 | 液晶パネルの駆動回路 |
US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
JP2830004B2 (ja) * | 1989-02-02 | 1998-12-02 | ソニー株式会社 | 液晶ディスプレイ装置 |
US5029982A (en) * | 1989-09-11 | 1991-07-09 | Tandy Corporation | LCD contrast adjustment system |
JP2955680B2 (ja) * | 1990-05-22 | 1999-10-04 | 富士通株式会社 | 液晶パネルの駆動方法 |
JPH04109218A (ja) * | 1990-08-30 | 1992-04-10 | Sharp Corp | アクティブマトリックス駆動方式の液晶表示素子 |
US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
JPH04179996A (ja) * | 1990-11-15 | 1992-06-26 | Toshiba Corp | サンプルホールド回路およびこれを用いた液晶ディスプレイ装置 |
JPH04104624U (ja) * | 1991-02-20 | 1992-09-09 | 旭光学工業株式会社 | 液晶表示装置の制御装置 |
US5222082A (en) * | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
JP3204690B2 (ja) * | 1991-09-03 | 2001-09-04 | 株式会社東芝 | マルチモード入力回路 |
EP0542307B1 (en) * | 1991-11-15 | 1997-08-06 | Asahi Glass Company Ltd. | Image display device and a method of driving the same |
JPH06180564A (ja) * | 1992-05-14 | 1994-06-28 | Toshiba Corp | 液晶表示装置 |
JPH0611685A (ja) * | 1992-06-29 | 1994-01-21 | Fujitsu Ltd | 液晶表示装置 |
US5352937A (en) * | 1992-11-16 | 1994-10-04 | Rca Thomson Licensing Corporation | Differential comparator circuit |
JPH06347753A (ja) * | 1993-04-30 | 1994-12-22 | Prime View Hk Ltd | アモルファス・シリコン薄膜トランジスタ装置の閾値電圧を回復するための方法と装置 |
JP3703857B2 (ja) * | 1993-06-29 | 2005-10-05 | 三菱電機株式会社 | 液晶表示装置 |
-
1995
- 1995-03-06 US US08/398,822 patent/US5600345A/en not_active Expired - Lifetime
-
1996
- 1996-02-15 TW TW085101906A patent/TW289816B/zh active
- 1996-02-22 CA CA002170066A patent/CA2170066C/en not_active Expired - Fee Related
- 1996-02-26 DE DE69630157T patent/DE69630157T2/de not_active Expired - Fee Related
- 1996-02-26 EP EP96400402A patent/EP0731443B1/en not_active Expired - Lifetime
- 1996-03-04 MY MYPI96000786A patent/MY112203A/en unknown
- 1996-03-05 CN CN96102948A patent/CN1108600C/zh not_active Expired - Fee Related
- 1996-03-05 AU AU45880/96A patent/AU709232B2/en not_active Ceased
- 1996-03-05 JP JP07306596A patent/JP4001948B2/ja not_active Expired - Fee Related
- 1996-03-05 SG SG1996006394A patent/SG49803A1/en unknown
- 1996-03-06 KR KR1019960005746A patent/KR100432599B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
SG49803A1 (en) | 1998-06-15 |
DE69630157T2 (de) | 2004-04-22 |
US5600345A (en) | 1997-02-04 |
TW289816B (ja) | 1996-11-01 |
AU4588096A (en) | 1996-09-19 |
KR960035414A (ko) | 1996-10-24 |
JPH08263025A (ja) | 1996-10-11 |
KR100432599B1 (ko) | 2004-08-12 |
AU709232B2 (en) | 1999-08-26 |
CA2170066C (en) | 2007-06-12 |
EP0731443A1 (en) | 1996-09-11 |
CN1135626A (zh) | 1996-11-13 |
MY112203A (en) | 2001-04-30 |
EP0731443B1 (en) | 2003-10-01 |
DE69630157D1 (de) | 2003-11-06 |
CA2170066A1 (en) | 1996-09-07 |
CN1108600C (zh) | 2003-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4001948B2 (ja) | ビデオ表示装置 | |
US5686935A (en) | Data line drivers with column initialization transistor | |
JP3863214B2 (ja) | ビデオ信号供給装置 | |
JP3863215B2 (ja) | シフトレジスタ | |
KR100323117B1 (ko) | 액정표시장치의구동회로및액정표시장치 | |
JP3135810B2 (ja) | 画像表示装置 | |
KR20030021668A (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR101070125B1 (ko) | 디스플레이 장치 및 그 제어 방법 | |
JPH06224710A (ja) | 差動比較器回路 | |
EP0731442B1 (en) | Signal disturbance reduction arrangement for a liquid crystal display | |
JP3866788B2 (ja) | データ・ライン駆動回路 | |
US20030112211A1 (en) | Active matrix liquid crystal display devices | |
JP3261271B2 (ja) | マトリックス型液晶表示パネルの駆動回路 | |
KR20030021873A (ko) | 액정 표시 장치의 구동 장치 | |
JP2002229520A (ja) | 平面表示装置およびその駆動方法 | |
JP2002333869A (ja) | 電気光学装置 | |
JPH10161082A (ja) | 液晶駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060413 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060728 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |