JP3863214B2

JP3863214B2 - ビデオ信号供給装置

Info

Publication number: JP3863214B2
Application number: JP07306296A
Authority: JP
Inventors: イスマツトアラフクルキーヤ; プラスドラ
Original assignee: Thomson Multimedia SA
Current assignee: Technicolor SA
Priority date: 1995-03-06
Filing date: 1996-03-05
Publication date: 2006-12-27
Anticipated expiration: 2016-03-05
Also published as: TW310418B; KR960035415A; EP0731440B1; CN1136747A; SG49824A1; KR100420229B1; US5670979A; CN1087551C; EP0731440A1; JPH08263024A; DE69623153D1; DE69623153T2

Description

【０００１】
【発明の属する技術分野】
本発明は一般に、表示装置の駆動回路に関し、特に、液晶ディスプレイ（ＬＣＤ）のような表示装置の画素に輝度信号を供給するシステムに関する。
【０００２】
【従来の技術】
液晶ディスプレイのような表示装置はマトリクス、すなわち横方向の行と縦方向の列に並べられた画素のアレイで構成されている。表示されるビデオ情報は輝度（グレイ・スケール）信号として、画素の各列と個別に関連するデータ・ラインに供給される。画素の行は順次に走査され、励起された行の画素の静電容量は、個々の列に供給される輝度信号のレベルに従って種々の輝度レベルに充電される。
【０００３】
アクティブ・マトリクス表示装置では各画素は、ビデオ信号をその画素に供給するスイッチ装置を含んでいる。このスイッチ装置は典型的には、薄膜トランジスタ（ＴＦＴ）であり、固体回路から輝度情報を受け取る。ＴＦＴおよびその回路は固体装置で構成されるので、非晶質シリコンまたは多結晶シリコン技術のいずれかを利用して、ＴＦＴおよび駆動回路を同時に形成するのが好ましい。
【０００４】
液晶ディスプレイは、２枚の基板の間にはさまれた液晶材料で構成されている。基板のうち少なくとも１枚（典型的には２枚とも）は光を透過し、液晶材料に隣接する基板の面は、個々の画素を形成するパターンに配列された透明導電電極を支持している。駆動回路を、ＴＦＴと共に、基板上にそしてディスプレイの周辺に形成するのが望ましい。
【０００５】
非晶質シリコンは、低温で製造することができるので、液晶ディスプレイを組み立てるのに好ましい材料である。製造温度が低いと、標準的で入手が容易なそして安価な基板材料を使用することができるので、製造温度の低いことは重要である。しかしながら、周辺集積画素駆動回路に非晶質シリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）を使用すると、移動度が低く、閾値電圧がドリフトし、そしてＮ−ＭＯＳエンハンスメント型トランジスタしか使用できないので、ａ−ＳｉＴＦＴの使用は制限されている。
【０００６】
プラス（Ｐｌｕｓ）氏外の、“表示装置およびその比較器に輝度信号を供給するシステム”という名称の米国特許第５，１７０，１５５号は、ＬＣＤのデータ・ライン（または列）駆動回路について述べている。プラス（Ｐｌｕｓ）氏外のデータ・ライン駆動回路では、画像情報を含むアナログ信号がサンプリングされて、駆動回路の入力サンプリング・コンデンサの中に貯えられる。基準ランプ波発生器で発生する基準ランプ波はＴＦＴスイッチを介して駆動回路の入力コンデンサに供給される。
【０００７】
ＴＦＴスイッチを基準ランプ波発生器と入力コンデンサの間に介在させずに、基準ランプ波を各入力コンデンサに共通に供給することが望ましい。有利なことに、このようなＴＦＴスイッチを取り除くことにより、データ・ライン駆動回路は、閾値電圧のドリフトの変動の影響を受けにくくなる。
【０００８】
【発明が解決しようとする課題】
データ・ライン駆動回路が閾値電圧のドリフトの変動の影響を受けないようにすることである。
【０００９】
【課題を解決するための手段】
表示装置に配列された画素の列に画像情報を含む信号を発生する、本発明の特徴を具体化する、データ・ライン駆動回路では、第１のトランジスタと第１の静電容量が結合されて比較器を形成する。第１のスイッチング装置は第１の静電容量に結合され、第１の静電容量に電荷を貯え、比較器のトリガ・レベルを自動的に調節する。基準ランプ波発生器は基準ランプ波信号を発生する。第２の静電容量は基準ランプ波信号をコンデンサの入力端子に結合させる。第２のスイッチング装置は第２の静電容量に結合されて、第２の静電容量にビデオ信号を貯える。第２のトランジスタは比較器の出力信号に応答し、比較器の入力端子で発生される信号で制御されるデータ・ランプ波信号の１周期の間にデータ・ランプ波信号をデータ・ラインに供給する。
【００１０】
【発明の実施の形態】
デマルチプレクサ／データ・ライン駆動回路１００を含む図１において、アナログ回路１１は、表示される画像情報を表わすビデオ信号を、例えば、アンテナ１２から受け取る。アナログ回路１１はビデオ信号をライン１３によりアナログ／ディジタル（Ａ／Ｄ）変換器１４に入力信号として供給する。
【００１１】
アナログ回路１１からのテレビジョン信号は液晶アレイ１６に表示される。液晶アレイ１６は、横にｍ＝５６０行、縦にｎ＝９６０列に並べられた多数の画素（例えば、液晶セル１６ａ）で構成されている。液晶アレイ１６は、ｎ＝９６０列のデータ・ライン１７を、液晶セル１６ａの縦の各列につき１つ、ｍ＝５６０のセレクト・ライン１８を液晶セル１６ａの横の各行につき１つ、備えている。
【００１２】
Ａ／Ｄ変換器１４は出力母線１９を備え、輝度レベル（グレースケール・コード）を、４０グループの出力ライン２２を有するメモリ２１に供給する。メモリ２１の出力ライン２２の各グループは、貯えられたディジタル情報を、対応するディジタル／アナログ（Ｄ／Ａ）変換器２３に供給する。４０グループの出力ライン２２にそれぞれ対応して、４０個のＤ／Ａ変換器２３がある。ある１個のＤ／Ａ変換器２３の出力信号ＩＮは、対応するライン３１を介して、対応するデマルチプレクサ／データ・ライン駆動回路１００に結合され、駆動回路１００は対応するデータ・ライン１７を駆動する。セレクト・ライン・スキャナー６０は、セレクト・ライン１８に行セレクト信号を発生し、従来の方法で、アレイ１６の特定の行を選択する。９６０本のデータ・ライン１７に発生される電圧は、３２マイクロ秒のライン時間の間に、選択された行の画素１６ａに加えられる。
【００１３】
ある１つのデマルチプレクサ／データ・ライン駆動回路１００は、低い入力容量（例えば、１ｐｆより小さい）を有するチョップ・ライン波増幅器（図１には詳細に図示せず）を使用し、対応する信号ＩＮを貯え、貯えられた入力信号を対応するデータ・ライン１７に移送する。各データ・ライン１７は、容量負荷（例えば、２０ｐｆ）を形成する５６０行の画素セル１６ａに接続される。
【００１４】
図２は、ある１つのデマルチプレクサ／データ・ライン駆動回路１００を詳細に示す。図３のａ〜図３のｈは、図２の回路の動作を説明するのに役立つ波形を示す。図１，図２、および図３のａ〜図３のｈにおいて、類似した記号および番号は類似した品目まは機能を示す。図２のデマルチプレクサ／データ・ライン駆動回路１００のトランジスタはすべて、Ｎ−ＭＯＳ型のＴＦＴである。従って、都合のよいことに、これらのトランジスタは、図１のアレイと一緒に、１つの集積回路として形成することができる。
【００１５】
図２の信号ライン３１のビデオ信号をサンプリングする前に、コンデンサＣ４３の端子Ｄで発生される電圧が初期設定される。コンデンサＣ４３の電圧を初期設定するために、Ｄ／Ａ変換器２３はライン３１に所定の電圧（例えば、ビデオ信号ＩＮの最大電圧、すなわち、フルスケール電圧）を発生する。図３のａの制御パルスＰＲＥ−ＤＣＴＲＬがトランジスタＭＮ１のゲートに発生されると、トランジスタＭＮ１はライン３１でコンデンサＣ４３に初期設定電圧を供給する。このようにして、コンデンサＣ４３の電圧は、各画素の更新サイクルに先立って、同じである。ＰＲＥ−ＤＣＴＲＬパルスのあとで、ビデオ信号ＩＮは変化して、現在の画素の更新サイクルに使用されるビデオ情報を含むようになる。
【００１６】
図２のデマルチプレクサ３２のトランジスタＭＮ１は、ビデオ情報を含んでいる信号ライン３１で発生されたアナログ信号ＩＮをサンプリングする。サンプリングされた信号はデマルチプレクサ３２のサンプリング・コンデンサＣ４３に貯えられる。ライン３１で発生された１グループ４０個の信号ＩＮ（図１）のサンプリングは、対応するパルス信号ＤＣＴＲＬ（ｉ）の制御下で同時に行われる。図３のａに示すように、２４個のパルス信号ＤＣＴＲＬ（ｉ）は、ｔ５ａ〜ｔ２０のあとに続く期間中に、連続的に発生する。図２の各パルス信号ＤＣＴＲＬ（ｉ）は、対応する１グループ内の４０個のデマルチプレクサ３２のデマルチプレクス動作を制御する。９６０個の画素のデマルチプレクス動作はすべて、図３のａの期間ｔ５ａ〜ｔ２０に生じる。
【００１７】
能率的な時間利用を行うために、２段階のパイプライン・サイクルが使用される。前に説明したように、ｔ５ａ〜ｔ２０の期間中に、ＩＮ信号はデマルチプレクスされ図２の９６０個のコンデンサＣ４３に貯えられる。図３のｄのｔ３〜ｔ４の期間中に、図３のａのパルスＰＲＥ−ＤＣＴＲＬおよび２４個のパルス信号ＤＣＴＲＬの発生する前に、図３のｄのパルス信号ＤＸＦＥＲが生じると図２の各コンデンサＣ４３はトランジスタＭＮ７を介してコンデンサＣ２に結合される。従って、コンデンサＣ４３に貯えられるＩＮ信号の一部分は、図２のコンデンサＣ２に移送されて電圧ＶＣ２を発生する。ｔ５ａ〜ｔ２０の期間中に、図３ａのパルス信号ＤＣＴＲＬが生じると、コンデンサＣ２の電圧ＶＣ２は、以下に説明するように、対応するデータ・ライン１７を介してアレイ１６に加えられる。従って、ＩＮ信号はこの２段階パイプラインを介してアレイ１６に加えられる。
【００１８】
基準ランプ波発生器３３は、出力導体２７に基準ランプ波信号ＲＥＦ＿ＲＡＭＰを発生する。導体２７は、各デマルチプレクサ／データ・ライン駆動回路１００の各コンデンサＣ２の端子Ｅ（図２）に共通に結合される。コンデンサＣ２の端子Ａは比較器２４の入力端子を形成する。図１のデータ・ランプ波発生器３４は、出力ライン２８を介して、データ・ランプ波電圧ＤＡＴＡ＿ＲＡＭＰを供給する。図２のデマルチプレクサ／データ・ライン駆動回路１００において、トランジスタＭＮ６はデータ・ライン１７に電圧ＤＡＴＡ＿ＲＡＭＰを加えて、電圧ＶＣＯＬＵＭＮを発生する。電圧ＶＣＯＬＵＭＮが加えられる行は、行セレクト・ライン１８に発生される行セレクト信号に従って決定される。ライン１８に生じるようなセレクト信号を発生するためにシフトレジスタを使用する表示装置は、例えば、米国特許第４，７６６，４３０号および４，７４２，３４６号で述べられている。トランジスタＭＮ６はＴＦＴであり、ゲート電極は導体２９により比較器２４の出力端子Ｃに結合されている。比較器２４からの出力電圧ＶＣはトランジスタＭＮ６の導通期間を制御する。
【００１９】
各画素更新期間中に、トランジスタＭＮ６の導通期間を制御するために比較器２４の電圧ＶＣをトランジスタＭＮ６に加えるのに先立ち、比較器２４は自動的に較正すなわち調節される。時刻ｔ０（図３のｂ）で、トランジスタＭＮ１０は信号ＰＲＥ＿ＡＵＴＯＺによって導通するように調整され、電圧ＶＰＲＡＺがトランジスタＭＮ５のドレイン電極およびトランジスタＭＮ６のゲート電極にかけられる。この電圧ＶＣは、例えば、トランジスタＭＮ６のソース・ゲート間容量Ｃ２４（破線で示す）のような漂遊容量に貯えられ、トランジスタＭＮ６を導通させる。トランジスタＭＮ１０が容量Ｃ２４を予め充電していると、トランジスタＭＮ５は非導通となる。
【００２０】
図３のｂの時刻ｔ１で、パルス信号ＰＲＥ＿ＡＵＴＯＺは終了し、トランジスタＭＮ１０はオフになる。時刻ｔ１で、トランジスタＭＮ５のゲート・ドレイン端子間に結合されているトランジスタＭＮ３のゲート電極にパルス信号ＡＵＴＯＺＥＲＯが供給され、トランジスタＭＮ３をオンにする。これと同時に、図３のｇのパルス信号ＡＺがトランジスタＭＮ２のゲート電極に供給され、トランジスタＭＮ２をオンにする。トランジスタＭＮ２がオンになると、電圧ＶａがトランジスタＭＮ２を介して結合コンデンサＣ１の端子Ａに結合される。トランジスタＭＮ２は、電圧Ｖａのレベルの電圧ＶＡＡを端子Ａに発生し、端子Ａに比較器２４のトリガ・レベルを確立する。比較器２４のトリガ・レベルは電圧Ｖａに等しい。コンデンサＣ１の第２の端子ＢはトランジスタＭＮ３と、トランジスタＭＮ５のゲートに結合される。
【００２１】
導通するトランジスタＭＮ３は、トランジスタＭＮ５のゲート電極とドレイン電極との間で、端子Ｃにおける電荷を平衡状態に保ち、端子ＢにおいてトランジスタＭＮ５のゲート電極のゲート電圧ＶＧを発生する。最初、電圧ＶＧはトランジスタＭＮ５の閾値レベルＶＴＨを超え、トランジスタＭＮ５を導通させる。トランジスタＭＮ５が導通すると、端子ＢとＣにおける各電圧は、信号ＡＵＴＯＺＥＲＯのパルスの間、各電圧がトランジスタＭＮ５の閾値レベルに等しくなるまで、減少する。端子Ａにおける電圧ＶＡＡが電圧Ｖａに等しい時、端子ＢにおけるトランジスタＭＮ５のゲート電極電圧ＶＧはその閾値レベルにある。図３のｃおよび３のｆの時刻ｔ２で、図２のトランジスタＭＮ３とＭＮ２はオフになり、比較器２４は較正または調節される。従って、入力端子Ａに関する図２の比較器２４のトリガ・レベルは電圧Ｖａに等しい。
【００２２】
上述したように、パルス信号ＤＸＦＥＲは、トランジスタＭＮ７のゲートで発生され、時刻ｔ３で始まり、デマルチプレクサ３２のコンデンサＣ４３を端子Ａを介してコンデンサＣ２に結合させる。その結果、コンデンサＣ２に発生される電圧ＶＣ２はコンデンサＣ４３におけるサンプル信号ＩＮのレベルに比例する。信号ＩＮの大きさは、パルス信号ＤＸＦＥＲの期間に、端子Ａで発生される電圧ＶＡＡが比較器２４のトリガ・レベルＶａよりも小さくなるような大きさである。従って、時刻ｔ３の直後に、比較器トランジスタＭＮ５は非導通状態のままである。電圧ＶＡＡと、電圧Ｖａに等しい比較器２４のトリガ・レベルとの電圧差は信号ＩＮの大きさにより定められる。
【００２３】
端子Ａにおける電圧ＶＡＡが電圧Ｖａを超えると、トランジスタＭＮ５は導通状態になる。端子Ａにおける電圧ＶＡＡが電圧Ｖａを超えなければ、トランジスタＭＮ５は非導通状態にある。比較器２４の自動較正ましたは自動調節は、例えば、トランジスタＭＮ５における閾値電圧のドリフトを補償する。
【００２４】
図３のｂの時刻ｔ２に続いて、パルス信号ＰＲＥ＿ＡＵＴＯＺは、図１のトランジスタＭＮ１０のゲート電極に結合される。トランジスタＭＮ１０は電圧ＶＰＲＡＺをトランジスタＭＮ６のゲートに供給して、トランジスタＭＮ６をオンにする。図３のｄの時刻ｔ３のあとでトランジスタＭＮ５は非導通であるので、トランジスタＭＮ１０より加えられる電荷は、トランジスタＭＮ６の電極間静電容量内に貯えられている。従って、トランジスタＭＮ１０がオフにされたあともトランジスタＭＮ６は導通している。
【００２５】
トランジスタＭＮ６は、導通している時、選択された行のライン１７および画素セル１６ａ（図１）において電圧ＶＣＯＬＵＭＮの所定の初期状態を確立する。時刻ｔ６に先立ち、トランジスタＭＮ６は電圧ＶＣＯＬＵＭＮを信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルに設定する。従って、データ・ライン１７と関連する静電容量Ｃ４は、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルに向かって充電／放電する。有利なことに、画素セル１６ａにおいて初期状態を確立することにより、画素セル１６ａの静電容量内にある、以前の貯えられた画素情報が、現在の更新期間（図３のｂ〜３のｇ）に画素電圧ＶＣＯＬＵＭＮに影響を及ぼすのが防止される。
【００２６】
図３のｅの時刻ｔ４で、基準ランプ波信号ＲＥＦ＿ＲＡＭＰが上昇し始める。信号ＲＥＦ＿ＲＡＭＰは、比較器２４の入力端子Ａから遠く離れているコンデンサＣ２の端子Ｅ（図２）に結合される。その結果、比較器２４の入力端子Ａにおける電圧ＶＡＡは、ランプ波信号ＲＥＦ＿ＲＡＭＰとコンデンサＣ２に発生される電圧ＶＣ２との和に等しくなる。
【００２７】
発明的特徴によれば、図３のＣのｔ１〜ｔ２の期間に、比較器２４のトリガ電圧の自動調節または較正が行われると、トランジスタＭＮ２は電圧Ｖａを、端子Ａを介して、基準ランプ波発生器３３から遠く離れているコンデンサＣ２に結合させる。同様にして、ｔ３〜ｔ４の期間に、電荷がコンデンサＣ２に転送されると、トランジスタＭＮ７は、端子Ａを介して、ランプ波発生器３３から遠く離れているコンデンサＣ２に結合される。従って、有利なことに、コンデンサＣ２の端子Ｅは基準ランプ波発生器３３の導体２７から減結合される必要はない。端子Ｅが基準ランプ波発生器３３から減結合される必要はないので、信号ＲＥＦ＿ＲＡＭＰは、基準ランプ波発生器３３の導体２７と端子Ａの間にＴＦＴスイッチを介在させずに、比較器２４の端子Ａに結合される。この信号路にＴＦＴを入れると、閾値電圧のドリフトを生じたかもしれない。有利なことに、導体２７は数個のデマルチプレクサ／データ・ライン駆動回路１００に共用される。
【００２８】
時刻ｔ６のあとで、トランジスタＭＮ６のドレイン電極に結合されたデータ・ランプ波電圧ＤＡＴＡ＿ＲＡＭＰは上昇し始める。トランジスタＭＮ６のゲート・ソース間およびゲート・ドレイン間の漂遊静電容量から端子Ｃに至る帰還結合により、端子Ｃにおける電圧は、データ・ランプ波信号ＤＡＴＡ＿ＲＡＭＰのすべての値に対し導通するようにトランジスタＭＮ６を調整するのに十分となる。時刻ｔ４のあとで、端子Ａにおけるランプ波電圧ＶＡＡが、比較器２４の電圧Ｖａに等しいトリガ・レベルにまだ達していない間、トランジスタＭＮ５は非導通状態のままであり、トランジスタＭＮ６は導通状態のままである。トランジスタＭＮ６が導通している間、上昇しているランプ波電圧ＤＡＴＡ＿ＲＡＭＰはトランジスタＭＮ６を介して列データ・ライン１７に結合され、データ・ライン１７の電圧ＶＣＯＬＵＭＮを増大させ、従って、選択された行の画素静電容量に加えられる電圧を増大させる。例えば、静電容量２４を介する、ランプ波電圧ＶＣＯＬＵＭＮの容量性帰還は、トランジスタＭＮ５が、前に示したように、端子Ｃにおいて高いインピーダンスを呈している間、トランジスタＭＮ６を導通状態に保つ。
【００２９】
図３のｅのランプ波信号ＲＥＦ＿ＲＡＭＰの上昇部分５００の間、端子Ａにおける和の電圧ＶＡＡは比較器２４のトリガ・レベルＶａを超え、トランジスタＭＮ５は導通状態になる。上昇部分５００の間、トランジスタＭＮ５が導通状態になる瞬時は、信号ＩＮの大きさに応じて変化する。
【００３０】
トランジスタＭＮ５が導通状態になると、トランジスタＭＮ６のゲート電圧ＶＣは減少してトランジスタＭＮ６をオフにする。その結果、トランジスタＭＮ６がオフになる前に生じた電圧ＤＡＴＡ＿ＲＡＭＰの最後の値は、次の更新サイクルまで、変わらずに保持されるかまたは画素静電容量ＣＰＩＸＥＬに貯えられる。このようにして、現在の更新サイクルが完了する。
【００３１】
図１の液晶アレイ１６の分極を防止するために、いわゆる、アレイのバックプレーン（ｂａｃｋｐｌａｎｅ）またはコモンプレーン（ｃｏｍｍｏｎｐｌａｎｅ）は一定の電圧ＶＢＡＣＫＰＬＡＮＥに保たれる。マルチプレクサ／データ・ライン駆動回路１００は、更新サイクルが代わるたびに、電圧ＶＢＡＣＫＰＬＡＮＥに関して極性が反対で大きさが同じ電圧ＶＣＯＬＵＭＮを発生する。極性を交互に変えるために、１つの更新サイクルにおいて電圧ＤＡＴＡ＿ＲＡＭＰは１Ｖ〜８．８Ｖの範囲で発生され、次の更新サイクルにおいて９Ｖ〜１６．８Ｖの範囲で発生される。一方、電圧ＶＢＡＣＫＰＬＡＮＥはこの２つの範囲の中間のレベルに設定される。電圧ＤＡＴＡ＿ＲＡＭＰを２つの異なる電圧範囲で発生する必要があるので、信号または電圧ＡＵＴＯＺＥＲＯ、ＰＲＥ＿ＡＵＴＯＺ，ＶＳＳおよびＲＥＳＥＴは、設定された電圧ＤＡＴＡ＿ＲＡＭＰの範囲に従って変化する２つの異なる最大レベル（ｐｅａｋｌｅｖｅｌ）を有する。
【００３２】
【発明の効果】
データ・ライン駆動回路が、閾値電圧のドリフトの変動に起因する影響を受けるのを防止することができる。
【図面の簡単な説明】
【図１】本発明の特徴を具体化する、デマルチプレクサ／データ・ライン駆動回路を含む液晶ディスプレイ装置のブロック図である。
【図２】図１のデマルチプレクサ／データ・ライン駆動回路を詳細に示す図である。
【図３】図２の回路の動作を説明するのに役立つ波形を示す図である。
【符号の説明】
１１アナログ回路
１２アンテナ
１３ライン
１４Ａ／Ｄ変換器
１６液晶アレイ
１６ａ液晶セル
１７データ・ライン
１８セレクト・ライン
１９出力母線
２１メモリ
２２出力ライン
２３Ｄ／Ａ変換器
２４比較器
２７出力導体
２８出力ライン
２９導体
３１信号ライン
３２デマルチプレクサ
３３基準ランプ波発生器
３４データ・ランプ波発生器
６０セレクト・ライン・スキャナ
１００デマルチプレクサ／データ・ライン駆動回路
ＩＮビデオ信号

Claims

ビデオ信号の信号源と、基準ランプ波信号を発生する基準ランプ波発生器と、上記ビデオ信号に応答して上記ビデオ信号を列電極に供給する複数のデータ・ライン駆動回路とから成る、表示装置の列電極にビデオ信号を供給する装置であって、
上記データ・ライン駆動回路の各々は、
比較器と、
上記比較器の入力に上記基準ランプ波発生器を結合させる第１の静電容量と、
上記ビデオ信号源および上記第１の静電容量に結合されて、上記ビデオ信号を上記比較器の上記入力に供給する上記第１の静電容量に上記ビデオ信号を選択的に供給し、上記ビデオ信号を表示する信号が上記第１の静電容量に貯えられている時に、上記基準ランプ波発生器の出力端子が上記データ・ライン駆動回路の上記第１の静電容量の共通電流路に結合されるようにする、第１のスイッチング装置と、
データ・ランプ波信号の信号源と、
上記比較器の出力信号に応答して、上記比較器の上記入力で発生される信号に従って変化する上記データ・ランプ波信号の１周期のうちの所定の部分の間に上記データ・ランプ波信号を上記列電極に供給する第１のスイッチング・トランジスタとを含んでいる、上記表示装置の列電極にビデオ信号を供給する装置。
上記比較器が第２の静電容量と、該第２の静電容量および調節用信号の信号源に結合される第２のスイッチング装置とを含み、上記調節用信号に従って上記比較器のトリガ・レベルを自動的に調節する電圧を上記第２の静電容量内に発生する、請求項１に記載の装置。
上記調節用信号が上記第２および第１の静電容量の相互接続部に結合される、請求項２に記載の装置。
上記第１の静電容量が上記基準ランプ波発生器と上記第２のスイッチング装置との間に結合される、請求項２に記載の装置。
上記比較器が、上記第１のスイッチング・トランジスタの制御端子に結合される第２のトランジスタを含み、且つ第３のトランジスタが上記第２のトランジスタの制御端子と上記第２のトランジスタの主電流伝導端子との間に結合されて、上記調節用信号に従って上記比較器の上記トリガ・レベルを調節する、請求項２に記載の装置。
上記比較器が、第２のトランジスタ、および上記第１の静電容量と上記第２のトランジスタの制御端子との間に結合される第２の静電容量を含んでおり、且つ上記第１のスイッチング装置が上記静電容量間の接続端子に結合される、請求項１に記載の装置。
上記基準ランプ波発生器の上記出力端子が、スイッチング装置を含まない信号路を介して、上記比較器の上記入力に結合される、請求項１に記載の装置。
表示装置に列を成して並べられた画素内に画像情報を含む信号を発生するデータ・ライン駆動回路であって、
第１のトランジスタと、
上記第１のトランジスタに結合されて比較器を形成する第１の静電容量と、
上記比較器のトリガ・レベルを自動的に調節する電荷を上記第１の静電容量内に貯えるために上記第１の静電容量に結合される第１のスイッチング装置と、
基準ランプ波信号を発生する基準ランプ波発生器と、
入力端子に上記基準ランプ波信号を結合させる第２の静電容量と、
ビデオ信号の信号源と、
上記ビデオ信号を上記第２の静電容量内に貯えるために上記第２の静電容量に結合される第２のスイッチング装置と、
データ・ランプ波信号の信号源と、
上記比較器の出力信号に応答して、上記比較器の上記入力端子に発生される信号で制御される上記データ・ランプ波信号の１周期の間に上記データ・ランプ波信号をデータ・ラインに供給する第２のトランジスタとから成る、上記データ・ライン駆動回路。
請求項８に記載のデータ・ライン駆動回路であって、更に、上記第１のトランジスタの主電流伝導端子と上記第１のトランジスタの制御端子との間に結合される第３のトランジスタを含み、且つ該第３のトランジスタと上記第１のスイッチング装置が上記第１の静電容量の別々の端子に結合されて、上記比較器の上記トリガ・レベルを自動的に調節する電圧を上記第１の静電容量内に発生する、上記データ・ライン駆動回路。
上記第２の静電容量が上記基準ランプ波発生器と上記第１の静電容量との間に結合される、請求項８に記載のデータ・ライン駆動回路。
表示装置に列を成して並べられた画素内に画素情報を含むビデオ信号を発生するビデオ装置であって、
基準ランプ波信号を発生する基準ランプ波発生器と、
上記ビデオ信号に応答して上記ビデオ信号を上記画素に供給する複数のデータ・ライン駆動回路とから成り、上記複数のデータ・ライン駆動回路のうちの所定のデータ・ライン駆動回路がそれと対応し関連する列に並べられた画素に結合され、
上記所定のデータ・ライン駆動回路が、
比較器と、
上記比較器の入力に上記基準ランプ波発生器を結合させる静電容量と、
上記比較器の上記入力に結合される上記ビデオ信号の信号源と、
上記ビデオ信号に応答し、上記静電容量に、第１の静電容量を介して、結合され、上記ビデオ信号を上記静電容量内に貯えるための第１のスイッチング装置と、
データ・ランプ波信号の信号源と、
上記比較器の出力信号に応答して、上記比較器の上記入力で発生される信号に従って変化する上記データ・ランプ波信号の１周期の制御可能な部分の間に、上記所定のデータ・ライン駆動回路と関連する上記列の上記画素に上記データ・ランプ波信号を供給するスイッチング・トランジスタとを含んでいる、上記ビデオ装置。
表示装置の列電極にビデオ信号を供給する装置であって、
ビデオ信号の信号源と、
基準ランプ波信号を発生する基準ランプ波発生器と、
上記ビデオ信号に応答して上記列電極に上記ビデオ信号を供給するデータ・ライン駆動回路とから成り、
上記データ・ライン駆動回路は、
比較器と、
上記基準ランプ波発生器に結合される第１の端子および上記比較器の入力に結合される第２の端子を有する第１の静電容量と、
上記ビデオ信号源および上記第１の静電容量の上記第２の端子に結合されて、上記比較器の上記入力に上記ビデオ信号を供給する上記第１の静電容量に上記ビデオ信号を選択的に供給する第１のスイッチング装置と、
データ・ランプ波信号の信号源と、
上記比較器の出力信号に応答して、上記比較器の上記入力で発生される信号に従って変化する上記データ・ランプ波信号の１周期のうちの制御可能な部分の間に上記データ・ランプ波信号を上記列電極に供給するスイッチング・トランジスタとを含んでいる、上記表示装置の列電極にビデオ信号を供給する装置。