JP3403027B2 - 映像水平回路 - Google Patents
映像水平回路Info
- Publication number
- JP3403027B2 JP3403027B2 JP27901397A JP27901397A JP3403027B2 JP 3403027 B2 JP3403027 B2 JP 3403027B2 JP 27901397 A JP27901397 A JP 27901397A JP 27901397 A JP27901397 A JP 27901397A JP 3403027 B2 JP3403027 B2 JP 3403027B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- light
- signal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置等に
用いる複数の走査線と信号線の交点に画素電極を有する
マトリクス基板の映像水平回路に関する。 【０００２】 【従来の技術】今日、世の中はマルチメディア時代に入
り、画像情報でコミュニケーションを図る機器の重要性
がますます高まりつつある。なかでも、液晶表示装置
は、薄型で消費電力が小さいため注目されており、半導
体にならぶ基幹産業にまで成長している。液晶表示装置
は、現在、１０インチサイズのノートサイズのパソコン
に主に使用されている。そして、将来は、パソコンのみ
でなく、ワークステーションや家庭用のテレビとして、
さらに画面サイズの大きい液晶表示装置が使用されると
考えられる。しかし、画面サイズの大型化にともない、
製造装置が高価になるばかりでなく、大画面を駆動する
ためには、電気的に厳しい特性が要求される。このた
め、画面サイズの大型化とともに、製造コストがサイズ
の２〜３乗に比例するなど急激に増加する。 【０００３】そこで、最近、小型の液晶表示パネルを作
製し、光学的に液晶画像を拡大して表示するプロジェク
ション（投影）方式が注目されている。これは、半導体
の微細化にともない、性能やコストが良くなるスケーリ
ング則と同様に、サイズを小さくして、特性を向上さ
せ、同時に、低コスト化も図ることができるからであ
る。これらの点から、液晶表示パネルをＴＦＴ型とした
とき、小型で十分な駆動力を有するＴＦＴが要求され、
ＴＦＴもアモルファスＳｉを用いたものから多結晶Ｓｉ
を用いたものに移行しつつある。通常のテレビに使われ
るＮＴＳＣ規格などの解像度レベルの映像信号は、あま
り高速の処理を必要としない。 【０００４】このため、ＴＦＴのみでなく、シフトレジ
スタもしくはデコーダといった周辺駆動回路まで多結晶
Ｓｉで製造して、表示領域と周辺駆動回路が一体構造に
なった液晶表示装置ができる。しかし、多結晶Ｓｉで
も、単結晶Ｓｉにはおよばず、ＮＴＳＣ規格より解像度
レベルの大きい高品位テレビや、コンピュータの解像度
規格でいうＸＧＡ（eXtended Graphics Array)、ＳＸＧ
Ａ（Super eXtended Graphics Array)クラスの表示を実
現しようとすると、シフトレジスタなどは複数に分割配
置せざるを得ない。この場合、分割のつなぎ目に相当す
る表示領域にゴーストと呼ばれるノイズが発生し、その
問題を解決する対策がこの分野では望まれているまた一
方、多結晶Ｓｉの一体構造の表示装置より、駆動力が極
めて高い単結晶Ｓｉ基板を用いる表示装置も注目を集め
ている。この場合、周辺駆動回路のトランジスタの駆動
力は申し分ないので、上述したような分割駆動をする必
要はない。このため、表示装置と周辺駆動回路との接続
線間等のＳ／Ｎが高くノイズの影響は小さく、ノイズな
どの問題は解決できる。 【０００５】これらの多結晶Ｓｉでも、単結晶Ｓｉで
も、ＴＦＴのドレインと反射電極とを接続して、反射電
極と透明な共通電極との間に液晶を挟持して、反射型液
晶素子を組み込んだ反射型液晶装置が提供できる。 【０００６】また、反射型液晶素子の各画素にビデオ信
号を書き込んで表示させる走査回路も重要であり、その
一例を図４０に示して説明する。図４０において、ディ
ジタル画像信号は信号処理回路２３０によってＤ／Ａコ
ンバートされて、アナログ信号として液晶装置のチップ
に入力される。水平走査回路２３１から出力される制御
信号は転送スイッチ２３４のゲートに入力され、該制御
信号に応じて共通信号線２３８上のアナログ信号は、順
次各垂直信号線２３２に導出される。垂直走査回路２３
４は順次走査制御信号を走査線２３３に出力し、走査線
２３３は液晶画素内のスイッチＭＯＳトランジスタ２３
５のゲートに接続され、そのソースは垂直信号線２３２
に接続され、スイッチＭＯＳトランジスタ２３５がオン
すれば、垂直信号線２３２上のビデオ信号は液晶２３７
にビデオ信号に応じた電界を与えて表示し、所定時間そ
の付加容量２３６に電位を保持して、表示を保持する。 【０００７】 【発明が解決しようとする課題】上記した従来技術に
は、以下に示す問題点があった。一般に画素への書き込
みレートは非常に早く、アナログ信号は非常に高い高周
波の信号となる。このため、転送スイッチは高速で転送
を完了することが要求され、この高速化により転送スイ
ッチのサイズが大きくなってしまう。また、上記共通信
号線を外部回路と接続するためのパッドまでの配線も必
要で、結果的に共通信号線の容量が非常に大きくなる。
さらに、液晶表示素子ではアナログ映像信号の振幅は１
０Ｖ以上と非常に高い。このように大きな容量性負荷を
大きな振幅で高速に駆動する必要があるため、外部駆動
回路として非常に高い能力が要求され、消費電力も大き
くなってしまうという問題点があった。その上、外部回
路との接続にフレキシブルなケーブル等を用いた場合、
そのケーブルの長さに比例してリアクタンス成分が付随
するため、共通信号線の負荷容量が大きくなるほど信号
のリンギングが大きくなってくる。このため、ケーブル
の長さが制限され、機械的な自由度が減少するという問
題点もあった。 【０００８】一方、表示画素数が増した場合に、アクテ
ィブマトリクス基板のトランジスタに接続された信号線
の駆動速度が遅くなるのに鑑みてなされた発明として、
特開平２−２１６１９０号公報に開示されたものがあ
る。 【０００９】この公報に開示された発明は、信号線駆動
用回路素子として、階調情報を持った複数ビットからな
る信号を入力信号とすると共に、少なくともコンデンサ
とスイッチで構成され、複数ビットの信号を時間的に直
列に入力するＤ／Ａ変換器を有るものを用いるというも
のである。 【００１０】これについて図４１を用いて説明する。図
４１において、１０３０は、スイッチング素子として薄
膜トランジスタ（不図示）を用いた液晶パネルであり、
これには、駆動回路として信号線駆動回路１０４０と走
査線駆動回路１０５０が接続されている。信号線駆動回
路１０４０は、シフトレジスタ１０４１、ラッチ１０４
２、スイッチドキャパシタからなる直列変換型のＤ／Ａ
変換機群１０４３、スイッチＳ１〜Ｓｎから構成されて
いる。ここに示した表示装置においては、１走査電極分
の画像データがシフトレジスタ１０４１に入力される
と、これらの画像データは、７ビット幅の画像データを
保持するラッチ１０４２に転送され、保持される。つい
で、これらの画像データはスイッチトキャパシタ・直列
変換型Ｄ／Ａ変換器群１０４３に入力される。Ｄ／Ａ変
換器群１０４３では、７ビット幅の画像データを各ビッ
トずつ順次入力して、７回の変換をすることでデジタル
信号からアナログ信号を出力する。つぎに、アナログ信
号に変換された画像信号は、制御信号に応じてスイッチ
Ｓ１〜Ｓｎをオン／オフして１ライン分一括して液晶パ
ネル１０３０に供給され、一時的に液晶パネル１０３０
内のキャパシタＣｎに蓄積され、走査線駆動回路１０５
０からの走査線１０３２の１ラインずつのオン信号毎
に、信号線１０３１との交差点に配置するスイッチをオ
ンさせて液晶に信号線１０３１の信号電圧に応じた電界
を加えて液晶表示する。 【００１１】ここでは、デジタル信号を入力するため、
Ｄ／Ａ変換器が用いられるが、この表示装置において
は、Ｄ／Ａ変換器がコンデンサ、スイッチ等を用いて構
成されると共に、ビットデータを時間的に直列に入力し
てＤ／Ａ変換を行うため、小さな回路規模で、高精度な
Ｄ／Ａ変換ができるとされている。 【００１２】しかしながら、表示画素数の大きいＸＧ
Ａ，ＳＸＧＡ対応等の液晶パネルにおいては、信号線に
アナログ信号を入力するために、実際に液晶の表示領域
の周辺部に信号線の数に応じた数のＤ／Ａ変換器を設け
ることは、現実的ではないというのが実状である。 【００１３】 【課題を解決するための手段】そこで、本発明は、上述
のように種々の問題点を解決するべく、特に近年の映像
信号がディジタル信号として供給される傾向にあること
をも考慮に入れて、最適な信号処理と液晶駆動回路とを
提供しようとするものである。 【００１４】本発明は、液晶装置に用いる複数の走査線
と信号線の交点に画素電極を有するマトリクス基板の映
像水平回路であって、デジタルビデオデータの入力端子
と、該入力端子に入力されたデジタルビデオデータの順
番を、例えば1，5，9，13，2，6，10，14，3，7，11，1
5，4，8，12，16の順番のように、ｎ（ｎ≧２の整数）
毎に並び替える並び替え回路と、その並び替えた順番の
デジタルビデオデータをサンプリングするための水平走
査回路と、該水平走査回路からの出力と同期して、その
並び替えた順番のデジタルビデオデータをラッチするた
めのラッチ回路と、該ラッチ回路からのデジタルビデオ
データ出力をアナログ信号に変換するためのＤ／Ａコン
バータと、前記ｎ毎に並び替えた順番のデジタルビデオ
データをｎ毎に順番で、前記アナログ信号を出力するよ
うに、ＣＭＯＳトランジスタを有する信号転送スイッチ
の少なくとも１つを選択するため転送スイッチ選択回路
とを有することを特徴とする。 【００１５】 【００１６】本発明を液晶装置のマトリクス基板に適用
すれば、外部駆動回路の部品点数を削減でき、アナログ
入力の液晶装置のように直接液晶素子をドライブするよ
りもデジタル入力とすることで映像信号線の負荷を小さ
くすることができる。さらに、Ｄ／Ａコンバータ１ケ当
たりの負荷も小さくできると共に液晶画素への書き込み
時間を長くすることができるので、駆動周波数を低くす
ることが可能となる。これにより液晶装置全体として低
消費電力となり、且つ低消費電力ゆえに高精細化が容易
となる。これに加えてノイズの影響さえ少なく、高画質
化が可能となる。 【００１７】 【００１８】 【発明の実施の形態】 ［第１の実施形態］図１は本発明に係る第１の実施形態
を示す等価回路図である。本実施形態では、水平走査回
路２から出力される複数の垂直信号線５２と垂直走査回
路１８から出力される複数の走査線５１を有し、垂直信
号線５２と走査線５１の交点に画素１９内のスイッチを
介して画素電極が形成されている。また走査線５１（Ｈ
１〜Ｈ４）…は垂直走査回路（シフトレジスタ）１８に
接続されている。さらに、映像信号をデータラッチ回路
８〜１１…に転送する水平走査回路（シフトレジスタ）
２と、水平走査回路２の出力に同期して映像信号を記憶
するデータラッチ回路８〜１１…と、データラッチ回路
８〜１１…の出力をアナログの映像信号に変換するＤ／
Ａコンバータ１２，１３とを有し、このＤ／Ａコンバー
タ１２，１３の出力が出力バッファ回路１４，１５と信
号転送スイッチ１７を介して垂直信号線５２に接続され
ている。ここで、出力バッファ回路１４，１５は、必ず
しも設けなくても良い。転送スイッチ１７の制御は、例
えばシフトレジスタで構成された転送スイッチ選択回路
１６によって行われ、水平走査回路２の動作と同期して
駆動される。これ以外に転送スイッチ選択回路１６は、
デコーダ回路でも構成することができる。また、３はイ
ンバータ、４〜７はＡＮＤ回路、１９は液晶素子からな
る画素であり、液晶素子の画素１９は、スイッチングＭ
ＯＳトランジスタ２０と、液晶２１と、付加容量２２と
により１画素を構成している。 【００１９】本実施形態では、Ｄ／Ａコンバータ１２，
１３の数は水平方向の画素数よりも少ない数になってい
る。ここでは、Ｄ／Ａコンバータ１２，１３の数は水平
方向の画素数の１／４の場合を示している。Ｄ／Ａコン
バータ１２，１３の出力はバッファ１４，１５を介し
て、転送ＳＷ選択回路１６の出力Ｓ１〜Ｓ４の制御によ
って、それぞれ４個のスイッチ１７をオン／オフされ、
各液晶素子１９に供給される。このため、映像信号は４
画素ずつ飛び越したデータが入力される必要があり、外
部の駆動回路として映像信号のデータを画素単位で並べ
替える手段１を有し、概念的には図２に示すようにデー
タを並べ替える必要がある。画素毎の信号に対応した元
信号が、時系列的に１〜１６として入力された場合、映
像信号並べ替え回路１の出力は４つ毎に並べ替えられ、
下段に示す画素毎の画素番号順となる。 【００２０】またＤ／Ａコンバータ１２，１３の数はパ
ネルサイズ、回路ブロックの面積、Ｄ／Ａコンバータ１
２，１３の駆動限界周波数、消費電力等を考慮し、設計
者が任意に設定できる。本実施形態では１つのＤ／Ａコ
ンバータ１２，１３にデータラッチ回路８〜１１が２系
統あり、ラッチ選択（セレクト）パルスがインバータ３
とＡＮＤ回路４〜７を介されて水平走査回路２の出力Ｖ
１，Ｖ２と論理積をとられることによって、２つのうち
任意の１つを選択できる。 【００２１】以下、本実施形態の動作について、図３の
タイミング図に従い説明する。図３において、まず第１
の水平走査期間にはラッチセレクトパルスをｈｉｇｈと
して、水平走査回路２の出力に同期して、ディジタルの
映像データが第１のデータラッチ回路８，１０に順次転
送される。次の水平走査期間ではラッチセレクトパルス
をｌｏｗとして、第２のデータラッチ回路９，１１にデ
ータが転送され、同時に第１のデータラッチ回路８，１
０の出力がイネーブル状態となり、出力がＤ／Ａコンバ
ータ１２，１３に入力され、映像信号をアナログ信号に
変換する。そして転送スイッチ選択手段１６によって、
転送スイッチ１７のうち１つをオン状態（Ｓ１をｈｉｇ
ｈ）とし、このバッファ１４を介したアナログ信号を垂
直信号線に転送する。結果的にＤ／Ａコンバータ１２，
１３の数と同数の液晶画素へ、映像信号書き込みが同時
に行われる。このためＤ／Ａコンバータ１２，１３の動
作速度としては、１回の水平走査と同等の期間に応答す
ればよい。さらには転送時間が長いため、信号転送スイ
ッチ１７のサイズも従来のアナログ入力方式に比べ小さ
くてすみ、なおかつアナログ入力方式における共通信号
線分の負荷がなく、アナログで駆動すべき負荷が非常に
小さくなる。 【００２２】そして第３の水平走査期間では、再び第１
のデータラッチ回路にデータを転送し、同時に第２のデ
ータラッチ回路に保持されたデータが画素へ書き込まれ
る（Ｓ２をｈｉｇｈ）。この走査を、繰り返し行い、同
時に１つの走査線をオン状態としておき所望の画素に映
像信号を書き込み、１ライン分の表示となる。以下全て
のラインについて順次同様の書き込みを行い、１画面分
の表示となる。 【００２３】以上の説明から明らかなように、本発明に
よれば、Ｄ／Ａコンバータ１ケにつきデータラッチ回路
を２系統設けていて、データラッチへのディジタル画素
データ転送と信号線へのアナログ画像データ転送をそれ
ぞれ水平走査回路と転送スイッチ選択回路で独立に行え
るため、タイミング上データの書き込みと読み出しが同
時にできる長所があり、Ｄ／Ａコンバータの動作周波数
を低くできる。このことは、液晶表示素子の高精細化を
進める上でも非常に有利である。また、Ｄ／Ａコンバー
タを素子に内蔵したことにより、外部の駆動回路の規模
を縮小することができる。一般的にアナログ映像信号の
振幅は１０Ｖ以上と非常に大きいため、アナログで駆動
する負荷がより小さい方が、消費電力の上で有利であ
る。本実施形態では、アナログで駆動する負荷が従来の
アナログ入力方式に比べ非常に小さくてすみ、外部駆動
回路を含めた全体での低消費電力化が可能となる。そし
て、映像信号の転送は、素子内のＤ／Ａコンバータの直
前までディジタルで行われるため、信号の減衰があって
も信号の品質を一定に保たれ、ノイズの影響が少なく、
高画質化が可能である。 【００２４】［第２の実施形態］図４は本発明に係る第
２の実施形態を示す等価回路図である。図は、第１の実
施形態のＤ／Ａコンバータ部のみを取り出したものであ
り、映像信号の極性反転を容易に実行できる例を示す。
図において、ＭＳＢとはアナログ出力の最大値となる基
準電圧であり、ＬＳＢとはアナログ出力の最小値となる
基準電圧である。液晶表示素子では、長時間液晶に直流
電圧を印加し続けると、液晶が劣化し、焼き付きが発生
する。このため、映像信号を一定周期毎に反転させる交
流駆動を行うのが一般的である。本実施形態では、ディ
ジタルの映像信号とは別に信号極性を反転する信号を液
晶表示素子に与え、これに同期して映像信号の極性を反
転させる。なおここでは信号極性を反転するために、Ｄ
／Ａコンバータの基準電圧を変化させている。 【００２５】以下本実施形態の動作について説明する。
正極性の信号を書き込む期間では、Ｄ／Ａコンバータの
基準電圧を図４に示したように、ＩＮＶをｈｉｇｈとし
てＭＳＢがＶｈｍ、ＬＳＢがＶｈｌになり、Ｄ／Ａコン
バータの出力は、Ｖｈｍ〜Ｖｈｌのダイナミックレンジ
となる。次に負極性の信号を書き込む期間では、Ｄ／Ａ
コンバータの基準電圧を図４に示したように、ＩＮＶを
ｌｏｗとしてＭＳＢがＶｌｍ、ＬＳＢがＶｌｌになり、
Ｄ／Ａコンバータの出力は、Ｖｌｍ〜Ｖｌｌのダイナミ
ックレンジとなる。以上により映像信号の極性反転が可
能となる。この極性反転回路を用いることで、ディジタ
ルの映像信号とは別に信号極性を反転する信号を液晶表
示素子に与え、これに同期して映像信号の極性を反転さ
せて、液晶の劣化を防止し、その焼き付きを簡易に防止
できる。 【００２６】［第３実施形態］図５は本発明に係る第３
の実施形態を示した等価回路図である。図は、第１の実
施形態のＤ／Ａコンバータ部のみを取り出したものであ
る。本実施形態では映像信号のビット数よりも１ビット
多いＤ／Ａコンバータによって極性反転を行う。また、
ＩＮＶ信号によってディジタル信号を反転させるための
ＥＸ−ＯＲ（排他的論理和）回路を含んでいる。図５で
は、映像信号が３ビットであり、Ｄ／Ａコンバータが４
ビットの場合を示している。なおＤ／Ａコンバータのデ
ィジタル入力のうち、最上位ビットに極性反転パルスＩ
ＮＶを入力し、ＩＮＶの反転出力が映像信号の３ビット
と共にＥＸ−ＯＲに入力され、その出力がＤ／Ａコンバ
ータの下位ビット段に入力されている。また、Ｄ／Ａコ
ンバータの最大値Ｖｍと最小値Ｖｌとが供給されてい
る。 【００２７】以下、本実施形態の動作について説明す
る。ＩＮＶがｈｉｇｈのときは、Ｄ／Ａコンバータの出
力は図の下段に示したように、Ｖｍ〜（Ｖｍ＋Ｖｌ）／
２のダイナミックレンジとなり、ＩＮＶがｌｏｗのとき
は、Ｄ／Ａコンバータの出力は図に示したように、（Ｖ
ｍ＋Ｖｌ）／２〜Ｖｌのダイナミックレンジとなる。こ
こで液晶に加わる電圧は、液晶素子の各画素電極と共通
電極電位（中心電位）との差になるため、ＩＮＶがｌｏ
ｗのときは映像信号を論理反転する必要があり、ＩＮＶ
パルスとのＥＸ−ＯＲをとっている。以上により映像信
号の極性反転を実現している。本極性反転回路を用いて
も、第３の実施形態で示した場合と同様に、信号極性を
反転する信号を液晶表示素子に与え、これに同期して映
像信号の極性を反転させて供給駆動することで、、液晶
の劣化を防止し、その焼き付きを簡易に防止できる。 【００２８】［第４の実施形態］本発明による第４の実
施形態について、上述の液晶駆動回路を含めた液晶パネ
ルを用いた液晶表示装置につき、図面を参照しつつ、詳
細に説明する。本発明は、ここに示した形態に限定され
るものではない。相互の形態の技術を組み合わせること
によって効果が増大することはいうまでもない。また、
液晶パネルの構造は、半導体基板を用いたもので記述し
ているが、必ずしも半導体基板に限定されるものはな
く、通常の透明基板上に以下に記述する構造体を形成し
てもいい。また、以下に記述する液晶パネルは、画素ス
イッチがすべてＭＯＳＦＥＴやＴＦＴで構成されたもの
であるが、画素スイッチは、ダイオード型などの２端子
型であってもいい。さらに、以下に記述する液晶パネル
は、家庭用テレビはもちろん、プロジェクタ、ヘッドマ
ウントディスプレイ、３次元映像ゲーム機器、ラップト
ップコンピュータ、電子手帳、テレビ会議システム、カ
ーナビゲーション、飛行機のパネルなどの表示装置とし
て有効である。 【００２９】本実施形態の液晶パネル部の断面を図６に
示す。図において、３０１は半導体基板、３０２，３０
２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。 【００３０】図６に示すように、表示領域のトランジス
タは、２０〜３５Ｖという高耐圧が印加されるため、ゲ
ート３０４に対して、自己整合的にソース、ドレイン層
が形成されず、オフセットをもたせ、その間にソース領
域３０３′，ドレイン領域３０５′に示す如く、ｐウェ
ル中の低濃度のｎ- 層，ｎウェル中の低濃度のｐ- 層が
設けられる。ちなみにオフセット量は０．５〜２．０μ
ｍが好適である。一方、周辺回路の一部の回路部が図６
の左側に示されているが、周辺部の一部の回路は、ゲー
トに自己整合的にソース、ドレイン層が形成されてい
る。 【００３１】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１．５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板３０１は、ｐ型半導体からなり、
基板は、最低電位（通常は、接地電位）であり、ｎ型ウ
ェルは、表示領域の場合、画素に印加する電圧すなわち
２０〜３５Ｖがかかり、一方、周辺回路のロジック部
は、ロジック駆動電圧１．５〜５Ｖが印加される。この
構造により、それぞれ電圧に応じた最適なデバイスを構
成でき、チップサイズの縮小のみならず、駆動スピード
の向上による高画素表示が実現可能になる。 【００３２】また、図６において、３０６はフィールド
酸化膜、３１０はデータ配線につながるソース電極、３
１１は画素電極につながるドレイン電極、３１２は反射
鏡を兼ねる画素電極、３０７は表示領域、周辺領域を覆
う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適している。
図６に示すように、上記遮光層３０７は、表示領域で
は、画素電極３１２とドレイン電極３１１との接続部を
除いて覆われているが、周辺画素領域では、一部ビデオ
線、クロック線等、配線容量が重くなる領域は、上記遮
光層３０７をのぞき、高速信号が上記遮光層３０７がの
ぞかれた部分は照明光の光が混入し、回路の誤動作を起
こす場合は画素電極３１２の層をおおう設計になってい
る転送可能な工夫がなされている。３０８は遮光層３０
７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯＧに
より平坦化処理を施し、そのＰ−ＳｉＯ層３１８をさら
に、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８の安
定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−ＴＥ
ＯＳ（Phospho-Tetraetoxy-Silane)膜を形成し、さらに
Ｐ−ＳｉＯ層３１８をカバーした後、絶縁層３０８をＣ
ＭＰ処理し、平坦化する方法を用いても良い事は言うま
でもない。 【００３３】また、３０９は反射電極３１２と遮光層３
０７との間に設けられた絶縁層で、この絶縁層３０９を
介して反射電極３１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ2 以外に、高誘電率のＰ−Ｓ
ｉＮ、Ｔａ2 Ｏ5 、やＳｉＯ 2 との積層膜等が有効であ
る。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦な
メタル上に設ける事により、５００〜５０００オングス
トローム程度の膜厚が好適である。 【００３４】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。 【００３５】図６に示すように、トランジスタ下部に形
成されたウェル３０２，３０２’と同一極性の高濃度不
純物層３１７，３１７′は、ウェル３０２，３０２’の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル３０２’とｐ型ウ
ェル３０２との間には、フィールド酸化膜を介して上記
高濃度不純物層３１７，３１７′が設けられており、通
常ＭＯＳトランジスタの時に使用されるフィールド酸化
膜直下のチャネルストップ層を不要にしている。 【００３６】これらの高濃度不純物層３１７，３１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。 【００３７】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。 【００３８】次に、本実施形態の回路図を図７に示す。
図７においては、垂直信号線に信号を供給する水平方向
走査回路は、図１に示されたものと同様のものが用いら
れているが、図１との違いは、ＤＡコンバータ１２から
出力されるアナログ信号が、バッファ回路を通らずに、
信号転送スイッチ１７に供給される点である。その他に
ついては、図１に示したものと同様であるので、ここで
は、ＤＡコンバータ１２、転送スイッチ選択回路１６、
信号転送スイッチ１７、以外は省略した。また、３２２
は垂直シフトレジスタ（ＶＳＲ）、３２３はｎチャンネ
ルＭＯＳＦＥＴ、３２４はｐチャンネルＭＯＳＦＥＴ、
３２５は保持容量、３２６は液晶層、３２７は信号転送
スイッチ、３２８はリセットスイッチ、３２９はリセッ
トパルス入力端子、３３０はリセット電源端子、３３１
は映像信号の入力端子である。また、３１９は表示領域
を示している。また半導体基板３０１は図６ではｐ型に
なっているが、ｎ型でもよい。 【００３９】図６に示すように、ウェル領域３０２’
は、半導体基板３０１と反対の導電型にする。このた
め、図６では、ウェル領域３０２はｐ型になっている。
ｐ型のウェル領域３０２及びｎ型のウェル領域３０２′
は、半導体基板３０１よりも高濃度に不純物が注入され
ていることが望ましく、半導体基板３０１の不純物濃度
が１０14〜１０15（ｃｍ-3）のとき、ウェル領域３０２
の不純物濃度は１０15〜１０17（ｃｍ-3）が望ましい。 【００４０】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用すること
が可能である。また、平坦性の向上のため、下地絶縁層
３０９や画素電極３１２の表面をケミカルメカニカルポ
リッシング（ＣＭＰ）法によって処理している。 【００４１】図７に示す保持容量３２５は、画素電極３
１２と共通透明電極３１５の間の信号を保持するための
容量である。ウェル領域３０２には、基板電位を印加す
る。本実施形態では、各行のトランスミッションゲート
構成を、上から１行目は上がｎチャンネルＭＯＳＦＥＴ
３２３で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行
目は上がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチ
ャンネルＭＯＳＦＥＴ３２３とするように、隣り合う行
で順序を入れ換える構成にしている。以上のように、ス
トライプ型ウェルで表示領域の周辺で電源線とコンタク
トしているだけでなく、表示領域にも、細い電源ライン
を設けコンタクトをとっている。 【００４２】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。 【００４３】映像信号は、図１に示したのと同様にして
垂直信号線に供給される。垂直シフトレジスタ３２２か
らは、選択した行のｎチャンネルＭＯＳＦＥＴ３２３の
ゲートへはハイパルス、ｐチャンネルＭＯＳＦＥＴのゲ
ートへはローパルスを印加する。 【００４４】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号をフルに書き込める利点を
有する。 【００４５】又、スイッチが、単結晶トランジスタから
成り立っており、 polysilicon−ＴＦＴの結晶粒界での
不安定な振まい等がなく、バラツキのない高信頼性な高
速駆動が実現できる。 【００４６】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図８を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量であり、出力３４４のう
ち、ｏｕｔＢは入力位相に対して逆相出力、ｏｕｔは同
相出力である。また、３４６は保護回路である。 【００４７】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何個通過するかを選択でき、選択によって遅
延時間を調節できる。 【００４８】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。 【００４９】次に、液晶材との関係について説明する。
図６では、平坦な対向基板構造のものを示したが、共通
電極基板３１６は、共通透明電極３１５の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極３１５
を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。 【００５０】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。 【００５１】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１．５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。 【００５２】次に、シール構造と、パネル構造との関係
について、図９を用いて説明する。図９において、３５
１はシール部、３５２は電極パッド、３５３はクロック
バッファー回路であり、不図示のアンプ部がある。この
アンプ部は、パネル電気検査時の出力アンプとして使用
するものである。また対向基板の電位をとる不図示のＡ
ｇペースト部があり、また３５６は液晶素子による表示
部、３５７は水平・垂直シフトレジスタ（ＳＲ）等の周
辺回路部である。シール部３５１は表示部３５６の四方
周辺に半導体基板３０１上に画素電極３１２を設けたも
のと共通電極３１５を備えたガラス基板との張り合わせ
のための圧着材や接着剤の接触領域を示し、シール部３
５１で張り合わせた後に、表示部３５６とシフトレジス
タ部３５７に液晶を封入する。 【００５３】図９に示すように、本実施形態では、シー
ルの内部にも、外部にも、total chip size が小さくな
るように、回路が設けられている。本実施形態では、パ
ッドの引き出しをパネルの片辺側の１つに集中させてい
るが、長辺側の両辺でも又、一辺でなく多辺からのとり
出しも可能で、高速クロックをとり扱うときに有効であ
る。 【００５４】さらに、本実施形態では、Ｓｉ基板等の半
導体基板を用いているため、プロジェクタのように強力
な光が照射され、基板の側壁にも光があたると、基板電
位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Ｓｉ基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いＣｕ等のメタルが接続されたホル
ダー構造となっている。 【００５５】次に、上述の反射電極構造及びその作製方
法について述べる。本実施形態の完全平坦化反射電極構
造は、メタルをパターニングしてから、研磨する通常の
方法とは異なり、電極パターンのところにあらかじめ、
溝のエッチングをしておき、そこにメタルを成膜し、電
極パターンが成形されない領域上のメタルを研磨でとり
除くとともに、電極パターン上のメタルも平坦化する方
法である。しかも、配線の幅が配線以外の領域よりも極
めて広く、従来のエッチング装置の常識では、下記問題
が発生し、本実施形態の構造体は作製できない。 【００５６】つまり、エッチングすると、エッチング中
にポリマーが堆積し、パターニングができなくなるので
ある。このポリマーはレジストがスパッタされたりエッ
チング材料によったり、ガスそのもの等から生成される
と思われる。 【００５７】そこで、酸化膜系エッチング（ＣＦ4 ／Ｃ
ＨＦ3 系）において、条件を変えてみた。その結果を図
１０に示す。図１０（ａ）はｔｏｔａｌ圧力が１．７to
rr時の特性図、図１０（ｂ）はｔｏｔａｌ圧力が１．０
torr時の特性図である。 【００５８】図１０（ａ）の条件で、デポジション性の
ガスＣＨＦ3 をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローティング効果）がきわめて大きくな
り、使用できない事がわかる。 【００５９】本発明者は、実験を重ねた結果、ローティ
ング効果をおさえるため、徐々に圧力を下げていくと、
１torr以下になるとローティング効果がかなり抑制さ
れ、かつデポジション性のガスＣＨＦ3 をゼロにし、Ｃ
Ｆ4 のみによるエッチングが有効であることを見出し
た。 【００６０】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
このような構造体を形成するのは難しく、構造として、
画素電極と同等の周辺領域の空き電極とその形状を表示
領域の周辺部まで設けることが有効であることがわかっ
た。 【００６１】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一性が高くなるだけでな
く、液晶の注入時のムラもへり、高品位の画質が歩留り
よくできる効果が得られた。 【００６２】次に、本実施形態の反射型液晶パネルを組
み込む光学システムについて、図１１を用いて説明す
る。図１１において、３７１はハロゲンランプ等の光
源、３７２は光源像をしぼり込む集光レンズ、３７３，
３７５は平面状の凸型フレネルレンズ、３７４はＲ，
Ｇ，Ｂに分解する色分解光学素子で、ダイクロイックミ
ラー、回折格子等が有効である。 【００６３】また、３７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図１１の構
成では、１色のパネルのみ記載されているが、色分解光
学素子３７４からしぼり部３７９の間は３色それぞれに
分離されており、３板パネルが配置されている。又、反
射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、３７９に示すしぼ
り部を透過しスクリーン上に投射される。 【００６４】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。 【００６５】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。 【００６６】上記液晶パネル以外の周辺電気回路につい
て、図１２を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄsub １５ピン端子を有し、デコーダ３９３からのビデ
オ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄコ
ンバータ４５１でディジタル信号に変換される。 【００６７】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。 【００６８】メインボード４５３の出力はパラレル／シ
リアル変換され、ノイズの影響を受けにくい形態でヘッ
ドボード４５４に充られる。このヘッドボード４５４
で、再度シリアル／パラレル変換後、Ｂ，Ｇ，Ｒ色の液
晶パネル４５５，４５６，４５７へ信号を書き込む。４
５２はリモコン操作パネルで、コンピュータ画面も、Ｔ
Ｖと同様の感覚で、簡単操作可能となっている。また、
液晶パネル４５５，４５６，４５７の夫々は、各色の色
フィルタを備えた同一の液晶装置構成であり、その水平
・垂直走査回路は第１〜第５実施形態で説明したものを
適用する。各液晶装置は以上の説明のように、必ずしも
高解像度がない画像も処理により高品位画像化になるた
め、本実施形態では、きわめてきれいな画像表示が可能
である。 【００６９】本発明においては、液晶装置の画素電極を
ケミカルメカニカルポリッシング（ＣＭＰ：Chemical M
echanical Polishing）を用いて研磨することも可能で
ある。ケミカルメカニカルポリッシングを用いると画素
電極が極めて平坦（鏡面）に仕上がるので都合が良い。
本発明においては、先に本出願人が出願した特願平８−
１７８７１１号に開示した技術を適用することができ
る。特願平８−１７８７１１号出願は、以下の不都合に
鑑みてなされたものである。即ち、液晶画素の画素電極
に光が入射すると、表面の凹凸によって入射光が四方八
方に散乱され、光の反射効率が非常に小さくなる。この
表面凹凸は液晶実装工程の配向膜ラビング工程におい
て、配向不良の原因となる。その結果、液晶の配向不良
を引き起こし、コントラストの低下により表示画像の画
質が悪化する。 【００７０】また、各画素電極間の溝の部分はラビング
されないため、液晶配向不良の原因になると同時に、表
面凹凸と相俟って、画素電極間の横方向電界を発生し、
輝線の原因となる。この輝線の発生は、表示画像のコン
トラストを悪化させる。 【００７１】上記の出願は、ケミカルメカニカルポリッ
シング(Chemical Mechanical Polishing）により、画素
電極表面を研磨するというものでこれによると該画素電
極表面が鏡面状に平滑に形成されると同時に、全画素電
極表面を同一平面に形成することができる。さらに、絶
縁層を形成した上に画素電極層を形成、或いは、ホール
を形成した画素電極層上に絶縁層を成膜し、上記研磨工
程を行なうことにより、画素電極間が絶縁層により良好
に埋められ、完全に凹凸がなくなる。よって、該凹凸に
よって生じた乱反射や配向不良が防止され、高画質な画
像表示が可能となる。 【００７２】図１３及び図１４を用いてこの技術につい
て説明する。図１３及び図１４は、反射型の液晶装置に
適用されるアクティブマトリクス基板の画素部を示して
いるが、画素部形成工程と同時に、画素部のスイッチン
グトランジスタを駆動するためのシフトレジスタ等周辺
駆動回路も同一基板上に形成することができる。 【００７３】以下、順を追って製造プロセスについて説
明する。 【００７４】不純物濃度が１０15ｃｍ-3以下であるｎ形
シリコン半導体基板２０１を部分熱酸化し、ＬＯＣＯＳ
２０２を形成し、該ＬＯＣＯＳ２０２をマスクとしてボ
ロンをドーズ量１０12ｃｍ-2程度イオン注入し、不純物
濃度１０16ｃｍ-3程度のｐ形不純物領域であるＰＷＬ２
０３を形成する。この基板２０１を再度熱酸化し、酸化
膜厚１０００オングストローム以下のゲート酸化膜２０
４を形成する（図１３（ａ））。 【００７５】リンを１０20ｃｍ-3程度ドープしたｎ形ポ
リシリコンからなるゲート電極２０５を形成した後、基
板２０１全面にリンをドーズ量１０12ｃｍ-2程度イオン
注入し、不純物濃度１０16ｃｍ-3程度のｎ形不純物領域
であるＮＬＤ２０６を形成し、引き続き、パターニング
されたフォトレジストをマスクとして、リンをドーズ量
１０15ｃｍ-2程度イオン注入し、不純物濃度１０19ｃｍ
-3程度のソース、ドレイン領域２０７，２０７′を形成
する（図１３（ｂ））。 【００７６】基板２０１全面に層間膜であるＰＳＧ２０
８を形成する。このＰＳＧ２０８はＮＳＧ（Nondope Si
licate Glass）／ＢＰＳＧ（Boro-Phospho-Silicate Gl
ass)や、ＴＥＯＳ（Tetraetoxy-Silane)で代替すること
も可能である。ソース、ドレイン領域２０７，２０７′
の直上のＰＳＧ２０８にコンタクトホールをパターニン
グし、スパッタリングによりＡｌを蒸着した後パターニ
ングし、Ａｌ電極２０９を形成する（図１３（ｃ））。
このＡｌ電極２０９と、ソース、ドレイン領域２０７，
２０７′とのオーミックコンタクト特性を向上させるた
めに、Ｔｉ／ＴｉＮ等のバリアメタルを、Ａｌ電極２０
９とソース、ドレイン領域２０７，２０７′との間に形
成するのが望ましい。 【００７７】基板２０１全面にプラズマＳｉＮ２１０を
３０００オングストローム程度、続いてＰＳＧ２１１を
１００００オングストローム程度成膜する（図１３
（ｄ））。 【００７８】プラズマＳｉＮ２１０をドライエッチング
ストッパー層として、ＰＳＧ２１１を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
２０７′にコンタクトしているＡｌ電極２０９直上にス
ルーホール２１２をドライエッチングによりパターニン
グする（図１３（ｅ））。 【００７９】基板２０１上にスパッタリング、或いはＥ
Ｂ(Electron Beam、電子線）蒸着により、画素電極２１
３を１００００オングストローム以上成膜する（図１４
（ｆ））。この画素電極２１３としては、Ａｌ，Ｔｉ，
Ｔａ，Ｗ等の金属膜、或いはこれら金属の化合物膜を用
いる。 【００８０】画素電極２１３の表面をＣＭＰにより研磨
する（図１４（ｇ））。研磨量はＰＳＧ２１１厚を１０
０００オングストローム、画素電極厚をｘオングストロ
ームとした場合、ｘオングストローム以上、ｘ＋１００
００オングストローム未満である。 【００８１】上記の工程により形成されたアクティブマ
トリクス基板はその表面にさらに配向膜２１５を形成
し、その表面にラビング処理等配向処理を施し、スペー
サ（不図示）を介して対向基板と貼り合わせ、その間隙
に液晶２１４を注入して液晶素子とする（図１４
（ｈ））。本実施形態においては、対向基板は透明基板
２２０上にカラーフィルター２２１、ブラックマトリク
ス２２２、ＩＴＯ等からなる共通電極２２３、及び配向
膜２１５′から構成されている。 【００８２】本実施形態のアクティブマトリクス基板
は、図１４（ｈ）から明らかなように、画素電極２１３
表面が平滑であり、且つ、隣接する画素電極間間隙に絶
縁層が埋め込まれているため、その上に形成される配向
膜２１５表面も平滑で凹凸がない。よって、この技術を
適用すると画素電極上の凹凸によって生じていた、入射
光の散乱により光利用効率の低下、ラビング不良による
コントラストの低下、画素電極間の段差による横方向電
界による輝線の発生が防止され、表示画像の品質向上が
図れる。 【００８３】［第５の実施形態］本発明の第５の実施形
態について、図１５を用いて詳細に説明する。図１５に
示した例は、図１に示した例に類似する形態であるが、
図１に示したものとの最も大きな違いは、Ｄ／Ａコンバ
ータ１２と信号転送スイッチ１７との間にＤ／Ａコンバ
ータ１２の出力を切り替える手段５３（スイッチ）が設
けられていることである。なお、ここで、バッファアン
プ１４は、必ずしも設けなくとも良い。図１５におい
て、図１に示されるのと同一の部位には同じ番号を付し
たので各部についての詳しい説明は省略する。 【００８４】図１５に示した例においては、ディジタル
映像信号は水平走査回路２の出力に同期して、一旦デー
タラッチ回路８に記憶される。次いでこのディジタル信
号はＤ／Ａコンバータ１２によってアナログ信号に変換
された後、アナログ信号はＤ／Ａコンバータ１２の出力
を切り替える手段５３によって、出力先を２つの転送ス
イッチ群１７にふり分けられる。さらに転送スイッチ選
択手段１６によって転送スイッチ１７を選択的にオン状
態とし、転送スイッチ１７を介して垂直信号線５２にア
ナログ映像信号が供給される。そして垂直走査回路１８
によって所定の走査線５１を選択することで、画素へ映
像信号を書き込む。これにより画像表示が可能となる。 【００８５】一般にＤ／Ａコンバータ１２やバッファア
ンプ１４の特性は個体毎に特性が少なからず異なる。す
ると同じＤ／Ａコンバータ１２から映像信号を書き込む
画素ブロック毎、例えば図１に示した例では４画素毎
に、輝度差を生じる可能性がある。そこで本実施形態で
は、Ｄ／Ａコンバータ１２の出力を切り替える手段５３
を用いて、同一画素が必ずしも同じＤ／Ａコンバータ１
２によって書き込まれないようにした。こうすることに
よって画素ブロック毎、本実施形態では４画素毎の輝度
差を小さくでき、更に高品位の表示が可能になる。 【００８６】次いで図１６に示した例について説明す
る。図１６と図１５との違いは、図１６においては、デ
ィジタルの映像信号を複数に分割して入力する構成にな
っている点、及び映像信号を切り替える（マルチプレッ
クス）手段５５を有している点である。図１６に示した
例においては、Ｄ／Ａコンバータの出力を切り替えたと
きに、映像信号が所定の表示画素に書き込まれなくなる
のを防ぐために、映像信号をマルチプレックス回路５５
によって入れ替えて所望の画素に書き込めるようにして
いる。 【００８７】図１５及び図１６に示した例においては、
Ｄ／Ａコンバータに特性のばらつきがある場合であって
も極めて高品位な画像を表示できる。 【００８８】［第６の実施形態］本発明の第６の実施形
態について、図１７を用いて詳細に説明する。図１７に
示した例は、図１に示した例に類似するものであるが、
図１に示したものと最も大きな違いは、Ｄ／Ａコンバー
タ１２と信号転送スイッチ１７との間に、Ｄ／Ａコンバ
ータ１２の出力を昇圧する昇圧回路６０が設けられてい
る点である。図１７においても、図１に示されるのと同
一の部位には同じ番号を付しているので各部についての
詳しい説明は省略する。 【００８９】図１７に示した例においては、ディジタル
映像信号は水平走査回路２の出力に同期して、一旦デー
タラッチ回路８に記憶される。次いでこのディジタル信
号はＤ／Ａコンバータ１２によってアナログ信号に変換
された後、昇圧回路６０によって所定の振幅に変化させ
られる。さらに転送スイッチ選択手段１６によって転送
スイッチ１７を選択的し、転送スイッチ１７を介して垂
直信号線５２にアナログ映像信号を転送する。このとき
垂直走査回路１８によって所定の走査線５１を選択する
ことで画素へ映像信号を書き込む。これにより画像表示
が可能となる。 【００９０】液晶表示装置では、液晶の劣化を防ぐため
に極性反転駆動を行うのが一般的である。この結果、結
晶に印加される電圧の振幅は液晶材料にもよるが、１０
Ｖ程度以上と非常に高くなる。本実施形態においてはＤ
／Ａコンバータ１２の出力は昇圧回路６０によって昇圧
されるため、Ｄ／Ａコンバータ１２部分の電源電圧を小
さくでき、この部分で省電力化がはかれる。 【００９１】図１８及び図１９は、図１７に示す昇圧回
路６０の例を示す等価回路図である。ここに示した例で
は、昇圧回路はＤ／Ａコンバータ１２からの入力部が容
量５８の容量結合でクランプ型のアンプ５７になってお
り、クランプレベルをスイッチ５６で切り換えて任意に
設定できるようになっている。図１８はクランプ型のア
ンプ５７のゲイン１の場合、図１９は抵抗分割でアンプ
５７のゲインを設定できる形式である。概念的には図２
０に示したようになる。Ｄ／Ａコンバータの出力は反転
周期毎にビット反転させると図２０（Ａ）のような出力
になっている。しかし液晶に印加される信号は、対向電
極の電圧を中心に反転する必要がある。そこで、反転周
期に従ってＶclmpを図２０（Ｂ）のように変化させ、Ｄ
／Ａコンバータ１２からの読み出しの前に、図２０
（Ｃ）のようにφclmpをオン状態として、アンプ５７の
基準となる電圧を変化させる。そうすることによって、
出力信号は図２０（Ｄ）のようになる。従ってＤ／Ａコ
ンバータ１２の電源電圧を大きくすることなく、反転駆
動が可能となる。ここに示した形態を採用するとＤ／Ａ
コンバータ１２の低電圧化が図れる。 【００９２】［第７実施形態］本発明の第７の実施形態
について、図面を参照しつつ説明する。ここでは、Ｄ／
Ａコンバータの構成を工夫した例について説明する。 【００９３】図２１は、本実施形態のＤ／Ａコンバータ
の等価回路図である。図２１においては、映像信号が４
ビットの場合を示している。本実施形態では、抵抗分割
によって５ケの基準電圧群を２種類作る回路と、極性反
転信号によって前記２種類の基準電圧群のうち１つを選
択する手段と、上位２ビットをデコードして５ケの基準
電圧のうち所定の２ケを選択する回路と、前記２ケの基
準電圧の間を抵抗で分割する回路と、下位２ビットをデ
コードして前記抵抗で分割した電圧のうち１つを選択す
る手段を有している。なお前記基準電圧群を２種類作る
回路は、図では基準電圧Ｖref １〜４の４つを入力して
いるが、必ずしも基準電圧Ｖref ３，４は入力する必要
はない（但し、中心の抵抗２ケがないときは必ず必
要）。 【００９４】液晶表示装置では液晶材料の劣化を防ぐた
めに反転駆動を行うのが一般的である。本実施形態で
は、Ｄ／Ａコンバータの基準電圧群を正転用と反転用の
２種類を発生させ、これを反転周期毎に切り替えること
によって反転駆動を可能としている。つまりＩＮＶパル
スを入力することによりスイッチを切り替え、基準電圧
を変化させる。このとき、抵抗分割の比は、液晶の電圧
−輝度特性を考慮し、設計者が任意に設定できる。出力
されるアナログ信号は、正転（ＩＮＶ＝ｈｉｇｈ）のと
き基準電圧Ｖref ４〜Ｖref ２、反転（ＩＮＶ＝ｌｏ
ｗ）のとき基準電圧Ｖref １〜Ｖref ３のダイナミック
レンジとなる。ここで正転（ＩＮＶ＝ｈｉｇｈ）のとき
を考えると、まず５ケの基準電圧はＶref ４〜Ｖref ２
を抵抗で分割した電圧になる。映像信号の上位２ビット
をデコードした信号によって、隣接する基準電圧４組の
うち１組が選択される。さらに前記１組の基準電圧を抵
抗分割してつくる４つの電圧のうちの１つが、映像信号
の下位２ビットをデコードした信号によって選択され
る。以上によりディジタル−アナログ変換が可能であ
る。本実施形態のＤ／Ａコンバータのディジタル−アナ
ログ変換特性は図２２のように、入力のデジタルデータ
に対してアナログ信号の出力は反転信号と非反転信号の
関係となる。 【００９５】ところで半導体集積回路において抵抗素子
を構成する際、図２３に示すような第１導電型のウエル
中に形成した第２導電型の拡散層を用いるのが一般的で
ある。このｐｎ接合に印加される逆バイアスによって、
接合部には空乏層が広がる。結果的にバイアス状態によ
って空乏層幅が変化するため、抵抗値がバイアス依存を
持つことになる。本実施形態の場合、上位ビット即ち基
準電圧部のための抵抗素子は、図２３（Ａ）に示される
ような高濃度（望ましくは１０19ｃｍ-3以上）の拡散層
によって形成し、下位ビットのための抵抗素子、は図２
３（Ｂ）に示されるような低濃度の拡散層によって形成
することができる。一般的に空乏層幅は不純物濃度の逆
数の１／２乗に比例するので、上位ビットではバイアス
依存の少ない高精度の抵抗素子を用い、下位ビットには
バイアス依存はあっても小面積で高抵抗の素子を用いて
いる事になる。下位ビットでは、各抵抗でのバイアスは
大きくは異ならないので、抵抗値も大きくは異ならな
い。このため、低濃度の拡散層を用いた方が、小面積で
抵抗素子を構成できるため有利になる。一方上位ビット
では各抵抗素子のバイアス状態は、各々大きく異なるた
め、バイアス依存の少ない抵抗素子を用いる必要かあ
る。 【００９６】本実施形態のＤ／Ａコンバータによれば、
Ｄ／Ａコンバータの単調性が保証され、精度アップと回
路面積縮小が図れる。 【００９７】［第８の実施形態］本発明の第８の実施形
態について図面を参照しつつ説明する。本実施形態に採
用されるＤ／Ａコンバータに適用可能なバッファ回路を
工夫した形態について説明する。図２４にバッファ回路
の構成を示す。このバッファ回路は２つの出力レンジの
違ったバッファ回路２４３，２４４、切り替えスイッ
チ、バイアス回路から構成されている。 【００９８】バッファ回路２４３，２４４では、一般的
に電源電圧範囲（ＶＳＳ〜ＶＤＤ）の全レンジにわたる
出力レンジを得ることはできない。図２５は図２４の具
体的回路図であり、バッファ回路２４３では入力電圧が
電源電圧ＶＤＤに近づくにつれて、ｐ型トランジスタ２
６０，２６１のＤ−Ｓ間電圧が小さくなり動作が線形領
域に入る。この結果、トランジスタ２６０，２６１から
供給される電流は次第に小さくなるため、最大動作周波
数が次第に下がりはじめ、ついには出力可能な電圧の上
限に達する。一方ＶＳＳに近いレベルの入力に対して
は、上記した制限はなく、ＶＳＳ側にはより近い電圧出
力が可能である。従ってバッファ回路２４３は低電圧側
により広い出力レンジを持っている事になる。一方バッ
ファ回路２４４では、入力電圧がＶＳＳに近づくにつれ
てｎ型トランジスタ２６７，２６８が線形領域に入る。
このためバッファ回路２４３とは逆にバッファ回路２４
４は高電圧側（ＶＤＤ）により広い出力レンジを持つこ
とになる。 【００９９】液晶装置では液晶の劣化を防ぐために交流
駆動をするのが一般的である。そこで本実施形態では、
正転時と反転時で、出力レンジの異なる２つのバッファ
回路２４３，２４４を選択的に切り替え動作させる構成
をとることにより、低い電源電圧で、実質的により広い
出力レンジを得ることができる。 【０１００】さらに詳しく図２５を用いて説明する。２
４０に入力された任意の電圧は、反転信号入力端子２４
０に入力された反転信号、及び反転信号入力端子２４０
に入力された反転信号を反転する回路２４１から出力さ
れた信号とによって選択された切り替えスイッチ２５１
〜２５４から選択されるバッファ回路から出力される。
ここで、切り替えスイッチ２５１，２５２，２５５，２
５６がＰ型トランジスタ、切り替えスイッチ２５３，２
５４，２５７，２５８がＮ型トランジスタである。反転
信号入力端子２４０に入力された反転信号がＨｉｇｈの
時、切り替えスイッチ２５２，２５３，２５５，２５
６，２４７は導通し、切り替えスイッチ２５１，２５
４，２５７，２５８，２４６は非導通となる。この状態
になることにより、２４４のバッファ回路が出力し、２
４３のバッファ回路はトランジスタ２６０，２６１，２
６２，２６３，２６４のゲートがオフレベルに固定され
ており完全にシャットダウンされる。 【０１０１】このように構成することにより、任意の入
力電圧値によって、所望のバッファ回路を選択できる。
したがって、より広い出力レンジを得ることが出来る。
さらに、動作していないバッファ回路には電流が流れな
いので、消費電流の増加が妨げる。 【０１０２】［第９実施形態］ここでは、本発明の液晶
装置（パネル）にマイクロレンズを設けた所謂単板式の
フルカラー表示装置について説明する。 【０１０３】本出願人は、従来のマイクロレンズ付表示
パネルを用いた投写型表示装置においてはＲ．Ｇ．Ｂの
モザイク構造が目立ち、表示画像の品位が著しく低下す
るという点を解決するものとして、特願平９−９２６４
６号において、新規な表示パネルを提案した。特願平９
−７２６４６で提案した表示パネルは、第１，第２，第
３の色画素の３つの色画素のうちの第１，第２の色画素
の組み合わせを第１方向に、該第１，第３の色画素の組
み合わせを該第１方向と異なる第２方向に該第１の色画
素を共有するように配置した画素ユニットを基板上に所
定のピッチで２次元的に配列した画素ユニットアレイ
と、該第１方向と第２方向の２つの色画素のピッチを１
ピッチとするマイクロレンズを複数個、該基板上の画素
ユニットアレイ上に２次元的に配列したマイクロレンズ
アレイとを有している表示パネルである。 【０１０４】ここでは、特願平９−７２６４６号におい
て提案された表示パネルを、本発明の液晶装置及び表示
装置に適用した例について説明する。 【０１０５】図２６に本発明の液晶表示装置を用いた前
面及び背面投写型液晶表示装置光学系の構成図を示す。
本図はその上面図を表す図２６（ａ）、正面図を表す図
２６（ｂ）、側面図を表す図２６（ｃ）から成ってい
る。同図において、１３０１はマイクロレンズ付の液晶
装置を用いた表示パネル（液晶パネル）で表示した画像
情報をスクリーンに投射する投影レンズ、１３０２はマ
イクロレンズ付液晶パネル、１３０３は例えばＳ偏光を
透過し、Ｐ偏光を反射する偏光ビームスプリッター（Ｐ
ＢＳ）、１３４０はＲ（赤色光）反射ダイクロイックミ
ラー、１３４１はＢ／Ｇ（青色＆緑色光）反射ダイクロ
イックミラー、１３４２はＢ（青色光）反射ダイクロイ
ックミラー、１３４３は全色光を反射する高反射ミラ
ー、１３５０はフレネルレンズ、１３５１は凸レンズ
（正レンズ）、１３０６はロッド型インテグレーター、
１３０７は楕円リフレクター、１３０８はメタルハライ
ド、ＵＨＰ等のアークランプである。 【０１０６】ここで、Ｒ（赤色光）反射ダイクロイック
ミラー１３４０、Ｂ／Ｇ（青色＆緑色光）反射ダイクロ
イックミラー１３４１、Ｂ（青色光）反射ダイクロイッ
クミラー１３４２はそれぞれ図２７に示したような分光
反射特性を有している。そしてこれらのダイクロイック
ミラーは高反射ミラー１３４３とともに、図２８の斜視
図に示したように３次元的に配置されており、後述する
ように白色照明光をＲＧＢに色分解するとともに、液晶
パネル１３０２に対して各原色光が、３次元的に異なる
方向から該液晶パネル１３０２を照明するようにしてい
る。 【０１０７】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図２６（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。 【０１０８】このＢ反射ダイクロイックミラー１３４２
ではＢ光（青色光）のみが反射され、ｚ軸−方向つまり
下側（図２６（ｂ）の正面図基準）にｚ軸に対して所定
の角度でＲ反射ダイクロイックミラー１３４０に向か
う。一方Ｂ光以外の色光（Ｒ／Ｇ光）はこのＢ反射ダイ
クロイックミラー１３４２を通過し、高反射ミラー１３
４３により直角にｚ軸−方向（下側）に反射され、やは
りＲ反射ダイクロイックミラー１３４０に向かう。 【０１０９】ここで、Ｂ反射ダイクロイックミラー１３
４２と高反射ミラー１３４３は共に図２６（ａ）の正面
図を基にして言えば、インテグレーター１３０６からの
光束（ｘ軸−方向）をｚ軸−方向（下側）に反射するよ
うに配置しており、高反射ミラー１３４３はｙ軸方向を
回転軸にｘ−ｙ平面に対して丁度４５°の傾きとなって
いる。それに対してＢ反射ダイクロイックミラー１３４
２はやはりｙ軸方向を回転軸にｘ−ｙ平面に対して、こ
の４５°よりも浅い角度に設定されている。 【０１１０】従って、高反射ミラー１３４３で反射され
たＲ／Ｇ光はｚ軸−方向に直角に反射されるのに対し
て、Ｂ反射ダイクロイックミラー１３４２で反射された
Ｂ光はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で
下方向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル
１３０２上の照明範囲を一致させるため、各色光の主光
線は液晶パネル１３０２上で交差するように、高反射ミ
ラー１３４３とＢ反射ダイクロイックミラー１３４２の
シフト量およびチルト量が選択されている。 【０１１１】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。 【０１１２】従って、これらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。 【０１１３】このうちＢ光は、前述したように（図２６
（ａ）、図２６（ｂ）参照）、ｘ軸に対して所定の角度
（ｘ−ｚ面内チルト）で進行しているため、Ｂ／Ｇ反射
ダイクロイックミラー１３４１による反射後は、ｙ軸に
対して所定の角度（ｘ−ｙ面内チルト）を維持し、その
角度を入射角（ｘ−ｙ面方向）として該液晶パネル１３
０２を照明する。 【０１１４】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。 【０１１５】また、Ｒ光については、前述のようにＢ／
Ｇ反射ダイクロイックミラー１３４１の手前に配置され
たＲ反射ダイクロイックミラー１３４０によりＲ反射ダ
イクロイックミラー１３４０にてｙ軸＋方向に反射され
るが、図２６（ｃ）（側面図）に示したようにｙ軸に対
して所定の角度（ｙ−ｚ面内チルト）でｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、該液晶パ
ネル１３０２をこのｙ軸に対する角度を入射角（ｙ−ｚ
面方向）として照明する。 【０１１６】また、前述と同様にＲＧＢ各色光の液晶パ
ネル１３０２上の照明範囲を一致させるため、各色光の
主光線は液晶パネル１３０２上で交差するように、Ｂ／
Ｇ反射ダイクロイックミラー１３４１とＲ反射ダイクロ
イックミラー１３４０のシフト量およびチルト量が選択
されている。 【０１１７】さらに、図２７（ａ）に示したようにＢ反
射ダイクロイックミラー１３４１のカット波長は４８０
ｎｍ、図２７（ｂ）に示したようにＢ／Ｇ反射ダイクロ
イックミラー１３４１のカット波長は５７０ｎｍ、図２
７（ｃ）に示したようにＲ反射ダイクロイックミラー１
３４０のカット波長は６００ｎｍであるから、不要な橙
色光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過
して捨てられる。これにより最適な色バランスを得るこ
とができる。 【０１１８】そして後述するように液晶パネル１３０２
にて各Ｒ，Ｇ，Ｂ光は反射＆偏光変調され、ＰＢＳ１３
０３に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにて
ｘ軸＋方向に反射する光束が画像光となり、投影レンズ
１３０１を通じて、スクリーン（不図示）に拡大投影さ
れる。 【０１１９】ところで、該液晶パネル１３０２を照明す
る各Ｒ，Ｇ，Ｂ光は入射角が異なるため、そこから反射
されてくる各ＲＧＢ光もその出射角を異にしているが、
投影レンズ１３０１としてはこれらを全て取り込むに十
分な大きさのレンズ径及び開口のものを用いている。た
だし、投影レンズ１３０１に入射する光束の傾きは、各
色光がマイクロレンズを２回通過することにより平行化
され、液晶パネル１３０２への入射光の傾きを維持して
いる。 【０１２０】ところが図３８に示したように従来例の透
過型では、液晶パネルを出射した光束はマイクロレンズ
の集光作用分も加わってより大きく広がってしまうの
で、この光束を取り込むための投影レンズはさらに大き
な開口数が求められ、大型で高価なレンズとなってい
た。 【０１２１】図３８において、１３１６は複数のマイク
ロレンズ１３１６ａを所定のピッチで配列したマイクロ
レンズアレイ、１３１７は印加された電界強度により配
向を変化する液晶層、１３１８はＲ（赤色），Ｇ（緑
色），Ｂ（青色）の各画素である。赤、緑、青色の各色
の照明光Ｒ，Ｇ，Ｂをそれぞれ異なる角度から液晶パネ
ルＬＰに当て、マイクロレンズ１３１６ａの集光作用に
より各色光がそれぞれ異なる色画素１３１８に入射する
ようにしている。これによって、カラーフィルターを不
要とすると共に、高い光利用率を可能にした表示パネル
を構成している。このような表示パネルを用いた投写型
表示装置は単板液晶パネルにても明るいフルカラー映像
を投写表示することができるようになっている。 【０１２２】しかしながら、このようなマイクロレンズ
付の表示パネルを用いた投写型表示装置では、その投写
表示画像のＲ，Ｇ，Ｂの各色画素１３１８がスクリーン
上に拡大投影されたものになる。このため、図３９に示
したように、Ｒ，Ｇ，Ｂのモザイク構造が目立ってしま
い、これが表示画像の品位を著しく低下してしまうとい
う欠点を有していたのである。 【０１２３】これに対して、本実施形態では液晶パネル
１３０２からの光束の広がりはこのように比較的小さく
なるので、より小さな開口数の投影レンズでもスクリー
ン上で十分に明るい投影画像を得ることができ、より小
型な安価な投影レンズを用いることが可能になる。且
つ、Ｒ，Ｇ，Ｂのモザイク構造が目立つのが抑えられる
のである。すなわち、図３９に示す縦方向に同一色が並
ぶストライプタイプの表示方式の例を本実施形態に用い
ることも可能であるが、後述するマイクロレンズを用い
た液晶パネルの場合は好ましくない。 【０１２４】次に、ここで用いる本発明液晶パネル１３
０２について説明する。図２９に該液晶パネル１３０２
の拡大断面模式図（図２１のｙ−ｚ面に対応）を示す。
図２９は、本実施形態に係わる液晶パネル１３０２の特
徴部である水平方向回路については、他の実施形態で詳
しく説明したので、ここでは不図示としている。図２９
において、１３２１はマイクロレンズ基板（ガラス基
板）、１３２２はマイクロレンズ、１３２３はシートガ
ラス、１３２４は透明対向電極、１３２５は液晶層、１
３２６は画素電極、１３２７はアクティブマトリックス
駆動回路部、１３２８はシリコン半導体基板である。マ
イクロレンズ１３２２はいわゆるイオン交換法によりガ
ラス基板（アルカリ系ガラス）１３２１の表面上に形成
されており、画素電極１３２６のピッチの倍のピッチで
２次元的アレイ構造を有し、これによりマイクロレンズ
アレイを成している。また、１２５２は周辺シール部で
ある。ここで、本実施形態では、Ｒ，Ｇ，Ｂ画素が、１
パネルに集約されており、１画素のサイズは小さくな
る。従って、開口率を上げることの重要性が大きく、集
光された光の範囲には、反射電極が存在していなければ
ならず、第１〜第５の実施形態で説明した構成が重要と
なる。 【０１２５】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。画素電極１３２６はＡｌ（アルミ）から成
り、反射鏡を兼ねており、表面性を良くして反射率を向
上させるため、パターニング後の最終工程で前述したい
わゆるＣＭＰ処理を施している。 【０１２６】アクティブマトリックス駆動回路部１３２
７はシリコン半導体基板１３２８上に設けられている。
ここで、ドライバーとして水平方向回路と垂直方向回路
を含むアクティブマトリックス駆動回路１３２７はＲ，
Ｇ，Ｂの各原色映像信号を所定の各Ｒ，Ｇ，Ｂ画素に書
き込むように構成されており、該各画素電極１３２６は
カラーフィルターは有さないものの、前記アクティブマ
トリックス駆動回路１３２７にて書き込まれる原色映像
信号により各Ｒ，Ｇ，Ｂ画素として区別され、後述する
所定のＲ，Ｇ，Ｂ画素配列を形成している。 【０１２７】ここで、液晶パネル１３０２に対して照明
するＧ光について説明する。前述したようにＧ光はＰＢ
Ｓ１３０３により偏光化されたのち該液晶パネル１３０
２に対して垂直に入射する。この光線のうち１つのマイ
クロレンズ１３２２ａに入射する光線例を図中の矢印Ｇ
（ｉｎ／ｏｕｔ）に示す。 【０１２８】ここに図示されたように該Ｇ光線はマイク
ロレンズ１３２２により集光され、Ｇ画素電極１３２６
ｇ上を照明する。そしてＡｌより成る該画素電極１３２
６ｇにより反射され、再び同じマイクロレンズ１３２２
ａを通じてパネル外に出射していく。このように液晶層
１３２５を往復通過する際、該Ｇ光線（偏光）は画素電
極１３２６ｇに印加される信号電圧により対向電極１３
２４との間に形成される電界による液晶の動作により変
調を受けて、該液晶パネルを出射し、ＰＢＳ１３０３に
戻る。ここで、その変調度合いによりＰＢＳ面１３０３
ａにて反射され、投影レンズ１３０１に向かう光量が変
化し、各画素のいわゆる濃淡階調表示がなされることに
なる。 【０１２９】一方、上述したように図２９中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。 【０１３０】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。 【０１３１】ところで、図２９の描写ではＧ画素電極１
３２６ｇ上とＲ画素電極１３２６ｒ上の各Ｇ光とＲ光の
色光が１部重なり干渉しているようになっているが、こ
れは模式的に液晶層１３２５の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。 【０１３２】次に、図３０に本実施形態での色分解及び
色合成の原理説明図を示す。ここで、図３０（Ａ）は液
晶パネル１３０２の上面模式図、図３０（Ｂ）、図３０
（Ｃ）はそれぞれ該液晶パネル上面模式図に対するＡ−
Ａ′（ｘ方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模
式図である。ここで、マイクロレンズ１３２２は、図３
０（Ａ）の一点鎖線に示すように、Ｇ光を中心として両
隣接する２色画素の半分ずつに対して１個が対応してい
る。 【０１３３】このうち図３０（Ｃ）はｙ−ｚ断面を表す
上記図２９に対応するものであり、各マイクロレンズ１
３２２に入射するＧ光とＲ光の入出射の様子を表してい
る。これから判るように各Ｇ画素電極は各マイクロレン
ズの中心の真下に配置され、各Ｒ画素電極は各マイクロ
レンズ間境界の真下に配置されている。従ってＲ光の入
射角はそのｔａｎθが画素ピッチ（Ｂ＆Ｒ画素）とマイ
クロレンズ１３２２・画素電極１３２６間距離の比に等
しくなるように設定するのが好ましい。 【０１３４】一方、図３０（Ｂ）は該液晶パネル１３０
２のｘ−ｙ断面を表す図２９に対応するものである。こ
のｘ−ｙ断面については、第３の色画素としてのＢ画素
電極とＧ画素電極とが図３０（Ｃ）と同様に交互に配置
されており、やはり各Ｇ画素電極は各マイクロレンズ１
３２２の中心の真下に配置され、第３の色画素としての
各Ｂ画素電極は各マイクロレンズ１３２２間の境界の真
下に配置されている。 【０１３５】ところで該液晶パネル１３２２を照明する
Ｂ光については、前述したようにＰＢＳ１３０３による
偏光化後、図２８中断面（ｘ−ｙ面）の斜め方向から入
射してくるため、Ｒ光の場合と全く同様に、各マイクロ
レンズ１３２２から入射したＢ光線は、図示したように
Ｂ画素電極１３２６ｂにより反射され、入射したマイク
ロレンズ１３２２に対して、ｘ方向に隣り合うマイクロ
レンズ１３２２から出射する。Ｂ画素電極１３２６ｂ上
の液晶による変調や液晶パネルからのＢ出射光の投影に
ついては、前述のＧ光およびＲ光と同様である。 【０１３６】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。 【０１３７】ところで、本実施形態の液晶パネルでは以
上述べたように各Ｒ，Ｇ，Ｂ画素の並びがｚ方向に対し
てはＲＧＲＧＲＧ…の並びに、ｘ方向に対してはＢＧＢ
ＧＢＧ…の並びとなっているが、図３０（Ａ）はその平
面的な並びを示している。このように各画素サイズは縦
横共にマイクロレンズの約半分になっており、画素ピッ
チはｘ−ｚ両方向ともにマイクロレンズのそれの半分に
なっている。また、Ｇ画素は平面的にもマイクロレンズ
中心の真下に位置し、Ｒ画素はｚ方向のＧ画素間かつマ
イクロレンズ境界に位置し、Ｂ画素はｘ方向のＧ画素間
かつマイクロレンズ境界に位置している。また、１つの
マイクロレンズ単位の形状は矩形（画素の２倍サイズ）
となっている。 【０１３８】図３１に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子１３２９は１つの絵素を構
成するＲ，Ｇ，Ｂ画素のまとまりを示している。尚、画
素ユニットを基板上に２次元的に所定のピッチで配列し
て、画素ユニットアレイを構成している。つまり、図２
９のアクティブマトリックス駆動回路部１３２７により
各Ｒ，Ｇ，Ｂ画素が駆動される際、破線格子１３２９で
示されるＲ，Ｇ，Ｂ画素ユニットは同一画素位置に対応
したＲ，Ｇ，Ｂ映像信号にて駆動される。 【０１３９】ここでＲ画素電極１３２６ｒ、Ｇ画素電極
１３２６ｇ、Ｂ画素電極１３２６ｂから成る１つの絵素
に注目してみると、まずＲ画素電極１３２６ｒは矢印ｒ
１で示されるようにマイクロレンズ１３２２ｂから前述
したように斜めに入射するＲ光で照明され、そのＲ反射
光は矢印ｒ−２で示すようにマイクロレンズ１３２２ａ
を通じて出射する。Ｂ画素電極１３２６ｂは矢印ｂ１で
示されるようにマイクロレンズ１３２２ｃから前述した
ように斜めに入射するＢ光で照明され、そのＢ反射光は
矢印ｂ２で示すようにやはりマイクロレンズ１３２２ａ
を通じて出射する。 【０１４０】また、Ｇ画素電極１３２６ｇは正面後面矢
印ｇ１２で示されるように、マイクロレンズ１３２２ａ
から前述したように垂直（紙面奥へ向かう方向）に入射
するＧ光で照明され、そのＧ反射光は同じマイクロレン
ズ１３２２ａを通じて垂直に（紙面手前に出てくる方
向）出射する。 【０１４１】このように、本液晶パネルにおいては、１
つの絵素を構成するＲ，Ｇ，Ｂ画素ユニットについて、
各原色照明光の入射照明位置は異なるものの、それらの
出射については、同じマイクロレンズ（この場合は１３
２２ａ）から行われる。そしてこのことはその他の全て
の絵素（Ｒ，Ｇ，Ｂ画素ユニット）についても成り立っ
ている。 【０１４２】従って、図３２には、本液晶パネル１３０
２からの全出射光をＰＢＳ１３０３および投影レンズ１
３０１を通じて、スクリーン１３０９に投写する概念図
を示している。図３２に示すように、液晶パネル１３０
２を用いて、液晶パネル１３０２内のマイクロレンズ１
３２２の位置又はその近傍がスクリーン１３０９上に結
像投影されるように光学調整すると、その投影画像は図
３４に示すようなマイクロレンズ１３２２の格子内に各
絵素を構成する該Ｒ，Ｇ，Ｂ画素ユニットからの出射光
が混色した状態つまり同画素混色した状態の絵素を構成
単位としたものとなる。本実施形態では、このように図
３１に示す構成の表示パネル１３０２を用い、且つマイ
クロレンズ１３２２の配置面又はその近傍がスクリーン
１３０９とほぼ共役関係となるようにして、スクリーン
１３０９面上でいわゆるＲ，Ｇ，Ｂモザイクが無い、質
感の高い良好なカラー画像表示が可能としている。 【０１４３】次に、本投写型液晶表示装置の駆動回路系
についてその全体ブロック図を図３３に示す。ここで、
１３１０はパネルドライバーであり、Ｒ，Ｇ，Ｂ映像信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲ，Ｇ，Ｂ原色映像信号及び同期信号に、即ち
液晶パネル１３０２に対応した画像信号にデコード・変
換している。１３１４はバラストであり、楕円リフレク
ター１３０７内のアークランプ１３０８を駆動点灯す
る。１３１５は電源回路であり、各回路ブロックに対し
て電源を供給している。１３１３は不図示の操作部を内
在したコントローラーであり、上記各回路ブロックを総
合的にコントロールするものである。 【０１４４】このように本投写型液晶表示装置は、その
駆動回路系は単板式プロジェクターとしては、ごく一般
的なものであり、特に駆動回路系に負担を掛けることな
く、前述したようなＲ，Ｇ，Ｂモザイクの無い良好な質
感のカラー画像を表示することができるものである。 【０１４５】ところで図３５に本実施形態における液晶
パネルの別形態の部分拡大上面図を示す。ここではマイ
クロレンズ１３２２の中心真下位置にＢ画素電極１３２
６ｂを配列し、それに対し左右方向にＧ画素１３２６ｇ
が交互に並ぶように、上下方向にＲ画素１３２６ｒが交
互に並ぶように配列している。このように配列しても、
絵素を構成するＲ，Ｇ，Ｂ画素ユニットからの反射光が
１つの共通マイクロレンズから出射するように、Ｂ光を
垂直入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とする
ことにより、前実施形態と全く同様な効果を得ることが
できる。また、さらにマイクロレンズ１３２２の中心真
下位置にＲ画素を配列しその他の色画素を左右または上
下方向にＲ画素に対してＧ，Ｂ画素を交互に並ぶように
しても良い。 【０１４６】［第１０の実施形態］図３６に本発明に係
わる液晶パネルの第１０の実施形態を示す。同図は本液
晶パネル１３２０の部分拡大断面図である。前記第９の
実施形態との相違点を述べると、まず対向ガラス基板と
してシートガラス１３２３を用いており、マイクロレン
ズ１２２０については、シートガラス１３２３上に熱可
塑性樹脂を用いたいわゆるリフロー法により形成してい
る。さらに、非画素部にスペーサー柱１２５１を感光性
樹脂のフォトリソグラフィーにて形成している。 【０１４７】該液晶パネル１３２０の部分上面図を図３
７（ａ）に示す。この図から判るようにスペーサー柱１
２５１は所定の画素のピッチでマイクロレンズ１２２０
の角隅部の非画素領域に形成されている。このスペーサ
ー柱１２５１を通るＡ−Ａ′断面図を図３７（ｂ）に示
す。このスペーサー柱１２５１の形成密度については１
０〜１００画素ピッチでマトリックス状に設けるのが好
ましく、シートガラス１３２３の平面性と液晶の注入性
というスペーサー柱数に対して相反するパラメーターを
共に満足するように設定する必要がある。 【０１４８】また、本実施形態では金属膜パターンによ
る遮光層１２２１を設けており、各マイクロレンズ境界
部分からの漏れ光の進入を防止している。これにより、
このような漏れ光による投影画像の彩度低下（各原色画
像光の混色による）やコントラスト低下が防止される。
従って本液晶パネル１３２０を用いて、第９の実施形態
の如き液晶パネルを備えた投写型表示装置を構成するこ
とにより、さらにメリハリのある良好な画質が得られる
ようになる。 【０１４９】 【発明の効果】本発明の液晶装置によれば、外部駆動回
路の部品点数を削減でき、通常のアナログ入力の液晶装
置のように、デジタル画像信号を入力してＤ／Ａコンバ
ータを介して直接液晶素子をドライブすることで、映像
信号線の負荷を小さくすることができる。さらに、Ｄ／
Ａコンバータ１ケ当たりの負荷も小さくできると共に液
晶画素への書き込み時間を長くすることができるので、
駆動周波数を低くすることが可能となる。これにより液
晶装置全体として低消費電力となり、且つ低消費電力ゆ
えに高精細化が容易となる。これに加えてノイズの影響
さえ少なく、高画質化が可能となる。 【０１５０】さらに、本発明に関わる投写型液晶表示装
置においては、マイクロレンズ付反射型液晶パネルとそ
れぞれ異なる方向から各原色光を照明する光学系等を用
いて、１つの絵素を構成する１組のＲ，Ｇ，Ｂ画素から
の液晶による変調後の反射光が同一のマイクロレンズを
通じて出射するようにしたことにより、Ｒ，Ｇ，Ｂモザ
イクの無い質感の高い良好なカラー画像投写表示が可能
となる。 【０１５１】また、各画素からの光束はマイクロレンズ
を２回通過してほぼ並行化されるので、マイクロレンズ
のピッチを画素ピッチの倍サイズとできて製造的にコス
トダウンとなり、また開口数の小さい安価な投影レンズ
を用いてもスクリーン上で明るい投影画像を得ることが
可能になる。
用いる複数の走査線と信号線の交点に画素電極を有する
マトリクス基板の映像水平回路に関する。 【０００２】 【従来の技術】今日、世の中はマルチメディア時代に入
り、画像情報でコミュニケーションを図る機器の重要性
がますます高まりつつある。なかでも、液晶表示装置
は、薄型で消費電力が小さいため注目されており、半導
体にならぶ基幹産業にまで成長している。液晶表示装置
は、現在、１０インチサイズのノートサイズのパソコン
に主に使用されている。そして、将来は、パソコンのみ
でなく、ワークステーションや家庭用のテレビとして、
さらに画面サイズの大きい液晶表示装置が使用されると
考えられる。しかし、画面サイズの大型化にともない、
製造装置が高価になるばかりでなく、大画面を駆動する
ためには、電気的に厳しい特性が要求される。このた
め、画面サイズの大型化とともに、製造コストがサイズ
の２〜３乗に比例するなど急激に増加する。 【０００３】そこで、最近、小型の液晶表示パネルを作
製し、光学的に液晶画像を拡大して表示するプロジェク
ション（投影）方式が注目されている。これは、半導体
の微細化にともない、性能やコストが良くなるスケーリ
ング則と同様に、サイズを小さくして、特性を向上さ
せ、同時に、低コスト化も図ることができるからであ
る。これらの点から、液晶表示パネルをＴＦＴ型とした
とき、小型で十分な駆動力を有するＴＦＴが要求され、
ＴＦＴもアモルファスＳｉを用いたものから多結晶Ｓｉ
を用いたものに移行しつつある。通常のテレビに使われ
るＮＴＳＣ規格などの解像度レベルの映像信号は、あま
り高速の処理を必要としない。 【０００４】このため、ＴＦＴのみでなく、シフトレジ
スタもしくはデコーダといった周辺駆動回路まで多結晶
Ｓｉで製造して、表示領域と周辺駆動回路が一体構造に
なった液晶表示装置ができる。しかし、多結晶Ｓｉで
も、単結晶Ｓｉにはおよばず、ＮＴＳＣ規格より解像度
レベルの大きい高品位テレビや、コンピュータの解像度
規格でいうＸＧＡ（eXtended Graphics Array)、ＳＸＧ
Ａ（Super eXtended Graphics Array)クラスの表示を実
現しようとすると、シフトレジスタなどは複数に分割配
置せざるを得ない。この場合、分割のつなぎ目に相当す
る表示領域にゴーストと呼ばれるノイズが発生し、その
問題を解決する対策がこの分野では望まれているまた一
方、多結晶Ｓｉの一体構造の表示装置より、駆動力が極
めて高い単結晶Ｓｉ基板を用いる表示装置も注目を集め
ている。この場合、周辺駆動回路のトランジスタの駆動
力は申し分ないので、上述したような分割駆動をする必
要はない。このため、表示装置と周辺駆動回路との接続
線間等のＳ／Ｎが高くノイズの影響は小さく、ノイズな
どの問題は解決できる。 【０００５】これらの多結晶Ｓｉでも、単結晶Ｓｉで
も、ＴＦＴのドレインと反射電極とを接続して、反射電
極と透明な共通電極との間に液晶を挟持して、反射型液
晶素子を組み込んだ反射型液晶装置が提供できる。 【０００６】また、反射型液晶素子の各画素にビデオ信
号を書き込んで表示させる走査回路も重要であり、その
一例を図４０に示して説明する。図４０において、ディ
ジタル画像信号は信号処理回路２３０によってＤ／Ａコ
ンバートされて、アナログ信号として液晶装置のチップ
に入力される。水平走査回路２３１から出力される制御
信号は転送スイッチ２３４のゲートに入力され、該制御
信号に応じて共通信号線２３８上のアナログ信号は、順
次各垂直信号線２３２に導出される。垂直走査回路２３
４は順次走査制御信号を走査線２３３に出力し、走査線
２３３は液晶画素内のスイッチＭＯＳトランジスタ２３
５のゲートに接続され、そのソースは垂直信号線２３２
に接続され、スイッチＭＯＳトランジスタ２３５がオン
すれば、垂直信号線２３２上のビデオ信号は液晶２３７
にビデオ信号に応じた電界を与えて表示し、所定時間そ
の付加容量２３６に電位を保持して、表示を保持する。 【０００７】 【発明が解決しようとする課題】上記した従来技術に
は、以下に示す問題点があった。一般に画素への書き込
みレートは非常に早く、アナログ信号は非常に高い高周
波の信号となる。このため、転送スイッチは高速で転送
を完了することが要求され、この高速化により転送スイ
ッチのサイズが大きくなってしまう。また、上記共通信
号線を外部回路と接続するためのパッドまでの配線も必
要で、結果的に共通信号線の容量が非常に大きくなる。
さらに、液晶表示素子ではアナログ映像信号の振幅は１
０Ｖ以上と非常に高い。このように大きな容量性負荷を
大きな振幅で高速に駆動する必要があるため、外部駆動
回路として非常に高い能力が要求され、消費電力も大き
くなってしまうという問題点があった。その上、外部回
路との接続にフレキシブルなケーブル等を用いた場合、
そのケーブルの長さに比例してリアクタンス成分が付随
するため、共通信号線の負荷容量が大きくなるほど信号
のリンギングが大きくなってくる。このため、ケーブル
の長さが制限され、機械的な自由度が減少するという問
題点もあった。 【０００８】一方、表示画素数が増した場合に、アクテ
ィブマトリクス基板のトランジスタに接続された信号線
の駆動速度が遅くなるのに鑑みてなされた発明として、
特開平２−２１６１９０号公報に開示されたものがあ
る。 【０００９】この公報に開示された発明は、信号線駆動
用回路素子として、階調情報を持った複数ビットからな
る信号を入力信号とすると共に、少なくともコンデンサ
とスイッチで構成され、複数ビットの信号を時間的に直
列に入力するＤ／Ａ変換器を有るものを用いるというも
のである。 【００１０】これについて図４１を用いて説明する。図
４１において、１０３０は、スイッチング素子として薄
膜トランジスタ（不図示）を用いた液晶パネルであり、
これには、駆動回路として信号線駆動回路１０４０と走
査線駆動回路１０５０が接続されている。信号線駆動回
路１０４０は、シフトレジスタ１０４１、ラッチ１０４
２、スイッチドキャパシタからなる直列変換型のＤ／Ａ
変換機群１０４３、スイッチＳ１〜Ｓｎから構成されて
いる。ここに示した表示装置においては、１走査電極分
の画像データがシフトレジスタ１０４１に入力される
と、これらの画像データは、７ビット幅の画像データを
保持するラッチ１０４２に転送され、保持される。つい
で、これらの画像データはスイッチトキャパシタ・直列
変換型Ｄ／Ａ変換器群１０４３に入力される。Ｄ／Ａ変
換器群１０４３では、７ビット幅の画像データを各ビッ
トずつ順次入力して、７回の変換をすることでデジタル
信号からアナログ信号を出力する。つぎに、アナログ信
号に変換された画像信号は、制御信号に応じてスイッチ
Ｓ１〜Ｓｎをオン／オフして１ライン分一括して液晶パ
ネル１０３０に供給され、一時的に液晶パネル１０３０
内のキャパシタＣｎに蓄積され、走査線駆動回路１０５
０からの走査線１０３２の１ラインずつのオン信号毎
に、信号線１０３１との交差点に配置するスイッチをオ
ンさせて液晶に信号線１０３１の信号電圧に応じた電界
を加えて液晶表示する。 【００１１】ここでは、デジタル信号を入力するため、
Ｄ／Ａ変換器が用いられるが、この表示装置において
は、Ｄ／Ａ変換器がコンデンサ、スイッチ等を用いて構
成されると共に、ビットデータを時間的に直列に入力し
てＤ／Ａ変換を行うため、小さな回路規模で、高精度な
Ｄ／Ａ変換ができるとされている。 【００１２】しかしながら、表示画素数の大きいＸＧ
Ａ，ＳＸＧＡ対応等の液晶パネルにおいては、信号線に
アナログ信号を入力するために、実際に液晶の表示領域
の周辺部に信号線の数に応じた数のＤ／Ａ変換器を設け
ることは、現実的ではないというのが実状である。 【００１３】 【課題を解決するための手段】そこで、本発明は、上述
のように種々の問題点を解決するべく、特に近年の映像
信号がディジタル信号として供給される傾向にあること
をも考慮に入れて、最適な信号処理と液晶駆動回路とを
提供しようとするものである。 【００１４】本発明は、液晶装置に用いる複数の走査線
と信号線の交点に画素電極を有するマトリクス基板の映
像水平回路であって、デジタルビデオデータの入力端子
と、該入力端子に入力されたデジタルビデオデータの順
番を、例えば1，5，9，13，2，6，10，14，3，7，11，1
5，4，8，12，16の順番のように、ｎ（ｎ≧２の整数）
毎に並び替える並び替え回路と、その並び替えた順番の
デジタルビデオデータをサンプリングするための水平走
査回路と、該水平走査回路からの出力と同期して、その
並び替えた順番のデジタルビデオデータをラッチするた
めのラッチ回路と、該ラッチ回路からのデジタルビデオ
データ出力をアナログ信号に変換するためのＤ／Ａコン
バータと、前記ｎ毎に並び替えた順番のデジタルビデオ
データをｎ毎に順番で、前記アナログ信号を出力するよ
うに、ＣＭＯＳトランジスタを有する信号転送スイッチ
の少なくとも１つを選択するため転送スイッチ選択回路
とを有することを特徴とする。 【００１５】 【００１６】本発明を液晶装置のマトリクス基板に適用
すれば、外部駆動回路の部品点数を削減でき、アナログ
入力の液晶装置のように直接液晶素子をドライブするよ
りもデジタル入力とすることで映像信号線の負荷を小さ
くすることができる。さらに、Ｄ／Ａコンバータ１ケ当
たりの負荷も小さくできると共に液晶画素への書き込み
時間を長くすることができるので、駆動周波数を低くす
ることが可能となる。これにより液晶装置全体として低
消費電力となり、且つ低消費電力ゆえに高精細化が容易
となる。これに加えてノイズの影響さえ少なく、高画質
化が可能となる。 【００１７】 【００１８】 【発明の実施の形態】 ［第１の実施形態］図１は本発明に係る第１の実施形態
を示す等価回路図である。本実施形態では、水平走査回
路２から出力される複数の垂直信号線５２と垂直走査回
路１８から出力される複数の走査線５１を有し、垂直信
号線５２と走査線５１の交点に画素１９内のスイッチを
介して画素電極が形成されている。また走査線５１（Ｈ
１〜Ｈ４）…は垂直走査回路（シフトレジスタ）１８に
接続されている。さらに、映像信号をデータラッチ回路
８〜１１…に転送する水平走査回路（シフトレジスタ）
２と、水平走査回路２の出力に同期して映像信号を記憶
するデータラッチ回路８〜１１…と、データラッチ回路
８〜１１…の出力をアナログの映像信号に変換するＤ／
Ａコンバータ１２，１３とを有し、このＤ／Ａコンバー
タ１２，１３の出力が出力バッファ回路１４，１５と信
号転送スイッチ１７を介して垂直信号線５２に接続され
ている。ここで、出力バッファ回路１４，１５は、必ず
しも設けなくても良い。転送スイッチ１７の制御は、例
えばシフトレジスタで構成された転送スイッチ選択回路
１６によって行われ、水平走査回路２の動作と同期して
駆動される。これ以外に転送スイッチ選択回路１６は、
デコーダ回路でも構成することができる。また、３はイ
ンバータ、４〜７はＡＮＤ回路、１９は液晶素子からな
る画素であり、液晶素子の画素１９は、スイッチングＭ
ＯＳトランジスタ２０と、液晶２１と、付加容量２２と
により１画素を構成している。 【００１９】本実施形態では、Ｄ／Ａコンバータ１２，
１３の数は水平方向の画素数よりも少ない数になってい
る。ここでは、Ｄ／Ａコンバータ１２，１３の数は水平
方向の画素数の１／４の場合を示している。Ｄ／Ａコン
バータ１２，１３の出力はバッファ１４，１５を介し
て、転送ＳＷ選択回路１６の出力Ｓ１〜Ｓ４の制御によ
って、それぞれ４個のスイッチ１７をオン／オフされ、
各液晶素子１９に供給される。このため、映像信号は４
画素ずつ飛び越したデータが入力される必要があり、外
部の駆動回路として映像信号のデータを画素単位で並べ
替える手段１を有し、概念的には図２に示すようにデー
タを並べ替える必要がある。画素毎の信号に対応した元
信号が、時系列的に１〜１６として入力された場合、映
像信号並べ替え回路１の出力は４つ毎に並べ替えられ、
下段に示す画素毎の画素番号順となる。 【００２０】またＤ／Ａコンバータ１２，１３の数はパ
ネルサイズ、回路ブロックの面積、Ｄ／Ａコンバータ１
２，１３の駆動限界周波数、消費電力等を考慮し、設計
者が任意に設定できる。本実施形態では１つのＤ／Ａコ
ンバータ１２，１３にデータラッチ回路８〜１１が２系
統あり、ラッチ選択（セレクト）パルスがインバータ３
とＡＮＤ回路４〜７を介されて水平走査回路２の出力Ｖ
１，Ｖ２と論理積をとられることによって、２つのうち
任意の１つを選択できる。 【００２１】以下、本実施形態の動作について、図３の
タイミング図に従い説明する。図３において、まず第１
の水平走査期間にはラッチセレクトパルスをｈｉｇｈと
して、水平走査回路２の出力に同期して、ディジタルの
映像データが第１のデータラッチ回路８，１０に順次転
送される。次の水平走査期間ではラッチセレクトパルス
をｌｏｗとして、第２のデータラッチ回路９，１１にデ
ータが転送され、同時に第１のデータラッチ回路８，１
０の出力がイネーブル状態となり、出力がＤ／Ａコンバ
ータ１２，１３に入力され、映像信号をアナログ信号に
変換する。そして転送スイッチ選択手段１６によって、
転送スイッチ１７のうち１つをオン状態（Ｓ１をｈｉｇ
ｈ）とし、このバッファ１４を介したアナログ信号を垂
直信号線に転送する。結果的にＤ／Ａコンバータ１２，
１３の数と同数の液晶画素へ、映像信号書き込みが同時
に行われる。このためＤ／Ａコンバータ１２，１３の動
作速度としては、１回の水平走査と同等の期間に応答す
ればよい。さらには転送時間が長いため、信号転送スイ
ッチ１７のサイズも従来のアナログ入力方式に比べ小さ
くてすみ、なおかつアナログ入力方式における共通信号
線分の負荷がなく、アナログで駆動すべき負荷が非常に
小さくなる。 【００２２】そして第３の水平走査期間では、再び第１
のデータラッチ回路にデータを転送し、同時に第２のデ
ータラッチ回路に保持されたデータが画素へ書き込まれ
る（Ｓ２をｈｉｇｈ）。この走査を、繰り返し行い、同
時に１つの走査線をオン状態としておき所望の画素に映
像信号を書き込み、１ライン分の表示となる。以下全て
のラインについて順次同様の書き込みを行い、１画面分
の表示となる。 【００２３】以上の説明から明らかなように、本発明に
よれば、Ｄ／Ａコンバータ１ケにつきデータラッチ回路
を２系統設けていて、データラッチへのディジタル画素
データ転送と信号線へのアナログ画像データ転送をそれ
ぞれ水平走査回路と転送スイッチ選択回路で独立に行え
るため、タイミング上データの書き込みと読み出しが同
時にできる長所があり、Ｄ／Ａコンバータの動作周波数
を低くできる。このことは、液晶表示素子の高精細化を
進める上でも非常に有利である。また、Ｄ／Ａコンバー
タを素子に内蔵したことにより、外部の駆動回路の規模
を縮小することができる。一般的にアナログ映像信号の
振幅は１０Ｖ以上と非常に大きいため、アナログで駆動
する負荷がより小さい方が、消費電力の上で有利であ
る。本実施形態では、アナログで駆動する負荷が従来の
アナログ入力方式に比べ非常に小さくてすみ、外部駆動
回路を含めた全体での低消費電力化が可能となる。そし
て、映像信号の転送は、素子内のＤ／Ａコンバータの直
前までディジタルで行われるため、信号の減衰があって
も信号の品質を一定に保たれ、ノイズの影響が少なく、
高画質化が可能である。 【００２４】［第２の実施形態］図４は本発明に係る第
２の実施形態を示す等価回路図である。図は、第１の実
施形態のＤ／Ａコンバータ部のみを取り出したものであ
り、映像信号の極性反転を容易に実行できる例を示す。
図において、ＭＳＢとはアナログ出力の最大値となる基
準電圧であり、ＬＳＢとはアナログ出力の最小値となる
基準電圧である。液晶表示素子では、長時間液晶に直流
電圧を印加し続けると、液晶が劣化し、焼き付きが発生
する。このため、映像信号を一定周期毎に反転させる交
流駆動を行うのが一般的である。本実施形態では、ディ
ジタルの映像信号とは別に信号極性を反転する信号を液
晶表示素子に与え、これに同期して映像信号の極性を反
転させる。なおここでは信号極性を反転するために、Ｄ
／Ａコンバータの基準電圧を変化させている。 【００２５】以下本実施形態の動作について説明する。
正極性の信号を書き込む期間では、Ｄ／Ａコンバータの
基準電圧を図４に示したように、ＩＮＶをｈｉｇｈとし
てＭＳＢがＶｈｍ、ＬＳＢがＶｈｌになり、Ｄ／Ａコン
バータの出力は、Ｖｈｍ〜Ｖｈｌのダイナミックレンジ
となる。次に負極性の信号を書き込む期間では、Ｄ／Ａ
コンバータの基準電圧を図４に示したように、ＩＮＶを
ｌｏｗとしてＭＳＢがＶｌｍ、ＬＳＢがＶｌｌになり、
Ｄ／Ａコンバータの出力は、Ｖｌｍ〜Ｖｌｌのダイナミ
ックレンジとなる。以上により映像信号の極性反転が可
能となる。この極性反転回路を用いることで、ディジタ
ルの映像信号とは別に信号極性を反転する信号を液晶表
示素子に与え、これに同期して映像信号の極性を反転さ
せて、液晶の劣化を防止し、その焼き付きを簡易に防止
できる。 【００２６】［第３実施形態］図５は本発明に係る第３
の実施形態を示した等価回路図である。図は、第１の実
施形態のＤ／Ａコンバータ部のみを取り出したものであ
る。本実施形態では映像信号のビット数よりも１ビット
多いＤ／Ａコンバータによって極性反転を行う。また、
ＩＮＶ信号によってディジタル信号を反転させるための
ＥＸ−ＯＲ（排他的論理和）回路を含んでいる。図５で
は、映像信号が３ビットであり、Ｄ／Ａコンバータが４
ビットの場合を示している。なおＤ／Ａコンバータのデ
ィジタル入力のうち、最上位ビットに極性反転パルスＩ
ＮＶを入力し、ＩＮＶの反転出力が映像信号の３ビット
と共にＥＸ−ＯＲに入力され、その出力がＤ／Ａコンバ
ータの下位ビット段に入力されている。また、Ｄ／Ａコ
ンバータの最大値Ｖｍと最小値Ｖｌとが供給されてい
る。 【００２７】以下、本実施形態の動作について説明す
る。ＩＮＶがｈｉｇｈのときは、Ｄ／Ａコンバータの出
力は図の下段に示したように、Ｖｍ〜（Ｖｍ＋Ｖｌ）／
２のダイナミックレンジとなり、ＩＮＶがｌｏｗのとき
は、Ｄ／Ａコンバータの出力は図に示したように、（Ｖ
ｍ＋Ｖｌ）／２〜Ｖｌのダイナミックレンジとなる。こ
こで液晶に加わる電圧は、液晶素子の各画素電極と共通
電極電位（中心電位）との差になるため、ＩＮＶがｌｏ
ｗのときは映像信号を論理反転する必要があり、ＩＮＶ
パルスとのＥＸ−ＯＲをとっている。以上により映像信
号の極性反転を実現している。本極性反転回路を用いて
も、第３の実施形態で示した場合と同様に、信号極性を
反転する信号を液晶表示素子に与え、これに同期して映
像信号の極性を反転させて供給駆動することで、、液晶
の劣化を防止し、その焼き付きを簡易に防止できる。 【００２８】［第４の実施形態］本発明による第４の実
施形態について、上述の液晶駆動回路を含めた液晶パネ
ルを用いた液晶表示装置につき、図面を参照しつつ、詳
細に説明する。本発明は、ここに示した形態に限定され
るものではない。相互の形態の技術を組み合わせること
によって効果が増大することはいうまでもない。また、
液晶パネルの構造は、半導体基板を用いたもので記述し
ているが、必ずしも半導体基板に限定されるものはな
く、通常の透明基板上に以下に記述する構造体を形成し
てもいい。また、以下に記述する液晶パネルは、画素ス
イッチがすべてＭＯＳＦＥＴやＴＦＴで構成されたもの
であるが、画素スイッチは、ダイオード型などの２端子
型であってもいい。さらに、以下に記述する液晶パネル
は、家庭用テレビはもちろん、プロジェクタ、ヘッドマ
ウントディスプレイ、３次元映像ゲーム機器、ラップト
ップコンピュータ、電子手帳、テレビ会議システム、カ
ーナビゲーション、飛行機のパネルなどの表示装置とし
て有効である。 【００２９】本実施形態の液晶パネル部の断面を図６に
示す。図において、３０１は半導体基板、３０２，３０
２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。 【００３０】図６に示すように、表示領域のトランジス
タは、２０〜３５Ｖという高耐圧が印加されるため、ゲ
ート３０４に対して、自己整合的にソース、ドレイン層
が形成されず、オフセットをもたせ、その間にソース領
域３０３′，ドレイン領域３０５′に示す如く、ｐウェ
ル中の低濃度のｎ- 層，ｎウェル中の低濃度のｐ- 層が
設けられる。ちなみにオフセット量は０．５〜２．０μ
ｍが好適である。一方、周辺回路の一部の回路部が図６
の左側に示されているが、周辺部の一部の回路は、ゲー
トに自己整合的にソース、ドレイン層が形成されてい
る。 【００３１】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１．５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板３０１は、ｐ型半導体からなり、
基板は、最低電位（通常は、接地電位）であり、ｎ型ウ
ェルは、表示領域の場合、画素に印加する電圧すなわち
２０〜３５Ｖがかかり、一方、周辺回路のロジック部
は、ロジック駆動電圧１．５〜５Ｖが印加される。この
構造により、それぞれ電圧に応じた最適なデバイスを構
成でき、チップサイズの縮小のみならず、駆動スピード
の向上による高画素表示が実現可能になる。 【００３２】また、図６において、３０６はフィールド
酸化膜、３１０はデータ配線につながるソース電極、３
１１は画素電極につながるドレイン電極、３１２は反射
鏡を兼ねる画素電極、３０７は表示領域、周辺領域を覆
う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適している。
図６に示すように、上記遮光層３０７は、表示領域で
は、画素電極３１２とドレイン電極３１１との接続部を
除いて覆われているが、周辺画素領域では、一部ビデオ
線、クロック線等、配線容量が重くなる領域は、上記遮
光層３０７をのぞき、高速信号が上記遮光層３０７がの
ぞかれた部分は照明光の光が混入し、回路の誤動作を起
こす場合は画素電極３１２の層をおおう設計になってい
る転送可能な工夫がなされている。３０８は遮光層３０
７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯＧに
より平坦化処理を施し、そのＰ−ＳｉＯ層３１８をさら
に、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８の安
定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−ＴＥ
ＯＳ（Phospho-Tetraetoxy-Silane)膜を形成し、さらに
Ｐ−ＳｉＯ層３１８をカバーした後、絶縁層３０８をＣ
ＭＰ処理し、平坦化する方法を用いても良い事は言うま
でもない。 【００３３】また、３０９は反射電極３１２と遮光層３
０７との間に設けられた絶縁層で、この絶縁層３０９を
介して反射電極３１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ2 以外に、高誘電率のＰ−Ｓ
ｉＮ、Ｔａ2 Ｏ5 、やＳｉＯ 2 との積層膜等が有効であ
る。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦な
メタル上に設ける事により、５００〜５０００オングス
トローム程度の膜厚が好適である。 【００３４】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。 【００３５】図６に示すように、トランジスタ下部に形
成されたウェル３０２，３０２’と同一極性の高濃度不
純物層３１７，３１７′は、ウェル３０２，３０２’の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル３０２’とｐ型ウ
ェル３０２との間には、フィールド酸化膜を介して上記
高濃度不純物層３１７，３１７′が設けられており、通
常ＭＯＳトランジスタの時に使用されるフィールド酸化
膜直下のチャネルストップ層を不要にしている。 【００３６】これらの高濃度不純物層３１７，３１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。 【００３７】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。 【００３８】次に、本実施形態の回路図を図７に示す。
図７においては、垂直信号線に信号を供給する水平方向
走査回路は、図１に示されたものと同様のものが用いら
れているが、図１との違いは、ＤＡコンバータ１２から
出力されるアナログ信号が、バッファ回路を通らずに、
信号転送スイッチ１７に供給される点である。その他に
ついては、図１に示したものと同様であるので、ここで
は、ＤＡコンバータ１２、転送スイッチ選択回路１６、
信号転送スイッチ１７、以外は省略した。また、３２２
は垂直シフトレジスタ（ＶＳＲ）、３２３はｎチャンネ
ルＭＯＳＦＥＴ、３２４はｐチャンネルＭＯＳＦＥＴ、
３２５は保持容量、３２６は液晶層、３２７は信号転送
スイッチ、３２８はリセットスイッチ、３２９はリセッ
トパルス入力端子、３３０はリセット電源端子、３３１
は映像信号の入力端子である。また、３１９は表示領域
を示している。また半導体基板３０１は図６ではｐ型に
なっているが、ｎ型でもよい。 【００３９】図６に示すように、ウェル領域３０２’
は、半導体基板３０１と反対の導電型にする。このた
め、図６では、ウェル領域３０２はｐ型になっている。
ｐ型のウェル領域３０２及びｎ型のウェル領域３０２′
は、半導体基板３０１よりも高濃度に不純物が注入され
ていることが望ましく、半導体基板３０１の不純物濃度
が１０14〜１０15（ｃｍ-3）のとき、ウェル領域３０２
の不純物濃度は１０15〜１０17（ｃｍ-3）が望ましい。 【００４０】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用すること
が可能である。また、平坦性の向上のため、下地絶縁層
３０９や画素電極３１２の表面をケミカルメカニカルポ
リッシング（ＣＭＰ）法によって処理している。 【００４１】図７に示す保持容量３２５は、画素電極３
１２と共通透明電極３１５の間の信号を保持するための
容量である。ウェル領域３０２には、基板電位を印加す
る。本実施形態では、各行のトランスミッションゲート
構成を、上から１行目は上がｎチャンネルＭＯＳＦＥＴ
３２３で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行
目は上がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチ
ャンネルＭＯＳＦＥＴ３２３とするように、隣り合う行
で順序を入れ換える構成にしている。以上のように、ス
トライプ型ウェルで表示領域の周辺で電源線とコンタク
トしているだけでなく、表示領域にも、細い電源ライン
を設けコンタクトをとっている。 【００４２】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。 【００４３】映像信号は、図１に示したのと同様にして
垂直信号線に供給される。垂直シフトレジスタ３２２か
らは、選択した行のｎチャンネルＭＯＳＦＥＴ３２３の
ゲートへはハイパルス、ｐチャンネルＭＯＳＦＥＴのゲ
ートへはローパルスを印加する。 【００４４】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号をフルに書き込める利点を
有する。 【００４５】又、スイッチが、単結晶トランジスタから
成り立っており、 polysilicon−ＴＦＴの結晶粒界での
不安定な振まい等がなく、バラツキのない高信頼性な高
速駆動が実現できる。 【００４６】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図８を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量であり、出力３４４のう
ち、ｏｕｔＢは入力位相に対して逆相出力、ｏｕｔは同
相出力である。また、３４６は保護回路である。 【００４７】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何個通過するかを選択でき、選択によって遅
延時間を調節できる。 【００４８】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。 【００４９】次に、液晶材との関係について説明する。
図６では、平坦な対向基板構造のものを示したが、共通
電極基板３１６は、共通透明電極３１５の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極３１５
を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。 【００５０】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。 【００５１】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１．５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。 【００５２】次に、シール構造と、パネル構造との関係
について、図９を用いて説明する。図９において、３５
１はシール部、３５２は電極パッド、３５３はクロック
バッファー回路であり、不図示のアンプ部がある。この
アンプ部は、パネル電気検査時の出力アンプとして使用
するものである。また対向基板の電位をとる不図示のＡ
ｇペースト部があり、また３５６は液晶素子による表示
部、３５７は水平・垂直シフトレジスタ（ＳＲ）等の周
辺回路部である。シール部３５１は表示部３５６の四方
周辺に半導体基板３０１上に画素電極３１２を設けたも
のと共通電極３１５を備えたガラス基板との張り合わせ
のための圧着材や接着剤の接触領域を示し、シール部３
５１で張り合わせた後に、表示部３５６とシフトレジス
タ部３５７に液晶を封入する。 【００５３】図９に示すように、本実施形態では、シー
ルの内部にも、外部にも、total chip size が小さくな
るように、回路が設けられている。本実施形態では、パ
ッドの引き出しをパネルの片辺側の１つに集中させてい
るが、長辺側の両辺でも又、一辺でなく多辺からのとり
出しも可能で、高速クロックをとり扱うときに有効であ
る。 【００５４】さらに、本実施形態では、Ｓｉ基板等の半
導体基板を用いているため、プロジェクタのように強力
な光が照射され、基板の側壁にも光があたると、基板電
位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Ｓｉ基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いＣｕ等のメタルが接続されたホル
ダー構造となっている。 【００５５】次に、上述の反射電極構造及びその作製方
法について述べる。本実施形態の完全平坦化反射電極構
造は、メタルをパターニングしてから、研磨する通常の
方法とは異なり、電極パターンのところにあらかじめ、
溝のエッチングをしておき、そこにメタルを成膜し、電
極パターンが成形されない領域上のメタルを研磨でとり
除くとともに、電極パターン上のメタルも平坦化する方
法である。しかも、配線の幅が配線以外の領域よりも極
めて広く、従来のエッチング装置の常識では、下記問題
が発生し、本実施形態の構造体は作製できない。 【００５６】つまり、エッチングすると、エッチング中
にポリマーが堆積し、パターニングができなくなるので
ある。このポリマーはレジストがスパッタされたりエッ
チング材料によったり、ガスそのもの等から生成される
と思われる。 【００５７】そこで、酸化膜系エッチング（ＣＦ4 ／Ｃ
ＨＦ3 系）において、条件を変えてみた。その結果を図
１０に示す。図１０（ａ）はｔｏｔａｌ圧力が１．７to
rr時の特性図、図１０（ｂ）はｔｏｔａｌ圧力が１．０
torr時の特性図である。 【００５８】図１０（ａ）の条件で、デポジション性の
ガスＣＨＦ3 をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローティング効果）がきわめて大きくな
り、使用できない事がわかる。 【００５９】本発明者は、実験を重ねた結果、ローティ
ング効果をおさえるため、徐々に圧力を下げていくと、
１torr以下になるとローティング効果がかなり抑制さ
れ、かつデポジション性のガスＣＨＦ3 をゼロにし、Ｃ
Ｆ4 のみによるエッチングが有効であることを見出し
た。 【００６０】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
このような構造体を形成するのは難しく、構造として、
画素電極と同等の周辺領域の空き電極とその形状を表示
領域の周辺部まで設けることが有効であることがわかっ
た。 【００６１】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一性が高くなるだけでな
く、液晶の注入時のムラもへり、高品位の画質が歩留り
よくできる効果が得られた。 【００６２】次に、本実施形態の反射型液晶パネルを組
み込む光学システムについて、図１１を用いて説明す
る。図１１において、３７１はハロゲンランプ等の光
源、３７２は光源像をしぼり込む集光レンズ、３７３，
３７５は平面状の凸型フレネルレンズ、３７４はＲ，
Ｇ，Ｂに分解する色分解光学素子で、ダイクロイックミ
ラー、回折格子等が有効である。 【００６３】また、３７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図１１の構
成では、１色のパネルのみ記載されているが、色分解光
学素子３７４からしぼり部３７９の間は３色それぞれに
分離されており、３板パネルが配置されている。又、反
射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、３７９に示すしぼ
り部を透過しスクリーン上に投射される。 【００６４】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。 【００６５】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。 【００６６】上記液晶パネル以外の周辺電気回路につい
て、図１２を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄsub １５ピン端子を有し、デコーダ３９３からのビデ
オ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄコ
ンバータ４５１でディジタル信号に変換される。 【００６７】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。 【００６８】メインボード４５３の出力はパラレル／シ
リアル変換され、ノイズの影響を受けにくい形態でヘッ
ドボード４５４に充られる。このヘッドボード４５４
で、再度シリアル／パラレル変換後、Ｂ，Ｇ，Ｒ色の液
晶パネル４５５，４５６，４５７へ信号を書き込む。４
５２はリモコン操作パネルで、コンピュータ画面も、Ｔ
Ｖと同様の感覚で、簡単操作可能となっている。また、
液晶パネル４５５，４５６，４５７の夫々は、各色の色
フィルタを備えた同一の液晶装置構成であり、その水平
・垂直走査回路は第１〜第５実施形態で説明したものを
適用する。各液晶装置は以上の説明のように、必ずしも
高解像度がない画像も処理により高品位画像化になるた
め、本実施形態では、きわめてきれいな画像表示が可能
である。 【００６９】本発明においては、液晶装置の画素電極を
ケミカルメカニカルポリッシング（ＣＭＰ：Chemical M
echanical Polishing）を用いて研磨することも可能で
ある。ケミカルメカニカルポリッシングを用いると画素
電極が極めて平坦（鏡面）に仕上がるので都合が良い。
本発明においては、先に本出願人が出願した特願平８−
１７８７１１号に開示した技術を適用することができ
る。特願平８−１７８７１１号出願は、以下の不都合に
鑑みてなされたものである。即ち、液晶画素の画素電極
に光が入射すると、表面の凹凸によって入射光が四方八
方に散乱され、光の反射効率が非常に小さくなる。この
表面凹凸は液晶実装工程の配向膜ラビング工程におい
て、配向不良の原因となる。その結果、液晶の配向不良
を引き起こし、コントラストの低下により表示画像の画
質が悪化する。 【００７０】また、各画素電極間の溝の部分はラビング
されないため、液晶配向不良の原因になると同時に、表
面凹凸と相俟って、画素電極間の横方向電界を発生し、
輝線の原因となる。この輝線の発生は、表示画像のコン
トラストを悪化させる。 【００７１】上記の出願は、ケミカルメカニカルポリッ
シング(Chemical Mechanical Polishing）により、画素
電極表面を研磨するというものでこれによると該画素電
極表面が鏡面状に平滑に形成されると同時に、全画素電
極表面を同一平面に形成することができる。さらに、絶
縁層を形成した上に画素電極層を形成、或いは、ホール
を形成した画素電極層上に絶縁層を成膜し、上記研磨工
程を行なうことにより、画素電極間が絶縁層により良好
に埋められ、完全に凹凸がなくなる。よって、該凹凸に
よって生じた乱反射や配向不良が防止され、高画質な画
像表示が可能となる。 【００７２】図１３及び図１４を用いてこの技術につい
て説明する。図１３及び図１４は、反射型の液晶装置に
適用されるアクティブマトリクス基板の画素部を示して
いるが、画素部形成工程と同時に、画素部のスイッチン
グトランジスタを駆動するためのシフトレジスタ等周辺
駆動回路も同一基板上に形成することができる。 【００７３】以下、順を追って製造プロセスについて説
明する。 【００７４】不純物濃度が１０15ｃｍ-3以下であるｎ形
シリコン半導体基板２０１を部分熱酸化し、ＬＯＣＯＳ
２０２を形成し、該ＬＯＣＯＳ２０２をマスクとしてボ
ロンをドーズ量１０12ｃｍ-2程度イオン注入し、不純物
濃度１０16ｃｍ-3程度のｐ形不純物領域であるＰＷＬ２
０３を形成する。この基板２０１を再度熱酸化し、酸化
膜厚１０００オングストローム以下のゲート酸化膜２０
４を形成する（図１３（ａ））。 【００７５】リンを１０20ｃｍ-3程度ドープしたｎ形ポ
リシリコンからなるゲート電極２０５を形成した後、基
板２０１全面にリンをドーズ量１０12ｃｍ-2程度イオン
注入し、不純物濃度１０16ｃｍ-3程度のｎ形不純物領域
であるＮＬＤ２０６を形成し、引き続き、パターニング
されたフォトレジストをマスクとして、リンをドーズ量
１０15ｃｍ-2程度イオン注入し、不純物濃度１０19ｃｍ
-3程度のソース、ドレイン領域２０７，２０７′を形成
する（図１３（ｂ））。 【００７６】基板２０１全面に層間膜であるＰＳＧ２０
８を形成する。このＰＳＧ２０８はＮＳＧ（Nondope Si
licate Glass）／ＢＰＳＧ（Boro-Phospho-Silicate Gl
ass)や、ＴＥＯＳ（Tetraetoxy-Silane)で代替すること
も可能である。ソース、ドレイン領域２０７，２０７′
の直上のＰＳＧ２０８にコンタクトホールをパターニン
グし、スパッタリングによりＡｌを蒸着した後パターニ
ングし、Ａｌ電極２０９を形成する（図１３（ｃ））。
このＡｌ電極２０９と、ソース、ドレイン領域２０７，
２０７′とのオーミックコンタクト特性を向上させるた
めに、Ｔｉ／ＴｉＮ等のバリアメタルを、Ａｌ電極２０
９とソース、ドレイン領域２０７，２０７′との間に形
成するのが望ましい。 【００７７】基板２０１全面にプラズマＳｉＮ２１０を
３０００オングストローム程度、続いてＰＳＧ２１１を
１００００オングストローム程度成膜する（図１３
（ｄ））。 【００７８】プラズマＳｉＮ２１０をドライエッチング
ストッパー層として、ＰＳＧ２１１を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
２０７′にコンタクトしているＡｌ電極２０９直上にス
ルーホール２１２をドライエッチングによりパターニン
グする（図１３（ｅ））。 【００７９】基板２０１上にスパッタリング、或いはＥ
Ｂ(Electron Beam、電子線）蒸着により、画素電極２１
３を１００００オングストローム以上成膜する（図１４
（ｆ））。この画素電極２１３としては、Ａｌ，Ｔｉ，
Ｔａ，Ｗ等の金属膜、或いはこれら金属の化合物膜を用
いる。 【００８０】画素電極２１３の表面をＣＭＰにより研磨
する（図１４（ｇ））。研磨量はＰＳＧ２１１厚を１０
０００オングストローム、画素電極厚をｘオングストロ
ームとした場合、ｘオングストローム以上、ｘ＋１００
００オングストローム未満である。 【００８１】上記の工程により形成されたアクティブマ
トリクス基板はその表面にさらに配向膜２１５を形成
し、その表面にラビング処理等配向処理を施し、スペー
サ（不図示）を介して対向基板と貼り合わせ、その間隙
に液晶２１４を注入して液晶素子とする（図１４
（ｈ））。本実施形態においては、対向基板は透明基板
２２０上にカラーフィルター２２１、ブラックマトリク
ス２２２、ＩＴＯ等からなる共通電極２２３、及び配向
膜２１５′から構成されている。 【００８２】本実施形態のアクティブマトリクス基板
は、図１４（ｈ）から明らかなように、画素電極２１３
表面が平滑であり、且つ、隣接する画素電極間間隙に絶
縁層が埋め込まれているため、その上に形成される配向
膜２１５表面も平滑で凹凸がない。よって、この技術を
適用すると画素電極上の凹凸によって生じていた、入射
光の散乱により光利用効率の低下、ラビング不良による
コントラストの低下、画素電極間の段差による横方向電
界による輝線の発生が防止され、表示画像の品質向上が
図れる。 【００８３】［第５の実施形態］本発明の第５の実施形
態について、図１５を用いて詳細に説明する。図１５に
示した例は、図１に示した例に類似する形態であるが、
図１に示したものとの最も大きな違いは、Ｄ／Ａコンバ
ータ１２と信号転送スイッチ１７との間にＤ／Ａコンバ
ータ１２の出力を切り替える手段５３（スイッチ）が設
けられていることである。なお、ここで、バッファアン
プ１４は、必ずしも設けなくとも良い。図１５におい
て、図１に示されるのと同一の部位には同じ番号を付し
たので各部についての詳しい説明は省略する。 【００８４】図１５に示した例においては、ディジタル
映像信号は水平走査回路２の出力に同期して、一旦デー
タラッチ回路８に記憶される。次いでこのディジタル信
号はＤ／Ａコンバータ１２によってアナログ信号に変換
された後、アナログ信号はＤ／Ａコンバータ１２の出力
を切り替える手段５３によって、出力先を２つの転送ス
イッチ群１７にふり分けられる。さらに転送スイッチ選
択手段１６によって転送スイッチ１７を選択的にオン状
態とし、転送スイッチ１７を介して垂直信号線５２にア
ナログ映像信号が供給される。そして垂直走査回路１８
によって所定の走査線５１を選択することで、画素へ映
像信号を書き込む。これにより画像表示が可能となる。 【００８５】一般にＤ／Ａコンバータ１２やバッファア
ンプ１４の特性は個体毎に特性が少なからず異なる。す
ると同じＤ／Ａコンバータ１２から映像信号を書き込む
画素ブロック毎、例えば図１に示した例では４画素毎
に、輝度差を生じる可能性がある。そこで本実施形態で
は、Ｄ／Ａコンバータ１２の出力を切り替える手段５３
を用いて、同一画素が必ずしも同じＤ／Ａコンバータ１
２によって書き込まれないようにした。こうすることに
よって画素ブロック毎、本実施形態では４画素毎の輝度
差を小さくでき、更に高品位の表示が可能になる。 【００８６】次いで図１６に示した例について説明す
る。図１６と図１５との違いは、図１６においては、デ
ィジタルの映像信号を複数に分割して入力する構成にな
っている点、及び映像信号を切り替える（マルチプレッ
クス）手段５５を有している点である。図１６に示した
例においては、Ｄ／Ａコンバータの出力を切り替えたと
きに、映像信号が所定の表示画素に書き込まれなくなる
のを防ぐために、映像信号をマルチプレックス回路５５
によって入れ替えて所望の画素に書き込めるようにして
いる。 【００８７】図１５及び図１６に示した例においては、
Ｄ／Ａコンバータに特性のばらつきがある場合であって
も極めて高品位な画像を表示できる。 【００８８】［第６の実施形態］本発明の第６の実施形
態について、図１７を用いて詳細に説明する。図１７に
示した例は、図１に示した例に類似するものであるが、
図１に示したものと最も大きな違いは、Ｄ／Ａコンバー
タ１２と信号転送スイッチ１７との間に、Ｄ／Ａコンバ
ータ１２の出力を昇圧する昇圧回路６０が設けられてい
る点である。図１７においても、図１に示されるのと同
一の部位には同じ番号を付しているので各部についての
詳しい説明は省略する。 【００８９】図１７に示した例においては、ディジタル
映像信号は水平走査回路２の出力に同期して、一旦デー
タラッチ回路８に記憶される。次いでこのディジタル信
号はＤ／Ａコンバータ１２によってアナログ信号に変換
された後、昇圧回路６０によって所定の振幅に変化させ
られる。さらに転送スイッチ選択手段１６によって転送
スイッチ１７を選択的し、転送スイッチ１７を介して垂
直信号線５２にアナログ映像信号を転送する。このとき
垂直走査回路１８によって所定の走査線５１を選択する
ことで画素へ映像信号を書き込む。これにより画像表示
が可能となる。 【００９０】液晶表示装置では、液晶の劣化を防ぐため
に極性反転駆動を行うのが一般的である。この結果、結
晶に印加される電圧の振幅は液晶材料にもよるが、１０
Ｖ程度以上と非常に高くなる。本実施形態においてはＤ
／Ａコンバータ１２の出力は昇圧回路６０によって昇圧
されるため、Ｄ／Ａコンバータ１２部分の電源電圧を小
さくでき、この部分で省電力化がはかれる。 【００９１】図１８及び図１９は、図１７に示す昇圧回
路６０の例を示す等価回路図である。ここに示した例で
は、昇圧回路はＤ／Ａコンバータ１２からの入力部が容
量５８の容量結合でクランプ型のアンプ５７になってお
り、クランプレベルをスイッチ５６で切り換えて任意に
設定できるようになっている。図１８はクランプ型のア
ンプ５７のゲイン１の場合、図１９は抵抗分割でアンプ
５７のゲインを設定できる形式である。概念的には図２
０に示したようになる。Ｄ／Ａコンバータの出力は反転
周期毎にビット反転させると図２０（Ａ）のような出力
になっている。しかし液晶に印加される信号は、対向電
極の電圧を中心に反転する必要がある。そこで、反転周
期に従ってＶclmpを図２０（Ｂ）のように変化させ、Ｄ
／Ａコンバータ１２からの読み出しの前に、図２０
（Ｃ）のようにφclmpをオン状態として、アンプ５７の
基準となる電圧を変化させる。そうすることによって、
出力信号は図２０（Ｄ）のようになる。従ってＤ／Ａコ
ンバータ１２の電源電圧を大きくすることなく、反転駆
動が可能となる。ここに示した形態を採用するとＤ／Ａ
コンバータ１２の低電圧化が図れる。 【００９２】［第７実施形態］本発明の第７の実施形態
について、図面を参照しつつ説明する。ここでは、Ｄ／
Ａコンバータの構成を工夫した例について説明する。 【００９３】図２１は、本実施形態のＤ／Ａコンバータ
の等価回路図である。図２１においては、映像信号が４
ビットの場合を示している。本実施形態では、抵抗分割
によって５ケの基準電圧群を２種類作る回路と、極性反
転信号によって前記２種類の基準電圧群のうち１つを選
択する手段と、上位２ビットをデコードして５ケの基準
電圧のうち所定の２ケを選択する回路と、前記２ケの基
準電圧の間を抵抗で分割する回路と、下位２ビットをデ
コードして前記抵抗で分割した電圧のうち１つを選択す
る手段を有している。なお前記基準電圧群を２種類作る
回路は、図では基準電圧Ｖref １〜４の４つを入力して
いるが、必ずしも基準電圧Ｖref ３，４は入力する必要
はない（但し、中心の抵抗２ケがないときは必ず必
要）。 【００９４】液晶表示装置では液晶材料の劣化を防ぐた
めに反転駆動を行うのが一般的である。本実施形態で
は、Ｄ／Ａコンバータの基準電圧群を正転用と反転用の
２種類を発生させ、これを反転周期毎に切り替えること
によって反転駆動を可能としている。つまりＩＮＶパル
スを入力することによりスイッチを切り替え、基準電圧
を変化させる。このとき、抵抗分割の比は、液晶の電圧
−輝度特性を考慮し、設計者が任意に設定できる。出力
されるアナログ信号は、正転（ＩＮＶ＝ｈｉｇｈ）のと
き基準電圧Ｖref ４〜Ｖref ２、反転（ＩＮＶ＝ｌｏ
ｗ）のとき基準電圧Ｖref １〜Ｖref ３のダイナミック
レンジとなる。ここで正転（ＩＮＶ＝ｈｉｇｈ）のとき
を考えると、まず５ケの基準電圧はＶref ４〜Ｖref ２
を抵抗で分割した電圧になる。映像信号の上位２ビット
をデコードした信号によって、隣接する基準電圧４組の
うち１組が選択される。さらに前記１組の基準電圧を抵
抗分割してつくる４つの電圧のうちの１つが、映像信号
の下位２ビットをデコードした信号によって選択され
る。以上によりディジタル−アナログ変換が可能であ
る。本実施形態のＤ／Ａコンバータのディジタル−アナ
ログ変換特性は図２２のように、入力のデジタルデータ
に対してアナログ信号の出力は反転信号と非反転信号の
関係となる。 【００９５】ところで半導体集積回路において抵抗素子
を構成する際、図２３に示すような第１導電型のウエル
中に形成した第２導電型の拡散層を用いるのが一般的で
ある。このｐｎ接合に印加される逆バイアスによって、
接合部には空乏層が広がる。結果的にバイアス状態によ
って空乏層幅が変化するため、抵抗値がバイアス依存を
持つことになる。本実施形態の場合、上位ビット即ち基
準電圧部のための抵抗素子は、図２３（Ａ）に示される
ような高濃度（望ましくは１０19ｃｍ-3以上）の拡散層
によって形成し、下位ビットのための抵抗素子、は図２
３（Ｂ）に示されるような低濃度の拡散層によって形成
することができる。一般的に空乏層幅は不純物濃度の逆
数の１／２乗に比例するので、上位ビットではバイアス
依存の少ない高精度の抵抗素子を用い、下位ビットには
バイアス依存はあっても小面積で高抵抗の素子を用いて
いる事になる。下位ビットでは、各抵抗でのバイアスは
大きくは異ならないので、抵抗値も大きくは異ならな
い。このため、低濃度の拡散層を用いた方が、小面積で
抵抗素子を構成できるため有利になる。一方上位ビット
では各抵抗素子のバイアス状態は、各々大きく異なるた
め、バイアス依存の少ない抵抗素子を用いる必要かあ
る。 【００９６】本実施形態のＤ／Ａコンバータによれば、
Ｄ／Ａコンバータの単調性が保証され、精度アップと回
路面積縮小が図れる。 【００９７】［第８の実施形態］本発明の第８の実施形
態について図面を参照しつつ説明する。本実施形態に採
用されるＤ／Ａコンバータに適用可能なバッファ回路を
工夫した形態について説明する。図２４にバッファ回路
の構成を示す。このバッファ回路は２つの出力レンジの
違ったバッファ回路２４３，２４４、切り替えスイッ
チ、バイアス回路から構成されている。 【００９８】バッファ回路２４３，２４４では、一般的
に電源電圧範囲（ＶＳＳ〜ＶＤＤ）の全レンジにわたる
出力レンジを得ることはできない。図２５は図２４の具
体的回路図であり、バッファ回路２４３では入力電圧が
電源電圧ＶＤＤに近づくにつれて、ｐ型トランジスタ２
６０，２６１のＤ−Ｓ間電圧が小さくなり動作が線形領
域に入る。この結果、トランジスタ２６０，２６１から
供給される電流は次第に小さくなるため、最大動作周波
数が次第に下がりはじめ、ついには出力可能な電圧の上
限に達する。一方ＶＳＳに近いレベルの入力に対して
は、上記した制限はなく、ＶＳＳ側にはより近い電圧出
力が可能である。従ってバッファ回路２４３は低電圧側
により広い出力レンジを持っている事になる。一方バッ
ファ回路２４４では、入力電圧がＶＳＳに近づくにつれ
てｎ型トランジスタ２６７，２６８が線形領域に入る。
このためバッファ回路２４３とは逆にバッファ回路２４
４は高電圧側（ＶＤＤ）により広い出力レンジを持つこ
とになる。 【００９９】液晶装置では液晶の劣化を防ぐために交流
駆動をするのが一般的である。そこで本実施形態では、
正転時と反転時で、出力レンジの異なる２つのバッファ
回路２４３，２４４を選択的に切り替え動作させる構成
をとることにより、低い電源電圧で、実質的により広い
出力レンジを得ることができる。 【０１００】さらに詳しく図２５を用いて説明する。２
４０に入力された任意の電圧は、反転信号入力端子２４
０に入力された反転信号、及び反転信号入力端子２４０
に入力された反転信号を反転する回路２４１から出力さ
れた信号とによって選択された切り替えスイッチ２５１
〜２５４から選択されるバッファ回路から出力される。
ここで、切り替えスイッチ２５１，２５２，２５５，２
５６がＰ型トランジスタ、切り替えスイッチ２５３，２
５４，２５７，２５８がＮ型トランジスタである。反転
信号入力端子２４０に入力された反転信号がＨｉｇｈの
時、切り替えスイッチ２５２，２５３，２５５，２５
６，２４７は導通し、切り替えスイッチ２５１，２５
４，２５７，２５８，２４６は非導通となる。この状態
になることにより、２４４のバッファ回路が出力し、２
４３のバッファ回路はトランジスタ２６０，２６１，２
６２，２６３，２６４のゲートがオフレベルに固定され
ており完全にシャットダウンされる。 【０１０１】このように構成することにより、任意の入
力電圧値によって、所望のバッファ回路を選択できる。
したがって、より広い出力レンジを得ることが出来る。
さらに、動作していないバッファ回路には電流が流れな
いので、消費電流の増加が妨げる。 【０１０２】［第９実施形態］ここでは、本発明の液晶
装置（パネル）にマイクロレンズを設けた所謂単板式の
フルカラー表示装置について説明する。 【０１０３】本出願人は、従来のマイクロレンズ付表示
パネルを用いた投写型表示装置においてはＲ．Ｇ．Ｂの
モザイク構造が目立ち、表示画像の品位が著しく低下す
るという点を解決するものとして、特願平９−９２６４
６号において、新規な表示パネルを提案した。特願平９
−７２６４６で提案した表示パネルは、第１，第２，第
３の色画素の３つの色画素のうちの第１，第２の色画素
の組み合わせを第１方向に、該第１，第３の色画素の組
み合わせを該第１方向と異なる第２方向に該第１の色画
素を共有するように配置した画素ユニットを基板上に所
定のピッチで２次元的に配列した画素ユニットアレイ
と、該第１方向と第２方向の２つの色画素のピッチを１
ピッチとするマイクロレンズを複数個、該基板上の画素
ユニットアレイ上に２次元的に配列したマイクロレンズ
アレイとを有している表示パネルである。 【０１０４】ここでは、特願平９−７２６４６号におい
て提案された表示パネルを、本発明の液晶装置及び表示
装置に適用した例について説明する。 【０１０５】図２６に本発明の液晶表示装置を用いた前
面及び背面投写型液晶表示装置光学系の構成図を示す。
本図はその上面図を表す図２６（ａ）、正面図を表す図
２６（ｂ）、側面図を表す図２６（ｃ）から成ってい
る。同図において、１３０１はマイクロレンズ付の液晶
装置を用いた表示パネル（液晶パネル）で表示した画像
情報をスクリーンに投射する投影レンズ、１３０２はマ
イクロレンズ付液晶パネル、１３０３は例えばＳ偏光を
透過し、Ｐ偏光を反射する偏光ビームスプリッター（Ｐ
ＢＳ）、１３４０はＲ（赤色光）反射ダイクロイックミ
ラー、１３４１はＢ／Ｇ（青色＆緑色光）反射ダイクロ
イックミラー、１３４２はＢ（青色光）反射ダイクロイ
ックミラー、１３４３は全色光を反射する高反射ミラ
ー、１３５０はフレネルレンズ、１３５１は凸レンズ
（正レンズ）、１３０６はロッド型インテグレーター、
１３０７は楕円リフレクター、１３０８はメタルハライ
ド、ＵＨＰ等のアークランプである。 【０１０６】ここで、Ｒ（赤色光）反射ダイクロイック
ミラー１３４０、Ｂ／Ｇ（青色＆緑色光）反射ダイクロ
イックミラー１３４１、Ｂ（青色光）反射ダイクロイッ
クミラー１３４２はそれぞれ図２７に示したような分光
反射特性を有している。そしてこれらのダイクロイック
ミラーは高反射ミラー１３４３とともに、図２８の斜視
図に示したように３次元的に配置されており、後述する
ように白色照明光をＲＧＢに色分解するとともに、液晶
パネル１３０２に対して各原色光が、３次元的に異なる
方向から該液晶パネル１３０２を照明するようにしてい
る。 【０１０７】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図２６（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。 【０１０８】このＢ反射ダイクロイックミラー１３４２
ではＢ光（青色光）のみが反射され、ｚ軸−方向つまり
下側（図２６（ｂ）の正面図基準）にｚ軸に対して所定
の角度でＲ反射ダイクロイックミラー１３４０に向か
う。一方Ｂ光以外の色光（Ｒ／Ｇ光）はこのＢ反射ダイ
クロイックミラー１３４２を通過し、高反射ミラー１３
４３により直角にｚ軸−方向（下側）に反射され、やは
りＲ反射ダイクロイックミラー１３４０に向かう。 【０１０９】ここで、Ｂ反射ダイクロイックミラー１３
４２と高反射ミラー１３４３は共に図２６（ａ）の正面
図を基にして言えば、インテグレーター１３０６からの
光束（ｘ軸−方向）をｚ軸−方向（下側）に反射するよ
うに配置しており、高反射ミラー１３４３はｙ軸方向を
回転軸にｘ−ｙ平面に対して丁度４５°の傾きとなって
いる。それに対してＢ反射ダイクロイックミラー１３４
２はやはりｙ軸方向を回転軸にｘ−ｙ平面に対して、こ
の４５°よりも浅い角度に設定されている。 【０１１０】従って、高反射ミラー１３４３で反射され
たＲ／Ｇ光はｚ軸−方向に直角に反射されるのに対し
て、Ｂ反射ダイクロイックミラー１３４２で反射された
Ｂ光はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で
下方向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル
１３０２上の照明範囲を一致させるため、各色光の主光
線は液晶パネル１３０２上で交差するように、高反射ミ
ラー１３４３とＢ反射ダイクロイックミラー１３４２の
シフト量およびチルト量が選択されている。 【０１１１】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。 【０１１２】従って、これらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。 【０１１３】このうちＢ光は、前述したように（図２６
（ａ）、図２６（ｂ）参照）、ｘ軸に対して所定の角度
（ｘ−ｚ面内チルト）で進行しているため、Ｂ／Ｇ反射
ダイクロイックミラー１３４１による反射後は、ｙ軸に
対して所定の角度（ｘ−ｙ面内チルト）を維持し、その
角度を入射角（ｘ−ｙ面方向）として該液晶パネル１３
０２を照明する。 【０１１４】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。 【０１１５】また、Ｒ光については、前述のようにＢ／
Ｇ反射ダイクロイックミラー１３４１の手前に配置され
たＲ反射ダイクロイックミラー１３４０によりＲ反射ダ
イクロイックミラー１３４０にてｙ軸＋方向に反射され
るが、図２６（ｃ）（側面図）に示したようにｙ軸に対
して所定の角度（ｙ−ｚ面内チルト）でｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、該液晶パ
ネル１３０２をこのｙ軸に対する角度を入射角（ｙ−ｚ
面方向）として照明する。 【０１１６】また、前述と同様にＲＧＢ各色光の液晶パ
ネル１３０２上の照明範囲を一致させるため、各色光の
主光線は液晶パネル１３０２上で交差するように、Ｂ／
Ｇ反射ダイクロイックミラー１３４１とＲ反射ダイクロ
イックミラー１３４０のシフト量およびチルト量が選択
されている。 【０１１７】さらに、図２７（ａ）に示したようにＢ反
射ダイクロイックミラー１３４１のカット波長は４８０
ｎｍ、図２７（ｂ）に示したようにＢ／Ｇ反射ダイクロ
イックミラー１３４１のカット波長は５７０ｎｍ、図２
７（ｃ）に示したようにＲ反射ダイクロイックミラー１
３４０のカット波長は６００ｎｍであるから、不要な橙
色光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過
して捨てられる。これにより最適な色バランスを得るこ
とができる。 【０１１８】そして後述するように液晶パネル１３０２
にて各Ｒ，Ｇ，Ｂ光は反射＆偏光変調され、ＰＢＳ１３
０３に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにて
ｘ軸＋方向に反射する光束が画像光となり、投影レンズ
１３０１を通じて、スクリーン（不図示）に拡大投影さ
れる。 【０１１９】ところで、該液晶パネル１３０２を照明す
る各Ｒ，Ｇ，Ｂ光は入射角が異なるため、そこから反射
されてくる各ＲＧＢ光もその出射角を異にしているが、
投影レンズ１３０１としてはこれらを全て取り込むに十
分な大きさのレンズ径及び開口のものを用いている。た
だし、投影レンズ１３０１に入射する光束の傾きは、各
色光がマイクロレンズを２回通過することにより平行化
され、液晶パネル１３０２への入射光の傾きを維持して
いる。 【０１２０】ところが図３８に示したように従来例の透
過型では、液晶パネルを出射した光束はマイクロレンズ
の集光作用分も加わってより大きく広がってしまうの
で、この光束を取り込むための投影レンズはさらに大き
な開口数が求められ、大型で高価なレンズとなってい
た。 【０１２１】図３８において、１３１６は複数のマイク
ロレンズ１３１６ａを所定のピッチで配列したマイクロ
レンズアレイ、１３１７は印加された電界強度により配
向を変化する液晶層、１３１８はＲ（赤色），Ｇ（緑
色），Ｂ（青色）の各画素である。赤、緑、青色の各色
の照明光Ｒ，Ｇ，Ｂをそれぞれ異なる角度から液晶パネ
ルＬＰに当て、マイクロレンズ１３１６ａの集光作用に
より各色光がそれぞれ異なる色画素１３１８に入射する
ようにしている。これによって、カラーフィルターを不
要とすると共に、高い光利用率を可能にした表示パネル
を構成している。このような表示パネルを用いた投写型
表示装置は単板液晶パネルにても明るいフルカラー映像
を投写表示することができるようになっている。 【０１２２】しかしながら、このようなマイクロレンズ
付の表示パネルを用いた投写型表示装置では、その投写
表示画像のＲ，Ｇ，Ｂの各色画素１３１８がスクリーン
上に拡大投影されたものになる。このため、図３９に示
したように、Ｒ，Ｇ，Ｂのモザイク構造が目立ってしま
い、これが表示画像の品位を著しく低下してしまうとい
う欠点を有していたのである。 【０１２３】これに対して、本実施形態では液晶パネル
１３０２からの光束の広がりはこのように比較的小さく
なるので、より小さな開口数の投影レンズでもスクリー
ン上で十分に明るい投影画像を得ることができ、より小
型な安価な投影レンズを用いることが可能になる。且
つ、Ｒ，Ｇ，Ｂのモザイク構造が目立つのが抑えられる
のである。すなわち、図３９に示す縦方向に同一色が並
ぶストライプタイプの表示方式の例を本実施形態に用い
ることも可能であるが、後述するマイクロレンズを用い
た液晶パネルの場合は好ましくない。 【０１２４】次に、ここで用いる本発明液晶パネル１３
０２について説明する。図２９に該液晶パネル１３０２
の拡大断面模式図（図２１のｙ−ｚ面に対応）を示す。
図２９は、本実施形態に係わる液晶パネル１３０２の特
徴部である水平方向回路については、他の実施形態で詳
しく説明したので、ここでは不図示としている。図２９
において、１３２１はマイクロレンズ基板（ガラス基
板）、１３２２はマイクロレンズ、１３２３はシートガ
ラス、１３２４は透明対向電極、１３２５は液晶層、１
３２６は画素電極、１３２７はアクティブマトリックス
駆動回路部、１３２８はシリコン半導体基板である。マ
イクロレンズ１３２２はいわゆるイオン交換法によりガ
ラス基板（アルカリ系ガラス）１３２１の表面上に形成
されており、画素電極１３２６のピッチの倍のピッチで
２次元的アレイ構造を有し、これによりマイクロレンズ
アレイを成している。また、１２５２は周辺シール部で
ある。ここで、本実施形態では、Ｒ，Ｇ，Ｂ画素が、１
パネルに集約されており、１画素のサイズは小さくな
る。従って、開口率を上げることの重要性が大きく、集
光された光の範囲には、反射電極が存在していなければ
ならず、第１〜第５の実施形態で説明した構成が重要と
なる。 【０１２５】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。画素電極１３２６はＡｌ（アルミ）から成
り、反射鏡を兼ねており、表面性を良くして反射率を向
上させるため、パターニング後の最終工程で前述したい
わゆるＣＭＰ処理を施している。 【０１２６】アクティブマトリックス駆動回路部１３２
７はシリコン半導体基板１３２８上に設けられている。
ここで、ドライバーとして水平方向回路と垂直方向回路
を含むアクティブマトリックス駆動回路１３２７はＲ，
Ｇ，Ｂの各原色映像信号を所定の各Ｒ，Ｇ，Ｂ画素に書
き込むように構成されており、該各画素電極１３２６は
カラーフィルターは有さないものの、前記アクティブマ
トリックス駆動回路１３２７にて書き込まれる原色映像
信号により各Ｒ，Ｇ，Ｂ画素として区別され、後述する
所定のＲ，Ｇ，Ｂ画素配列を形成している。 【０１２７】ここで、液晶パネル１３０２に対して照明
するＧ光について説明する。前述したようにＧ光はＰＢ
Ｓ１３０３により偏光化されたのち該液晶パネル１３０
２に対して垂直に入射する。この光線のうち１つのマイ
クロレンズ１３２２ａに入射する光線例を図中の矢印Ｇ
（ｉｎ／ｏｕｔ）に示す。 【０１２８】ここに図示されたように該Ｇ光線はマイク
ロレンズ１３２２により集光され、Ｇ画素電極１３２６
ｇ上を照明する。そしてＡｌより成る該画素電極１３２
６ｇにより反射され、再び同じマイクロレンズ１３２２
ａを通じてパネル外に出射していく。このように液晶層
１３２５を往復通過する際、該Ｇ光線（偏光）は画素電
極１３２６ｇに印加される信号電圧により対向電極１３
２４との間に形成される電界による液晶の動作により変
調を受けて、該液晶パネルを出射し、ＰＢＳ１３０３に
戻る。ここで、その変調度合いによりＰＢＳ面１３０３
ａにて反射され、投影レンズ１３０１に向かう光量が変
化し、各画素のいわゆる濃淡階調表示がなされることに
なる。 【０１２９】一方、上述したように図２９中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。 【０１３０】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。 【０１３１】ところで、図２９の描写ではＧ画素電極１
３２６ｇ上とＲ画素電極１３２６ｒ上の各Ｇ光とＲ光の
色光が１部重なり干渉しているようになっているが、こ
れは模式的に液晶層１３２５の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。 【０１３２】次に、図３０に本実施形態での色分解及び
色合成の原理説明図を示す。ここで、図３０（Ａ）は液
晶パネル１３０２の上面模式図、図３０（Ｂ）、図３０
（Ｃ）はそれぞれ該液晶パネル上面模式図に対するＡ−
Ａ′（ｘ方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模
式図である。ここで、マイクロレンズ１３２２は、図３
０（Ａ）の一点鎖線に示すように、Ｇ光を中心として両
隣接する２色画素の半分ずつに対して１個が対応してい
る。 【０１３３】このうち図３０（Ｃ）はｙ−ｚ断面を表す
上記図２９に対応するものであり、各マイクロレンズ１
３２２に入射するＧ光とＲ光の入出射の様子を表してい
る。これから判るように各Ｇ画素電極は各マイクロレン
ズの中心の真下に配置され、各Ｒ画素電極は各マイクロ
レンズ間境界の真下に配置されている。従ってＲ光の入
射角はそのｔａｎθが画素ピッチ（Ｂ＆Ｒ画素）とマイ
クロレンズ１３２２・画素電極１３２６間距離の比に等
しくなるように設定するのが好ましい。 【０１３４】一方、図３０（Ｂ）は該液晶パネル１３０
２のｘ−ｙ断面を表す図２９に対応するものである。こ
のｘ−ｙ断面については、第３の色画素としてのＢ画素
電極とＧ画素電極とが図３０（Ｃ）と同様に交互に配置
されており、やはり各Ｇ画素電極は各マイクロレンズ１
３２２の中心の真下に配置され、第３の色画素としての
各Ｂ画素電極は各マイクロレンズ１３２２間の境界の真
下に配置されている。 【０１３５】ところで該液晶パネル１３２２を照明する
Ｂ光については、前述したようにＰＢＳ１３０３による
偏光化後、図２８中断面（ｘ−ｙ面）の斜め方向から入
射してくるため、Ｒ光の場合と全く同様に、各マイクロ
レンズ１３２２から入射したＢ光線は、図示したように
Ｂ画素電極１３２６ｂにより反射され、入射したマイク
ロレンズ１３２２に対して、ｘ方向に隣り合うマイクロ
レンズ１３２２から出射する。Ｂ画素電極１３２６ｂ上
の液晶による変調や液晶パネルからのＢ出射光の投影に
ついては、前述のＧ光およびＲ光と同様である。 【０１３６】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。 【０１３７】ところで、本実施形態の液晶パネルでは以
上述べたように各Ｒ，Ｇ，Ｂ画素の並びがｚ方向に対し
てはＲＧＲＧＲＧ…の並びに、ｘ方向に対してはＢＧＢ
ＧＢＧ…の並びとなっているが、図３０（Ａ）はその平
面的な並びを示している。このように各画素サイズは縦
横共にマイクロレンズの約半分になっており、画素ピッ
チはｘ−ｚ両方向ともにマイクロレンズのそれの半分に
なっている。また、Ｇ画素は平面的にもマイクロレンズ
中心の真下に位置し、Ｒ画素はｚ方向のＧ画素間かつマ
イクロレンズ境界に位置し、Ｂ画素はｘ方向のＧ画素間
かつマイクロレンズ境界に位置している。また、１つの
マイクロレンズ単位の形状は矩形（画素の２倍サイズ）
となっている。 【０１３８】図３１に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子１３２９は１つの絵素を構
成するＲ，Ｇ，Ｂ画素のまとまりを示している。尚、画
素ユニットを基板上に２次元的に所定のピッチで配列し
て、画素ユニットアレイを構成している。つまり、図２
９のアクティブマトリックス駆動回路部１３２７により
各Ｒ，Ｇ，Ｂ画素が駆動される際、破線格子１３２９で
示されるＲ，Ｇ，Ｂ画素ユニットは同一画素位置に対応
したＲ，Ｇ，Ｂ映像信号にて駆動される。 【０１３９】ここでＲ画素電極１３２６ｒ、Ｇ画素電極
１３２６ｇ、Ｂ画素電極１３２６ｂから成る１つの絵素
に注目してみると、まずＲ画素電極１３２６ｒは矢印ｒ
１で示されるようにマイクロレンズ１３２２ｂから前述
したように斜めに入射するＲ光で照明され、そのＲ反射
光は矢印ｒ−２で示すようにマイクロレンズ１３２２ａ
を通じて出射する。Ｂ画素電極１３２６ｂは矢印ｂ１で
示されるようにマイクロレンズ１３２２ｃから前述した
ように斜めに入射するＢ光で照明され、そのＢ反射光は
矢印ｂ２で示すようにやはりマイクロレンズ１３２２ａ
を通じて出射する。 【０１４０】また、Ｇ画素電極１３２６ｇは正面後面矢
印ｇ１２で示されるように、マイクロレンズ１３２２ａ
から前述したように垂直（紙面奥へ向かう方向）に入射
するＧ光で照明され、そのＧ反射光は同じマイクロレン
ズ１３２２ａを通じて垂直に（紙面手前に出てくる方
向）出射する。 【０１４１】このように、本液晶パネルにおいては、１
つの絵素を構成するＲ，Ｇ，Ｂ画素ユニットについて、
各原色照明光の入射照明位置は異なるものの、それらの
出射については、同じマイクロレンズ（この場合は１３
２２ａ）から行われる。そしてこのことはその他の全て
の絵素（Ｒ，Ｇ，Ｂ画素ユニット）についても成り立っ
ている。 【０１４２】従って、図３２には、本液晶パネル１３０
２からの全出射光をＰＢＳ１３０３および投影レンズ１
３０１を通じて、スクリーン１３０９に投写する概念図
を示している。図３２に示すように、液晶パネル１３０
２を用いて、液晶パネル１３０２内のマイクロレンズ１
３２２の位置又はその近傍がスクリーン１３０９上に結
像投影されるように光学調整すると、その投影画像は図
３４に示すようなマイクロレンズ１３２２の格子内に各
絵素を構成する該Ｒ，Ｇ，Ｂ画素ユニットからの出射光
が混色した状態つまり同画素混色した状態の絵素を構成
単位としたものとなる。本実施形態では、このように図
３１に示す構成の表示パネル１３０２を用い、且つマイ
クロレンズ１３２２の配置面又はその近傍がスクリーン
１３０９とほぼ共役関係となるようにして、スクリーン
１３０９面上でいわゆるＲ，Ｇ，Ｂモザイクが無い、質
感の高い良好なカラー画像表示が可能としている。 【０１４３】次に、本投写型液晶表示装置の駆動回路系
についてその全体ブロック図を図３３に示す。ここで、
１３１０はパネルドライバーであり、Ｒ，Ｇ，Ｂ映像信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲ，Ｇ，Ｂ原色映像信号及び同期信号に、即ち
液晶パネル１３０２に対応した画像信号にデコード・変
換している。１３１４はバラストであり、楕円リフレク
ター１３０７内のアークランプ１３０８を駆動点灯す
る。１３１５は電源回路であり、各回路ブロックに対し
て電源を供給している。１３１３は不図示の操作部を内
在したコントローラーであり、上記各回路ブロックを総
合的にコントロールするものである。 【０１４４】このように本投写型液晶表示装置は、その
駆動回路系は単板式プロジェクターとしては、ごく一般
的なものであり、特に駆動回路系に負担を掛けることな
く、前述したようなＲ，Ｇ，Ｂモザイクの無い良好な質
感のカラー画像を表示することができるものである。 【０１４５】ところで図３５に本実施形態における液晶
パネルの別形態の部分拡大上面図を示す。ここではマイ
クロレンズ１３２２の中心真下位置にＢ画素電極１３２
６ｂを配列し、それに対し左右方向にＧ画素１３２６ｇ
が交互に並ぶように、上下方向にＲ画素１３２６ｒが交
互に並ぶように配列している。このように配列しても、
絵素を構成するＲ，Ｇ，Ｂ画素ユニットからの反射光が
１つの共通マイクロレンズから出射するように、Ｂ光を
垂直入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とする
ことにより、前実施形態と全く同様な効果を得ることが
できる。また、さらにマイクロレンズ１３２２の中心真
下位置にＲ画素を配列しその他の色画素を左右または上
下方向にＲ画素に対してＧ，Ｂ画素を交互に並ぶように
しても良い。 【０１４６】［第１０の実施形態］図３６に本発明に係
わる液晶パネルの第１０の実施形態を示す。同図は本液
晶パネル１３２０の部分拡大断面図である。前記第９の
実施形態との相違点を述べると、まず対向ガラス基板と
してシートガラス１３２３を用いており、マイクロレン
ズ１２２０については、シートガラス１３２３上に熱可
塑性樹脂を用いたいわゆるリフロー法により形成してい
る。さらに、非画素部にスペーサー柱１２５１を感光性
樹脂のフォトリソグラフィーにて形成している。 【０１４７】該液晶パネル１３２０の部分上面図を図３
７（ａ）に示す。この図から判るようにスペーサー柱１
２５１は所定の画素のピッチでマイクロレンズ１２２０
の角隅部の非画素領域に形成されている。このスペーサ
ー柱１２５１を通るＡ−Ａ′断面図を図３７（ｂ）に示
す。このスペーサー柱１２５１の形成密度については１
０〜１００画素ピッチでマトリックス状に設けるのが好
ましく、シートガラス１３２３の平面性と液晶の注入性
というスペーサー柱数に対して相反するパラメーターを
共に満足するように設定する必要がある。 【０１４８】また、本実施形態では金属膜パターンによ
る遮光層１２２１を設けており、各マイクロレンズ境界
部分からの漏れ光の進入を防止している。これにより、
このような漏れ光による投影画像の彩度低下（各原色画
像光の混色による）やコントラスト低下が防止される。
従って本液晶パネル１３２０を用いて、第９の実施形態
の如き液晶パネルを備えた投写型表示装置を構成するこ
とにより、さらにメリハリのある良好な画質が得られる
ようになる。 【０１４９】 【発明の効果】本発明の液晶装置によれば、外部駆動回
路の部品点数を削減でき、通常のアナログ入力の液晶装
置のように、デジタル画像信号を入力してＤ／Ａコンバ
ータを介して直接液晶素子をドライブすることで、映像
信号線の負荷を小さくすることができる。さらに、Ｄ／
Ａコンバータ１ケ当たりの負荷も小さくできると共に液
晶画素への書き込み時間を長くすることができるので、
駆動周波数を低くすることが可能となる。これにより液
晶装置全体として低消費電力となり、且つ低消費電力ゆ
えに高精細化が容易となる。これに加えてノイズの影響
さえ少なく、高画質化が可能となる。 【０１５０】さらに、本発明に関わる投写型液晶表示装
置においては、マイクロレンズ付反射型液晶パネルとそ
れぞれ異なる方向から各原色光を照明する光学系等を用
いて、１つの絵素を構成する１組のＲ，Ｇ，Ｂ画素から
の液晶による変調後の反射光が同一のマイクロレンズを
通じて出射するようにしたことにより、Ｒ，Ｇ，Ｂモザ
イクの無い質感の高い良好なカラー画像投写表示が可能
となる。 【０１５１】また、各画素からの光束はマイクロレンズ
を２回通過してほぼ並行化されるので、マイクロレンズ
のピッチを画素ピッチの倍サイズとできて製造的にコス
トダウンとなり、また開口数の小さい安価な投影レンズ
を用いてもスクリーン上で明るい投影画像を得ることが
可能になる。
【図面の簡単な説明】
【図１】本発明による液晶パネルの駆動回路の１例を示
す回路図である。 【図２】本発明による液晶パネルの前の映像信号並べ替
え回路の動作を示す模式図である。 【図３】本発明による液晶パネルの駆動回路の動作を示
すタイミング図である。 【図４】本発明による液晶パネルのＤ／Ａコンバータの
周辺回路図と波形図である。 【図５】本発明による液晶パネルのＤ／Ａコンバータの
周辺回路図と波形図である。 【図６】本発明による液晶装置の断面図である。 【図７】本発明による液晶装置の一例を示す概略的回路
図である。 【図８】本発明による液晶装置の入力部のディレイ回路
を含む回路図である。 【図９】本発明による液晶装置の液晶パネルの模式図で
ある。 【図１０】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。 【図１１】本発明による液晶装置を用いた液晶プロジェ
クターの模式図である。 【図１２】本発明による液晶プロジェクターの回路ブロ
ック図である。 【図１３】液晶装置の製造工程を示す模式図である。 【図１４】液晶装置の製造工程を示す模式図である。 【図１５】本発明の液晶パネルの駆動回路の１例を示す
回路図である。 【図１６】本発明の液晶パネルの駆動回路の１例を示す
回路図である。 【図１７】本発明の液晶パネルの駆動回路の１例を示す
回路図である。 【図１８】本発明に適用可能なＤ／Ａコンバータの出力
を昇圧する昇圧回路の等価回路図である。 【図１９】本発明に適用可能なＤ／Ａコンバータの出力
を昇圧する昇圧回路の等価回路図である。 【図２０】Ｄ／Ａコンバータの出力を示す模式図であ
る。 【図２１】Ｄ／Ａコンバータの等価回路図である。 【図２２】Ｄ／Ａコンバータの変換特性を示す模式図で
ある。 【図２３】抵抗素子の模式図である。 【図２４】バッファ回路の模式図である。 【図２５】バッファ回路の回路図である。 【図２６】本発明の投写型表示装置の１例を示す模式図
である。 【図２７】本発明の投写型表示装置に用いたダイクロイ
ックミラーの分光反射特性図である。 【図２８】本発明の投写型表示装置の色分解照明部の斜
視図である。 【図２９】本発明の液晶パネルの１例を示す断面図であ
る。 【図３０】本発明の液晶パネルでの色分解色合成の原理
説明図である。 【図３１】本発明の液晶パネルの１例についての部分拡
大上面図である。 【図３２】本発明の投写型表示装置の投影光学系を示す
模式図である。 【図３３】本発明の投写型表示装置の駆動回路系を示す
ブロック図である。 【図３４】本発明の投写型表示装置の１例についてのス
クリーン上の投影像の部分拡大図である。 【図３５】本発明の液晶パネルの１例についての部分拡
大上面図である。 【図３６】本発明の液晶パネルの１例を示す模式図であ
る。 【図３７】本発明の液晶パネルの１例についての部分拡
大上面図と部分拡大断面図である。 【図３８】従来のマイクロレンズ付の透過型液晶パネル
の部分拡大断面図である。 【図３９】マイクロレンズ付の透過型液晶パネルを用い
た従来の投写型表示装置でのスクリーン上投映像の部分
拡大図である。 【図４０】従来の液晶装置の１例を示す模式図である。 【図４１】従来の液晶装置の１例を示す模式図である。 【符号の説明】 １ 映像信号並び替え回路 ２ 水平走査回路 ３ インバータ ４〜７ ＯＲ回路 ８〜１１ ラッチ回路 １２，１３ Ｄ／Ａコンバータ １４，１５ バッファ １６ 転送ＳＷ選択回路 １７ 転送スイッチ １８ 垂直走査回路 １９ 液晶画素 ２０ スイッチＭＯＳトランジスタ ２１ 液晶 ２３ Ｄ／Ａコンバータ ３０１ 半導体基板 ３０２，３０２’ ｐ型及びｎ型ウェル ３０３，３０３’ ソース領域 ３０４ ゲート領域 ３０５，３０５’ ドレイン領域 ３０６ ＬＯＣＯＳ絶縁層 ３０７ 遮光層 ３０８ ＰＳＧ ３０９ プラズマＳｉＮ ３１０ ソース電極 ３１１ 連結電極 ３１２ 反射電極＆画素電極 ３１３ 反射防止膜 ３１４ 液晶層 ３１５ 共通透明電極 ３１６ 対向電極 ３１７，３１７’ 高濃度不純物領域 ３１９ 表示領域 ３２０ 反射防止膜 ３２１，３２２ シフトレジスタ ３２３ ｎＭＯＳ ３２４ ｐＭＯＳ ３２５ 保持容量 ３２７ 信号転送スイッチ ３２８ リセットスイッチ ３２９ リセットパルス入力端子 ３３０ リセット電源端子 ３３１ 映像信号入力端子 ３３２ 昇圧レベルシフター ３４２ パルスｄｅｌａｙ用インバータ ３４３ スイッチ ３４４ 出力 ３４５ 容量 ３４６ 保護回路 ３５１ シール部 ３５２ 電極パッド ３５３ クロックバッファー ３７１ 光源 ３７２ 集光レンズ ３７３，３７５ フレネルレンズ ３７４ 色分解光学素子 ３７６ ミラー ３７７ 視野レンズ ３７８ 液晶装置 ３７９ 絞り部 ３８０ 投影レンズ ３８１ スクリーン ３８５ 電源 ３８６ プラグ ３８７ ランプ温度検出 ３８８ 制御ボード ３８９ フィルタ安全スイッチ ４５３ メインボード ４５４ 液晶パネルドライブヘッドボード ４５５，４５６，４５７ 液晶装置 １２２０ マイクロレンズ（リフロー熱ダレ式） １２５１ スペーサー柱 １２５２ 周辺シール部 １３０１ 投影レンズ １３０２ マイクロレンズ付液晶パネル １３０３ 偏光ビームスプリッター（ＰＢＳ） １３０６ ロッド型インテグレータ １３０７ 楕円リフレクター １３０８ アークランプ １３０９ スクリーン １３１０ パネルドライバー １３１１ デコーダー １３１２ インターフェース回路 １３１４ バラスト（アークランプ点灯回路） １３２０ マイクロレンズ付液晶パネル １３２１ マイクロレンズガラス基板 １３２２ マイクロレンズ（インデックス分布式） １３２３ シートガラス １３２４ 対向透明電極 １３２５ 液晶 １３２６ 画素電極 １３２７ アクティブマトリックス駆動回路部 １３２８ シリコン半導体基板 １３２９ 基本絵素単位 １３４０ Ｒ反射ダイクロイックミラー １３４１ Ｂ／Ｇ反射ダイクロイックミラー １３４２ Ｂ反射ダイクロイックミラー １３４３ 高反射ミラー １３５０ フレネルレンズ（第２コンデンサーレンズ） １３５１ 第１コンデンサーレンズ
す回路図である。 【図２】本発明による液晶パネルの前の映像信号並べ替
え回路の動作を示す模式図である。 【図３】本発明による液晶パネルの駆動回路の動作を示
すタイミング図である。 【図４】本発明による液晶パネルのＤ／Ａコンバータの
周辺回路図と波形図である。 【図５】本発明による液晶パネルのＤ／Ａコンバータの
周辺回路図と波形図である。 【図６】本発明による液晶装置の断面図である。 【図７】本発明による液晶装置の一例を示す概略的回路
図である。 【図８】本発明による液晶装置の入力部のディレイ回路
を含む回路図である。 【図９】本発明による液晶装置の液晶パネルの模式図で
ある。 【図１０】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。 【図１１】本発明による液晶装置を用いた液晶プロジェ
クターの模式図である。 【図１２】本発明による液晶プロジェクターの回路ブロ
ック図である。 【図１３】液晶装置の製造工程を示す模式図である。 【図１４】液晶装置の製造工程を示す模式図である。 【図１５】本発明の液晶パネルの駆動回路の１例を示す
回路図である。 【図１６】本発明の液晶パネルの駆動回路の１例を示す
回路図である。 【図１７】本発明の液晶パネルの駆動回路の１例を示す
回路図である。 【図１８】本発明に適用可能なＤ／Ａコンバータの出力
を昇圧する昇圧回路の等価回路図である。 【図１９】本発明に適用可能なＤ／Ａコンバータの出力
を昇圧する昇圧回路の等価回路図である。 【図２０】Ｄ／Ａコンバータの出力を示す模式図であ
る。 【図２１】Ｄ／Ａコンバータの等価回路図である。 【図２２】Ｄ／Ａコンバータの変換特性を示す模式図で
ある。 【図２３】抵抗素子の模式図である。 【図２４】バッファ回路の模式図である。 【図２５】バッファ回路の回路図である。 【図２６】本発明の投写型表示装置の１例を示す模式図
である。 【図２７】本発明の投写型表示装置に用いたダイクロイ
ックミラーの分光反射特性図である。 【図２８】本発明の投写型表示装置の色分解照明部の斜
視図である。 【図２９】本発明の液晶パネルの１例を示す断面図であ
る。 【図３０】本発明の液晶パネルでの色分解色合成の原理
説明図である。 【図３１】本発明の液晶パネルの１例についての部分拡
大上面図である。 【図３２】本発明の投写型表示装置の投影光学系を示す
模式図である。 【図３３】本発明の投写型表示装置の駆動回路系を示す
ブロック図である。 【図３４】本発明の投写型表示装置の１例についてのス
クリーン上の投影像の部分拡大図である。 【図３５】本発明の液晶パネルの１例についての部分拡
大上面図である。 【図３６】本発明の液晶パネルの１例を示す模式図であ
る。 【図３７】本発明の液晶パネルの１例についての部分拡
大上面図と部分拡大断面図である。 【図３８】従来のマイクロレンズ付の透過型液晶パネル
の部分拡大断面図である。 【図３９】マイクロレンズ付の透過型液晶パネルを用い
た従来の投写型表示装置でのスクリーン上投映像の部分
拡大図である。 【図４０】従来の液晶装置の１例を示す模式図である。 【図４１】従来の液晶装置の１例を示す模式図である。 【符号の説明】 １ 映像信号並び替え回路 ２ 水平走査回路 ３ インバータ ４〜７ ＯＲ回路 ８〜１１ ラッチ回路 １２，１３ Ｄ／Ａコンバータ １４，１５ バッファ １６ 転送ＳＷ選択回路 １７ 転送スイッチ １８ 垂直走査回路 １９ 液晶画素 ２０ スイッチＭＯＳトランジスタ ２１ 液晶 ２３ Ｄ／Ａコンバータ ３０１ 半導体基板 ３０２，３０２’ ｐ型及びｎ型ウェル ３０３，３０３’ ソース領域 ３０４ ゲート領域 ３０５，３０５’ ドレイン領域 ３０６ ＬＯＣＯＳ絶縁層 ３０７ 遮光層 ３０８ ＰＳＧ ３０９ プラズマＳｉＮ ３１０ ソース電極 ３１１ 連結電極 ３１２ 反射電極＆画素電極 ３１３ 反射防止膜 ３１４ 液晶層 ３１５ 共通透明電極 ３１６ 対向電極 ３１７，３１７’ 高濃度不純物領域 ３１９ 表示領域 ３２０ 反射防止膜 ３２１，３２２ シフトレジスタ ３２３ ｎＭＯＳ ３２４ ｐＭＯＳ ３２５ 保持容量 ３２７ 信号転送スイッチ ３２８ リセットスイッチ ３２９ リセットパルス入力端子 ３３０ リセット電源端子 ３３１ 映像信号入力端子 ３３２ 昇圧レベルシフター ３４２ パルスｄｅｌａｙ用インバータ ３４３ スイッチ ３４４ 出力 ３４５ 容量 ３４６ 保護回路 ３５１ シール部 ３５２ 電極パッド ３５３ クロックバッファー ３７１ 光源 ３７２ 集光レンズ ３７３，３７５ フレネルレンズ ３７４ 色分解光学素子 ３７６ ミラー ３７７ 視野レンズ ３７８ 液晶装置 ３７９ 絞り部 ３８０ 投影レンズ ３８１ スクリーン ３８５ 電源 ３８６ プラグ ３８７ ランプ温度検出 ３８８ 制御ボード ３８９ フィルタ安全スイッチ ４５３ メインボード ４５４ 液晶パネルドライブヘッドボード ４５５，４５６，４５７ 液晶装置 １２２０ マイクロレンズ（リフロー熱ダレ式） １２５１ スペーサー柱 １２５２ 周辺シール部 １３０１ 投影レンズ １３０２ マイクロレンズ付液晶パネル １３０３ 偏光ビームスプリッター（ＰＢＳ） １３０６ ロッド型インテグレータ １３０７ 楕円リフレクター １３０８ アークランプ １３０９ スクリーン １３１０ パネルドライバー １３１１ デコーダー １３１２ インターフェース回路 １３１４ バラスト（アークランプ点灯回路） １３２０ マイクロレンズ付液晶パネル １３２１ マイクロレンズガラス基板 １３２２ マイクロレンズ（インデックス分布式） １３２３ シートガラス １３２４ 対向透明電極 １３２５ 液晶 １３２６ 画素電極 １３２７ アクティブマトリックス駆動回路部 １３２８ シリコン半導体基板 １３２９ 基本絵素単位 １３４０ Ｒ反射ダイクロイックミラー １３４１ Ｂ／Ｇ反射ダイクロイックミラー １３４２ Ｂ反射ダイクロイックミラー １３４３ 高反射ミラー １３５０ フレネルレンズ（第２コンデンサーレンズ） １３５１ 第１コンデンサーレンズ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 榑松 克巳
東京都大田区下丸子３丁目30番２号 キ
ヤノン株式会社内
(72)発明者 小山 理
東京都大田区下丸子３丁目30番２号 キ
ヤノン株式会社内
(56)参考文献 特開 平２−153391（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/36
G02F 1/133 505
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 デジタルビデオデータの入力端子と、 該入力端子に入力されたデジタルビデオデータの順番
を、ｎ（ｎ≧２の整数）毎に並び替える並び替え回路
と、 その並び替えた順番のデジタルビデオデータをサンプリ
ングするための水平走査回路と、 該水平走査回路からの出力と同期して、その並び替えた
順番のデジタルビデオデータをラッチするためのラッチ
回路と、 該ラッチ回路からのデジタルビデオデータ出力をアナロ
グ信号に変換するためのＤ／Ａコンバータと、 前記ｎ毎に並び替えた順番のデジタルビデオデータをｎ
毎に順番で、前記アナログ信号を出力するように、ＣＭ
ＯＳトランジスタを有する信号転送スイッチの少なくと
も１つを選択するため転送スイッチ選択回路とを有する
ことを特徴とする映像水平回路 。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27901397A JP3403027B2 (ja) | 1996-10-18 | 1997-10-13 | 映像水平回路 |
| EP97308260A EP0837446B1 (en) | 1996-10-18 | 1997-10-17 | Horizontal circuit for applying a video signal to a liquid crystal display |
| CNB971228647A CN1227639C (zh) | 1996-10-18 | 1997-10-17 | 矩阵基底和用该基底的液晶装置及用该装置的显示设备 |
| DE69739914T DE69739914D1 (de) | 1996-10-18 | 1997-10-17 | Horizontaler Schaltkreis zur Anlegung eines Videosignales an eine Flüssigkristallanzeige |
| KR1019970053631A KR100325924B1 (ko) | 1996-10-18 | 1997-10-18 | 매트릭스기판,이매트릭스기판을사용하는액정장치및이액정장치를사용하는표시장치 |
| TW086115400A TW385418B (en) | 1996-10-18 | 1997-10-18 | Matrix substrate, liquid crystal device employing the matrix substrate, and display apparatus employing the liquid crystal device |
| US11/338,531 US8766897B2 (en) | 1996-10-16 | 2006-01-23 | Matrix substrate and display which inputs signal-polarity inverting signals to picture data |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27653196 | 1996-10-18 | ||
| JP8-276531 | 1996-10-18 | ||
| JP27901397A JP3403027B2 (ja) | 1996-10-18 | 1997-10-13 | 映像水平回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10177371A JPH10177371A (ja) | 1998-06-30 |
| JP3403027B2 true JP3403027B2 (ja) | 2003-05-06 |
Family
ID=26551960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27901397A Expired - Fee Related JP3403027B2 (ja) | 1996-10-16 | 1997-10-13 | 映像水平回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8766897B2 (ja) |
| EP (1) | EP0837446B1 (ja) |
| JP (1) | JP3403027B2 (ja) |
| KR (1) | KR100325924B1 (ja) |
| CN (1) | CN1227639C (ja) |
| DE (1) | DE69739914D1 (ja) |
| TW (1) | TW385418B (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430091B1 (ko) | 1997-07-10 | 2004-07-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| GB2333174A (en) | 1998-01-09 | 1999-07-14 | Sharp Kk | Data line driver for an active matrix display |
| JP5240884B2 (ja) * | 1998-05-16 | 2013-07-17 | トムソン ライセンシング | バス配列された表示装置用の駆動装置 |
| JP4984337B2 (ja) * | 1998-06-30 | 2012-07-25 | 富士通セミコンダクター株式会社 | 表示パネルの駆動回路及び表示装置 |
| JP2000075841A (ja) * | 1998-08-31 | 2000-03-14 | Sony Corp | 液晶表示装置 |
| TW494374B (en) * | 1999-02-05 | 2002-07-11 | Hitachi Ltd | Driving circuit of integrating-type liquid crystal display apparatus |
| JP3317263B2 (ja) | 1999-02-16 | 2002-08-26 | 日本電気株式会社 | 表示装置の駆動回路 |
| KR100341124B1 (ko) * | 1999-04-12 | 2002-06-20 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정 표시 장치의 제조방법 |
| JP2001051661A (ja) | 1999-08-16 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Ｄ／ａ変換回路および半導体装置 |
| US6750835B2 (en) | 1999-12-27 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US6693616B2 (en) * | 2000-02-18 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Image display device, method of driving thereof, and electronic equipment |
| JP4780839B2 (ja) * | 2000-02-18 | 2011-09-28 | 株式会社半導体エネルギー研究所 | 画像表示装置の駆動回路、および電子機器 |
| US7301520B2 (en) * | 2000-02-22 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driver circuit therefor |
| JP2002196732A (ja) * | 2000-04-27 | 2002-07-12 | Toshiba Corp | 表示装置、画像制御半導体装置、および表示装置の駆動方法 |
| JP2002014644A (ja) * | 2000-06-29 | 2002-01-18 | Hitachi Ltd | 画像表示装置 |
| JP4879413B2 (ja) * | 2000-07-25 | 2012-02-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| GB2367176A (en) * | 2000-09-14 | 2002-03-27 | Sharp Kk | Active matrix display and display driver |
| JP3617816B2 (ja) * | 2000-11-29 | 2005-02-09 | シャープ株式会社 | インピーダンス変換装置とそれを備えた表示装置の駆動装置 |
| KR100379535B1 (ko) * | 2001-01-06 | 2003-04-10 | 주식회사 하이닉스반도체 | 액정 표시 장치의 구동 회로 |
| TW504898B (en) | 2001-04-17 | 2002-10-01 | Himax Tech Inc | Distributed data signal converting device and method |
| KR100777702B1 (ko) * | 2001-06-04 | 2007-11-21 | 삼성전자주식회사 | 플랫 패널 표시 장치 및 이의 구동 방법 |
| TW540020B (en) * | 2001-06-06 | 2003-07-01 | Semiconductor Energy Lab | Image display device and driving method thereof |
| US7068248B2 (en) | 2001-09-26 | 2006-06-27 | Leadis Technology, Inc. | Column driver for OLED display |
| US7015889B2 (en) * | 2001-09-26 | 2006-03-21 | Leadis Technology, Inc. | Method and apparatus for reducing output variation by sharing analog circuit characteristics |
| US7046222B2 (en) | 2001-12-18 | 2006-05-16 | Leadis Technology, Inc. | Single-scan driver for OLED display |
| EP1329874A1 (en) * | 2002-01-17 | 2003-07-23 | HI MAX Optoelectronics Corp. | Device and method for scattered conversion of display signals |
| JP2003288061A (ja) * | 2002-01-22 | 2003-10-10 | Seiko Epson Corp | 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器 |
| KR100848103B1 (ko) * | 2002-05-23 | 2008-07-24 | 삼성전자주식회사 | 시간 분할 색상 표시 방식의 액정 표시 장치 및 백라이트장치 |
| KR100557501B1 (ko) * | 2003-06-30 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 아날로그 버퍼 및 그 구동방법 |
| JP3726910B2 (ja) * | 2003-07-18 | 2005-12-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP4583044B2 (ja) * | 2003-08-14 | 2010-11-17 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP4100299B2 (ja) | 2003-08-29 | 2008-06-11 | ソニー株式会社 | 駆動装置、駆動方法及び表示パネル駆動システム |
| JP4629971B2 (ja) * | 2003-12-11 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 非直線ａ／ｄ変換されたデジタル信号対応のｄ／ａ変換回路及びそれを内蔵した音声信号処理回路及び表示装置 |
| US6965265B2 (en) * | 2004-03-31 | 2005-11-15 | Himax Technologies, Inc. | Driving apparatus in a liquid crystal display |
| EP1603106A1 (en) * | 2004-06-02 | 2005-12-07 | Vastview Technology Inc. | Method and device used for simulating CRT impulse type image display |
| US7298351B2 (en) | 2004-07-01 | 2007-11-20 | Leadia Technology, Inc. | Removing crosstalk in an organic light-emitting diode display |
| US7358939B2 (en) | 2004-07-28 | 2008-04-15 | Leadis Technology, Inc. | Removing crosstalk in an organic light-emitting diode display by adjusting display scan periods |
| JP4569213B2 (ja) * | 2004-08-06 | 2010-10-27 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
| JP4850452B2 (ja) * | 2005-08-08 | 2012-01-11 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| KR100807092B1 (ko) | 2006-02-14 | 2008-03-03 | 한양대학교 산학협력단 | 평판디스플레이 패널 구동용 디지털/아날로그 변환기 |
| US7324031B1 (en) * | 2006-02-15 | 2008-01-29 | Altera Corporation | Dynamic bias circuit |
| JP2007322501A (ja) * | 2006-05-30 | 2007-12-13 | Canon Inc | アクティブマトリクス基板、反射型液晶表示装置、及び投影型表示装置 |
| US8158990B2 (en) * | 2006-10-05 | 2012-04-17 | Mitsubishi Chemical Corporation | Light emitting device using GaN LED chip |
| JP2007293353A (ja) * | 2007-05-25 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、ｄ／ａ変換回路及び半導体装置 |
| US8446355B2 (en) | 2007-10-15 | 2013-05-21 | Nlt Technologies, Ltd. | Display device, terminal device, display panel, and display device driving method |
| US20090096818A1 (en) * | 2007-10-16 | 2009-04-16 | Seiko Epson Corporation | Data driver, integrated circuit device, and electronic instrument |
| JP5285934B2 (ja) * | 2008-03-11 | 2013-09-11 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| WO2009128280A1 (ja) * | 2008-04-18 | 2009-10-22 | シャープ株式会社 | 表示装置および携帯端末 |
| US8692758B2 (en) | 2008-04-18 | 2014-04-08 | Sharp Kabushiki Kaisha | Display device and mobile terminal using serial data transmission |
| KR101050693B1 (ko) * | 2010-01-19 | 2011-07-20 | 주식회사 실리콘웍스 | 소스 드라이버의 감마전압 출력 회로 |
| JP2011244250A (ja) * | 2010-05-19 | 2011-12-01 | Mitsubishi Electric Corp | 表示装置、表示方法及びリモートコントロール装置 |
| JP5691758B2 (ja) * | 2011-04-06 | 2015-04-01 | 株式会社Ｊｖｃケンウッド | 液晶表示装置及びその駆動方法 |
| TWI496130B (zh) * | 2013-03-13 | 2015-08-11 | Au Optronics Corp | 顯示器及其中之信號傳送方法 |
| JP6264821B2 (ja) * | 2013-10-07 | 2018-01-24 | パナソニックＩｐマネジメント株式会社 | 可視光通信装置 |
| JP6620534B2 (ja) * | 2015-03-25 | 2019-12-18 | 株式会社Ｊｖｃケンウッド | 表示装置 |
| KR20170017525A (ko) | 2015-08-07 | 2017-02-15 | 노수곤 | 도어 홀더 장치 |
| JP6828247B2 (ja) * | 2016-02-19 | 2021-02-10 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| TWI695205B (zh) * | 2018-08-10 | 2020-06-01 | 友達光電股份有限公司 | 影像感測顯示裝置以及影像處理方法 |
| CN111726912B (zh) | 2019-03-21 | 2022-03-15 | 联咏科技股份有限公司 | 用于驱动发光二极管阵列的发光二极管驱动设备 |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961818A (ja) * | 1982-10-01 | 1984-04-09 | Seiko Epson Corp | 液晶表示装置 |
| EP0275140B1 (en) * | 1987-01-09 | 1995-07-19 | Hitachi, Ltd. | Method and circuit for scanning capacitive loads |
| JP2852042B2 (ja) * | 1987-10-05 | 1999-01-27 | 株式会社日立製作所 | 表示装置 |
| JP2702941B2 (ja) * | 1987-10-28 | 1998-01-26 | 株式会社日立製作所 | 液晶表示装置 |
| US4963860A (en) | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
| US4872002A (en) * | 1988-02-01 | 1989-10-03 | General Electric Company | Integrated matrix display circuitry |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| JPH02216190A (ja) | 1989-02-17 | 1990-08-29 | Toshiba Corp | アクテイブマトリクス型表示装置 |
| DE69020036T2 (de) | 1989-04-04 | 1996-02-15 | Sharp Kk | Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen. |
| US5170158A (en) * | 1989-06-30 | 1992-12-08 | Kabushiki Kaisha Toshiba | Display apparatus |
| JPH0452684A (ja) * | 1990-06-20 | 1992-02-20 | Nec Kansai Ltd | 液晶表示パネルの駆動方法 |
| JP2659473B2 (ja) * | 1990-09-28 | 1997-09-30 | 富士通株式会社 | 表示パネル駆動回路 |
| JP2994814B2 (ja) * | 1990-11-09 | 1999-12-27 | キヤノン株式会社 | 液晶装置 |
| TW209895B (ja) * | 1990-11-26 | 1993-07-21 | Semiconductor Energy Res Co Ltd | |
| JP3119709B2 (ja) | 1990-12-20 | 2000-12-25 | 旭硝子株式会社 | 液晶表示装置及び投射型液晶表示装置 |
| JP3163637B2 (ja) * | 1991-03-19 | 2001-05-08 | 株式会社日立製作所 | 液晶表示装置の駆動方法 |
| JPH07109544B2 (ja) * | 1991-05-15 | 1995-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置並びにその駆動方法及び駆動装置 |
| US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| DE69223009T2 (de) * | 1991-08-02 | 1998-04-02 | Canon Kk | Flüssigkristall-Anzeigeeinheit |
| JPH0546112A (ja) * | 1991-08-09 | 1993-02-26 | Fujitsu General Ltd | 液晶駆動回路 |
| US5589847A (en) * | 1991-09-23 | 1996-12-31 | Xerox Corporation | Switched capacitor analog circuits using polysilicon thin film technology |
| US5317433A (en) * | 1991-12-02 | 1994-05-31 | Canon Kabushiki Kaisha | Image display device with a transistor on one side of insulating layer and liquid crystal on the other side |
| JP3092761B2 (ja) * | 1991-12-02 | 2000-09-25 | キヤノン株式会社 | 画像表示装置及びその製造方法 |
| JP2758103B2 (ja) * | 1992-04-08 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
| EP0609809B8 (en) * | 1993-02-01 | 2001-11-21 | Canon Kabushiki Kaisha | Liquid crystal display device |
| DE69420437T2 (de) * | 1993-02-19 | 1999-12-23 | Asahi Glass Co Ltd | Anzeigevorrichtung und Verfahren zur Erzeugung von Datensignalen für eine Anzeigevorrichtung |
| JP3133216B2 (ja) * | 1993-07-30 | 2001-02-05 | キヤノン株式会社 | 液晶表示装置及びその駆動方法 |
| TW277129B (ja) * | 1993-12-24 | 1996-06-01 | Sharp Kk | |
| US5798746A (en) * | 1993-12-27 | 1998-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US5657040A (en) * | 1993-12-29 | 1997-08-12 | Casio Computer Co., Ltd. | Driving apparatus for stably driving high-definition and large screen liquid crystal display panels |
| JP3438190B2 (ja) * | 1994-03-14 | 2003-08-18 | 株式会社日立製作所 | Ｔｆｔディスプレイ装置 |
| SG34231A1 (en) * | 1994-06-06 | 1996-12-06 | Seiko Epson Corp | Oscillation device display data processing device matrix-type display device oscillation signal generation method and display data processing method |
| US5528256A (en) * | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
| US5956008A (en) * | 1994-09-06 | 1999-09-21 | Semiconductor Energy Laboratory Co., | Driver circuit for active matrix display and method of operating same |
| JP2715943B2 (ja) * | 1994-12-02 | 1998-02-18 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
| US5467215A (en) * | 1994-12-21 | 1995-11-14 | Motorola | Integrated electro-optic package for reflective spatial light modulators |
| DE69623153T2 (de) | 1995-03-06 | 2003-04-17 | Thomson Multimedia Sa | Treiberschaltungen für Datenleitungen mit einem gemeinsamen Rampensignal für ein Anzeigesystem |
| JPH0973108A (ja) | 1995-09-06 | 1997-03-18 | Nikon Corp | ブレ補正装置 |
| JP3143591B2 (ja) * | 1995-09-14 | 2001-03-07 | キヤノン株式会社 | 表示装置 |
-
1997
- 1997-10-13 JP JP27901397A patent/JP3403027B2/ja not_active Expired - Fee Related
- 1997-10-17 EP EP97308260A patent/EP0837446B1/en not_active Expired - Lifetime
- 1997-10-17 DE DE69739914T patent/DE69739914D1/de not_active Expired - Lifetime
- 1997-10-17 CN CNB971228647A patent/CN1227639C/zh not_active Expired - Fee Related
- 1997-10-18 KR KR1019970053631A patent/KR100325924B1/ko not_active IP Right Cessation
- 1997-10-18 TW TW086115400A patent/TW385418B/zh not_active IP Right Cessation
-
2006
- 2006-01-23 US US11/338,531 patent/US8766897B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69739914D1 (de) | 2010-08-05 |
| EP0837446A1 (en) | 1998-04-22 |
| US8766897B2 (en) | 2014-07-01 |
| TW385418B (en) | 2000-03-21 |
| CN1194422A (zh) | 1998-09-30 |
| CN1227639C (zh) | 2005-11-16 |
| KR100325924B1 (ko) | 2002-07-06 |
| EP0837446B1 (en) | 2010-06-23 |
| US20060132420A1 (en) | 2006-06-22 |
| KR19980032965A (ko) | 1998-07-25 |
| JPH10177371A (ja) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3403027B2 (ja) | 映像水平回路 | |
| US6163352A (en) | Active matrix substrated, liquid crystal apparatus using the same the display apparatus using such liquid crystal apparatus | |
| JP3188411B2 (ja) | 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置 | |
| US6127998A (en) | Matrix substrate, liquid-crystal device incorporating the matrix substrate, and display device incorporating the liquid-crystal device | |
| JP3445121B2 (ja) | マトリクス基板と液晶表示装置及びこれを用いるプロジェクター | |
| JP3249077B2 (ja) | マトリクス基板と液晶装置 | |
| JP3249079B2 (ja) | マトリクス基板と液晶表示装置と投写型液晶表示装置 | |
| JP3279234B2 (ja) | 半導体装置の製造方法 | |
| JPH11125834A (ja) | マトリクス基板及び液晶表示装置と投写型液晶表示装置 | |
| EP0911796A1 (en) | Matrix substrate, liquid crystal display device and projection type liquid crystal display apparatus employing the same with reduced field-through effect between subsequent scan lines | |
| JPH11133457A (ja) | マトリクス基板と表示装置及びその製造方法及び投写型液晶表示装置 | |
| JP3230659B2 (ja) | 半導体装置、表示装置用基板、該表示装置用基板を用いた液晶装置、投写型液晶表示装置、及び表示装置 | |
| JP3423592B2 (ja) | 表示装置用基板とその製造方法及び液晶表示装置及び投射型液晶表示装置 | |
| JP3630945B2 (ja) | 液晶表示装置 | |
| JPH11126035A (ja) | 表示装置、液晶表示装置及びそれを用いた液晶プロジェクター | |
| JP3199311B2 (ja) | 表示装置用基板、この基板を用いた液晶装置、表示装置、投射型液晶表示装置、及び表示装置用基板の製造方法 | |
| JPH11135497A (ja) | 層間絶縁膜及び表示装置の製造方法 | |
| JP2000180884A (ja) | 液晶表示装置 | |
| JPH11133456A (ja) | マトリクス基板と液晶表示装置とこれを用いた表示装置と液晶プロジェクター装置 | |
| JP2000330124A (ja) | 電極基板の製造方法、及び液晶素子 | |
| JPH11135502A (ja) | 半導体装置用配線、この配線を用いた半導体装置、及び半導体装置用配線の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |