JPH11125834A

JPH11125834A - マトリクス基板及び液晶表示装置と投写型液晶表示装置

Info

Publication number: JPH11125834A
Application number: JP9292465A
Authority: JP
Inventors: Takanori Watanabe; 高典渡邉; Katsumi Kurematsu; 榑松　　克巳; Osamu Koyama; 理小山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-10-24
Filing date: 1997-10-24
Publication date: 1999-05-11
Also published as: US6476897B1

Abstract

(57)【要約】【課題】遮光層をシール材を塗布する領域（シール
部）に配置した場合のスペーサへ加圧や機械的な破壊が
おこっても、ショートする不良モードの発生を防止する
ことを課題とする。【解決手段】表示領域および駆動回路をもつ基板と対
向基板をシール材およびスペーサ材をもちいて貼合わせ
て構成される液晶表示装置において、表示領域および駆
動回路領域および基板上にシール材を塗布するシール領
域には導電層が配置されており、導電層は少なくとも表
示領域および駆動回路上およびシール領域上の一部に配
置され、表示領域内の導電層には所望の電位が与えら
れ、かつ、シール領域内の導電層と表示領域内の導電層
とが電気的に分離されていることを特徴とする。また、
シール領域下の半導体基板の一部は半導体表面が第２の
導電型のフローティング領域であり、表示領域内の導電
層と同電位であることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶を用いて画像
・文字などを表示するマトリクス基板や液晶表示装置に
関し、特に、液晶素子の表示のために半導体基板と透明
基板間に液晶を挿入してシール材で封止する部分の構造
に関するマトリクス基板や液晶表示装置及び投写型液晶
表示装置に関する。

【０００２】

【従来の技術】近年の情報通信時代に応じて、情報を表
示する必要性が益々増大している。そんな時に、画像情
報でコミュニケーションをとる表示装置の重要性がます
ます増加している。なかでも、液晶表示装置は、薄型で
低消費電力のために注目されており、半導体産業になら
ぶ基幹産業にまで成長している。液晶表示装置は、現
在、１２インチサイズのノートサイズのパソコンに主に
使用されている。そして、将来は、パソコンのみでな
く、ワークステーションや家庭用のテレビジョンとし
て、さらに画面サイズの大きい液晶表示装置が使用され
ると考えられる。しかし、画面サイズの大型化にともな
い、製造装置が高価になるばかりでなく、大画面を駆動
するためには、電気的に厳しい特性が要求される。この
ため、画面サイズの大型化とともに、製造コストがサイ
ズの２〜３乗に比例するなど急激に増大する。

【０００３】そこで、最近、小型の液晶表示パネルを作
製し、光学的に液晶画像を拡大して表示する前面又は背
面プロジェクション（投影）方式が注目されている。こ
れは、半導体の微細化にともない、性能やコストが良く
なるスケーリング則と同様に、サイズを小さくして、特
性を向上させ、同時に、低コスト化も図ることができる
からである。これらの点から、液晶表示パネルをＴＦＴ
型としたとき、小型で十分な駆動力を有するＴＦＴが要
求され、ＴＦＴもアモルファスＳｉを用いたものから多
結晶Ｓｉを用いたものに移行しつつある。通常のテレビ
に使われるＮＴＳＣ規格などの解像度レベルの映像信号
は、あまり高速の処理を必要としない。

【０００４】このため、ＴＦＴのみでなく、シフトレジ
スタもしくはデコーダといった周辺駆動回路まで多結晶
Ｓｉで製造して、表示領域と周辺駆動回路が一体構造に
なった液晶表示装置ができる。しかし、多結晶Ｓｉで
も、単結晶Ｓｉにはおよばず、ＮＴＳＣ規格より解像度
レベルの大きい高品位テレビや、コンピュータの解像度
規格でいうＸＧＡ（eXtended Graphics Array）、ＳＸ
ＧＡ（Super eXtended Graphics Array）クラスの表示
を実現しようとすると、シフトレジスタなどは複数に分
割配置せざるを得ない。この場合、分割のつなぎ目に相
当する表示領域にゴーストと呼ばれるノイズが発生し、
その問題を解決する対策がこの分野では望まれている。

【０００５】本出願人は、上記多結晶Ｓｉ及び単結晶Ｓ
ｉを半導体基板とした反射型液晶装置の製造方法につい
て、特開平９−６８７２６号公報を開示している。該公
報について説明する。該公報に記載の発明の目的とし
て、従来の液晶画素の画素電極に光が入射すると、表面
の凹凸によって入射光が四方八方に散乱され、光の反射
効率が非常に小さくなり、また、この表面凹凸は液晶実
装工程の配向膜ラビング工程において、配向不良の原因
となり、その結果、液晶の配向不良を引き起こし、コン
トラストの低下により表示画像の画質を悪化され、ま
た、各画素電極間の溝の部分はラビングされないため、
液晶配向不良の原因になると同時に、表面凹凸と相俟っ
て、画素電極間の横方向電界を発生し、輝線の原因とな
る。この輝線の発生は、表示画像のコントラストを著し
く悪化させ、画質が低下するので、本例の課題は、画素
電極表面の凹凸をなくし、該凹凸に由来する配向不良や
乱反射を防止し、高画質な表示を行なう液晶表示装置と
その製造方法を提供することにある。

【０００６】その課題を解決する手段として、本公報の
液晶表示装置は、各画素毎にスイッチングトランジスタ
を配したアクティブマトリクス基板と、対向電極基板間
に液晶を挟持してなるアクティブマトリスク型の液晶表
示装置であって、全画素電極表面が同一平面でアクティ
ブマトリクス基板に対して平行に位置し、各画素電極の
側壁の少なくとも一部が絶縁物に接していることを特徴
とする。本出願は、ケミカルメカニカルポリシング（Ch
emical Mechanical Polishing、以下「ＣＭＰ」と記
す）を利用することにより、画素電極表面を研磨によっ
て形成するため、該画素電極表面が鏡面状に平滑に形成
されると同時に、全画素電極表面を同一平面に形成する
ことができる。さらに、絶縁層を形成した上に画素電極
層を形成、或いは、ホールを形成した画素電極層上に絶
縁層を成膜し、上記研磨工程を行なうことにより、画素
電極間が絶縁層により良好に埋められ、完全に凹凸がな
くなる。よって、該凹凸によって生じた乱反射や配向不
良が防止され、高画質な画像表示が可能となる。

【０００７】その一例として、図３１及び図３２を参照
しつつ説明する。そのアクティブマトリクス基板の製造
工程及び液晶素子の断面図により、以下、順を追って本
例を詳細に説明する。尚、図３１，図３２には画素部を
示しているが、画素部形成工程と同時に、画素部のスイ
ッチングトランジスタを駆動するためのシフトレジスタ
等周辺駆動回路も同一基板上に形成することができる。

【０００８】不純物濃度が１０¹⁵ｃｍ^-3以下であるｎ形
シリコン半導体基板２０１を部分熱酸化し、ＬＯＣＯＳ
２０２を形成し、該ＬＯＣＯＳ２０２をマスクとしてボ
ロンをドーズ量１０¹²ｃｍ^-2程度イオン注入し、不純物
濃度１０¹⁶ｃｍ^-3程度のｐ形不純物領域であるＰＷＬ２
０３を形成する。この基板２０１を再度熱酸化し、酸化
膜厚１０００オングストローム以下のゲート酸化膜２０
４を形成する（図３１（ａ））。

【０００９】その後、リンを１０²⁰ｃｍ^-3程度ドープし
たｎ形ポリシリコンからなるゲート電極２０５を形成し
た後、基板２０１全面にリンをドーズ量１０¹²ｃｍ^-2程
度イオン注入し、不純物濃度１０¹⁶ｃｍ^-3程度のｎ形不
純物領域であるＮＬＤ２０６を形成し、引き続き、パタ
ーニングされたフォトレジストをマスクとして、リンを
ドーズ量１０¹⁵ｃｍ^-2程度イオン注入し、不純物濃度１
０¹⁹ｃｍ^-3程度のソース、ドレイン領域２０７，２０
７′を形成する（図３１（ｂ））。

【００１０】次に、基板２０１上全面に層間膜であるＰ
ＳＧ（PhosphoSilicate Glass：リンをドープした酸化
膜）２０８を形成した。このＰＳＧ２０８はＮＳＧ（No
ndope Silicate Glass）／ＢＰＳＧ（Boro-Phospho-Sil
icate Glass）や、ＴＥＯＳ（Tetraetoxy-Silane）で代
替することも可能である。ソース、ドレイン領域２０
７，２０７′の直上のＰＳＧ２０８にコンタクトホール
をパターニングし、スパッタリングによりＡｌを蒸着し
た後パターニングし、Ａｌ電極２０９を形成する（図３
１（ｃ））。このＡｌ電極２０９と、ソース、ドレイン
領域２０７，２０７′とのオーミックコンタクト特性を
向上させるために、Ｔｉ／ＴｉＮ等のバリアメタルを、
Ａｌ電極２０９とソース、ドレイン領域２０７，２０
７′との間に形成するのが望ましい。

【００１１】基板２０１上全面にプラズマＳｉＮ２１０
を３０００オングストローム程度、続いてＰＳＧ２１１
を１００００オングストローム程度成膜する（図３１
（ｄ））。

【００１２】プラズマＳｉＮ２１０をドライエッチング
ストッパー層として、ＰＳＧ２１１を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
２０７′にコンタクトしているＡｌ電極２０９直上にス
ルーホール２１２をドライエッチングによりパターニン
グする（図３１（ｅ））。

【００１３】基板２０１上にスパッタリング、或いはＥ
Ｂ（Electron Beam、電子線）蒸着により、画素電極２
１３を１００００オングストローム以上成膜する（図３
２（ｆ））。この画素電極２１３としては、Ａｌ，Ｔ
ｉ，Ｔａ，Ｗ等の金属膜、或いはこれら金属の化合物膜
を用いる。

【００１４】画素電極２１３の表面をＣＭＰにより研磨
する（図３２（ｇ））。研磨量はＰＳＧ２１１厚を１０
０００オングストローム、画素電極厚をｘオングストロ
ームとした場合、ｘオングストローム以上、ｘ＋１００
００オングストローム未満である。

【００１５】上記の工程により形成されたアクティブマ
トリクス基板はその表面にさらに配向膜２１５を形成
し、その表面にラビング処理等配向処理を施し、スペー
サ（不図示）を介して対向基板と貼り合わせ、その間隙
に液晶２１４を注入して液晶素子とする（図３２
（ｈ））。本実施例において、対向基板は透明基板２２
０上にカラーフィルター２２１、ブラックマトリクス２
２２、ＩＴＯ等からなる共通電極２２３、及び配向膜２
１５′から構成されている。

【００１６】以下、簡単に本例の反射型液晶素子の駆動
方法を説明する。基板２０１にオンチップで形成された
シフトレジスタ等の周辺回路により、ソース領域２０７
に信号電位を与え、それと同時にゲート電極２０５にゲ
ート電位を印加し、画素のスイッチングトランジスタを
オン状態にし、ドレイン領域２０７′に信号電荷を供給
する。信号電荷はドレイン領域２０７′と、ＰＷＬ２０
３との間に形成されるｐｎ接合の空乏層容量に蓄積さ
れ、Ａｌ電極２０９を介して画素電極２１３に電位を与
える。画素電極２１３の電位が所望の電位に達した時点
で、ゲート電極２０５の印加電位を切り、画素スイッチ
ングトランジスタをオフ状態にする。信号電荷は前述の
ｐｎ接合容量部に蓄積されているため、画素電極２１３
の電位は、次に画素スイッチングトランジスタが駆動さ
れるまで固定される。この固定された画素電極２１３の
電位が、図３２（ｈ）に示された基板２０１と対向基板
２２０との間に封入された液晶２１４を駆動する。

【００１７】本例のアクティブマトリクス基板は、図３
２（ｈ）から明らかなように、画素電極２１３表面が平
滑であり、且つ、隣接する画素電極間間隙に絶縁層が埋
め込まれているため、その上に形成される配向膜２１５
表面も平滑で凹凸がない。よって、従来上記凹凸によっ
て生じていた、入射光の散乱により光利用効率の低下、
ラビング不良によるコントラストの低下、画素電極間の
段差による横方向電界による輝線の発生が防止され、表
示画像の品質が向上する。

【００１８】

【発明が解決しようとする課題】一般にアクティブマト
リクス型の液晶表示装置においては、表示部内に画素電
極を設け、画素電極に所望の電位を与えるための画素ス
イッチをもっている。画素電極の電位を保持する目的で
保持容量を設けるのが通常であるが、その手段として、
画素電極下に共通電位を設けて画素電極との間の容量カ
ップリングにより、画素電位の安定をはかることが可能
である。また、この共通電位配線を画素スイッチの遮光
層としても用いることができる。さらに、周辺駆動回路
のトランジスタの遮光層の役割も兼ねることができ、上
述の特開平９−６８７２６号公報の実施例にも示される
ように、同じ電位に固定されている。

【００１９】また、一般に液晶表示装置の構成として、
画素側の基板と対向する基板を表示部外周に塗布した接
着剤（シール材）により貼りあわせて、隙間に液晶を挟
み込むという構成がとられる。表示特性やその均一性は
画素側の基板と対向基板の隙間の距離（ＧＡＰ）に影響
するため、所望のＧＡＰを精度良く形成する必要があ
る。これには、スペーサと呼ばれる球状粒子を張合わせ
の際にはさみこみ、この粒径によって制御することがで
きる。スペーサはシール材に混合して基板上に塗布する
ことができる。

【００２０】しかしながら、遮光層をシール材を塗布す
る領域（シール部）に配置すると、スペーサを加圧した
際、機械的に破壊がおこる場合があり、遮光層電位が基
板、配線その他にショートする不良モードが発生する。

【００２１】

【課題を解決するための手段】そこで、シール部上の遮
光層を表示領域の遮光層と電気的に切り離すことによ
り、この問題による歩留まりの低下を防ぐことが可能で
ある。また、シール部の遮光層の電位をフローティング
にするとさらに効果的である。

【００２２】本発明は、表示領域および駆動回路を有す
る基板と対向基板をシール材およびスペーサ材を用いて
貼合わせて構成される液晶表示装置において、前記表示
領域および前記駆動回路領域および前記基板上に前記シ
ール材を塗布するシール領域には導電層が配置されてお
り、前記導電層は少なくとも前記表示領域および前記駆
動回路上およびシール領域上の一部に配置され、前記表
示領域内の前記導電層には所望の電位が与えられ、か
つ、前記シール領域内の前記導電層と前記表示領域内の
前記導電層とが電気的に分離されていることを特徴とす
る。

【００２３】また、第１導電型の半導体基板上に形成さ
れた駆動回路を有する液晶パネルを備え、かつ、前記半
導体基板上には表示領域および駆動回路を有し、前記半
導体基板と対向基板をシール材およびスペーサ材をもち
いて貼合わせて構成される液晶表示装置において、少な
くとも前記表示領域および前記駆動回路上およびシール
領域上の一部には導電層が配置され、前記表示領域内の
導電層には所望の電位が与えられ、かつ、少なくとも前
記シール領域下の前記半導体基板の一部は半導体表面が
第２の導電型のフローティング領域であるか、あるいは
前記表示領域内の導電層と同電位であることを特徴とす
る。

【００２４】また、上記液晶表示装置ににおいて、前記
シール領域上に導電層の大半の部分の電位がフローティ
ングになっていることを特徴とする。また、上記液晶表
示装置において、前記シール領域上の導電層の前記駆動
回路上の導電層が電気的に分離されていることを特徴と
する。

【００２５】さらに、上記液晶表示装置において、前記
表示領域内の導電層と前記シール領域上の導電層の隙
間、もしくは前記シール領域上の導電層と前記駆動回路
上の導電層の隙間の上を画素電極と同じ金属層によって
覆っていることを特徴とする。また、上記液晶表示装置
において、前記導電層を含む液晶パネルは、半導体基板
と、アクチブマトリクス駆動回路部と、前記導電性部材
を含む画素電極と、液晶層と、対向透明電極と、シート
ガラスとを順次積層した構造を有することを特徴とす
る。また、上記液晶表示装置において、更に前記シート
ガラス上に形成したマイクロレンズを構成し、前記マイ
クロレンズの１素子は、前記画素電極の３つに対して一
つ有することを特徴とする。また、上記液晶表示装置に
おいて、前記マイクロレンズは前記シートガラス上のマ
イクロレンズガラス基板に形成したことを特徴とする。

【００２６】また、投写型液晶表示装置は上記液晶表示
装置を用いたことを特徴とする。また、上記投写型液晶
表示装置において、前記導電層を含む前記液晶パネルを
３色カラー用に少なくとも３個有し、高反射ミラーと、
青色反射ダイクロイックミラーとで青色光を分離し、更
に赤色反射ダイクロイックミラーと、緑色／青色反射ダ
イクロイックミラーで赤色と緑色とを分離して、各液晶
パネルを投射することを特徴とする。

【００２７】

【発明の実施の形態】

（第１の実施形態）図１は本発明による第１の実施形態
の説明図であり、図２はそのａ−ａ′断面図である。図
１において、１１は液晶層を有する表示領域で、１２は
シール材およびスペーサ材を塗布するシール領域、１３
は水平・垂直シフトレジスタ等を含み液晶パネルを駆動
する駆動回路領域、１４は外部回路と電気的に接続する
端子のＰＡＤであり、１５は駆動回路領域１３の一部お
よび実装工程用、プロセス工程用マーク類の領域であ
る。

【００２８】また、図２において、２１は基板であり、
この実施形態では半導体基板を用いているが、透明絶縁
基板を用いることも可能である。また、２２はＬＯＣＯ
Ｓ等の選択酸化膜、２３はドレイン／ソースの一方に液
晶に信号電圧を印加する電極を有する画素トランジス
タ、２４は液晶パネルを駆動する駆動回路を構成するト
ランジスタ、２５は駆動回路用のトランジスタのゲート
配線、２６はトランジスタ２４の一端に接続した電源線
等の金属配線である。画素トランジスタ２３のドレイン
は金属配線を介して画素電極２７に接続されている。基
板２１に透明絶縁基板（例えばガラス基板）を用いた場
合、画素トランジスタ２３及びトランジスタ２４はポリ
シリコン、アモルファスシリコン、もしくは薄膜単結晶
シリコンなどを用いて構成することが可能である。この
場合、選択酸化膜２２を設けるか、あるいはエッチング
によりメサ分離を行い、トランジスタを形成することが
可能である。

【００２９】本実施形態では、表示領域１１と駆動回路
領域１３上を導電層２８が覆っており、導電層２８と画
素電極２７との間に保持容量を形成している。導電層２
８の電位は図示してはいないが、配線層２６で構成され
る配線と接続されＰＡＤ部１４にひきだされ、所望の電
位（以下、共通電位と呼ぶ）が与えられる。導電層２８
は、画素トランジスタ２３および駆動回路トランジスタ
２４の光リークを防ぐ役目を果している。シール部１２
上には導電層２８とは電気的に絶縁された導電層２９が
存在している。図示されていないが、導電層２９の下に
配線層２６を配置することも可能である。領域１５の一
部にも導電層３０を配置することで、基板２１での光キ
ャリアの発生を抑制し、また、平坦性を増すことが可能
である。

【００３０】また、画素電極２７を形成する層は表示部
以外にもパターンをもち、ダミーパターン３１，３２が
形成されている。ダミーパターン３１，３２を設けるこ
とでチップ内の平坦性を向上させ、液晶のＧＡＰ精度を
向上することができる。ダミーパターン３１，３２は画
素電極２７と同じ大きさの島状のパターンを配置するこ
とが効果的であるが、導電層２８，２９，３０の分離部
３３の上に関しては、パターン３２のように分離部３３
上を覆うように配置することで、入射光が基板２１（も
しくはトランジスタ２３，２４）に達することを防ぐこ
とができる。対向基板３４表面には透明電極３５が形成
されており、シール材３６、スペーサ３７により張合わ
され、液晶層３８が挟み込まれている。液晶層３８のＧ
ＡＰは液晶の光学特性に大きく作用するため、ＧＡＰ厚
の面内、チップ間で均一にする必要がある。そのため、
スペーサ３７を強く押し付ける必要があるが、このと
き、メカニカルにダミーパターン３２、導電層２９もし
くは選択酸化膜２２で破壊がおこる可能性がある。

【００３１】本実施形態では導電層２９がフローティン
グになっているため、この様な破壊がおきた場合にも、
分離部３２の下部に絶縁層３９を介した導電層２９の電
位が基板２１と同電位になる程度で済み、共通電位が他
の配線とショートする不良を避けることができる。ま
た、導電層２９の下に絶縁層４０を介した配線層２６と
同じレイヤーで、フローティングの金属層を配置してお
くことにより、さらに歩留まりの向上を測ることができ
る。

【００３２】なお、本実施形態はシール領域１２の下に
駆動回路が存在する場合にも、導電層２９がフローティ
ングであることで不良率を下げる効果がある。

【００３３】（第２の実施形態）本発明の第２の実施形
態について、図面を参照しつつ説明する。第１の実施形
態とは異なる態様で、共通電位となっている導電層の一
部がシール領域上を横切る場合にも本実施形態は有効で
ある。図３に液晶表示領域を有する液晶パネルの平面図
の一例を示す。図３において、４２はシール材およびス
ペーサ材を塗布するシール領域、４３は水平・垂直シフ
トレジスタ等を含み液晶パネルを駆動する駆動回路領
域、４４は外部回路と電気的に接続する端子のＰＡＤで
あり、４５は駆動回路領域３３の一部および実装工程
用、プロセス工程用マーク類の領域である。また、４１
は液晶表示の表示領域上の導電層の領域であり、その下
部に表示領域と表示用電極を備えている。

【００３４】この実施形態では導電層４１の電位（共通
電位）は導電層自体で配線され、ＰＡＤ４４の一部のＰ
ＡＤ４６に接続されている。この場合、導電層の領域４
１はシール領域４２を一部横切ることになる。しかしな
がら、本実施形態では、シール領域４２を横切る共通電
位部分の面積は小さいものとなり、不良率を少なくする
効果がある。本実施形態では第１の実施形態同様、シー
ル領域４２にフローティングの配線層領域を配置するこ
とで、仮にシール領域４２を横切る共通電位部分におい
て異常が発生したとしても回路動作に悪影響を与える確
率を下げることが可能である。また、シール領域４２を
横切る部分については、表示領域内における共通電位の
導電層４１よりも下の配線層を用いて接続することで、
不良を防ぐことも可能である。

【００３５】また、本実施形態の断面図構造には、図２
に示した断面図と同様、画素電極に対向する対向基板３
４表面には透明電極３５が形成されており、シール材３
６、スペーサ３７により張合わされ、液晶層３８が挟み
込まれている。液晶層３８のＧＡＰは液晶の光学特性に
大きく作用するため、ＧＡＰ厚の面内、チップ間で均一
にする必要があり、そのため、スペーサ３７を強く押し
付け、メカニカル的に強固なダミーパターン３２、導電
層２９もしくは選択酸化膜２２を備え、導電層４１は対
向基板３４の上部に透明電極として金属膜を蒸着しても
よく、また透明電極３５の表示領域内か、または透明電
極３５全面を共通電極として導電層４１とし、必要な部
分にはエッチングで孔を施して構成してもよい。

【００３６】（第３の実施形態）本発明の第３の実施形
態について、図面を参照しつつ説明する。第２の実施形
態とは異なる態様であり、図４において、５１は液晶層
を有する表示領域で、５２はシール材およびスペーサ材
を塗布するシール領域、５３は駆動回路領域、５４は外
部回路と電気的に接続する端子のＰＡＤであり、５５は
駆動回路領域５３の一部および実装工程用、プロセス工
程用マーク類の領域である。

【００３７】図４では表示領域上の導電層５１と駆動回
路上の導電層５３は分離されずに接続されている。この
場合駆動回路上の導電層５３は共通電位に固定される
が、この場合も本実施形態は有効である。スペーサによ
る破壊はシール領域５２で発生するため、シール領域上
の導電層５２と導電層５３が分離されていることで、本
実施形態の効果を得ることができる。この場合、第１〜
第２の実施形態で得られたメリットに加えて、図２にお
ける画素スイッチ２５、駆動回路２６への光の回り込み
を抑えることができ、光リークによる画像の劣化、回路
動作不良を防止することが可能である。

【００３８】また、本実施形態でも、図２に示す導電層
２９がフローティングになっていてもよく、たとえ強力
なスペーサの破壊がおきた場合にも、導電層２９の電位
が基板２１と同電位になる程度で済み、導電層２８の共
通電位が他の配線とショートする不良を避けることがで
きる。また、導電層２９の下に絶縁層４０を介した配線
層２６と同じレイヤーで、フローティングの金属層を配
置しておくことにより、さらに歩留まりの向上を測るこ
とができる。

【００３９】なお、この実施形態でえられるメリット
は、例えば液晶プロジェクターのように強い光をあてて
使用をする場合により大きな効果が得られる。

【００４０】（第４の実施形態）第１〜第３の実施形態
において、図５の様な断面構造をとることも可能であ
る。図５において、図２との相違点は主に選択酸化膜５
０２の下部にウェル５２１を設けた点で、その他の構成
は図２とほぼ同様であるので、第１の実施形態で説明し
たものを参照する。本実施形態では、シール領域下の半
導体領域は基板５０１とは逆導電型のウェル５２１にな
っている。なお、ウェル５２１はフローティングである
ことが好ましい。例えば基板がｐタイプであれば、ウェ
ル５２１はｎタイプのウェルでフローティングになって
いる。図２に説明した構造との違いはウェル５２１が選
択酸化膜５０２の下部に設けた以外は、同様な構成であ
るので重複する説明を省略する。

【００４１】本実施形態の効果を図６をもちいて説明す
る。図６において、スペーサが破損する前の構造は、各
部署に付した符号は異なるが、図５と同様にウェル６２
１が選択酸化膜６０２の下部に設け、スペーサの形状が
球形又は円柱形状であるもので、他の構造は図２と概略
同様である。

【００４２】図６では円柱形スペーサ６１７を用いた際
にスペーサが縦に挟まってしまった場合の故障箇所も示
している。故障箇所６２２ではダミーパターン６１２と
導電層６０９がショートし、さらに基板６０１とも接触
している。故障箇所６２２が一個所であれば、ウェル６
２１が無い場合でも、導電層６０９が基板と同じ電位に
なるだけですむ。しかしながら、故障箇所６２２が複数
ある場合、例えば図４にあるような共通電位となってい
る導電層５３の一部がシール領域５２上を横切る場所で
も故障がある場合など、本来フローティングであるべき
導電層６０９がいずれかの電位にショートする場合があ
る。この時さらに故障箇所６２２においても故障が発生
したとしても、本実施形態ではウェル６２１の電位が基
板６０１と同電位になるだけで、電源のショートなどの
致命的な故障に至らずに済む。例えば、基板６０１がグ
ランド電源に固定されていると、ウェル６２１がグラン
ド以外のいずれの正の電位にショートしても、ウェル６
２１一基板６０１間には逆バイアスが印加され、電源シ
ョートには至らずに済む。逆に、基板がｎタイプで、ウ
ェル６２１がｐタイプの場合も同様である。

【００４３】また、ウェル６２１をあらかじめ共通電位
に接続しておくことも可能であり、従来例における共通
電位と基板電位がショートする不良を防止することがで
きる。

【００４４】（第５の実施形態）本発明による第５の実
施形態の断面図を図７に示す。図７においては、図５及
び図６で説明したウェル７２１の設定に加え、配線層７
２３，７２４を絶縁分離層７０２の上の絶縁層内設けた
ことであり、他の構造は図５及び図６と同様である。

【００４５】本実施形態では、スペーサ７１７とシール
材７１６の下部の導電層であるダミーパターン７１２が
分離されている部分７１３は配線層７０６のレイヤーよ
りなる配線７２３，７２４により導電されている。導電
層の分離される領域７１３をダミーパターン７１２と配
線７２３，７２４のいずれか、もしくは両方で導電する
ことにより、より強い入射光をあてても光リークの発生
しない液晶表示装置を実現することが可能である。

【００４６】以上、本発明によれば、光リークに強く、
かつ液晶の間隔（ＧＡＰ）精度の高い液晶表示装置を高
い歩留まりで提供することが可能になり、明るく面内均
一性が良く、安価な液晶表示装置を実現することができ
る。

【００４７】（第６の実施形態）本発明による第６の実
施形態の断面図を図８に示す。この実施形態ではシール
領域の導電層８０９も共通電位になっている。しかしな
がら、シール領域下の半導体基板はフローティングのウ
ェル８１８となっている。なお、他の構成は概略図２等
と同様である。また、例えば、基板８０１にｐタイプの
基板を用い、ウェル領域８１８をｎタイプのウェルとす
る。このため、スペーサ８１７によるメカニカルな破壊
がおきて、シール領域の導電層が基板と接触してウェル
の電位が共通電位になったとしても、基板との間が逆バ
イアスになっていれば、電源ショートにならずにすみ、
正常動作を得ることができる。また、ウェル８１８の電
位をあらかじめ導電層８０９と同電位にしておいても、
本実施形態の効果は有効である。

【００４８】［第７の実施形態］上述のビデオ線から導
入されたビデオ信号を画素電極アレー内でのプリチャー
ジ駆動等を行った液晶表示装置について、説明する。

【００４９】以下に、本発明の実施形態を複数の液晶パ
ネルを挙げて記述するが、それぞれの形態に限定される
ものではない。相互の形態の技術を組み合わせることに
よって効果が増大することはいうまでもない。また、液
晶パネルの構造は、半導体基板を用いたもので記述して
いるが、必ずしも半導体基板に限定されるものはなく、
通常の透明基板上に以下に記述する構造体を形成しても
いいし、本実施形態で述べる反射型液晶表示装置に限ら
ず、透過型液晶表示装置でも構わないのはいうまでもな
い。また、以下に記述する液晶パネルは、すべてＭＯＳ
ＦＥＴやＴＦＴ型であるが、ダイオード型などの２端子
型であってもいい。さらに、以下に記述する液晶パネル
は、家庭用テレビはもちろん、プロジェクタ、ヘッドマ
ウントディスプレイ、３次元映像ゲーム機器、ラップト
ップコンピュータ、電子手帳、テレビ会議システム、カ
ーナビゲーション、飛行機のパネルなどの表示装置とし
て有効である。

【００５０】本実施形態の液晶パネル部の断面を図９に
示す。図において、３０１は半導体基板、３０２，３０
２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。

【００５１】図９に示すように、表示領域のトランジス
タは、２０〜３５Ｖという高耐圧が印加されるため、ゲ
ート３０４に対して、自己整合的にソース、ドレイン層
が形成されず、オフセットをもたせ、その間にソース領
域３０３′，ドレイン領域３０５′に示す如く、ｐウェ
ル中の低濃度のｎ^- 層，ｎウェル中の低濃度のｐ^- 層が
設けられる。ちなみにオフセット量は０.５〜２.０μｍ
が好適である。一方、周辺回路の一部の回路部が図１０
に示されているが、周辺部の一部の回路は、ゲートに自
己整合的にソース、ドレイン層が形成されている。

【００５２】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１.５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板３０１は、ｐ型半導体からなり、
基板は、最低電位（通常は、基準電位の接地電位）であ
り、ｎ型ウェルは、表示領域の場合、画素に印加する電
圧すなわち２０〜３５Ｖがかかり、一方、周辺回路のロ
ジック部は、ロジック駆動電圧１.５〜５Ｖが印加され
る。この構造により、それぞれ電圧に応じた最適なデバ
イスを構成でき、チップサイズの縮小のみならず、駆動
スピードの向上による高画素表示が実現可能になる。

【００５３】また、図９において、３０６はフィールド
酸化膜、３１０はデータ配線につながるソース電極、３
１１は画素電極につながるドレイン電極、３１２は反射
鏡を兼ねる画素電極、３０７は表示領域、周辺領域を覆
う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適している。
図９に示すように、上記遮光層３０７は、表示領域で
は、画素電極３１２とドレイン電極３１１との接続部を
除いて覆っているが、周辺画素領域では、一部ビデオ
線、クロック線等、配線容量が重くなる領域は、上記遮
光層３０７をのぞき、照明光の光が混入し、回路の誤動
作を起こす場合は画素電極３１２の層を覆う設計になっ
ていて転送可能な工夫がなされている。さらに、３０８
は遮光層３０７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８
上にＳＯＧにより平坦化処理を施し、そのＰ−ＳｉＯ層
３１８をさらに、Ｐ−ＳｉＯ層３０８でカバーし、絶縁
層３０８の安定性を確保した。ＳＯＧによる平坦化以外
に、Ｐ−ＴＥＯＳ（Phospho-Tetraetoxy-Silane）膜を
形成し、さらにＰ−ＳｉＯ層３１８をカバーした後、絶
縁層３０８をＣＭＰ処理し、平坦化する方法を用いても
良いことは言うまでもない。

【００５４】また、３０９は反射電極３１２と遮光層３
０７との間に設けられた絶縁層で、この絶縁層３０９を
介して反射電極３１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ₂ 以外に、高誘電率のＰ−Ｓ
ｉＮ、Ｔａ₂ Ｏ₅ 、やＳｉＯ ₂ との積層膜等が有効であ
る。遮光層３０７に用いるＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の
平坦なメタル上に設ける事により、絶縁層３０９は、５
００〜５０００オングストローム程度の膜厚が好適であ
る。

【００５５】さらに、３１３は反射防止用膜、３１４は
液晶材料、３１５は共通透明電極、３１６は対向基板、
３１７，３１７′は高濃度不純物領域、３１９は表示領
域、３２０は反射防止膜である。

【００５６】図９に示すように、トランジスタ下部に形
成されたウェル３０２，３０２’と同一極性の高濃度不
純物層３１７，３１７′は、ウェル３０２，３０２’の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル３０２’とｐ型ウ
ェル３０２との間には、フィールド酸化膜を介して上記
ｐ⁺型、ｎ⁺型の高濃度不純物層３１７，３１７′が設け
られており、通常ＭＯＳトランジスタの時に使用される
フィールド酸化膜直下のチャネルストップ層を不要にし
ている。

【００５７】これらのｐ⁺型、ｎ⁺型高濃度不純物層３１
７，３１７′は、ソース、ドレイン層形成プロセスで同
時にできるので作製プロセスにおけるマスク枚数、工数
が削減され、低コスト化が図れた。

【００５８】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。

【００５９】次に、本実施形態の平面図を図１０に示
す。図において、３２１は水平シフトレジスタ、３２２
は垂直シフトレジスタ、３２３はｎチャンネルＭＯＳＦ
ＥＴ、３２４はｐチャンネルＭＯＳＦＥＴ、３２５は保
持容量、３２６は液晶層、３２７は信号転送スイッチ、
３２８はリセットスイッチ、３２９はリセットパルス入
力端子、３３０はリセット電源端子、３３１は映像信号
の入力端子である。半導体基板３０１は図１０ではｐ型
になっているが、ｎ型でもよい。

【００６０】ウェル領域３０２’は、半導体基板３０１
と反対の導電型にする。このため、図１０では、ウェル
領域３０２はｐ型になっている。ｐ型のウェル領域３０
２及びｎ型のウェル領域３０２′は、半導体基板３０１
よりも高濃度に不純物が注入されていることが望まし
く、半導体基板３０１の不純物濃度が１０¹⁴〜１０
¹⁵（ｃｍ^-3）のとき、ウェル領域３０２の不純物濃度は
１０¹⁵〜１０¹⁷（ｃｍ^-3）が望ましい。

【００６１】図９において、ソース電極３１０は、表示
用信号が送られてくるデータ配線に、ドレイン電極３１
１は画素電極３１２に接続する。これらの電極３１０，
３１１には、通常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，Ａｌ
ＧｅＣｕ，ＡｌＣｕ配線を用いる。これらの電極３１
０，３１１の下部と半導体との接触面に、ＴｉとＴｉＮ
からなるバイアメタル層を用いると、コンタクトが安定
に実現できる。またコンタクト抵抗も低減できる。ま
た、第１乃至第５の実施形態で説明したフローティング
層を設けたり、ウェル領域を設けたことについても、液
晶パネルの破壊時にも動作が正常に行える構造とするこ
とは勿論である。さらに、画素電極３１２は、表面が平
坦で、高反射材が望ましく、通常の配線用金属であるＡ
ｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，ＡｌＣ以
外にＣｒ，Ａｕ，Ａｇなどの材料を使用することが可能
である。また、平坦性の向上のため、下地絶縁層３０９
や画素電極３１２の表面をケミカルメカニカルポリッシ
ング（ＣＭＰ）法によって処理している。

【００６２】図１０における保持容量３２５は、画素電
極３１２と共通透明電極３１５の間の信号を保持するた
めの容量である。ウェル領域３０２には、基板電位を印
加する。本実施形態では、各行のトランスミッションゲ
ート構成を、上から１行目は上がｎチャンネルＭＯＳＦ
ＥＴ３２３で、下がｐチャンネルＭＯＳＦＥＴ３２４、
２行目は上がｐチャンネルＭＯＳＦＥＴ３２４で、下が
ｎチャンネルＭＯＳＦＥＴ３２３とするように、隣り合
う行で順序を入れ換える構成にしている。以上のよう
に、ストライプ型ウェルで表示領域の周辺で電源線とコ
ンタクトしているだけでなく、表示領域にも、細い電源
ラインを設けコンタクトをとっている。

【００６３】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【００６４】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。

【００６５】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースへの信号をフルに書き込める利点
を有する。

【００６６】又、スイッチが、単結晶トランジスタから
成り立っており、polysi-ＴＦＴの結晶粒界での不安定
な振まい等がなく、バラツキのない高信頼性な高速駆動
が実現できる。

【００６７】次にパネル周辺回路の構成について、図１
１を用いて説明する。図１１において、３３７は液晶素
子の表示領域、３３２はレベルシフター回路、３３３は
ビデオ信号サンプリングスイッチ、３３４は水平シフト
レジスタ、３３５はビデオ信号入力端子、３３６は垂直
シフトレジスタである。

【００６８】ここでの水平、垂直ＳＲ３３４，３３６
は、走査方向は選択スイッチにより双方向可能なものと
なっており、光学系の配置等の変更に対して、パネルの
変更なしに対応でき、製品の異なるシリーズにも同一パ
ネルが使用でき、低コスト化が図れるメリットがある。
又、図１１においては、ビデオ信号サンプリングスイッ
チ３３３は、片側極性の１トランジスタ構成のものを記
述したが、これに限らず、ＣＭＯＳトランスミッション
ゲート構成にすることにより入力ビデオ線をすべてを信
号線に書き込むことができることは、言うまでもない。
勿論、この部分に、第１乃至第５の実施形態で用いた回
路構成（レイアウト）を用いることで、良質な画質を得
ることができる。

【００６９】又、ＣＭＯＳトランスミッションゲート構
成にした時、ｎＭＯＳゲートとｐＭＯＳゲート面積や、
ゲートとソース・ドレインとの重なり容量の違いによ
り、ビデオ信号に振られが生じる課題がある。これには
それぞれの極性のサンプリングスイッチのＭＯＳＦＥＴ
のゲート量の約１／２のゲート量のＭＯＳＦＥＴのソー
スとドレインとを信号線にそれぞれ接続し、逆相パルス
で印加することにより振られが防止でき、きわめて良好
なビデオ信号が信号線に書き込まれた。これにより、さ
らに高品位の表示が可能になった。

【００７０】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方法について、図１２を用いて説明
する。このためには、サンプリングパルスのｄｅｌａｙ
量を変化させる必要がある。３４２はパルスｄｅｌａｙ
用インバータ、３４３はどのｄｅｌａｙ用インバータを
選択するかを決めるスイッチ、３４４はｄｅｌａｙ量が
制御された出力、３４５は容量であり、Ｍ１〜Ｍ１１は
各ＣＭＯＳ構成のドライバで、ｏｕｔＢは入力に対する
逆相出力、ｏｕｔは同相出力であり、３４６は保護回路
である。

【００７１】また、ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ
３（ＳＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用イ
ンバータ３４２を何個通過するかを選択できる。

【００７２】この同期回路をパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ，Ｇ，Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。

【００７３】次に、液晶材との関係について説明する。
図９では、平坦な対向基板構造のものを示したが、共通
電極基板３１６は、共通透明電極３１５の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極３１５
を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。

【００７４】また、液晶材料としては、ポリマー・ネッ
トワーク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネ
ットワーク液晶として、ＰＤＬＣなどを用いてもいい。
ポリマー・ネットワーク液晶ＰＮＬＣは、重合相分離法
によって作製される。液晶と重合性モノマーやオリゴマ
ーで溶液をつくり、通常の方法でセル中に注入した後、
ＵＶ重合によって液晶と高分子を相分離させ、液晶中に
網目状に高分子を形成する。ＰＮＬＣは多くの液晶（７
０〜９０ｗｔ％）を含有している。

【００７５】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると、低電圧で駆動が可能となる。ポリマー・ネットワ
ークの大きさ、すなわち網目の中心間距離が１〜１.５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。

【００７６】次に、シール構造と、パネル構造との関係
について、図１３を用いて説明する。図１３において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また、３５６は液晶素子による表示部、３５７は
水平・垂直シフトレジスタ（Ｈ，ＶＳＲ）等の周辺回路
部である。シール部３５１は表示部３５６の四方周辺
に、半導体基板３０１上に画素電極３１２を設けたもの
と、共通電極３１５を備えたガラス基板との張り合わせ
のための圧着材や接着剤の接触領域を示し、シール部３
５１で張り合わせた後に、表示部３５６とシフトレジス
タ部３５７に液晶を封入する。

【００７７】図１３に示すように、本実施形態では、シ
ールの内部にも、外部にも、totalchip sizeが小さくな
るように、回路が設けられている。本実施形態では、パ
ッドの引き出しをパネルの片辺側の１つに集中させてい
るが、長辺側の両辺でも又、一辺でなく多辺からのとり
出しも可能で、高速クロックをとり扱うときに有効であ
る。

【００７８】さらに、本実施形態のパネルは、Ｓｉ基板
等の半導体基板を用いているため、プロジェクタのよう
に強力な光が照射され、基板の側壁にも光があたると、
基板電位が変動し、パネルの誤動作を引き起こす可能性
がある。したがって、パネルの側壁及び、パネル上面の
表示領域の周辺回路部は、遮光できる基板ホルダーとな
っており、又、Ｓｉ基板の裏面は、熱伝導率の高い接着
剤を介して熱伝導率の高いＣｕ等のメタルが接続された
ホルダー構造となっている。

【００７９】次に本実施形態の反射電極構造及びその作
製方法について述べる。本実施形態の完全平坦化反射電
極構造は、メタルをパターニングしてから、研磨する通
常の方法とは異なり、電極パターンのところにあらかじ
め、溝のエッチングをしておき、そこにメタルを成膜
し、電極パターンが成形されない領域上のメタルを研磨
でとり除くとともに、電極パターン上のメタルも平坦化
する新規な方法である。しかも、配線の幅が配線以外の
領域よりも極めて広く、従来のエッチング装置の常識で
は、下記問題が発生し、本実施形態の構造体は作製でき
ない。

【００８０】すなわち、エッチングすると、エッチング
中にポリマーが堆積し、パターニングができなくなる。
そこで、酸化膜系エッチング（ＣＦ₄ ／ＣＨＦ₃ 系）に
おいて、条件を変えてみた（図１４）。図１４（ａ）に
示すｔｏｔａｌ圧力（従来）１．７ｔｏｒｒ時と、
（ｂ）に示すｔｏｔａｌ圧力（今回）１．０ｔｏｒｒ時
とした場合を示す。

【００８１】図１４（ａ）の条件で、デポジション性の
ガスＣＨＦ₃ をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローディング効果）がきわめて大きくな
り、使用できない事がわかる。

【００８２】図１４（ｂ）では、ローディング効果おさ
えるため、徐々に圧力を下げていき、１ｔｏｒｒ以下に
なるとローディング効果がかなり抑制され、かつＣＨＦ
₃ をゼロにし、ＣＦ₄ のみによるエッチングが有効であ
ることを見出した。

【００８３】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。

【００８４】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。

【００８５】次に本実施形態の反射型液晶パネルを組み
込む光学システムについて図１５を用いて説明する。図
１５において、３７１はハロゲンランプ等の光源、３７
２は光源像をしぼり込む集光レンズ、３７３，３７５は
平面状の凸型フレネルレンズ、３７４はＲ，Ｇ，Ｂに分
解する色分解光学素子で、ダイクロイックミラー、回折
格子等が有効である。

【００８６】また、３７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８はＲ，Ｇ，Ｂ毎の
上述の反射型液晶素子、３７９の位置にしぼりがある。
また、３８０は複数のレンズを組み合わせて拡大する投
射レンズである。また、３８１はスクリーンで、通常、
投射光を平行光へ変換するフレネルレンズと上下、左右
に広視野角として表示するレンチキュラレンズの２板よ
り構成されると明瞭な高コントラストで明るい画像を得
ることができる。図１５の構成では、１色の液晶パネル
のみ記載されているが、色分解光学素子３７４からしぼ
り部３７９の間は３色それぞれに分離されており、３板
パネルが配置されている。又、反射型液晶装置パネル表
面にマイクロレンズアレーを設け、異なる入射光を異な
る画素領域に照射させる配置をとることにより、３板の
みならず、単板構成でも可能であることは言うまでもな
い。液晶素子の液晶層に電圧が印加され、各画素で正反
射した光は、３７９に示すしぼり部を透過し、スクリー
ン上に投射される。

【００８７】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズに入らない。これによ
り黒を表示する。以上の光学系からわかるように、偏光
板が不要で、しかも画素電極の全面が信号光が高反射率
で投射レンズにはいるため、従来よりも２−３倍明るい
表示が実現できた。上述の実施形態でも述べたように、
対向基板表面、界面には、反射防止対策が施されてお
り、ノイズ光成分も極めて少なく、高コントラスト表示
が実現できた。又、パネルサイズが小さくできるため、
すべての光学素子（レンズ、ミラーｅｔｃ．）が小型化
され、低コスト、軽量化が達成された。

【００８８】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。

【００８９】上記液晶パネル以外の周辺電気回路につい
て、図１６を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂ１５ピン端子を有し、デコーダ３９３からのビ
デオ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄ
コンバータ４５１でディジタル信号に変換される。

【００９０】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。メインボード４５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
４５４に充られる。このヘッドボード４５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５６，４５７へ信
号を書き込む。４５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル４５５，４５６，４５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
であり、その水平・垂直走査回路は通常の走査手段を適
用する。各液晶装置は以上の説明のように、必ずしも高
解像度がない画像も処理により高品位画像化になるた
め、本実施形態の表示結果は、きわめてきれいな画像表
示が可能である。

【００９１】［第８の実施形態］図１７に本発明の液晶
表示装置を用いた前面及び背面投写型液晶表示装置光学
系の構成図を示す。本図はその上面図を表す図１７
（ａ）、正面図を表す図１７（ｂ）、側面図を表す図１
７（ｃ）から成っている。同図において、１３０１はス
クリーンに投射する投影レンズ、１３０２はマイクロレ
ンズ付液晶パネル、１３０３は偏光ビームスプリッター
（ＰＢＳ）、１３４０はＲ（赤色光）反射ダイクロイッ
クミラー、１３４１はＢ／Ｇ（青色＆緑色光）反射ダイ
クロイックミラー、１３４２はＢ（青色光）反射ダイク
ロイックミラー、１３４３は全色光を反射する高反射ミ
ラー、１３５０はフレネルレンズ、１３５１は凸レン
ズ、１３０６はロッド型インテグレーター、１３０７は
楕円リフレクター、１３０８はメタルハライド、ＵＨＰ
等のアークランプである。ここで、Ｒ（赤色光）反射ダ
イクロイックミラー１３４０、Ｂ／Ｇ（青色＆緑色光）
反射ダイクロイックミラー１３４１、Ｂ（青色光）反射
ダイクロイックミラー１３４２はそれぞれ図１８に示し
たような分光反射特性を有している。そしてこれらのダ
イクロイックミラーは高反射ミラー１３４３とともに、
図１９の斜視図に示したように３次元的に配置されてお
り、後述するように白色照明光をＲＧＢに色分解すると
ともに、液晶パネル１３０２に対して各原色光が、３次
元的に異なる方向から該液晶パネル１３０２を照明する
ようにしている。

【００９２】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図１７（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロイックミラー１３４２に至る。このＢ反
射ダイクロイックミラー１３４２ではＢ光（青色光）の
みが反射され、ｚ軸−方向つまり下側（図１７（ｂ）の
正面図基準）にｚ軸に対して所定の角度でＲ反射ダイク
ロイックミラー１３４０に向かう。一方Ｂ光以外の色光
（Ｒ／Ｇ光）はこのＢ反射ダイクロイックミラー１３４
２を通過し、高反射ミラー１３４３により直角にｚ軸−
方向（下側）に反射され、やはりＲ反射ダイクロイック
ミラー１３４０に向かう。ここで、Ｂ反射ダイクロイッ
クミラー１３４２と高反射ミラー１３４３は共に図１７
（ａ）の正面図を基にして言えば、インテグレーター１
３０６からの光束（ｘ軸−方向）をｚ軸−方向（下側）
に反射するように配置しており、高反射ミラー１３４３
はｙ軸方向を回転軸にｘ−ｙ平面に対して丁度４５°の
傾きとなっている。それに対してＢ反射ダイクロイック
ミラー１３４２はやはりｙ軸方向を回転軸にｘ−ｙ平面
に対して、この４５°よりも浅い角度に設定されてい
る。従って、高反射ミラー１３４３で反射されたＲ／Ｇ
光はｚ軸−方向に直角に反射されるのに対して、Ｂ反射
ダイクロイックミラー１３４２で反射されたＢ光はｚ軸
に対して所定の角度（ｘ−ｚ面内チルト）で下方向に向
かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル１３０２上
の照明範囲を一致させるため、各色光の主光線は液晶パ
ネル１３０２上で交差するように、高反射ミラー１３４
３とＢ反射ダイクロイックミラー１３４２のシフト量お
よびチルト量が選択されている。

【００９３】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。従ってこれらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。このうちＢ光は前述
したように（図１７（ａ）、図１７（ｂ）参照）、ｘ軸
に対して所定の角度（ｘ−ｚ面内チルト）で進行してい
るため、Ｂ／Ｇ反射ダイクロイックミラー１３４１によ
る反射後は、ｙ軸に対して所定の角度（ｘ−ｙ面内チル
ト）を維持し、その角度を入射角（ｘ−ｙ面方向）とし
て該液晶パネル１３０２を照明する。

【００９４】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１３４１の手前に配置されたＲ反射ダイクロイ
ックミラー１３４０によりＲ反射ダイクロイックミラー
１３４０にてｙ軸＋方向に反射されるが、図１７（ｃ）
（側面図）に示したようにｙ軸に対して所定の角度（ｙ
−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３
を通じて偏光化された後、該液晶パネル１３０２をこの
ｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明
する。また、前述と同様にＲＧＢ各色光の液晶パネル１
３０２上の照明範囲を一致させるため、各色光の主光線
は液晶パネル１３０２上で交差するように、Ｂ／Ｇ反射
ダイクロイックミラー１３４１とＲ反射ダイクロイック
ミラー１３４０のシフト量およびチルト量が選択されて
いる。さらに、図１８（ａ）に示したようにＢ反射ダイ
クロイックミラー１３４１のカット波長は４８０ｎｍ、
図１８（ｂ）に示したようにＢ／Ｇ反射ダイクロイック
ミラー１３４１のカット波長は５７０ｎｍ、図１８
（ｃ）に示したようにＲ反射ダイクロイックミラー１３
４０のカット波長は６００ｎｍであるから、不要な橙色
光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過し
て捨てられる。これにより最適な色バランスを得ること
ができる。

【００９５】そして後述するように液晶パネル１３０２
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３
に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１３
０１を通じて、スクリーン（不図示）に拡大投影され
る。ところで、該液晶パネル１３０２を照明する各ＲＧ
Ｂ光は入射角が異なるため、そこから反射されてくる各
ＲＧＢ光もその出射角を異にしているが、投影レンズ１
３０１としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ１３０１に入射する光束の傾きは、各色光がマイク
ロレンズを２回通過することにより平行化され、液晶パ
ネル１３０２への入射光の傾きを維持している。ところ
が図２９に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズはさらに大きな開口数が求められ、
高価なレンズとなっていた。しかし、本例では液晶パネ
ル２からの光束の広がりはこのように比較的小さくなる
ので、より小さな開口数の投影レンズでもスクリーン上
で十分に明るい投影画像を得ることができ、より安価な
投影レンズを用いることが可能になる。また、図３０に
示す縦方向に同一色が並ぶストライプタイプの表示方式
の例を本実施形態に用いることも可能であるが、後述す
るように、マイクロレンズを用いた液晶パネルの場合は
好ましくない。

【００９６】次に、ここで用いる本実施形態液晶パネル
１３０２について説明する。図２０に該液晶パネル１３
０２の拡大断面模式図（図１９のｙ−ｚ面に対応）を示
す。図において、１３２１はマイクロレンズ基板、１３
２２はマイクロレンズ、１３２３はシートガラス、１３
２４は透明対向電極、１３２５は液晶層、１３２６は画
素電極、１３２７はアクティブマトリックス駆動回路
部、１３２８はシリコン半導体基板、２５２はしきい部
である。マイクロレンズ１３２２は、いわゆるイオン交
換法によりガラス基板（アルカリ系ガラス）１３２１の
表面上に形成されており、画素電極１３２６のピッチの
倍のピッチで２次元的アレイ構造を成している。

【００９７】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。第４の実施形態と比べると電圧値が低く、
画素電極１３２６の電位の精度はさらに重要になってく
るため、本実施形態の回路、構成は有効であり、単板で
画素数も多く、従ってビデオ線の本数も多いため、第１
乃至第１０の実施形態の構成は非常に有効となる。画素
電極１３２６はＡｌから成り、反射鏡を兼ねており、表
面性を良くして反射率を向上させるため、パターニング
後の最終工程でいわゆるＣＭＰ処理を施している（詳し
くは後述する）。

【００９８】アクティブマトリックス駆動回路部１３２
７はいわゆるシリコン半導体基板１３２８上に設けられ
た半導体回路であり、上記画素電極１３２６をアクティ
ブマトリックス駆動するものであり、該回路マトリック
スの周辺部には、不図示のゲート線ドライバー（垂直レ
ジスター等）や信号線ドライバー（水平レジスター等）
が設けられている（詳しくは後述する）。これらの周辺
ドライバーおよびアクティブマトリックス駆動回路はＲ
ＧＢの各原色映像信号を所定の各ＲＧＢ画素に書き込む
ように構成されており、該各画素電極１３２６はカラー
フィルターは有さないものの、前記アクティブマトリッ
クス駆動回路にて書き込まれる原色映像信号により各Ｒ
ＧＢ画素として区別され、後述する所定のＲＧＢ画素配
列を形成している。

【００９９】ここで、液晶パネル１３０２に対して照明
するＧ光について見てみると、前述したようにＧ光はＰ
ＢＳ１３０３により偏光化されたのち該液晶パネル１３
０２に対して垂直に入射する。この光線のうち１つのマ
イクロレンズ１３２２ａに入射する光線例を図中の矢印
Ｇ（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該
Ｇ光線はマイクロレンズ１３２２により集光され、Ｇ画
素電極１３２６ｇ上を照明する。そしてＡｌより成る該
画素電極１３２６ｇにより反射され、再び同じマイクロ
レンズ１３２２ａを通じてパネル外に出射していく。こ
のように液晶層１３２５を往復通過する際、該Ｇ光線
（偏光）は画素電極１３２６ｇに印加される信号電圧に
より対向電極１３２４との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。

【０１００】ここで、その変調度合いによりＰＢＳ面１
３０３ａにて反射され、投影レンズ１３０１に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図中断面（ｙ−ｚ
面）内の斜め方向から入射してくるＲ光については、や
はりＰＢＳ１３０３により偏光されたのち、例えばマイ
クロレンズ１３２２ｂに入射するＲ光線に注目すると、
図中の矢印Ｒ（ｉｎ）で示したように、該マイクロレン
ズ１３２２ｂにより集光され、その真下よりも左側にシ
フトした位置にあるＲ画素電極１３２６ｒ上を照明す
る。そして該画素電極１３２６ｒにより反射され、図示
したように今度は隣（−ｚ方向）のマイクロレンズ１３
２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。

【０１０１】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。ところで、図２０の描写では
画素電極１３２６ｇ上と画素電極１３２６ｒ上の各Ｇ光
とＲ光の色光が１部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。

【０１０２】次に、図２１に本例での色分解・色合成の
原理説明図を示す。ここで、図２１（ａ）は液晶パネル
１３０２の上面模式図、図２１（ｂ）、図２１（ｃ）は
それぞれ該液晶パネル上面模式図に対するＡ−Ａ′（ｘ
方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模式図であ
る。ここで、マイクロレンズ１３２２は、図２１（ａ）
の一点鎖線に示すように、Ｇ光を中心として両隣接する
２色画素の半分ずつに対して１個が対応している。この
うち図１０（ｃ）はｙ−ｚ断面を表す上記図２０に対応
するものであり、各マイクロレンズ１３２２に入射する
Ｇ光とＲ光の入出射の様子を表している。これから判る
ように各Ｇ画素電極は各マイクロレンズの中心の真下に
配置され、各Ｒ画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってＲ光の入射角はそのｔａｎ
θが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。一方、図２１（ｂ）は該液晶パネル１３０２のｘ−
ｙ断面に対応するものである。このｘ−ｙ断面について
は、Ｂ画素電極とＧ画素電極とが図２１（ｃ）と同様に
交互に配置されており、やはり各Ｇ画素電極は各マイク
ロレンズ中心の真下に配置され、各Ｂ画素電極は各マイ
クロレンズ間境界の真下に配置されている。

【０１０３】ところで該液晶パネルを照明するＢ光につ
いては、前述したようにＰＢＳ１３０３による偏光化
後、図中断面（ｘ−ｙ面）の斜め方向から入射してくる
ため、Ｒ光の場合と全く同様に、各マイクロレンズ１３
２２から入射したＢ光線は、図示したようにＢ画素電極
１３２６ｂにより反射され、入射したマイクロレンズ１
３２２に対して、ｘ方向に隣り合うマイクロレンズ１３
２２から出射する。Ｂ画素電極１３２６ｂ上の液晶によ
る変調や液晶パネルからのＢ出射光の投影については、
前述のＧ光およびＲ光と同様である。

【０１０４】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ…
の並びに、ｘ方向に対してはＢＧＢＧＢＧ…の並びとな
っているが、図２１（ａ）はその平面的な並びを示して
いる。このように各画素サイズは縦横共にマイクロレン
ズの約半分になっており、画素ピッチはｘ−ｚ両方向と
もにマイクロレンズのそれの半分になっている。また、
Ｇ画素は平面的にもマイクロレンズ中心の真下に位置
し、Ｒ画素はｚ方向のＧ画素間かつマイクロレンズ境界
に位置し、Ｂ画素はｘ方向のＧ画素間かつマイクロレン
ズ境界に位置している。また、１つのマイクロレンズ単
位の形状は矩形（画素の２倍サイズ）となっている。

【０１０５】図２２に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子１３２９は１つの絵素を構
成するＲＧＢ画素のまとまりを示している。つまり、図
２０のアクティブマトリックス駆動回路部１３２７によ
り各ＲＧＢ画素が駆動される際、破線格子１３２９で示
されるＲＧＢ画素ユニットは同一画素位置に対応したＲ
ＧＢ映像信号にて駆動される。ここでＲ画素電極１３２
６ｒ、Ｇ画素電極１３２６ｇ、Ｂ画素電極１３２６ｂか
ら成る１つの絵素に注目してみると、まずＲ画素電極１
３２６ｒは矢印ｒ１で示されるようにマイクロレンズ１
３２２ｂから前述したように斜めに入射するＲ光で照明
され、そのＲ反射光は矢印ｒ−２で示すようにマイクロ
レンズ１３２２ａを通じて出射する。Ｂ画素電極１３２
６ｂは矢印ｂ１で示されるようにマイクロレンズ１３２
２ｃから前述したように斜めに入射するＢ光で照明さ
れ、そのＢ反射光は矢印ｂ２で示すようにやはりマイク
ロレンズ１３２２ａを通じて出射する。またＧ画素電極
１３２６ｇは正面後面矢印ｇ１２で示されるように、マ
イクロレンズ１３２２ａから前述したように垂直（紙面
奥へ向かう方向）に入射するＧ光で照明され、そのＧ反
射光は同じマイクロレンズ１３２２ａを通じて垂直に
（紙面手前に出てくる方向）出射する。

【０１０６】このように、本液晶パネルにおいては、１
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は１３２２
ａ）から行われる。そしてこのことはその他の全ての絵
素（ＲＧＢ画素ユニット）についても成り立っている。

【０１０７】従って、図２３に示すように本液晶パネル
からの全出射光をＰＢＳ１３０３および投影レンズ１３
０１を通じて、スクリーン１３０９に投写するに際し
て、液晶パネル１３０２内のマイクロレンズ位置がスク
リーン１３０９上に結像投影されるように光学調整する
と、その投影画像は図２５に示すようなマイクロレンズ
の格子内に各絵素を構成する該ＲＧＢ画素ユニットから
の出射光が混色した状態つまり同画素混色した状態の絵
素を構成単位としたものとなる。そして、前述した図３
０による従来例のようないわゆるＲＧＢモザイクが無
い、質感の高い良好なカラー画像表示が可能となる。

【０１０８】アクティブマトリックス駆動回路部１３２
７は各画素電極１３２６の下に存在するため、図２０の
回路断面図上では絵素を構成する各ＲＧＢ画素は単純に
横並びに描かれているが、各画素ＦＥＴのドレインは、
図９に示したような２次元的配列の各ＲＧＢ画素電極１
３２６に接続している。

【０１０９】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図２４に示す。ここ
で、１３１０はパネルドライバーであり、ＲＧＢ映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶
パネル１３０２に対応した画像信号にデコード・変換し
ている。１３１４はバラストであり、楕円リフレクター
１３０７内のアークランプ１３０８を駆動点灯する。１
３１５は電源回路であり、各回路ブロックに対して電源
を供給している。１３１３は不図示の操作部を内在した
コントローラーであり、上記各回路ブロックを総合的に
コントロールするものである。このように本投写型液晶
表示装置は、その駆動回路系は単板式プロジェクターと
しては、ごく一般的なものであり、特に駆動回路系に負
担を掛けることなく、前述したようなＲＧＢモザイクの
無い良好な質感のカラー画像を表示することができるも
のである。

【０１１０】ところで図２６に本実施形態における液晶
パネルの別形態の部分拡大上面図を示す。ここでは、マ
イクロレンズの１つのレンズは、画素電極の３つに対応
して配されている。ここではマイクロレンズ１３２２の
中心真下位置にＢ画素電極１３２６ｂを配列し、それに
対し左右方向にＧ画素１３２６ｇが交互に並ぶように、
上下方向にＲ画素１３２６ｒが交互に並ぶように配列し
ている。このように配列しても、絵素を構成するＲＧＢ
画素ユニットからの反射光が１つの共通マイクロレンズ
から出射するように、Ｂ光を垂直入射、Ｒ／Ｇ光を斜め
入射（同角度異方向）とすることにより、前例と全く同
様な効果を得ることができる。また、さらにマイクロレ
ンズ１３２２の中心真下位置にＲ画素を配列しその他の
色画素を左右または上下方向にＲ画素に対してＧ，Ｂ画
素を交互に並ぶようにしても良い。

【０１１１】［第９の実施形態］図２７に本発明に係わ
る液晶パネルの第１３の実施形態を示す。同図は本液晶
パネル１３２０の部分拡大断面図である。前記第１２の
実施形態との相違点を述べると、まず対向ガラス基板と
してシートガラス１３２３を用いており、マイクロレン
ズ１２２０については、シートガラス１３２３上に熱可
塑性樹脂を用いたいわゆるリフロー法により形成してい
る。さらに、非画素部にスペーサー柱１２５１を感光性
樹脂のフォトリソグラフィーにて形成している。該液晶
パネル１３２０の部分上面図を図２８（ａ）に示す。こ
の図から判るようにスペーサー柱１２５１は所定の画素
のピッチでマイクロレンズ１２２０の角隅部の非画素領
域に形成されている。このスペーサー柱１２５１を通る
Ａ−Ａ′断面図を図２８（ｂ）に示す。このスペーサー
柱１２５１の形成密度については１０〜１００画素ピッ
チでマトリックス状に設けるのが好ましく、シートガラ
ス１３２３の平面性と液晶の注入性というスペーサー柱
数に対して相反するパラメーターを共に満足するように
設定する必要がある。また本実施形態では金属膜パター
ンによる遮光層１２２１を設けており、各マイクロレン
ズ境界部分からの漏れ光の進入を防止している。これに
より、このような漏れ光による投影画像の彩度低下（各
原色画像光の混色による）やコントラスト低下が防止さ
れる。従って本液晶パネル１３２０を用いて、本実施形
態の如き液晶パネルを備えた投写型表示装置を構成する
ことにより、さらにメリハリのある良好な画質が得られ
るようになる。

【０１１２】上記第７乃至第９の実施形態では、液晶パ
ネルや投写型表示装置について説明したが、第１乃至第
６の実施形態で示した液晶画素のシール部上の遮光層を
表示領域の遮光層と電気的に切り離したり、シール部の
遮光層の電位をフローティングにするとさらに効果的で
ることは勿論である。

【０１１３】

【発明の効果】以上説明したように、液晶パネルを備え
た液晶表示装置の周辺のシール材とスペーサとで画素電
極と対向基板との間隔を一定に保ち且つ画素電極に光の
漏れのない構造によって、スペーサを加圧されても機械
的な破壊が起きても、遮光層の電位が基板や配線等にシ
ョートすることはない。

【０１１４】更に、シール部の遮光層の電位をフローテ
ィングにすることにより、スペーサへの加圧等に対して
も安定動作が約束され、製造上の歩留まりの低下を防止
できる。

【０１１５】また、、本発明に係わる投写型液晶表示装
置においては、マイクロレンズ付反射型液晶パネルとそ
れぞれ異なる方向から各原色光を照明する光学系等を用
いて、１つの絵素を構成する１組のＲＧＢ画素からの液
晶による変調後の反射光が同一のマイクロレンズを通じ
て出射するようにし且つパネルの周辺部に遮光層と基板
間にフローティング部を設けたり、ウェル領域を設けた
りしているので、ショート現象を防止し、ＲＧＢモザイ
クの無い質感の高い良好なカラー画像投写表示が可能と
なる。

【０１１６】また、各画素からの光束はマイクロレンズ
を２回通過してほぼ並行化されるので、開口数の小さい
安価な投影レンズを用いてもスクリーン上で明るい投影
画像を得ることが可能になる。

【０１１７】また、反射型液晶表示装置において、液晶
画素の周辺にフローティング層やウェル領域等を設ける
とともに、画素電極を平坦化して正確な光束反射画像を
得ることができ、正確で高輝度の反射光により、投写型
液晶表示装置に適用した場合に、高画質、高輝度、高密
度の画像を表示できる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係わる液晶表示装置の平
面図である。

【図２】本発明の一実施形態に係わる液晶表示装置の断
面図である。

【図３】本発明の一実施形態に係わる液晶表示装置の平
面図である。

【図４】本発明の一実施形態に係わる液晶表示装置の平
面図である。

【図５】本発明の一実施形態に係わる液晶表示装置の断
面図である。

【図６】本発明の一実施形態に係わる液晶表示装置の断
面図である。

【図７】本発明の一実施形態に係わる液晶表示装置の断
面図である。

【図８】本発明の一実施形態に係わる液晶表示装置の断
面図である。

【図９】本発明によるＣＭＰにより製造される液晶素子
の断面図である。

【図１０】本発明による液晶装置の概略的回路図であ
る。

【図１１】本発明による液晶装置のブロック図である。

【図１２】本発明による液晶装置の入力部のディレイ回
路を含む回路図である。

【図１３】本発明による液晶装置の液晶パネルの概念図
である。

【図１４】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。

【図１５】本発明による液晶装置を用いた液晶プロジェ
クターの概念図である。

【図１６】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。

【図１７】本発明による投写型液晶表示装置の光学系の
実施形態を示す全体構成図である。

【図１８】本発明による投写型液晶表示装置の光学系に
用いたダイクロイックミラーの分光反射特性図である。

【図１９】本発明による投写型液晶表示装置の光学系の
色分解照明部の斜視図である。

【図２０】本発明による液晶パネルの一実施形態の断面
図である。

【図２１】本発明による液晶パネルの色分解・色合成の
原理説明図である。

【図２２】本発明による一実施形態の液晶パネルの部分
拡大上面図である。

【図２３】本発明による投写型液晶表示装置の投影光学
系を示す部分構成図である。

【図２４】本発明による投写型液晶表示装置の駆動回路
系を示すブロック図である。

【図２５】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。

【図２６】本発明による一実施形態の液晶パネルの部分
拡大上面図である。

【図２７】本発明による一実施形態の液晶パネルの部分
拡大上面図である。

【図２８】本発明による一実施形態の液晶パネルの部分
拡大上面図と断面図である。

【図２９】マイクロレンズ付き透過型液晶パネルの部分
拡大断面図である。

【図３０】マイクロレンズ付き透過型液晶パネルを用い
た投写型液晶表示装置のスクリーン上投影像の部分拡大
図である。

【図３１】液晶表示装置のチップの製造工程上の一断面
図である。

【図３２】液晶表示装置のチップの製造工程上の一断面
図である。

【符号の説明】

１１，４１，５１表示領域１２，４２，５２シール材領域１３，４３，５３駆動回路領域１４，４４，５４ＰＡＤ１５，４５，５５駆動回路領域の一部等の領域４６，５６ＰＡＤ２１，５０１，６０１，７０１，８０１基板２２，５０２，６０２，７０２，８０２選択酸化膜２３，５０３，６０３，７０３，８０３画素トランジ
スタ２４，５０４，６０４，７０４，８０４トランジスタ２５，５０５，６０５，７０５，８０５ゲート配線２６，５０６，６０６，７０６，８０６金属配線２７，５０７，６０７，７０７，８０７画素電極２８，５０８，６０８，７０８，８０８導電層２９，５０９，６０９，７０９，８０９導電層３０，５１０，６１０，７１０，８１０導電層３１，５１１，６１１，７１１，８１１ダミーパター
ン３２，５１２，６１２，７１２，８１２パターン３３，５１３，６１３，７１３，８１３導電層の分離
される領域３４，５１４，６１４，７１４，８１４対向基板３５，５１５，６１５，７１５，８１５透明電極３６，５１６，６１６，７１６，８１６シール材３７，５１７，６１７，７１７，８１７スペーサ３８，５１８，６１８，７１８，８１８液晶層３９，５１９，６１９，７１９，８１９絶縁層４０，５２０，６２０，７２０，８２０絶縁層５２１，６２１，７２１，８２１ウェル６２２スペーサによる破壊部７２３，７２４配線３０１半導体基板３０２，３０２’ ｐ型及びｎ型ウェル３０３，３０３’ ソース領域３０４ゲート領域３０５，３０５’ ドレイン領域３０６ＬＯＣＯＳ絶縁層３０７遮光層３０８ＰＳＧ３０９プラズマＳｉＮ３１０ソース電極３１１連結電極３１２反射電極＆画素電極３１３反射防止膜３１４液晶層３１５共通透明電極３１６対向電極３１７，３１７’ 高濃度不純物領域３１９表示領域３２０反射防止膜３２１，３２２シフトレジスタ３２３ｎＭＯＳ３２４ｐＭＯＳ３２５保持容量３２７信号転送スイッチ３２８リセットスイッチ３２９リセットパルス入力端子３３０リセット電源端子３３１映像信号入力端子３３２昇圧レベルシフター３４２パルスｄｅｌａｙ用インバータ３４３スイッチ３４４出力３４５容量３４６保護回路３５１シール部３５２電極パッド３５３クロックバッファー３７１光源３７２集光レンズ３７３，３７５フレネルレンズ３７４色分解光学素子３７６ミラー３７７視野レンズ３７８液晶装置３７９絞り部３８０投影レンズ３８１スクリーン３８５電源３８６プラグ３８７ランプ温度検出３８８制御ボード３８９フィルタ安全スイッチ４５３メインボード４５４液晶パネルドライブヘッドボード４５５，４５６，４５７液晶装置１２２０マイクロレンズ（リフロー熱ダレ式）１２５１スペーサー柱１２５２周辺シール部１３０１投影レンズ１３０２マイクロレンズ付液晶パネル１３０３偏光ビームスプリッター（ＰＢＳ）１３０６ロッド型インテグレータ１３０７楕円リフレクター１３０８アークランプ１３０９スクリーン１３１０パネルドライバー１３１１デコーダー１３１２インターフェース回路１３１４バラスト（アークランプ点灯回路）１３２０マイクロレンズ付液晶パネル１３２１マイクロレンズガラス基板１３２２マイクロレンズ（インデックス分布式）１３２３シートガラス１３２４対向透明電極１３２５液晶１３２６画素電極１３２７アクティブマトリックス駆動回路部１３２８シリコン半導体基板１３２９基本絵素単位１３４０Ｒ反射ダイクロイックミラー１３４１Ｂ／Ｇ反射ダイクロイックミラー１３４２Ｂ反射ダイクロイックミラー１３４３高反射ミラー１３５０フレネルレンズ（第２コンデンサーレンズ）１３５１第１コンデンサーレンズ

Claims

【特許請求の範囲】

【請求項１】表示領域および駆動回路領域を有する基
板と対向基板をシール材およびスペーサ材を用いて貼合
わせて構成されるマトリクス基板において、前記表示領域および前記駆動回路領域および前記基板上
に前記シール材を塗布するシール領域には導電層が配置
されており、前記導電層は少なくとも前記表示領域およ
び前記駆動回路領域上およびシール領域上の一部に配置
され、前記表示領域内の前記導電層には所望の電位が与
えられ、かつ、前記シール領域内の前記導電層と前記表
示領域内の前記導電層とが電気的に分離されていること
を特徴とするマトリクス基板。
【請求項２】第１導電型の半導体基板上に形成された
駆動回路を有する液晶パネルを備え、かつ、前記半導体
基板上には表示領域および駆動回路を有し、前記半導体
基板と対向基板をシール材およびスペーサ材をもちいて
貼合わせて構成されるマトリクス基板において、少なくとも前記表示領域および前記駆動回路上およびシ
ール領域上の一部には導電層が配置され、前記表示領域
内の導電層には所望の電位が与えられ、かつ、少なくと
も前記シール領域下の前記半導体基板の一部は半導体表
面が第２の導電型のフローティング領域であるか、ある
いは前記表示領域内の導電層と同電位であることを特徴
とするマトリクス基板。
【請求項３】請求項１もしくは２に記載のマトリクス
基板ににおいて、前記シール領域上に導電層の大半の部
分の電位がフローティングになっていることを特徴とす
るマトリクス基板。
【請求項４】表示領域および駆動回路領域を有する基
板と対向基板をシール材およびスペーサ材を用いて貼合
わせて構成される液晶表示装置において、前記表示領域および前記駆動回路領域および前記基板上
に前記シール材を塗布するシール領域には導電層が配置
されており、前記導電層は少なくとも前記表示領域およ
び前記駆動回路領域上およびシール領域上の一部に配置
され、前記表示領域内の前記導電層には所望の電位が与
えられ、かつ、前記シール領域内の前記導電層と前記表
示領域内の前記導電層とが電気的に分離されていること
を特徴とする液晶表示装置。
【請求項５】第１導電型の半導体基板上に形成された
駆動回路を有する液晶パネルを備え、かつ、前記半導体
基板上には表示領域および駆動回路を有し、前記半導体
基板と対向基板をシール材およびスペーサ材をもちいて
貼合わせて構成される液晶表示装置において、少なくとも前記表示領域および前記駆動回路上およびシ
ール領域上の一部には導電層が配置され、前記表示領域
内の導電層には所望の電位が与えられ、かつ、少なくと
も前記シール領域下の前記半導体基板の一部は半導体表
面が第２の導電型のフローティング領域であるか、ある
いは前記表示領域内の導電層と同電位であることを特徴
とする液晶表示装置。
【請求項６】請求項４もしくは５に記載の液晶表示装
置ににおいて、前記シール領域上に導電層の大半の部分
の電位がフローティングになっていることを特徴とする
液晶表示装置。
【請求項７】請求項４又は５，６に記載の液晶表示装
置において、前記シール領域上の導電層の前記駆動回路
上の導電層が電気的に分離されていることを特徴とする
液晶表示装置。
【請求項８】請求項４乃至７のいずれか１項に記載の
液晶表示装置において、前記表示領域内の導電層と前記
シール領域上の導電層の隙間、もしくは前記シール領域
上の導電層と前記駆動回路上の導電層の隙間の上を画素
電極と同じ金属層によって覆っていることを特徴とする
液晶表示装置。
【請求項９】請求項４乃至８のいずれか１項に記載の
液晶表示装置において、前記導電層を含む液晶パネルは、半導体基板と、アクチ
ブマトリクス駆動回路部と、前記導電性部材を含む画素
電極と、液晶層と、対向透明電極と、シートガラスとを
順次積層した構造を有することを特徴とする液晶表示装
置。
【請求項１０】請求項９に記載の液晶表示装置におい
て、更に前記シートガラス上に形成したマイクロレンズ
を構成し、前記マイクロレンズの１素子は、前記画素電
極の３つに対して一つ有することを特徴とする液晶表示
装置。
【請求項１１】請求項１０に記載の液晶表示装置にお
いて、前記マイクロレンズは前記シートガラス上のマイ
クロレンズガラス基板に形成したことを特徴とする液晶
表示装置。
【請求項１２】請求項４乃至１１のいずれか１項に記
載の液晶表示装置を用いたことを特徴とする投写型液晶
表示装置。
【請求項１３】請求項１２に記載の投写型液晶表示装
置において、前記導電層を含む前記液晶パネルを３色カ
ラー用に少なくとも１個以上有し、高反射ミラーと、青
色反射ダイクロイックミラーとで青色光を分離し、更に
赤色反射ダイクロイックミラーと、緑色／青色反射ダイ
クロイックミラーで赤色と緑色とを分離して、各液晶パ
ネルを投射することを特徴とする投写型液晶表示装置。