JP2000330124A

JP2000330124A - 電極基板の製造方法、及び液晶素子

Info

Publication number: JP2000330124A
Application number: JP13781499A
Authority: JP
Inventors: Koichi Yamagishi; 弘一山岸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-05-18
Filing date: 1999-05-18
Publication date: 2000-11-30

Abstract

(57)【要約】【課題】製造工程の複雑化等を防止する。【解決手段】図１（ｅ）に示すように、タングステン
１０６ａは、スルーホール３４４の内部だけでなく絶縁
膜３４３の表面に一部はみ出した状態に形成されてい
る。したがって、ホール３０９ａをスルーホール３４４
から多少ずれた位置に形成した場合であってもタングス
テン１０６ａと画素電極３１２との電気的接続を確保で
き、ホール３０９ａを形成する際の位置合わせが簡単と
なる。また、タングステン１０６ａと遮光膜１０６ｂと
を同時に形成することができるため、それぞれを別工程
で形成する場合に比べて製造工程が簡略化される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基材及び第１の導
電部材を有する電極基板の製造方法、及び液晶素子に関
する。

【０００２】

【従来の技術】今日、世の中はマルチメディア時代に入
り、画像情報でコミュニケーションを図る機器の重要牲
がますます高まりつつある。

【０００３】なかでも、液晶表示装置は、薄型で消費電
力が小さいため注目されており、半導体にならぶ基幹産
業にまで成長している。現在、この液晶表示装置は、１
０インチサイズ程度の小型のものがノートサイズのパソ
コンに主に使用されているが、将来は、ワークステーシ
ョンや家庭用のテレビ等に画面サイズの大きい液晶表示
装置が使用されると考えられる。

【０００４】しかし、このような画面サイズの大型化に
伴い、製造装置が高価になるばかりでなく、大画面を駆
動するためには、電気的に厳しい特性が要求される。こ
のため、画面サイズの大型化とともに、製造コストがサ
イズの２〜３乗に比例するなど急激に増加する。

【０００５】そこで、最近、小型の反射型のアクティブ
マトリクス型液晶パネルを使用し、該パネルの液晶画像
を光学的に拡大して表示するプロジェクション（投影）
方式が注目されている。これは、半導体の微細化にとも
ない、性能やコストが良くなるスケーリング則と同様
に、サイズを小さくして、特性を向上させ、同時に、低
コスト化も図ることができるからである。

【０００６】ところで、このアクティブマトリクス型液
晶パネルは、図２４に示すように、所定間隙を開けた状
態に配置した一対の基板２０１，２２０、を備えてお
り、一方の基板２２０の側には、ＩＴＯ（インジウム・
ティン・オキサイド）からなる共通電極２２３や、配向
膜２１５が形成されている。なお、符号２２１はカラー
フィルターを示し、符号２２２はブラックマトリクスを
示す。また、他方の基板２０１には、多結晶Ｓｉや単結
晶ＳｉからなるＴＦＴ２００や、画素電極２１３や、配
向膜２１５が形成されている。そして、これらの基板２
０１，２２０の間隙には液晶２１４が挟持されている。

【０００７】ところで、このようなアクティブマトリク
ス型液晶パネルをプロジェクション方式に用いる場合に
は画素電極２１３で光を反射させるが、上述した液晶パ
ネルでは、画素電極表面の凹凸が大きすぎて光が四方八
方に散乱されてしまい、光の反射効率が小さくなって輝
度の低下を引き起こすという問題があった。また、画素
電極表面の凹凸に起因して配向膜表面にも凹凸が生じて
しまい、ラビング処理が不均一となって液晶の配向不良
を引き起こし、コントラストが低下して画質が悪くなる
という問題もあった。さらに、画素電極相互の間隙に沿
った部分の配向膜表面には溝部２１５ａが形成されてし
まってラビング処理が施されず、その部分で液晶配向不
良が発生すると共に、表面凹凸と相俟って画素電極間の
横方向電界を発生し、輝線の原因となる。この輝線の発
生は表示画像のコントラストを著しく悪化させ、画質が
低下することになる。

【０００８】そこで、このような問題を解決するものと
して、図２５に示すように、画素電極相互の間隙を絶縁
層２１１で埋め込むと共に、画素電極２１３の表面を研
磨によって平滑にしたものが提案されている。以下、そ
の製造方法について図２６及び図２７を参照して説明す
る。

【０００９】まず、一方の基板（すなわち、不純物濃度
が１０¹⁵ｃｍ^-3以下であるｎ型シリコン半導体基板）２
０１を部分的に熱酸化させてＬＯＣＯＳ２０２を形成
し、該ＬＯＣＯＳ２０２をマスクとしてボロンをドーズ
量１０¹²ｃｍ^-2程度イオン注入して、不純物濃度１０¹⁶
ｃｍ^-3程度のｐ型不純物領域であるＰＷＬ２０３を形成
する。この基板２０１を再度熱酸化し、酸化膜厚１００
０オングストローム以下のゲート酸化膜２０４を形成す
る（図２６（ａ））。

【００１０】リンを１０²⁰ｃｍ^-3程度ドープしたｎ型ポ
リシリコンからなるゲート電極２０５を形成した後、基
板２０１全面にリンをドーズ量１０¹²ｃｍ^-2程度イオン
注入し、不純物濃度１０¹⁶ｃｍ^-3程度のｎ型不純物領域
であるＮＬＤ２０６を形成し、引き続き、パターニング
されたフォトレジストをマスクとして、リンをドーズ量
１０¹⁵ｃｍ^-2程度イオン注入し、不純物濃度１０¹⁹ｃｍ
^-3程度のソース、ドレイン領域２０７，２０７’を形成
する（図２６（ｂ））。

【００１１】基板２０１全面に層間膜であるＰＳＧ２０
８を形成する。ソース、ドレイン領域２０７，２０７’
の直上のＰＳＧ２０８にコンタクトホールをパターニン
グし、スパッタリングによりＡｌを蒸着した後パターニ
ングし、Ａｌ電極２０９を形成する（図２６（ｃ））。

【００１２】基板２０１全面にプラズマＳｉＮ２１０を
３０００オングストローム程度、続いてＰＳＧ２１１を
１００００オングストローム程度成膜する（図２６
（ｄ））。

【００１３】プラズマＳｉＮ２１０をドライエッチング
ストッパー層として、ＰＳＧ２１１を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
２０７’にコンタクトしているＡｌ電極２０９直上にス
ルーホール２１２をドライエッチングによりパターニン
グする（図２７（ａ））。

【００１４】そして、プラズマＳｉＮ２１０の表面にタ
ングステンを成膜してスルーホール２１２の部分をタン
グステンによって埋め込み、エッチバック法を用いて該
スルーホール２１２の部分のタングステン（図示の符号
２１６を参照）のみを残すようにする。

【００１５】基板２０１上にスパッタリング、或いはＥ
Ｂ（ＥｌｅｃｔｒｏｎＢｅａｍ、電子線）蒸着によ
り、画素電極２１３を１００００オングストローム以上
成膜する（図２７（ｂ））。

【００１６】その後、画素電極相互の間隙を絶縁層２１
１で埋め込む。なお、画素電極２１３を形成する前に予
め所定位置に絶縁層２１１を形成しておき、その後画素
電極２１３を形成する方法もある。

【００１７】画素電極２１３の表面を、ケミカルメカニ
カルポリシング（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａ
ｌＰｏｌｉｓｈｉｎｇ、以下「ＣＭＰ」と記す）によ
って研磨する（図２７（ｃ））。なお、この画素電極２
１３を覆うように配向膜２１５を形成し、該配向膜２１
５の表面にはラビング処理を施す。

【００１８】そして、基板２０１と対向基板２２０とを
スペーサ（不図示）を介して貼り合わせ、基板間隙には
液晶を注入する。

【００１９】上述した液晶パネルによれば、画素電極２
１３の表面は平滑であるため、光の乱反射を低減して輝
度を高めることができる。また、画素電極相互の間隙に
は絶縁層２１１が埋め込まれていることとも相まって配
向膜表面が平滑となり、ラビング処理を均一に施すこと
ができて液晶の配向不良を回避でき、上述したような輝
線の発生も防止できる。

【００２０】

【発明が解決しようとする課題】しかしながら、図２４
に示した液晶パネルを反射型液晶パネルとして用いる場
合には、画素電極２１３に沿った遮光膜を簡単かつ確実
な方法で設けることが望ましい。

【００２１】そこで、本発明は、簡単かつ確実に電極基
板を製造する、電極基板の製造方法を提供することを目
的とするものである。

【００２２】

【課題を解決するための手段】本発明は上記事情を考慮
してなされたものであり、基材に第１の導電部材を形成
する工程と、前記基材及び前記第１の導電部材に重なる
位置に第１の絶縁膜を形成する工程と、該第１の絶縁膜
における前記第１の導電部材に対応する位置に第１のス
ルーホールを形成する工程と、前記第１の導電部材に接
触されるように前記第１のスルーホールの少なくとも内
部に第２の導電部材を形成する工程と、前記第２の導電
部材と電気的に接続されるように第３の導電部材を形成
する工程と、からなる電極基板の製造方法において、前
記第１の絶縁膜及び前記第１のスルーホールを形成した
後に、導電性及び遮光性を有する膜を、前記第１のスル
ーホールの内部から前記第１の絶縁膜の表面にかけて前
記第１の導電部材に接触するように形成し、該導電性及
び遮光性を有する膜における前記第１のスルーホールの
周縁部を除去することによって、前記第１の導電部材に
接触されると共に前記第１のスルーホールの内部から前
記第１の絶縁膜の表面に一部はみ出した状態の第２の導
電部材と、該第１の絶縁膜の表面であって前記第２の導
電部材と離間した位置に配置された状態の遮光膜と、を
同時に形成し、該遮光膜及び前記第２の導電部材に重な
る位置に第２の絶縁膜を形成し、該第２の絶縁膜におけ
る前記第２の導電部材に対応する位置に第２のスルーホ
ールを形成し、その後、前記第２の導電部材と電気的に
接続されるように第３の導電部材を形成する、ことを特
徴とする。

【００２３】

【発明の実施の形態】以下、図１及び図２を参照して、
本発明の実施の形態について説明する。

【００２４】まず、本実施の形態にて製造される電極基
板３００の構造について、図１（ｅ）を参照して説明す
る。

【００２５】電極基板３００は、図１（ｅ）に示すよう
に、基材３０１と、該基材３０１に支持された第１の導
電部材３４６と、前記基材３０１及び前記第１の導電部
材３４６に重なる位置に形成されると共に前記第１の導
電部材３４６に対応する位置に第１のスルーホール３４
４を有する第１の絶縁膜３４３と、前記第１の導電部材
３４６に接触された上で前記第１のスルーホール３４４
の内部から前記第１の絶縁膜３４３の表面に一部はみ出
すように形成された第２の導電部材１０６ａと、前記第
１の絶縁膜３４３の表面であって前記第２の導電部材１
０６ａと離間した位置に配置された状態の遮光膜１０６
ｂと、該遮光膜１０６ｂ及び前記第２の導電部材１０６
ａに重なる位置に配置されると共に前記第２の導電部材
１０６ａに対応する位置に第２のスルーホール３０９ａ
を有する第２の絶縁膜３０９と、前記第２の導電部材１
０６ａと電気的に接続されるように前記第２の絶縁膜３
０９の表面に配置された第３の導電部材３１２と、を備
えている。

【００２６】次に、本実施の形態に係る電極基板３００
の製造方法について、図１を参照して説明する。

【００２７】電極基板３００の製造に際しては、同図
（ａ）に示すように、基材３０１に第１の導電部材３４
６を形成し、前記基材３０１及び前記第１の導電部材３
４６に重なる位置に第１の絶縁膜３４３を形成する。そ
して、該第１の絶縁膜３４３には、前記第１の導電部材
３４６に対応する位置に第１のスルーホール３４４を形
成する。

【００２８】次に、同図（ｂ）に示すように、導電性及
び遮光性を有する膜１０６（以下、“導電遮光膜１０
６”とする）を前記第１の絶縁膜３４３の表面（例え
ば、表面全体）に形成して、前記第１のスルーホール３
４４の内部においては該導電遮光膜１０６と前記第１の
導電部材３４６とが接触するようにする。

【００２９】その後、同図（ｃ）に示すように、該導電
遮光膜１０６における前記第１のスルーホール３４４の
周縁部（第１のスルーホール３４４を取り囲むようなド
ーナツ状の部分Ａ）を除去する。これによって、前記第
１の導電部材３４６に接触されると共に前記第１のスル
ーホール３４４の内部から前記第１の絶縁膜３４３の表
面に一部はみ出した状態の第２の導電部材１０６ａと、
該第１の絶縁膜３４３の表面であって前記第２の導電部
材１０６ａと離間した位置に配置された状態の遮光膜１
０６ｂと、が同時に形成されることとなる。

【００３０】次に、同図（ｄ）に示すように、該遮光膜
１０６ｂ及び前記第２の導電部材１０６ａに重なる位置
に第２の絶縁膜３０９を形成し、該第２の絶縁膜３０９
には、前記第２の導電部材１０６ａに対応する位置に第
２のスルーホール３０９ａを形成する。

【００３１】その後、同図（ｅ）に示すように、前記第
２の導電部材１０６ａと電気的に接続されるように第３
の導電部材３１２を形成する。

【００３２】なお、この第３の導電部材３１２の表面
は、ケミカルメカニカルポリッシング等の化学的・物理
的方法によって平滑にすると良い。

【００３３】また、上述した導電遮光膜１０６はタング
ステンにて形成すると良い。

【００３４】さらに、第１の導電部材３４６としてはス
イッチングトランジスタを挙げることができ、第３の導
電部材３１２としては電極を挙げることができる。

【００３５】さらに、上述した電極基板３００を用いて
液晶素子を作成しても良い。すなわち、図２に示すよう
に、電極基板３００と、該電極基板３００に対向する位
置に配置された対向基板３１６と、これらの電極基板３
００及び対向基板３１６の間隙に配置された液晶３１４
と、によって液晶素子を作成しても良い。

【００３６】次に、本実施の形態の効果について説明す
る。

【００３７】本実施の形態によれば、第２の導電部材１
０６ａは、第１のスルーホール３４４の内部だけでなく
前記第１の絶縁膜３４３の表面に一部はみ出した状態に
形成されているため、前記第２のスルーホール３０９ａ
を前記第１のスルーホール３４４から多少ずれた位置に
形成した場合であっても前記第２の導電部材１０６ａと
前記第３の導電部材３１２との電気的接続を確保でき
る。その結果、前記第２のスルーホール３０９ａを形成
する際の位置合わせが簡単となって製造工程が簡略化さ
れ、また、前記第２の導電部材１０６ａと前記第３の導
電部材３１２との接続不良に伴う製造歩留りの低下も防
止できる。

【００３８】また、本実施の形態によれば、第２の導電
部材１０６ａと遮光膜１０６ｂとを同時に形成すること
ができるため、それぞれを別工程で形成する場合に比べ
て製造工程が簡略化される。

【００３９】

【実施例】以下、実施例に沿って本発明を更に詳細に説
明する。

【００４０】（実施例１）本発明の第一の例として、ア
クティブマトリックス基板について説明する。

【００４１】本実施例においては、図１に示す方法でア
クティブマトリックス基板（電極基板）３００を作成し
た。

【００４２】まず、図１（ａ）に示すように、ｐ型シリ
コン半導体基板（基材）３０１を部分的に酸化させて、
表面にＳｉＮを形成し、これをマスクとしてリンをドー
ズ量１０¹²ｃｍ^-2程度イオン注入して、ｎ型不純物領域
であるＮＷＬ３０２’を形成する。

【００４３】その後、ＳｉＮを剥離すると共に基板３０
１に熱酸化を施してＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄ
ａｔｉｏｎｏｆＳｉｌｉｃｏｎ）酸化膜３０６を形
成する。また、該ＬＯＣＯＳ酸化膜３０６をマスクとし
てボロンをドーズ量１０¹²ｃｍ^-2程度イオン注入し、ｐ
型不純物領域であるＰＷＬ３０２を形成する。この基板
３０１を再度熱酸化し酸化膜厚１０００Å以下のゲート
酸化膜を形成する。さらに、デバイスのしきい値を調整
するためのボロンを、基板３０１全面にドーズ量１０¹¹
ｃｍ^-2程度イオン注入する。

【００４４】次に、ポリシリコンからなるゲート電極３
０４を形成し、基板３０１全面にリンをドーズ量１０¹³
ｃｍ^-2程度イオン注入して、ｎ型不純物領域である３０
３’、３０５’を形成し、引き続き、パターニングされ
たフォトレジストをマスクとして、リンをドーズ量１０
¹⁵ｃｍ^-2程度イオン注入し、ソース、ドレイン領域３０
３、３０５を形成する。基板３０１全面にボロンをドー
ズ量１０¹²ｃｍ^-2程度イオン注入し、ｐ型不純物領域で
ある３０３’，３０５’を形成し、引き続き、パターニ
ングされたフォトレジストをマスクとして、ボロンをド
ーズ量１０¹⁵ｃｍ^-2程度イオン注入し、ソース、ドレイ
ン領域３０３，３０５を形成する。

【００４５】さらに、基板３０１全面に層間膜であるＢ
ＰＳＧ３４０を形成する。このＢＰＳＧ３４０には、ソ
ース、ドレイン領域３０３，３０５の直上にコンタクト
ホールをパターニングし、スパッタリングによりＡＬを
蒸着した後パターニングし、ＡＬ電極３４１，３４２を
形成する。これによって、第１の導電部材としてのスイ
ッチングトランジスタ３４６が形成される。

【００４６】基板３０１全面にプラズマＳｉＯ１膜を５
０００Å程度、続いてＳＯＧ膜を４０００Å程度、さら
に、基板３０１全面にプラズマＳｉＯ１膜を４０００Å
程度成膜する。これによって、第１の絶縁膜が形成され
る。

【００４７】またさらに、ドレイン領域にコンタクトし
ているＡＬ電極直上にスルーホール（第１のスルーホー
ル）３４４をドライエッチングによりパターニングす
る。

【００４８】そして、ＷＦ６を原料としたプラズマＣＶ
Ｄ法を用いて、基板３０１全面にタングステン膜（導電
遮光膜）１０６を成膜してスルーホール３４４を埋め込
み（図１（ｂ）参照）、パターニングされたフォトレジ
スト以外を、ＳＦ６／Ａｒ混合ガス系平行平板型プラズ
マエッチングを用いて除去する。これによって、図１
（ｃ）に示すように、スルーホール３４４の周辺のタン
グステン膜１０６が除去され（符号Ａ参照）、スイッチ
ングトランジスタ３４６に接触されると共にスルーホー
ル３４４の内部から絶縁膜３４３の表面に一部はみ出し
た状態のタングステン（第２の導電部材）１０６ａと、
絶縁膜３４３の表面であってタングステン１０６ａと離
間した位置に配置された状態の遮光膜１０６ｂと、が同
時に形成されることとなる。

【００４９】次に、基板３０１全面にプラズマＳｉＮ膜
（第２の絶縁膜）３０９を成膜する（図１（ｄ）参
照）。

【００５０】さらに、基板３０１全面にプラズマＳｉＯ
３膜を成膜し、画素間の分離領域のみを残すようにパタ
ーニングをする（図１（ｄ）の符号３４５参照）。

【００５１】次に、スルーホール３４４の形成に用いた
マスクを使用し、プラズマＳｉＮ膜３０９にホール（第
２のスルーホール）３０９ａをドライエッチングにより
形成する。なお、ホール３０９ａを形成する位置は、タ
ングステン１０６ａが形成されている位置であれば、ス
ルーホール３４４の直上でなくとも多少ずれても良く、
位置合わせ精度は悪くても良い。

【００５２】次に、基板３０１全面に画素電極（第３の
導電部材）３１２を成膜する。なお、画素電極３１２の
表面は、画素間の分離領域の頂上（すなわち、プラズマ
ＳｉＯ３膜３４５の上面）と同一平面になるまでケミカ
ルメカニカルポリッシング（ＣＭＰ）により研磨する
（図１（ｅ））。

【００５３】ここで、本実施例の効果について説明す
る。

【００５４】本実施例によれば、タングステン１０６ａ
は、スルーホール３４４の内部だけでなく絶縁膜３４３
の表面に一部はみ出した状態に形成されているため、ホ
ール３０９ａをスルーホール３４４から多少ずれた位置
に形成した場合であってもタングステン１０６ａと画素
電極３１２との電気的接続を確保できる。その結果、ホ
ール３０９ａを形成する際の位置合わせが簡単となって
製造工程が簡略化され、また、タングステン１０６ａと
画素電極３１２との接続不良に伴う製造歩留りの低下も
防止できる。

【００５５】さらに、本実施例によれば、タングステン
１０６ａと遮光膜１０６ｂとを同時に形成することがで
きるため、それぞれを別工程で形成する場合に比べて製
造工程が簡略化される。

【００５６】またさらに、プラズマＳｉＮ膜３０９への
ホール３０９ａの形成には、スルーホール３４４の形成
に用いたマスクを使用でき、製造工程の簡素化を図るこ
とができる。

【００５７】（第２の実施例）本発明の表示パネルの例
として、反射型アクティブマトリックス液晶表示パネル
について、図２を参照して説明する。

【００５８】図２は、この液晶表示パネルの模式図であ
り、実施例１のアクティブマトリックス基板と、透明電
極３１５を設けた対向基板３１６との間に、液晶３１４
を挟持して液晶パネルを形成する。

【００５９】なお、液晶３１４にはポリマーネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマーネットワー
ク液晶としてポリマー分散型液晶ＰＤＬＣ等を用いても
よい。

【００６０】本実施例によれば、実施例１と同様の効果
が得られる。

【００６１】（第３の実施例）以下に、本発明の実施形
態を複数の液晶パネルを挙げて記述するが、それぞれの
形態に限定されるものではない。相互の形態の技術を組
み合わせることによって効果が増大することはいうまで
もない。また、液晶パネルの構造は、半導体基板を用い
たもので記述しているが、必ずしも半導体基板に限定さ
れるものはなく、通常の透明基板上に以下に記述する構
造体を形成してもいい。また、以下に記述する液晶パネ
ルは、すべてＭＯＳＦＥＴやＴＦＴ型であるが、ダイオ
ード型などの２端子型であってもいい。さらに、以下に
記述する液晶パネルは、家庭用テレビはもちろん、プロ
ジェクタ、ヘッドマウントディスプレイ、３次元映像ゲ
ーム機器、ラップトップコンピュータ、電子手帳、テレ
ビ会議システム、カーナビゲーション、飛行機のパネル
などの表示装置として有効である。

【００６２】本実施形態の液晶パネル部の断面を図３に
示す。図において、３０１は半導体基板、３０２，３０
２’はそれぞれｐ型及びｎ型ウェル、３０３，３０
３’，３０３”はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５’，３０５”はドレイン領
域である。

【００６３】図３に示すように、表示領域のトランジス
タは、２０〜３５Ｖという高耐圧が印加されるため、ゲ
ート３０４に対して、自己整合的にソース、ドレイン層
が形成されず、オフセットをもたせ、その間にソース傾
域３０３’，ドレイン領域３０５’に示す如く、Ｐウェ
ル中の低濃度のｎ−層，ｎウェル中の低濃度のｐ−層が
設けられる。ちなみにオフセット量は０．５〜２．０μ
ｍが好適である。一方、周辺回路の一部の回路部が図４
に示されているが、周辺部の一部の回路は、ゲートに自
己整合的にソース、ドレイン層が形成されている。

【００６４】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１．５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板１は、ｐ型半導体からなり、基板
は、最低電位（通常は、接地電位）であり、ｎ型ウェル
は、表示領域の場合、画素に印加する電圧すなわち２０
〜３５Ｖがかかり、一方、周辺回路のロジック部は、ロ
ジック駆動電圧１．５〜５Ｖが印加される。この構造に
より、それぞれ電圧に応じた最適なデバイスを構成で
き、チップサイズの縮小のみならず、駆動スピードの向
上による高画素表示が実現可能になる。

【００６５】また、図３において、３０６はフィールド
酸化膜、３１０はデータ配線につながるソース電極、３
１１はドレイン電極、３１２はドレイン電極３１１に接
続されると共に反射鏡を兼ねる画素電極、３０７は表示
領域・周辺領域を覆う遮光層である。

【００６６】ここで、上記遮光層３０７にはＴｉ，Ｔｉ
Ｎ，Ｗ，Ｍｏ等が適している。また、上記遮光層３０７
は、表示領域では、画素電極３１２とドレイン電極３１
１との接続部を除いて覆われているが、周辺画素領域で
は、一部ビデオ線、クロック線等、配線容量が重くなる
領域は、上記遮光層３０７をのぞき、高速信号が上記遮
光層３０７がのぞかれた部分は照明光の光が混入し、回
路の誤動作を起こす場合は画素電極３１２の層をおおう
設計になっている転送可能な工夫がなされている。

【００６７】また、３０８は遮光層３０７の下部の絶縁
層で、Ｐ−ＳｉＯ層３１８上にＳＯＧにより平坦化処理
を施し、そのＰ−ＳｉＯ層３１８をさらに、Ｐ−ＳｉＯ
層３０８でカバーし、絶縁層３０８の安定牲を確保し
た。ＳＯＧによる平坦化以外に、Ｐ−ＴＥＯＳ（Ｐｈｏ
ｓｐｈｏ−Ｔｅｔｒａｅｔｏｘｙ−Ｓｉｌａｎｅ）膜を
形成し、さらにＰ−ＳｉＯ層３１８をカバーした後、絶
縁層３０８をＣＭＰ処理し、平坦化する方法を用いても
良い事は言うまでもない。

【００６８】また、３０９は、画素電極３１２と遮光層
３０７との間に設けられた絶縁層で、この絶縁層３０９
を介して画素電極３１２の電荷保持容量となっている。
大容量形成のために、ＳｉＯ₂ 以外に、高誘電率のＰ−
ＳｉＮ、Ｔａ₂ ０₅ 、やＳｉＯ₂ との積層膜等が有効で
ある。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦
なメタル上に設ける事により、５００〜５０００オング
ストローム程度の膜厚が好適である。

【００６９】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６は対向基板、３２０は反射防止膜であ
り、３１７，３１７’は高濃度不純物層である。

【００７０】図３に示すように、トランジスタ下部に形
成されたウェル３０２，３０２’と同一極性の高濃度不
純物層３１７，３１７’は、ウェル３０２，３０２’の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル３０２’とｐ型ウ
ェル３０２との間には、フィールド酸化膜３０６を介し
て上記高濃度不純物層３１７，３１７’が設けられてお
り、通常ＭＯＳトランジスタの時に使用されるフィール
ド酸化膜直下のチャネルストップ層を不要にしている。

【００７１】これらの高濃度不純物層３１７，３１７’
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。

【００７２】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、共通透明
電極３１５の屈折率よりも小さい絶縁膜が好適である。

【００７３】次に、本実施形態の平面図を図４に示す。
図において、３２１は水平シフトレジスタ、３２２は垂
直シフトレジスタ、３２３はｎチャンネルＭＯＳＦＥ
Ｔ、３２４はｐチャンネルＭＯＳＦＥＴ、３２５は保持
容量、３２６は液晶層、３２７は信号転送スイッチ、３
２８はリセットスイッチ、３２９はリセットパルス入力
端子、３３０はリセット電極端子、３３１は映像信号の
入力端子である。半導体基板３０１は図３ではｐ型にな
っているが、ｎ型でもよい。

【００７４】ウェル領域３０２’は、半導体基板３０１
と反対の導電型にする。このため、図３では、ウェル領
域３０２はｐ型になっている。ｐ型のウェル領域３０２
及びｎ型のウェル領域３０２’は、半導体基板３０１よ
りも高濃度に不純物が注入されていることが望ましく、
半導体基板３０１の不純物濃度が１０¹⁴〜１０¹⁵（ｃｍ
^-3）のとき、ウェル領域３０２の不純物濃度は１０¹⁵〜
１０¹⁷（ｃｍ^-3）が望ましい。

【００７５】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に接続し、ドレイン電極３１１は画索
電極３１２に接続する。これらの電極３１０，３１１に
は、通常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣ
ｕ，ＡｌＣｕ配線を用いる。これらの電極３１０，３１
１の下部と半導体との接地面に、ＴｉとＴｉＮからなる
バイアメタル層を用いると、コンタクトが安定に実現で
きる。またコンタクト抵抗も低減できる。画素電極３１
２は、表面が平坦で、高反射材が望ましく、通常の配線
用金属であるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅ
Ｃｕ，ＡｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用
することが可能である。また、平坦性の向上のため、下
地絶縁層３０９や画素電極３１２の表面をケミカルメカ
ニカルポリッシング（ＣＭＰ）法によって処理してい
る。

【００７６】保持容量３２５は、画素電極３１２と共通
透明電極３１５の間の信号を保持するための容量であ
る。ウェル領域３０２には、基板電位を印加する。本実
施形態では、各行のトランスミッションゲート構成を、
上から１行目は上がｎチャンネルＭＯＳＦＥＴ３２３
で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行目は上
がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチャンネ
ルＭＯＳＦＥＴ３２３とするように、隣り合う行で順序
を入れ換える構成にしている。以上のように、ストライ
プ型ウェルで表示領域の周辺で電源線とコンタクトして
いるだけでなく、表示領域にも、細い電源ラインを設け
コンタクトをとっている。

【００７７】この時、ウェルの抵抗の安定化がカギにな
る。したがって、Ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインヘの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【００７８】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートヘはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。

【００７９】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。

【００８０】又、スイッチが、単結晶トランジスタから
成り立っており、ｐｏｌｙｓｉｌｉｃｏｎ−ＴＦＴの結
晶粒界での不安定な振まい等がなく、バラツキのない高
信頼牲な高速駆動が実現できる。

【００８１】次にパネル周辺回路の構成について、図５
を用いて説明する。図５において、３３７は液晶素子の
表示領域、３３２はレベルシフター回路、３３３はビデ
オ信号サンプリングスイッチ、３３４は水平シフトレジ
スタ、３３５はビデオ信号入力端子、３３６は垂直シフ
トレジスタである。

【００８２】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ，３０Ｖ程度の振幅が供給されるので、
１．５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
５においては、ビデオ信号サンプリングスイッチは、片
側極牲の１トランジスタ構成のものを記述したが、これ
に限らず、ＣＭＯＳトランスミッションゲート構成にす
ることにより入力ビデオ線をすべてを信号線に書き込む
ことができることは、言うまでもない。

【００８３】又ＣＭＯＳトランスミッションゲート構成
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソードレインとの重なり容量の違いにより、ビデ
オ信号に振られが生じる課題がある。これにはそれぞれ
の極牲のサンプリングスイッチのＭＯＳＦＥＴのゲート
量の約１／２のゲート量のＭＯＳＦＥＴのソースとドレ
インとを信号線にそれぞれ接続し、逆相パルスで印加す
ることにより振られが防止でき、きわめて良好なビデオ
信号が信号線に書き込めた。これにより、さらに高品位
の表示が可能になった。

【００８４】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図６を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。３４６は保護回路である。

【００８５】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何コ通過するかが選択できる。

【００８６】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、Ｒ
・Ｇ・Ｂ３板パネルのとき、治具等の関係で対称牲がく
ずれても、上記選択スイッチで調整でき、Ｒ・Ｇ・Ｂの
パルス位相高域による位置ずれがない良好な表示画像が
得られた。又、パネル内部に温度測定ダイオードを内蔵
させ、その出力によりｄｅｌａｙ量をテーブルから参照
し温度補正することも有効である事は言うまでもない。

【００８７】次に、液晶材との関係について説明する。
図３では、平坦な対向基板構造のものを示したが、対向
基板３１６は、共通透明電極３１５の界面反射を防ぐた
め、凹凸を形成し、その表面に共通透明電極３１５を設
けている。また、対向基板３１６の反対側には、反射防
止膜３２０を設けている。これらの凹凸形状の形成のた
めに、微小な粒径の砥粒により砂ずり研磨をおこなう方
式も高コントラスト化に有効である。

【００８８】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、適常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。

【００８９】ＰＮＬＣは多くの液晶（７０〜９０ｗｔ
％）を含有している。

【００９０】ＰＮＬＣにおいては、屈折率の異方牲（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１．５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。

【００９１】次に、シール構造と、パネル構造との関係
について、図７を用いて説明する。図７において、３５
１はシール部、３５２は電極パッド、３５３はクロック
バッファー回路である。不図示のアンプ部は、パネル電
気検査時の出力アンプとして使用するものである。ま
た、対向基板の電位をとる不図示のＡｇペースト部があ
り、また３５６は液晶素子による表示部、３５７は水平
・垂直シフトレジスタ（ＳＲ）等の周辺回路部である。
シール部３５１は表示部３５６の四方周辺に半導体基板
３０１上に画素電極３１２を設けたものと共通電極３１
５を備えたガラス基板との張り合わせのための圧着材や
接着剤の接触領域を示し、シール部３５１で張り合わせ
た後に、表示部３５６とシフトレジスタ部３５７に液晶
を封入する。

【００９２】図７に示すように、本実施形態では、シー
ルの内部にも、外部にも、ｔｏｔａｌｃｈｉｐｓｉ
ｚｅが小さくなるように、回路が設けられている。本実
施形態では、パッドの引き出しをパネルの片辺側の１つ
に集中させているが、長辺側の両辺でも又、一辺でなく
多辺からのとり出しも可能で、高速クロックをとり扱う
ときに有効である。

【００９３】さらに、本発明のパネルは、Ｓｉ基板等の
半導体基板を用いているため、プロジェクタのように強
力な光が照射され、基板の側壁にも光があたると、基板
電位が変動し、パネルの誤動作を引き起こす可能牲があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Ｓｉ基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いＣｕ等のメタルが接続されたホル
ダー構造となっている。

【００９４】そして、実施例１で説明したように構成さ
れた半導体基板を用いており、実施例２のような構造を
している。

【００９５】次に本実施形態のポイントである画素電極
構造及びその作製方法について述べる。本実施形態の完
全平坦化画素電極構造は、メタルをパターニングしてか
ら、研磨する通常の方法とは異なり、電極パターンのと
ころにあらかじめ、溝のエッチングをしておき、そこに
メタルを成膜し、電極パターンが成形されない領域上の
メタルを研磨でとり除くとともに、電極パターン上のメ
タルも平坦化する新規な方法である。しかも、配線の幅
が配線以外の領域よりも極めて広く、従来のエッチング
装置の常識では、下記問題が発生し、本実施形態の構造
体は作製できない。

【００９６】エッチングすると、エッチング中にポリマ
ーが堆積し、パターニングができなくなる。そこで、酸
化膜系エッチング（ＣＦ４／ＣＨＦ３系）において、条
件を変えてみた（図８）。ｔｏｔａｌ圧力（従来）１．
７ｔｏｒｒ時（ａ）、（今回）１．０ｔｏｒｒ時（ｂ）
を示す。

【００９７】図８（ａ）の条件で、デポジション性のガ
スＣＨＦ３をへらすと、たしかにポリマーの堆積は、減
少するが、レジストに近いパターンと遠いパターンでの
寸法の違い（ローディング効果）がきわめて大きくな
り、使用できない事がわかる。

【００９８】図８（ｂ）では、ローディング効果をおさ
えるため、徐々に圧力を下げていき、１ｔｏｒｒ以下に
なるとローディング効果がかなり抑制され、かつＣＨＦ
３をゼロにし、ＣＦ４のみによるエッチングが有効であ
ることを見出した。

【００９９】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。

【０１００】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。

【０１０１】次に本発明の反射型液晶パネルを組み込む
光学システムについて図９を用いて説明する。図９にお
いて、３７１はハロゲンランプ等の光源、３７２は光源
像をしぼり込む集光レンズ、３７３，３７５は平面状の
凸型フレネルレンズ、３７４はＲ，Ｇ，Ｂに分解する色
分解光学素子で、ダイクロイックミラー、回折格子等が
有効である。

【０１０２】また、３７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図９の構成
では、１色のパネルのみ記載されているが、色分解光学
素子３７４からしぼり部３７９の間は３色それぞれに分
離されており、３板パネルが配置されている。又、反射
型液晶装置パネル表面にマイクロレンズアレーを設け、
異なる入射光を異なる画素領域に照射させる配置をとる
ことにより、３板のみならず、単板構成でも可能である
ことは言うまでもない。液晶素子の液晶層に電圧が印加
され、各画素で正反射した光は、３７９に示すしぼり部
を透過しスクリーン上に投射される。

【０１０３】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光例外は、投射レンズにはいらない。これに
より黒を表示する。劇上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実演できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。

【０１０４】又、光涼の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。

【０１０５】上記液晶パネル以外の周辺電気回路につい
て、図１０を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスが開かな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂ１５ピン端子を有し、デコーダ３９３からのビ
デオ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄ
コンバータ４８１でディジタル信号に変換される。

【０１０６】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。メインボード４５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
４５４に充られる。このヘッドボード４５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５６，４５７へ信
号を書き込む。４５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル４５５，４５６，４５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
であり、その水平・垂直走査回路は、既に説明したもの
を適用する。各液晶装置は以上の説明のように、本発明
の表示結果は、きわめてきれいな画像表示が可能であ
る。

【０１０７】（第４の実施例）図１１に本発明の液晶表
示装置を用いた前面及び背面投写型液晶表示装置光学系
の構成図を示す。本図はその上面図を表す図１１
（ａ）、正面図を表す図１１（ｂ）、側面図を表す図１
１（ｃ）から成っている。同図において、１３０１はス
クリーンに投射する投影レンズ、１３０２はマイクロレ
ンズ付液晶パネル、１３０３は偏光ビームスブリッター
（ＰＢＳ）、１３４０はＲ（赤色光）反射ダイクロイッ
クミラー、１３４１はＢ／Ｇ（青色＆緑色光）反射ダイ
クロイックミラー、１３４２はＢ（青色光）反射ダイク
ロイックミラー、１３４３は全色光を反射する高反射ミ
ラー、１３５０はフレネルレンズ、１３５１は凸レン
ズ、１３０６はロッド型インテグレーター、１３０７は
楕円リフレクター、１３０８はメタルハライドやＵＨＰ
等のアークランプである。ここで、Ｒ（赤色光）反射ダ
イクロイックミラー１３４０、Ｂ／Ｇ（青色＆緑色光）
反射ダイクロイックミラー１３４１、Ｂ（青色光）反射
ダイクロイックミラー１３４２はそれぞれ図１２に示し
たような分光反射特性を有している。そしてこれらのダ
イクロイックミラーは高反射ミラー１３４３とともに、
図１３の斜視図に示したように３次元的に配置されてお
り、後述するように白色照明光をＲＧＢに色分解すると
ともに、液晶パネル１３０２に対して各原色光が、３次
元的に異なる方向から該液晶パネル１３０２を照明する
ようにしている。

【０１０８】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、Ｘ軸−方向
（図１１（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。この
Ｂ反射ダイクロイックミラー１３４２ではＢ光（青色
光）のみが反射され、Ｚ軸−方向つまり下側（図１１
（ｂ）の正面図基準）にｚ軸に対して所定の角度でＲ反
射ダイクロイックミラー１３４０に向かう。一方Ｂ光以
外の色光（Ｒ／Ｇ光）はこのＢ反射ダイクロイックミラ
ー１３４２を通過し、高反射ミラー１３４３により直角
にｚ軸−方向（下側）に反射され、やはりＲ反射ダイク
ロイックミラー１３４０に向かう。ここで、Ｂ反射ダイ
クロイックミラー１３４２と高反射ミラー１３４３は共
に図１１（ａ）の正面図を基にして言えば、インテグレ
ーター１３０６からの光束（ｘ軸−方向）をｚ軸−方向
（下側）に反射するように配置しており、高反射ミラー
１３４３はｙ軸方向を回転軸にｘ−ｙ平面に対して丁度
４５°の傾きとなっている。それに対してＢ反射ダイク
ロイックミラー１３４２はやはりｙ軸方向を回転軸にｘ
−ｙ平面に対して、この４５°よりも浅い角度に設定さ
れている。従って、高反射ミラー１３４３で反射された
Ｒ／Ｇ光はｚ軸−方向に直角に反射されるのに対して、
Ｂ反射ダイクロイックミラー１３４２で反射されたＢ光
はｚ軸に対して所定の角度（ｘ−Ｚ面内チルト）で下方
向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル１３
０２上の照明範囲を一致させるため、各色光の主光線は
液晶パネル１３０２上で交差するように、高反射ミラー
１３４３とＢ反射ダイクロイックミラー１３４２のシフ
ト量およびチルト量が選択されている。

【０１０９】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。従ってこれらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。このうちＢ光は前述
したように（図１１（ａ）、図１１（ｂ）参照）、ｘ軸
に対して所定の角度（ｘ−ｚ面内チルト）で進行してい
るため、Ｂ／Ｇ反射ダイクロイックミラー１３４１によ
る反射後は、ｙ軸に対して所定の角度（ｘ−ｙ面内チル
ト）を維持し、その角度を入射角（ｘ−ｙ面方向）とし
て該液晶パネル１３０２を照明する。

【０１１０】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１３４１の手前に配置されたＲ反射ダイクロイ
ツタミラー１３４０によりＲ反射ダイクロイックミラー
１３４０にてｙ軸＋方向に反射されるが、図１１（ｃ）
（側面図）に示したようにｙ軸に対して所定の角度（ｙ
−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３
を通じて偏光化された後、該液晶パネル１３０２をこの
ｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明
する。また、前述と同様にＲＧＢ各色光の液晶パネル１
３０２上の照明範囲を一致させるため、各色光の主光線
は液晶パネル１３０２上で交差するように、Ｂ／Ｇ反射
ダイクロイッタミラー１３４１とＲ反射ダイクロイック
ミラー１３４０のシフト量およびチルト量が選択されて
いる。さらに、図１２（ａ）に示したようにＢ反射ダイ
クロイックミラー１３４１のカット波長は４８０ｎｍ、
図１２（ｂ）に示したようにＢ／Ｇ反射ダイクロイック
ミラー１３４１のカット波長は５７０ｎｍ、図１２
（ｃ）に示したようにＲ反射デイクロイックミラー１３
４０のカット波長は６００ｎｍであるから、不要な橙色
光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過し
て捨てられる。これにより最適な色バランスを得ること
ができる。

【０１１１】そして後述するように液晶パネル１３０２
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３
に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１３
０１を通じて、スクリーン（不図示）に拡大投影され
る。ところで、該液晶パネル１３０２を照明する各ＲＧ
Ｂ光は入射角が異なるため、そこから反射されてくる各
ＲＧＢ光もその出射角を異にしているが、投影レンズ１
３０１としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ１３０１に入射する光束の傾きは、各色光がマイク
ロレンズを２回通過することにより平行化され、液晶パ
ネル１３０２への入射光の傾きを維持している。ところ
が図２３に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズはさらに大きな開口数が求められ、
高価なレンズとなっていた。しかし、本例では液晶パネ
ル２からの光束の広がりはこのように比較的小さくなる
ので、より小さな開口数の投影レンズでもスクリーン上
で十分に明るい投影画像を得ることができ、より安価な
投影レンズを用いることが可能になる。

【０１１２】次に、ここで用いる本発明液晶パネル１３
０２について説明する。図１４に該液晶パネル１３０２
の拡大断面模式図（図１３のｙ−ｚ面に対応）を示す。
図において、１３２１はマイクロレンズ基板、１３２２
はマイクロレンズ、１３２３はシートガラス、１３２４
は透明対向電極、１３２５は液晶層、１３２６は画素電
極、１３２７はアクティブマトリックス駆動回路部、１
３２８はシリコン半導体基板である。これは実施例１、
２、３及び３に記述した構造を持つ半導体基板である。
また、１２５２は周辺シール部である。マイクロレンズ
１３２２は、いわゆるイオン交換法によりガラス基板
（アルカリ系ガラス）１３２１の表面上に形成されてお
り、画素電極１３２６のピッチの倍のピッチで２次元的
アレイ構造を成している。

【０１１３】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。第６の実施形態と比べると電圧値が低く、
画素電極１３２６の電位の精度はさらに重要になってく
るため、本発明の回路、構成は有効であり、単板で画素
数も多く、従ってビデオ線の本数も多いため、第１乃至
第５の実施形態のカップリング容量の削減は非常に有効
となる。画素電極１３２６はＡｌから成り、反射鏡を兼
ねており、表面性を良くして反射率を向上させるため、
パターニング後の最終工程でいわゆるＣＭＰ処理を施し
ている（詳しくは後述する）。

【０１１４】アクティブマトリックス駆動回路部１３２
７はいわゆるシリコン半導体基板１３２８上に設けられ
た半導体回路であり、上記画素電極１３２６をアクティ
ブマトリックス駆動するものであり、該回路マトリック
スの周辺部には、不図示のゲート線ドライバー（垂直レ
ジスター等）や信号線ドライバー（水平レジスター等）
が設けられている（詳しくは後述する）。これらの周辺
ドライバーおよびアクティブマトリックス駆動回路はＲ
ＧＢの各原色映像信号を所定の各ＲＧＢ画素に書き込む
ように構成されており、該各画素電極１３２６はカラー
フィルターは有さないものの、前記アクティブマトリッ
クス駆動回路にて書き込まれる原色映像信号により各Ｒ
ＧＢ画素として区別され、後述する所定のＲＧＢ画素配
列を形成している。

【０１１５】ここで、液晶パネル１３０２に対して照明
するＧ光について見てみると、前述したようにＧ光はＰ
ＢＳ１３０３により偏光化されたのち該液晶パネル１３
０２に対して垂直に入射する。この光線のうち１つのマ
イクロレンズ１３２２ａに入射する光線例を図中の矢印
Ｇ（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該
Ｇ光線はマイクロレンズ１３２２により集光され、Ｇ画
素電極１３２６ｇ上を照明する。そしてＡｌより成る該
画素電極１３２６ｇにより反射され、再び同じマイクロ
レンズ１３２２ａを通じてパネル外に出射していく。こ
のように液晶層１３２５を往復通過する際、該Ｇ光線
（偏光）は画素電極１３２６ｇに印加される信号電圧に
より対向電極１３２４との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。

【０１１６】ここで、その変調度合いによりＰＢＳ面１
３０３ａにて反射され、投影レンズ１３０１に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図１４中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。

【０１１７】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。ところで、図１４の描写では
画素電極１３２６ｇ上と画素電極１３２６ｒ上の各Ｇ光
とＲ光の色光が１部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大袴張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。

【０１１８】次に、図１５に本例での色分解・色合成の
原理説明図を示す。ここで、図１５（ａ）は液晶パネル
１３０２の上面模式図、図１５（ｂ）、図１５（ｃ）は
それぞれ該液晶パネル上面模式図に対するＡ−Ａ’（ｘ
方向）断面模式図、Ｂ−Ｂ’（ｚ方向）断面模式図であ
る。ここで、マイクロレンズ１３２２は、図１５（ａ）
の一点鎖線に示すように、Ｇ光を中心として両隣接する
２色画素の半分ずつに対して１個が対応している。この
うち図１５（ｃ）はｙ−ｚ断面を表す上記図１４に対応
するものであり、各マイクロレンズ１３２２に入射する
Ｇ光とＲ光の入出射の様子を表している。これから判る
ように各Ｇ画素電極は各マイクロレンズの中心の真下に
配置され、各Ｒ画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってＲ光の入射角はそのｔａｎ
θが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。一方、図１５（ｂ）は該液晶パネル１３０２のｘ−
ｙ断面に対応するものである。このｘ−ｙ断面について
は、Ｂ画素電極とＧ画素電極とが図１５（ｃ）と同様に
交互に配置されており、やはり各Ｇ画素電極は各マイク
ロレンズ中心の真下に配置され、各Ｂ画素電極は各マイ
クロレンズ間境界の真下に配置されている。

【０１１９】ところで該液晶パネルを照明するＢ光につ
いては、前述したようにＰＢＳ１３０３による偏光化
後、図１１中断面（ｘ−ｙ面）の斜め方向から入射して
くるため、Ｒ光の場合と全く同様に、各マイクロレンズ
１３２２から入射したＢ光線は、図示したようにＢ画素
電極１３２６ｂにより反射され、入射したマイクロレン
ズ１３２２に対して、ｘ方向に隣り合うマイクロレンズ
１３２２から出射する。Ｂ画素電極１３２６ｂ上の液晶
による変調や液晶パネルからのＢ出射光の投影について
は、前述のＧ光およびＲ光と同様である。

【０１２０】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ・
・・の並びに、ｘ方向に対してはＢＧＢＧＢＧ・・・の
並びとなっているが、図１５（ａ）はその平面的な並び
を示している。このように各画素サイズは縦横共にマイ
クロレンズの約半分になっており、画素ピッチはｘ−ｚ
両方向ともにマイクロレンズのそれの半分になってい
る。また、Ｇ画素は平面的にもマイクロレンズ中心の真
下に位置し、Ｒ画素はｚ方向のＧ画素間かつマイクロレ
ンズ境界に位置し、Ｂ画素はｘ方向のＧ画素間かつマイ
クロレンズ境界に位置している。また、１つのマイクロ
レンズ単位の形状は矩形（画素の２倍サイズ）となって
いる。

【０１２１】図１６に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子１３２９は１つの絵素を構
成するＲＧＢ画素のまとまりを示している。つまり、図
１４のアクティブマトリックス駆動回路部１３２７によ
り各ＲＧＢ画素が駆動される際、破線格子１３２９で示
されるＲＧＢ画素ユニットは同一画素位置に対応したＲ
ＧＢ映像信号にて駆動される。ここでＲ画素電極１３２
６ｒ、Ｇ画素電極１３２６ｇ、Ｂ画素電極１３２６ｂか
ら成る１つの絵素に注目してみると、まずＲ画素電極１
３２６ｒは矢印ｒ１で示されるようにマイクロレンズ１
３２２ｂから前述したように斜めに入射するＲ光で照明
され、そのＲ反射光は矢印ｒ−２で示すようにマイクロ
レンズ１３２２ａを通じて出射する。Ｂ画素電極１３２
６ｂは矢印ｂ１で示されるようにマイクロレンズ１３２
２ｃから前述したように斜めに入射するＢ光で照明さ
れ、そのＢ反射光は矢印ｂ２で示すようにやはりマイク
ロレンズ１３２２ａを通じて出射する。またＧ画素電極
１３２６ｇは正面後面矢印ｇ１２で示されるように、マ
イクロレンズ１３２２ａから前述したように垂直（紙面
奥へ向かう方向）に入射するＧ光で照明され、そのＧ反
射光は同じマイクロレンズ１３２２ａを通じて垂直に
（紙面手前に出てくる方向）出射する。

【０１２２】このように、本液晶パネルにおいては、１
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は１３２２
ａ）から行われる。そしてこのことはその他の全ての絵
素（ＲＧＢ画素ユニット）についても成り立っている。

【０１２３】従って、図１７に示すように本液晶パネル
からの全出射光をＰＢＳ１３０３および投影レンズ１３
０１を通じて、スクリーン１３０９に投写するに際し
て、液晶パネル１３０２内のマイクロレンズ１３２２の
位置がスクリーン１３０９上に結像投影されるように光
学調整すると、その投影画像は図１９に示すようなマイ
クロレンズの格子内に各絵素を構成する該ＲＧＢ画素ユ
ニットからの出射光が混色した状態つまり同画素混色し
た状態の絵素を構成単位としたものとなる。そして、前
述した従来例のようないわゆるＲＧＢモザイクが無い、
質感の高い良好なカラー画像表示が可能となる。

【０１２４】つぎに、図１４に示すように、アクティブ
マトリックス駆動回路部１３２７は各画素電極１３２６
の下に存在するため、図１４の回路断面図上では絵素を
構成する各ＲＧＢ画素は単純に横並びに描かれている
が、各画素ＦＥＴのドレインは、図１６に示したような
２次元的配列の各ＲＧＢ画素電極１３２６に接続してい
る。

【０１２５】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図１８に示す。ここ
で、１３１０はパネルドライバーであり、ＲＧＢ映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶
パネル１３０２に対応した画像信号にデコード・変換し
ている。１３１４はバラストであり、楕円リフレクター
１３０７内のアークランプ１３０８を駆動点灯する。１
３１５は電源回路であり、各回路ブロックに対して電源
を供給している。１３１３は不図示の操作部を内在した
コントローラーであり、上記各回路ブロックを総合的に
コントロールするものである。このように本投写型液晶
表示装置は、その駆動回路系は単板式プロジェクターと
しては、ごく一般的なものであり、特に駆動回路系に負
担を掛けることなく、前述したようなＲＧＢモザイクの
無い良好な質感のカラー画像を表示することができるも
のである。

【０１２６】ところで図２０に本発明における液晶パネ
ルの別形態の部分拡大上面図を示す。ここではマイクロ
レンズ１３２２の中心真下位置にＢ画素電極１３２６ｂ
を正列し、それに対し左右方向にＧ画素１３２６ｇが交
互に並ぶように、上下方向にＲ画素１３２６ｒが交互に
並ぶように配列している。このように配列しても、絵素
を構成するＲＧＢ画素ユニットからの反射光が１つの共
通マイクロレンズから出射するように、Ｂ光を垂直入
射、Ｒ／Ｇ光を斜め入射（同角度異方向）とすることに
より、前例と全く同様な効果を得ることができる。ま
た、さらにマイクロレンズ１３２２の中心真下位置にＲ
画素を配列しその他の色画素を左右または上下方向にＲ
画素に対してＧ，Ｂ画素を交互に並ぶようにしても良
い。

【０１２７】（第５の実施例）図２１に本発明に係わる
液晶パネルの他の実施例を示す。同図は本液晶パネル１
３２０の部分拡大断面図である。この液晶パネルは実施
例１、２、及び３の構造を持つ半導体基板をもつ。前例
との相違点を述べると、まず対向ガラス基板としてシー
トガラス１３２３を用いており、マイクロレンズ１２２
０については、シートガラス１３２３上に熱可塑性樹脂
を用いたいわゆるリフロー法により形成している。さら
に、非画素部にスペーサー柱１２５１を感光性樹脂のフ
ォトリソグラフイーにて形成している。該液晶パネル１
３２０の部分上面図を図２２（ａ）に示す。この図から
判るようにスペーサー柱１２５１は所定の画素のピッチ
でマイクロレンズ１２２０の角隅部の非画素領域に形成
されている。このスペーサー柱１２５１を通るＡ−Ａ’
断面図を図２２（ｂ）に示す。このスペーサー柱１２５
１の形成密度については１０〜１００画素ピッチでマト
リックス状に設けるのが好ましく、シートガラス１３２
３の平面牲と液晶の注入牲というスペーサー柱数に対し
て相反するパラメーターを共に満足するように設定する
必要がある。また本例では金属膜パターンによる遮光層
１２２１を設けており、各マイクロレンズ境界部分から
の漏れ光の進入を防止している。これにより、このよう
な漏れ光による投影画像の彩度低下（各原色画像光の混
色による）やコントラスト低下が防止される。従って本
液晶パネル１３２０を用いて、本例の如き液晶パネルを
備えた投写型表示装置を構成することにより、さらにメ
リハリのある良好な画質が得られるようになる。

【０１２８】

【発明の効果】以上説明したように、本発明によれば、
第２の導電部材は、第１のスルーホールの内部だけでな
く前記第１の絶縁膜の表面に一部はみ出した状態に形成
されているため、前記第２のスルーホールを前記第１の
スルーホールから多少ずれた位置に形成した場合であっ
ても前記第２の導電部材と前記第３の導電部材との電気
的接続を確保できる。その結果、前記第２のスルーホー
ルを形成する際の位置合わせが簡単となって製造工程が
簡略化され、また、前記第２の導電部材と前記第３の導
電部材との接続不良に伴う製造歩留りの低下も防止でき
る。

【０１２９】また、本発明によれば、第２の導電部材と
遮光膜とを同時に形成することができるため、それぞれ
を別工程で形成する場合に比べて製造工程が簡略化され
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る液晶装置に用いる
アクティブマトリックスの基板の製造工程の１例を説明
する図である。

【図２】本発明に用いる液晶表示パネルの１例を説明す
る図である。

【図３】本発明によるＣＭＰにより製造される液晶素子
の断面図である。

【図４】本発明による液晶装置の概略的回路図である。

【図５】本発明による液晶装置のブロック図である。

【図６】本発明による液晶装置の入力部のディレイ回路
を含む回路図である。

【図７】本発明による液晶装置の液晶パネルの概念図で
ある。

【図８】本発明による液晶装置の製造上のエッチング処
理の良否を判断するグラフである。

【図９】本発明による液晶装置を用いた液晶プロジェク
ターの概念図である。

【図１０】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。

【図１１】本発明による投写型液晶表示装置の光学系の
実施形態を示す全体構成図である。

【図１２】本発明による投写型液晶表示装置の光学系に
用いたダイクロイックミラーの分光反射特性図である。

【図１３】本発明による投写型液晶表示装置の光学系の
色分解照明部の斜視図である。

【図１４】本発明による液晶パネルの一実施形態の断面
図である。

【図１５】本発明による液晶パネルの色分解・色合成の
原理説明図である。

【図１６】本発明による一実施形態の液晶パネルの部分
拡大上面図である。

【図１７】本発明による投写型液晶表示装置の投影光学
系を示す部分構成図である。

【図１８】本発明による投写型液晶表示装置の駆動回路
系を示すブロック図である。

【図１９】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。

【図２０】本発明による一実施形態の液晶パネルの部分
断面図である。

【図２１】本発明による一実施形態の液晶パネルの部分
拡大上面図である。

【図２２】本発明による一実施形態の液晶パネルの部分
拡大上面図と断面図である。

【図２３】液晶装置の液晶パネルの光束進行方向を示す
概念図である。

【図２４】従来の液晶パネルの構造の一例を示す断面図
である。

【図２５】従来の液晶パネルの構造の他の例を示す断面
図である。

【図２６】アクティブマトリックス基板の製造工程及び
液晶素子の断面図である。

【図２７】アクティブマトリックス基板の製造工程及び
液晶素子の断面図である。

【符号の説明】

１０５ＴｉＮ１０６タングステン膜１０６ａタングステン（第２の導電部材）１０６ｂ遮光膜２０１ｎ型シリコン基板２０２ＬＯＳＯＳ２０３ＰＷＬ２０４ゲート酸化膜２０５ゲート電極２０６ＮＬＤ２０７、２０７’ ソース、ドレイン領域２０８ＰＳＧ２０９ＡＬ電極２１０プラズマＳｉＮ２１１ＰＳＧ２１２スルーホール２１３画素電極２１４液晶２１５、２１５’ 配向膜２２１カラーフィルター２２２ブラックマトリクス２２３共通電極３００アクティブマトリックス基板（電極基板）３０１半導体基板（基材）３０２，３０２’ ｐ型及びｎ型ウェル３０３，３０３’ ソース領域３０４ゲート領域３０５，３０５’ ドレイン領域３０６ＬＯＣＯＳ絶縁層３０７遮光層３０８ＰＳＧ３０９プラズマＳｉＮ（第２の絶縁膜）３０９ａホール（第２のスルーホール）３１０ソース電極３１１連結電極３１２画素電極（第３の導電部材）３１３反射防止膜３１４液晶層３１５共通透明電極３１６対向電極３１７，３１７’ 高濃度不純物領域３１９表示領域３２０反射防止膜３２１，３２２シフトレジスタ３２３ｎＭＯＳ３２４ｐＭＯＳ３２５保持容量３２７信号転送スイッチ３２８リセットスイッチ３２９リセットパルス入力端子３３０リセット電源端子３３１映像信号入力端子３３２昇圧レベルシフター３４２パルスｄｅｌａｙ用インバータ３４３絶縁膜（第１の絶縁膜）３４４スルーホール（第１のスルーホール）３４５容量３４６スイッチングトランジスタ（第１の導電部
材）３５１シール部３５２電極パッド３５３クロックバッファー３７１光源３７２集光レンズ３７３，３７５フレネルレンズ３７４色分解光学素子３７６ミラー３７７視野レンズ３７８液晶装置３７９絞り部３８０投影レンズ３８１スクリーン３８５電源３８６プラグ３８７ランプ温度検出３８８制御ボード３８９フィルタ安全スイッチ４５３メインボード４５４液晶パネルドライブヘッドボード４５５，４５６，４５７液晶装置１２２０マイクロレンズ（リフロー熱ダレ式）１２５１スペーサー柱１２５２周辺シール部１３０１投影レンズ１３０２マイクロレンズ付液晶パネル１３０３偏光ビームスブリッター（ＰＢＳ）１３０６ロッド型インテグレータ１３０７楕円リフレクター１３０８アークランプ１３０９スクリーン１３１０パネルドライバー１３１１デコーダー１３１２インターフェース回路１３１４バラスト（アークランプ点灯回路）１３２０マイクロレンズ付液晶パネル１３２１マイクロレンズガラス基板１３２２マイクロレンズ（インデックス分布式）１３２３シートガラス１３２４対向透明電極１３２５液晶１３２６画素電極１３２７アクティブマトリックス駆動回路部１３２８シリコン半導体基板１３２９基本絵素単位１３４０Ｒ反射ダイクロイックミラー１３４１Ｂ／Ｇ反射ダイクロイックミラー１３４２Ｂ反射ダイクロイックミラー１３４３高反射ミラー１３５０フレネルレンズ（第２コンデンサーレン
ズ）１３５１第１コンデンサーレンズ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 JA25 JA36 JA44 JA46 JA47 JB02 JB07 JB52 JB54 JB56 JB58 KA04 KA07 KA10 KA18 KA24 KB13 KB22 KB25 MA03 MA27 NA27 PA06 PA08 PA09 PA12 QA09 RA05 5F033 HH08 HH19 JJ01 JJ08 JJ19 KK01 KK19 PP04 PP12 QQ08 QQ09 QQ11 QQ12 QQ37 QQ48 RR04 RR06 RR09 RR15 SS15 TT02 VV15 XX01 XX15 XX32 XX33 5G435 AA17 BB12 BB16 BB17 CC12 DD02 DD04 EE33 FF00 FF01 FF03 FF05 FF07 FF13 GG01 GG04 GG05 GG08 GG28 GG46 HH03 HH12 KK05

Claims

【特許請求の範囲】

【請求項１】基材に第１の導電部材を形成する工程
と、前記基材及び前記第１の導電部材に重なる位置に第
１の絶縁膜を形成する工程と、該第１の絶縁膜における
前記第１の導電部材に対応する位置に第１のスルーホー
ルを形成する工程と、前記第１の導電部材に接触される
ように前記第１のスルーホールの少なくとも内部に第２
の導電部材を形成する工程と、前記第２の導電部材と電
気的に接続されるように第３の導電部材を形成する工程
と、からなる電極基板の製造方法において、前記第１の絶縁膜及び前記第１のスルーホールを形成し
た後に、導電性及び遮光性を有する膜を、前記第１のス
ルーホールの内部から前記第１の絶縁膜の表面にかけて
前記第１の導電部材に接触するように形成し、該導電性及び遮光性を有する膜における前記第１のスル
ーホールの周縁部を除去することによって、前記第１の
導電部材に接触されると共に前記第１のスルーホールの
内部から前記第１の絶縁膜の表面に一部はみ出した状態
の第２の導電部材と、該第１の絶縁膜の表面であって前
記第２の導電部材と離間した位置に配置された状態の遮
光膜と、を同時に形成し、該遮光膜及び前記第２の導電部材に重なる位置に第２の
絶縁膜を形成し、該第２の絶縁膜における前記第２の導電部材に対応する
位置に第２のスルーホールを形成し、その後、前記第２の導電部材と電気的に接続されるよう
に第３の導電部材を形成する、ことを特徴とする電極基板の製造方法。
【請求項２】前記導電性及び遮光性を有する膜をタン
グステンにて形成する、ことを特徴とする請求項１に記載の電極基板の製造方
法。
【請求項３】前記第１の導電部材がスイッチングトラ
ンジスタであり、前記第３の導電部材が電極である、ことを特徴とする請求項１又は２に記載の電極基板の製
造方法。
【請求項４】請求項１乃至請求項３の製造方法によっ
て製造された電極基板と、該電極基板に対向する位置に
配置された対向基板と、これらの電極基板及び対向基板
の間隙に配置された液晶と、を備えた液晶素子。