JP3513371B2 - マトリクス基板と液晶装置とこれらを用いた表示装置 - Google Patents

マトリクス基板と液晶装置とこれらを用いた表示装置

Info

Publication number
JP3513371B2
JP3513371B2 JP27901197A JP27901197A JP3513371B2 JP 3513371 B2 JP3513371 B2 JP 3513371B2 JP 27901197 A JP27901197 A JP 27901197A JP 27901197 A JP27901197 A JP 27901197A JP 3513371 B2 JP3513371 B2 JP 3513371B2
Authority
JP
Japan
Prior art keywords
liquid crystal
shift register
switching elements
light
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27901197A
Other languages
English (en)
Other versions
JPH10177162A (ja
Inventor
武史 市川
守 宮脇
榑松　　克巳
理 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP27901197A priority Critical patent/JP3513371B2/ja
Priority to US08/953,725 priority patent/US6127998A/en
Priority to TW086115565A priority patent/TW418376B/zh
Priority to CNB971228116A priority patent/CN1149429C/zh
Priority to EP97308259A priority patent/EP0837445A1/en
Priority to KR1019970053630A priority patent/KR100283717B1/ko
Publication of JPH10177162A publication Critical patent/JPH10177162A/ja
Application granted granted Critical
Publication of JP3513371B2 publication Critical patent/JP3513371B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マトリクス基板、
該マトリクス基板と液晶を用いて画像・文字などを表示
する液晶装置及びこれを用いた表示装置に関する。特
に、液晶素子の駆動のための水平方向駆動回路及び垂直
方向駆動回路に特徴があるマトリクス基板、液晶装置及
び表示装置に関する。
【０００２】
【従来の技術】今日、世の中はマルチメディア時代に入
り、画像情報でコミュニケーションを図る機器の重要性
がますます高まりつつある。なかでも、液晶表示装置
は、薄型で消費電力が小さいため注目されており、半導
体にならぶ基幹産業にまで成長している。液晶表示装置
は、現在、１０インチサイズのノートサイズのパソコン
に主に使用されている。そして、将来は、パソコンのみ
でなく、ワークステーションや家庭用のテレビとして、
さらに画面サイズの大きい液晶表示装置が使用されると
考えられる。しかし、画面サイズの大型化にともない、
製造装置が高価になるばかりでなく、大画面を駆動する
ためには、電気的に厳しい特性が要求される。このた
め、画面サイズの大型化とともに、製造コストがサイズ
の２〜３乗に比例するなど急激に増加する。
【０００３】そこで、最近、小型の液晶表示パネルを作
製し、光学的に液晶画像を拡大して表示するプロジェク
ション（投影）方式が注目されている。これは、半導体
の微細化にともない、性能やコストが良くなるスケーリ
ング則と同様に、サイズを小さくして、特性を向上さ
せ、同時に、低コスト化も図ることができるからであ
る。これらの点から、液晶表示パネルを画素ごとにＴＦ
Ｔ(Thin Film Transistor)を配した所謂アクティブマト
リクス型としたとき、小型で十分な駆動力を有するＴＦ
Ｔが要求され、ＴＦＴもその基板にアモルファスＳｉを
用いたものから多結晶Ｓｉを用いたものに移行しつつあ
る。通常のテレビに使われるＮＴＳＣ規格などの解像度
レベルの映像信号は、あまり高速の処理を必要としな
い。
【０００４】このため、ＴＦＴのみでなく、シフトレジ
スタもしくはデコーダといった周辺駆動回路まで多結晶
Ｓｉで製造して、表示領域と周辺駆動回路が一体構造に
なった液晶表示装置ができる。しかし、多結晶Ｓｉで
も、単結晶Ｓｉにはおよばず、ＮＴＳＣ規格より解像度
レベルの大きい高品位テレビや、コンピュータの解像度
規格でいうＸＧＡ（eXtended Graphics Array)、ＳＸＧ
Ａ（Super eXtended Graphics Array)クラスの表示を実
現しようとすると、シフトレジスタなどは複数に分割配
置せざるを得ない。この場合、分割のつなぎ目に相当す
る表示領域にゴーストと呼ばれるノイズが発生し、その
問題を解決する対策がこの分野では望まれているまた一
方、多結晶Ｓｉの一体構造の表示装置より、駆動力が極
めて高い単結晶Ｓｉ基板を用いる表示装置も注目を集め
ている。この場合、周辺駆動回路のトランジスタの駆動
力は申し分ないので、上述したような分割駆動をする必
要はない。このため、ノイズなどの問題は解決できる。
【０００５】これらの多結晶Ｓｉでも、単結晶Ｓｉで
も、ＴＦＴのドレインと光線を反射する反射電極とを接
続して、反射電極と透明な共通電極との間に液晶を挟持
して反射型液晶素子を形成し、さらに同一半導体基板上
にその液晶素子を走査のための水平・垂直シフトレジス
タを形成した反射型液晶装置が提供できる。
【０００６】こうしたなかアクティブマトリクス型液晶
装置の消費電力を減少させる液晶装置用の駆動回路とし
て、特開昭５９−１３３５９０号公報に開示されたもの
がある。この特開昭５９−１３３５９０号公報には、信
号線を選択する信号線駆動回路を複数のシフトレジスタ
群で構成し、該シフトレジスタ群ごとに２つのクロック
信号を選択して印加する選択回路を設けた駆動回路が開
示されており、シフトレジスタとしてダイナミックシフ
トレジスタを用いることが示されている。そしてこの公
開公報によれば、大部分のシフトレジスタに低い周波数
のクロックを与えることで消費電力を少なくし、ダイナ
ミックシフトレジスタを使用することで歩留りの向上も
期待出来るとしている。
【０００７】
【発明が解決しようとする課題】しかしながら、信号線
駆動回路を複数のシフトレジスタで分割して構成した場
合には、上述したゴーストと呼ばれるノイズの発生及び
不安定性を完全には払拭できないというのが実状であ
る。
【０００８】又、上述の特開昭５９−１３３５９０号公
報では、画素及び駆動回路が設けられるチップの面積、
消費電力及び信頼性をトータル的に考慮した高解像度、
高画素数対応の液晶装置についての信号線駆動回路及び
走査線駆動回路の両方の構成については検討がなされて
いない。
【０００９】
【課題を解決するための手段】本発明の目的は、液晶装
置の周辺回路（駆動回路）の走査回路としてシフトレジ
スタを用いた場合の上記問題点を解消することにより、
低消費電力及び、チップ面積が小さく、且つ信頼性が高
く、自由度の高い走査回路を有する液晶装置を提供する
ことを目的とする。
【００１０】本発明の別の目的は、複数の行及び列に沿
ってマトリクス状に配置された複数の画素電極、前記画
素電極毎に接続してなる第１の複数のスイッチング素
子、前記第１の複数のスイッチング素子のうちの各行上
のスイッチング素子を各行毎に共通に接続してなる第１
の複数の配線からなる水平方向信号線、前記第１の複数
のスイッチング素子のうちの各列上のスイッチング素子
を各列毎に共通に接続してなる第２の複数の配線からな
る垂直方向信号線、ビデオ信号を出力する複数のビデオ
信号線、前記複数のビデオ信号線の各ビデオ信号線と前
記垂直方向信号線の各配線とを接続する複数の接続配線
が設けられ、該複数の接続配線の各接続配線毎に配置し
た第２の複数のスイッチング素子、前記第２の複数のス
イッチング素子をより数の少ない複数のスイッチング素
子の群に区分し、該区分された複数のスイッチング素子
群内のゲートを各群毎に共通に接続してなる第３の複数
の配線、前記第３の複数の配線にパルスを供給するダイ
ナミックシフトレジスタを有する水平方向駆動回路、及
び前記水平方向信号線に走査信号を供給するスタティッ
クシフトレジスタを有する垂直方向駆動回路を有し 、 前
記第１の複数のスイッチング素子を単結晶トランジスタ
としたことを特徴とするマトリクス基板を提供すること
にある。
【００１１】更に別の本発明の目的は、複数の行及び列
に沿ってマトリクス状に配置された複数の画素電極、前
記画素電極毎に接続してなる第１の複数のスイッチング
素子、前記第１の複数のスイッチング素子のうちの各行
上のスイッチング素子を各行毎に共通に接続してなる第
１の複数の配線からなる水平方向信号線、前記第１の複
数のスイッチング素子のうちの各列上のスイッチング素
子を各列毎に共通に接続してなる第２の複数の配線から
なる垂直方向信号線、ビデオ信号を出力する複数のビデ
オ信号線、前記複数のビデオ信号線の各ビデオ信号線と
前記垂直方向信号線の各配線とを接続する複数の接続配
線が設けられ、該複数の接続配線の各接続配線毎に配置
した第２の複数のスイッチング素子、前記第２の複数の
スイッチング素子をより数の少ない複数のスイッチング
素子の群に区分し、該区分された複数のスイッチング素
子群内のゲートを各群毎に共通に接続してなる第３の複
数の配線、前記第３の複数の配線にパルスを供給するダ
イナミックシフトレジスタを有する水平方向駆動回路、
及び前記水平方向信号線に走査信号を供給するスタティ
ックシフトレジスタを有する垂直方向駆動回路を有し 、
前記第１の複数のスイッチング素子を単結晶トランジス
タとしたマトリクス基板と、前記マトリクス基板に対向
する対向基板と、の間に液晶材料を配して構成されたこ
とを特徴とする液晶装置を提供することにある。
【００１２】本発明によれば、反射型液晶素子の水平方
向駆動用及び垂直方向駆動用の駆動回路としてダイナミ
ック型とスタティック型とを選択的に採用したので、駆
動回路の最適化が図れ、液晶表示装置のチップサイズを
小さくでき、低消費電力とすることができ、更に信頼性
を高く、設計の自由度を高くできるという種々の効果を
奏し得る。
【００１３】本発明のマトリクス基板及び液晶装置は、
上述したとおりの構成である。本発明の理解を容易にす
るために発明の実施形態について以下に説明する。ただ
し本発明は、ここに示した実施形態のみに限定されるも
のではない。
【００１４】
【発明の実施の形態】
［第１の実施形態］本発明についての第１の実施形態を
図１を用いて説明する。図１は本例の液晶液晶パネルの
回路図である。この液晶パネルの駆動法について説明す
る。図において、１，２は水平シフトレジスタ（水平方
向駆動回路）、３は垂直シフトレジスタ（垂直方向駆動
回路）、４〜１１はビデオ信号用のビデオ線、１２〜２
３はビデオ信号を水平シフトレジスタ１，２からの走査
パルスに応じてサンプリングするためのサンプリングＭ
ＯＳトランジスタ、２４〜３５はビデオ信号がサンプリ
ングＭＯＳトランジスタ１２〜２３を介して供給される
信号線、３６は画素部のＴＦＴ用スイッチングＭＯＳト
ランジスタ、３７は画素電極と共通電極間に狭持された
液晶、３８は画素電極に付随する付加容量である。３
９，４０，４１は垂直シフトレジスタ３の水平走査出力
用駆動線、４２〜４５は水平シフトレジスタ１，２から
の垂直走査用の出力線である。
【００１５】本回路では、入力されたビデオ信号はサン
プリングＭＯＳトランジスタ１２〜２３を通して、水平
シフトレジスタの垂直走査制御信号４２〜４５により、
サンプリングされる。この時、垂直シフトレジスタの水
平走査制御信号３９が出力状態であると、画素部スイッ
チングＭＯＳトランジスタ３６がオン動作し、サンプリ
ングされた信号線電位が画素に書き込まれる。詳細なタ
イミングについて第２図を用いて説明する。液晶パネル
の画素数としては、１０２４×７６８のＸＧＡパネルの
タイミングで説明する。
【００１６】まず、垂直シフトレジスタ３の水平走査出
力の駆動線３９がハイレベル（Ｈ）、すなわち画素トラ
ンジスタ３６がオン状態になり、その期間中に符号４２
〜４５で代表される水平のシフトレジスタ出力が順次ハ
イレベル（Ｈ）となり、サンプリングＭＯＳトランジス
タ１２〜２３が順次グループ毎にオン状態になって信号
線を通り、画素にビデオ線４〜１１の電位が書き込ま
れ、付加容量３８でその電位が保持される。この回路で
は水平シフトレジスタ１，２からの出力線４２〜４５は
それぞれ１グループとして４つのサンプリングＭＯＳト
ランジスタ１２〜１５，１６〜１９，…に接続されてお
り、さらに水平シフトレジスタ１，２からの出力線４２
と４４が同時にハイレベルになるため、サンプリングＭ
ＯＳトランジスタ１２〜１９が同時にサンプリング状態
になり、８つの画素がビデオ信号線４〜１１のそれぞれ
によって同時に書き込まれる。水平シフトレジスタ１，
２は１０２４／８＝１２８段有り、１２８段目が終了す
ると、垂直シフトレジスタ３の駆動線３９がオフする。
次に垂直シフトレジスタ３からの駆動線４０がハイレベ
ルになり、再び水平のシフトレジスタ１，２の出力線４
２〜４５が順次ハイレベル（Ｈ）となりこれが繰り返さ
れる。本実施形態では画像のフリッカを抑制するため
に、通常の書き込み速度の倍の速さで駆動し、垂直同期
周波数１５０Ｈｚで、１／７５ｓｅｃの間に全画素に２
度書き込みを行った。この時、垂直シフトレジスタ３の
オン期間はおよそ６．５μｓｅｃである一方、水平シフ
トレジスタ１，２のオン期間は約５０ｎｓｅｃである。
【００１７】以下、水平シフトレジスタ回路１，２につ
いて説明する。図３は本例の水平シフトレジスタ回路の
一例である。ダイナミック型のシフトレジスタで、ＣＭ
ＯＳインバータ５１〜５４とＣＭＯＳのトランスファー
ゲート６１〜６４で構成される。囲った部分５０がシフ
トレジスタの基本構成で１段を示す。
【００１８】図４は該水平シフトレジスタ回路のタイミ
ング図で、トランスファーゲート６１〜６４の制御クロ
ックφ１，φ２に同期してＡを入力として、各部Ｂ〜Ｇ
の波形を示し、順次出力が伝播される。ここではＣ，Ｇ
で示す部分が出力部で、図１で示すサンプリングＭＯＳ
トランジスタ１２〜２３のゲートに接続される（図２に
示されるＨ１，Ｈ２の波形がＣ，Ｇの出力波形に対応す
る）。ダイナミック型ではＣのノードは、制御クロック
φ１が立ち下がった後はフローティングノードとなり、
主に次段のゲート容量によって一定電位が保持される。
従って、リークレベルが多い、もしくはフローティング
期間が長いと次の端子に伝播することなく誤ったデータ
を伝えることになってしまうという問題点がある。
【００１９】そのために、図５に示すように、符号７
１，７２のインバータ及びインバータ７３，７４を付加
することにより、フローティングノードをなくし、スタ
ティック型の安定な回路構成が実現できるが、トータル
として比較した場合、トランジスタの数が１．５倍必要
となる。すなわちｃｈｉｐ面積が増加し、消費電力も増
加する。Ｃｈｉｐ面積の増加は歩留まりの低下及びコス
トアップにつながるため好ましくない。本例では水平シ
フトレジスタ及び垂直シフトレジスタ共に、図３に示す
ダイナミック型で形成した。
【００２０】まず、図１に示す水平シフトレジスタにつ
いて説明する。水平シフトレジスタの制御クロックφ１
が立ち下がった後のフローティング期間は、図４で示す
ように、５０ｎｓｅｃ以下と高速であるため、高速動作
可能で、リーク電流の少ないＣＭＯＳ回路を用いてい
る。次段のゲート容量としてはおよそ１０ｆＦ（femto-
Farad）程度である。
【００２１】本回路構成では、電圧降下１Ｖ，ｔ＝５０
ｎｓｅｃ、Ｃ＝１０ｆＦとすると、許されるリーク電流
ｉは、 ｉ＝（１０×１０-15 ×１）／（５０×１０-9）＝２０
０ｎＡ と十分大きく、信頼性を損なうことはない。すなわちｃ
ｈｉｐ面積や消費電力の点において優れた特性を持つダ
イナミック型で、水平シフトレジスタを構成することが
できる。
【００２２】次いで、図１に示す垂直シフトレジスタに
ついて説明する。垂直シフトレジスタにおいては、画素
ピッチに１つのシフトレジスタ回路の１ブロックが必要
になる。図７に画素サイズ２０μｍとした時のレイアウ
ト図を示す。図７（ａ）が図３に示すダイナミック型水
平シフトレジスタのレイアウト、図７（ｂ）が図５で示
したスタティック型でシフトレジスタを構成した時のレ
イアウト図である。ＡＬはアルミ、ＰＯＬはドープされ
たポリシリコン、ＣＮＴはコンタクトであり、ＡＣＴで
素子が形成されている。また符号は図５に従って付して
いる。シフトレジスタ１段あたりのトランジスタ数が８
個から１２個に増加するために、シフトレジスタの面積
が大きく増加してしまう。一方、画素サイズが小さくな
ればなるほど、特に画素サイズが２０μｍレベル以下に
なってくると、シフトレジスタ１段あたりのピッチが小
さくなるが、トランジスタ数が増加すると、トランジス
タの数に応じてｃｈｉｐ面積が大きく依存してきてしま
う。特に、図５のように、トランジスタの数の増加に応
じて電源の数が増加するようなレイアウトになってしま
うと、この差は大きく、ｃｈｉｐ取れ数、歩留まりに大
きく影響しはじめ、コストアップにつながってしまう。
このような領域においては、トランジスタ数の少ないダ
イナミック型を使用すると都合が良い。図６に垂直シフ
トレジスタのタイミング図を示す。この垂直シフトレジ
スタ３の回路は図３に示す回路と同様にダイナミック型
であり、クロックφ１，φ２に同期して順次出力Ｃ，Ｇ
が伝播されるが、フローティング期間をおよそ６．５μ
ｓｅｃとすると水平シフトレジスタ１，２に比べて２桁
ほど長い。しかしながら、電圧降下１Ｖ，ｔ＝６．５μ
ｓｅｃ、Ｃ＝１０ｆＦとすると、許されるリーク電流ｉ
は、 ｉ＝（１０×１０-15 ×１）／（６．５×１０-4）＝
１．５ｎＡ となり、許容されるリーク電流は、水平シフトレジスタ
のものに比べて４０倍以上厳しくなる。このように、高
速動作を行う水平シフトレジスタ、及び垂直シフトレジ
スタと共に、ダイナミック型のシフトレジスタで構成す
ることにより、ｃｈｉｐ面積が小さくて、安価な、且つ
消費電力が小さい液晶パネルを理論上実現できる。
【００２３】しかしながら、詳細に検討していくと、垂
直シフトレジスタをダイナミック型で形成することは、
あまり好ましいことではないことが解ってきた。すなわ
ち、アクティブマトリクス型パネルの駆動方法として
は、ここで示したように、１つの画素に対する書き込み
時間を長くするために、複数画素を同時に書き込むこと
が多く、垂直のシフトレジスタは垂直の走査線（ゲート
線）を２本以上同時に駆動することが多いのが実用的で
あり、同時に書き込む画素数が増え、同時に駆動する本
数が増加すると、垂直シフトレジスタの１段当たりの伝
搬時間は長くなる。従って、フローティングノードとな
っている期間が長く、信頼性に関して上記した許容リー
ク値と比べて、さらに厳しい数値になるため、垂直シフ
トレジスタにダイナミック型のシフトレジスタを使用す
ることはあまり好ましいことではないことが判明した。
【００２４】従って、本実施形態では、水平方向駆動回
路をダイナミック型シフトレジスタ回路で構成し、垂直
方向駆動回路をスタティック型シフトレジスタ回路で構
成することとしたものである。
【００２５】［第２の実施形態］本発明の第２の実施形
態を説明する。図８において、４０１，４０２は水平シ
フトレジスタ（水平方向駆動回路）、４０３は垂直シフ
トレジスタ（垂直方向駆動回路）、４０４〜４０７はビ
デオ信号用のビデオ線、４０８〜４１５…はビデオ信号
を水平シフトレジスタからの走査パルスに応じてサンプ
リングするためのサンプリングトランジスタ、４１６〜
４２３はサンプリングトランジスタ４０８〜４１５…を
介してビデオ信号が供給される信号線、４２４〜４３３
は共通電極と画素電極間に狭持された液晶や、画素電荷
を一時的に保持する付加容量も含めた画素部のスイッチ
ングトランジスタである。４３４，４３５は垂直シフト
レジスタ４０３からの出力用駆動線、４３６〜４３９は
水平シフトレジスタからの出力線である。
【００２６】本実施形態の基本的動作は、第１の実施形
態と同様である。本実施形態は画素数、例えば６４０×
４８０のＶＧＡパネルである。動作タイミングは基本的
には第１の実施形態と同様であるが、本実施形態では垂
直同期周波数６０Ｈｚで書き込みを行っている。この時
垂直シフトレジスタ４０３のオン期間はおよそ１０２μ
ｓｅｃで第１の実施形態の約１６倍長い。一方、水平シ
フトレジスタ４０１，４０２のオン期間は、第１の実施
形態と異なり、ビデオ信号を４本に分け、サンプリング
トランジスタ１０８〜１１５は２つずつ対となり、約１
６０ｎｓｅｃである。本実施形態では水平シフトレジス
タ４０１，４０２のフローティング期間は１６０ｎｓｅ
ｃ以下と高速であり、電圧降下１Ｖ，ｔ＝１６０ｎｓｅ
ｃ、Ｃ＝１０ｆＦとすると、許されるリーク電流ｉは、 ｉ＝（１０×１０-15 ×１）／（１６０×１０-9）＝６
２．５ｎＡ と十分大きく、信頼性を損なうことはない。すなわち第
１の実施形態でも述べたようにｃｈｉｐ面積や消費電力
の点においてダイナミック型で水平シフトレジスタを構
成することが好ましい。
【００２７】一方、垂直シフトレジスタは、上述の図５
で示すスタティック型のシフトレジスタで構成した。垂
直シフトレジスタ４０３のフローティング期間はおよそ
１０２μｓｅｃと長く、電圧降下１Ｖ，ｔ＝１０２μｓ
ｅｃ、Ｃ＝１０ｆＦとすると、許されるリーク電流ｉ
は、 ｉ＝（１０×１０-15 ×１）／（１０２×１０-5）＝９
８ｐＡ となる。リーク電流ｉが小さいので、信頼性の面からダ
イナミック型を使用することは好ましくない。しかも、
垂直シフトレジスタ４０３においては、周波数が低いこ
とから消費電力はほとんど無視でき、又、レイアウトの
面でも４画素分の範囲に１ブロックが配置されればよ
く、ｃｈｉｐ面積の問題は少ない。従って特に信頼性の
面から、スタティック型で垂直シフトレジスタ４０３を
構成することが好ましい。
【００２８】このように、高速動作を行う水平シフトレ
ジスタ４０１，４０２を図３に示すようなダイナミック
型で構成し、低速で、シフトレジスタの１ブロックを配
置する周期が大きい垂直シフトレジスタ４０３をスタテ
ィック型で構成することにより、消費電力が小さく、信
頼性の高い、且つｃｈｉｐ面積の小さく安価な、液晶プ
ロジェクター装置に適用可能な液晶パネルが実現でき
た。
【００２９】［第３の実施形態］図９は第３の実施形態
の液晶パネルの回路図である。図９において、１０１，
１０２は水平シフトレジスタ、１０３は垂直シフトレジ
スタ、１０４〜１０７はビデオ信号用のビデオ線、１０
８〜１１５…はビデオ信号を水平シフトレジスタからの
走査パルスに応じてサンプリングするためのサンプリン
グトランジスタ、１１６〜１１９…はサンプリングトラ
ンジスタ１０８〜１１５…を介してビデオ信号が供給さ
れる信号線、１２０〜１２３…は共通電極と画素電極間
に狭持された液晶１３０や、画素電荷を一時的に保持す
る付加容量１３１も含めた画素部のスイッチングトラン
ジスタである。１２４，１２５は垂直シフトレジスタ１
０３からの出力用駆動線で、２つの水平走査線に分けら
れて画素部のスイッチングトランジスタ１２０〜１２３
…に供給されている。また、１２６〜１２９は水平シフ
トレジスタからの出力線である。
【００３０】また、液晶パネルの画素数は、ＳＸＧＡパ
ネル（１２８０×１０２４画素）である。このパネルの
駆動法は、基本的動作としては第１の実施形態及び第２
の実施形態と同様であるが、本実施形態ではビデオ線が
４本で４画素が同時に書き込まれる。垂直同期周波数７
５Ｈｚの時、垂直シフトレジスタ１０３のオン期間はお
よそ３８μｓｅｃである一方、水平シフトレジスタ１０
１，１０２のオン期間は約３０ｎｓｅｃである。動作タ
イミングを図１０に示す。図１０において、Ｖ１，Ｖ
２，Ｖ１２０は垂直シフトレジスタ１２４，１２５，…
の出力パルスであり、Ｈ１，Ｈ２，Ｈ６４０は水平シフ
トレジスタの出力パルスであり、ビデオ線上の信号波形
が例示されている。
【００３１】まず、１２４の駆動線がハイレベル（Ｈ）
となり、その期間中に水平のシフトレジスタ１０１，１
０２の出力線１２６，１２７（１２８，１２９）が順次
ハイレベル（Ｈ）となり、画素部のスイッチングトラン
ジスタ１２０〜１２３に信号線を通して、ビデオ線１０
４〜１０７の電位が書き込まれ、付加容量１３１で電位
が保持される。この回路では水平シフトレジスタ１０
１，１０２からの出力線１２６と１２７は一部重なりな
がらハイレベルになる。すなわち各サンプリングトラン
ジスタ１１０，１１１，１１４，１１５は各サンプリン
グトランジスタ１０８，１０９，１１２，１１３がサン
プリングすべき電位をも一時的にはサンプリングする
が、図１０に示すように、最終的にはＡのタイミングで
決定されるビデオ線１０４〜１０７の電位が信号線１１
６〜１１９を通して画素に書き込まれるため問題は無
い。一方、高精細パネルになると画素数が多く、１画素
あたりの書き込み時間が短くなってくる。本実施形態の
駆動方法によると、前の画素電位を予備書き込みするの
で、反転駆動が必須となる液晶駆動にとっては、書き込
む電位差が小さくなるので、書き込みやすくなり、好ま
しい駆動方法といえる。
【００３２】次に、水平シフトレジスタ回路について説
明する。水平シフトレジスタ回路の一例を図１１に示し
ている。ダイナミック型のシフトレジスタで、クロック
ドＣＭＯＳインバータ１３１〜１３３とＣＭＯＳインタ
バータ１３４，１３５で構成される。鎖線で囲った部分
１３０がシフトレジスタの基本構成で１段を示し、６ト
ランジスタで構成される。図１２は本シフトレジスタの
タイミング図で、クロックφ１、φ２に同期して順じ出
力が伝播される。ここではＡ，Ｃ，Ｅで示す部分が出力
部で、図８で示すサンプリングトランジスタのゲートに
接続される。ダイナミック型なのでＡ，Ｃ，Ｅのノード
は、クロックφ１もしくはφ２が立ち下がった後はフロ
ーティングノードとなり、主に次段のゲート容量で電位
が保持される。図１３で示すように、ダイナミック型の
シフトレジスタ１４１〜１４５に加えて、ＣＭＯＳイン
タバータ１４６，１４７をＣＭＯＳインタバータ１４
４，１４５に並列に逆方向に付加することにより、フロ
ーティングノードをなくし、スタティック型の安定な回
路構成が実現できるが、トランジスタの数が６個から８
個と増加する。すなわちこのトランジスタの増加によ
り、ｃｈｉｐ面積が増加し、消費電力も増加する。本実
施形態では水平シフトレジスタのフローティング期間は
３０ｎｓｅｃ以下と高速であり、ダイナミック型のシフ
トレジスタを用いても、信頼性を損なうことはない。す
なわちｃｈｉｐ面積や消費電力の点において優れた特性
を示すダイナミック型で水平シフトレジスタを構成する
ことが好ましい。
【００３３】一方、垂直シフトレジスタは、図１３で示
すスタティック型のシフトレジスタで構成した。垂直シ
フトレジスタのフローティング期間はおよそ３８μｓｅ
ｃと水平シフトレジスタに比べて３桁以上長く、電圧降
下１Ｖ，ｔ＝３８μｓｅｃ、Ｃ＝１０ｆＦとすると、許
されるリーク電流ｉは、 ｉ＝（１０×１０-15 ×１）／（３８×１０-5）＝２６
３ｐＡ となる。信頼性の面からダイナミック型を使用すること
はあまり好ましくない。しかも、垂直シフトレジスタに
おいては、周波数が低いことから消費電力はほとんど無
視できるため、スタティック型で垂直シフトレジスタを
構成することが好ましい。レイアウト上でも２画素分の
範囲に１ブロックが配置されればよく問題はない。
【００３４】このように、高速動作を行う水平シフトレ
ジスタをダイナミック型で構成し、低速で動作する垂直
シフトレジスタをスタティック型で構成することによ
り、消費電力が小さく、信頼性の高い、且つｃｈｉｐ面
積の小さく安価な、液晶プロジェクター装置に用いられ
る液晶パネルが実現できた。
【００３５】［第４の実施形態］第４の実施形態の基本
構成は、上述の第３の実施形態で説明した図９に示した
ものと同様であるが、水平のシフトレジスタ回路構成が
異なる。図１４にシフトレジスタ回路図を示す。符号５
００が図１１で示したダイナミック型のシフトレジスタ
で、各インバータの出力に昇圧回路５０１，５０２，５
０３…と接続されている。
【００３６】図９の符号１２６で示すシフトレジスタ出
力はＢから出力される。サンプリングトランジスタ１０
８〜１１５は、図９では１つのＭＯＳトランジスタで描
かれているが、特に限定されるものではななく、ＣＭＯ
Ｓトランジスタのトランスファーゲート等でも構わない
のはいうまでもない。ＣＭＯＳトランジスタのトランス
ファーゲートを用いた場合、昇圧回路５０１，５０２，
５０３…からの出力Ａも使用され、ｐＭＯＳトランジス
タのゲートと接続される。符号５０４はクロックφ１
（φ２）のクロックバッファで、液晶パネル内を引き回
すため、配線が長く、容量の大きくなる配線を駆動す
る。液晶パネルの大きさによるが、２ｃｍ引き回したと
すると、おおよそ１０ｐＦと大きな値となる。符号５０
０，５０４は電源電圧は例えば５Ｖであり、高速動作す
るクロックバッファ、シフトレジスタを低消費電力で駆
動する。上下４つのクロックバッファを合計すると、本
実施形態では平均消費電流は電源電圧５Ｖで、約３４ｍ
Ｗ，電源電圧２０Ｖだと約８４０ｍＷと１６倍にもな
る。
【００３７】昇圧回路及びその他の回路の電源電圧は２
０Ｖで、ビデオ線から液晶パネルに電圧を書き込んでい
く。第２実施形態と同様にダイナミック型の水平シフト
レジスタのため、昇圧回路を含めてもシフトレジスタ１
段あたりのトランジスタ数は１０トランジスタで構成で
き、２画素分の範囲に１ブロックが配置されればよく、
ｃｈｉｐサイズは小さくできた。
【００３８】一方、垂直シフトレジスタは、第３の実施
形態と同様に図５で示すスタティック型のシフトレジス
タで構成した。垂直シフトレジスタにおいては、周波数
が低いことから消費電力はほとんど無視できるため、ス
タティック型で垂直シフトレジスタを構成することが好
ましい。このように、高速動作を行う水平シフトレジス
タについてはダイナミック型で構成し、かつ電源電圧を
下げて、最後に昇圧する回路構成を用い、一方低速で動
作する垂直シフトレジスタはスタティック型で構成する
ことにより、消費電力が小さく、信頼性の高い、且つｃ
ｈｉｐ面積が小さく安価な、液晶プロジェクター装置に
適用可能な液晶パネルが実現できた。
【００３９】［第５の実施形態］本発明による第５の実
施形態について、図２６を参照して説明する。図２６に
絶縁性のガラス基板上にポリシリコン薄膜トランジスタ
（Polysi-TFT）を形成して液晶装置を構成した例を示
す。この場合、水平方向駆動回路にダイナミック型のシ
フトレジスタを使用することからリークレベルを低くす
る必要がある。一方クロックの配線容量は下地が絶縁基
板になることから小さくすることができる利点がある
が、一般に使用するPoly−Ｓｉと比較すると移動度とし
ては大きな値が必要になる。本実施形態では第４の実施
形態に準じた回路を下記に述べる高性能Poly−ＳｉＴＦ
Ｔを用いて実現し、低価格の液晶表示装置を形成した。
【００４０】次に低温Poly−ＳｉＴＦＴに用いたときの
プロセスについて図２６を用いて説明する。
【００４１】まず、ガラス基板１１１をバッファー酸化
し、ついで厚さ約５０ｎｍのａ−Ｓｉ膜を通常のＬＰＣ
ＶＤ法を用いて堆積させる。その後ＫｒＦエキシマレー
ザーの照射より多結晶化したシリコン層１０３を形成す
る。ついで１０〜１００ｎｍの酸化膜１０５を成膜し、
ゲート酸化膜を形成する。ゲート電極１０６を形成後、
ソース・ドレイン（１５２，１０３，１０７）をイオン
ドーピング法で形成する。不純物の活性化を例えば窒素
雰囲気下でのアニールにより行った後、５００ｎｍ程度
の絶縁膜１１０を形成する。次いでコンタクトホールを
パターニングした後、配線層１０８ａ，１０８ｂを形成
する。
【００４２】例えば、ＴｉＮ膜をスパッタ法で堆積して
１０８ａを形成した後、Ａｌ−Ｓｉ膜をスパッタ法で堆
積して１０８ｂを形成し、２つの膜を同時にパターニン
グする。
【００４３】次に、遮光膜であるＴｉ６０２をスパッタ
法により堆積、パターニング後に、容量形成のための絶
縁膜１０９、例えば２００〜４００℃の温度で、シラン
ガスとアンモニアガス、またはシランガスとＮ2 Ｏの混
合ガスをプラズマ中で分解、堆積して形成し、その後、
３５０〜５００℃の温度で水素ガス又は水素ガスと窒素
ガス等の不活性ガスとの混合ガス中で１０〜２４０分間
熱処理した多結晶シリコンを水素化する。スルーホール
を開けた後に透明電極としてＩＴＯ５０８を形成する。
その後に対向電極との間に液晶６１１を注入する。対向
基板としては、ガラス基板６２１上にブラックマトリク
ス６２２、カラーフィルター６２３、ＩＴＯ透明共通電
極６２４、保護膜６２５及び配向膜６２６が形成された
ものが用いられている。
【００４４】ここで形成したPoly−ＳｉＴＦＴは、移動
度は、６０ｃｍ2 ／Ｖ・ｓｅｃ、リーク電流は１０-10
Ａ台で抑制できたため。本例では、このようなPoly−Ｓ
ｉＴＦＴを用いて消費電力の少ない且つチップ面積の小
さな低価格の液晶表示装置を形成できた。
【００４５】［第６の実施形態］本発明の第６の実施形
態による基本構成は第３の実施形態で説明した図９に示
したものと同様であるが、水平のシフトレジスタ回路構
成が異なる。図１５にシフトレジスタ回路図を示す。こ
れは、図１１で示したダイナミック型のシフトレジスタ
に反転スイッチであるトランスファーゲート６１０〜６
１７が接続されている例である。このような回路を接続
することにより、双方向のシフトレジスタ回路となる。
トランスファーゲート６１０〜６１７のうちトランスフ
ァーゲート６１０〜６１３は、クロックパルスφがハイ
レベルの時に導通状態となり、トランスファーゲート６
１４〜６１７はクロックパルスφがローレベルの時に導
通状態となる。クロックパルスφがハイレベルであると
シフトレジスタ出力は、タイミング的には、Ａ，Ｂ，Ｃ
の順に状態が伝播される。一方クロックパルスφがロー
レベルであるとシフトレジスタ出力は、タイミング的に
は、Ｃ，Ｂ，Ａの順に状態が伝播され、クロックパルス
φの電位により、双方向回路となる。このようなシフト
レジスタを水平シフトレジスタに用いると、液晶パネル
に画像を表示する場合に、例えば図９では左側から絵を
表示することも、反転して右側から絵を表示することも
可能となる。光学系や、システムのタイプ（フロントタ
イプもしくはリアタイプ）等によってこの方向は様々な
ものが要求されるが、本実施形態のスイッチを含む回路
を用いることにより、同じ液晶パネルでありながら、様
々なシステムに対応でき、非常に自由度の高い液晶パネ
ルとなる。
【００４６】この双方向性は水平シフトレジスタに限ら
ず、垂直シフトレジスタにも応用できることは言うまで
もなく、少なくとも１つのシフトレジスタが、双方向型
とすることにより大きな効果が得られる。共に双方向型
になるとさらに有効であることは言うまでもない。本例
では第３の実施形態と同様にダイナミック型の水平シフ
トレジスタ及び、スタティック型で垂直シフトレジスタ
を構成したが、第１の実施形態のように共にダイナミッ
ク型のシフトレジスタを用いた場合でも有効であること
は言うまでもない。また、双方向型にすることにより、
トランジスタ数としては増加するので、ダイナミック型
を用いて、歩留まり向上、取れ数の増大に通じるｃｈｉ
ｐ面積を小さくすることは、さらに重要になる。
【００４７】このように、高速動作を行う水平シフトレ
ジスタについてはダイナミック型で構成し、かつ双方向
回路構成を用い、一方低速で動作する垂直シフトレジス
タはスタティック型で構成することにより、消費電力が
小さく、信頼性の高く、双方向型で有り、自由度の高
い、且つｃｈｉｐ面積が小さく安価な、液晶プロジェク
ター装置に用いられる液晶パネルが実現できた。
【００４８】［第７の実施形態］本発明の第７の実施形
態により、上述の水平シフトレジスタ及び垂直シフトレ
ジスタを適用した液晶表示装置について、図面を参照し
つつ詳細に説明する。
【００４９】本実施形態の液晶パネルは、半導体基板を
用いたものを例として説明しているが、必ずしも半導体
基板に限定されるものはなく、ガラス等の透明基板を用
いることもできる。また、液晶パネルのスイッチング素
子としては、すべてＭＯＳＦＥＴやＴＦＴ型を挙げた
が、ダイオード型などの２端子型であってもいい。さら
に、以下に記述する液晶パネルは、家庭用テレビはもち
ろん、プロジェクタ、ヘッドマウントディスプレイ、３
次元映像ゲーム機器、ラップトップコンピュータ、電子
手帳、テレビ会議システム、カーナビゲーション、飛行
機のパネルなどの表示装置として有効である。
【００５０】本実施形態の液晶パネル部の断面を図１６
に示す。図において、３０１は半導体基板、３０２，３
０２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。
【００５１】図１６に示すように、表示領域のトランジ
スタは、２０〜３５Ｖという高耐圧が印加されるため、
ゲート３０４に対して、自己整合的にソース、ドレイン
層が形成されず、オフセットをもたせ、その間にソース
領域３０３′，ドレイン領域３０５′に示す如く、ｐウ
ェル中の低濃度のｎ- 層，ｎウェル中の低濃度のｐ-層
が設けられる。ちなみにオフセット量は０．５〜２．０
μｍが好適である。一方、周辺回路の一部の回路部が図
１の左側に示されているが、周辺部の一部の回路は、ゲ
ートに自己整合的にソース、ドレイン層が形成されてい
る。
【００５２】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１．５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板１は、ｐ型半導体からなり、基板
は、最低電位（通常は、接地電位）であり、ｎ型ウェル
は、表示領域の場合、画素に印加する電圧すなわち２０
〜３５Ｖがかかり、一方、周辺回路のロジック部は、ロ
ジック駆動電圧１．５〜５Ｖが印加される。この構造に
より、それぞれ電圧に応じた最適なデバイスを構成で
き、チップサイズの縮小のみならず、駆動スピードの向
上による高画素表示が実現可能になる。
【００５３】また、図１６において、３０６はフィール
ド酸化膜、３１０はデータ配線につながるソース電極、
３１１は画素電極につながるドレイン電極、３１２は反
射鏡を兼ねる画素電極、３０７は表示領域、周辺領域を
覆う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適してい
る。図１６に示すように、上記遮光層３０７は、表示領
域では、画素電極３１２とドレイン電極３１１との接続
部を除いて覆われているが、周辺画素領域では、一部ビ
デオ線、クロック線等、配線容量が重くなる領域は、上
記遮光層３０７をのぞき、高速信号が上記遮光層３０７
がのぞかれた部分は照明光の光が混入し、回路の誤動作
を起こす場合は画素電極３１２の層をおおう設計になっ
ている転送可能な工夫がなされている。３０８は遮光層
３０７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯ
Ｇにより平坦化処理を施し、そのＰ−ＳｉＯ層３１８を
さらに、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８
の安定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−
ＴＥＯＳ（Phospho-Tetraetoxy-Silane)膜を形成し、さ
らにＰ−ＳｉＯ層３１８をカバーした後、絶縁層３０８
を更に詳しく説明するＣＭＰ(Chemical Mechanical Pol
ishing) 処理し、平坦化する方法を用いても良い事は言
うまでもない。
【００５４】また、３０９は反射電極３１２と遮光層３
０７との間に設けられた絶縁層で、この絶縁層３０９を
介して反射電極３１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ2 以外に、高誘電率のＰ−Ｓ
ｉＮ，Ｔａ2 Ｏ5 、やＳｉＯ 2 との積層膜等が有効であ
る。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦な
メタル上に設ける事により、５００〜５０００オングス
トローム程度の膜厚が好適である。
【００５５】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。
【００５６】図１６に示すように、トランジスタ下部に
形成されたウェル３０２，３０２’と同一極性の高濃度
不純物層３１７，３１７′は、ウェル３０２，３０２’
の周辺部及び内容に形成されており、高振幅な信号がソ
ースに印加されても、ウェル電位は、低抵抗層で所望の
電位に固定されているため、安定しており、高品質な画
像表示が実現できた。さらにｎ型ウェル３０２’とｐ型
ウェル３０２との間には、フィールド酸化膜を介して上
記高濃度不純物層３１７，３１７′が設けられており、
通常ＭＯＳトランジスタの時に使用されるフィールド酸
化膜直下のチャネルストップ層を不要にしている。
【００５７】これらの高濃度不純物層３１７，３１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。
【００５８】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。
【００５９】ウェル領域３０２’は、半導体基板３０１
と反対の導電型にする。このため、図１６では、ウェル
領域３０２はｐ型になっている。ｐ型のウェル領域３０
２及びｎ型のウェル領域３０２′は、半導体基板３０１
よりも高濃度に不純物が注入されていることが望まし
く、半導体基板３０１の不純物濃度が１０14〜１０
15（ｃｍ-3）のとき、ウェル領域３０２の不純物濃度は
１０15〜１０17（ｃｍ-3）が望ましい。
【００６０】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用すること
が可能である。また、平坦性の向上のため、下地絶縁層
３０９や画素電極３１２の表面をケミカルメカニカルポ
リッシング（ＣＭＰ）法によって処理している。
【００６１】図１７にて後述する液晶画素と並列に接続
される保持容量３２５は、画素電極３１２と共通透明電
極３１５の間の信号を保持するための容量である。ウェ
ル領域３０２には、基板電位を印加する。本実施形態で
は、各行のトランスミッションゲート構成を、上から１
行目は上がｎチャンネルＭＯＳＦＥＴ３２３で、下がｐ
チャンネルＭＯＳＦＥＴ３２４、２行目は上がｐチャン
ネルＭＯＳＦＥＴ３２４で、下がｎチャンネルＭＯＳＦ
ＥＴ３２３とするように、隣り合う行で順序を入れ換え
る構成にしている。以上のように、ストライプ型ウェル
で表示領域の周辺で電源線とコンタクトしているだけで
なく、表示領域にも、細い電源ラインを設けコンタクト
をとっている。
【００６２】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。
【００６３】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。
【００６４】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。
【００６５】又、スイッチが、単結晶トランジスタから
成り立っており、ｐｏｌｙｓｉ−ＴＦＴの結晶粒界での
不安定な振まい等がなく、バラツキのない高信頼性な高
速駆動が実現できる。
【００６６】ここで、反射タイプの画素電極の研磨に最
適なＣＭＰ(Chemical Mechanical Polishing）について
説明する。
【００６７】ケミカルメカニカルポリッシングを用いる
と画素電極が極めて平坦（鏡面）に仕上がるので都合が
良い。本実施形態においては、先に本出願人が出願した
特願平８−１７８７１１号に開示した技術を適用するこ
とができる。
【００６８】上記の出願は、ケミカルメカニカルポリッ
シング(Chemical Mechanical Polishing）により、画素
電極表面を研磨するというものでこれによると該画素電
極表面が鏡面状に平滑に形成されると同時に、全画素電
極表面を同一平面に形成することができる。さらに、絶
縁層を形成した上に画素電極層を形成、或いは、ホール
を形成した画素電極層上に絶縁層を成膜し、上記研磨工
程を行なうことにより、画素電極間が絶縁層により良好
に埋められ、完全に凹凸がなくなる。よって、該凹凸に
よって生じた乱反射や配向不良が防止され、高画質な画
像表示が可能となる。
【００６９】図２４及び図２５を用いてこの技術につい
て説明する。図２４及び図２５は、反射型の液晶装置に
適用されるアクティブマトリクス基板の画素部を示して
いるが、画素部形成工程と同時に、画素部のスイッチン
グトランジスタを駆動するためのシフトレジスタ等周辺
駆動回路も同一基板上に形成することができる。
【００７０】以下、順を追って製造プロセスについて説
明する。
【００７１】不純物濃度が１０15ｃｍ-3以下であるｎ形
シリコン半導体基板２０１を部分熱酸化し、ＬＯＣＯＳ
２０２を形成し、該ＬＯＣＯＳ２０２をマスクとしてボ
ロンをドーズ量１０12ｃｍ-2程度イオン注入し、不純物
濃度１０16ｃｍ-3程度のｐ形不純物領域であるＰＷＬ２
０３を形成する。この基板２０１を再度熱酸化し、酸化
膜厚１０００オングストローム以下のゲート酸化膜２０
４を形成する（図２４（ａ））。
【００７２】次に、リンを１０20ｃｍ-3程度ドープした
ｎ形ポリシリコンからなるゲート電極２０５を形成した
後、基板２０１全面にリンをドーズ量１０12ｃｍ-2程度
イオン注入し、不純物濃度１０16ｃｍ-3程度のｎ形不純
物領域であるＮＬＤ２０６を形成し、引き続き、パター
ニングされたフォトレジストをマスクとして、リンをド
ーズ量１０15ｃｍ-2程度イオン注入し、不純物濃度１０
19ｃｍ-3程度のソース、ドレイン領域２０７，２０７′
を形成する（図２４（ｂ））。
【００７３】基板２０１全面に層間膜であるＰＳＧ２０
８を形成する。このＰＳＧ２０８はＮＳＧ（Nondope Si
licate Glass）／ＢＰＳＧ（Boro-Phospho-Silicate Gl
ass)や、ＴＥＯＳ（Tetraetoxy-Silane)で代替すること
も可能である。ソース、ドレイン領域２０７，２０７′
の直上のＰＳＧ２０８にコンタクトホールをパターニン
グし、スパッタリングによりＡｌを蒸着した後パターニ
ングし、Ａｌ電極２０９を形成する（図２４（ｃ））。
このＡｌ電極２０９と、ソース、ドレイン領域２０７，
２０７′とのオーミックコンタクト特性を向上させるた
めに、Ｔｉ／ＴｉＮ等のバリアメタルを、Ａｌ電極２０
９とソース、ドレイン領域２０７，２０７′との間に形
成するのが望ましい。
【００７４】つぎに、基板２０１全面にプラズマＳｉＮ
２１０を３０００オングストローム程度、続いてＰＳＧ
２１１を１００００オングストローム程度成膜する（図
２４（ｄ））。
【００７５】プラズマＳｉＮ２１０をドライエッチング
ストッパー層として、ＰＳＧ２１１を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
２０７′にコンタクトしているＡｌ電極２０９直上にス
ルーホール２１２をドライエッチングによりパターニン
グする（図２４（ｅ））。
【００７６】基板２０１上にスパッタリング、或いはＥ
Ｂ(Electron Beam、電子線）蒸着により、画素電極２１
３を１００００オングストローム以上成膜する（図２５
（ｆ））。この画素電極２１３としては、Ａｌ，Ｔｉ，
Ｔａ，Ｗ等の金属膜、或いはこれら金属の化合物膜を用
いる。
【００７７】画素電極２１３の表面をＣＭＰにより研磨
する（図２５（ｇ））。研磨量はＰＳＧ２１１厚を１０
０００オングストローム、画素電極厚をｘオングストロ
ームとした場合、ｘオングストローム以上、ｘ＋１００
００オングストローム未満である。
【００７８】上記の工程により形成されたアクティブマ
トリクス基板はその表面にさらに配向膜２１５を形成
し、その表面にラビング処理等配向処理を施し、スペー
サ（不図示）を介して対向基板と貼り合わせ、その間隙
に液晶２１４を注入して液晶素子とする（図２５
（ｈ））。本実施形態においては、対向基板は透明基板
２２０上にカラーフィルター２２１、ブラックマトリク
ス２２２、ＩＴＯ等からなる共通電極２２３、及び配向
膜２１５′から構成されている。
【００７９】本実施形態のアクティブマトリクス基板
は、図２５（ｈ）から明らかなように、画素電極２１３
表面が平滑であり、且つ、隣接する画素電極間間隙に絶
縁層が埋め込まれているため、その上に形成される配向
膜２１５表面も平滑で凹凸がない。よって、この技術を
適用すると画素電極上の凹凸によって生じていた、入射
光の散乱により光利用効率の低下、ラビング不良による
コントラストの低下、画素電極間の段差による横方向電
界による輝線の発生が防止され、表示画像の品質向上が
図れる。
【００８０】次に、本実施形態の液晶パネルの平面図を
図１７に示す（断面図は図１６に示されている）。図に
おいて、３２１は水平シフトレジスタ、３２２は垂直シ
フトレジスタ、３２３はｎチャンネルＭＯＳＦＥＴ、３
２４はｐチャンネルＭＯＳＦＥＴ、３２５は保持容量、
３２６は液晶層、３２７は信号転送スイッチ、３２８は
リセットスイッチ、３２９はリセットパルス入力端子、
３３０はリセット電源端子、３３１は映像信号の入力端
子である。半導体基板３０１は図１６ではｐ型になって
いるが、ｎ型でもよい。
【００８１】次にパネル周辺回路の構成について、図１
８を用いて説明する。図１８において、３３７は液晶素
子の表示領域、３３２はレベルシフター回路、３３３は
ビデオ信号サンプリングスイッチ、３３４は水平シフト
レジスタ、３３５はビデオ信号入力端子、３３６は垂直
シフトレジスタである。
【００８２】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ，３０Ｖ程度の振幅が供給されるので、
１．５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
１８においては、ビデオ信号サンプリングスイッチは、
片側極性の１トランジスタ構成のものを記述したが、こ
れに限らず、ＣＭＯＳトランスミッションゲート構成に
することにより入力ビデオ線をすべてを信号線に書き込
むことができることは、言うまでもない。
【００８３】又、ＣＭＯＳトランスミッションゲート構
成にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、
ゲートとソードレインとの重なり容量の違いにより、ビ
デオ信号に振られが生じる課題がある。これにはそれぞ
れの極性のサンプリングスイッチのＭＯＳＦＥＴのゲー
ト量の約１／２のゲート量のＭＯＳＦＥＴのソースとド
レインとを信号線にそれぞれ接続し、逆相パルスで印加
することにより振られが防止でき、きわめて良好なビデ
オ信号が信号線に書き込まれた。これにより、さらに高
品位の表示が可能になった。
【００８４】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図１９を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。３４６は保護回路である。
【００８５】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何コ通過するかが選択できる。
【００８６】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。
【００８７】次に、液晶材との関係について説明する。
図１６では、平坦な対向基板構造のものを示したが、共
通電極基板３１６は、共通透明電極３１５の界面反射を
防ぐため、凹凸を形成し、その表面に共通透明電極３１
５を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。
【００８８】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ポリマー分散液晶ＰＤＬＣなどを用い
てもいい。ポリマー・ネットワーク液晶ＰＮＬＣは、重
合相分離法によって作製される。液晶と重合性モノマー
やオリゴマーで溶液をつくり、通常の方法でセル中に注
入した後、ＵＶ重合によって液晶と高分子を相分離さ
せ、液晶中に網目状に高分子を形成する。ＰＮＬＣは多
くの液晶（７０〜９０ｗｔ％）を含有している。
【００８９】また、ＰＮＬＣにおいては、屈折率の異方
性（Δｎ）の高いネマチック液晶を用いると光散乱が強
くない、誘電異方性（Δε）の大きいネマチック液晶を
用いると低電圧で駆動が可能となる。ポリマー・ネット
ワークのおおきさ、すなわち網目の中心間距離が１〜
１．５（μｍ）の場合、光散乱は高コントラストを得る
のに十分強くなる。
【００９０】次に、シール構造と、パネル構造との関係
について、図２０を用いて説明する。図２０において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また３５６は液晶素子による表示部、３５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部３５１は表示部３５６の四方周辺に半導体
基板３０１上に画素電極３１２を設けたものと共通電極
３１５を備えたガラス基板との張り合わせのための圧着
材や接着剤の接触領域を示し、シール部３５１で張り合
わせた後に、表示部３５６とシフトレジスタ部３５７に
液晶を封入する。
【００９１】図２０に示すように、本実施形態では、シ
ールの内部にも、外部にも、totalchip size が小さく
なるように、回路が設けられている。本実施形態では、
パッドの引き出しをパネルの片辺側の１つに集中させて
いるが、長辺側の両辺でも又、一辺でなく多辺からのと
り出しも可能で、高速クロックをとり扱うときに有効で
ある。
【００９２】液晶表示装置を構成するに際し、Ｓｉ基板
等の半導体基板を用いた場合、プロジェクタのように強
力な光が照射され、基板の側壁も光があたると、基板電
位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとするの
が望ましい。又、Ｓｉ基板の裏面は、熱伝導率の高い接
着剤を介して熱伝導率の高いＣｕ等のメタルが接続され
たホルダー構造とするのが望ましい。
【００９３】本発明の液晶表示装置の画素電極は、反射
型電極として構成することが可能であり、この場合、電
極表面を前述したケミカルメカニカルポリッシング（Ｃ
ＭＰ）により研磨しておくと、電極表面は凹凸のない鏡
面状態が得られるので都合が良い。このＣＭＰを用いた
方法は、メタルをパターニングしてから、研磨する通常
の方法とは異なり、電極パターンが形成されるところに
あらかじめ、電極形成用の溝をエッチングより絶縁領域
中に形成しておき、メタルを成膜した後、電極パターン
が形成されない領域上のメタルを研磨で取り除くととも
に、電極パターン領域上のメタルを絶縁領域まで平坦化
する方法である。この方法を採用する場合、配線の幅が
配線以外の領域よりも極めて広く、従来のエッチング装
置の常識では、エッチングすると、エッチング中にポリ
マーが堆積し、パターニングができなくなるという問題
が生じてしまう。
【００９４】そこで従来の酸化膜系エッチング（ＣＦ4
／ＣＨＦ3 系）におけるエッチング条件について検討し
た。
【００９５】図２１は、エッチング処理の良否を示す図
である。図２１（ａ）は、ｔｏｔａｌ圧力１．７torr時
の従来のもの、図２１（ｂ）は、ｔｏｔａｌ圧力１．０
torr時（今回検討）のものを示す。
【００９６】図２１（ａ）の条件で、デポジション性の
ガスＣＨＦ3 をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローディング効果）がきわめて大きくな
り、使用できない事がわかる。
【００９７】図２１（ｂ）では、ローディング効果をお
さえるため、徐々に圧力を下げていき、１torr以下にな
るとローディング効果がかなり抑制され、かつＣＨＦ3
をゼロにし、ＣＦ4 のみによるエッチングが有効である
ことが理解される。
【００９８】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等のダミー電極を表示領域の周辺部まで設ける事が有
効であることがわかった。
【００９９】このような構造にすることにより、従来あ
った表示部と周辺部もしくはシール部との段差もなくな
り、ギャップ精度が高くなり、面内均一圧が高くなるだ
けでなく、注入時のムラもへり、高品位の画質が歩留り
よくできる効果がある。
【０１００】次に本実施形態の反射型液晶パネルを組み
込む光学システムについて、図２２を用いて説明する。
図２２において、３７１はハロゲンランプ等の光源、３
７２は光源像をしぼり込む集光レンズ、３７３，３７５
は平面状の凸型フレネルレンズ、３７４はＲ，Ｇ，Ｂに
分解する色分解光学素子で、ダイクロイックミラー、回
折格子等が有効である。
【０１０１】また、３７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図２２の構
成では、１色のパネルのみ記載されているが、色分解光
学素子３７４からしぼり部３７９の間は３色それぞれに
分離されており、３板パネルが配置されている。又、反
射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、３７９に示すしぼ
り部を透過しスクリーン上に投射される。
【０１０２】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できる。本実施形態では、対向基板表面、
界面には、反射防止対策が施されており、ノイズ光成分
も極めて少なく、高コントラスト表示が実現できた。
又、パネルサイズが小さくできるため、すべての光学素
子（レンズ、ミラーｅｔｃ．）が小型化され、低コス
ト、軽量化が達成された。
【０１０３】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できる。
【０１０４】上記液晶パネル以外の周辺電気回路につい
て、図２３を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂ１５ピン端子を有し、デコーダ３９３からのビ
デオ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄ
コンバータ４５１でディジタル信号に変換される。
【０１０５】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。
【０１０６】メインボード４５３の出力はシリアル・パ
ラレル変換され、ノイズの影響を受けにくい形態でヘッ
ドボード４５４に充られる。このヘッドボード４５４
で、再度パラレル／シリアル変換後、Ｄ／Ａ変換し、パ
ネルのビデオ線数に応じて分割され、ドライブアンプを
介して、Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５６，４
５７へ信号を書き込む。４５２はリモコン操作パネル
で、コンピュータ画面も、ＴＶと同様の感覚で、簡単操
作可能となっている。また、液晶パネル４５５，４５
６，４５７の夫々は、各色の色フィルタを備えた同一の
液晶装置構成であり、その水平・垂直走査回路は第１〜
第５実施形態で説明したものを適用する。各液晶装置は
以上の説明のように、必ずしも高解像度がない画像も処
理により高品位画像化になるため、きわめてきれいな画
像表示が可能である。
【０１０７】［第８の実施形態］図２７に本発明の液晶
表示装置を用いた前面及び背面投写型液晶表示装置光学
系の構成図を示す。本図はその上面図を表す図２７
（ａ）、正面図を表す図２７（ｂ）、側面図を表す図２
７（ｃ）から成っている。同図において、１３０１はス
クリーンに投射する投影レンズ、１３０２はマイクロレ
ンズ付液晶パネル、１３０３は例えばＳ偏光を透過し、
Ｐ偏光を反射する偏光ビームスプリッター（ＰＢＳ）、
１３４０はＲ（赤色光）反射ダイクロイックミラー、１
３４１はＢ／Ｇ（青色＆緑色光）反射ダイクロイックミ
ラー、１３４２はＢ（青色光）反射ダイクロイックミラ
ー、１３４３は全色光を反射する高反射ミラー、１３５
０はフレネルレンズ、１３５１は凸レンズ（正レン
ズ）、１３０６はロッド型インテグレーター、１３０７
は楕円リフレクター、１３０８はメタルハライド、ＵＨ
Ｐ等のアークランプである。
【０１０８】ここで、Ｒ（赤色光）反射ダイクロイック
ミラー１３４０、Ｂ／Ｇ（青色＆緑色光）反射ダイクロ
イックミラー１３４１、Ｂ（青色光）反射ダイクロイッ
クミラー１３４２はそれぞれ図２８に示したような分光
反射特性を有している。そしてこれらのダイクロイック
ミラーは高反射ミラー１３４３とともに、図２９の斜視
図に示したように３次元的に配置されており、後述する
ように白色照明光をＲＧＢに色分解するとともに、液晶
パネル１３０２に対して各原色光が、３次元的に異なる
方向から該液晶パネル１３０２を照明するようにしてい
る。
【０１０９】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図２７（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロイックミラー１３４２に至る。
【０１１０】このＢ反射ダイクロイックミラー１３４２
ではＢ光（青色光）のみが反射され、ｚ軸−方向つまり
下側（図２７（ｂ）の正面図基準）にｚ軸に対して所定
の角度でＲ反射ダイクロイックミラー１３４０に向か
う。一方Ｂ光以外の色光（Ｒ／Ｇ光）はこのＢ反射ダイ
クロイックミラー１３４２を通過し、高反射ミラー１３
４３により直角にｚ軸−方向（下側）に反射され、やは
りＲ反射ダイクロイックミラー１３４０に向かう。
【０１１１】ここで、Ｂ反射ダイクロイックミラー１３
４２と高反射ミラー１３４３は共に図２７（ａ）の正面
図を基にして言えば、インテグレーター１３０６からの
光束（ｘ軸−方向）をｚ軸−方向（下側）に反射するよ
うに配置しており、高反射ミラー１３４３はｙ軸方向を
回転軸にｘ−ｙ平面に対して丁度４５°の傾きとなって
いる。それに対してＢ反射ダイクロイックミラー１３４
２はやはりｙ軸方向を回転軸にｘ−ｙ平面に対して、こ
の４５°よりも浅い角度に設定されている。
【０１１２】従って、高反射ミラー１３４３で反射され
たＲ／Ｇ光はｚ軸−方向に直角に反射されるのに対し
て、Ｂ反射ダイクロイックミラー１３４２で反射された
Ｂ光はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で
下方向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル
１３０２上の照明範囲を一致させるため、各色光の主光
線は液晶パネル１３０２上で交差するように、高反射ミ
ラー１３４３とＢ反射ダイクロイックミラー１３４２の
シフト量およびチルト量が選択されている。
【０１１３】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。
【０１１４】従って、これらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。
【０１１５】このうちＢ光は前述したように（図２７
（ａ）、図２７（ｂ）参照）、ｘ軸に対して所定の角度
（ｘ−ｚ面内チルト）で進行しているため、Ｂ／Ｇ反射
ダイクロイックミラー１３４１による反射後は、ｙ軸に
対して所定の角度（ｘ−ｙ面内チルト）を維持し、その
角度を入射角（ｘ−ｙ面方向）として該液晶パネル１３
０２を照明する。
【０１１６】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１３４１の手前に配置されたＲ反射ダイクロイ
ックミラー１３４０によりＲ反射ダイクロイックミラー
１３４０にてｙ軸＋方向に反射されるが、図２７（ｃ）
（側面図）に示したようにｙ軸に対して所定の角度（ｙ
−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３
を通じて偏光化された後、該液晶パネル１３０２をこの
ｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明
する。
【０１１７】また、前述と同様にＲＧＢ各色光の液晶パ
ネル１３０２上の照明範囲を一致させるため、各色光の
主光線は液晶パネル１３０２上で交差するように、Ｂ／
Ｇ反射ダイクロイックミラー１３４１とＲ反射ダイクロ
イックミラー１３４０のシフト量およびチルト量が選択
されている。
【０１１８】さらに、図２８（ａ）に示したようにＢ反
射ダイクロイックミラー１３４１のカット波長は４８０
ｎｍ、図２８（ｂ）に示したようにＢ／Ｇ反射ダイクロ
イックミラー１３４１のカット波長は５７０ｎｍ、図２
８（ｃ）に示したようにＲ反射ダイクロイックミラー１
３４０のカット波長は６００ｎｍであるから、不要な橙
色光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過
して捨てられる。これにより最適な色バランスを得るこ
とができる。
【０１１９】そして後述するように液晶パネル１３０２
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３
に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１３
０１を通じて、スクリーン（不図示）に拡大投影され
る。
【０１２０】ところで、該液晶パネル１３０２を照明す
る各ＲＧＢ光は入射角が異なるため、そこから反射され
てくる各ＲＧＢ光もその出射角を異にしているが、投影
レンズ１３０１としてはこれらを全て取り込むに十分な
大きさのレンズ径及び開口のものを用いている。ただ
し、投影レンズ１３０１に入射する光束の傾きは、各色
光がマイクロレンズを２回通過することにより平行化さ
れ、液晶パネル１３０２への入射光の傾きを維持してい
る。
【０１２１】ところが図３９に示したように従来例の透
過型では、液晶パネルを出射した光束はマイクロレンズ
の集光作用分も加わってより大きく広がってしまうの
で、この光束を取り込むための投影レンズはさらに大き
な開口数が求められ、高価なレンズとなっていた。
【０１２２】図３９において、１３１６は複数のマイク
ロレンズ１３１６ａを所定のピッチで配列したマイクロ
レンズアレイ、１３１７は液晶層、１３１８はＲ（赤
色）、Ｇ（緑色）、Ｂ（青色）の各色画素である。
【０１２３】赤，緑，青色の各色の照明光Ｒ，Ｇ，Ｂを
それぞれ異なる角度から液晶パネルＬＰに当て、マイク
ロレンズ１３１６ａの集光作用により各色光がそれぞれ
異なる色画素１３１８に入射するようにしている。これ
によって、カラーフィルターを不要とすると共に高い光
利用率を可能にした表示パネルを構成している。このよ
うな表示パネルを用いた投写型表示装置は単板液晶パネ
ルにても明るいフルカラー映像を投写表示することがで
きるようになっている。
【０１２４】しかしながら、このようなマイクロレンズ
付の表示パネルを用いた投写型表示装置では、その投写
表示画像のＲ，Ｇ，Ｂの各色画素１３１８がスクリーン
上に拡大投影されたものとなる。このため、図４０に示
したようにＲ，Ｇ，Ｂのモザイク構造が目立ってしま
い、これが表示画像の品位を著しく低下してしまうとい
う欠点を有していたのである。
【０１２５】また、本実施形態では、液晶パネル１３０
２からの光束の広がりは、比較的小さくなるので、より
小さな開口数の投影レンズでもスクリーン上で十分に明
るい投影画像を得ることができ、より安価で小型の投影
レンズを用いることが可能になる。また、図４０に示す
縦方向に同一色が並ぶストライプタイプの表示方式のモ
ザイク構造であっても、目立たなくなって、好ましくな
る。
【０１２６】次に、ここで用いる本発明液晶パネル１３
０２について説明する。図３０に該液晶パネル１３０２
の拡大断面模式図（図２１のｙ−ｚ面に対応）を示す。
図において、１３２１はマイクロレンズ基板、１３２２
はマイクロレンズ、１３２３はシートガラス、１３２４
は透明対向電極、１３２５は液晶層、１３２６は画素電
極、１３２７はアクティブマトリックス駆動回路部、１
３２８はシリコン半導体基板である。また、１２５２は
周辺シール部である。ここで、本実施形態では、Ｒ，
Ｇ，Ｂ画素が、１パネルに集約されており、１画素のサ
イズは小さくなる。従って、開口率を上げることの重要
性が大きく、集光された光の範囲には、反射電極が存在
していなければならず、第１〜第５の実施形態で説明し
た構成が重要となる。マイクロレンズ１３２２は、いわ
ゆるイオン交換法によりガラス基板（アルカリ系ガラ
ス）１３２１の表面上に形成されており、画素電極１３
２６のピッチの倍のピッチで２次元的アレイ構造を成し
ている。
【０１２７】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。画素電極１３２６はＡｌから成り、反射鏡
を兼ねており、表面性を良くして反射率を向上させるた
め、パターニング後の最終工程でいわゆるＣＭＰ処理を
施している。
【０１２８】アクティブマトリックス駆動回路部１３２
７はいわゆるシリコン半導体基板１３２８上に設けられ
ている。ここで、ドライバーとして水平方向回路と垂直
方向回路を含むアクティブマトリックス駆動回路１３２
７はＲ，Ｇ，Ｂの各原色映像信号を所定の各Ｒ，Ｇ，Ｂ
画素に書き込むように構成されており、該各画素電極１
３２６はカラーフィルターは有さないものの、前記アク
ティブマトリックス駆動回路１３２７にて書き込まれる
原色映像信号により各Ｒ，Ｇ，Ｂ画素として区別され、
後述する所定のＲ，Ｇ，Ｂ画素配列を形成している。
【０１２９】ここで、まず液晶パネル１３０２に対して
照明するＧ光について見てみると、前述したようにＧ光
の主光線はＰＢＳ１３０３により偏光化されたのち、該
液晶パネル１３０２に対して垂直に入射する。この光線
のうち１つのマイクロレンズ１３２２ａに入射する光線
例を図中の矢印Ｇ（ｉｎ／ｏｕｔ）に示す。
【０１３０】ここに図示されたように該Ｇ光線はマイク
ロレンズ１３２２により集光され、Ｇ画素電極１３２６
ｇ上を照明する。そしてＡｌより成る該画素電極１３２
６ｇにより反射され、再び同じマイクロレンズ１３２２
ａを通じてパネル外に出射していく。このように液晶層
１３２５を往復通過する際、該Ｇ光線（偏光）は画素電
極１３２６ｇに印加される信号電圧により対向電極１３
２４との間に形成される電界による液晶の動作により変
調を受けて、該液晶パネルを出射し、ＰＢＳ１３０３に
戻る。
【０１３１】ここで、その変調度合いによりＰＢＳ面１
３０３ａにて反射され、投影レンズ１３０１に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。
【０１３２】一方、上述したように図３０中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。
【０１３３】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。
【０１３４】ところで、図３０の描写では画素電極１３
２６ｇ上と画素電極１３２６ｒ上の各Ｇ光とＲ光の色光
が１部重なり干渉しているようになっているが、これは
模式的に液晶層の厚さを拡大誇張して描いているためで
あり、実際には該液晶層の厚さは１〜５μであり、シー
トガラス１３２３の５０〜１００μに比べて非常に薄
く、画素サイズに関係なくこのような干渉は起こらな
い。
【０１３５】次に、図３１に本実施形態での色分解・色
合成の原理説明図を示す。ここで、図３１（ａ）は液晶
パネル１３０２の上面模式図、図３１（ｂ）、図３１
（ｃ）はそれぞれ該液晶パネル上面模式図に対するＡ−
Ａ′（ｘ方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模
式図である。
【０１３６】ここで、マイクロレンズ１３２２は、図３
１（ａ）の一点鎖線に示すように、Ｇ光を中心として両
隣接する２色画素の半分ずつに対して１個が対応してい
る。このうち図３１（ｃ）はｙ−ｚ断面を表す上記図２
２に対応するものであり、各マイクロレンズ１３２２に
入射するＧ光とＲ光の入出射の様子を表している。これ
から判るように各Ｇ画素電極は各マイクロレンズの中心
の真下に配置され、各Ｒ画素電極は各マイクロレンズ間
境界の真下に配置されている。従って、Ｒ光の入射角は
そのｔａｎθが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレ
ンズ・画素電極間距離の比に等しくなるように設定する
のが好ましい。
【０１３７】一方、図３１（ｂ）は該液晶パネル１３０
２のｘ−ｙ断面に対応するものである。このｘ−ｙ断面
については、Ｂ画素電極とＧ画素電極とが図３１（ｃ）
と同様に交互に配置されており、やはり各Ｇ画素電極は
各マイクロレンズ中心の真下に配置され、各Ｂ画素電極
は各マイクロレンズ間境界の真下に配置されている。
【０１３８】ところで該液晶パネルを照明するＢ光につ
いては、前述したようにＰＢＳ１３０３による偏光化
後、図３１中断面（ｘ−ｙ面）の斜め方向から入射して
くるため、Ｒ光の場合と全く同様に、各マイクロレンズ
１３２２から入射したＢ光線は、図示したようにＢ画素
電極１３２６ｂにより反射され、入射したマイクロレン
ズ１３２２に対して、ｘ方向に隣り合うマイクロレンズ
１３２２から出射する。Ｂ画素電極１３２６ｂ上の液晶
による変調や液晶パネルからのＢ出射光の投影について
は、前述のＧ光およびＲ光と同様である。
【０１３９】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。
【０１４０】ところで、本実施形態の液晶パネル１３０
２では以上述べたように各ＲＧＢ画素の並びがｚ方向に
対しては、ＲＧＲＧＲＧ…の並びに、ｘ方向に対しては
ＢＧＢＧＢＧ…の並びとなっているが、図３１（ａ）は
その平面的な並びを示している。
【０１４１】このように各画素サイズは縦横共にマイク
ロレンズの約半分になっており、画素ピッチはｘ−ｚ両
方向ともにマイクロレンズのそれの半分になっている。
また、Ｇ画素は平面的にもマイクロレンズ中心の真下に
位置し、Ｒ画素はｚ方向のＧ画素間かつマイクロレンズ
境界に位置し、Ｂ画素はｘ方向のＧ画素間かつマイクロ
レンズ境界に位置している。また、１つのマイクロレン
ズ単位の形状は矩形（画素の２倍サイズ）となってい
る。
【０１４２】図３２に本実施形態の液晶パネルの部分拡
大上面図を示す。ここで図中の破線格子１３２９は１つ
の絵素を構成するＲＧＢ画素のまとまりを示している。
なお、画素ユニットを基板上に２次元的に所定のピッチ
で配列して、画素ユニットアレイを構成している。つま
り、図３２のアクティブマトリックス駆動回路部１３２
７により各ＲＧＢ画素が駆動される際、破線格子１３２
９で示されるＲＧＢ画素ユニットは同一画素位置に対応
したＲＧＢ映像信号にて駆動される。
【０１４３】ここでＲ画素電極１３２６ｒ、Ｇ画素電極
１３２６ｇ、Ｂ画素電極１３２６ｂから成る１つの絵素
に注目してみると、まずＲ画素電極１３２６ｒは矢印ｒ
１で示されるようにマイクロレンズ１３２２ｂから前述
したように斜めに入射するＲ光で照明され、そのＲ反射
光は矢印ｒ−２で示すようにマイクロレンズ１３２２ａ
を通じて出射する。Ｂ画素電極１３２６ｂは矢印ｂ１で
示されるようにマイクロレンズ１３２２ｃから前述した
ように斜めに入射するＢ光で照明され、そのＢ反射光は
矢印ｂ２で示すようにやはりマイクロレンズ１３２２ａ
を通じて出射する。
【０１４４】また、Ｇ画素電極１３２６ｇは正面後面矢
印ｇ１２で示されるように、マイクロレンズ１３２２ａ
から前述したように垂直（紙面奥へ向かう方向）に入射
するＧ光で照明され、そのＧ反射光は同じマイクロレン
ズ１３２２ａを通じて垂直に（紙面手前に出てくる方
向）出射する。
【０１４５】このように、本液晶パネルにおいては、１
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は１３２２
ａ）から行われる。そしてこのことは、その他の全ての
絵素（ＲＧＢ画素ユニット）についても成り立ってい
る。
【０１４６】従って、図３２に示すように、本実施形態
の液晶パネル１３０２からの全出射光をＰＢＳ１３０３
および投影レンズ１３０１を通じて、スクリーン１３０
９に投写する。この際、液晶パネル１３０２を用い、液
晶パネル１３０２内のマイクロレンズ１３２２の位置又
はその近傍がスクリーン１３０９上に結像投影されるよ
うに光学調整すると、その投影画像は図３５に示すよう
なマイクロレンズ１３２２の格子内に各絵素を構成する
該Ｒ，Ｇ，Ｂ画素ユニットからの出射光が混色した状態
つまり同画素混色した状態の絵素を構成単位としたもの
となる。そして、前述した図４０による従来例のような
いわゆるＲＧＢモザイクが無い、質感の高い良好なカラ
ー画像表示が可能となる。
【０１４７】つぎに、本投写型液晶表示装置の駆動回路
系についてその全体ブロック図を図３４に示す。ここ
で、図３４中、１３１０はパネルドライバーであり、
Ｒ，Ｇ，Ｂ映像信号を形成するとともに、対向電極１３
２４の駆動信号、各種タイミング信号等を形成してい
る。１３１２はインターフェースであり、各種映像及び
制御伝送信号を標準映像信号等にデコードしている。ま
た、１３１１はデコーダーであり、インターフェース１
３１２からの標準映像信号をＲＧＢ原色映像信号及び同
期信号に、即ち液晶パネル１３０２に対応した画像信号
にデコード・変換している。１３１４はバラストであ
り、楕円リフレクター１３０７内のアークランプ１３０
８を駆動点灯する。１３１５は電源回路であり、各回路
ブロックに対して電源を供給している。１３１３は不図
示の操作部を内在したコントローラーであり、上記各回
路ブロックを総合的にコントロールするものである。
【０１４８】このように本実施形態の投写型液晶表示装
置は、その駆動回路系は単板式プロジェクターとして
は、ごく一般的なものであり、特に駆動回路系に負担を
掛けることなく、前述したようなＲ，Ｇ，Ｂモザイクの
無い良好な質感のカラー画像を表示することができるも
のである。
【０１４９】ところで、図３６に本実施形態における液
晶パネルの別形態の部分拡大上面図を示す。ここではマ
イクロレンズ１３２２の中心真下位置に第１の画素とし
てＢ画素電極１３２６ｂを配列し、それに対し左右方向
に第２の画素としてＧ画素１３２６ｇが交互に並ぶよう
に、及び上下方向に第３の画素として、Ｒ画素１３２６
ｒが交互に並ぶように配列している。
【０１５０】このように配列しても、絵素を構成するＲ
ＧＢ画素ユニットからの反射光が１つの共通マイクロレ
ンズから出射するように、Ｂ光を垂直入射、Ｒ／Ｇ光を
斜め入射（同角度異方向）とすることにより、前例と全
く同様な効果を得ることができる。また、さらにマイク
ロレンズ１３２２の中心真下位置にＲ画素を配列しその
他の色画素を左右または上下方向にＲ画素に対してＧ，
Ｂ画素を交互に並ぶようにしても良い。
【０１５１】［第９の実施形態］図３７に本発明の第９
の実施形態に係わる液晶パネル１３２０を示す。同図は
本液晶パネル１３２０の部分拡大断面図である。前記第
８の実施形態との相違点を述べると、まず対向ガラス基
板としてシートガラス１３２３を用いており、マイクロ
レンズ１２２０については、シートガラス１３２３上に
熱可塑性樹脂を用いたいわゆるリフロー法により形成し
ている。さらに、非画素部にスペーサー柱１２５１を感
光性樹脂のフォトリソグラフィーにて形成している。
【０１５２】該液晶パネル１３２０の部分上面図を図３
８（ａ）に示す。この図から判るようにスペーサー柱１
２５１は所定の画素のピッチでマイクロレンズ１２２０
の角隅部の非画素領域に形成されている。このスペーサ
ー柱１２５１を通るＡ−Ａ′断面図を図３８（ｂ）に示
す。このスペーサー柱１２５１の形成密度については１
０〜１００画素ピッチでマトリックス状に設けるのが好
ましく、シートガラス１３２３の平面性と液晶の注入性
というスペーサー柱数に対して相反するパラメーターを
共に満足するように設定する必要がある。
【０１５３】また本実施形態では金属膜パターンによる
遮光層１２２１を設けており、各マイクロレンズ境界部
分からの漏れ光の進入を防止している。これにより、こ
のような漏れ光による投影画像の彩度低下（各原色画像
光の混色による）やコントラスト低下が防止される。従
って本液晶パネル１３２０を用いて、本実施形態の如き
液晶パネルを備えた投写型表示装置を構成することによ
り、さらにメリハリのある良好な画質が得られるように
なる。
【０１５４】以上の第１実施形態〜第８実施形態の説明
より理解されるように、本発明によれば、反射型液晶素
子の水平方向駆動用及び垂直方向駆動用の駆動回路とし
てダイナミック型とスタティック型とを選択的に採用し
たので、駆動回路の最適化が図れ、液晶表示装置のチッ
プサイズを小さくでき、低消費電力とすることができ、
更に信頼性を高く、設計の自由度を高くできるという種
々の効果を奏し得る。
【０１５５】
【発明の効果】本発明によれば、低消費電力及びチップ
面積が小さく、且つ信頼性の高い、設計的にも活用的に
自由度の高い走査回路を有するマトリクス基板、液晶装
置及び表示装置を提供できる。また、液晶パネルの水平
方向駆動回路をダイナミック型とし、垂直方向駆動回路
をスタティック型としたことにより、チップサイズの小
さい低消費電力で駆動できるマトリクス基板を形成でき
る。
【０１５６】また、水平方向駆動回路又は垂直方向駆動
回路を構成するシフトレジスタを駆動パルスの順列を逆
順列にも可能であり双方向とすることが容易に行えるの
で、設計上の自由度が増加し、種々な用途にマトリクス
基板を活用できる。
【０１５７】さらに、本発明に関わる投写型液晶表示装
置においては、マイクロレンズ付反射型液晶パネルとそ
れぞれ異なる方向から各原色光を照明する光学系等を用
いて、１つの絵素を構成する１組のＲＧＢ画素からの液
晶による変調後の反射光が同一のマイクロレンズを通じ
て出射するようにしたことにより、ＲＧＢモザイクの無
い質感の高い良好なカラー画像投写表示が可能となる。
【０１５８】また、各画素からの光束はマイクロレンズ
を２回通過してほぼ並行化されるので、開口数の小さい
安価な投影レンズを用いてもスクリーン上で明るい投影
画像を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態としての液晶パネルの駆動回
路を示す回路図である。
【図２】本発明の実施形態としての液晶パネルの駆動回
路のタイミング図である。
【図３】液晶パネルに適用可能なダイナミック型シフト
レジスタの回路図である。
【図４】液晶パネルに適用可能なダイナミック型シフト
レジスタのタイミング図である。
【図５】液晶パネルに適用可能なスタティック型シフト
レジスタの回路図である。
【図６】液晶パネルに適用可能なダイナミック型シフト
レジスタのタイミング図である。
【図７】液晶パネルに適用可能なシフトレジスタの平面
図である。
【図８】本発明による液晶パネルの駆動回路の１例を示
す回路図である。
【図９】本発明による液晶パネルの駆動回路の１例を示
す回路図である。
【図１０】本発明による液晶パネルの駆動回路の１例を
示すタイミング図である。
【図１１】本発明の液晶パネルに適用可能なダイナミッ
ク型シフトレジスタの回路図である。
【図１２】本発明による液晶パネルに適用可能なダイナ
ミック型シフトレジスタのタイミング図である。
【図１３】本発明による液晶パネルに適用可能なスタテ
ィック型シフトレジスタの回路図である。
【図１４】本発明による液晶パネルに適用可能なシフト
レジスタの回路図である。
【図１５】本発明による液晶パネルに適用可能なシフト
レジスタの回路図である。
【図１６】本発明による液晶素子の１例を示す断面図で
ある。
【図１７】本発明による液晶装置の概略的回路図であ
る。
【図１８】本発明による液晶装置のブロック図である。
【図１９】本発明による液晶装置の入力部のディレイ回
路を含む回路図である。
【図２０】本発明による液晶装置の液晶パネルの概念図
である。
【図２１】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。
【図２２】本発明による液晶装置を用いた液晶プロジェ
クターの概念図である。
【図２３】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。
【図２４】液晶パネルの製造工程を説明するための模式
図である。
【図２５】液晶パネルの製造工程を説明するための模式
図である。
【図２６】液晶パネルの製造工程を説明するための模式
図である。
【図２７】本発明の投写型表示装置の１例を示す模式図
である。
【図２８】本発明の投写型表示装置に用いたダイクロイ
ックミラーの分光反射特性図である。
【図２９】未発明の投写型表示装置の色分解照明部の斜
視図である。
【図３０】本発明の液晶パネルの１例を示す断面図であ
る。
【図３１】本発明の液晶パネルでの色分解色合成の原理
説明図である。
【図３２】本発明の液晶パネルの１例についての部分拡
大上面図である。
【図３３】本発明の投写型表示装置の投影光学系を示す
模式図である。
【図３４】本発明の投写型表示装置の駆動回路系を示す
ブロック図である。
【図３５】本発明の投写型表示装置の１例についてのス
クリーン上の投影像の部分拡大図である。
【図３６】本発明の液晶パネルの１例についての部分拡
大上面図である。
【図３７】本発明の液晶パネルの１例を示す模式図であ
る。
【図３８】本発明の液晶パネルの１例についての部分拡
大上面図と部分拡大断面図である。
【図３９】従来のマイクロレンズ付の透過型液晶パネル
の部分拡大断面図である。
【図４０】マイクロレンズ付の透過型液晶パネルを用い
た従来の投写型表示装置でのスクリーン投影像の部分拡
大図である。
【符号の説明】
１，２ 水平シフトレジスタ ３ 垂直シフトレジスタ ４〜１１ ビデオ信号線 １２〜２３ スイッチングＭＯＳトランジスタ ２４〜３５ 垂直信号線 ３６ 画素スイッチングＭＯＳトランジスタ ３７ 液晶 ３８ 分布容量 ３９〜４１ 水平制御信号線 ４２〜４５ 垂直制御信号線 ５１〜５４ インバータ ６１〜６４ インバータスイッチ ７１〜７４ インバータ ３０１ 半導体基板 ３０２，３０２’ ｐ型及びｎ型ウェル ３０３，３０３’ ソース領域 ３０４ ゲート領域 ３０５，３０５’ ドレイン領域 ３０６ ＬＯＣＯＳ絶縁層 ３０７ 遮光層 ３０８ ＰＳＧ ３０９ プラズマＳｉＮ ３１０ ソース電極 ３１１ 連結電極 ３１２ 反射電極＆画素電極 ３１３ 反射防止膜 ３１４ 液晶層 ３１５ 共通透明電極 ３１６ 対向電極 ３１７，３１７’ 高濃度不純物領域 ３１９ 表示領域 ３２０ 反射防止膜 ３２１，３２２ シフトレジスタ ３２３ ｎＭＯＳ ３２４ ｐＭＯＳ ３２５ 保持容量 ３２７ 信号転送スイッチ ３２８ リセットスイッチ ３２９ リセットパルス入力端子 ３３０ リセット電源端子 ３３１ 映像信号入力端子 ３３２ 昇圧レベルシフター ３４２ パルスｄｅｌａｙ用インバータ ３４３ スイッチ ３４４ 出力 ３４５ 容量 ３４６ 保護回路 ３５１ シール部 ３５２ 電極パッド ３５３ クロックバッファー ３７１ 光源 ３７２ 集光レンズ ３７３，３７５ フレネルレンズ ３７４ 色分解光学素子 ３７６ ミラー ３７７ 視野レンズ ３７８ 液晶装置 ３７９ 絞り部 ３８０ 投影レンズ ３８１ スクリーン ３８５ 電源 ３８６ プラグ ３８７ ランプ温度検出 ３８８ 制御ボード ３８９ フィルタ安全スイッチ ４５３ メインボード ４５４ 液晶パネルドライブヘッドボード ４５５，４５６，４５７ 液晶装置 １２２０ マイクロレンズ（リフロー熱ダレ式） １２５１ スペーサー柱 １２５２ 周辺シール部 １３０１ 投影レンズ １３０２ マイクロレンズ付液晶パネル １３０３ 偏光ビームスプリッター（ＰＢＳ） １３０６ ロッド型インテグレータ １３０７ 楕円リフレクター １３０８ アークランプ １３０９ スクリーン １３１０ パネルドライバー １３１１ デコーダー １３１２ インターフェース回路 １３１４ バラスト（アークランプ点灯回路） １３２０ マイクロレンズ付液晶パネル １３２１ マイクロレンズガラス基板 １３２２ マイクロレンズ（インデックス分布式） １３２３ シートガラス １３２４ 対向透明電極 １３２５ 液晶 １３２６ 画素電極 １３２７ アクティブマトリックス駆動回路部 １３２８ シリコン半導体基板 １３２９ 基本絵素単位 １３４０ Ｒ反射ダイクロイックミラー １３４１ Ｂ／Ｇ反射ダイクロイックミラー １３４２ Ｂ反射ダイクロイックミラー １３４３ 高反射ミラー １３５０ フレネルレンズ（第２コンデンサーレンズ） １３５１ 第１コンデンサーレンズ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 榑松 克巳 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 小山 理 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平６−102531（ＪＰ，Ａ) 特開 平１−289917（ＪＰ，Ａ) 特開 平６−222391（ＪＰ，Ａ) 特開 昭59−133590（ＪＰ，Ａ) 特開 平８−101405（ＪＰ，Ａ) 特開 平８−50269（ＪＰ，Ａ) 特開 平８−95035（ＪＰ，Ａ) 特開 平６−75204（ＪＰ，Ａ) 特開 平８−234165（ＪＰ，Ａ) 特開 昭63−40489（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 550 G02F 1/133 530 G09G 3/36

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の行及び列に沿ってマトリクス状に
    配置された複数の画素電極、前記画素電極毎に接続して
    なる第１の複数のスイッチング素子、前記第１の複数の
    スイッチング素子のうちの各行上のスイッチング素子を
    各行毎に共通に接続してなる第１の複数の配線からなる
    水平方向信号線、前記第１の複数のスイッチング素子の
    うちの各列上のスイッチング素子を各列毎に共通に接続
    してなる第２の複数の配線からなる垂直方向信号線、ビ
    デオ信号を出力する複数のビデオ信号線、前記複数のビ
    デオ信号線の各ビデオ信号線と前記垂直方向信号線の各
    配線とを接続する複数の接続配線が設けられ、該複数の
    接続配線の各接続配線毎に配置した第２の複数のスイッ
    チング素子、前記第２の複数のスイッチング素子をより
    数の少ない複数のスイッチング素子の群に区分し、該区
    分された複数のスイッチング素子群内のゲートを各群毎
    に共通に接続してなる第３の複数の配線、前記第３の複
    数の配線にパルスを供給するダイナミックシフトレジス
    タを有する水平方向駆動回路、及び前記水平方向信号線
    に走査信号を供給するスタティックシフトレジスタを有
    する垂直方向駆動回路を有し、前記第１の複数のスイッ
    チング素子を単結晶トランジスタとしたことを特徴とす
    るマトリクス基板。
  2. 【請求項２】 前記水平方向駆動回路は、ＣＭＯＳを用
    いて構成される請求項１に記載のマトリクス基板。
  3. 【請求項３】 前記水平方向駆動回路を、前記画素電極
    を挟んで２つ有する請求項１に記載のマトリクス基板。
  4. 【請求項４】 前記水平方向駆動回路の出力が、前記第
    ３の複数の配線の隣接する配線の出力パルス同士で時間
    的に重なり合う請求項１に記載のマトリクス基板。
  5. 【請求項５】 前記ダイナミックシフトレジスタは、イ
    ンバータを有し、該インバータに昇圧回路が接続された
    請求項１に記載のマトリクス基板。
  6. 【請求項６】 前記ダイナミックシフトレジスタの電源
    電圧が、前記マトリクス基板内の他の電源電圧よりも低
    く設定される請求項５に記載のマトリクス基板。
  7. 【請求項７】 前記水平方向駆動回路と前記垂直方向駆
    動回路の少なくとも一方は、双方向回路を構成する請求
    項１乃至６のいずれか１項に記載のマトリクス基板。
  8. 【請求項８】 前記マトリクス基板は、半導体基板を用
    いて構成された請求項１に記載のマトリクス基板。
  9. 【請求項９】 前記画素電極は、ケミカルメカニカルポ
    リッシングを用いて形成された請求項１乃至８のいずれ
    か１項に記載のマトリクス基板。
  10. 【請求項１０】 複数の行及び列に沿ってマトリクス状
    に配置された複数の画素電極、前記画素電極毎に接続し
    てなる第１の複数のスイッチング素子、前記第１の複数
    のスイッチング素子のうちの各行上のスイッチング素子
    を各行毎に共通に接続してなる第１の複数の配線からな
    る水平方向信号線、前記第１の複数のスイッチング素子
    のうちの各列上のスイッチング素子を各列毎に共通に接
    続してなる第２の複数の配線からなる垂直方向信号線、
    ビデオ信号を出力する複数のビデオ信号線、前記複数の
    ビデオ信号線の各ビデオ信号線と前記垂直方向信号線の
    各配線とを接続する複数の接続配線が設けられ、該複数
    の接続配線の各接続配線毎に配置した第２の複数のスイ
    ッチング素子、前記第２の複数のスイッチング素子をよ
    り数の少ない複数のスイッチング素子の群に区分し、該
    区分された複数のスイッチング素子群内のゲートを各群
    毎に共通に接続してなる第３の複数の配線、前記第３の
    複数の配線にパルスを供給するダイナミックシフトレジ
    スタを有する水平方向駆動回路、及び前記水平方向信号
    線に走査信号を供給するスタティックシフトレジスタを
    有する垂直方向駆動回路を有し、前記第１の複数のスイ
    ッチング素子を単結晶トランジスタとしたマトリクス基
    板と、前記マトリクス基板に対向する対向基板と、の間
    に液晶材料を配して構成されたことを特徴とする液晶装
    置。
  11. 【請求項１１】 請求項１０に記載の液晶装置を用いた
    表示装置であって、該液晶装置として反射型の液晶パネ
    ルを用い、光源から発せられた光を該液晶パネルに照射
    し、反射光を光学系を介してスクリーンに照射して画像
    を表示する表示装置。
  12. 【請求項１２】 前記反射型の液晶パネルとして、第
    １，第２，第３の色画素の３つの色画素のうち第１，第
    ２の色画素の組み合わせを第１方向に、第１、第３の色
    画素の組み合わせを該第１方向と異なる第２方向に該第
    １の色画素を共有するように配置した画素ユニットを基
    板上に所定のピッチで２次元的に配列した画素ユニット
    アレイと、前記第１方向と前記第２方向の２つの色画素
    の組み合わせのピッチを１ピッチとするマイクロレンズ
    を複数個、該基板上の画素ユニットアレイ上に、該第１
    の色画素が各マイクロレンズの中心の真下に配置される
    ように２次元的配列したマイクロレンズアレイとを有す
    る液晶パネルを使用する請求項１１記載の表示装置。
JP27901197A 1996-10-18 1997-10-13 マトリクス基板と液晶装置とこれらを用いた表示装置 Expired - Fee Related JP3513371B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP27901197A JP3513371B2 (ja) 1996-10-18 1997-10-13 マトリクス基板と液晶装置とこれらを用いた表示装置
US08/953,725 US6127998A (en) 1996-10-18 1997-10-17 Matrix substrate, liquid-crystal device incorporating the matrix substrate, and display device incorporating the liquid-crystal device
TW086115565A TW418376B (en) 1996-10-18 1997-10-17 Matrix substrate, liquid-crystal device incorporating the matrix substrate, and display device incorporating the liquid-crystal device
CNB971228116A CN1149429C (zh) 1996-10-18 1997-10-17 矩阵基底和含该基底的液晶装置及含该装置的显示装置
EP97308259A EP0837445A1 (en) 1996-10-18 1997-10-17 Matrix substrate with row and column drivers for use in liquid crystal display
KR1019970053630A KR100283717B1 (ko) 1996-10-18 1997-10-18 매트릭스기판, 이 매트릭스기판을 사용한 액정장치 및 이 액정장치를 사용한 표시장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-276530 1996-10-18
JP27653096 1996-10-18
JP27901197A JP3513371B2 (ja) 1996-10-18 1997-10-13 マトリクス基板と液晶装置とこれらを用いた表示装置

Publications (2)

Publication Number Publication Date
JPH10177162A JPH10177162A (ja) 1998-06-30
JP3513371B2 true JP3513371B2 (ja) 2004-03-31

Family

ID=26551958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27901197A Expired - Fee Related JP3513371B2 (ja) 1996-10-18 1997-10-13 マトリクス基板と液晶装置とこれらを用いた表示装置

Country Status (6)

Country Link
US (1) US6127998A (ja)
EP (1) EP0837445A1 (ja)
JP (1) JP3513371B2 (ja)
KR (1) KR100283717B1 (ja)
CN (1) CN1149429C (ja)
TW (1) TW418376B (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3897873B2 (ja) * 1997-09-11 2007-03-28 株式会社半導体エネルギー研究所 液晶表示装置の駆動回路
JP3445121B2 (ja) * 1997-10-24 2003-09-08 キヤノン株式会社 マトリクス基板と液晶表示装置及びこれを用いるプロジェクター
JP4073533B2 (ja) * 1998-02-09 2008-04-09 株式会社半導体エネルギー研究所 情報処理装置
US7248232B1 (en) 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
JP3667548B2 (ja) * 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
FR2787618A1 (fr) * 1998-12-21 2000-06-23 Cit Alcatel Afficheur a cristaux liquides et son procede d'affichage
JP4482169B2 (ja) * 1999-01-19 2010-06-16 富士フイルム株式会社 撮像表示装置
JP2000258750A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 液晶表示装置
JP2000315058A (ja) * 1999-04-30 2000-11-14 Toshiba Corp 表示装置用アレイ基板
US6563482B1 (en) 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100344186B1 (ko) * 1999-08-05 2002-07-19 주식회사 네오텍리서치 액정표시장치의 소오스 구동회로 및 그 구동방법
JP4674939B2 (ja) * 1999-08-18 2011-04-20 株式会社半導体エネルギー研究所 駆動回路、表示装置、電子機器
JP2001100653A (ja) * 1999-09-29 2001-04-13 Tdk Corp シフトレジスタおよび画像表示装置
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP4800473B2 (ja) * 1999-11-30 2011-10-26 株式会社半導体エネルギー研究所 液晶パネル及び液晶プロジェクター
JP2001274676A (ja) * 2000-01-19 2001-10-05 Sharp Corp レベルシフト回路および画像表示装置
US6717151B2 (en) * 2000-07-10 2004-04-06 Canon Kabushiki Kaisha Image pickup apparatus
JP2003107438A (ja) 2000-09-12 2003-04-09 Canon Inc 液晶素子
KR100387122B1 (ko) * 2000-09-15 2003-06-12 피티플러스(주) 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법
US7081875B2 (en) * 2000-09-18 2006-07-25 Sanyo Electric Co., Ltd. Display device and its driving method
KR100394006B1 (ko) 2001-05-04 2003-08-06 엘지전자 주식회사 전류구동 표시소자의 더블 스캔 구조 및 제조방법
US20020167479A1 (en) * 2001-05-10 2002-11-14 Koninklijke Philips Electronics N.V. High performance reflective liquid crystal light valve using a multi-row addressing scheme
JP5044876B2 (ja) * 2001-05-31 2012-10-10 パナソニック株式会社 液晶表示装置の駆動方法および液晶表示装置
US6636196B2 (en) * 2001-06-08 2003-10-21 Koninklijke Philips Electronics N.V. Electro-optic display device using a multi-row addressing scheme
US11302253B2 (en) 2001-09-07 2022-04-12 Joled Inc. El display apparatus
EP3716257B1 (en) 2001-09-07 2021-01-20 Joled Inc. El display panel, method of driving the same, and el display device
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置
US6943767B2 (en) * 2002-12-12 2005-09-13 International Business Machines Corporation Image display device and method of supplying writing electric potential to an image display device
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP3952979B2 (ja) 2003-03-25 2007-08-01 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
US7019884B2 (en) 2003-03-31 2006-03-28 Intel Corporation Light modulator with bi-directional drive
JP3870933B2 (ja) * 2003-06-24 2007-01-24 ソニー株式会社 表示装置及びその駆動方法
JP2005115287A (ja) * 2003-10-10 2005-04-28 Nec Electronics Corp 表示装置の駆動回路およびその駆動方法
JP4203659B2 (ja) * 2004-05-28 2009-01-07 カシオ計算機株式会社 表示装置及びその駆動制御方法
US7944414B2 (en) 2004-05-28 2011-05-17 Casio Computer Co., Ltd. Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus
KR100858021B1 (ko) * 2005-01-05 2008-09-10 엘지전자 주식회사 엘시디 셔터를 이용한 입체 표시 방법 및 그 방법을 위한입체 표시 장치
KR101100890B1 (ko) * 2005-03-02 2012-01-02 삼성전자주식회사 액정표시장치 및 그 구동방법
US7919827B2 (en) * 2005-03-11 2011-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for reducing noise in CMOS image sensors
JP2006267937A (ja) * 2005-03-25 2006-10-05 Victor Co Of Japan Ltd 反射型の液晶表示装置
JP4523034B2 (ja) * 2005-05-19 2010-08-11 シャープ株式会社 レベルシフタ、それを備えたシフトレジスタ、およびそれを備えた表示装置
JP4466606B2 (ja) * 2005-09-07 2010-05-26 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
US8090116B2 (en) * 2005-11-18 2012-01-03 Holmi Douglas J Vehicle directional electroacoustical transducing
KR101189278B1 (ko) 2006-04-18 2012-10-09 삼성디스플레이 주식회사 디지털 아날로그 변환기 및 표시 장치의 구동 방법
JP5094191B2 (ja) * 2006-04-18 2012-12-12 キヤノン株式会社 反射型液晶表示装置及び液晶プロジェクターシステム
US8106865B2 (en) 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
EP2058697B1 (en) * 2006-08-31 2014-05-07 Sharp Kabushiki Kaisha Display panel, and display device having the panel
JP2008216961A (ja) * 2007-03-02 2008-09-18 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動回路
JP4944689B2 (ja) * 2007-03-02 2012-06-06 三星モバイルディスプレイ株式會社 有機電界発光表示装置及びその駆動回路
JP4702355B2 (ja) * 2007-12-06 2011-06-15 ソニー株式会社 液晶表示装置の製造方法
TWI428875B (zh) * 2008-01-21 2014-03-01 Seereal Technologies Sa An apparatus for controlling the pixels of the pixel array
JP4329868B2 (ja) * 2008-04-14 2009-09-09 カシオ計算機株式会社 表示装置
KR101607702B1 (ko) 2009-05-29 2016-03-31 삼성디스플레이 주식회사 액정 표시 장치
KR101713356B1 (ko) * 2009-09-24 2017-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기
KR101056284B1 (ko) 2009-10-22 2011-08-11 삼성모바일디스플레이주식회사 센서 스캔 드라이버 및 이를 구비한 터치 스크린 내장형 평판표시장치
TWI413040B (zh) * 2009-12-10 2013-10-21 Au Optronics Corp 畫素陣列
EP2334088A1 (en) * 2009-12-14 2011-06-15 Koninklijke Philips Electronics N.V. Generating a 3D video signal
CN102959609B (zh) 2010-09-06 2015-05-27 株式会社日本有机雷特显示器 显示装置及其制造方法
WO2012039180A1 (ja) * 2010-09-24 2012-03-29 富士フイルム株式会社 撮像デバイス及び撮像装置
JP2012133070A (ja) * 2010-12-21 2012-07-12 Sanyo Engineer & Construction Inc Ｌｃｏｓ素子の駆動回路
JP5939930B2 (ja) * 2011-09-21 2016-06-22 キヤノン株式会社 光源装置
CN102681273A (zh) * 2011-09-22 2012-09-19 京东方科技集团股份有限公司 Tft-lcd面板及其驱动方法
US20130120226A1 (en) * 2011-11-11 2013-05-16 Qualcomm Mems Technologies, Inc. Shifted quad pixel and other pixel mosaics for displays
JP2015501944A (ja) * 2011-11-11 2015-01-19 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド ディスプレイを駆動するためのシステム、デバイス、および方法
TWI469119B (zh) * 2012-08-06 2015-01-11 Au Optronics Corp 顯示器及其閘極驅動器
JP6053382B2 (ja) * 2012-08-07 2016-12-27 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の製造方法。
CN103294532B (zh) * 2012-08-27 2016-09-07 中国电子科技集团公司第四十一研究所 快速实现矩阵开关图形化控制系统的方法
JP2012238031A (ja) * 2012-08-31 2012-12-06 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器
JP6029247B2 (ja) * 2012-11-05 2016-11-24 シャープ株式会社 液晶表示装置
JP6183744B2 (ja) * 2013-06-05 2017-08-23 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN103996371B (zh) * 2014-05-30 2016-04-13 京东方科技集团股份有限公司 显示驱动电路、阵列基板及触摸显示装置
KR101628012B1 (ko) 2014-08-07 2016-06-09 엘지디스플레이 주식회사 액정 표시장치와 이의 화소 검사 방법
CN104464663B (zh) * 2014-11-03 2017-02-15 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
KR101689849B1 (ko) * 2016-03-24 2016-12-27 삼성디스플레이 주식회사 액정 표시 장치
WO2018130920A1 (ja) 2017-01-16 2018-07-19 株式会社半導体エネルギー研究所 表示装置およびその作製方法
KR102567126B1 (ko) 2017-02-17 2023-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US11073692B2 (en) * 2017-03-02 2021-07-27 Sharp Kabushiki Kaisha Display apparatus and head mount display
CN114323089A (zh) * 2020-10-12 2022-04-12 群创光电股份有限公司 光检测元件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3019832C2 (de) * 1979-05-28 1986-10-16 Kabushiki Kaisha Suwa Seikosha, Shinjuku, Tokio/Tokyo Treiberschaltung für eine Flüssigkristallanzeigematrix
JPH0634154B2 (ja) * 1983-01-21 1994-05-02 シチズン時計株式会社 マトリクス型表示装置の駆動回路
JPS61117599A (ja) * 1984-11-13 1986-06-04 キヤノン株式会社 映像表示装置のスイツチングパルス
JPH07120143B2 (ja) * 1986-06-04 1995-12-20 キヤノン株式会社 表示パネルの情報読出し法及び表示パネルの情報読出し装置
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
JP2895166B2 (ja) * 1990-05-31 1999-05-24 キヤノン株式会社 半導体装置の製造方法
JP3119709B2 (ja) * 1990-12-20 2000-12-25 旭硝子株式会社 液晶表示装置及び投射型液晶表示装置
JP2979655B2 (ja) * 1991-01-14 1999-11-15 松下電器産業株式会社 アクティブマトリクス基板の駆動方法
JP2938232B2 (ja) * 1991-07-25 1999-08-23 キヤノン株式会社 強誘電性液晶表示デバイス
JP3191061B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
JPH05273532A (ja) * 1992-01-31 1993-10-22 Canon Inc 液晶素子
US5434441A (en) * 1992-01-31 1995-07-18 Canon Kabushiki Kaisha Silicon-on-insulator CMOS device and a liquid crystal display with controlled base insulator thickness
JPH05264964A (ja) * 1992-03-19 1993-10-15 Canon Inc 液晶装置
US5340978A (en) * 1992-09-30 1994-08-23 Lsi Logic Corporation Image-sensing display panels with LCD display panel and photosensitive element array
US5532712A (en) * 1993-04-13 1996-07-02 Kabushiki Kaisha Komatsu Seisakusho Drive circuit for use with transmissive scattered liquid crystal display device
JPH07199150A (ja) * 1993-12-28 1995-08-04 Canon Inc 液晶表示装置
JP3126630B2 (ja) * 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
JP2951858B2 (ja) * 1994-10-17 1999-09-20 シャープ株式会社 投影型カラー液晶表示装置
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
KR100224738B1 (ko) * 1995-12-28 1999-10-15 손욱 단순 행렬형 엘시디의 구동 방법

Also Published As

Publication number Publication date
KR19980032964A (ko) 1998-07-25
TW418376B (en) 2001-01-11
CN1187632A (zh) 1998-07-15
CN1149429C (zh) 2004-05-12
KR100283717B1 (ko) 2001-03-02
EP0837445A1 (en) 1998-04-22
JPH10177162A (ja) 1998-06-30
US6127998A (en) 2000-10-03

Similar Documents

Publication Publication Date Title
JP3513371B2 (ja) マトリクス基板と液晶装置とこれらを用いた表示装置
JP3571887B2 (ja) アクティブマトリクス基板及び液晶装置
JP3188411B2 (ja) 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置
JP3445121B2 (ja) マトリクス基板と液晶表示装置及びこれを用いるプロジェクター
US8766897B2 (en) Matrix substrate and display which inputs signal-polarity inverting signals to picture data
JP3249079B2 (ja) マトリクス基板と液晶表示装置と投写型液晶表示装置
JP3279234B2 (ja) 半導体装置の製造方法
JPH11125834A (ja) マトリクス基板及び液晶表示装置と投写型液晶表示装置
JPH11126051A (ja) マトリクス基板と液晶表示装置及びこれを用いる投写型液晶表示装置
JPH11133457A (ja) マトリクス基板と表示装置及びその製造方法及び投写型液晶表示装置
JP3230659B2 (ja) 半導体装置、表示装置用基板、該表示装置用基板を用いた液晶装置、投写型液晶表示装置、及び表示装置
JP3199311B2 (ja) 表示装置用基板、この基板を用いた液晶装置、表示装置、投射型液晶表示装置、及び表示装置用基板の製造方法
JPH11135622A (ja) 半導体装置及び液晶表示装置及び投射型液晶表示装置及び製造方法
JP3630945B2 (ja) 液晶表示装置
JP3423592B2 (ja) 表示装置用基板とその製造方法及び液晶表示装置及び投射型液晶表示装置
JP2001147426A (ja) 画素電極基板及びそれを用いた反射型液晶装置
JPH11133456A (ja) マトリクス基板と液晶表示装置とこれを用いた表示装置と液晶プロジェクター装置
JP2000180884A (ja) 液晶表示装置
JPH11126035A (ja) 表示装置、液晶表示装置及びそれを用いた液晶プロジェクター
JPH11135497A (ja) 層間絶縁膜及び表示装置の製造方法
JPH11135479A (ja) 半導体装置及び表示装置用基板及び液晶表示装置の製造方法
JPH11135502A (ja) 半導体装置用配線、この配線を用いた半導体装置、及び半導体装置用配線の製造方法
JP2000330124A (ja) 電極基板の製造方法、及び液晶素子
JP2000180837A (ja) 液晶装置およびこれを用いた液晶表示装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees