JPH11135502A

JPH11135502A - 半導体装置用配線、この配線を用いた半導体装置、及び半導体装置用配線の製造方法

Info

Publication number: JPH11135502A
Application number: JP29446297A
Authority: JP
Inventors: Koichi Yamagishi; 弘一山岸; Katsumi Kurematsu; 榑松　　克巳; Osamu Koyama; 理小山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-10-27
Filing date: 1997-10-27
Publication date: 1999-05-21

Abstract

(57)【要約】【課題】下地の形状の影響を受け、配線の接触が断線
される。また、熱などにより反応が起こる場合がある。【解決手段】配線が金属或いは金属の化合物からな
り、且つ二以上の層構造を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置用配線、
この配線を用いた半導体装置、及び半導体装置用配線の
製造方法に関する。

【０００２】

【従来の技術】従来、半導体装置に用いられる配線は例
えばＭＯＳトランジスタを作製する場合、図１１に示さ
れるように、半導体基板１上にゲート電極６、ＢＰＳＧ
１１、ＡＬ電極（不図示）を形成し、層間膜３０をそれ
ぞれ成膜する。その後、Ｔｉ膜（不図示）を成膜し、ド
レイン領域にコンタクトしているＡＬ電極直上にビアホ
ールをパターニングし、この次の工程で基板全面に成
膜、もしくは、全面に成膜した後パターニングし、アル
ミニウム層、または、アルミニウム合金層を形成する。

【０００３】

【発明が解決しようとする課題】半導体装置に用いられ
る配線は、図１１に示したように、下地の形状の影響を
受け、半導体基板上のビアホール内に空孔が生じ、配線
の接触が断線される場合がある。また、ビアホール内の
空孔に残留物、あるいは気体等が発生し、熱などにより
反応が起こる場合がある。本発明の目的は、上記の課題
を解決した半導体装置用配線を提供することにある。

【０００４】

【課題を解決するための手段】上述した目的を達成し得
る本発明の半導体装置用配線、この配線を用いた半導体
装置、及び半導体装置用配線の製造方法は、下述する構
成のものである。

【０００５】本発明の半導体装置用配線は、配線が金属
或いは金属の化合物からなり、且つ二以上の層構造を有
することを特徴とする。

【０００６】本発明の半導体装置は、半導体基板上に絶
縁層を介して形成され、該絶縁層の開口部を通して該半
導体基板と接続される配線が、上記本発明の半導体装置
用配線であることを特徴とする。

【０００７】また、本発明の半導体装置は、半導体基板
上に二以上の多層配線が形成されてなる半導体装置にお
いて、該多層配線を構成する少なくとも一層の配線が、
上記本発明の半導体装置用配線であることを特徴とす
る。

【０００８】さらに、本発明の半導体装置は、半導体基
板と接続される第１の配線と、該第１の配線と接続され
る第２の配線とを有し、該第２の配線が上記本発明の半
導体装置用配線であることを特徴とする。

【０００９】また、本発明の半導体装置は、半導体装置
が、対向する２枚の基板間に液晶層を有し、前記２枚の
基板のうちの一方の基板にパターン化された複数の画素
電極が設けられ、他方の基板側から光が入射されてなる
液晶表示装置であり、前記第２の配線の少なくとも一部
が該画素電極を構成してなるものである。

【００１０】本発明の半導体装置用配線の製造方法は、
配線が金属或いは金属の化合物からなり、且つ二以上の
層構造で形成されることを特徴とする。

【００１１】なおここでいう「金属」には、合金の場合
も含まれる。

【００１２】

【発明の実施の形態】本発明において、好適な実施形態
は以下に説明するものである。

【００１３】まず、スルーホール部をパターニングし、
この次の工程で基板全面に成膜、もしくは、全面に成膜
した後パターニングし、アルミニウム層、または、アル
ミニウム合金層を形成する。そして、このアルミニウム
層、または、アルミニウム合金層の構造を多層構造にす
る。例えば、アルミニウム層、または、アルミニウム合
金層の前にＴｉ，ＴｉＮ，ＴｉＮ＋Ｔｉ，ＴｉＮ＋Ｔｉ
＋低温ＡＬ、等を形成する。次に、基板全面を熱処理を
行う。図８に、チャンバー設定温度と成膜時間の関係を
示す。これよりチャンバー設定温度が高いほど、短い時
間でスルーホール部の埋め込み性が向上するということ
が分かる。

【００１４】上記熱処理の温度は配線表面の平坦性が改
善されるに充分な温度であり、金属層がＡＬの場合は３
５０℃〜５５０℃、より好適には４２０℃〜５００℃で
ある。

【００１５】このような構成及び、工程にすることによ
って、アルミニウム層、または、アルミニウム合金層よ
り下の層との熱による反応が抑制され、処理温度を上げ
ることができ、スルーホール部の埋め込み性が向上す
る。

【００１６】更に、次の工程で画素電極の表面をケミカ
ルメカニカルポリッシング（機械的化学的研磨；ＣＭ
Ｐ）等により研磨する。従って、スルーホール部の埋め
込み性が向上し、また、表面を研磨してあるので、凹凸
による不良が抑えられ、均質な表面の形成されたウェハ
を作ることができる。

【００１７】配線層はアルミニウム層、または、アルミ
ニウム合金層の他に、Ｔｉ，Ｔａ，Ｗ、またはその合金
層であってもよい。配線の層構造は２層に限られず、３
層以上であってもよい。例えば、３層構造の場合は、第
１の層がＴｉＮ、第２の層がＴｉ、第３の層がＡＬ，Ｔ
ｉ，Ｔａ，Ｗ，あるいはその合金膜の場合が挙げられ
る。４層構造の場合は、第１の層がＴｉＮ、第２の層が
Ｔｉ、第３の層がＡＬ，Ｔｉ，Ｔａ，Ｗあるいはその合
金膜、第４の層が前記第３の層の膜よりも高温で形成し
たＡＬ，Ｔｉ，Ｔａ，Ｗあるいはその合金膜の場合が挙
げられる。

【００１８】本発明は半導体基板に直接接続される配線
や多層配線を行う場合の各層の配線に用いることができ
る。特に液晶表示装置（とりわけ、反射型液晶表示装
置）の画素電極は平坦性が求められるので、本発明を好
適に用いることができる。

【００１９】なお、合金層としては、ＡＬ−Ｓｉ、ＡＬ
−Ｓｉ−Ｃｕ、ＡＬ−Ｇｅ−Ｃｕ、ＡＬ−Ｃｕ等があ
る。

【００２０】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。［実施例１］本発明は、半導体装置用の配線層の形成方
法に関する。図１のようにスルーホール部１４をパター
ニングし（図１（ａ））、この次の工程で基板１全面に
成膜、もしくは、全面に成膜した後パターニングし、ア
ルミニウム層、または、アルミニウム合金層２２を形成
する（図１（ｂ））。このアルミニウム層、または、ア
ルミニウム合金層２２の構造を多層構造にする。例え
ば、アルミニウム層、または、アルミニウム合金層２２
の前にＴｉ，ＴｉＮ，ＴｉＮ＋Ｔｉ，ＴｉＮ＋Ｔｉ＋低
温ＡＬ、等を形成する。次に、基板１全面を熱処理を行
う。このような構成、及び、工程にすることによって、
アルミニウム層、または、アルミニウム合金層２２より
下の層との熱による反応が抑制され、処理温度を上げる
ことができ、スルーホール部１４の埋め込み性が向上す
る。この時の熱処理温度は４８５℃程度の温度をかけ
た。

【００２１】更に次の工程でケミカルメカニカルポリッ
シング等により研磨する（図１（ｃ））。従って、スル
ーホール部の埋め込み性が向上し、また、表面を研磨し
てあるので、凹凸による不良が抑えられ、均質な表面の
形成されたウェハを作ることができる。［実施例２］本発明の表示装置の例として、反射型のア
クティブマトリクス液晶表示装置について説明する。以
下図２を参照しながらこの液晶表示装置の製造工程につ
いて説明する。なお、説明の都合上、図２は画素部を中
心として模式的に示してあるが、画素形成工程と同時
に、画素部のスイッチングトランジスタを駆動するため
のシフトレジスタ等周辺駆動回路も同一基板上に形成す
ることができる。まず、ｐ型シリコン半導体基板１を酸
化し、表面にＳｉＮを部分形成し、これをマスクとして
リンをドーズ量１０¹²ｃｍ^-2程度イオン注入し、ｎ型不
純物領域であるＮＷＬ３を形成し、ＳｉＮを剥離し、熱
酸化を施しＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏ
ｎｏｆＳｉｌｉｃｏｎ）酸化膜等の選択酸化膜２を
形成し、該選択酸化膜２をマスクとしてボロンをドーズ
量１０¹²ｃｍ^-2程度イオン注入し、ｐ型不純物領域であ
るＰＷＬ４を形成する。この基板１を再度熱酸化し酸化
膜厚１０００Å以下のゲート酸化膜５を形成する。基板
１全面にデバイスのしきい値を調整するための、ボロン
をドーズ量１０¹¹ｃｍ^-2程度イオン注入する。ポリシリ
コンからなるゲート電極６を形成した後、基板１全面に
リンをドーズ量１０¹³ｃｍ^-2程度イオン注入し、ｎ型不
純物領域であるＮＬＤ７を形成し、引き続き、パターニ
ングされたフォトレジストをマスクとして、リンをドー
ズ量１０¹⁵ｃｍ ^-2程度イオン注入し、ソース、ドレイン
領域８，８′を形成する。基板１全面にボロンをドーズ
量１０¹²ｃｍ^-2程度イオン注入し、ｐ型不純物領域であ
るＰＬＤ９を形成し、引き続き、パターニングされたフ
ォトレジストをマスクとして、ボロンをドーズ量１０¹⁵
ｃｍ^-2程度イオン注入し、ソース、ドレイン領域１０，
１０′を形成する。基板１全面に層間膜であるＢＰＳＧ
１１を形成する。ソース、ドレイン領域８，８′、１
０，１０′の直上にコンタクトホールをパターニング
し、スパッタリングによりＡＬを蒸着した後パターニン
グし、ＡＬ電極１２を形成する。基板１全面にプラズマ
ＳｉＯ膜を５０００Å程度、続いてＳＯＧ膜を４０００
Å程度、さらに、基板１全面にプラズマＳｉＯ膜を４０
００Å程度成膜する。基板１全面にＴｉ膜１３を成膜
し、パターニングされたフォトレジスト部以外をドライ
エッチングし、基板１全面にプラズマＳｉＯ膜１５を成
膜する。

【００２２】画素間の分離領域のみを残すようにパター
ニングし、その後、基板１全面にプラズマＳｉＮ膜を成
膜する。ドレイン領域にコンタクトしているＡＬ電極１
２直上にスルーホール１４をドライエッチングによりパ
ターニングする（図２（ａ））。基板１全面に画素電極
を成膜する。この画素電極の構成は、まずＴｉ膜１６を
形成し（図２（ｂ））、その上にＡＬ，Ｔｉ，Ｔａ，Ｗ
等の金属膜、或いはこれらの金属の化合物膜１７を高温
で形成する（図２（ｃ））。この際、高温、低パワーで
長時間かけて形成する。基板１全面を熱処理する。この
時の熱処理温度はＡＬの金属膜を用いた場合には４８５
℃程度の温度をかけた。図３４に熱処理時間と埋め込み
率との関係を示す特性を示す。なお上記Ｔｉ膜は３００
℃で成膜した。

【００２３】画素電極の表面をＣＭＰにより研磨する
（図２（ｄ））。本例のようにすることによって、高温
処理による反応抑制、画素部のスルーホール部１４の金
属膜の埋め込み性が向上し、図２（ｄ）に示したように
画素電極の表面が平坦で凹凸がない。よって、従来この
凹凸によって生じていた、入射光の散乱による光利用効
率の低下が防止され、表示画像の品質が向上する。これ
を用いて液晶表示装置を作ると、光量が上がり表示画像
が明るくなり、またコントラストも向上する。また、画
素も小さくでき、ＰＤＬＣ液晶（高分子分散型液晶）だ
と、コントラストがあがり、ＴＮ液晶だとコントラスト
が上がり、実装工程の配向膜ラビング工程において、配
向不良が原因であるコントラストの低下による表示画像
の画質の悪化を防止でき、信頼性の向上を図ることがで
きる。また、表示部と周辺部、もしくはシール部との段
差もなくなり、ギャップ精度が高くなり、液晶の面内均
一性が高くなり、階調性もあがる。［実施例３］本実施例では、実施例２とは異なる反射型
の液晶表示装置のアクティブマトリクス基板の製造工程
を図３に沿って説明する。実施例１と同様にして基板１
上にゲート電極６、ＢＰＳＧ１１、ＡＬ電極１２を形成
し、層間膜をそれぞれ成膜する。その後、Ｔｉ膜１３を
成膜し、パターニングされたフォトレジスト部以外をド
ライエッチングし、基板１全面にプラズマＳｉＯ３膜１
５を成膜する。画素間の分離領域のみを残すようにパタ
ーニングし、その後、基板１全面にプラズマＳｉＮ膜を
成膜する。ドレイン領域にコンタクトしているＡＬ電極
１２直上にスルーホール１４をドライエッチングにより
パターニングする（図３（ａ））。基板１全面に画素電
極を成膜する。この画素電極の構成は、まず基板１全面
にＴｉＮ膜１８を形成する（図３（ｂ））。その上にＡ
Ｌ，Ｔｉ，Ｔａ，Ｗ等の金属膜、或いはこれらの金属の
化合物膜１７を高温で形成する（図３（ｃ））。基板１
全面を熱処理する。この時の熱処理温度はＡＬの金属膜
を用いた場合には４８５℃程度の温度をかけた。なお、
下地層としてＴｉＮ膜を用いるとＴｉ膜を用いた場合よ
りも画素電極の成膜の温度をより上げることができる。

【００２４】画素電極の表面をＣＭＰにより研磨する
（図３（ｄ））。本例のようにすることによって、高温
処理によるさらなる反応抑制が可能となり、例えば、プ
ロセス温度を４５０℃〜５００℃まであげることがで
き、リフロー性が向上する。また、図９に示すＴｉＮ膜
の厚さと埋め込み率との特性により、ここでＴｉＮの厚
さは約２０００Å〜３０００Å程度の厚さが適当であ
る。実施例２と同様に、画素部のスルーホール部１４の
金属膜の埋め込み性が向上し、図３（ｄ）に示したよう
に画素電極の表面が平坦で凹凸がない。よって、従来こ
の凹凸によって生じていた、入射光の散乱による光利用
効率の低下が防止され、表示画像の品質が向上する。こ
れを用いて液晶表示装置を作ると、光量が上がり表示画
像が明るくなり、またコントラストも向上する。また、
画素も小さくでき、ＰＤＬＣ液晶だと、コントラストが
あがり、ＴＮ液晶でもコントラストが上がり、さらに実
装工程の配向膜ラビング工程において、配向不良が原因
であるコントラストの低下による表示画像の画質の悪化
を防止でき、信頼性の向上を図ることができる。また、
表示部と周辺部、もしくはシール部との段差もなくな
り、ギャップ精度が高くなり、液晶の面内均一性が高く
なり、階調性もあがる。［実施例４］本実施例では、実施例２、３とは異なる反
射型の液晶表示装置のアクティブマトリクス基板の製造
工程を図４に沿って説明する。実施例２と同様にして基
板１上にゲート電極６、ＢＰＳＧ１１、ＡＬ電極１２を
形成し、層間膜をそれぞれ成膜する。その後、Ｔｉ膜１
３を成膜し、パターニングされたフォトレジスト部以外
をドライエッチングし、基板１全面にプラズマＳｉＯ３
膜１５を成膜する。画素間の分離領域のみを残すように
パターニングし、その後、基板１全面にプラズマＳｉＮ
膜を成膜する。ドレイン領域にコンタクトしているＡＬ
電極１２直上にスルーホール１４をドライエッチングに
よりパターニングする（図４（ａ））。基板１全面に画
素電極を成膜する。この画素電極の構成は、まず基板１
全面にＴｉＮ膜１８を形成する（図４（ｂ））。そのう
えに金属膜との濡れ性を確保するためにＴｉ１９膜を形
成する（図４（ｃ））。このＴｉ膜１９の厚さは、図１
０に示すＴｉ膜の厚さと埋め込み率との特性により３０
０Å〜５００Åの厚さが適当である。後の工程で研磨す
る時、これは選択比が高く研磨レートが落ち、負荷がか
かってしまうので、この程度の厚さが適当である。その
上にＡＬ，Ｔｉ，Ｔａ，Ｗ等の金属膜、或いはこれらの
金属の化合物膜１７を高温で形成する（図４（ｄ））。
基板全面を熱処理する。この時の熱処理温度はＡＬの金
属膜を用いた場合には４８５℃程度の温度をかけた。画
素電極の表面をＣＭＰにより研磨する（図４（ｅ））。
本例のようにすることによって、実施例２、３より更
に、画素部のスルーホール部１４の金属膜の埋め込み性
が向上し、図４（ｅ）に示したように画素電極の表面が
平坦で凹凸がなくなる。図３５はＴｉ膜、ＴｉＮ膜、Ｔ
ｉＮ＋Ｔｉ膜（本実施例）の場合の埋め込み率を示す図
である。

【００２５】よって、従来この凹凸によって生じてい
た、入射光の散乱による光利用効率の低下が防止され、
表示画像の品質が向上する。これを用いて液晶表示装置
を作ると、光量が上がり表示画像が明るくなり、またコ
ントラストも向上する。また、画素も小さくでき、ＰＤ
ＬＣ液晶だと、コントラストがあがり、ＴＮ液晶でもコ
ントラストが上がり、さらに実装工程の配向膜ラビング
工程において、配向不良が原因であるコントラストの低
下による表示画像の画質の悪化を防止でき、信頼性の向
上を図ることができる。また、表示部と周辺部、もしく
はシール部との段差もなくなり、ギャップ精度が高くな
り、液晶の面内均一性が高くなり、階調性もあがる。［実施例５］ここでは、実施例２、３とは異なる反射型
の液晶表示装置のアクティブマトリクス基板の製造工程
を図５に沿って説明する。実施例２と同様にして基板１
上にゲート電極６、ＢＰＳＧ１１、ＡＬ電極１２を形成
し、層間膜をそれぞれ成膜する。その後、Ｔｉ膜１３を
成膜し、パターニングされたフォトレジスト部以外をド
ライエッチングし、基板１全面にプラズマＳｉＯ３膜１
５を成膜する。画素間の分離領域のみを残すようにパタ
ーニングし、その後、基板１全面にプラズマＳｉＮ膜を
成膜する。ドレイン領域にコンタクトしているＡＬ電極
１２直上にスルーホール１４をドライエッチングにより
パターニングする（図５（ａ））。基板１全面に画素電
極を成膜する。この画素電極の構成は、まず基板１全面
にＴｉＮ膜１８を形成する（図５（ｂ））。そのうえに
金属膜との濡れ性を確保するためにＴｉ１９膜を形成す
る（図５（ｃ））。このＴｉ膜１９の厚さは、図１０よ
り３００Å〜５００Åの厚さが適当である。後の工程で
研磨する時、これは選択比が高く研磨レートが落ち、負
荷がかかってしまうので、この程度の厚さが適当であ
る。その上にＡＬ，Ｔｉ，Ｔａ，Ｗ等の金属膜、或いは
これらの金属の化合物膜２０を低温で形成する（図５
（ｄ））。この際、低温で成膜する前にウェハ温度を下
げる工程をいれる。またこの工程の成膜時間は、暖まる
とこの層が横に成長せず、縦方向に成長してしまうの
で、３０ｓｅｃ以下とする。その上にＡＬ，Ｔｉ，Ｔ
ａ，Ｗ等の金属膜、或いはこれらの金属の化合物膜１７
を高温で形成する（図５（ｅ））。基板１全面を熱処理
する。画素電極の表面をＣＭＰにより研磨する（図５
（ｆ））。本例のようにすることによって、画素部のス
ルーホール部１４の金属膜の埋め込み性が向上し、図５
（ｆ）に示したように画素電極の表面が平坦で凹凸がな
い。金属等の膜２０は、金属等の膜１７との濡れ性を確
保するために設けられたものであり、ここでは金属等の
膜１７としてＡＬを用いた場合の熱処理温度は約４８５
℃であり、金属等の膜２０はそれよりも低い温度で熱処
理される。濡れ性が改善されることによって、ホールへ
の流れこみが良くなり埋め込み性が上がる。

【００２６】尚、低温で形成されたＡＬ，Ｔｉ，Ｔａ，
Ｗ等の金属膜、或いはこれらの金属の化合物膜２０は、
実施例１、２、３、または、４に適用できることは言う
までもない。従来この凹凸によって生じていた、入射光
の散乱による光利用効率の低下が防止され、表示画像の
品質が向上する。これを用いて液晶表示装置を作ると、
光量が上がり表示画像が明るくなり、またコントラスト
も向上する。また、画素も小さくでき、ＰＤＬＣ液晶だ
と、コントラストがあがり、ＴＮ液晶だとコントラスト
が上がり、実装工程の配向膜ラビング工程において、配
向不良が原因となるコントラストの低下による表示画像
の画質の悪化を防止でき、信頼性の向上を図ることがで
きる。また、表示部と周辺部、もしくはシール部との段
差もなくなり、ギャップ精度が高くなり、液晶の面内均
一性が高くなり、階調性もあがる。［実施例６］本例のアクティブマトリクス基板の製造方
法について説明する。ここでは図３を用いて説明する。
実施例３と同様にして、基板１上にゲート電極６、ＢＰ
ＳＧ１１、ＡＬ電極１２を形成し、層間膜をそれぞれ成
膜する。その後、Ｔｉ膜１３を成膜し、パターニングさ
れたフォトレジスト部以外をドライエッチングし、基板
１全面にプラズマＳｉＯ３膜１５を成膜する。画素間の
分離領域のみを残すようにパターニングし、その後、基
板１全面にプラズマＳｉＮ膜を成膜する。ドレイン領域
にコンタクトしているＡＬ電極１２直上にスルーホール
１４をドライエッチングによりパターニングする。基板
１全面に画素電極を成膜する。この画素電極の構成は、
まず基板１全面にＴｉＮ膜１８を形成する。その上にＡ
Ｌ，Ｔｉ，Ｔａ，Ｗ等の金属膜、或いはこれらの金属の
化合物膜１７を高温で形成する。この時、膜形成チャン
バーと熱処理チャンバーを同一チャンバーで処理してい
たのを、膜形成と熱処理をそれぞれ別のチャンバーで処
理を行うと、熱処理を一括処理することができる。しか
し、この方法では、処理枚数が多い時、最初に膜形成さ
れたウェハは、最後に膜形成されたウェハの処理が終わ
るまで放置してあるので、ウェハの温度が違ってしま
う。そこで、膜形成が処理しおわったら順次熱処理を行
う。本例のようにすることによって、全てのウェハの画
素電極膜の膜質が均一になる。また、スループットが上
がり量産性が向上し、コストを下げることができる。熱
処理装置は、ウェハを大気にさらすことなく成膜を行え
る枚葉式マルチチャンバーのスパッタ装置を用いた。［実施例７］実施例６においては、熱処理を、基板１全
面にＡＬ，Ｔｉ，Ｔａ，Ｗ等の金属膜、或いはこれらの
金属の化合物膜１７を形成する時と同一温度で処理をし
ていたが、本例では、膜形成時のチャンバー温度が、処
理時のチャンバー温度より低い温度で処理をおこなう。
このようにすることによって、膜形成時チャンバーの脱
ガスが減って真空度が上がり、不純物が減り、リフロー
性が向上する。また、膜形成時のチャンバー温度より、
熱処理のチャンバー温度を上げることも、画素部のスル
ーホール部１４の埋め込み性が向上する。更に、膜形成
時において、プラズマによってウェハが昇温されるの
で、膜形成時のパワーが上げられず、時間がかかる。ま
た、不純物も増えてしまう。そこで本例のように、膜形
成時のチャンバー温度を低く設定し、プラズマのパワー
を上げることによって、時間が短く、更に、不純物も少
なくなる。よって、スループットがあがり、コストを下
げることができ、また、画素部のスルーホール部１４の
金属膜の埋め込み性が向上し、画素電極の表面が平坦で
凹凸がない。よって、従来この凹凸によって生じてい
た、入射光の散乱による光利用効率の低下が防止され、
表示画像の品質が向上する。これを用いて液晶表示装置
を作ると、光量が上がり表示画像が明るくなり、またコ
ントラストも向上する。また、画素も小さくでき、ＰＤ
ＬＣ液晶だと、コントラストがあがり、ＴＮ液晶だとコ
ントラストが上がり、実装工程の配向膜ラビング工程に
おいて、配向不良が原因となるコントラストの低下によ
る表示画像の画質の悪化を防止でき、信頼性の向上を図
ることができる。また、表示部と周辺部、もしくはシー
ル部との段差もなくなり、ギャップ精度が高くなり、液
晶の面内均一性が高くなり、階調性もあがる。［実施例８］本発明の表示装置の例として、反射型のア
クティブマトリクス液晶表示装置について説明する。図
７がこの液晶表示装置の模式図である。同図において、
２３は液晶材料、２４は共通透明電極、２５は対向基
板、２６は反射防止膜である。実施例１〜７を用いて液
晶表示装置を作ると、光量が上がり、明るさ、コントラ
ストが向上する。また、画素が小さくでき、ＰＤＬＣ液
晶だと、コントラストが上がり、さらに、ＴＮ液晶だ
と、コントラストが上がり、また、実装工程の配向膜ラ
ビング工程において、配向不良が原因となるコントラス
トの低下による表示画像の画質の悪化を防止でき、信頼
性の向上を図ることができる。また、表示部と周辺部、
もしくはシール部との段差もなくなり、ギャップ精度が
高くなり、液晶の面内均一性が高くなり、階調性もあが
る。このことによって、高輝度、高コントラスト、高精
細で均一な液晶表示装置を、歩留まり良く、安価に、高
い信頼性で生産することができる。［実施例９］本発明の他の実施例として、層間膜層に凹
凸があると、レジストパターニングが精度良くパターニ
ングできず、配線層の幅が細ってしまう。この為に、微
細化することができず、精度が低下する。そこで、ＣＭ
Ｐによって、層間膜層に凹凸をなくすことにより、配線
層の精度があがり、微細化を図ることができる。従っ
て、ＤＲＡＭ、メモリー、受光素子、等のＩＣを作るこ
とができる。［実施例１０］本例は他の実施例とは異なる反射型液晶
装置パネルについて説明する。以下図２３を用いて説明
する。反射型液晶装置パネル表面に、マイクロレンズア
レイを設け、異なる入射光を異なる画素領域に照射させ
る配置をとる構成になっている。このような構成に於い
て、実施例１から実施例７のような反射電極を形成し、
基板１全面を熱処理を行うことにより、金属膜の埋め込
み性が向上し、更に、ＣＭＰを行い、画素部のスルーホ
ール部の凹凸がなくなり、これによって生じていた入射
光の散乱による光利用効率の低下が防止される。これを
用いて液晶表示装置を作ると、光量が上がり表示画像が
明るくなり、またコントラストも向上する。また、画素
も小さくでき、ＰＤＬＣ液晶だと、コントラストがあが
り、ＴＮ液晶だとコントラストが上がり、実装工程の配
向膜ラビング工程において、配向不良が原因となるコン
トラストの低下による表示画像の画質の悪化を防止で
き、信頼性の向上を図ることができる。また、表示部と
周辺部、もしくはシール部との段差もなくなり、ギャッ
プ精度が高くなり、液晶の面内均一性が高くなり、階調
性もあがる。

【００２７】以下に、本発明に係わる液晶パネルの実施
形態について更に詳細に説明するが、それぞれの形態に
限定されるものではない。相互の形態の技術を組み合わ
せることによって効果が増大することはいうまでもな
い。また、液晶パネルの構造は、半導体基板を用いたも
ので記述しているが、必ずしも半導体基板に限定される
ものはなく、通常の透明基板上に以下に記述する構造体
を形成してもいい。また、以下に記述する液晶パネル
は、すべてＭＯＳＦＥＴやＴＦＴ型であるが、ダイオー
ド型などの２端子型であってもいい。さらに、以下に記
述する液晶パネルは、家庭用テレビはもちろん、プロジ
ェクタ、ヘッドマウントディスプレイ、３次元映像ゲー
ム機器、ラップトップコンピュータ、電子手帳、テレビ
会議システム、カーナビゲーション、飛行機のパネルな
どの表示装置として有効である。

【００２８】本実施形態の液晶パネル部の断面を図１２
に示す。図において、３０１は半導体基板、３０２，３
０２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。

【００２９】図１２に示すように、表示領域のトランジ
スタは、２０〜３５Ｖという高耐圧が印加されるため、
ゲート３０４に対して、自己整合的にソース、ドレイン
層が形成されず、オフセットをもたせ、その間にソース
領域３０３′，ドレイン領域３０５′に示す如く、ｐウ
ェル中の低濃度のｎ^- 層，ｎウェル中の低濃度のｐ^-層
が設けられる。ちなみにオフセット量は０.５〜２.０μ
ｍが好適である。一方、周辺回路の一部の回路部が図１
３に示されているが、周辺部の一部の回路は、ゲートに
自己整合的にソース、ドレイン層が形成されている。

【００３０】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１.５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板１は、ｐ型半導体からなり、基板
は、最低電位（通常は、接地電位）であり、ｎ型ウェル
は、表示領域の場合、画素に印加する電圧すなわち２０
〜３５Ｖがかかり、一方、周辺回路のロジック部は、ロ
ジック駆動電圧１.５〜５Ｖが印加される。この構造に
より、それぞれ電圧に応じた最適なデバイスを構成で
き、チップサイズの縮小のみならず、駆動スピードの向
上による高画素表示が実現可能になる。

【００３１】また、図１２において、３０６はフィール
ド酸化膜、３１０はデータ配線につながるソース電極、
３１１は画素電極につながるドレイン電極、３１２は反
射鏡を兼ねる画素電極、３０７は表示領域、周辺領域を
覆う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適してい
る。図１２に示すように、上記遮光層３０７は、表示領
域では、画素電極３１２とドレイン電極３１１との接続
部を除いて覆われているが、周辺画素領域では、一部ビ
デオ線、クロック線等、配線容量が重くなる領域は、上
記遮光層３０７をのぞき、高速信号が上記遮光層３０７
がのぞかれた部分は照明光の光が混入し、回路の誤動作
を起こす場合は画素電極３１２の層をおおう設計になっ
ている転送可能な工夫がなされている。３０８は遮光層
３０７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯ
Ｇにより平坦化処理を施し、そのＰ−ＳｉＯ層３１８を
さらに、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８
の安定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−
ＴＥＯＳ（Phospho-Tetraetoxy-Silane）膜を形成し、
さらにＰ−ＳｉＯ層３１８をカバーした後、絶縁層３０
８をＣＭＰ処理し、平坦化する方法を用いても良い事は
言うまでもない。

【００３２】また、３０９は反射電極３１２と遮光層３
０７との間に設けられた絶縁層で、この絶縁層３０９を
介して反射電極３１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ₂ 以外に、高誘電率のＰ−Ｓ
ｉＮ、Ｔａ₂ Ｏ₅ 、やＳｉＯ ₂ との積層膜等が有効であ
る。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦な
メタル上に設ける事により、５００〜５０００オングス
トローム程度の膜厚が好適である。

【００３３】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。

【００３４】図１２に示すように、トランジスタ下部に
形成されたウェル３０２，３０２’と同一極性の高濃度
不純物層３１７，３１７′は、ウェル３０２，３０２’
の周辺部及び内容に形成されており、高振幅な信号がソ
ースに印加されても、ウェル電位は、低抵抗層で所望の
電位に固定されているため、安定しており、高品質な画
像表示が実現できた。さらにｎ型ウェル３０２’とｐ型
ウェル３０２との間には、フィールド酸化膜を介して上
記高濃度不純物層３１７，３１７′が設けられており、
通常ＭＯＳトランジスタの時に使用されるフィールド酸
化膜直下のチャネルストップ層を不要にしている。

【００３５】これらの高濃度不純物層３１７，３１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。

【００３６】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。

【００３７】次に、本実施形態の平面図を図１３に示
す。図において、３２１は水平シフトレジスタ、３２２
は垂直シフトレジスタ、３２３はｎチャンネルＭＯＳＦ
ＥＴ、３２４はｐチャンネルＭＯＳＦＥＴ、３２５は保
持容量、３２６は液晶層、３２７は信号転送スイッチ、
３２８はリセットスイッチ、３２９はリセットパルス入
力端子、３３０はリセット電源端子、３３１は映像信号
の入力端子である。半導体基板３０１は図１２ではｐ型
になっているが、ｎ型でもよい。

【００３８】ウェル領域３０２’は、半導体基板３０１
と反対の導電型にする。このため、図１２では、ウェル
領域３０２はｐ型になっている。ｐ型のウェル領域３０
２及びｎ型のウェル領域３０２′は、半導体基板３０１
よりも高濃度に不純物が注入されていることが望まし
く、半導体基板３０１の不純物濃度が１０¹⁴〜１０
¹⁵（ｃｍ^-3）のとき、ウェル領域３０２の不純物濃度は
１０¹⁵〜１０¹⁷（ｃｍ^-3）が望ましい。

【００３９】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用すること
が可能である。また、平坦性の向上のため、下地絶縁層
３０９や画素電極３１２の表面をケミカルメカニカルポ
リッシング（ＣＭＰ）法によって処理している。

【００４０】保持容量３２５は、画素電極３１２と共通
透明電極３１５の間の信号を保持するための容量であ
る。ウェル領域３０２には、基板電位を印加する。本実
施形態では、各行のトランスミッションゲート構成を、
上から１行目は上がｎチャンネルＭＯＳＦＥＴ３２３
で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行目は上
がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチャンネ
ルＭＯＳＦＥＴ３２３とするように、隣り合う行で順序
を入れ換える構成にしている。以上のように、ストライ
プ型ウェルで表示領域の周辺で電源線とコンタクトして
いるだけでなく、表示領域にも、細い電源ラインを設け
コンタクトをとっている。

【００４１】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【００４２】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。

【００４３】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。

【００４４】又、スイッチが、単結晶トランジスタから
成り立っており、polysilicon-ＴＦＴの結晶粒界での不
安定な振まい等がなく、バラツキのない高信頼性な高速
駆動が実現できる。

【００４５】次にパネル周辺回路の構成について、図１
４を用いて説明する。図１４において、３３７は液晶素
子の表示領域、３３２はレベルシフター回路、３３３は
ビデオ信号サンプリングスイッチ、３３４は水平シフト
レジスタ、３３５はビデオ信号入力端子、３３６は垂直
シフトレジスタである。

【００４６】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ，３０Ｖ程度の振幅が供給されるので、
１.５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
１４においては、ビデオ信号サンプリングスイッチは、
片側極性の１トランジスタ構成のものを記述したが、こ
れに限らず、ＣＭＯＳトランスミッションゲート構成に
することにより入力ビデオ線をすべてを信号線に書き込
むことができることは、言うまでもない。

【００４７】又ＣＭＯＳトランスミッションゲート構成
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソードレインとの重なり容量の違いにより、ビデ
オ信号に振られが生じる課題がある。これにはそれぞれ
の極性のサンプリングスイッチのＭＯＳＦＥＴのゲート
量の約１／２のゲート量のＭＯＳＦＥＴのソースとドレ
インとを信号線にそれぞれ接続し、逆相パルスで印加す
ることにより振られが防止でき、きわめて良好なビデオ
信号が信号線に書き込れた。これにより、さらに高品位
の表示が可能になった。

【００４８】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図１５を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。３４６は保護回路である。

【００４９】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何コ通過するかが選択できる。

【００５０】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。

【００５１】次に、液晶材との関係について説明する。
図１２では、平坦な対向基板構造のものを示したが、共
通電極基板３１６は、共通透明電極３１５の界面反射を
防ぐため、凹凸を形成し、その表面に共通透明電極３１
５を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。

【００５２】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。

【００５３】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１.５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。

【００５４】次に、シール構造と、パネル構造との関係
について、図１６を用いて説明する。図１６において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また３５６は液晶素子による表示部、３５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部３５１は表示部３５６の四方周辺に半導体
基板３０１上に画素電極３１２を設けたものと共通電極
３１５を備えたガラス基板との張り合わせのための圧着
材や接着剤の接触領域を示し、シール部３５１で張り合
わせた後に、表示部３５６とシフトレジスタ部３５７に
液晶を封入する。

【００５５】図１６に示すように、本実施形態では、シ
ールの内部にも、外部にも、totalchip sizeが小さくな
るように、回路が設けられている。本実施形態では、パ
ッドの引き出しをパネルの片辺側の１つに集中させてい
るが、長辺側の両辺でも又、一辺でなく多辺からのとり
出しも可能で、高速クロックをとり扱うときに有効であ
る。

【００５６】さらに、本実施形態のパネルは、Ｓｉ基板
等の半導体基板を用いているため、プロジェクタのよう
に強力な光が照射され、基板の側壁にも光があたると、
基板電位が変動し、パネルの誤動作を引き起こす可能性
がある。したがって、パネルの側壁及び、パネル上面の
表示領域の周辺回路部は、遮光できる基板ホルダーとな
っており、又、Ｓｉ基板の裏面は、熱伝導率の高い接着
剤を介して熱伝導率の高いＣｕ等のメタルが接続された
ホルダー構造となっている。

【００５７】次に本実施形態のポイントである反射電極
構造及びその作製方法について述べる。本実施形態の完
全平坦化反射電極構造は、メタルをパターニングしてか
ら、研磨する通常の方法とは異なり、電極パターンのと
ころにあらかじめ、溝のエッチングをしておき、そこに
メタルを成膜し、電極パターンが成形されない領域上の
メタルを研磨でとり除くとともに、電極パターン上のメ
タルも平坦化する新規な方法である。しかも、配線の幅
が配線以外の領域よりも極めて広く、従来のエッチング
装置の常識では、下記問題が発生し、本実施形態の構造
体は作製できない。

【００５８】エッチングすると、エッチング中にポリマ
ーが堆積し、パターニングができなくなる。そこで、酸
化膜系エッチング（ＣＦ₄ ／ＣＨＦ₃ 系）において、条
件を変えてみた。（図１７）ｔｏｔａｌ圧力（従来）
１．７ｔｏｒｒ時（ａ）、（今回）１．０ｔｏｒｒ時
（ｂ）を示す。

【００５９】図１７（ａ）の条件で、デポジション性の
ガスＣＨＦ₃ をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローディング効果）がきわめて大きくな
り、使用できない事がわかる。

【００６０】図１７（ｂ）では、ローディング効果おさ
えるため、徐々に圧力を下げていき、１ｔｏｒｒ以下に
なるとローディング効果がかなり抑制され、かつＣＨＦ
₃ をゼロにし、ＣＦ₄ のみによるエッチングが有効であ
ることを見出した。

【００６１】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。

【００６２】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。

【００６３】次に本実施形態の反射型液晶パネルを組み
込む光学システムについて図１８を用いて説明する。図
１８において、３７１はハロゲンランプ等の光源、３７
２は光源像をしぼり込む集光レンズ、３７３，３７５は
平面状の凸型フレネルレンズ、３７４はＲ，Ｇ，Ｂに分
解する色分解光学素子で、ダイクロイックミラー、回折
格子等が有効である。

【００６４】また、３７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図１８の構
成では、１色のパネルのみ記載されているが、色分解光
学素子３７４からしぼり部３７９の間は３色それぞれに
分離されており、３板パネルが配置されている。又、反
射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、３７９に示すしぼ
り部を透過しスクリーン上に投射される。

【００６５】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。

【００６６】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。

【００６７】上記液晶パネル以外の周辺電気回路につい
て、図１９を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂ１５ピン端子を有し、デコーダ３９３からのビ
デオ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄ
コンバータ４５１でディジタル信号に変換される。

【００６８】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。メインボード４５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
４５４に充られる。このヘッドボード４５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５６，４５７へ信
号を書き込む。４５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル４５５，４５６，４５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
であり、その液晶パネルの特に反射電極と隣接する反射
電極間の非導電性膜の形状について説明した液晶パネル
は、第１〜第５実施形態で説明したものを適用する。各
液晶装置は以上の説明のように、本実施形態の表示結果
は、きわめてきれいな画像表示が可能である。

【００６９】図２０に本発明の液晶表示装置を用いた前
面及び背面投写型液晶表示装置光学系の構成図を示す。
本図はその上面図を表す図２０（ａ）、正面図を表す図
２０（ｂ）、側面図を表す図２０（ｃ）から成ってい
る。同図において、１３０１はスクリーンに投射する投
影レンズ、１３０２はマイクロレンズ付液晶パネル、１
３０３は偏光ビームスプリッター（ＰＢＳ）、１３４０
はＲ（赤色光）反射ダイクロイックミラー、１３４１は
Ｂ／Ｇ（青色＆緑色光）反射ダイクロイックミラー、１
３４２はＢ（青色光）反射ダイクロイックミラー、１３
４３は全色光を反射する高反射ミラー、１３５０はフレ
ネルレンズ、１３５１は凸レンズ、１３０６はロッド型
インテグレーター、１３０７は楕円リフレクター、１３
０８はメタルハライド、ＵＨＰ等のアークランプであ
る。ここで、Ｒ（赤色光）反射ダイクロイックミラー１
３４０、Ｂ／Ｇ（青色＆緑色光）反射ダイクロイックミ
ラー１３４１、Ｂ（青色光）反射ダイクロイックミラー
１３４２はそれぞれ図２１に示したような分光反射特性
を有している。そしてこれらのダイクロイックミラーは
高反射ミラー１３４３とともに、図２２の斜視図に示し
たように３次元的に配置されており、後述するように白
色照明光をＲＧＢに色分解するとともに、液晶パネル１
３０２に対して各原色光が、３次元的に異なる方向から
該液晶パネル１３０２を照明するようにしている。

【００７０】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図２０（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。この
Ｂ反射ダイクロイックミラー１３４２ではＢ光（青色
光）のみが反射され、ｚ軸−方向つまり下側（図２０
（ｂ）の正面図基準）にｚ軸に対して所定の角度でＲ反
射ダイクロイックミラー１３４０に向かう。一方Ｂ光以
外の色光（Ｒ／Ｇ光）はこのＢ反射ダイクロイックミラ
ー１３４２を通過し、高反射ミラー１３４３により直角
にｚ軸−方向（下側）に反射され、やはりＲ反射ダイク
ロイックミラー１３４０に向かう。ここで、Ｂ反射ダイ
クロイックミラー１３４２と高反射ミラー１３４３は共
に図２０（ａ）の正面図を基にして言えば、インテグレ
ーター１３０６からの光束（ｘ軸−方向）をｚ軸−方向
（下側）に反射するように配置しており、高反射ミラー
１３４３はｙ軸方向を回転軸にｘ−ｙ平面に対して丁度
４５°の傾きとなっている。それに対してＢ反射ダイク
ロイックミラー１３４２はやはりｙ軸方向を回転軸にｘ
−ｙ平面に対して、この４５°よりも浅い角度に設定さ
れている。従って、高反射ミラー１３４３で反射された
Ｒ／Ｇ光はｚ軸−方向に直角に反射されるのに対して、
Ｂ反射ダイクロイックミラー１３４２で反射されたＢ光
はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で下方
向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル１３
０２上の照明範囲を一致させるため、各色光の主光線は
液晶パネル１３０２上で交差するように、高反射ミラー
１３４３とＢ反射ダイクロイックミラー１３４２のシフ
ト量およびチルト量が選択されている。

【００７１】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。従ってこれらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。このうちＢ光は前述
したように（図２０（ａ）、図２０（ｂ）参照）、ｘ軸
に対して所定の角度（ｘ−ｚ面内チルト）で進行してい
るため、Ｂ／Ｇ反射ダイクロイックミラー１３４１によ
る反射後は、ｙ軸に対して所定の角度（ｘ−ｙ面内チル
ト）を維持し、その角度を入射角（ｘ−ｙ面方向）とし
て該液晶パネル１３０２を照明する。

【００７２】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１３４１の手前に配置されたＲ反射ダイクロイ
ックミラー１３４０によりＲ反射ダイクロイックミラー
１３４０にてｙ軸＋方向に反射されるが、図２０（ｃ）
（側面図）に示したようにｙ軸に対して所定の角度（ｙ
−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３
を通じて偏光化された後、該液晶パネル１３０２をこの
ｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明
する。また、前述と同様にＲＧＢ各色光の液晶パネル１
３０２上の照明範囲を一致させるため、各色光の主光線
は液晶パネル１３０２上で交差するように、Ｂ／Ｇ反射
ダイクロイックミラー１３４１とＲ反射ダイクロイック
ミラー１３４０のシフト量およびチルト量が選択されて
いる。さらに、図２１（ａ）に示したようにＢ反射ダイ
クロイックミラー１３４１のカット波長は４８０ｎｍ、
図２１（ｂ）に示したようにＢ／Ｇ反射ダイクロイック
ミラー１３４１のカット波長は５７０ｎｍ、図２１
（ｃ）に示したようにＲ反射ダイクロイックミラー１３
４０のカット波長は６００ｎｍであるから、不要な橙色
光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過し
て捨てられる。これにより最適な色バランスを得ること
ができる。

【００７３】そして後述するように液晶パネル１３０２
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３
に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１３
０１を通じて、スクリーン（不図示）に拡大投影され
る。ところで、該液晶パネル１３０２を照明する各ＲＧ
Ｂ光は入射角が異なるため、そこから反射されてくる各
ＲＧＢ光もその出射角を異にしているが、投影レンズ１
３０１としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ１３０１に入射する光束の傾きは、各色光がマイク
ロレンズを２回通過することにより平行化され、液晶パ
ネル１３０２への入射光の傾きを維持している。ところ
が図３２に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズはさらに大きな開口数が求められ、
高価なレンズとなっていた。しかし、本例では液晶パネ
ル２からの光束の広がりはこのように比較的小さくなる
ので、より小さな開口数の投影レンズでもスクリーン上
で十分に明るい投影画像を得ることができ、より安価な
投影レンズを用いることが可能になる。また、図３３に
示す縦方向に同一色が並ぶストライプタイプの表示方式
の例を本実施形態に用いることも可能であるが、後述す
るように、マイクロレンズを用いた液晶パネルの場合は
好ましくない。

【００７４】次に、ここで用いる本発明液晶パネル１３
０２について説明する。図２３に該液晶パネル１３０２
の拡大断面模式図（図２０のｙ−ｚ面に対応）を示す。
図において、１３２１はマイクロレンズ基板、１３２２
はマイクロレンズ、１３２３はシートガラス、１３２４
は透明対向電極、１３２５は液晶層、１３２６は画素電
極、１３２７はアクティブマトリックス駆動回路部、１
３２８はシリコン半導体基板である。また、１２５２は
周辺シール部である。ここで、本実施形態では、Ｒ，
Ｇ，Ｂ画素が、１パネルに集約されており、１画素のサ
イズは小さくなる。従って、開口率を上げることの重要
性が大きく、集光された光の範囲には、反射電極が存在
していなければならず、第１〜第５の実施形態で説明し
た構成が重要となる。マイクロレンズ１３２２は、いわ
ゆるイオン交換法によりガラス基板（アルカリ系ガラ
ス）１３２１の表面上に形成されており、画素電極１３
２６のピッチの倍のピッチで２次元的アレイ構造を成し
ている。

【００７５】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。第６の実施形態と比べると電圧値が低く、
画素電極１３２６の電位の精度はさらに重要になってく
るため、本発明の回路、構成は有効であり、単板で画素
数も多く、従ってビデオ線の本数も多いため、第１乃至
第５の実施形態のカップリング容量の削減は非常に有効
となる。画素電極１３２６はＡｌから成り、反射鏡を兼
ねており、表面性を良くして反射率を向上させるため、
パターニング後の最終工程でいわゆるＣＭＰ処理を施し
ている（詳しくは後述する）。

【００７６】アクティブマトリックス駆動回路部１３２
７はいわゆるシリコン半導体基板１３２８上に設けられ
た半導体回路であり、上記画素電極１３２６をアクティ
ブマトリックス駆動するものであり、該回路マトリック
スの周辺部には、不図示のゲート線ドライバー（垂直レ
ジスター等）や信号線ドライバー（水平レジスター等）
が設けられている（詳しくは後述する）。これらの周辺
ドライバーおよびアクティブマトリックス駆動回路はＲ
ＧＢの各原色映像信号を所定の各ＲＧＢ画素に書き込む
ように構成されており、該各画素電極１３２６はカラー
フィルターは有さないものの、前記アクティブマトリッ
クス駆動回路にて書き込まれる原色映像信号により各Ｒ
ＧＢ画素として区別され、後述する所定のＲＧＢ画素配
列を形成している。

【００７７】ここで、液晶パネル１３０２に対して照明
するＧ光について見てみると、前述したようにＧ光はＰ
ＢＳ１３０３により偏光化されたのち該液晶パネル１３
０２に対して垂直に入射する。この光線のうち１つのマ
イクロレンズ１３２２ａに入射する光線例を図中の矢印
Ｇ（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該
Ｇ光線はマイクロレンズ１３２２により集光され、Ｇ画
素電極１３２６ｇ上を照明する。そしてＡｌより成る該
画素電極１３２６ｇにより反射され、再び同じマイクロ
レンズ１３２２ａを通じてパネル外に出射していく。こ
のように液晶層１３２５を往復通過する際、該Ｇ光線
（偏光）は画素電極１３２６ｇに印加される信号電圧に
より対向電極１３２４との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。

【００７８】ここで、その変調度合いによりＰＢＳ面１
３０３ａにて反射され、投影レンズ１３０１に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図２３中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。

【００７９】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。ところで、図２３の描写では
画素電極１３２６ｇ上と画素電極１３２６ｒ上の各Ｇ光
とＲ光の色光が１部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。

【００８０】次に、図２１に本例での色分解・色合成の
原理説明図を示す。ここで、図２４（ａ）は液晶パネル
１３０２の上面模式図、図２４（ｂ）、図２４（ｃ）は
それぞれ該液晶パネル上面模式図に対するＡ−Ａ′（ｘ
方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模式図であ
る。ここで、マイクロレンズ１３２２は、図２４（ａ）
の一点鎖線に示すように、Ｇ光を中心として両隣接する
２色画素の半分ずつに対して１個が対応している。この
うち図２４（ｃ）はｙ−ｚ断面を表す上記図２３に対応
するものであり、各マイクロレンズ１３２２に入射する
Ｇ光とＲ光の入出射の様子を表している。これから判る
ように各Ｇ画素電極は各マイクロレンズの中心の真下に
配置され、各Ｒ画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってＲ光の入射角はそのｔａｎ
θが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。一方、図２４（ｂ）は該液晶パネル１３０２のｘ−
ｙ断面に対応するものである。このｘ−ｙ断面について
は、Ｂ画素電極とＧ画素電極とが図２４（ｃ）と同様に
交互に配置されており、やはり各Ｇ画素電極は各マイク
ロレンズ中心の真下に配置され、各Ｂ画素電極は各マイ
クロレンズ間境界の真下に配置されている。

【００８１】ところで該液晶パネルを照明するＢ光につ
いては、前述したようにＰＢＳ１３０３による偏光化
後、図２０中断面（ｘ−ｙ面）の斜め方向から入射して
くるため、Ｒ光の場合と全く同様に、各マイクロレンズ
１３２２から入射したＢ光線は、図示したようにＢ画素
電極１３２６ｂにより反射され、入射したマイクロレン
ズ１３２２に対して、ｘ方向に隣り合うマイクロレンズ
１３２２から出射する。Ｂ画素電極１３２６ｂ上の液晶
による変調や液晶パネルからのＢ出射光の投影について
は、前述のＧ光およびＲ光と同様である。

【００８２】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ…
の並びに、ｘ方向に対してはＢＧＢＧＢＧ…の並びとな
っているが、図２４（ａ）はその平面的な並びを示して
いる。このように各画素サイズは縦横共にマイクロレン
ズの約半分になっており、画素ピッチはｘ−ｚ両方向と
もにマイクロレンズのそれの半分になっている。また、
Ｇ画素は平面的にもマイクロレンズ中心の真下に位置
し、Ｒ画素はｚ方向のＧ画素間かつマイクロレンズ境界
に位置し、Ｂ画素はｘ方向のＧ画素間かつマイクロレン
ズ境界に位置している。また、１つのマイクロレンズ単
位の形状は矩形（画素の２倍サイズ）となっている。

【００８３】図２５に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子１３２９は１つの絵素を構
成するＲＧＢ画素のまとまりを示している。つまり、図
２３のアクティブマトリックス駆動回路部１３２７によ
り各ＲＧＢ画素が駆動される際、破線格子１３２９で示
されるＲＧＢ画素ユニットは同一画素位置に対応したＲ
ＧＢ映像信号にて駆動される。ここでＲ画素電極１３２
６ｒ、Ｇ画素電極１３２６ｇ、Ｂ画素電極１３２６ｂか
ら成る１つの絵素に注目してみると、まずＲ画素電極１
３２６ｒは矢印ｒ１で示されるようにマイクロレンズ１
３２２ｂから前述したように斜めに入射するＲ光で照明
され、そのＲ反射光は矢印ｒ−２で示すようにマイクロ
レンズ１３２２ａを通じて出射する。Ｂ画素電極１３２
６ｂは矢印ｂ１で示されるようにマイクロレンズ１３２
２ｃから前述したように斜めに入射するＢ光で照明さ
れ、そのＢ反射光は矢印ｂ２で示すようにやはりマイク
ロレンズ１３２２ａを通じて出射する。またＧ画素電極
１３２６ｇは正面後面矢印ｇ１２で示されるように、マ
イクロレンズ１３２２ａから前述したように垂直（紙面
奥へ向かう方向）に入射するＧ光で照明され、そのＧ反
射光は同じマイクロレンズ１３２２ａを通じて垂直に
（紙面手前に出てくる方向）出射する。

【００８４】このように、本液晶パネルにおいては、１
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は１３２２
ａ）から行われる。そしてこのことはその他の全ての絵
素（ＲＧＢ画素ユニット）についても成り立っている。

【００８５】従って、図２６に示すように本液晶パネル
からの全出射光をＰＢＳ１３０３および投影レンズ１３
０１を通じて、スクリーン１３０９に投写するに際し
て、液晶パネル１３０２内のマイクロレンズ１３２２の
位置がスクリーン１３０９上に結像投影されるように光
学調整すると、その投影画像は図２８に示すようなマイ
クロレンズの格子内に各絵素を構成する該ＲＧＢ画素ユ
ニットからの出射光が混色した状態つまり同画素混色し
た状態の絵素を構成単位としたものとなる。そして、前
述した従来例のようないわゆるＲＧＢモザイクが無い、
質感の高い良好なカラー画像表示が可能となる。

【００８６】つぎに、図２３に示すように、アクティブ
マトリックス駆動回路部１３２７は各画素電極１３２６
の下に存在するため、図２３の回路断面図上では絵素を
構成する各ＲＧＢ画素は単純に横並びに描かれている
が、各画素ＦＥＴのドレインは、図２５に示したような
２次元的配列の各ＲＧＢ画素電極１３２６に接続してい
る。

【００８７】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図２７に示す。ここ
で、１３１０はパネルドライバーであり、ＲＧＢ映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶
パネル１３０２に対応した画像信号にデコード・変換し
ている。１３１４はバラストであり、楕円リフレクター
１３０７内のアークランプ１３０８を駆動点灯する。１
３１５は電源回路であり、各回路ブロックに対して電源
を供給している。１３１３は不図示の操作部を内在した
コントローラーであり、上記各回路ブロックを総合的に
コントロールするものである。このように本投写型液晶
表示装置は、その駆動回路系は単板式プロジェクターと
しては、ごく一般的なものであり、特に駆動回路系に負
担を掛けることなく、前述したようなＲＧＢモザイクの
無い良好な質感のカラー画像を表示することができるも
のである。

【００８８】ところで図２９に本実施形態における液晶
パネルの別形態の部分拡大上面図を示す。ここではマイ
クロレンズ１３２２の中心真下位置にＢ画素電極１３２
６ｂを配列し、それに対し左右方向にＧ画素１３２６ｇ
が交互に並ぶように、上下方向にＲ画素１３２６ｒが交
互に並ぶように配列している。このように配列しても、
絵素を構成するＲＧＢ画素ユニットからの反射光が１つ
の共通マイクロレンズから出射するように、Ｂ光を垂直
入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とすること
により、前例と全く同様な効果を得ることができる。ま
た、さらにマイクロレンズ１３２２の中心真下位置にＲ
画素を配列しその他の色画素を左右または上下方向にＲ
画素に対してＧ，Ｂ画素を交互に並ぶようにしても良
い。

【００８９】図３０に本発明に係わる液晶パネルの他の
実施形態を示す。同図は本液晶パネル１３２０の部分拡
大断面図である。前述した実施形態との相違点を述べる
と、まず対向ガラス基板としてシートガラス１３２３を
用いており、マイクロレンズ１２２０については、シー
トガラス１３２３上に熱可塑性樹脂を用いたいわゆるリ
フロー法により形成している。さらに、非画素部にスペ
ーサー柱１２５１を感光性樹脂のフォトリソグラフィー
にて形成している。該液晶パネル１３２０の部分上面図
を図３１（ａ）に示す。この図から判るようにスペーサ
ー柱１２５１は所定の画素のピッチでマイクロレンズ１
２２０の角隅部の非画素領域に形成されている。このス
ペーサー柱１２５１を通るＡ−Ａ′断面図を図３１
（ｂ）に示す。このスペーサー柱１２５１の形成密度に
ついては１０〜１００画素ピッチでマトリックス状に設
けるのが好ましく、シートガラス１３２３の平面性と液
晶の注入性というスペーサー柱数に対して相反するパラ
メーターを共に満足するように設定する必要がある。ま
た本実施形態では金属膜パターンによる遮光層１２２１
を設けており、各マイクロレンズ境界部分からの漏れ光
の進入を防止している。これにより、このような漏れ光
による投影画像の彩度低下（各原色画像光の混色によ
る）やコントラスト低下が防止される。従って本液晶パ
ネル１３２０を用いて、本実施形態の如き液晶パネルを
備えた投写型表示装置を構成することにより、さらにメ
リハリのある良好な画質が得られるようになる。

【００９０】

【発明の効果】以上説明したように、本発明によると画
素電極表面が凹凸がなく、画素電極内に段差が生じない
表示装置が提供できる。これを用いて液晶表示装置を作
ると、光量が上がり表示画像が明るくなり、またコント
ラストも向上する。また、画素も小さくでき、ＰＤＬＣ
液晶だとコントラストがあがり、ＴＮ液晶だとコントラ
ストが上がり、更に実装工程の配向膜ラビング工程にお
いて、配向不良の原因となりその結果コントラストの低
下による表示画像の画質の悪化を防止でき、信頼性の向
上を図ることができる。また、表示部と周辺部、もしく
はシール部との段差もなくなり、ギャップ精度が高くな
り、液晶の面内均一性が高くなり、階調性もあがる。よ
って、高輝度、コントラスト、高精細で均一な液晶表示
装置を歩留まり良く安価に、高い信頼性で生産すること
ができる。

【図面の簡単な説明】

【図１】本発明の半導体基板の製造工程の１例を示す図
である。

【図２】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の１例を示す図である。

【図３】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の１例を示す図である。

【図４】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の１例を示す図である。

【図５】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の１例を示す図である。

【図６】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の１例を示す図である。

【図７】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の１例を示す図である。

【図８】チャンバー設定温度と成膜時間の、ホールの埋
め込み性の特性を示す図である。

【図９】ＴｉＮ膜厚とホールの埋め込み率の関係を示す
図である。

【図１０】Ｔｉ膜厚とホールの埋め込み率の関係を示す
図である。

【図１１】従来の半導体装置用配線を示す図である。

【図１２】本発明によるＣＭＰにより製造される液晶表
示素子の断面図である。

【図１３】本発明による液晶装置の概略的回路図であ
る。

【図１４】本発明による液晶装置のブロック図である。

【図１５】本発明による液晶装置の入力部のディレイ回
路を含む回路図である。

【図１６】本発明による液晶装置の液晶パネルの概念図
である。

【図１７】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。

【図１８】本発明による液晶装置を用いた液晶プロジェ
クターの概念図である。

【図１９】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。

【図２０】本発明による投写型液晶表示装置の光学系の
実施形態を示す全体構成図である。

【図２１】本発明による投写型液晶表示装置の光学系に
用いたダイクロイックミラーの分光反射特性図である。

【図２２】本発明による投写型液晶表示装置の光学系の
色分解照明部の斜視図である。

【図２３】本発明による液晶パネルの一実施形態の断面
図である。

【図２４】本発明による液晶パネルの色分解・色合成の
原理説明図である。

【図２５】本発明による一実施形態の液晶パネルの部分
拡大上面図である。

【図２６】本発明による投写型液晶表示装置の投影光学
系を示す部分構成図である。

【図２７】本発明による投写型液晶表示装置の駆動回路
系を示すブロック図である。

【図２８】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。

【図２９】本発明による一実施形態の液晶パネルの部分
拡大上面図である。

【図３０】本発明による一実施形態の液晶パネルの部分
断面図である。

【図３１】本発明による一実施形態の液晶パネルの部分
拡大上面図と断面図である。

【図３２】液晶装置の液晶パネルの光束進行方向を示す
概念図である。

【図３３】液晶装置の液晶パネルのカラー画素構成図で
ある。

【図３４】熱処理時間と埋め込み率との関係を示す特性
を示す図である。

【図３５】Ｔｉ膜、ＴｉＮ膜、ＴｉＮ＋Ｔｉ膜（本実施
例）の場合の埋め込み率を示す図である。

【符号の説明】

１半導体基板２選択酸化膜３ＮＷＬ４ＰＷＬ５ゲート酸化膜６ゲート電極７ＮＬＤ８ソース８′ ドレイン９ＰＬＤ１０ソース１０′ ドレイン１１ＢＰＳＧ１２ＡＬ電極１３Ｔｉ膜１４スルーホール１５画素電極１６Ｔｉ膜１７金属膜或いは、金属化合物膜１８ＴｉＮ膜１９Ｔｉ膜２０金属膜或いは、金属化合物膜２１ｐｕｒｅ−ＡＬ２２金属膜或いは、金属化合物膜２３液晶材料２４共通透明電極２５対向基板２６反射防止膜１０１，２０１，４０１，５０１半導体基板１０２，２０２，４０２，５０２スクライブ領域１０３，２０３，４０３，５０３選択酸化膜４０４，５０４ウェル１０５，２０５，４０５，５０５，７０５，８０５
第１の絶縁膜１０７，２０７，４０７，５０７，７０７，８０８
コンタクト１０９，２０９，３２，４０９，５０９，７０９，８０
９金属層６０２，６０３金属層３１，６０１有効領域５１１スルーホール７０１，８０２絶縁基板８１０透明絶縁膜３０１半導体基板３０２，３０２’ ｐ型及びｎ型ウェル３０３，３０３’ ソース領域３０４ゲート領域３０５，３０５’ ドレイン領域３０６ＬＯＣＯＳ絶縁層３０７遮光層３０８ＰＳＧ３０９プラズマＳｉＮ３１０ソース電極３１１連結電極３１２反射電極＆画素電極３１３反射防止膜３１４液晶層３１５共通透明電極３１６対向電極３１７，３１７’ 高濃度不純物領域３１９表示領域３２０反射防止膜３２１，３２２シフトレジスタ３２３ｎＭＯＳ３２４ｐＭＯＳ３２５保持容量３２７信号転送スイッチ３２８リセットスイッチ３２９リセットパルス入力端子３３０リセット電源端子３３１映像信号入力端子３３２昇圧レベルシフター３４２パルスｄｅｌａｙ用インバータ３４３スイッチ３４４出力３４５容量３４６保護回路３５１シール部３５２電極パッド３５３クロックバッファー３７１光源３７２集光レンズ３７３，３７５フレネルレンズ３７４色分解光学素子３７６ミラー３７７視野レンズ３７８液晶装置３７９絞り部３８０投影レンズ３８１スクリーン３８５電源３８６プラグ３８７ランプ温度検出３８８制御ボード３８９フィルタ安全スイッチ４５３メインボード４５４液晶パネルドライブヘッドボード４５５，４５６，４５７液晶装置１２２０マイクロレンズ（リフロー熱ダレ式）１２５１スペーサー柱１２５２周辺シール部１３０１投影レンズ１３０２マイクロレンズ付液晶パネル１３０３偏光ビームスプリッター（ＰＢＳ）１３０６ロッド型インテグレータ１３０７楕円リフレクター１３０８アークランプ１３０９スクリーン１３１０パネルドライバー１３１１デコーダー１３１２インターフェース回路１３１４バラスト（アークランプ点灯回路）１３２０マイクロレンズ付液晶パネル１３２１マイクロレンズガラス基板１３２２マイクロレンズ（インデックス分布式）１３２３シートガラス１３２４対向透明電極１３２５液晶１３２６画素電極１３２７アクティブマトリックス駆動回路部１３２８シリコン半導体基板１３２９基本絵素単位１３４０Ｒ反射ダイクロイックミラー１３４１Ｂ／Ｇ反射ダイクロイックミラー１３４２Ｂ反射ダイクロイックミラー１３４３高反射ミラー１３５０フレネルレンズ（第２コンデンサーレンズ）１３５１第１コンデンサーレンズ

Claims

【特許請求の範囲】

【請求項１】配線が金属或いは金属の化合物からな
り、且つ二以上の層構造を有することを特徴とする半導
体装置用配線。
【請求項２】前記層構造は、第１の層がＴｉであり、
第２の層がＡＬまたはＡＬ合金の金属膜である、請求項
１に記載の半導体装置用配線。
【請求項３】前記層構造は、第１の層がＴｉＮであ
り、第２の層がＡＬまたはＡＬ合金の金属膜である、請
求項１に記載の半導体装置用配線。
【請求項４】前記層構造は、第１の層がＴｉＮであ
り、第２の層がＴｉであり、第３の層がＡＬまたはＡＬ
合金の金属膜である、請求項１に記載の半導体装置用配
線。
【請求項５】前記層構造は、第１の層がＴｉＮであ
り、第２の層がＴｉであり、第３の層がＡＬまたはＡＬ
合金の金属膜であり、第４の層が前記第３の層の膜より
も高温で形成したＡＬまたはＡＬ合金の金属膜である、
請求項１に記載の半導体装置用配線。
【請求項６】前記半導体装置用配線を、機械的化学的
研磨による研磨工程を用いて平坦化することを特徴とす
る請求項１〜請求項５のいずれかに記載の半導体装置用
配線。
【請求項７】半導体基板上に絶縁層を介して形成さ
れ、該絶縁層の開口部を通して該半導体基板と接続され
る配線が、請求項１〜請求項６のいずれかに記載の半導
体装置用配線であることを特徴とする半導体装置。
【請求項８】半導体基板上に二以上の多層配線が形成
されてなる半導体装置において、該多層配線を構成する
少なくとも一層の配線が、請求項１〜請求項６のいずれ
かに記載の半導体装置用配線であることを特徴とする半
導体装置。
【請求項９】半導体基板と接続される第１の配線と、
該第１の配線と接続される第２の配線とを有し、該第２
の配線が請求項１〜請求項６のいずれかに記載の半導体
装置用配線であることを特徴とする半導体装置。
【請求項１０】前記半導体装置は、対向する２枚の基
板間に液晶層を有し、前記２枚の基板のうちの一方の基
板にパターン化された複数の画素電極が設けられ、他方
の基板側から光が入射されてなる液晶表示装置であり、
前記第２の配線の少なくとも一部が該画素電極を構成し
てなる請求項９に記載の半導体装置。
【請求項１１】配線が金属或いは金属の化合物からな
り、且つ二以上の層構造で形成されることを特徴とする
半導体装置用配線の製造方法。
【請求項１２】半導体基板上に絶縁層を介して形成さ
れ、該絶縁層の開口部を通して該半導体基板と接続され
る配線が、金属或いは金属の化合物からなり、且つ二以
上の層構造で形成されることを特徴とする半導体装置用
配線の製造方法。
【請求項１３】半導体基板上に二以上の多層配線をも
つ半導体装置に用いられる半導体装置用配線の製造方法
において、該多層配線を構成する少なくとも一層の配線
が、金属或いは金属の化合物で二以上の層構造の形成が
されることを特徴とする半導体装置用配線の製造方法。
【請求項１４】前記配線の形成の後に、前記配線表面
の平坦性が改善されるに充分な温度で基板全面を熱処理
することを特徴とする請求項１１〜１３のいずれかの請
求項に記載の半導体装置用配線の製造方法。
【請求項１５】基板全面を熱処理した後に、前記配線
を機械的化学的研磨による研磨工程を用いて平坦化する
ことを特徴とする請求項１４に記載の半導体装置用配線
の製造方法。
【請求項１６】前記層構造は、第１の層がＴｉであ
り、第２の層がＡＬ，Ｔｉ，Ｔａ，Ｗ等の金属膜であ
る、請求項１１〜１５のいずれかの請求項に記載の半導
体装置用配線。
【請求項１７】前記層構造は、第１の層がＴｉＮであ
り、第２の層がＡＬ，Ｔｉ，Ｔａ，Ｗ等の金属膜であ
る、請求項１１〜１５のいずれかの請求項に記載の半導
体装置用配線の製造方法。
【請求項１８】前記層構造は、第１の層がＴｉＮであ
り、第２の層がＴｉであり、第３の層がＡＬまたはＡＬ
合金の金属膜である、請求項１１〜１５のいずれかの請
求項に記載の半導体装置用配線の製造方法。
【請求項１９】前記層構造は、第１の層がＴｉＮであ
り、第２の層がＴｉであり、第３の層がＡＬまたはＡＬ
合金の金属膜であり、第４の層が前記第３の層の膜より
も高温で形成したＡＬまたはＴｉまたはＴａまたはＷ等
の金属膜である、請求項１１〜１５のいずれかの請求項
に記載の半導体装置用配線の製造方法。
【請求項２０】前記半導体装置用配線の膜形成と熱処
理を別チャンバーで行うことを特徴とする請求項１４に
記載の半導体装置用配線の製造方法。
【請求項２１】前記半導体装置用配線の膜形成時の温
度が、熱処理時の温度よりも低い温度であることを特徴
とする請求項１４に記載の半導体装置用配線の製造方
法。