JPH11135479A

JPH11135479A - 半導体装置及び表示装置用基板及び液晶表示装置の製造方法

Info

Publication number: JPH11135479A
Application number: JP29446897A
Authority: JP
Inventors: Takayuki Kimura; 隆之木村; Katsumi Kurematsu; 榑松　　克巳; Osamu Koyama; 理小山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-10-27
Filing date: 1997-10-27
Publication date: 1999-05-21

Abstract

(57)【要約】【課題】半導体装置の配線パターン形成時に、装置を
複雑にすることなく、反応生成物を除去可能で、特性の
優れた配線パターンを作成する。【解決手段】チタンあるいはチタン化合物と、アルミ
ニウムあるいはアルミニウム合金とを積層した半導体基
板において、フォトレジストを用いたレジストパターン
形成工程と、前記レジストパターンをマスクとし、塩素
を含むガスを用いるドライエッチング工程と、該ドライ
エッチング後に、真空を保持したまま、前記半導体基板
を２３０〜２６０℃に制御した状態で酸素プラズマ処理
を行うアッシング工程を有し、該アッシング工程は、少
なくともフッ素を含むガスを添加してプラズマ処理する
工程と、フッ素を含まず、アルコールガスを添加してプ
ラズマ処理する工程と、を連続して行うことにより配線
パターンを形成することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及び表
示装置用基板及び液晶表示装置の製造方法に関し、特
に、配線のパターン等の導電性パターンの形成方法に関
するものである。

【０００２】

【従来の技術】従来、図２７に示すように、シリコンウ
ェハ３００８上にアルミニウム３００３による配線パタ
ーンを形成する場合、フォトレジスト３００２によりエ
ッチングマスクを形成し、塩化ホウ素や塩素等のガスに
よりドライエッチングを行い、その後に２５０℃程度の
高温に保持し、酸素とメタノール等のアルコールとの混
合ガス中にてレジストアッシングを行うことで、レジス
ト除去および配線腐食の原因となる塩素３００１の除去
を行っていた。また、エッチングにおいて形成される反
応生成物３００６は、前記エッチング・アッシングが終
了した後に、洗浄処理を行うことで除去していた。

【０００３】

【発明が解決しようとする課題】上述のような処理方法
においては、以下のような課題がある。

【０００４】図２８は、積層配線パターンを形成する際
の、配線断面形状を示す図である。反応生成物が薄い条
件で処理した場合、図２８に示すように、バリアメタル
や反射防止膜をアルミニウムと積層して成膜し同一処理
でドライエッチングすると、アルミニウム３１０３が異
常エッチングされ易い。

【０００５】これを防止するために、反応生成物を側壁
保護膜とし厚く堆積させるようなエッチング条件とすれ
ば、エッチングの異方性が強くなりアルミニウムの異常
エッチングは抑えられる。しかしながらこの場合、反応
生成物が厚くなったことにより、アッシング及び洗浄に
て反応生成物を除去することが困難となる。反応生成物
はエッチング雰囲気中に存在する塩素、配線と同時にエ
ッチングされるレジストからの炭素及び炭化水素、エッ
チングされる配線材のアルミニウム、バリアメタルや反
射防止膜に使われるチタン等の高融点金属により構成さ
れるため、除去されないまま以降の層間絶縁膜堆積工程
を行うことは、デバイスの信頼性及びプロセス上の大き
な問題となる。

【０００６】更に、アルコールを添加したアッシングプ
ロセスには、以下の相反する事項がある。第一にアルコ
ールガスの添加により塩素の除去率は向上するがアッシ
ング速度は低下する。第二に、温度を高くするとアッシ
ング速度が大きくなりまた塩素の除去率も向上するが、
残留フォトレジスト及び反応生成物は熱により変質し
て、アッシング及び洗浄工程での除去ができなくなる。

【０００７】上述の相反する事項への対応として、まず
低温で反応生成物及びレジストを除去した上で、高温に
して塩素を除去する方法が考えられたが、この方法にお
いても以下の課題が残る。すなわち、温度を変化させる
必要があるため、装置の複雑化あるいはスループットの
低下が避けられないという問題である。

【０００８】［発明の目的］本発明の目的は、上述した
課題を解決し、安定して安価にかつ信頼性の高い半導体
装置を製造するための方法を提供することにある。

【０００９】

【課題を解決するための手段】上述した目的を達し得る
本発明の手段としての半導体装置の製造方法は、半導体
基板上に導電性パターンを形成する半導体装置の製造方
法において、半導体基板上にアルミニウムを含む層とチ
タンを含む層を積層した導電層を形成する工程と、前記
導電性パターンに対応したレジストパターンをマスクと
して、塩素を含むガスを用いるドライエッチング工程
と、前記ドライエッチング工程から引き続き真空を保持
したまま、上記レジストを除去するアッシング工程と、
を有し、該アッシング工程は、酸素ガスに少なくともフ
ッ素を含むガスを添加してプラズマ処理する工程と、フ
ッ素を含まず、酸素ガスにアルコールを含むガスを添加
してプラズマ処理する工程とを連続的に行なうことを特
徴とする半導体装置の製造方法である。

【００１０】また、上記アッシング工程は、２３０℃〜
２６０℃で行なわれる半導体装置の製造方法でもある。

【００１１】また、チタンあるいはチタン化合物と、ア
ルミニウムあるいはアルミニウム合金とを積層した半導
体基板において、フォトレジストを用いたレジストパタ
ーン形成工程と、前記レジストパターンをマスクとし、
塩素を含むガスを用いるドライエッチング工程と、前記
ドライエッチングの後に、真空を保持したまま、前記半
導体基板を２３０〜２６０℃に制御した状態で酸素プラ
ズマ処理を行うアッシング工程とを有し、前記アッシン
グ工程においては、少なくともフッ素を含むガスを添加
してプラズマ処理する工程と、フッ素を含まず、アルコ
ールガスを添加してプラズマ処理する工程と、を連続し
て行うことにより導電性パターンを形成することを特徴
とする半導体装置の製造方法でもある。

【００１２】また、本発明の表示装置用基板及び液晶表
示装置の製造方法は、上記半導体装置の製造方法により
導電性パターンを形成する工程を有することを特徴とす
る表示装置用基板の製造方法、及びこれに液晶を組み合
わせた液晶装置の製造方法である。

【００１３】［作用］本発明は、半導体基板上に、アル
ミニウム合金とチタンあるいはチタン化合物を積層して
形成した配線パターンを作成する際に、ドライエッチン
グ後に真空を保持したまま、２３０〜２６０℃の温度に
半導体基板を保持した上で、酸素ガスにフッ素を含むガ
スを添加してプラズマ処理する工程と、フッ素を含ま
ず、酸素ガスにアルコールガスを添加してプラズマ処理
する工程とを連続的に実施することを特徴とするもので
ある。

【００１４】このような、本発明によれば、ドライエッ
チングにより形成される反応生成物を、ドライエッチン
グの後に真空を保持して実施するアッシング工程の中の
少なくともフッ素を含むガスを添加した工程を実施する
ことにより、アッシング工程の次工程である洗浄工程で
完全に除去することができる。

【００１５】更に、アッシング工程の中のフッ素を含む
ガスを添加して処理する工程に続いて連続的に、フッ素
を含まずにアルコールガスを添加して処理する工程を実
施することにより、残留レジストの除去と、配線側面や
前記残留レジストに付着している塩素をほぼ完全に除去
することが、単一の処理室でかつ温度を変化させること
なく実施できる。更にまた、本発明によれば、配線の
アルミニウムの異常エッチングを抑えるためにエッチン
グの異方性を高めた場合でも、反応生成物の除去が可能
であり、デバイスの信頼性を低下させることなくかつプ
ロセス上の問題も生じない。

【００１６】更にまた、反応生成物除去のための工程
と、塩素除去のための工程とを同一温度で処理できるた
め、複数のアッシング処理室を準備することも、アッシ
ング中に温度を変化させることによる処理時間の長時間
化も必要ないため、安価にデバイスを提供できる。

【００１７】また、半導体基板を２３０〜２６０℃に制
御してアッシング工程を行なうことにより、反応生成物
の除去、残留レジストの除去、塩素の除去を、効率良く
行なうことができる。これは、２３０℃より低い温度で
は、塩素の除去率が低いために処理が長時間化し、２６
０℃より高い温度では、フォトレジストが熱により変質
し、フォトレジストが除去できなくなるためである。

【００１８】

【実施例】

（第１の実施例）図１は本発明の半導体装置に関し、ア
ルミニウムをエッチングしている時点での模式図であ
る。図２（ａ）は、アッシングにおいて、フッ素を含む
ガスを添加した工程、図２（ｂ）は前記フッ素を含むガ
スを添加した工程を長時間行った場合、図２（ｃ）は連
続して行われるアルコールガスを添加した工程における
模式図である。図３はアッシング工程に続いて実施され
る洗浄工程が終了した時点の模式図である。以下、図
１、図２（ａ）、図２（ｂ）、図２（ｃ）および図３を
参照しながら、この半導体装置の製造工程について説明
する。

【００１９】素子が作成された半導体基板１０８上に層
間絶縁膜１０７を成膜する。本実施例においては、ｎ形
シリコン基板上にＭＯＳトランジスタを形成した後、常
圧ＴＥＯＳＣＶＤ法にてＢＰＳＧ膜を堆積させてい
る。続いて窒素雰囲気にて１０００℃、５分の熱処理を
加え、前記ＢＰＳＧ膜をリフローさせる。本実施例には
示していないが、これはＭＯＳトランジスタを形成する
際の段差を軽減させるために行うものである。

【００２０】次に、図面には記載されていないが、フォ
トリソグラフィ工程にてパターニング、エッチングを行
い、前記ソース領域、ドレイン領域上にコンタクトホー
ルを開口させ、レジスト除去後、ＰＶＤ法により、一層
目の配線、電極となる金属膜を堆積させる。

【００２１】本実施例では、まずチタン膜を１００オン
グストローム、続いてバリアメタルとして窒化チタン膜
１０５を１７００オングストローム堆積させ、窒素雰囲
気中で熱処理を加えた後、アルミシリコン膜１０３を５
０００オングストローム、続いて反射防止膜として窒化
チタン膜１０４を３００オングストローム堆積させてい
る。各層の膜厚は、配線抵抗、続く工程の熱負荷、ソー
ス・ドレインの接合深さ等デバイスパラメータにあわせ
て、適宜変更することができる。また、アルミシリコン
に代えてアルミシリコン銅、アルミ銅等のアルミ合金を
使う事も可能である。さらに、アルミニウム合金を堆積
させる前に、ＣＶＤ法に依ってタングステンなどの金属
を成膜しエッチバックすることでコンタクトホール内の
みに金属を形成する、所謂コンタクトプラグを行っても
よい。

【００２２】次に、フォトリソグラフィにより配線パタ
ーンを形成する。まずフォトレジストを回転塗布法で
２．１μｍ塗布し、つづいて９０℃に温度制御したホッ
トプレート上で９０秒保持する。本実施例においてはレ
ジストとして東京応化工業製のＴＳＣＲ−９７ｉ１０を
用いたが、レジストや塗布厚、加熱法等は必要に応じて
変更してもよい。

【００２３】つづいて露光を行い、さらに１１０℃に温
度制御したホットプレート上で６０秒間保持した後、現
像液に曝すことで、配線および電極部分にのみ、フォト
レジストパターン１０２を残す。本実施例においては、
現像液としてトクソー社製ＳＤ−１を用いたが、現像液
や加熱法等は必要に応じて変更できる。

【００２４】さらに、パターン形状を保つため、ホット
プレート上で１６０℃まで加熱すると同時にＵＶ光を照
射する所謂レジストハードニング処理を行う。

【００２５】上述の手順により形成したレジストパター
ン１０２をマスクとしてドライエッチングを行い、レジ
ストの除去された領域において前記ＢＰＳＧ膜を露出さ
せる。ドライエッチングは、まずウェハを真空槽内に搬
送した後エッチングガスとなる塩素および塩化ホウ素１
０１を真空槽内に導入した上でマイクロ波電力を印加し
てプラズマを生成させることで行う。その際、前記フォ
トレジストも同時にエッチングされるため、フォトレジ
ストの主成分である炭化水素や、エッチングガスに含ま
れる塩素、被エッチング膜に含まれるアルミやチタンか
ら成る所謂反応生成物１０６が、配線パターンの両側面
に付着する。前記反応生成物が、エッチングにより露出
するアルミニウム側面を覆うことで、異方性エッチング
が可能となり、微細な配線パターンを形成できる。ドラ
イエッチング後の状態を図２（ａ）に示す。

【００２６】ドライエッチング終了後、引き続き真空を
保持した状態で、配線パターン上に存在する余剰レジス
ト１０２をアッシング処理により除去する。まず、２５
０℃に温度制御したホットプレート上に保持し、第一の
段階として、酸素２０１、メタノール、およびＣＨＦ₃
ガス２０２を導入しマイクロ波電力を印加してプラズマ
を生成させる。本実施例においては、酸素を毎分４００
ｍｌ、メタノールを毎分２０ｍｌ、ＣＨＦ₃ を毎分２０
ｍｌとし、圧力を０．８Ｔｏｒｒとしている。本条件に
おけるレジストのアッシング速度は、毎分２５００〜６
０００オングストロームである。この処理により、前記
反応生成物の除去が可能となる。

【００２７】ただし、次のような問題点があるために、
長時間の処理を行うことはできない。即ち、チタンがＣ
ＨＦ₃ によりエッチングされるため、本処理を過剰に行
うと、配線側面に露出したチタン膜や窒化チタン膜がエ
ッチングされオーバーハング形状となり、層間絶縁膜と
の間にボイドを引き起こし信頼性を著しく低下させる。
オーバーハング状態を図２（ｂ）に示す。本実施例では
本処理の時間を２５秒に設定することで、前記反応生成
物を除去しかつオーバーハング形状とならないようにす
ることができる。

【００２８】続いて放電を持続させたまま、第二の段階
として、ＣＨＦ₃ の導入を完全に止め、引き続きアッシ
ングを行う。アッシング中の状態を図２（ｃ）に示す。
ＣＨＦ₃ を導入しないため、長時間の処理を行ってもチ
タン層及び窒化チタン層がエッチングされることはな
い。従って、上述のようなボイドが生じることはない。

【００２９】本実施例においては、酸素２０１は毎分４
００ｍｌ、メタノール２０４は毎分６０ｍｌとし、圧力
を１．２Ｔｏｒｒに制御している。本処理は、レジスト
の除去、および露出した配線の側面に残留する塩素２０
３を除去するために行う。従って、本処理を行う時間
は、レジストが除去できかつ腐食が発生しないために十
分な時間だけ行う必要がある。アッシング速度は前記条
件の下で毎分約１．３μｍであるので、アッシング速度
の面内分布を考慮して、本実施例では本段階の処理を２
分間行っている。また、本条件においてはアルミニウム
の腐食は発生しないことが確認できている。

【００３０】続いて洗浄処理を行う。洗浄処理後の状態
を図３に示す。上記のようにドライエッチング、アッシ
ング、洗浄処理を行うことで、ソース電極、ドレイン電
極、配線３０１を形成する。

【００３１】（第２の実施例）本発明の半導体装置の例
として、アクティブマトリクス表示装置に適用した場合
について図４を用いて説明する。

【００３２】まず、不純物濃度が１Ｅ１４〜１Ｅ１５ｃ
ｍ^-3の半導体基板４０１を熱酸化法にて熱酸化膜４０２
を形成し、その上に減圧ＣＶＤ法にてシリコン窒化膜４
０３を堆積させる。本実施例は熱酸化膜を３５０オング
ストローム、シリコン窒化膜を２０００オングストロー
ム堆積している。

【００３３】次に、フォトリソグラフィ工程のパターニ
ング、エッチング処理にてシリコン酸化膜の一部を除去
しイオン注入法にてリンを注入し、引き続いて熱処理を
加え、ウェル領域４０４を形成する。本実施例ではイオ
ン注入により形成される不純物領域の濃度が１Ｅ１５〜
１Ｅ１７ｃｍ^-3になる様にリンを１．８Ｅ１２ｃｍ^-3注
入し、熱処理を１０００℃、６０分、窒素・酸素混合雰
囲気で施し、続いて熱酸化法にて熱酸化膜４０５を前記
ウェル領域４０４の上部にのみ形成する（図４
（ａ））。

【００３４】さらに前記シリコン窒化膜４０３を全面除
去し、ホウ素をイオン注入した後熱処理を加え、異なっ
た導伝性を持つウェル領域４０７を形成しており、不純
物濃度は前記ウェル領域と同じ程度に形成されている。

【００３５】なお、図４（ｂ）より図４（ｅ）は、ｐ型
のウェル領域４０７とその上部のみについての模式図で
あるが、ｎ型のウェル領域の上部についても同様の素子
を作成している。

【００３６】次に減圧ＣＶＤ法にてシリコン窒化膜を再
度堆積させ、フォトリソグラフィ工程にてパターニング
を行い、前記シリコン窒化膜の一部を除去し、熱酸化法
にて熱酸化膜を形成する。本実施例においては前記シリ
コン窒化膜厚は１５００オングストローム、熱酸化膜厚
は８０００オングストロームである。続いて前記シリコ
ン窒化膜を全て除去し、素子分離領域となるＬＯＣＯＳ
絶縁層４０６を形成する。

【００３７】次に熱酸化法にてゲート酸化膜４０８を形
成し、しきい値調整用の不純物をイオン注入法で導入す
る。本実施例ではゲート酸化膜厚は８５０オングストロ
ームで、不純物はホウ素を４Ｅ１１ｃｍ^-2、４０ＫｅＶ
の条件で前記ゲート酸化膜下に注入している。

【００３８】次に減圧ＣＶＤ法にて多結晶シリコン膜を
前記ゲート酸化膜上に堆積させ、全面に不純物を注入
し、熱処理を加えた後、パターニング法にてゲート電極
４０９を形成する。本実施例では多結晶シリコン膜を４
４００オングストローム堆積させた後にリンを１．５Ｅ
１６ｃｍ^-2，７０ＫｅＶで注入し、９５０℃、３０分、
窒素雰囲気で熱処理した後にパターニング、エッチング
し、ゲート電極を形成している。ここでゲート電極には
タングステン、コバルトといった高融点金属と多結晶シ
リコンとの組み合わせ構造をとる事も可能である。さら
に本実施例ではゲート酸化膜の耐圧を向上させる為に熱
酸化法で前記ゲート電極上に熱酸化膜を３５０オングス
トローム形成している。

【００３９】次にレジストパターニング法にて前記ゲー
ト電極の周辺のレジストを開口し、不純物を注入する。
ここで不純物は前記ウェル領域と反対の導伝性を持つも
のを注入し、熱処理を加える。本実施例では前記ウェル
領域がＰ型に対しリンが熱処理後に１〜８Ｅ１７ｃｍ^-3
の表面濃度を持つ様に形成している。この領域は電解緩
和層４１０となり、ＭＯＳトランジスタの耐圧を向上さ
せるものである。さらに本実施例ではＮ型のウェル領域
に対してはホウ素をイオン注入し、表面濃度が１Ｅ１６
〜１Ｅ１７ｃｍ^-3になる様に熱処理を加え、電解緩和層
を形成している。

【００４０】次に、レジストパターニング法にて前記ゲ
ート電極の周辺のレジストを開口し、前記Ｐ型のウェル
領域にＮ型不純物を導入し、レジストを除去した後に再
度パターニングを行い、今度は前記Ｎ型のウェル領域上
のゲート電極周辺のレジストを開口し、前記Ｎ型ウェル
領域内にＰ型の不純物を導入する。本実施例においては
Ｎ型不純物はリンを５Ｅ１５ｃｍ^-2、９５ＫｅＶの条件
で注入し、Ｐ型不純物はＢＦ₂ を３Ｅ１５ｃｍ^-2、１０
０ＫｅＶの条件で注入している。レジストを除去した
後、熱処理をＮ₂ 雰囲気で１０００℃、１０分加え、不
純物を拡散させる事により、前記Ｐ型、Ｎ型のウェル領
域にソース領域、ドレイン領域を形成する。本実施例で
は前記ソース領域、ドレイン領域はレジストパターニン
グによりオフセットをもたせている。オフセット量は
０．５〜２．０μｍが好適である。オフセットをもたせ
る方法としては前記ゲート電極の両脇にサイドスペーサ
を設け、高濃度不純物を導入してもよい。

【００４１】次に、ＣＶＤ法にて絶縁膜４１２を堆積す
る。本実施例では常圧ＴＥＯＳＣＶＤ法にてＢＰＳＧ
膜を堆積しているが、他のＣＶＤ法による絶縁膜や複数
の絶縁膜を組み合わせて堆積させても良い。続いて窒素
雰囲気にて１０００℃、５分の熱処理を加え、前記ＢＰ
ＳＧ膜をリフローさせ、段差を軽減している。

【００４２】次に、フォトリソグラフィ工程にてパター
ニング、エッチングを行い、前記ソース領域、ドレイン
領域上にコンタクトホールを開口させ、レジスト除去
後、ＰＶＤ法により、一層目の配線、電極となる金属膜
を堆積させる。

【００４３】本実施例では、まずチタン膜を１００オン
グストローム、続いて窒化チタン膜を１７００オングス
トローム堆積させ、窒素雰囲気中で熱処理を加えた後、
アルミシリコン膜を５０００オングストローム、続いて
窒化チタン膜を３００オングストローム堆積させてい
る。各層の膜厚は、配線抵抗、続く工程の熱負荷、ソー
ス・ドレインの接合深さ等のパラメータにあわせて、適
宜変更することができる。また、アルミシリコンに代え
てアルミシリコン銅、アルミ銅等のアルミ合金を使う事
も可能である。さらに、アルミニウム合金を堆積させる
前に、ＣＶＤ法に依ってタングステンなどの金属を成膜
しエッチバックすることでコンタクトホール内のみに金
属を形成する、所謂コンタクトプラグを行ってもよい。

【００４４】次に、フォトリソグラフィにより配線パタ
ーンを形成し、これをマスクとしてドライエッチングを
行い、レジストの除去された領域において前記ＢＰＳＧ
膜を露出させる。ドライエッチング終了後、引き続き真
空を保持した状態で、配線パターン上に存在する余剰レ
ジストを実施例１に記載の方法によりアッシング処理を
行って除去し、ソース電極、ドレイン電極、配線４１３
を形成する（図４（ｃ））。

【００４５】次に第１層間絶縁膜４１４を堆積する。本
実施例はプラズマＣＶＤ法にてシリコン酸化膜を４００
０オングストローム堆積させているが、シリコン窒化
膜、シリコン窒化酸化膜等の絶縁膜も使用できる。ま
た、成膜方法についてもプラズマＣＶＤ以外に、ＴＥＯ
Ｓ−ＣＶＤなど、各種の低温成膜法が適用可能である。

【００４６】次に、回転塗布法でＳＯＧ膜を塗布する。
本実施例では無機ＳＯＧ膜を２２００オングストローム
塗布した後にＵＶ光を照射し、再度無機ＳＯＧ膜２２０
０オングストローム塗布し、厚いＳＯＧ膜４１５を形成
している。

【００４７】その後、４００℃、３０分の熱処理を加
え、続けて第２層間絶縁膜４１６を堆積させる。本実施
例ではプラズマＣＶＤ法にてシリコン酸化膜を６０００
オングストローム堆積させているが、シリコン窒化膜、
シリコン窒化酸化膜及び複数の絶縁膜の組合わせやＴＥ
ＯＳ−ＣＶＤ法による絶縁膜でもよい。

【００４８】続いて、画素電極４２１に書き込んだ電荷
を保持するための導電膜４１７を形成する。本実施例で
は、チタン膜をＰＶＤ法により３０００オングストロー
ム堆積させ、パネルに照射される光がスイッチング素子
に到達することで生じる光リークを防止するための遮光
膜としても機能させている。同様な機能を持たせるため
に、アルミニウム合金膜や、アルミニウム合金膜と窒化
チタン膜を積層させた膜も使用可能である。

【００４９】次いで、第一層目の配線・電極４１３と、
画素電極４２１とを接続し、かつ前記導電膜４１７とは
絶縁させるために、レジストパターニング、エッチング
を行い、ビアホール４１８が開口される部分の導電膜４
１７を除去する。

【００５０】引き続き、画素を分離するための絶縁膜を
全面に堆積させる。本実施例では、プラズマＣＶＤ法に
よりシリコン酸化膜を１４０００オングストローム堆積
させている。さらに、画素電極を形成する部分のみ残し
て除去する。これにより、画素を形成する領域はチタン
膜が露出し、画素分離領域４１９ではチタン膜上にシリ
コン酸化膜４１９が形成される。

【００５１】続いて、絶縁膜４２０を全面に堆積させ
る。本実施例では、プラズマＣＶＤ法によりシリコン窒
化膜を４０００オングストローム堆積させている。この
膜は画素電極に書き込んだ電荷を保持するための容量を
形成する膜となる。

【００５２】さらに、第一層目の配線・電極と、画素電
極を接続するためのビアホール４１８を開口し、画素電
極となるアルミニウム合金などの金属４２１を堆積させ
る。本実施例においては、ＰＶＤ法によりアルミニウム
シリコン膜を１８０００オングストローム堆積させてい
る。必要で有れば、ＣＶＤ法を用いたり、ビアの部分の
みに金属を形成した上でアルミニウムを堆積させたり、
或いは高温ＰＶＤによりビアホール内にも金属を埋め込
むなどの方法もとることができる（図４（ｄ））。

【００５３】続いてケミカルメカニカルポリシング法に
より、前記画素電極となる金属４２１を前記画素を分離
するための絶縁膜４１９が露出するまで研磨する（図４
（ｅ））。

【００５４】以上の工程によりアクティブマトリクス基
板が形成される。

【００５５】本例のアクティブマトリクス表示装置は、
配線上に反応生成物やフォトレジストなどの炭素化合物
を残すことなく作成できるため、配線形成後の工程にお
ける炭素化合物に起因する異常を完全に抑制でき、表示
装置を安定に製造する事が可能であり、したがって高い
歩留まりが実現し安価に提供出来る。さらにアルミニウ
ムの腐食も防止できるので、高い歩留まりが実現でき
る。さらにアッシングは同一温度で処理できるため、同
一装置にて連続的に処理を行うことができ、すなわち複
雑な装置を用意する必要がなく、スループットを悪化さ
せることなく作成できるため、表示装置を安価に提供す
ることができる。

【００５６】（第３の実施例）本発明の半導体装置の例
として、液晶表示装置に適用した場合について図５〜図
１１を用いて説明する。

【００５７】また、以下に記述する液晶パネルは、家庭
用テレビはもちろん、プロジェクタ、ヘッドマウントデ
ィスプレイ、３次元映像ゲーム機器、ラップトップコン
ピュータ、電子手帳、テレビ会議システム、カーナビゲ
ーション、飛行機のパネルなどの表示装置として有効で
ある。

【００５８】本発明の液晶パネル部の断面を図５に示
す。図において、５０１は半導体基板、５０２，５０
２′はそれぞれｐ型及びｎ型ウェル、５０３，５０
３′，５０３″はトランジスタのソース領域、５０４は
ゲート領域、５０５，５０５′，５０５″はドレイン領
域である。

【００５９】図５に示すように、表示領域のトランジス
タは、２０〜３５Ｖという高耐圧が印加されるため、ゲ
ート５０４に対して、自己整合的にソース、ドレイン層
が形成されず、オフセットをもたせ、その間にソース領
域５０３′，ドレイン領域５０５′に示す如く、ｐウェ
ル中の低濃度のｎ^- 層，ｎウェル中の低濃度のｐ^- 層が
設けられる。ちなみにオフセット量は０．５〜２．０μ
ｍが好適である。

【００６０】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１．５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板５０１は、ｐ型半導体からなり、
基板は、最低電位（通常は、接地電位）であり、ｎ型ウ
ェルは、表示領域の場合、画素の印加する電圧すなわち
２０〜３５Ｖがかかり、一方、周辺回路のロジック部
は、ロジック駆動電圧１．５〜５Ｖが印加される。この
構造により、それぞれ電圧に応じた最適なデバイスを構
成でき、チップサイズの縮小のみならず、駆動スピード
の向上による高画素表示が実現可能になる。

【００６１】また、図５において、５０６はフィールド
酸化膜、５１０はデータ配線につながるソース電極、５
１１は画素電極につながるドレイン電極、５１２は反射
鏡を兼ねる画素電極、５０７は表示領域、周辺領域を覆
う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適している。
図５に示すように、上記遮光層５０７は、表示領域で
は、画素電極５１２とドレイン電極５１１との接続部を
除いて覆われているが、周辺画素領域では、一部ビデオ
線、クロック線等、配線容量が重くなる領域は、上記遮
光層５０７をのぞき、高速信号が上記遮光層５０７がの
ぞかれた部分は照明光の光が混入し、回路の誤動作を起
こす場合は画素電極５１２の層をおおう設計になってい
る転送可能な工夫がなされている。５０８は遮光層５０
７の下部の絶縁層で、Ｐ−ＳｉＯ層５１８上にＳＯＧに
より平坦化処理を施し、そのＰ−ＳｉＯ層５１８をさら
に、Ｐ−ＳｉＯ層５０８でカバーし、絶縁層５０８の安
定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−ＴＥ
ＯＳ（Ｐｈｏｓｐｈｏ−Ｔｅｔｒａｅｔｏｘｙ−Ｓｉｌ
ａｎｅ）膜を形成し、さらにＰ−ＳｉＯ層５１８をカバ
ーした後、絶縁層５０８をＣＭＰ処理し、平坦化する方
法を用いても良い事は言うまでもない。

【００６２】また、５０９は反射電極５１２と遮光層５
０７との間に設けられた絶縁層で、この絶縁層５０９を
介して反射電極５１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ₂ 以外に、高誘電率のＰ−Ｓ
ｉＮ，Ｔａ₂ Ｏ₅ やＳｉＯ₂との積層膜等が有効であ
る。遮光層５０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦な
メタル上に設ける事により、５００〜５０００オングス
トローム程度の膜厚が好適である。

【００６３】さらに、５１４は液晶材料、５１５は共通
透明電極、５１６は対向基板、５１７，５１７′は高濃
度不純物領域、５１９は表示領域、５２０は反射防止膜
である。

【００６４】図５に示すように、トランジスタ下部に形
成されたウェル５０２，５０２′と同一極性の高濃度不
純物層５１７，５１７′は、ウェル５０２，５０２′の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル５０２′とｐ型ウ
ェル５０２との間には、フィールド酸化膜を介して上記
高濃度不純物層５１７，５１７′が設けられており、通
常ＭＯＳトランジスタの時に使用されるフィールド酸化
膜直下のチャネルストップ層を不要にしている。

【００６５】これらの高濃度不純物層５１７，５１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。

【００６６】次に、５１３は共通透明電極５１５と対向
基板５１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板５１６と、透過電極
５１５の屈折率よりも小さい絶縁膜が好適である。

【００６７】次に、本発明の平面図を図６に示す。図に
おいて、５２１は水平シフトレジスタ、５２２は垂直シ
フトレジスタ、５２３はｎチャンネルＭＯＳＦＥＴ、５
２４はｐチャンネルＭＯＳＦＥＴ、５２５は保持容量、
５２６は液晶層、５２７は信号転送スイッチ、５２８は
リセットスイッチ、５２９はリセットパルス入力端子、
５３０はリセット電源端子、５３１は映像信号の入力端
子である。半導体基板５０１は図５ではｐ型になってい
るが、ｎ型でもよい。

【００６８】ウェル領域５０２′は、半導体基板５０１
と反対の導電型にする。このため、図５では、ウェル領
域５０２はｐ型になっている。ｐ型のウェル領域５０２
及びｎ型のウェル領域５０２′は、半導体基板５０１よ
りも高濃度に不純物が注入されていることが望ましく、
半導体基板５０１の不純物濃度が１０¹⁴〜１０¹⁵（ｃｍ
^-3）のとき、ウェル領域５０２の不純物濃度は１０¹⁵〜
１０¹⁷（ｃｍ^-3）が望ましい。

【００６９】ソース電極５１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極５１１は画素電極５
１２に接続する。

【００７０】画素電極５１２は、表面が平坦で、高反射
材が望ましく、通常の配線用金属であるＡｌ，ＡｌＳ
ｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，ＡｌＣｕ以外にＣ
ｒ，Ａｕ，Ａｇなどの材料を使用することが可能であ
る。また、平坦性の向上のため、下地絶縁層５０９や画
素電極５１２の表面をケミカルメカニカルポリッシング
（ＣＭＰ）法によって処理している。

【００７１】保持容量５２５は、画素電極５１２と共通
透明電極５１５の間の信号を保持するための容量であ
る。ウェル領域５０２には、基板電位を印加する。本実
施形態では、各行のトランスミッションゲート構成を、
上から１行目は上がｎチャンネルＭＯＳＦＥＴ５２３
で、下がｐチャンネルＭＯＳＦＥＴ５２４、２行目は上
がｐチャンネルＭＯＳＦＥＴ５２４で、下がｎチャンネ
ルＭＯＳＦＥＴ５２３とするように、隣り合う行で順序
を入れ換える構成にしている。以上のように、ストライ
プ型ウェルで表示領域の周辺で電源線とコンタクトして
いるだけでなく、表示領域にも、細い電源ラインを設け
コンタクトをとっている。

【００７２】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【００７３】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子５３１から入
力され、水平シフトレジスタ５２１からのパルスに応じ
て信号転送スイッチ５２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ５２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ５２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。

【００７４】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号をフルに書き込める利点を
有する。

【００７５】又、スイッチが、単結晶トランジスタから
成り立っており、ｐｏｌｙｓｉ−ＴＦＴの結晶粒界で
の不安定な振まい等がなく、バラツキのない高信頼性な
高速駆動が実現できる。

【００７６】次にパネル周辺回路の構成について、図７
を用いて説明する。図７において、５３７は液晶素子の
表示領域、５３２はレベルシフター回路、５３３はビデ
オ信号サンプリングスイッチ、５３４は水平シフトレジ
スタ、５３５はビデオ信号入力端子、５３６は垂直シフ
トレジスタである。

【００７７】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子５
３５から２５Ｖ，３０Ｖ程度の振幅が供給されるので、
１．５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
７においては、ビデオ信号サンプリングスイッチは、片
側極性の１トランジスタ構成のものを記述したが、これ
に限らず、ＣＭＯＳトランスミッションゲート構成にす
ることにより入力ビデオ線をすべてを信号線に書き込む
ことができることは、言うまでもない。

【００７８】又ＣＭＯＳトランスミッションゲート構成
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソースドレインとの重なり容量の違いにより、ビ
デオ信号に振られが生じる課題がある。これにはそれぞ
れの極性のサンプリングスイッチのＭＯＳＦＥＴのゲー
ト量の約１／２のゲート量のＭＯＳＦＥＴのソースとド
レインとを信号線にそれぞれ接続し、逆相パルスで印加
することにより振られが防止でき、きわめて良好なビデ
オ信号が信号線に書き込れた。これにより、さらに高品
位の表示が可能になった。

【００７９】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図８を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。５４２はパルスｄｅｌａｙ用
インバータ、５４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、５４４はｄｅｌａｙ量が制
御された出力、５４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。５４６は保護回路である。

【００８０】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ５４２を何コ通過するかが選択できる。

【００８１】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。

【００８２】次に、液晶材との関係について説明する。
図５では、平坦な対向基板構造のものを示したが、共通
電極基板５１６は、共通透明電極５１５の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極５１５
を設けている。また、共通電極基板５１６の反対側に
は、反射防止膜５２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。

【００８３】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いても良い。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。

【００８４】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１．５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。

【００８５】次に、シール構造と、パネル構造との関係
について、図９を用いて説明する。図９において、５５
１はシール部、５５２は電極パッド、５５３はクロック
バッファー回路である。不図示のはアンプ部はパネル電
気検査時の出力アンプとして使用するものである。ま
た、対向基板の電位をとる不図示のＡｇペースト部があ
り、また、５５６は液晶素子による表示部、５５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部５５１は表示部５５６の四方周辺に半導体
基板５０１上に画素電極５１２を設けたものと共通電極
５１５を備えたガラス基板との張り合わせのための圧着
材や接着剤の接触領域を示し、シール部５５１で張り合
わせた後に、表示部５５６とシフトレジスタ部５５７に
液晶を封入する。

【００８６】図９に示すように、本実施形態では、シー
ルの内部にも、外部にも、ｔｏｔａｌｃｈｉｐｓｉ
ｚｅが小さくなるように、回路が設けられている。本実
施形態では、パッドの引き出しをパネルの片辺側の１つ
に集中させているが、長辺側の両辺でも又、一辺でなく
多辺からのとり出しも可能で、高速クロックをとり扱う
ときに有効である。

【００８７】さらに、本発明のパネルは、Ｓｉ基板等の
半導体基板を用いているため、プロジェクタのように強
力な光が照射され、基板の側壁にも光があたると、基板
電位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Ｓｉ基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いＣｕ等のメタルが接続されたホル
ダー構造となっている。

【００８８】次に本発明の反射型液晶パネルを組み込む
光学システムについて図１０を用いて説明する。図１０
において、５７１はハロゲンランプ等の光源、５７２は
光源像をしぼり込む集光レンズ、５７３，５７５は平面
状の凸型フレネルレンズ、５７４はＲ，Ｇ，Ｂに分解す
る色分解光学素子で、ダイクロイックミラー、回折格子
等が有効である。

【００８９】また、５７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、５７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、５７８は上述の反射型液
晶素子、５７９の位置にしぼりがある。また、５８０は
複数のレンズを組み合わせて拡大する投射レンズ、５８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図１０の構
成では、１色のパネルのみ記載されているが、色分解光
学素子５７４からしぼり部５７９の間は３色それぞれに
分離されており、３板パネルが配置されている。又、反
射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、５７９に示すしぼ
り部を透過しスクリーン上に投射される。

【００９０】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、５７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。

【００９１】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。

【００９２】上記液晶パネル以外の周辺電気回路につい
て、図１１を用いて説明する。図において、５８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。５８６はプラグ、５８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード５８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、５８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。５９０はス
ピーカー、５９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。５９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置５９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ５９５、チューナ５９４からなり、デコーダ５９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂ１５ピン端子を有し、デコーダ５９３からのビ
デオ信号と切り換えるスイッチ６５０を介して、Ａ／Ｄ
コンバータ６５１でディジタル信号に変換される。

【００９３】また、６５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ６５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード６５３で行
う。メインボード６５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
６５４に充られる。このヘッドボード６５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ，Ｇ，Ｒ色の液晶パネル６５５，６５６，６５７へ信
号を書き込む。６５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル６５５，６５６，６５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
である。本液晶装置は以上の説明のように、必ずしも高
解像度がない画像も処理により高品位画像化になるた
め、本発明の表示結果は、きわめてきれいな画像表示が
可能である。

【００９４】（第４の実施例）図１２に本発明投写型液
晶表示装置光学系の構成図を示す。本図はその上面図を
表す図１２ａ、正面図を表す１２ｂ、側面図を表す図１
２ｃから成っている。同図において１２０１は投影レン
ズ、１２０２はマイクロレンズ付液晶パネル、１２０３
は偏光ビームスプリッター（ＰＢＳ）、１２４０はＲ
（赤色光）反射ダイクロイックミラー、１２４１はＢ／
Ｇ（青色＆緑色光）反射ダイクロイックミラー、１２４
２はＢ（青色光）反射ダイクロイックミラー、１２４３
は全色光を反射する高反射ミラー、１２５０はフレネル
レンズ、１２５１は凸レンズ、１２０６はロッド型イン
テグレーター、１２０７は楕円リフレクター、１２０８
はメタルハライド、ＵＨＰ等のアークランプである。こ
こで、Ｒ（赤色光）反射ダイクロイックミラー１２４
０、Ｂ／Ｇ（青色＆緑色光）反射ダイクロイックミラー
１２４１、Ｂ（青色光）反射ダイクロイックミラー１２
４２はそれぞれ図１３に示したような分光反射特性を有
している。そしてこれらのダイクロイックミラーは高反
射ミラー１２４３とともに図１４の斜視図に示したよう
に３次元的に配置されており、後述するように白色照明
光をＲＧＢに色分解するとともに液晶パネル１２０２に
対して各原色光が３次元的に異なる方向から該液晶パネ
ルを照明するようにしている。

【００９５】ここで、光束の進行過程に従って説明する
と、まずランプ１２０８からの出射光束は白色光であ
り、楕円リフレクター１２０７によりその前方のインテ
グレータ１２０６の入り口に集光され、このインテグレ
ーター１２０６内を反射を繰り返しながら進行するにつ
れて光束の空間的強度分布が均一化される。そしてイン
テグレーター１２０６を出射した光束は凸レンズ１２５
１とフレネルレンズ１２５０とによりｘ軸−方向（正面
図１２ｂ基準）に平行光束化され、まずＢ反射ダイクロ
イックミラー１２４２に至る。このＢ反射ダイクロイッ
クミラー１２４２ではＢ光（青色光）のみが反射されｚ
軸−方向つまり下側（正面図１２ｂ基準）にｚ軸に対し
て所定の角度でＲ反射ダイクロイックミラー１２４０に
向かう。一方Ｂ光以外の色光（Ｒ／Ｇ光）はこのＢ反射
ダイクロイックミラー１２４２を通過し、高反射ミラー
１２４３により直角にｚ軸−方向（下側）に反射されや
はりＲ反射ダイクロイックミラー１２４０に向かう。こ
こでＢ反射ダイクロイックミラー１２４２と高反射ミラ
ー１２４３は共に正面図１２ａを基にして言えば、イン
テグレーター１２０６からの光束（ｘ軸−方向）をｚ軸
−方向（下側）に反射するように配置しており、高反射
ミラー１２４３はｙ軸方向を回転軸にｘｙ平面に対して
丁度４５°の傾きとなっている。それに対してＢ反射ダ
イクロイックミラー１２４２はやはりｙ軸方向を回転軸
にｘｙ平面に対してこの４５°よりも浅い角度に設定さ
れている。従って、高反射ミラー１２４３で反射された
Ｒ／Ｇ光はｚ軸−方向に直角に反射されるのに対して、
Ｂ反射ダイクロイックミラー１２４２で反射されたＢ光
はｚ軸に対して所定の角度（ｘｚ面内チルト）で下方向
に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル１２０
２上の照明範囲を一致させるため、各色光の主光線は液
晶パネル１２０２上で交差するように、高反射ミラー１
２４３とＢ反射ダイクロイックミラー１２４２のシフト
量およびチルト量が選択されている。

【００９６】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１２４０とＢ／Ｇ反射ダイクロイックミラー１２４１に
向かうが、これらはＢ反射ダイクロイックミラー１２４
２と高反射ミラー１２４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１２４１はｘ軸を回転軸に
ｘｙ面に対して４５°傾いて配置されており、Ｒ反射ダ
イクロイックミラー１２４０はやはりｘ軸方向を回転軸
にｘｚ平面に対してこの４５°よりも浅い角度に設定さ
れている。従ってこれらに入射するＲ／Ｇ／Ｂ光のう
ち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１２４
０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１２４
１により直角にｙ軸＋方向に反射され、ＰＢＳ１２０３
を通じて偏光化された後、ｘｚ面に水平に配置された液
晶パネル１２０２を照明する。このうちＢ光は前述した
ように（図１２ａ、図１２ｂ参照）既ｘ軸に対して所定
の角度（ｘｙ面内チルト）で進行しているため、Ｂ／Ｇ
反射ダイクロイックミラー１２４１による反射後はｙ軸
に対して所定の角度（ｘｙ面内チルト）を維持し、その
角度を入射角（ｘｙ面方向）として該液晶パネル１２０
２を照明する。Ｇ光についてはＢ／Ｇ反射ダイクロイッ
クミラー１２４１により直角に反射しｙ軸＋方向に進
み、ＰＢＳ１２０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１２０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１２４１の手前に配置されたＲ反射ダイクロイ
ックミラー１２４０によりＲ反射ダイクロイックミラー
１２４０にてｙ軸＋方向に反射されるが、図１２ｃ（側
面図）に示したようにｙ軸に対して所定の角度（ｙｚ面
内チルト）でｙ軸＋方向に進み、ＰＢＳ１２０３を通じ
て偏光化された後、該液晶パネル１２０２をこのｙ軸に
対する角度を入射角（ｙｚ面方向）として照明する。ま
た、前述と同様にＲＧＢ各色光の液晶パネル１２０２上
の照明範囲を一致させるため、各色光の主光線は液晶パ
ネル１２０２上で交差するようにＢ／Ｇ反射ダイクロイ
ックミラー１２４１とＲ反射ダイクロイックミラー１２
４０のシフト量およびチルト量が選択されている。さら
に、図１３に示したようにＢ／Ｇ反射ダイクロイックミ
ラー１２４１のカット波長は５７０ｎｍ、Ｒ反射ダイク
ロイックミラー１２４０のカット波長は６００ｎｍであ
るから、不要な橙色光はＢ／Ｇ反射ダイクロイックミラ
ー１２４１を透過して捨てられる。これにより最適な色
バランスを得ることができる。

【００９７】そして後述するように液晶パネル１２０２
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１２０３
に戻り、ＰＢＳ１２０３のＰＢＳ面１２０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１２
０１を通じて、スクリーン（不図示）に拡大投影され
る。ところで、該液晶パネル１２０２を照明する各ＲＧ
Ｂ光は入射角が異なるため、そこから反射されてくる各
ＲＧＢ光もその出射角を異にしているが、投影レンズ１
２０１としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ１２０１に入射する光束の傾きは、各色光がマイク
ロレンズを２回通過することにより平行化され、液晶パ
ネル１２０２への入射光の傾きを維持している。ところ
が図２４に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズはさらに大きな開口数が求められ、
高価なレンズとなっていた。しかし、本例では液晶パネ
ル１２０２からの光束の広がりはこのように比較的小さ
くなるので、より小さな開口数の投影レンズでもスクリ
ーン上で十分に明るい投影画像を得ることができ、より
安価な投影レンズを用いることが可能になる。

【００９８】次に、ここで用いる本発明液晶パネル１２
０２について説明する。図１５に該液晶パネル１２０２
の拡大断面模式図（図１２のｙｚ面に対応）を示す。１
２２１はマイクロレンズ基板、１２２２はマイクロレン
ズ、１２２３はシートガラス、１２２４は透明対向電
極、１２２５は液晶層、１２２６は画素電極、１２２７
はアクティブマトリックス駆動回路部、１２２８はシリ
コン半導体基板である。マイクロレンズ１２２２はいわ
ゆるイオン交換法によりガラス基板（アルカリ系ガラ
ス）１２２１の表面上に形成されており、画素電極１２
２６のピッチの倍のピッチで２次元的アレイ構造を成し
ている。液晶層１２２５は反射型に適応したいわゆるＤ
ＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を採用
しており、不図示の配向層により所定の配向が維持され
ている。画素電極１２２６はＡｌから成り反射鏡を兼ね
ており、表面性を良くして反射率を向上させるためパタ
ーニング後の最終工程でいわゆるＣＭＰ処理を施してい
る（詳しくは後述）。アクティブマトリックス駆動回路
部１２２７はいわゆるシリコン半導体基板１２２８上に
設けられた半導体回路であり、上記画素電極１２２６を
アクティブマトリックス駆動するものであり、該回路マ
トリックスの周辺部には不図示のゲート線ドライバー
（垂直レジスター等）や信号線ドライバー（水平レジス
ター等）が設けられている（詳しくは後述）。これらの
周辺ドライバーおよびアクティブマトリックス駆動回路
はＲＧＢの各原色映像信号を所定の各ＲＧＢ画素に書き
込むように構成されており、該各画素電極１２２６はカ
ラーフィルターは有さないものの、前記アクティブマト
リックス駆動回路にて書き込まれる原色映像信号により
各ＲＧＢ画素として区別され、後述する所定のＲＧＢ画
素配列を形成している。

【００９９】ここで、液晶パネル１２０２に対して照明
するＧ光について見てみると、前述したようにＧ光はＰ
ＢＳ２０３により偏光化されたのち該液晶パネル１２０
２に対して垂直に入射する。この光線のうち１つのマイ
クロレンズ１２２２ａに入射する光線例を図中の矢印Ｇ
（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該Ｇ
光線はマイクロレンズにより集光されＧ画素電極１２２
６ｇ上を照射する。そしてＡｌより成る該画素電極１２
２６ｇにより反射され、再び同じマイクロレンズ１２２
２ａを通じてパネル外に出射していく。このように液晶
層１２２５を往復通過する際、該Ｇ光線（偏光）は画素
電極１２２６ｇに印加される信号電圧により対向電極１
２２４との間に形成される電界による液晶の動作により
変調を受けて該液晶パネルを出射しＰＢＳ１２０３に戻
る。ここで、その変調度合いによりＰＢＳ面１２０３ａ
にて反射され投影レンズ１２０１に向かう光量が変化
し、各画素のいわゆる濃淡階調表示がなされることにな
る。一方、上述したように図中断面（ｙｚ面）内の斜め
方向から入射してくるＲ光については、やはりＰＢＳ１
２０３により偏光化されたのち、例えばマイクロレンズ
１２２２ｂに入射するＲ光線に注目すると図中矢印Ｒ
（ｉｎ）で示したように、該マイクロレンズ１２２２ｂ
により集光されその真下よりも左側にシフトした位置に
あるＲ画素電極１２２６ｒ上を照明する。そして該画素
電極１２２６ｒにより反射され、図示したように今度は
隣（−ｚ方向）のマイクロレンズ１２２２ａを通じてパ
ネル外に出射していく（Ｒ（ｏｕｔ））。この際、該Ｒ
光線（偏光）はやはり画素電極１２２６ｒに印加される
信号電圧により対向電極１２２４との間に形成される電
界による液晶の動作により変調を受けて該液晶パネルを
出射しＰＢＳ１２０３に戻る。そしてその後のプロセス
は前述のＧ光の場合と全く同じように、画像光の１部と
して投影される。ところで、図１５の描写では画素電極
１２２６ｇ上と画素電極１２２６ｒ上の各Ｇ光とＲ光の
色光が１部重なり干渉しているようになっているが、こ
れは模式的に液晶層の厚さを拡大誇張して描いているた
めであり、実際には該液晶層の厚さは〜５μであり、シ
ートガラス１２２３の５０〜１００μに比べて非常に薄
く、画素サイズに関係なくこのような干渉は起こらな
い。

【０１００】次に、図１６に本例での色分解色合成原理
説明図を示す。ここで図１６ａは液晶パネル１２０２の
上面模式図、図１６ｂ，図１６ｃはそれぞれ該液晶パネ
ル上面模式図に対するＡ−Ａ′（ｘ方向）断面模式図、
Ｂ−Ｂ′（ｚ方向）断面模式図である。このうち図１６
ｃはｙｚ断面を表す上記図１５に対応するものであり、
各マイクロレンズ１２２２に入射するＧ光とＲ光の入出
射の様子を表している。これから判るように各Ｇ画素電
極は各マイクロレンズ中心の真下に配置され、各Ｒ画素
電極は各マイクロレンズ間境界の真下に配置されてい
る。従ってＲ光の入射角はそのｔａｎθが画素ピッチ
（Ｂ＆Ｒ画素）とマイクロレンズ・画素電極間距離の比
に等しくなるように設定するのが好ましい。一方図１６
ｂは該液晶パネル１２０２のｘｙ断面に対応するもので
ある。このｘｙ断面についてはＢ画素電極とＧ画素電極
とが図１６ｃと同様に交互に配置されており、やはり各
Ｇ画素電極は各マイクロレンズ中心の真下に配置され、
各Ｂ画素電極は各マイクロレンズ間境界の真下に配置さ
れている。ところで該液晶パネルを照明するＢ光につい
ては、前述したようにＰＢＳ１２０３による偏光化後、
図中断面（ｘｙ面）の斜め方向から入射してくるため、
Ｒ光の場合と全く同様に各マイクロレンズから入射した
Ｂ光線は図示したようにＢ画素電極により反射され、入
射したマイクロレンズに対してｘ方向に隣り合うマイク
ロレンズから出射する。Ｂ画素電極上の液晶による変調
や液晶パネルからのＢ出射光の投影については、前述の
Ｇ光およびＲ光と同様である。また、各Ｂ画素電極は各
マイクロレンズ間境界の真下に配置されており、Ｂ光の
液晶パネルに対する入射角についてもＲ光と同様にその
ｔａｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ
・画素電極間距離の比に等しくなるように設定するのが
好ましい。ところで本例液晶パネルでは以上述べたよう
に各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ
…、ｘ方向に対してはＢＧＢＧＢＧ…となっているが、
図１６ａはその平面的な並びを示している。このように
各画素サイズは縦横共にマイクロレンズの約半分になっ
ており、画素ピッチはｘｚ両方向ともにマイクロレンズ
のそれの半分になっている。また、Ｇ画素は平面的にも
マイクロレンズ中心の真下に位置し、Ｒ画素はｚ方向の
Ｇ画素間かつマイクロレンズ境界に位置し、Ｂ画素はｘ
方向のＧ画素間かつマイクロレンズ境界に位置してい
る。また、１つのマイクロレンズ単位の形状は矩形（画
素の２倍サイズ）となっている。

【０１０１】図１７に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子１２２９は１つの絵素を構
成するＲＧＢ画素のまとまりを示している。つまり、図
１５のアクティブマトリックス駆動回路部１２２７によ
り各ＲＧＢ画素が駆動される際、破線格子１２２９で示
されるＲＧＢ画素ユニットは同一画素位置に対応したＲ
ＧＢ映像信号にて駆動される。ここでＲ画素電極１２２
６ｒ、Ｇ画素電極１２２６ｇ、Ｂ画素電極１２２６ｂか
ら成る１つの絵素に注目してみると、まずＲ画素電極１
２２６ｒは矢印ｒ１で示されるようにマイクロレンズ１
２２２ｂから前述したように斜めに入射するＲ光で照明
され、そのＲ反射光は矢印ｒ２で示すようにマイクロレ
ンズ１２２２ａを通じて出射する。Ｂ画素電極１２２６
ｂは矢印ｂ１で示されるようにマイクロレンズ１２２２
ｃから前述したように斜めに入射するＢ光で照射され、
そのＢ反射光は矢印ｂ２で示すようにやはりマイクロレ
ンズ１２２２ａを通じて出射する。またＧ画素電極１２
２６ｇは正面後面矢印ｇ１２で示されるように、マイク
ロレンズ１２２２ａから前述したように垂直（紙面奥へ
向かう方向）に入射するＧ光で照明され、そのＧ反射光
は同じマイクロレンズ１２２２ａを通じて垂直に（紙面
手前に出てくる方向）出射する。このように、本液晶パ
ネルにおいては、１つの絵素を構成するＲＧＢ画素ユニ
ットについて、各原色照明光の入射照明位置は異なるも
のの、それらの出射については同じマイクロレンズ（こ
の場合は１２２２ａ）から行われる。そしてこのことは
その他の全ての絵素（ＲＧＢ画素ユニット）についても
成り立っている。

【０１０２】従って、図１８に示すように本液晶パネル
からの全出射光をＰＢＳ１２０３および投影レンズ１２
０１を通じてスクリーン１２０９に投写するに際して、
液晶パネル１２０２内のマイクロレンズ位置がスクリー
ン１２０９上に結像投影されるように光学調整すると、
その投影画像は図２０に示すようなマイクロレンズの格
子内に各絵素を構成する該ＲＧＢ画素ユニットからの出
射光が混色した状態つまり同画素混色した状態の絵素を
構成単位としたものとなる。そして、いわゆるＲＧＢモ
ザイクが無い質感の高い良好なカラー画像表示が可能と
なる。

【０１０３】画素電極１２２６及び画素電極に印加する
電圧を制御するためのスイッチング素子については、前
述した第２の実施例のものが使用できる。

【０１０４】また、図５からわかるようにアクティブマ
トリックス駆動回路部５２１は各画素電極５１２の下に
存在するため、図６の回路図上では絵素を構成する各Ｒ
ＧＢ画素は単純に横並びに描かれているが、各画素ＦＥ
Ｔのドレインは図１７に示したような２次元的配列の各
ＲＧＢ画素電極５１２に接続している。

【０１０５】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図１９に示す。ここ
で１２１０はパネルドライバーであり、ＲＧＢ映像信号
を極性反転しかつ所定の電圧増幅をした液晶駆動信号を
形成するとともに、対向電極駆動信号、各種タイミング
信号等を形成している。１２１２はインターフェースで
あり、各種映像及び制御伝送信号を標準映像信号等にデ
コードしている。１２１１はデコーダーであり、インタ
ーフェース１２１２からの標準映像信号をＲＧＢ原色映
像信号及び同期信号にデコードしている。３１４はバラ
ストであり、アークランプ１２０８を駆動点灯する。１
２１５は電源回路であり、各回路ブロックに対して電源
を供給している。１２１３は不図示の操作部を内在した
コントローラーであり、上記各回路ブロックを総合的に
コントロールするものである。このように本投写型液晶
表示装置は、その駆動回路系は単板式プロジェクターと
しては極一般的なものであり、特に駆動回路系に負担を
掛けることなく、前述したようなＲＧＢモザイクの無い
良好な質感のカラー画像を表示することができるもので
ある。

【０１０６】ところで図２１に本発明における液晶パネ
ルの別形態の部分拡大上面図を示す。ここではマイクロ
レンズ１２２２の中心真下位置にＢ画素を配列し、それ
に対し左右方向にＧ画素が交互に並ぶように、上下方向
にＲ画素が交互に並ぶように配列している。このように
配列しても、絵素を構成するＲＧＢ画素ユニットからの
反射光が１つの共通マイクロレンズから出射するよう
に、Ｂ光を垂直入射、Ｒ／Ｇ光を斜め入射（同角度異方
向）とすることにより、前例と全く同様な効果を得るこ
とができる。また、さらにマイクロレンズ１２２２の中
心真下位置にＲ画素を配列しその他の色画素を左右また
は上下方向にＲ画素に対して交互に並ぶようにしても良
い。

【０１０７】また別形態のものとして、図２２に本発明
に係わる液晶パネルの例を示す。同図は本液晶パネル１
２２０の部分拡大断面図である。前例との相違点を述べ
ると、まず対向ガラス基板としてシートガラス１２２３
を用いており、マイクロレンズ１２２２０についてはシ
ートガラス１２２３上に熱可塑性樹脂を用いたいわゆる
リフロー法により形成している。さらに、非画素部にス
ペーサー柱１２２５１を感光性樹脂のフォトリソグラフ
ィーにて形成している。該液晶パネル１２２０の部分上
面図を図２３（ａ）に示す。この図から判るようにスペ
ーサー柱１２２５１は所定の画素のピッチでマイクロレ
ンズ１２２２０の角隅部の非画素領域に形成されてい
る。このスペーサー柱１２２５１を通るＡ−Ａ′断面図
を図２３（ｂ）に示す。このスペーサー柱１２２５１の
形成密度については１０〜１００画素ピッチでマトリッ
クス状に設けるのが好ましく、シートガラス１２２３の
平面性と液晶の注入性というスペーサー柱数に対して相
反するパラメーターを共に満足するように設定する必要
がある。また本例では金属膜パターンによる遮光層１２
２２１を設けており、各マイクロレンズ境界部分からの
漏れ光の進入を防止している。これにより、このような
漏れ光による投影画像の彩度低下（各原色画像光の混色
による）やコントラスト低下が防止される。従って本液
晶パネル１２２２０を用いて前例の如く投写型表示装置
を構成することにより、さらにメリハリのある良好な画
質が得られるようになる。

【０１０８】

【発明の効果】以上説明した通り、本発明によれば、配
線のアルミニウムの異常エッチングを抑えるためにエッ
チングの異方性を高めた場合でも、反応生成物の除去が
可能であり、デバイスの信頼性を低下させることなくか
つプロセス上の問題も生じない。

【０１０９】更に、反応生成物除去のための工程と、塩
素除去のための工程とを同一温度で処理できるため、複
数のアッシング処理室を準備することも、アッシング中
に温度を変化させることによる処理時間の長時間化も必
要ないため、安価にデバイスを提供できる。

【図面の簡単な説明】

【図１】本発明の半導体装置製造法にて、アルミニウム
をドライエッチングしている状態を表す模式図である。

【図２】本発明の半導体装置製造法にて、ドライエッチ
ング後のアッシングを行っている状態を表す模式図であ
る。

【図３】本発明の半導体装置製造法にて、アッシングに
引き続いて行われる洗浄工程が終了した状態を表す模式
図である。

【図４】本発明の半導体装置を表示装置に適用した一例
の、製造工程をあらわす図面である。

【図５】本発明による配線パターン形成により製造され
る液晶表示装置の断面図である。

【図６】本発明による配線パターン形成により製造され
る液晶表示装置の概略的回路図である。

【図７】本発明による配線パターン形成により製造され
る液晶表示装置のブロック図である。

【図８】本発明による配線パターン形成により製造され
る液晶表示装置の入力部のディレイ回路を含む回路図で
ある。

【図９】本発明による配線パターン形成により製造され
る液晶表示装置の、液晶パネル部の概念図である。

【図１０】本発明による配線パターン形成により製造さ
れる液晶表示装置を用いたプロジェクターの概念図であ
る。

【図１１】本発明による配線パターン形成により製造さ
れる液晶表示装置を用いたプロジェクターの内部を示す
回路ブロック図である。

【図１２】本発明に係わる投写型液晶表示装置光学系の
実施例を示す全体構成図。

【図１３】本発明に係わる投写型液晶表示装置光学系に
用いたダイクロイックミラーの分光反射特性図。

【図１４】本発明に係わる投写型液晶表示装置光学系の
色分解照明部の斜視図。

【図１５】本発明に係わる液晶パネルの第４の実施例を
示す断面図。

【図１６】本発明に係わる液晶パネルでの色分解色合成
原理説明図。

【図１７】本発明に係わる第４実施例液晶パネルでの部
分拡大上面図。

【図１８】本発明に係わる投写型液晶表示装置の投影光
学系を示す部分構成図。

【図１９】本発明に係わる投写型液晶表示装置の駆動回
路系を示すブロック図。

【図２０】本発明に係わる投写型液晶表示装置でのスク
リーン上投影像の部分拡大図。

【図２１】本発明に係わる第４実施例液晶パネルの別形
態の部分拡大上面図。

【図２２】本発明に係わる液晶パネルの第４の実施例の
別形態のものを示す部分拡大断面図。

【図２３】本発明に係わる第４実施例の液晶パネルでの
部分拡大上面図と部分拡大断面図。

【図２４】従来のマイクロレンズ付透過型液晶パネルの
部分拡大断面図。

【図２５】マイクロレンズ付透過型液晶パネルを用いた
従来の投写型液晶表示装置でのスクリーン上投影像の部
分拡大図。

【図２６】本発明に係わる液晶パネルの模式的全体平面
図。

【図２７】従来のアルミニウム単層配線パターンを形成
する際の、アッシングを実施している時点の状態を表す
図面である。

【図２８】積層配線パターンを形成する際の、従来の反
応生成物が薄い条件で処理した場合における配線断面形
状をあらわす図面である。

【符号の説明】

１０１塩素ラジカル１０２フォトレジストパターン１０３アルミシリコン膜１０４窒化チタン膜２１０５窒化チタン膜１１０６反応生成物１０７層間絶縁膜１０８半導体基板２０１酸素ラジカル２０２フッ素ラジカル２０３残留塩素２０４水素ラジカル３０１配線パターン４０１半導体基板４０２パッド酸化膜４０３シリコン窒化膜４０４ｎ型ウェル領域４０５熱酸化膜４０６フィールド酸化膜４０７ｐ型ウェル領域４０８ゲート酸化膜４０９ポリシリコンゲート４１０電解緩和領域４１１ソース・ドレイン領域４１２ＢＰＳＧ４１３ソース・ドレイン電極４１４プラズマ酸化膜４１５ＳＯＧ膜４１６プラズマ酸化膜４１７チタン膜４１８ビアホール領域４１９画素分離用酸化膜４２０容量膜４２１画素電極５０１半導体基板５０２，５０２′ ｐ型及びｎ型ウェル５０３，５０３′，５０３″ ソース領域５０４ゲート領域５０５，５０５′，５０５″ ドレイン領域５０６ＬＯＣＯＳ絶縁層５０７遮光層５０８ＰＳＧ５０９プラズマＳｉＮ５１０ソース電極５１１連結電極５１２反射電極＆画素電極５１４液晶層５１５共通透明電極５１６対向電極５１７，５１７′ 高濃度不純物領域５１９表示領域５２０反射防止膜５２１，５２２シフトレジスタ５３２昇圧レベルシフター５４２インバータ５５１シール５７８液晶装置６５５，６５６，６５７液晶装置１２０１投影レンズ１２０２マイクロレンズ付液晶パネル（第４実施
例）１２２０マイクロレンズ付液晶パネル（第４実施例
の別形態）１２２１マイクロレンズガラス基板１２２２マイクロレンズ（インデックス分布式）１２２２０マイクロレンズ（リフロー熱ダレ式）１２２２１遮光マスク１２２３シートガラス１２２４対向透明電極１２２５液晶層１２２５１スペーサー柱１２２５２周辺シール部１２２６画素電極１２２７アクティブマトリックス駆動回路部１２２８シリコン半導体基板１２２９基本絵素単位１２０３偏光ビームスプリッター（ＰＢＳ）１２４０Ｒ反射ダイクロイックミラー１２４１Ｂ／Ｇ反射ダイクロイックミラー１２４２Ｂ反射ダイクロイックミラー１２４３高反射ミラー１２５０フレネルレンズ（第２コンデンサーレン
ズ）１２５１第１コンデンサーレンズ１２０６ロッド型インテグレータ１２０７楕円リフレクター１２０８アークランプ１２０９スクリーン１２１０パネルドライバー１２１１デコーダー１２１２インターフェース回路１２１３コントローラー１２１４バラスト（アークランプ点灯回路）１２１５電源回路１２１６マイクロレンズ（従来例）１２１８透過型液晶画素（従来例）１２１５１シール材１２１５２電極パッド１２１５３クロスバッファー回路１２１５４アンプ１２１５５Ａｇペースト部１２１５６表示領域１２１５７周辺駆動回路部

Claims

【特許請求の範囲】

【請求項１】半導体基板上に導電性パターンを形成す
る半導体装置の製造方法において、半導体基板上にアルミニウムを含む層とチタンを含む層
を積層した導電層を形成する工程と、前記導電性パターンに対応したレジストパターンをマス
クとして、塩素を含むガスを用いるドライエッチング工
程と、前記ドライエッチング工程から引き続き真空を保持した
まま、上記レジストを除去するアッシング工程と、を有
し、該アッシング工程は、酸素ガスに少なくともフッ素を含
むガスを添加してプラズマ処理する工程と、フッ素を含
まず、酸素ガスにアルコールを含むガスを添加してプラ
ズマ処理する工程とを連続的に行なうことを特徴とする
半導体装置の製造方法。
【請求項２】上記アッシング工程は、２３０℃〜２６
０℃で行なわれる、請求項１記載の半導体装置の製造方
法。
【請求項３】チタンあるいはチタン化合物と、アルミ
ニウムあるいはアルミニウム合金とを積層した半導体基
板において、フォトレジストを用いたレジストパターン形成工程と、前記レジストパターンをマスクとし、塩素を含むガスを
用いるドライエッチング工程と、前記ドライエッチングの後に、真空を保持したまま、前
記半導体基板を２３０〜２６０℃に制御した状態で酸素
プラズマ処理を行うアッシング工程とを有し、前記アッシング工程においては、少なくともフッ素を含
むガスを添加してプラズマ処理する工程と、フッ素を含
まず、アルコールガスを添加してプラズマ処理する工程
と、を連続して行うことにより導電性パターンを形成す
ることを特徴とする半導体装置の製造方法。
【請求項４】半導体基板上に、画素電極と、配線パタ
ーンを有する表示装置用基板の製造方法において、半導体基板上に、チタンあるいはチタン化合物と、アル
ミニウムあるいはアルミニウム合金とを積層して形成す
る工程と、フォトレジストを用いたレジストパターン形成工程と、前記レジストパターンをマスクとし、塩素を含むガスを
用いるドライエッチング工程と、前記ドライエッチングにおける真空を保持したまま、酸
素プラズマ処理を行うアッシング工程とを有し、前記アッシング工程においては、フッ素を含むガスを添
加してプラズマ処理する工程と、フッ素を含まず、アル
コールガスを添加してプラズマ処理する工程と、を連続
して行うことにより、導電性パターンを形成することを
特徴とする表示装置用基板の製造方法。
【請求項５】上記アッシング工程は、２３０〜２６０
℃で行なわれる請求項４記載の表示装置用基板の製造方
法。
【請求項６】表示装置用基板と液晶とを具備して構成
される液晶表示装置の製造方法において、前記表示装置
用基板は、請求項４又は５記載の表示装置用基板の製造
方法により製造されることを特徴とする液晶表示装置の
製造方法。