JP3249077B2 - マトリクス基板と液晶装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクス基板、
該マトリクス基板と液晶を用いて画像・文字などを表示
する液晶装置及びこれを用いた表示装置、更にマトリク
ス基と液晶装置の製造方法に関する。

【０００２】

【従来の技術】今日、世の中はマルチメディア時代に入
り、画像情報でコミュニケーションを図る機器の重要性
がますます高まりつつある。なかでも、液晶表示装置
は、薄型で消費電力が小さいため注目されており、半導
体にならぶ基幹産業にまで成長している。液晶表示装置
は、現在、１０インチサイズのノートサイズのパソコン
に主に使用されている。そして、将来は、パソコンのみ
でなく、ワークステーションや家庭用のテレビとして、
さらに画面サイズの大きい液晶表示装置が使用されると
考えられる。しかし、画面サイズの大型化にともない、
製造装置が高価になるばかりでなく、大画面を駆動する
ためには、電気的に厳しい特性が要求される。このた
め、画面サイズの大型化とともに、製造コストがサイズ
の２〜３乗に比例するなど急激に増加する。

【０００３】そこで、最近、小型の液晶表示パネルを作
製し、光学的に液晶画像を拡大して表示するプロジェク
ション（投影）方式が注目されている。これは、半導体
の微細化にともない、性能やコストが良くなるスケーリ
ング則と同様に、サイズを小さくして、特性を向上さ
せ、同時に、低コスト化も図ることができるからであ
る。これらの点から、液晶表示パネルを画素スイッチと
して薄膜トランジスタ（thin Film Transistor）を用い
たＴＦＴ型としたとき、小型で十分な駆動力を有するＴ
ＦＴが要求され、ＴＦＴもアモルファスＳｉを用いたも
のから多結晶Ｓｉを用いたものに移行しつつある。通常
のテレビに使われるＮＴＳＣ規格などの解像度レベルの
映像信号は、あまり高速の処理を必要としない。

【０００４】このため、ＴＦＴのみでなく、シフトレジ
スタもしくはデコーダといった周辺駆動回路まで多結晶
Ｓｉで製造して、表示領域と周辺駆動回路が一体構造に
なった液晶表示装置ができる。しかし、多結晶Ｓｉで
も、単結晶Ｓｉにはおよばず、ＮＴＳＣ規格より解像度
レベルの大きい高品位テレビや、コンピュータの解像度
規格でいうＸＧＡ（eXtended Graphics Array)、ＳＸＧ
Ａ（Super eXtended Graphics Array)クラスの表示を実
現しようとすると、シフトレジスタなどは複数に分割配
置せざるを得ない。この場合、分割のつなぎ目に相当す
る表示領域にゴーストと呼ばれるノイズが発生し、その
問題を解決する対策がこの分野では望まれている。

【０００５】また一方、多結晶Ｓｉの一体構造の表示装
置より、駆動力が極めて高い単結晶Ｓｉ基板を用いる表
示装置も注目を集めている。この場合、周辺駆動回路の
トランジスタの駆動力は申し分ないので、上述したよう
な分割駆動をする必要はない。このため、表示装置と周
辺駆動回路との接続線間等のＳ／Ｎが高くなるためノイ
ズの影響は小さくなり、ノイズなどの問題は解決でき
る。

【０００６】これらの多結晶Ｓｉでも、単結晶Ｓｉで
も、各画素毎のスイッチング素子のドレインと反射電極
とを接続して、反射電極と透明な共通電極と間に液晶を
挟持して、反射型液晶素子を組み込んだ反射型液晶装置
を提供できる。

【０００７】反射型の液晶装置については、光を画素電
極で反射させて画像を表示することから透過型の液晶装
置のように、スイッチング素子を構成する半導体層へ光
が入射するのを抑えつつ開口率を大きくするといった必
要はなくなることから、透過型の液晶装置に比べて、光
を有効利用することができる。

【０００８】

【発明が解決しようとする課題】しかしながら、反射型
の液晶装置に要求される工夫で透過型にはないものとし
て大きな反射率を画素電極にもたせるということがあ
る。この点に鑑みてなされた発明として特開平８−１７
９３７７号公報に開示されたものがある。

【０００９】当該公報には、ケミカルメカニカルポリッ
シング（Chemical Mechanical Polishing ：ＣＭＰ）を
用いて、画素電極とパシベーション膜を研磨することが
示されている。

【００１０】これについて図２８を参照しながら説明す
る。図２８は、画素電極部の断面図である。

【００１１】図２８（Ａ）に示すように、表面に凹凸の
あるパシベーション膜２０１１と画素電極２００９とを
研磨する際に、パシベーション膜２０１１と画素電極２
００９を共にエッチングするエッチャントを含む研磨材
を用いて、カミカルメカニカルポリッシングを行ない、
同図（Ｂ）に示すように画素電極２００９とパシベーシ
ョン膜２０１１とが平坦になるまで画素電極２００９と
パシベーション膜２０１１とを鏡面研磨する。こうする
と画素電極２００９と、パシベーション膜２０１１が平
坦になるので、画素電極２００９上に直接配向膜を形成
することができ、更に、画素電極２００９がフラットに
なるので液晶にかかる電界を均一にすることができると
されている。また、特開平８−１７９３７７号公報で
は、ＣＭＰ技術を用いて研磨された液晶パネルの表面
は、周辺部がダレる傾向にあることが指摘されており、
これに対する対策として、ダミー画素を駆動回路と表示
画素エリアの間に設けることが提案されている。これに
ついて図２９を参照しながら説明する。

【００１２】同図（Ａ）に示すように、反射型アクティ
ブ・マトリクス・ディスプレイ・パネルは、基板２００
１上に形成された表示画素エリア２０１７とその周辺部
に配置している信号・走査駆動回路２０１８との高さ
（厚み）が異なるため、パネル表面に段差が生じてい
る。そして、このような凹凸の有るパシベーション膜
（酸化膜）２０１１の表面を、この酸化膜をエッチング
するエッチャントを含む研磨材を用いて研磨すると、同
図（Ｂ）に示すように表示画素エリア２０１７の周辺部
でダレが生じてしまう。

【００１３】これを防止するために、同図（Ｃ）に示す
ように、表示画素エリア２０１７と信号・走査駆動回路
２０１８との間に、表示画素エリア２０１７を取り囲む
ようにして、画像表示に寄与しないダミー画素２０１９
を配置した構成とする。そして、このような構成にする
ことにより、同図（Ｄ）に示すように、信号・走査駆動
回路２０１８との段差から多少のダレは生じるが、表示
画素エリア２０１７内の平坦性は保たれるとしている。

【００１４】一方、本願出願人もＣＭＰを用いた表示装
置の製造方法に関する提案を特願平８−１７８７１１号
で行なっている。

【００１５】特願平８−１７８７１１号で本出願人が提
案した表示装置の製造方法は、各画素電極毎にスイッチ
ングトランジスタを配したアクティブマトリクス基板
と、該アクティブマトリクス基板に対向する対向電極基
板と、の間に液晶を挟持してなる表示装置の製造方法で
あって、前記画素電極の形成工程が、ケミカルメカニカ
ルポリシングによる研磨工程を有する表示装置の製造方
法である。

【００１６】また、この出願では、画素電極材料を堆積
させる前に、絶縁層をパターニングして溝を形成し、該
溝に電極材料を堆積されると共に絶縁層上にも電極材料
を堆積させた後、ＣＭＰを用いて電極材料を研磨し、絶
縁層と電極材料の表面を連続な平坦な面とすることを提
案した。これによれば、画素電極間が絶縁層により良好
に埋められ、完全に凹凸がなくなる。よって、該凹凸に
よって生じた乱反射や配向不良が防止され、高画質な画
像表示が可能となる。

【００１７】先に説明した特開平８−１７９３７７号公
報と、本願出願人が特願平８−１７８７１１号出願で提
案した発明の大きな違いは、特開平８−１７９３７７号
公報では、画素電極材料２００９を形成した後にパシベ
ーション膜２０１１を形成し、次いでＣＭＰ研磨するの
に対し、特願平８−１７８７１１号出願では絶縁層をパ
ターニングして溝を形成し、該溝に電極材料を堆積させ
た後ＣＭＰ研磨する点である。特開平８−１７９３７７
号公報では、ダミー画素を画素エリアと駆動回路との間
に設けることが開示されているものの、周辺部のダレは
避けられない。

【００１８】一方、特願平８−１７８７１１号出願自体
も新規な発明を開示しているが、絶縁層をパターニング
して画素電極材料を堆積させるマトリクス状の溝を形成
するに際しては、画素表示領域と、それ以外の周辺部に
配されるレジスタと溝の間隔、深さ等を考慮しなければ
全ての画素電極形成用の溝を均一に形成するのは難しい
ということが判明した。

【００１９】これについて図２７を参照しながら説明す
る。図２７（Ａ）は、基板２０１上に画素のスイッチン
グ素子として用いられる半導体層（不図示）と該スイッ
チング素子を駆動する駆動回路部２６０を形成した後、
絶縁層２１１を堆積形成し、絶縁層２１１中に画素電極
形成用の溝２８０を形成し、次に溝２８０の中及び絶縁
層２１１上に電極材料２１３を堆積させた状態を示して
いる。ここで２５０は、画素表示領域、２７０はこのア
クティブマトリクス基板と対向基板（不図示）を用いて
液晶材料をシールするためのシール領域である。図２７
（Ａ）では、画素表示領域２５０については、通常数μ
ｍから数十μｍの大きさの画素電極形成用の溝２８０を
規則正しく形成する必要があるが、駆動回路領域２６０
上やシール領域２７０上にはこのような規則正しい溝を
形成する必要はなく、画素表示領域２５０上と、それ以
外の駆動回路領域２６０やシール領域２７０上とでは、
レジストの配置に差が生じてくる。そこで、レジストの
配置や形成される溝の間隔、深さ等に注意したパターニ
ングを行なわない場合には、図２７（Ａ）に示すように
溝２８０の深さが不均一なものとなってしまう。図２７
（Ｂ）は、ＣＭＰによる研磨を行なった後の状態を示し
ており、表示領域２５０と、駆動回路領域２６０やシー
ル領域２７０とでは、絶縁層２１１の厚みにむらを生じ
てしまう。

【００２０】本発明は上述した課題点に鑑み、なされた
ものである。本発明の目的は、画素表示領域とその以外
の駆動回路領域やシール領域で厚みにむらのないマトリ
クス基板を提案することである。

【００２１】本発明の別の目的は、高輝度を実現させる
ばかりでなく、画像のムラも低減し、高品位な画像表示
を実現し得る液晶装置を提案することである。

【００２２】本発明の更に別の目的は、上記のマトリク
ス基板及び液晶装置を好適に製造し得る製造方法を提供
することである。

【００２３】

【課題を解決するための手段】本発明は、画素電極が絶
縁性部材でマトリクス状に仕切られている画素領域と、
前記画素電極に電気信号を供給するための駆動回路領域
と、シール領域と、を有するマトリクス基板であって、
前記画素領域は、前記画素電極及び前記絶縁性部材が、
当該画素電極の表面と当該絶縁性部材との表面とが連続
して平面的になるように形成されており、前記駆動回路
領域と前記シール領域との少なくとも一方は、画素電極
と同じ材料からなる第１部材及び前記絶縁性部材と同じ
材料からなる第２部材が、当該第１及び第２部材の表面
が連続して平面的になるように形成されていることを特
徴とする。

【００２４】また、本発明は、画素電極が絶縁性部材で
マトリクス状に仕切られている画素領域と、前記画素電
極に電気信号を供給するための駆動回路領域と、シール
領域と、を有するマトリクス基板、該画素領域に対向す
る対向基板 、 及び該マトリクス基板と該対向基板との間
に配置した液晶材料、を具備した液晶装置であって、前
記画素領域は、前記画素電極及び前記絶縁性部材が、当
該画素電極の表面と当該絶縁性部材との表面とが連続し
て平面的になるように形成されており、前記駆動回路領
域と前記シール領域との少なくとも一方は 、 画素電極と
同じ材料からなる第１部材及び前記絶縁性部材と同じ材
料からなる第２部材が、当該第１及び第２部材の表面が
連続して平面的になるように形成されていることを特徴
とする。

【００２５】さらに、本発明は、複数の画素電極をマト
リクス状に配してなる画素領域と、前記画素電極に電気
信号を供給するための駆動回路領域と、シール領域と、
を有するマトリクス基板の製造方法であって、マトリク
ス基板形成用の基板上に、前記画素電極が接続される半
導体素子領域及び前記駆動回路領域を形成した後、前記
半導体素子領域上、前記駆動回路領域上、及び前記シー
ル領域となる領域上に絶縁層を形成する工程、前記絶縁
層をパターニングして、前記画素領域に前記画素電極形
成用の溝を、前記駆動回路領域上の前記絶縁層と前記シ
ール領域となる領域上の前記絶縁層の少なくとも一方に
前記画素電極と同じ材料を配するための溝を形成する工
程、前記第２種類の溝に画素電極構成材料を堆積させる
工程、及び前記絶縁層表面と前記電極材料表面とが連続
する同一平面を形成するように前記電極材料堆積面を研
磨する工程、とを有することを特徴とするマトリクス基
板の製造方法を提供することである。

【００２６】また、本発明は、複数の画素電極をマトリ
クス状に配してなる画素領域と、前記画素電極に電気信
号を供給するための駆動回路領域と、シール領域と、を
有するマトリクス基板と、前記画素領域に対向する対向
基板との間に液晶材料を配して構成される液晶装置の製
造方法であって、マトリクス基板形成用の基板上に、前
記画素電極が接続される半導体素子領域及び前記駆動回
路領域を形成した後、前記半導体素子領域上、前記駆動
回路領域上、及び前記シール領域となる領域上に絶縁層
を形成する工程、前記絶縁層をパターニングして、前記
画素領域に前記画素電極形成用の溝を、前記駆動回路領
域上の前記絶縁層と前記シール領域となる領域上の前記
絶縁層の少なくとも一方に前記画素電極と同じ材料を配
するための溝を形成する工程、前記２種類の溝に画素電
極構成材料を堆積させる工程、及び前記絶縁層表面と前
記電極材料表面とが連続する同一平面を形成するように
前記電極材料堆積面を研磨する工程、とを有することを
特徴とする液晶装置の製造方法を提供することである。

【００２７】また、本発明の液晶装置においては、駆動
回路領域とシール領域の少なくとも一方にも画素電極と
同じ材料からなる部材と絶縁性部材とが連続な表面をな
して設けられていることから、画素電極の平坦性が画素
領域以外の周辺部においても得られ、更に画素領域自体
の平坦性も増したものとなる。これにより、画像ムラを
低減させた高輝度、高品位な画像表示を実現できる。

【００２８】

【発明の実施の形態】

［第１の実施形態］本発明の第１の実施形態によるマト
リクス基板について、図１及び図２を参照しながら説明
する。図１は、マトリクス基板形成用の基板１上に絶縁
層９が設けられ、パターニングで絶縁層９中に形成され
た溝２８０中に電極材料を堆積させた状態を模式的に示
している。図１においては、基板１上に画素のスイッチ
ング素子として機能する半導体素子領域（不図示）と、
画素スイッチング素子に電気信号を供給する駆動回路２
６０を形成した後に、絶縁層９が形成されていて、絶縁
層９の画素表示領域２５０上、駆動回路領域２６０上及
びシール領域２７０（対向基板（不図示）との間に液晶
材料をシールするために用いられる領域）上には、画素
電極１２の材料形成用の溝２８０が形成されている。

【００２９】ここでは、画素表示領域２５０上と、駆動
回路領域２６０上及びシール領域２７０上に、規則正し
く溝２８０を形成することとしたため、画素表示領域２
５０上と、それ以外の領域上に配されるレジストの配置
に大きな差がないことから、画素表示領域２５０全面は
勿論、それ以外の領域の絶縁層上に深さ、大きさにムラ
のない溝が形成できている。そして溝２８０の中及び溝
２８０を越えて絶縁層９上にも画素電極１２の電極材料
が堆積している。

【００３０】また、図２は、図１の状態の基板をＣＭＰ
（Chemical Mechenical Polishing)を用いて研磨した状
態を示している。図２では、画素表示領域２５０中に形
成された溝２８０に画素電極１２が、駆動回路領域２６
０及びシール領域２７０に形成された溝２８０には画素
電極１２と同じ材料からなる部材１２′（例えば画素電
極として機能するための電気的接続がとられていない電
極）が設けられている。ＣＭＰについては、後述する
が、ここでは、表示領域２５０と駆動回路領域２６０及
びシール領域２７０に規則正しく形成された溝２８０に
埋め込まれた電極材料をＣＭＰを用いて研磨（実際には
溝２８０を越えて絶縁層９上に堆積した電極材料を研磨
の後、溝の中に堆積した電極材料と、溝２８０と溝２８
０の間にある絶縁部材の表面を同時に研磨）することか
ら、画素電極１２の表面、画素電極と同じ材料からなる
部材１２′の表面及びこれら電極材料１２及び１２′と
隣接する絶縁部材（絶縁層９で構成）の表面は、連続で
平坦、且つ鏡面状のものとなり、同一平面状となる。

【００３１】このようなマトリクス基板を用いて配向膜
や液晶を配置した液晶装置を構成すると、高輝度が得ら
れるばかりでなく、画像のムラも低減し、高品位な画像
表示を行なうことができる。

【００３２】図１及び図２に示した例においては、駆動
回路領域２６０及びシール領域２７０の両方の領域に電
極材料からなる部材１２′を設け部材１２′の表面を隣
接する絶縁部材の表面と連続にしてある。これは本発明
の最も好ましい形態であり、本発明の効果が最も顕著に
あらわれる例であるが、本発明は、駆動回路領域２６０
あるいはシール領域２７０のいずれか一方の領域に電極
材料からなる部材１２′を設け、部材１２′の表面を隣
接する絶縁部材の表面と連続にした形態をも包含する。

【００３３】本発明において使用される電極材料１２と
しては、表面が平坦で加工し易く、高反射が得られる材
料が望ましい。例えば、通常の配線用金属であるＡｌ，
ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，ＡｌＣの他、
Ｔｉ，Ｔａ，Ｗ，Ｃｒ，Ａｕ，Ａｇなどの金属、あるい
はこれら金属の化合物を使用することが可能である。

【００３４】本発明において、電極材料形成用の溝２８
０が形成される絶縁層９は、酸化シリコン膜の他、例え
ば半導体分野で通常使用されている絶縁膜、層間絶縁膜
等を挙げることができる。具体的なものとしては、Ｓｉ
Ｏ₂ 膜、プラズマＣＶＤ法により形成された酸化シリコ
ン膜、熱ＣＶＤ法により形成された酸化シリコン膜、オ
ゾン−ＴＥＯＳ（Tetraetoxy-Silane)を原料としてＣＶ
Ｄ法により形成された酸化シリコン膜、ＰＳＧ（Phosph
o-Silicate Glass) 膜、ＮＳＧ（Nouclope Silicate Gl
ass)膜、ＢＰＳＧ（Boro-Phospho-Silicate Glass)であ
る。この他、ＳｉＮ膜、Ｔａ₂ Ｏ₅ 膜等も絶縁層として
使用することができる。

【００３５】ここで、画素表示領域２５０上、駆動回路
領域２６０上、及びシール領域２７０上の絶縁層９中、
画素電極１２材料を埋め込む為の溝２８０をパターニン
グにより形成するのに好ましい方法について説明する。

【００３６】先に、画素電極１２材料を、画素表示領域
２５０のみに形成し、駆動回路領域２６０上やシール領
域２７０上に形成しない場合には、画素表示領域２５０
と駆動回路領域２６０やシール領域２７０とではレジス
トの配置に差が生じ、その配置の不規則性がパターニン
グに悪影響を及ぼすことについて述べた。絶縁層９とし
て酸化膜を用いた場合、エッチング装置としては、酸化
膜系のエッチング装置、例えばＣＦ₄ ／ＣＨＦ₃ ガス系
平行平板型プラズマエッチング装置が使用される。

【００３７】一般に、この装置は被エッチング面積数％
〜十数％程度のホールパターンのような、小開口面積の
エッチングに利用されるが、本発明における絶縁膜の加
工では、電極材料を画素領域以外にも埋め込む必要があ
るため被エッチング面積が６０〜８０％程度と、大開口
面積のエッチングを実施する必要がある。

【００３８】また一般に、ＣＦ₄ ／ＣＨＦ₃ ガス系酸化
膜エッチングの反応機構は、エッチングそのものと、レ
ジストから生ずるポリマー堆積の競合反応で行われる
が、本発明のような、大開口面積のエッチングを実施す
る場合には、エッチングそのものに寄与するエッチャン
トの不足が大きく影響する。

【００３９】そこで、酸化膜系エッチング（ＣＦ₄ ／Ｃ
ＨＦ₃ 系）において、エッチング条件を変えてエッチン
グ特性を検討した。その結果を図８に示す。図８（ａ）
はエッチング処理時のチャンバー内圧力が１．７Ｔｏｒ
ｒ時の特性図、図８（ｂ）はチャンバー内圧力が１．０
Ｔｏｒｒ時の特性図である。

【００４０】図８（ａ）に示すように、ｔｏｔａｌ圧力
が１．７Ｔｏｒｒの条件で、デポジション性のガスＣＨ
Ｆ₃ をへらすと、たしかにポリマーの堆積は、減少する
が、レジスト被覆部に近い被エッチング部と遠い被エッ
チング部でのエッチングレートの違い（ローディング効
果）がきわめて大きくなり、使用が困難であることがわ
かる。

【００４１】本発明者らは、実験を重ねた結果、ローデ
ィング効果をおさえるため、徐々にエッチング処理時の
チャンバー内の圧力を下げていき、１．０Ｔｏｒｒ以下
になるとローディング効果がかなり抑制され、かつデポ
ジション性のガスＣＨＦ₃を減らし、ＣＨＦ₃ をゼロに
してＣＦ₄ のみによるエッチングが有効であることを見
出した。

【００４２】即ち、図８（ｂ）に示すように、処理時の
圧力が１．０Ｔｏｒｒではローディング効果はＣＦ₄ ／
ＣＨＦ₃ ガス比によらず低いレベルで抑制されており、
ＣＦ ₄ のみのエッチングを行なうことによりポリマーが
堆積するという現象を抑制できた。

【００４３】さらに、画素表示領域２５０のみに画素電
極１２を設ける構造では、画素電極１２を設けるべく、
画素表示領域２５０のみにエッチングにより絶縁層９に
溝２８０を形成することになるので、画素表示領域２５
０の画素電極領域にはほとんどレジストが存在せず、周
辺領域には多量のレジストが配されることとなるが、こ
の場合、上述の条件を採用しても、多少のローディング
効果が発生し、安定したエッチング効果は得られなかっ
たが、本発明の駆動回路領域２６０上やシール領域２７
０上にも溝２８０を設ける形態では、ローディング効果
が抑制でき、安定したエッチング効果が得られた。

【００４４】本発明において使用可能なケミカルメカニ
カルポリシング（ＣＭＰ）は、研磨材中に含まれる化学
成分による化学的エッチング作用と、研磨材が本来有す
る機械的研磨作用と、を利用して研磨を行なうものであ
る。ケミカルメカニカルポリシング（ＣＭＰ）の一例と
しては、研磨材に含まれる化学成分と、被研磨試料表面
との化学反応により生ずる反応生成物を、研磨材と、研
磨布とを用いて機械的に研磨して除去するものが挙げら
れる。ＣＭＰのプロセスとしては、研磨すべき被研磨試
料を回転可能な研磨ヘッドに取り付けた後、被研磨試料
表面を回転するプラテン（研磨定盤）に押しつけること
により研磨を行なう。プラテンの表面にはパッド（研磨
布）が貼り付けられており、このパッドに付着したスラ
リー（研磨材）によって研磨が進む。

【００４５】ＣＭＰの装置として種々のものが販売され
ており、本発明においては、それらの装置を適宜用いる
ことができる。

【００４６】ＣＭＰ装置としては、ＡＶＡＮＴＩ４７２
（ＩＰＥＣ／ＰＬＡＮＡＲ社製）、ＣＭＰ−ＩＩ（スピ
ードファム社製）、ＥＰＯ−１１３，ＥＰＯ−１１４
（荏原製作所製），ＭＩＲＲＡ（ＡＰＰＬＩＥＤ ＭＡ
ＴＥＲＩＡＬＳ社製），６ＤＳ−ＳＰ（ＳＴＲＡＳＢＡ
ＵＧＨ社製）等を挙げることができる。

【００４７】スラリーとしては、Ｒｏｄｅｌ社製のＭＳ
Ｗ−１０００，ＸＪＦＷ−８０４８Ｈ，ＸＪＦＷ−８０
９７Ｂ，ＸＪＦＷ−８０９９，Ｃａｂｏｔ社製のＳＥＭ
Ｉ−ＳＰＥＲＳＥ Ｗ−Ａ３５５，ＳＥＭＩ−ＳＰＥＲ
ＳＥ ＦＥ−１０，ＦＵＪＩＭＩ社製のＰＬＡＮＥＲＬ
ＩＴＥ−５１０１，ＰＬＡＮＥＲＬＩＴＥ−ＲＤ−９３
０３４，ＰＬＡＮＥＲＬＩＴＥ５１０２，ＰＬＡＮＥＲ
ＬＩＴＥ−ＲＤ−９３０３５，ＰＬＡＮＥＲＬＩＴＥ−
５１０３，ＰＬＡＮＥＲＬＩＴＥ−ＲＤ−９３０３６，
ＳＴＩ社製のＫＬＥＢＯＳＯＬ−２０Ｈ１２，ＫＬＥＢ
ＯＳＯＬ−３０Ｈ２５，ＫＬＥＢＯＳＯＬ−３０Ｈ５
０，ＫＬＥＢＯＳＯＬ−３０Ｎ１２，ＫＬＥＢＯＳＯＬ
−３０Ｎ２５，ＫＬＥＢＯＳＯＬ−３０Ｎ５０等を用い
ることができる。

【００４８】研磨布としては、Ｒｏｄｅｌ社製のＩＣ−
１０００，ＩＣ−１４００，ＩＣ−６０，ＩＣ−５３，
ＩＣ−５０，ＩＣ−４５，ＩＣ−４０，Ｓｕｂａ ４０
０，Ｓｕｂａ ４００Ｈ，Ｓｕｂａ ５００，Ｓｕｂａ
６００，Ｓｕｂａ ８００，ＭＨ Ｓ１５Ａ，ＭＨ
Ｓ２４Ａ， ＭＨ Ｃ１４Ａ， ＭＨ Ｃ１４Ｂ，ＭＨ
Ｃ１５Ａ，ＭＨ Ｃ２６Ａ，ＭＨ Ｎ１５Ａ，ＭＨ Ｎ
２４Ａ，ＳｕｐｒｅｍｅＲＮ−Ｈ，Ｓｕｐｒｅｍｅ Ｒ
Ｎ−Ｒ，Ｗｈｉｔｅｘ Ｗ−Ｈ，ＷｈｉｔｅｘＷ−Ｓ，
ＵＲ−１００，ＸＨＧＭ−１１５８，ＸＨＧＭ−１１６
７，ＦＵＪＩＭＩ社製のＳｕｒｆｉｎ ＸＸＸ−５，Ｓ
ｕｒｆｉｎ １００，Ｓｕｒｆｉｎ２６０Ｓ，Ｓｕｒｆ
ｉｎ ０００，Ｓｕｒｆｉｎ １９４，Ｓｕｒｆｉｎ
１９１，Ｓｕｒｆｉｎ １９２，Ｓｕｒｆｉｎ ２−
Ｘ，Ｓｕｒｆｉｎ ０１８−３，Ｓｕｒｆｉｎ ０１８
−０，Ｓｕｒｆｉｎ ０１８，Ｓｕｒｆｉｎ ２００，
Ｓｕｒｆｉｎ ０２６，Ｓｕｒｆｉｎ ０２４，Ｐｏｌ
ｉｔｅｘ，ＰｏｌｉｔｅｘＤＧ，Ｐｏｌｉｔｅｘ Ｓｕ
ｐｒｅｍ，Ｕｎｉｃｏｒｆａｍ，帝人社製のＳＢＬ１３
５，ＳＢＤ１０１４，６ＺＰ０９，ＲＰ３０１０Ｐ５，
ＧＱ８７８５，ＧＱ９８１０，ＧＱ９８０６，ＧＱ９８
１３，ＧＱ１０７０，ＧＱ１１１０，ＧＱ１３００，Ｎ
ＡＰＣＯＮ社製の１０００，１０００Ｒ，１２００，１
２００Ｒ，１３００，１４００，２０００，２０１０，
２０２０，４１００．４３００，４４００，４５００，
４６００，４８００，４９００，５１００，５４００等
を用いることができる。

【００４９】ここで、ＣＭＰを用いたアクティブマトリ
クス基板及び液晶装置の製造プロセスの１例について図
１１、図１２を参照しながら説明する。尚、図１１、図
１２においては、画素表示領域２５０の断面図が示され
ており、駆動回路領域２６０、シール領域２７０は図示
されていないが、駆動回路領域２６０は、画素スイッチ
を構成する半導体素子と同時に形成される。

【００５０】不純物濃度が１０¹⁵ｃｍ^-3以下であるｎ形
シリコン半導体基板２０１を部分熱酸化し、ＬＯＣＯＳ
２０２を形成する。該ＬＯＣＯＳ２０２をマスクとして
ボロンをドーズ量１０¹²ｃｍ^-2程度イオン注入し、不純
物濃度１０¹⁶ｃｍ^-3程度のｐ形不純物領域であるＰＷＬ
２０３を形成する。この基板２０１を再度熱酸化し、酸
化膜厚１０００オングストローム以下のゲート酸化膜２
０４を形成する（図１１（ａ））。

【００５１】つぎに、リンを１０²⁰ｃｍ^-3程度ドープし
たｎ形ポリシリコンからなるゲート電極２０５を形成し
た後、基板２０１全面にリンをドーズ量１０¹²ｃｍ^-2程
度イオン注入し、不純物濃度１０¹⁶ｃｍ^-3程度のｎ形不
純物領域であるＮＬＤ２０６を形成する。

【００５２】引き続き、パターニングされたフォトレジ
ストをマスクとして、リンをドーズ量１０¹⁵ｃｍ^-2程度
イオン注入し、不純物濃度１０¹⁹ｃｍ^-3程度のソース、
ドレイン領域２０７，２０７′を形成する（図１１
（ｂ））。

【００５３】次に、基板２０１全面に層間膜であるＰＳ
Ｇ２０８を形成する。

【００５４】更に、ソース、ドレイン領域２０７，２０
７′の直上のＰＳＧ２０８にコンタクトホールをパター
ニングし、スパッタリングによりＡｌを蒸着した後パタ
ーニングし、Ａｌ電極２０９を形成する（図１１
（ｃ））。このＡｌ電極２０９と、ソース、ドレイン領
域２０７，２０７′とのオーミックコンタクト特性を向
上させるために、Ｔｉ／ＴｉＮ等のバリアメタルを、Ａ
ｌ電極２０９とソース、ドレイン領域２０７，２０７′
との間に形成するのが望ましい。

【００５５】基板２０１全面にプラズマＳｉＮ２１０を
３０００オングストローム程度、続いてＰＳＧ２１１を
１００００オングストローム程度成膜する（図１１
（ｄ））。

【００５６】プラズマＳｉＮ２１０をドライエッチング
ストッパー層として、ＰＳＧ２１１を画素間の分離領域
のみを残すようにパターニングし、その後ドレイン領域
２０７′にコンタクトしているＡｌ電極２０９直上にス
ルーホール２１２をドライエッチングによりパターニン
グする（図１１（ｅ））。

【００５７】次に、基板２０１上にスパッタリング、或
いはＥＢ（Electron Beam 、電子線）蒸着により、例え
ばＡｌの画素電極２１３を１００００オングストローム
以上成膜する（図１２（ｆ））。

【００５８】こうして、画素電極２１３の表面をＣＭＰ
により研磨する（図１２（ｇ））。この時、不図示であ
るが、駆動回路領域及び、シール回路領域の電極材料表
面も研磨される。

【００５９】具体的には、ストッパーとして絶縁部材で
あるＰＳＧ２１１を越えて堆積した電極材料２１３を研
磨した後、電極材料表面と、絶縁部材２１１の表面や連
続で平坦な面となるまで研磨する。

【００６０】ここでは、ＣＭＰ装置として荏原製作所製
ＥＰＯ−１１４、研磨布にＲｏｄｅｌ社製ＳＵＰＲＥＭ
Ｅ ＲＮ−Ｈ（Ｄ５１）、スラリーにＦＵＪＩＭＩ社製
ＰＬＡＮＥＲＬＩＴＥ５１０２を用いて行なった。

【００６１】上記の工程により形成されたアクティブマ
トリクス基板の表面にさらに配向膜２１５を形成し、そ
の表面にラビング処理等配向処理を施す。次いでこのア
クティブマトリクス基板をスペーサ（不図示）を介して
対向基板と貼り合わせ、その間隙に液晶２１４を注入し
て液晶装置を構成する（図１２（ｈ））。本例では、対
向基板は透明基板２２０上にカラーフィルター２２１、
ブラックマトリクス２２２、ＩＴＯ等からなる共通電極
２２３、及び配向膜２１５′を配して構成されている。

【００６２】以下、簡単に本例の反射型液晶装置の駆動
方法を説明する。基板２０１にオンチップで形成された
シフトレジスタ等の周辺駆動回路により、ソース領域２
０７に信号電位を与え、それと同時にゲート電極２０５
にゲート電位を印加し、画素のスイッチングトランジス
タをオン状態にし、ドレイン領域２０７′に信号電荷を
供給する。信号電荷はドレイン領域２０７′と、ＰＷＬ
２０３との間に形成されるｐｎ接合の空乏層容量に蓄積
され、Ａｌ電極２０９を介して画素電極２１３に電位を
与える。画素電極２１３の電位が所望の電位に達した時
点で、ゲート電極２０５の印加電位を切り、画素スイッ
チングトランジスタをオフ状態にする。信号電荷は前述
のｐｎ接合容量部に蓄積されているため、画素電極２１
３の電位は、次に画素スイッチングトランジスタが駆動
されるまで固定される。この固定された画素電極２１３
の電位が、図１２（ｈ）に示された基板２０１と対向基
板２２０との間に封入された液晶２１４を駆動する。

【００６３】本例のアクティブマトリクス基板は、図１
２（ｈ）から明らかなように、画素電極２１３表面が平
滑であり、且つ、隣接する画素電極間間隙に絶縁層が埋
め込まれている。更に、不図示の駆動回路領域及びシー
ル領域に形成された電極材料と該電極材料間に配された
絶縁層の表面が平坦なことから、その上に形成される配
向膜２１５表面も平滑で凹凸がない。

【００６４】これにより、液晶の介在する両面の凹凸に
よって生じていた、入射光の散乱により光利用効率の低
下、ラビング不良によるコントラストの低下、画素電極
間の段差による横方向電界による輝線の発生が防止さ
れ、表示画像の品質が向上する。

【００６５】［第２の実施形態］以下に、本発明の第２
の実施形態について説明する。但し、本発明はそれぞれ
の実施形態に限定されるものではなく、各実施形態の相
互の形態の技術を組み合わせたものをも包含する。ま
た、液晶装置は、半導体基板を用いたもので記述してい
るが、必ずしも半導体基板に限定されるものはなく、通
常の透明基板（ガラス基板）を用いてマトリクス基板を
形成してもよい。また、以下の説明では、画素スイッチ
素子としてＭＯＳＦＥＴやＴＦＴを用いているが、ダイ
オード型などの２端子型であってもいい。さらに、以下
に説明する液晶装置は、家庭用テレビはもちろん、プロ
ジェクタ、ヘッドマウントディスプレイ、３次元映像ゲ
ーム機器、ラップトップコンピュータ、電子手帳、テレ
ビ会議システム、カーナビゲーション、飛行機のパネル
などの表示装置として有効である。

【００６６】本実施形態の液晶パネル部の断面を図３に
示す。図において、１は半導体基板、２，２′はそれぞ
れｐ型及びｎ型ウェル、３，３′，３″はトランジスタ
のソース領域、４はゲート領域、５，５′，５″はドレ
イン領域である。

【００６７】図３に示すように、表示領域のトランジス
タは、２０〜３５Ｖという高耐圧が印加されるため、ゲ
ート４に対して、自己整合的にソース、ドレイン層が形
成されず、オフセットをもたせ、その間にソース領域
３′，ドレイン領域５′に示す如く、ｐウェル中の低濃
度のｎ^- 層，ｎウェル中の低濃度のｐ^- 層が設けられ
る。ちなみにオフセット量は０.５〜２.０μｍが好適で
ある。一方、周辺回路の一部の周辺領域が図３の左側に
示されているが、周辺領域の一部の回路は、ゲート電極
に対して、自己整合的にソース、ドレイン領域が形成さ
れている。周辺回路の一部を自己整合構造としたのは、
かかる周辺回路の一部がロジック系回路であり、この部
分は、１.５〜５Ｖ系駆動でよいため、トランジスタサ
イズの縮小、及びトランジスタの駆動力向上のために
は、自己整合構造が望ましいからである。ここでは、ソ
ース、ドレインのオフセットについて述べたが、その有
無だけでなく、オフセット量をそれぞれの耐圧に応じて
変化させたり、ゲート長の最適化が有効である。

【００６８】半導体基板１はｐ型半導体からなり、基板
の電位は最低電位（通常は、接地電位）であり、ｎ型ウ
ェルは、表示領域の場合には画素に印加する電圧すなわ
ち２０〜３５Ｖがかかり、一方、周辺回路の一部は、ロ
ジック系回路では、一般にロジック駆動電圧１.５〜５
Ｖがかかる。上記の構造により、それぞれ電圧に応じた
最適なデバイスを構成でき、チップサイズの縮小のみな
らず、駆動スピードの向上による高画素表示が実現可能
になる。

【００６９】また、図３において、６はフィールド酸化
膜、８’はＰＳＧ（リンガラス），ＮＳＧ（ノンドープ
ガラス），ＢＰＳＧ等の絶縁層、１０はデータ配線につ
ながるソース電極、１１は画素電極につながるドレイン
電極、１２は反射鏡を兼ねる画素電極である。また、１
２’は駆動回路領域及びシール領域に形成された画素電
極部材である。また、７は表示領域及び周辺領域を覆う
遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適しており、表
示領域内ばかりでなく、周辺回路の領域にも同一の工程
で、真空蒸着法やスパッタ法等で成膜後、パターニング
して形成する。この遮光層７はチップのほぼ全面を覆う
ため、照射光の遮光性が向上し、漏れ光によるトランジ
スタの誤動作を防ぐ効果を有する。図３に示すように、
上記遮光層７は、表示領域では、画素電極１２とドレイ
ン電極１１との接続部を除いてトランジスタ等を覆うよ
うにしているが、周辺回路領域の遮光層７では、ビデオ
線、クロック線等、配線容量が重くなると不都合な領域
は、上記遮光層７を除いてある。上記遮光層７がのぞか
れた部分は照明光の光が混入し、回路の誤動作を起こす
可能性があるため、上記遮光層７を除いた領域上は、画
素電極１２の層でおおう工夫がなされている。

【００７０】また、８は遮光層７の下部の絶縁層で、Ｐ
−ＳｉＯ（プラズマＣＶＤで作られたＳｉＯ）層１８上
にＳＯＧ（Spin On Glass）により平坦化処理を施し、
そのＰ−ＳｉＯ層１８をさらに、プラズマＳｉＮやＰ−
ＳｉＯ層８でカバーし、絶縁層８の安定性を確保した。

【００７１】また、９は画素毎の反射電極１２と遮光層
７との間及び各反射電極１２間に設けられた絶縁層で、
この絶縁層９を介して反射電極１２の電荷保持容量とな
っている。絶縁層９の膜厚は、遮光層７のＴｉ，Ｔｉ
Ｎ，Ｍｏ，Ｗ等の平坦なメタル上に設けることにより、
５００〜５０００オングストローム程度の膜厚が好適で
ある。また、遮光層７は周辺領域にも表示領域１９にお
ける遮光層と同一工程で同時にＴｉ，ＴｉＮ，Ｍｏ，Ｗ
等で形成される。さらに絶縁層９についても周辺領域に
表示領域と同一工程で同時に形成し、反射電極１２につ
いても同様である。

【００７２】さらに、１４は液晶材料、１５は反射電極
１２に対向する共通透明電極、１６は透明な対向基板、
１９は表示領域、２０は反射防止膜である。また、１
７，１７′は高濃度不純物領域である。

【００７３】また、１３は共通透明電極１５と対向基板
１６との間に設けられた反射防止用膜で、界面の液晶の
屈折率を考慮して、界面反射率が軽減されるように構成
される。その場合、対向基板１６と、透過電極１５の屈
折率よりも小さい絶縁膜が好適である。

【００７４】図３に示すように、トランジスタ下部に形
成されたウェル２，２’と同一極性の高濃度不純物層１
７，１７′は、ウェル２，２’の周辺部及び内容に形成
されており、高振幅な信号がソースに印加されても、ウ
ェル電位は、低抵抗層で所望の電位に固定されているた
め、安定しており、高品質な画像表示が実現できた。さ
らにｎ型ウェル２’とｐ型ウェル２との間には、フィー
ルド酸化膜を介して上記高濃度不純物層１７，１７′が
設けられており、通常ＭＯＳトランジスタの時に使用さ
れるフィールド酸化膜直下のチャネルストップ層を不要
にしている。

【００７５】これらの高濃度不純物層１７，１７′は、
ソース、ドレイン層形成プロセスで同時にできるので作
製プロセスにおけるマスク枚数、工数が削減され、低コ
スト化が図れた。

【００７６】次に、本実施形態の平面図を図４に示す。
図において、２１は水平シフトレジスタ（ＨＳＲ）、２
２は垂直シフトレジスタ（ＶＳＲ）、２３はｎチャンネ
ルＭＯＳＦＥＴ、２４はｐチャンネルＭＯＳＦＥＴ、２
５は保持容量、２６は液晶層で、２７は信号転送スイッ
チＦＥＴ、２８はリセットスイッチＦＥＴ、２９はリセ
ットパルス入力端子、３０はリセット電源端子、３１は
映像信号の入力端子である。また、１９は表示領域を示
している。

【００７７】また、保持容量２５は、画素電極１２と共
通透明電極１５の間の信号を保持するための容量であ
る。ウェル領域２には、基板電位を印加する。本実施形
態では、各行のトランスミッションゲート構成を、上か
ら１行目は上がｎチャンネルＭＯＳＦＥＴ２３で、下が
ｐチャンネルＭＯＳＦＥＴ２４、２行目は上がｐチャン
ネルＭＯＳＦＥＴ２４で、下がｎチャンネルＭＯＳＦＥ
Ｔ２３とするように、隣り合う行で順序を入れ換える構
成にしている。以上のように、ストライプ型ウェルで表
示領域の周辺で電源線とコンタクトしているだけでな
く、表示領域にも、細い電源ラインを設けコンタクトを
とっている。

【００７８】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【００７９】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３１から入力
され、水平シフトレジスタ２１からのパルスに応じて信
号転送スイッチ２７を開閉し、各データ配線に出力す
る。垂直シフトレジスタ２２からは、選択した行のｎチ
ャンネルＭＯＳＦＥＴ２３のゲートへはハイパルス、ｐ
チャンネルＭＯＳＦＥＴのゲートへはローパルスを印加
する。

【００８０】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。

【００８１】又、スイッチが、単結晶トランジスタから
成り立っており、ｐｏｌｙｓｉ−ＴＦＴの結晶粒界での
不安定な振まい等がなく、バラツキのない高信頼性な高
速駆動が実現できる。

【００８２】次にパネル周辺回路の構成について、図５
を用いて説明する。図５において、３７は表示領域、３
２はレベルシフター回路、３３はビデオ信号サンプリン
グスイッチ、３４は水平シフトレジスタ、３５はビデオ
信号入力端子、３６は垂直シフトレジスタである。

【００８３】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号振幅によら
ず１.５〜５Ｖ程度と極めて低い値で駆動でき、高速、
低消費電圧化が達成できた。ここでの水平、垂直ＳＲ
は、走査方向は選択スイッチにより双方向可能なものと
なっており、光学系の配置等の変更に対して、パネルの
変更なしに対応でき、製品の異なるシリーズにも同一パ
ネルが使用でき低コスト化が図れるメリットがある。
又、図５においては、ビデオ信号サンプリングスイッチ
は、片側極性の１トランジスタ構成のものを記述した
が、これに限らず、ＣＭＯＳトランスミッションゲート
構成にすることにより入力ビデオ線をすべてを信号線に
書き込むことができることは、言うまでもない。

【００８４】又、ＣＭＯＳトランスミッションゲート構
成にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、
ゲートとソードレインとの重なり容量の違いにより、ビ
デオ信号に振られが生じる課題がある。これにはそれぞ
れの極性のサンプリングスイッチのＭＯＳＦＥＴのゲー
ト量の約１／２のゲート量のＭＯＳＦＥＴのソースとド
レインとを信号線にそれぞれ接続し、逆相パルスで印加
することにより振られが防止でき、きわめて良好なビデ
オ信号が信号線に書き込れた。これにより、さらに高品
位の表示が可能になった。

【００８５】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図６を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。４２はパルスｄｅｌａｙ用イ
ンバータ、４３はどのｄｅｌａｙ用インバータを選択す
るかを決めるスイッチ、４４はｄｅｌａｙ量が制御され
た出力、４５は容量（ｏｕｔＢは逆相出力、ｏｕｔは同
相出力）である。４６は保護回路である。

【００８６】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ４２を何コ通過するかが選択できる。

【００８７】この同期回路がパネルに内蔵している事に
より、パネル外部からのパルスのｄｅｌａｙ量が、Ｒ．
Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性がくず
れても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂのパ
ルス位相高域による位置ずれがない良好な表示画像が得
られた。又、パネル内部に温度測定ダイオードを内蔵さ
せ、その出力によりｄｅｌａｙ量をテーブルから参照し
温度補正することも有効である事は言うまでもない。

【００８８】次に、液晶材との関係について説明する。
図３では、平坦な対向基板構造のものを示したが、共通
電極基板１６は、共通透明電極１５の界面反射を防ぐた
め、凹凸を形成し、その表面に共通透明電極１５を設け
ている。また、共通電極基板１６の反対側には、反射防
止膜２０を設けている。これらの凹凸形状の形成のため
に、微少な粒径の砥粒により砂ずり研磨をおこなう方式
も高コントラスト化に有効である。

【００８９】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ポリマー分散液晶、ＰＤＬＣなどを用
いてもいい。ポリマー・ネットワーク液晶ＰＮＬＣは、
重合相分離法によって作製される。液晶と重合性モノマ
ーやオリゴマーで溶液をつくり、通常の方法でセル中に
注入した後、ＵＶ重合によって液晶と高分子を相分離さ
せ、液晶中に網目状に高分子を形成する。ＰＮＬＣは多
くの液晶（７０〜９０ｗｔ％）を含有している。

【００９０】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１.５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。

【００９１】次に、シール構造と、パネル構造との関係
について、図７を用いて説明する。図７において、５１
はシール部、５２は電極パッド、５３はクロックバッフ
ァー回路、５４はアンプである。このアンプ５４は、パ
ネル電気検査時の出力アンプとして使用するものであ
る。５５は対向基板の電位をとるＡｇペースト部、５６
は表示部、５７は水平・垂直シフトレジスタ（ＨＳＲ，
ＶＳＲ）等の周辺回路部である。図７に示した例では、
シールの内部にも、外部にも、total chip sizeが小さ
くなるように、回路を設ける構成とした。本実施形態で
は、パッドの引き出しをパネルの片辺側の１つに集中さ
せているが、長辺側の両辺でも又、一辺でなく多辺から
のとり出しも可能で、高速クロックをとり扱うときに有
効である。

【００９２】さらに、本実施形態のパネルは、Ｓｉ基板
等の半導体基板を用いているため、プロジェクタのよう
に強力な光が照射され、基板の側壁にも光があたると、
基板電位が変動し、パネルの誤動作を引き起こす可能性
がある。したがって、パネルの側壁及び、パネル上面の
表示領域の周辺回路部は、遮光できる基板ホルダーとな
っており、又、Ｓｉ基板の裏面は、熱伝導率の高い接着
剤を介して熱伝導率の高いＣｕ等のメタルが接続された
ホルダー構造となっている。

【００９３】次に、本実施形態の反射型液晶パネルを組
み込む光学システムについて、図９を用いて説明する。
図９において、７１はハロゲンランプ等の光源、７２は
光源像をしぼり込む集光レンズ、７３，７５は平面状の
凸型フレネルレンズ、７４はＲ，Ｇ，Ｂに分解する色分
解光学素子で、ダイクロイックミラー、回折格子等が有
効である。

【００９４】また、７６はＲ，Ｇ，Ｂ光に分離されたそ
れぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミラ
ー、７７は集光ビームを反射型液晶パネルに平行光で照
明するための視野レンズ、７８は反射型液晶素子、７９
の位置にしぼりがある。また、８０は投射レンズ、８１
はスクリーンで、通常、投射光を平行光へ変換するフレ
ネルレンズと上下、左右に広視野角として表示するレン
チキュラレンズの２板より構成されると、明瞭な高コン
トラストで明るい画像を得る。図９の構成では、１色の
パネルのみ記載されているが、色分解光学素子７４から
しぼり部７９の間は３色それぞれに分離されており、３
板パネルが配置されている。又、反射型液晶装置パネル
表面にマイクロレンズアレーを設け、異なる入射光を異
なる画素領域に照射させる配置をとることにより、３板
のみならず、単板構成でも可能であることは言うまでも
ない。液晶素子の液晶層に電圧が印加され、各画素で正
反射した光は、７９に示すしぼり部を透過しスクリーン
上に投射される。

【００９５】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、７９に示す絞り部の開口を見込む角度の
中の散乱光以外は、投射レンズにはいらない。これによ
り黒を表示する。以上の光学系からわかるように、偏光
板が不要で、しかも画素電極の全面が信号光が高反射率
で投射レンズにはいるため、従来よりも２−３倍明るい
表示が実現できた。実施例でも述べたように、対向基板
表面、界面には、反射防止対策が施されており、ノイズ
光成分も極めて少なく、高コントラスト表示が実現でき
た。又、パネルサイズが小さくできるため、すべての光
学素子（レンズ、ミラーｅｔｃ．）が小型化され、低コ
スト、軽量化が達成された。

【００９６】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。

【００９７】また、周辺領域の電極１２は、電気的に固
定されず、フローティングの状態になっている。また、
遮光層７の電位は、例えば液晶の駆動電圧が２７Ｖの場
合、その半分の１３.５Ｖに固定する。このように、液
晶の駆動電圧によるが、任意の固定電位に固定される。

【００９８】上記液晶パネル以外の周辺電気回路につい
て、図１０を用いて説明する。図において、８５は電源
で、主にランプ用電源とパネルや信号処理回路駆動用シ
ステム電源に分離される。８６はプラグ、８７はランプ
温度検出器で、ランプの温度の異常があれば、制御ボー
ド８８によりランプを停止させる等の制御を行う。これ
は、ランプに限らず、８９のフィルタ安全スイッチでも
同様に制御される。たとえば、高温ランプハウスボック
スを開けようとした場合、ボックスがあかなくなるよう
な安全上の対策が施されている。９０はスピーカー、９
１は音声ボードで、要求に応じて３Ｄサウンド、サラウ
ンドサウンド等のプロセッサも内蔵できる。９２は拡張
ボード１で、ビデオ信号用Ｓ端子、ビデオ信号用コンポ
ジット映像、音声等の外部装置９６からの入力端子及び
どの信号を選択するかの選択スイッチ９５、チューナ９
４からなり、デコーダ９３を介して拡張ボード２へ信号
が送られる。一方、拡張ボード２は、おもに、別系列か
らのビデオやコンピュータのＤｓｕｂ１５ピン端子を有
し、デコーダ９３からのビデオ信号と切り換えるスイッ
チ１００を介して、Ａ／Ｄコンバータ１０１でdigital
信号に変換される。

【００９９】また、１０３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ１０１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整ｅｔｃの信号処理を
行う。ＮＴＳＣ信号でなく、コンピュータ信号も、たと
えばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの
場合、その解像度変換処理も行う。一画像データだけで
なく、複数の画像データのＮＴＳＣ信号にコンピュータ
信号を合成させる等の処理もこのメインボード１０３で
行う。メインボード１０３の出力はシリアル・パラレル
変換され、ノイズの影響を受けにくい形態でヘッドボー
ド１０４に充られる。ここで、再度パラレル／シリアル
変換後、Ｄ／Ａ変換し、パネルのビデオ線数に応じてア
ンプを介して、Ｂ，Ｇ，Ｒ色のパネル１０５，１０６，
１０７へ信号を書き込む。１０２はリモコン操作パネル
で、コンピュータ画面も、ＴＶと同様の感覚で、簡単操
作可能となっている。

【０１００】［第３の実施形態］ここでは、本発明の第
３の実施形態による液晶装置（パネル）にマイクロレン
ズを設けて構成した所謂単板式のフルカラー表示装置に
ついて説明する。

【０１０１】本出願人は、従来のマイクロレンズ付表示
パネルを用いた投写型表示装置においてはＲ．Ｇ．Ｂの
モザイク構造が目立ち、表示画像の品位が著しく低下す
るという点を解決するものとして、特願平９−９２６４
６号において、新規な表示パネルを提案した。特願平９
−７２６４６号で提案した表示パネルは、第１，第２，
第３の色画素の３つの色画素のうちの第１，第２の色画
素の組み合わせを第１方向に、該第１，第３の色画素の
組み合わせを該第１方向と異なる第２方向に該第１の色
画素を共有するように配置した画素ユニットを基板上に
所定のピッチで２次元的に配列した画素ユニットアレイ
と、該第１方向と第２方向の２つの色画素のピッチを１
ピッチとするマイクロレンズを複数個、該基板上の画素
ユニットアレイ上に２次元的に配列したマイクロレンズ
アレイとを有している表示パネルである。

【０１０２】ここでは、特願平９−７２６４６号におい
て提案された表示パネルを、本発明の液晶装置及び表示
装置に適用した例について説明する。

【０１０３】図１３に本実施形態の液晶表示装置を用い
た前面及び背面投写型液晶表示装置光学系の構成図を示
す。本図はその上面図を表す図１３（ａ）、正面図を表
す図１３（ｂ）、側面図を表す図１３（ｃ）から成って
いる。

【０１０４】図１３において、１３０１はマイクロレン
ズ付の液晶装置を用いた表示パネル（液晶パネル）で表
示した画像情報をスクリーンに投射する投影レンズ、１
３０２はマイクロレンズ付液晶パネル、１３０３は例え
ばＳ偏光を透過し、Ｐ偏光を反射する偏光ビームスプリ
ッター（ＰＢＳ）、１３４０はＲ（赤色光）反射ダイク
ロイックミラー、１３４１はＢ／Ｇ（青色＆緑色光）反
射ダイクロイックミラー、１３４２はＢ（青色光）反射
ダイクロイックミラー、１３４３は全色光を反射する高
反射ミラー、１３５０はフレネルレンズ、１３５１は凸
レンズ（正レンズ）、１３０６はロッド型インテグレー
ター、１３０７は楕円リフレクター、１３０８はメタル
ハライド、ＵＨＰ等のアークランプである。

【０１０５】ここで、Ｒ（赤色光）反射ダイクロイック
ミラー１３４０、Ｂ／Ｇ（青色＆緑色光）反射ダイクロ
イックミラー１３４１、Ｂ（青色光）反射ダイクロイッ
クミラー１３４２はそれぞれ図１４に示したような分光
反射特性を有している。そしてこれらのダイクロイック
ミラーは高反射ミラー１３４３とともに、図１５の斜視
図に示したように３次元的に配置されており、後述する
ように白色照明光をＲＧＢに色分解するとともに、液晶
パネル１３０２に対して各原色光が、３次元的に異なる
方向から該液晶パネル１３０２を照明するようにしてい
る。

【０１０６】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図１３（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。

【０１０７】このＢ反射ダイクロイックミラー１３４２
ではＢ光（青色光）のみが反射され、ｚ軸−方向つまり
下側（図１３（ｂ）の正面図基準）にｚ軸に対して所定
の角度でＲ反射ダイクロイックミラー１３４０に向か
う。一方Ｂ光以外の色光（Ｒ／Ｇ光）はこのＢ反射ダイ
クロイックミラー１３４２を通過し、高反射ミラー１３
４３により直角にｚ軸−方向（下側）に反射され、やは
りＲ反射ダイクロイックミラー１３４０に向かう。

【０１０８】ここで、Ｂ反射ダイクロイックミラー１３
４２と高反射ミラー１３４３は共に図１３（ａ）の正面
図を基にして言えば、インテグレーター１３０６からの
光束（ｘ軸−方向）をｚ軸−方向（下側）に反射するよ
うに配置しており、高反射ミラー１３４３はｙ軸方向を
回転軸にｘ−ｙ平面に対して丁度４５°の傾きとなって
いる。それに対してＢ反射ダイクロイックミラー１３４
２はやはりｙ軸方向を回転軸にｘ−ｙ平面に対して、こ
の４５°よりも浅い角度に設定されている。

【０１０９】従って、高反射ミラー１３４３で反射され
たＲ／Ｇ光はｚ軸−方向に直角に反射されるのに対し
て、Ｂ反射ダイクロイックミラー１３４２で反射された
Ｂ光はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で
下方向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル
１３０２上の照明範囲を一致させるため、各色光の主光
線は液晶パネル１３０２上で交差するように、高反射ミ
ラー１３４３とＢ反射ダイクロイックミラー１３４２の
シフト量およびチルト量が選択されている。

【０１１０】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。

【０１１１】従って、これらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。

【０１１２】このうちＢ光は、前述したように（図１３
（ａ）、図１３（ｂ）参照）、ｘ軸に対して所定の角度
（ｘ−ｚ面内チルト）で進行しているため、Ｂ／Ｇ反射
ダイクロイックミラー１３４１による反射後は、ｙ軸に
対して所定の角度（ｘ−ｙ面内チルト）を維持し、その
角度を入射角（ｘ−ｙ面方向）として該液晶パネル１３
０２を照明する。

【０１１３】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。

【０１１４】また、Ｒ光については、前述のようにＢ／
Ｇ反射ダイクロイックミラー１３４１の手前に配置され
たＲ反射ダイクロイックミラー１３４０によりＲ反射ダ
イクロイックミラー１３４０にてｙ軸＋方向に反射され
るが、図１３（ｃ）（側面図）に示したようにｙ軸に対
して所定の角度（ｙ−ｚ面内チルト）でｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、該液晶パ
ネル１３０２をこのｙ軸に対する角度を入射角（ｙ−ｚ
面方向）として照明する。

【０１１５】また、前述と同様にＲＧＢ各色光の液晶パ
ネル１３０２上の照明範囲を一致させるため、各色光の
主光線は液晶パネル１３０２上で交差するように、Ｂ／
Ｇ反射ダイクロイックミラー１３４１とＲ反射ダイクロ
イックミラー１３４０のシフト量およびチルト量が選択
されている。

【０１１６】さらに、図１４（ａ）に示したようにＢ反
射ダイクロイックミラー１３４１のカット波長は４８０
ｎｍ、図１４（ｂ）に示したようにＢ／Ｇ反射ダイクロ
イックミラー１３４１のカット波長は５７０ｎｍ、図２
７（ｃ）に示したようにＲ反射ダイクロイックミラー１
３４０のカット波長は６００ｎｍであるから、不要な橙
色光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過
して捨てられる。これにより最適な色バランスを得るこ
とができる。

【０１１７】そして後述するように液晶パネル１３０２
にて各Ｒ，Ｇ，Ｂ光は反射＆偏光変調され、ＰＢＳ１３
０３に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにて
ｘ軸＋方向に反射する光束が画像光となり、投影レンズ
１３０１を通じて、スクリーン（不図示）に拡大投影さ
れる。

【０１１８】ところで、該液晶パネル１３０２を照明す
る各Ｒ，Ｇ，Ｂ光は入射角が異なるため、そこから反射
されてくる各ＲＧＢ光もその出射角を異にしているが、
投影レンズ１３０１としてはこれらを全て取り込むに十
分な大きさのレンズ径及び開口のものを用いている。た
だし、投影レンズ１３０１に入射する光束の傾きは、各
色光がマイクロレンズを２回通過することにより平行化
され、液晶パネル１３０２への入射光の傾きを維持して
いる。

【０１１９】ところが図２５に示したように従来例の透
過型では、液晶パネルを出射した光束はマイクロレンズ
の集光作用分も加わってより大きく広がってしまうの
で、この光束を取り込むための投影レンズはさらに大き
な開口数が求められ、大型で高価なレンズとなってい
た。

【０１２０】図２５において、１３１６は複数のマイク
ロレンズ１３１６ａを所定のピッチで配列したマイクロ
レンズアレイ、１３１７は印加された電界強度により配
向を変化する液晶層、１３１８はＲ（赤色），Ｇ（緑
色），Ｂ（青色）の各画素である。赤、緑、青色の各色
の照明光Ｒ，Ｇ，Ｂをそれぞれ異なる角度から液晶パネ
ルＬＰに当て、マイクロレンズ１３１６ａの集光作用に
より各色光がそれぞれ異なる色画素１３１８に入射する
ようにしている。これによって、カラーフィルターを不
要とすると共に、高い光利用率を可能にした表示パネル
を構成している。このような表示パネルを用いた投写型
表示装置は単板液晶パネルにても明るいフルカラー映像
を投写表示することができるようになっている。

【０１２１】しかしながら、このようなマイクロレンズ
付の表示パネルを用いた投写型表示装置では、その投写
表示画像のＲ，Ｇ，Ｂの各色画素１３１８がスクリーン
上に拡大投影されたものになる。このため、図２６に示
したように、Ｒ，Ｇ，Ｂのモザイク構造が目立ってしま
い、これが表示画像の品位を著しく低下してしまうとい
う欠点を有していたのである。

【０１２２】これに対して、本実施形態では液晶パネル
１３０２からの光束の広がりはこのように比較的小さく
なるので、より小さな開口数の投影レンズでもスクリー
ン上で十分に明るい投影画像を得ることができ、より小
型な安価な投影レンズを用いることが可能になる。且
つ、Ｒ，Ｇ，Ｂのモザイク構造が目立つのが抑えられる
のである。すなわち、図２６に示す縦方向に同一色が並
ぶストライプタイプの表示方式の例を本実施形態に用い
ることも可能であるが、後述するマイクロレンズを用い
た液晶パネルの場合は好ましくない。

【０１２３】次に、ここで用いる本発明液晶パネル１３
０２について説明する。図１６に該液晶パネル１３０２
の拡大断面模式図（図１３（ｃ）のｙ−ｚ面に対応）を
示す。図１６において、１３２１はマイクロレンズ基板
（ガラス基板）、１３２２はマイクロレンズ、１３２３
はシートガラス、１３２４は透明対向電極、１３２５は
液晶層、１３２６は画素電極、１３２７はアクティブマ
トリックス駆動回路部、１３２８はシリコン半導体基板
である。マイクロレンズ１３２２はいわゆるイオン交換
法によりガラス基板（アルカリ系ガラス）１３２１の表
面上に形成されており、画素電極１３２６のピッチの倍
のピッチで２次元的アレイ構造を有し、これによりマイ
クロレンズアレイを成している。

【０１２４】また、１２５２は周辺シール部である。こ
こで、本実施形態では、Ｒ，Ｇ，Ｂ画素が、１パネルに
集約されており、１画素のサイズは小さくなる。従っ
て、開口率を上げることの重要性が大きく、集光された
光の範囲には、反射電極が存在していなければならず、
第１〜第５の実施形態で説明した構成が重要となる。

【０１２５】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。画素電極１３２６はＡｌ（アルミ）から成
り、反射鏡を兼ねており、表面性を良くして反射率を向
上させるため、パターニング後の最終工程で前述したい
わゆるＣＭＰ処理を施している。

【０１２６】アクティブマトリックス駆動回路部１３２
７はシリコン半導体基板１３２８上に設けられている。
ここで、ドライバーとして水平方向回路と垂直方向回路
を含むアクティブマトリックス駆動回路１３２７はＲ，
Ｇ，Ｂの各原色映像信号を所定の各Ｒ，Ｇ，Ｂ画素に書
き込むように構成されており、該各画素電極１３２６は
カラーフィルターは有さないものの、前記アクティブマ
トリックス駆動回路１３２７にて書き込まれる原色映像
信号により各Ｒ，Ｇ，Ｂ画素として区別され、後述する
所定のＲ，Ｇ，Ｂ画素配列を形成している。

【０１２７】ここで、液晶パネル１３０２に対して照明
するＧ光について説明する。前述したようにＧ光はＰＢ
Ｓ１３０３により偏光化されたのち該液晶パネル１３０
２に対して垂直に入射する。この光線のうち１つのマイ
クロレンズ１３２２ａに入射する光線例を図中の矢印Ｇ
（ｉｎ／ｏｕｔ）に示す。

【０１２８】ここに図示されたように該Ｇ光線はマイク
ロレンズ１３２２により集光され、Ｇ画素電極１３２６
ｇ上を照明する。そしてＡｌより成る該画素電極１３２
６ｇにより反射され、再び同じマイクロレンズ１３２２
ａを通じてパネル外に出射していく。このように液晶層
１３２５を往復通過する際、該Ｇ光線（偏光）は画素電
極１３２６ｇに印加される信号電圧により対向電極１３
２４との間に形成される電界による液晶の動作により変
調を受けて、該液晶パネルを出射し、ＰＢＳ１３０３に
戻る。ここで、その変調度合いによりＰＢＳ面１３０３
ａにて反射され、投影レンズ１３０１に向かう光量が変
化し、各画素のいわゆる濃淡階調表示がなされることに
なる。

【０１２９】一方、上述したように図１６中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。

【０１３０】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。

【０１３１】ところで、図１６の描写ではＧ画素電極１
３２６ｇ上とＲ画素電極１３２６ｒ上の各Ｇ光とＲ光の
色光が１部重なり干渉しているようになっているが、こ
れは模式的に液晶層１３２５の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。

【０１３２】次に、図１７に本実施形態での色分解及び
色合成の原理説明図を示す。ここで、図１７（Ａ）は液
晶パネル１３０２の上面模式図、図１７（Ｂ）、図１７
（Ｃ）はそれぞれ該液晶パネル上面模式図に対するＡ−
Ａ′（ｘ方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模
式図である。ここで、マイクロレンズ１３２２は、図１
７（Ａ）の一点鎖線に示すように、Ｇ光を中心として両
隣接する２色画素の半分ずつに対して１個が対応してい
る。

【０１３３】このうち図１７（Ｃ）はｙ−ｚ断面を表す
上記図１６に対応するものであり、各マイクロレンズ１
３２２に入射するＧ光とＲ光の入出射の様子を表してい
る。これから判るように各Ｇ画素電極は各マイクロレン
ズの中心の真下に配置され、各Ｒ画素電極は各マイクロ
レンズ間境界の真下に配置されている。従ってＲ光の入
射角はそのｔａｎθが画素ピッチ（Ｂ＆Ｒ画素）とマイ
クロレンズ１３２２・画素電極１３２６間距離の比に等
しくなるように設定するのが好ましい。

【０１３４】一方、図１７（Ｂ）は該液晶パネル１３０
２のｘ−ｙ断面を表す図１６に対応するものである。こ
のｘ−ｙ断面については、第３の色画素としてのＢ画素
電極とＧ画素電極とが図１７（Ｃ）と同様に交互に配置
されており、やはり各Ｇ画素電極は各マイクロレンズ１
３２２の中心の真下に配置され、第３の色画素としての
各Ｂ画素電極は各マイクロレンズ１３２２間の境界の真
下に配置されている。

【０１３５】ところで該液晶パネル１３２２を照明する
Ｂ光については、前述したようにＰＢＳ１３０３による
偏光化後、図２８中断面（ｘ−ｙ面）の斜め方向から入
射してくるため、Ｒ光の場合と全く同様に、各マイクロ
レンズ１３２２から入射したＢ光線は、図示したように
Ｂ画素電極１３２６ｂにより反射され、入射したマイク
ロレンズ１３２２に対して、ｘ方向に隣り合うマイクロ
レンズ１３２２から出射する。Ｂ画素電極１３２６ｂ上
の液晶による変調や液晶パネルからのＢ出射光の投影に
ついては、前述のＧ光およびＲ光と同様である。

【０１３６】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。

【０１３７】ところで、本実施形態の液晶パネルでは以
上述べたように各Ｒ，Ｇ，Ｂ画素の並びがｚ方向に対し
てはＲＧＲＧＲＧ…の並びに、ｘ方向に対してはＢＧＢ
ＧＢＧ…の並びとなっているが、図１７（Ａ）はその平
面的な並びを示している。このように各画素サイズは縦
横共にマイクロレンズの約半分になっており、画素ピッ
チはｘ−ｚ両方向ともにマイクロレンズのそれの半分に
なっている。また、Ｇ画素は平面的にもマイクロレンズ
中心の真下に位置し、Ｒ画素はｚ方向のＧ画素間かつマ
イクロレンズ境界に位置し、Ｂ画素はｘ方向のＧ画素間
かつマイクロレンズ境界に位置している。また、１つの
マイクロレンズ単位の形状は矩形（画素の２倍サイズ）
となっている。

【０１３８】図１８に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子１３２９は１つの絵素を構
成するＲ，Ｇ，Ｂ画素のまとまりを示している。尚、画
素ユニットを基板上に２次元的に所定のピッチで配列し
て、画素ユニットアレイを構成している。つまり、図１
６のアクティブマトリックス駆動回路部１３２７により
各Ｒ，Ｇ，Ｂ画素が駆動される際、破線格子１３２９で
示されるＲ，Ｇ，Ｂ画素ユニットは同一画素位置に対応
したＲ，Ｇ，Ｂ映像信号にて駆動される。

【０１３９】ここでＲ画素電極１３２６ｒ、Ｇ画素電極
１３２６ｇ、Ｂ画素電極１３２６ｂから成る１つの絵素
に注目してみると、まずＲ画素電極１３２６ｒは矢印ｒ
１で示されるようにマイクロレンズ１３２２ｂから前述
したように斜めに入射するＲ光で照明され、そのＲ反射
光は矢印ｒ−２で示すようにマイクロレンズ１３２２ａ
を通じて出射する。Ｂ画素電極１３２６ｂは矢印ｂ１で
示されるようにマイクロレンズ１３２２ｃから前述した
ように斜めに入射するＢ光で照明され、そのＢ反射光は
矢印ｂ２で示すようにやはりマイクロレンズ１３２２ａ
を通じて出射する。

【０１４０】また、Ｇ画素電極１３２６ｇは正面後面矢
印ｇ１２で示されるように、マイクロレンズ１３２２ａ
から前述したように垂直（紙面奥へ向かう方向）に入射
するＧ光で照明され、そのＧ反射光は同じマイクロレン
ズ１３２２ａを通じて垂直に（紙面手前に出てくる方
向）出射する。

【０１４１】このように、本液晶パネルにおいては、１
つの絵素を構成するＲ，Ｇ，Ｂ画素ユニットについて、
各原色照明光の入射照明位置は異なるものの、それらの
出射については、同じマイクロレンズ（この場合は１３
２２ａ）から行われる。そしてこのことはその他の全て
の絵素（Ｒ，Ｇ，Ｂ画素ユニット）についても成り立っ
ている。

【０１４２】従って、図１９には、本液晶パネル１３０
２からの全出射光をＰＢＳ１３０３および投影レンズ１
３０１を通じて、スクリーン１３０９に投写する概念図
を示している。図１９に示すように、液晶パネル１３０
２を用いて、液晶パネル１３０２内のマイクロレンズ１
３２２の位置又はその近傍がスクリーン１３０９上に結
像投影されるように光学調整すると、その投影画像は図
２１に示すようなマイクロレンズ１３２２の格子内に各
絵素を構成する該Ｒ，Ｇ，Ｂ画素ユニットからの出射光
が混色した状態つまり同画素混色した状態の絵素を構成
単位としたものとなる。本実施形態では、このように図
１８に示す構成の表示パネル１３０２を用い、且つマイ
クロレンズ１３２２の配置面又はその近傍がスクリーン
１３０９とほぼ共役関係となるようにして、スクリーン
１３０９面上でいわゆるＲ，Ｇ，Ｂモザイクが無い、質
感の高い良好なカラー画像表示が可能としている。

【０１４３】次に、本投写型液晶表示装置の駆動回路系
について、その全体ブロック図を図２０に示す。ここ
で、１３１０はパネルドライバーであり、Ｒ，Ｇ，Ｂ映
像信号を形成するとともに、対向電極１３２４の駆動信
号、各種タイミング信号等を形成している。１３１２は
インターフェースであり、各種映像及び制御伝送信号を
標準映像信号等にデコードしている。また、１３１１は
デコーダーであり、インターフェース１３１２からの標
準映像信号をＲ，Ｇ，Ｂ原色映像信号及び同期信号に、
即ち液晶パネル１３０２に対応した画像信号にデコード
・変換している。１３１４はバラストであり、楕円リフ
レクター１３０７内のアークランプ１３０８を駆動点灯
する。１３１５は電源回路であり、各回路ブロックに対
して電源を供給している。１３１３は不図示の操作部を
内在したコントローラーであり、上記各回路ブロックを
総合的にコントロールするものである。

【０１４４】このように本投写型液晶表示装置は、その
駆動回路系は単板式プロジェクターとしては、ごく一般
的なものであり、特に駆動回路系に負担を掛けることな
く、前述したようなＲ，Ｇ，Ｂモザイクの無い良好な質
感のカラー画像を表示することができるものである。

【０１４５】ところで図２２に本実施形態における液晶
パネルの別形態の部分拡大上面図を示す。ここではマイ
クロレンズ１３２２の中心真下位置にＢ画素電極１３２
６ｂを配列し、それに対し左右方向にＧ画素１３２６ｇ
が交互に並ぶように、上下方向にＲ画素１３２６ｒが交
互に並ぶように配列している。このように配列しても、
絵素を構成するＲ，Ｇ，Ｂ画素ユニットからの反射光が
１つの共通マイクロレンズから出射するように、Ｂ光を
垂直入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とする
ことにより、前実施形態と全く同様な効果を得ることが
できる。また、さらにマイクロレンズ１３２２の中心真
下位置にＲ画素を配列しその他の色画素を左右または上
下方向にＲ画素に対してＧ，Ｂ画素を交互に並ぶように
しても良い。

【０１４６】［第４の実施形態］図２３に本発明に係わ
る液晶パネルの第４の実施形態を示す。同図は本液晶パ
ネル１３２０の部分拡大断面図である。前記第３の実施
形態との相違点を述べると、まず対向ガラス基板として
シートガラス１３２３を用いており、マイクロレンズ１
２２０については、シートガラス１３２３上に熱可塑性
樹脂を用いたいわゆるリフロー法により形成している。
さらに、非画素部にスペーサー柱１２５１を感光性樹脂
のフォトリソグラフィーにて形成している。

【０１４７】該液晶パネル１３２０の部分上面図を図２
４（ａ）に示す。この図から判るようにスペーサー柱１
２５１は所定の画素のピッチでマイクロレンズ１２２０
の角隅部の非画素領域に形成されている。このスペーサ
ー柱１２５１を通るＡ−Ａ′断面図を図２４（ｂ）に示
す。このスペーサー柱１２５１の形成密度については１
０〜１００画素ピッチでマトリックス状に設けるのが好
ましく、シートガラス１３２３の平面性と液晶の注入性
というスペーサー柱数に対して相反するパラメーターを
共に満足するように設定する必要がある。

【０１４８】また、本実施形態では金属膜パターンによ
る遮光層１２２１を設けており、各マイクロレンズ境界
部分からの漏れ光の進入を防止している。これにより、
このような漏れ光による投影画像の彩度低下（各原色画
像光の混色による）やコントラスト低下が防止される。
従って本液晶パネル１３２０を用いて、第９の実施形態
の如き液晶パネルを備えた投写型表示装置を構成するこ
とにより、さらにメリハリのある良好な画質が得られる
ようになる。

【０１４９】

【発明の効果】本発明によれば、反射型液晶素子の周辺
に配置されるシフトレジスタ等の周辺回路についても、
液晶素子表面ばかりでなく周辺回路の表面にもＰＳＧ絶
縁層と反射メタル電極とを重層してＣＭＰで平坦化する
ことで、ウェハー上に製造する複数の液晶装置の品質を
一定に維持できるばかりでなく、各チップ内の平坦性が
向上し、製造上の効果は絶大である。

【０１５０】また、その後のラビング層と液晶とラビン
グ層と共通電極とその上段の保護層とを重層すること
で、周辺回路の平坦さからゴーストや迷光を防止し、工
程上の負担もなく、また液晶素子周辺から異物が出るこ
ともなく、さらに、周辺回路部での液晶遮蔽のシールも
容易になるという種々の実効的効果を奏し得る。

【０１５１】さらに、本発明に関わる投写型液晶表示装
置においては、マイクロレンズ付反射型液晶パネルとそ
れぞれ異なる方向から各原色光を照明する光学系等を用
いて、１つの絵素を構成する１組のＲ，Ｇ，Ｂ画素から
の液晶による変調後の反射光が同一のマイクロレンズを
通じて出射するようにしたことにより、Ｒ，Ｇ，Ｂモザ
イクの無い質感の高い良好なカラー画像投写表示が可能
となる。

【０１５２】また、各画素からの光束はマイクロレンズ
を２回通過してほぼ並行化されるので、マイクロレンズ
のピッチを画素ピッチの倍サイズとできて製造的にコス
トダウンとなり、また開口数の小さい安価な投影レンズ
を用いてもスクリーン上で明るい投影画像を得ることが
可能になる。

【図面の簡単な説明】

【図１】本発明のマトリクス基板のＣＭＰ前の状態を示
す模式図である。

【図２】本発明のマトリクス基板のＣＭＰ後の状態を示
す模式図である。

【図３】本発明のＣＭＰを用いて製造される液晶素子の
断面図である。

【図４】本発明による液晶装置の概略的回路図である。

【図５】本発明による液晶のブロック図である。

【図６】本発明による液晶装置の入力部のディレイ回路
を含む回路図である。

【図７】本発明による液晶装置の液晶パネルの概念図で
ある。

【図８】液晶装置の製造上のエッチング処理の良否を判
断するグラフである。

【図９】本発明の液晶装置を用いた液晶プロジェクター
の模式図である。

【図１０】本発明の液晶装置を用いた液晶プロジェクタ
ーの内部を示す回路ブロック図である。

【図１１】本発明の液晶装置をＣＭＰを用いて製造する
製造工程を示す模式である。

【図１２】本発明の液晶装置をＣＭＰを用いて製造する
製造工程を示す模式である。

【図１３】本発明の投写型表示装置の１例を示す模式図
である。

【図１４】本発明の投写型表示装置に用いたダイクロイ
ックミラーの分光反射特性図である。

【図１５】本発明の投写型表示装置の色分解照明部の斜
視図である。

【図１６】本発明の液晶パネルの１例を示す断面図であ
る。

【図１７】本発明の液晶パネルの色分解色合成の原理説
明図である。

【図１８】本発明の液晶パネルの１例についての部分拡
大上面図である。

【図１９】本発明の投写型表示装置の投影光学系を示す
模式図である。

【図２０】本発明の投写型表示装置の駆動回路系を示す
ブロック図である。

【図２１】本発明の投写型表示装置の１例についてのス
クリーン上の投影像の部分拡大図である。

【図２２】本発明の液晶パネルの１例についての部分拡
大上面図である。

【図２３】本発明の液晶パネルの１例を示す模式図であ
る。

【図２４】本発明の液晶パネルの１例についての部分拡
大上面図と部分拡大断面図である。

【図２５】従来のマイクロレンズ付の透過型液晶パネル
の部分拡大断面図である。

【図２６】マイクロレンズ付の透過型液晶パネルを用い
た従来の投写型表示装置でのスクリーン上投影像の部分
拡大図である。

【図２７】出願人が先に出願した液晶装置の製造プロセ
スの１例を説明するための模式図である。

【図２８】従来の液晶装置の製造プロセスの１例を説明
するための模式図である。

【図２９】従来の液晶装置の製造プロセスの１例を説明
するための模式図である。

【符号の説明】

１ 基板 ９ 絶縁層 １２ 画素電極 １２’ 周辺画素電極部材 ２５０ 画素表示領域 ２６０ 駆動回路 ２７０ シール領域 ２８０ 溝 １ 半導体基板 ２，２’ ｐ型及びｎ型ウェル ３，３’ ソース領域 ４ ゲート領域 ５，５’ ドレイン領域 ６ ＬＯＣＯＳ絶縁層 ７ 遮光層 ８ ＰＳＧ ９ プラズマＳｉＮ １０ ソース電極 １１ 連結電極 １２ 反射電極＆画素電極 １３ 反射防止膜 １４ 液晶層 １５ 共通透明電極 １６ 対向電極 １７ 高濃度不純物領域 １９ 表示領域 ２０ 反射防止膜 ２１，２２ シフトレジスタ ２３ ｎＭＯＳ ２４ ｐＭＯＳ ２５ 保持容量 ２７ 信号転送スイッチ ２８ リセットスイッチ ２９ リセットパルス入力端子 ３０ リセット電源端子 ３１ 映像信号入力端子 ３２ 昇圧レベルシフター ４２ パルスｄｅｌａｙ用インバータ ４３ スイッチ ４４ 出力 ４５ 容量 ４６ 保護回路 ５１ シール部 ５２ 電極パッド ５３ クロックバッファー ７１ 光源 ７２ 集光レンズ ７３，７５ フレネルレンズ ７４ 色分解光学素子 ７６ ミラー ７７ 視野レンズ ７８ 液晶装置 ７９ 絞り部 ８０ 投影レンズ ８１ スクリーン ８５ 電源 ８６ プラグ ８７ ランプ温度検出 ８８ 制御ボード ８９ フィルタ安全スイッチ １０３ メインボード １０４ 液晶パネルドライブヘッドボード １０５，１０６，１０７ 液晶装置 １２２０ マイクロレンズ（リフロー熱ダレ式） １２５１ スペーサー柱 １２５２ 周辺シール部 １３０１ 投影レンズ １３０２ マイクロレンズ付液晶パネル １３０３ 偏光ビームスプリッター（ＰＢＳ） １３０６ ロッド型インテグレータ １３０７ 楕円リフレクター １３０８ アークランプ １３０９ スクリーン １３１０ パネルドライバー １３１１ デコーダー １３１２ インターフェース回路 １３１４ バラスト（アークランプ点灯回路） １３２０ マイクロレンズ付液晶パネル １３２１ マイクロレンズガラス基板 １３２２ マイクロレンズ（インデックス分布式） １３２３ シートガラス １３２４ 対向透明電極 １３２５ 液晶 １３２６ 画素電極 １３２７ アクティブマトリックス駆動回路部 １３２８ シリコン半導体基板 １３２９ 基本絵素単位 １３４０ Ｒ反射ダイクロイックミラー １３４１ Ｂ／Ｇ反射ダイクロイックミラー １３４２ Ｂ反射ダイクロイックミラー １３４３ 高反射ミラー １３５０ フレネルレンズ（第２コンデンサーレンズ） １３５１ 第１コンデンサーレンズ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 榑松 克巳 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 小山 理 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭58−85478（ＪＰ，Ａ) 特開 平６−258650（ＪＰ，Ａ) 特開 平６−258660（ＪＰ，Ａ) 特開 平６−258662（ＪＰ，Ａ) 特開 平６−289415（ＪＰ，Ａ) 特開 平７−86216（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1343 G02F 1/1333 G02F 1/1345 G02F 1/1339

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 画素電極が絶縁性部材でマトリクス状に
   仕切られている画素領域と、前記画素電極に電気信号を
   供給するための駆動回路領域と、シール領域と、を有す
   るマトリクス基板であって、前記画素領域は、前記画素電極及び前記絶縁性部材が、
   当該画素電極の表面と当該絶縁性部材との表面とが連続
   して平面的になるように形成されており、 前記駆動回路領域と前記シール領域との少なくとも一方
   は、画素電極と同じ材料からなる第１部材及び前記絶縁
   性部材と同じ材料からなる第２部材が、当該第１及び第
   ２部材の表面が連続して平面的になるように形成されて
   いることを特徴とするマトリクス基板。
2. 【請求項２】 前記画素電極表面と前記絶縁性部材表面
   とは平坦な表面をなす請求項１に記載のマトリクス基
   板。
3. 【請求項３】 前記第１部材表面と前記第２部材表面と
   は平坦な表面をなす請求項１に記載のマトリクス基板。
4. 【請求項４】 前記画素電極表面、前記絶縁性部材表
   面、前記第１部材表面及び前記第２部材表面は、ケミカ
   ルメカニカルポリッシング（ＣＭＰ法）を用いて研磨さ
   れたものである請求項１に記載のマトリクス基板。
5. 【請求項５】 前記画素電極の下部に遮光層が設けられ
   ていることを特徴とする請求項１に記載のマトリクス基
   板。
6. 【請求項６】 画素電極が絶縁性部材でマトリクス状に
   仕切られている画素領域と、前記画素電極に電気信号を
   供給するための駆動回路領域と、シール領域と、を有す
   るマトリクス基板、 該画素領域に対向する対向基板 、 及び該マトリクス基板と該対向基板との間に配置した液
   晶材料、を具備した液晶装置であって、 前記画素領域は、前記画素電極及び前記絶縁性部材が、
   当該画素電極の表面と当該絶縁性部材との表面とが連続
   して平面的になるように形成されており、 前記駆動回路領域と前記シール領域との少なくとも一方
   は 、 画素電極と同じ材料からなる第１部材及び前記絶縁
   性部材と同じ材料からなる第２部材が、当該第 １及び第
   ２部材の表面が連続して平面的になるように形成され て
   いることを特徴とする液晶装置。
7. 【請求項７】 前記画素電極表面と前記絶縁性部材表面
   とは平坦な表面をなす請求項６に記載の液晶装置。
8. 【請求項８】 前記第１部材表面と前記第２部材表面と
   は平坦な表面をなす請求項６に記載の液晶装置。
9. 【請求項９】 前記第１及び第２部材は 、 前記駆動回路
   領域及び前記シール領域の両方に配置されていることを
   特徴とする請求項６に記載の液晶装置 。