JPH07294958A - 光弁用半導体装置およびその製造方法 - Google Patents
光弁用半導体装置およびその製造方法Info
- Publication number
- JPH07294958A JPH07294958A JP8812794A JP8812794A JPH07294958A JP H07294958 A JPH07294958 A JP H07294958A JP 8812794 A JP8812794 A JP 8812794A JP 8812794 A JP8812794 A JP 8812794A JP H07294958 A JPH07294958 A JP H07294958A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- light
- pixel electrode
- semiconductor device
- light valve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
Landscapes
- Liquid Crystal (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 強い光を照射でき、開口率の高い小型の光弁
装置を形成できる光弁用半導体装置を提供することを目
的とする。 【構成】 単結晶シリコン基板上に形成された画素領域
と駆動回路を同一チップ内に内蔵した光弁用半導体装置
において、画素電極は画素スイッチトランジスタなどの
能動素子及びキャパシターなどを含む画素の表面全体を
覆うように形成され、隣接する画素電極間には光吸収層
が形成され、画素電極表面は、光吸収層表面と同一平面
をなすように平坦化かつ平滑化されており光反射機能を
有するようにしたことを特徴とする。
装置を形成できる光弁用半導体装置を提供することを目
的とする。 【構成】 単結晶シリコン基板上に形成された画素領域
と駆動回路を同一チップ内に内蔵した光弁用半導体装置
において、画素電極は画素スイッチトランジスタなどの
能動素子及びキャパシターなどを含む画素の表面全体を
覆うように形成され、隣接する画素電極間には光吸収層
が形成され、画素電極表面は、光吸収層表面と同一平面
をなすように平坦化かつ平滑化されており光反射機能を
有するようにしたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は光弁装置、特にアクティ
ブマトリクス型の反射型光弁用半導体装置に関する。
ブマトリクス型の反射型光弁用半導体装置に関する。
【０００２】
【従来の技術】従来、アクティブマトリクス型の反射型
光弁用半導体装置装置としては、画素スイッチトランジ
スタなどの能動素子に電気的に接続した画素電極を有す
るものが知られていた。
光弁用半導体装置装置としては、画素スイッチトランジ
スタなどの能動素子に電気的に接続した画素電極を有す
るものが知られていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
光弁用半導体装置では、画素スイッチトランジスタなど
の能動素子が十分に遮光されておらず強い光を照射でき
ないためプロジェクターなどへの用途には適さなかっ
た。また、光反射層は画素スイッチトランジスタなどの
能動素子に電気的に接続した画素電極からなるため、コ
ンタクトホールなどの接続部が必要となり、製造工程が
複雑であった。さらにコンタクトホール部分の画素電極
表面の平坦化及び平滑化が不十分であるので光反射特性
に支障をきたさないように別の遮光材料で覆うなどの処
理が必要であり、このため画素の開口率が減少してしま
うという欠点があり、画素の微細化に大きな障害となっ
ていた。
光弁用半導体装置では、画素スイッチトランジスタなど
の能動素子が十分に遮光されておらず強い光を照射でき
ないためプロジェクターなどへの用途には適さなかっ
た。また、光反射層は画素スイッチトランジスタなどの
能動素子に電気的に接続した画素電極からなるため、コ
ンタクトホールなどの接続部が必要となり、製造工程が
複雑であった。さらにコンタクトホール部分の画素電極
表面の平坦化及び平滑化が不十分であるので光反射特性
に支障をきたさないように別の遮光材料で覆うなどの処
理が必要であり、このため画素の開口率が減少してしま
うという欠点があり、画素の微細化に大きな障害となっ
ていた。
【０００４】本発明は、上記課題を解消して画素スイッ
チトランジスタなどの能動素子を完全に遮光して強い光
を照射でき、開口率の高い小型の光弁装置を形成できる
光弁用半導体装置を提供することを目的とする。
チトランジスタなどの能動素子を完全に遮光して強い光
を照射でき、開口率の高い小型の光弁装置を形成できる
光弁用半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の半導体装置が上
記目的を達成するために採用した主な手段は、単結晶シ
リコン基板上に形成された画素領域と駆動回路を同一チ
ップ内に内蔵した光弁用半導体装置において、画素電極
は画素ごとに分離され、電気的にフロート状態にある金
属膜よりなり、光反射機能を有するようにした。また、
画素電極は画素スイッチトランジスタなどの能動素子及
びキャパシターなどを含む画素の表面全体を覆うように
形成され、隣接する画素電極間には光吸収層が形成さ
れ、画素電極表面は、光吸収層表面と同一平面をなすよ
うに平坦化かつ平滑化されており光反射機能を有するよ
うにしたことを特徴とする。製造方法としては、単結晶
シリコン基板上に画素領域と駆動回路を形成する工程
と、画素領域の隣接する画素電極間に光吸収層を形成し
た後、画素電極及び光吸収層の表面を同一平面をなすよ
うに平坦化する工程とを有することを特徴とする。
記目的を達成するために採用した主な手段は、単結晶シ
リコン基板上に形成された画素領域と駆動回路を同一チ
ップ内に内蔵した光弁用半導体装置において、画素電極
は画素ごとに分離され、電気的にフロート状態にある金
属膜よりなり、光反射機能を有するようにした。また、
画素電極は画素スイッチトランジスタなどの能動素子及
びキャパシターなどを含む画素の表面全体を覆うように
形成され、隣接する画素電極間には光吸収層が形成さ
れ、画素電極表面は、光吸収層表面と同一平面をなすよ
うに平坦化かつ平滑化されており光反射機能を有するよ
うにしたことを特徴とする。製造方法としては、単結晶
シリコン基板上に画素領域と駆動回路を形成する工程
と、画素領域の隣接する画素電極間に光吸収層を形成し
た後、画素電極及び光吸収層の表面を同一平面をなすよ
うに平坦化する工程とを有することを特徴とする。
【０００６】
【作用】本発明の半導体装置は、画素スイッチトランジ
スタなどの能動素子を完全に遮光して強い光を照射でき
る、開口率の高い小型の光弁装置を形成できる光弁用半
導体装置およびその製造方法をを得ることができる。
スタなどの能動素子を完全に遮光して強い光を照射でき
る、開口率の高い小型の光弁装置を形成できる光弁用半
導体装置およびその製造方法をを得ることができる。
【０００７】
【実施例】以下、図面を参照して本発明の好適な実施例
を説明する。図１は本発明の光弁用半導体装置の画素領
域の一実施例を示す模式的断面図である。
を説明する。図１は本発明の光弁用半導体装置の画素領
域の一実施例を示す模式的断面図である。
【０００８】図２は図１に示した本発明の光弁用半導体
装置の画素領域の一実施例を示す模式的平面図である。
単結晶シリコン基板１０１上にＭＯＳ型の画素スイッチ
トランジスタ１０２が形成されている。図示しないが画
素スイッチトランジスタ１０２のゲート１１５およびソ
ース１１３に接続しているデータライン１１２はそれぞ
れ画素領域周辺に形成された駆動回路に接続している。
画素スイッチトランジスタ１０２のドレイン１１４には
アルミニウムなどからなる配線１０６が接続されてい
る。配線１０６はポリシリコンなどからなるキャパシタ
形成材料１０５とコンタクトホール１１６により接続し
ており、単結晶シリコン基板１０１との間にキャパシタ
領域１０３を形成している。
装置の画素領域の一実施例を示す模式的平面図である。
単結晶シリコン基板１０１上にＭＯＳ型の画素スイッチ
トランジスタ１０２が形成されている。図示しないが画
素スイッチトランジスタ１０２のゲート１１５およびソ
ース１１３に接続しているデータライン１１２はそれぞ
れ画素領域周辺に形成された駆動回路に接続している。
画素スイッチトランジスタ１０２のドレイン１１４には
アルミニウムなどからなる配線１０６が接続されてい
る。配線１０６はポリシリコンなどからなるキャパシタ
形成材料１０５とコンタクトホール１１６により接続し
ており、単結晶シリコン基板１０１との間にキャパシタ
領域１０３を形成している。
【０００９】また配線１０６上には保護膜１０７および
平坦化膜１０８を介して各画素ごとに分離されたアルミ
ニウムやクロムなどの金属材料よりなる画素電極１０９
が形成されている。図２に示すように画素電極１０９は
配線１０６を覆うように形成されているが、電気的な接
続は行われておらず電気的にフロートの状態にある。ま
た、隣接する画素電極１０９間には、黒色樹脂などから
なる光吸収層１１０が形成され画素領域の単結晶シリコ
ン基板１０１上形成されたＭＯＳ型の画素スイッチトラ
ンジスタ１０２への光の入射を完全に防止している。
平坦化膜１０８を介して各画素ごとに分離されたアルミ
ニウムやクロムなどの金属材料よりなる画素電極１０９
が形成されている。図２に示すように画素電極１０９は
配線１０６を覆うように形成されているが、電気的な接
続は行われておらず電気的にフロートの状態にある。ま
た、隣接する画素電極１０９間には、黒色樹脂などから
なる光吸収層１１０が形成され画素領域の単結晶シリコ
ン基板１０１上形成されたＭＯＳ型の画素スイッチトラ
ンジスタ１０２への光の入射を完全に防止している。
【００１０】図１および図２の実施例によれば、画素電
極１０９は配線１０６を覆うように平坦化膜１０８上の
平坦面に形成されており、コンタクトホールなどの凸凹
を形成する電気的な接続は行われておらず全体を平坦か
つ平滑に形成することができるため光反射膜として理想
的な形状となり開口率を向上させることができる。また
本光弁用半導体装置の画素領域表面は画素電極１０９お
よび光吸収層１１０によって覆われているためＭＯＳ型
の画素スイッチトランジスタ１０２への光の入射を完全
に防止できる。ここで画素電極１０９は配線１０６と電
気的に接続は行われていない。しかしながら本光弁用半
導体装置上に液晶セルを形成し光弁装置を形成した場合
には、容量結合によって配線１０６の電圧変動に応じて
画素電極１０９の電位が変動し、液晶に印加する電圧を
自由にコントロールすることが可能である。
極１０９は配線１０６を覆うように平坦化膜１０８上の
平坦面に形成されており、コンタクトホールなどの凸凹
を形成する電気的な接続は行われておらず全体を平坦か
つ平滑に形成することができるため光反射膜として理想
的な形状となり開口率を向上させることができる。また
本光弁用半導体装置の画素領域表面は画素電極１０９お
よび光吸収層１１０によって覆われているためＭＯＳ型
の画素スイッチトランジスタ１０２への光の入射を完全
に防止できる。ここで画素電極１０９は配線１０６と電
気的に接続は行われていない。しかしながら本光弁用半
導体装置上に液晶セルを形成し光弁装置を形成した場合
には、容量結合によって配線１０６の電圧変動に応じて
画素電極１０９の電位が変動し、液晶に印加する電圧を
自由にコントロールすることが可能である。
【００１１】また画素電極１０９と配線１０６との距離
は部分的に異なるものの、画素電極１０９は金属材料に
より形成されているため、保持する電位は一つの画素内
では一定のものとなり液晶表示にムラが発生するような
ことはない。さらに各画素間においても画素電極１０９
と配線１０６との距離の平均値は成熟した半導体加工技
術から一定に保つ事は容易であり、画素間の表示ムラも
発生しない。
は部分的に異なるものの、画素電極１０９は金属材料に
より形成されているため、保持する電位は一つの画素内
では一定のものとなり液晶表示にムラが発生するような
ことはない。さらに各画素間においても画素電極１０９
と配線１０６との距離の平均値は成熟した半導体加工技
術から一定に保つ事は容易であり、画素間の表示ムラも
発生しない。
【００１２】図３は、本発明による光弁用半導体装置の
画素領域の他の実施例における模式的断面図である。図
１および図２に示した例と異なる点は、平坦化層１０８
がなく、画素電極１０９と光吸収層１１０表面が同一平
面にあることである。その他の部分については、図１お
よび図２と同一の番号を付記し説明に代える。図３に示
した構造をとることによって画素電極１０９と配線１０
６との距離を近づける事ができるため、容量結合によっ
て画素電極１０９に所定の電位を与えるために配線１０
６にかける電圧を下げる事ができ、光弁装置の低電圧駆
動化に効果がある。また、本光弁用半導体装置の画素領
域表面は平坦なため、本光弁用半導体装置上に液晶セル
を形成する際の液晶配向工程などに好都合である。
画素領域の他の実施例における模式的断面図である。図
１および図２に示した例と異なる点は、平坦化層１０８
がなく、画素電極１０９と光吸収層１１０表面が同一平
面にあることである。その他の部分については、図１お
よび図２と同一の番号を付記し説明に代える。図３に示
した構造をとることによって画素電極１０９と配線１０
６との距離を近づける事ができるため、容量結合によっ
て画素電極１０９に所定の電位を与えるために配線１０
６にかける電圧を下げる事ができ、光弁装置の低電圧駆
動化に効果がある。また、本光弁用半導体装置の画素領
域表面は平坦なため、本光弁用半導体装置上に液晶セル
を形成する際の液晶配向工程などに好都合である。
【００１３】図４は本発明の光弁用半導体装置の画素領
域の他の実施例を示す模式的断面図である。単結晶シリ
コン基板１０１上にＭＯＳ型の画素スイッチトランジス
タ１０２が形成されている。図示しないが画素スイッチ
トランジスタ１０２のゲート１１５およびソース１１３
に接続しているデータライン１１２はそれぞれ画素領域
周辺に形成された駆動回路に接続している。画素スイッ
チトランジスタ１０２のドレイン１１４にはアルミニウ
ムなどからなる配線１０６が接続されている。配線１０
６はポリシリコンなどからなるキャパシタ形成材料１０
５と、二酸化シリコンなどからなる中間絶縁膜１０４に
形成したコンタクトホール１１６により接続しており、
単結晶シリコン基板１０１との間にキャパシタ領域１０
３を形成している。また配線１０６上には保護膜１０７
が形成され、各画素ごとに分離されたアルミニウムやク
ロムなどの金属材料よりなる画素電極１０９が、保護膜
１０７に形成したコンタクトホール１１６により配線１
０６と接続されている。画素電極１０９は画素スイッチ
トランジスタ１０２及びキャパシタ領域１０３などを含
む画素の表面全体を覆うように形成され、隣接する画素
電極１０９間には、黒色樹脂などからなる光吸収層１１
０が形成され、画素領域の単結晶シリコン基板１０１上
形成されたＭＯＳ型の画素スイッチトランジスタ１０２
への光の入射を完全に防止している。また、画素電極１
０９表面は、光吸収層１１０表面と同一平面をなすよう
に平坦化かつ平滑化されており光反射機能を有するよう
にしてある。
域の他の実施例を示す模式的断面図である。単結晶シリ
コン基板１０１上にＭＯＳ型の画素スイッチトランジス
タ１０２が形成されている。図示しないが画素スイッチ
トランジスタ１０２のゲート１１５およびソース１１３
に接続しているデータライン１１２はそれぞれ画素領域
周辺に形成された駆動回路に接続している。画素スイッ
チトランジスタ１０２のドレイン１１４にはアルミニウ
ムなどからなる配線１０６が接続されている。配線１０
６はポリシリコンなどからなるキャパシタ形成材料１０
５と、二酸化シリコンなどからなる中間絶縁膜１０４に
形成したコンタクトホール１１６により接続しており、
単結晶シリコン基板１０１との間にキャパシタ領域１０
３を形成している。また配線１０６上には保護膜１０７
が形成され、各画素ごとに分離されたアルミニウムやク
ロムなどの金属材料よりなる画素電極１０９が、保護膜
１０７に形成したコンタクトホール１１６により配線１
０６と接続されている。画素電極１０９は画素スイッチ
トランジスタ１０２及びキャパシタ領域１０３などを含
む画素の表面全体を覆うように形成され、隣接する画素
電極１０９間には、黒色樹脂などからなる光吸収層１１
０が形成され、画素領域の単結晶シリコン基板１０１上
形成されたＭＯＳ型の画素スイッチトランジスタ１０２
への光の入射を完全に防止している。また、画素電極１
０９表面は、光吸収層１１０表面と同一平面をなすよう
に平坦化かつ平滑化されており光反射機能を有するよう
にしてある。
【００１４】図４の実施例によれば、画素電極１０９は
画素スイッチトランジスタ１０２及びキャパシタ領域１
０３などを含む画素の表面全体を覆うように形成され、
画素領域表面は画素電極１０９および光吸収層１１０に
よって覆われているためＭＯＳ型の画素スイッチトラン
ジスタ１０２への光の入射を完全に防止できる。また、
画素電極１０９表面は、光吸収層１１０表面と同一平面
をなすように平坦化かつ平滑化され、光反射機能を有す
るようにしてあるので、本光弁用半導体装置上に液晶セ
ルを形成する際の液晶配向工程などに好都合である。
画素スイッチトランジスタ１０２及びキャパシタ領域１
０３などを含む画素の表面全体を覆うように形成され、
画素領域表面は画素電極１０９および光吸収層１１０に
よって覆われているためＭＯＳ型の画素スイッチトラン
ジスタ１０２への光の入射を完全に防止できる。また、
画素電極１０９表面は、光吸収層１１０表面と同一平面
をなすように平坦化かつ平滑化され、光反射機能を有す
るようにしてあるので、本光弁用半導体装置上に液晶セ
ルを形成する際の液晶配向工程などに好都合である。
【００１５】図５（ａ）〜（ｃ）は、図４に示した本発
明の一実施例の光弁用半導体装置の製造方法の画素領域
の工程順断面図である。図５（ａ）に示したように、通
常のＩＣプロセスを用いて単結晶シリコン基板１０１上
にソース１１３、ドレイン１１４、およびゲート１１５
を有するＭＯＳ型の画素スイッチトランジスタ１０２を
形成する。次に、画素スイッチトランジスタ１０２のド
レイン１１４にアルミニウムなどからなる配線１０６
を、またソース１１３に同じくアルミニウムなどからな
るデータライン１１２を接続する。図示しないが画素ス
イッチトランジスタ１０２のゲート１１５およびソース
１１３に接続しているデータライン１１２はそれぞれ画
素領域周辺に形成された駆動回路に接続している。配線
１０６はポリシリコンなどからなるキャパシタ形成材料
１０５と二酸化シリコンなどからなる中間絶縁膜１０４
に形成したコンタクトホール１１６により接続してお
り、単結晶シリコン基板１０１との間にキャパシタ領域
１０３を形成する。次に配線１０６上に保護膜１０７を
形成し、コンタクトホール１１６を形成した後、アルミ
ニウムやクロムなどの金属材料よりなる画素電極１０９
をスパッタリング法や蒸着法などにより形成し、画素ス
イッチトランジスタ１０２及びキャパシタ領域１０３な
どを含む画素の表面全体を覆うように所定の形状にパタ
ニングする。画素電極１０９は、二層あるいはそれ以上
の多層から形成されても良い。このとき、画素電極１０
９の表面は、あらゆる部分で保護膜１０７の表面よりも
高い位置にあることが必要である。また、図示しない
が、上述のＩＣ工程において、画素領域周辺にＣＭＯＳ
回路などからなる駆動回路部分も同時に形成される。
明の一実施例の光弁用半導体装置の製造方法の画素領域
の工程順断面図である。図５（ａ）に示したように、通
常のＩＣプロセスを用いて単結晶シリコン基板１０１上
にソース１１３、ドレイン１１４、およびゲート１１５
を有するＭＯＳ型の画素スイッチトランジスタ１０２を
形成する。次に、画素スイッチトランジスタ１０２のド
レイン１１４にアルミニウムなどからなる配線１０６
を、またソース１１３に同じくアルミニウムなどからな
るデータライン１１２を接続する。図示しないが画素ス
イッチトランジスタ１０２のゲート１１５およびソース
１１３に接続しているデータライン１１２はそれぞれ画
素領域周辺に形成された駆動回路に接続している。配線
１０６はポリシリコンなどからなるキャパシタ形成材料
１０５と二酸化シリコンなどからなる中間絶縁膜１０４
に形成したコンタクトホール１１６により接続してお
り、単結晶シリコン基板１０１との間にキャパシタ領域
１０３を形成する。次に配線１０６上に保護膜１０７を
形成し、コンタクトホール１１６を形成した後、アルミ
ニウムやクロムなどの金属材料よりなる画素電極１０９
をスパッタリング法や蒸着法などにより形成し、画素ス
イッチトランジスタ１０２及びキャパシタ領域１０３な
どを含む画素の表面全体を覆うように所定の形状にパタ
ニングする。画素電極１０９は、二層あるいはそれ以上
の多層から形成されても良い。このとき、画素電極１０
９の表面は、あらゆる部分で保護膜１０７の表面よりも
高い位置にあることが必要である。また、図示しない
が、上述のＩＣ工程において、画素領域周辺にＣＭＯＳ
回路などからなる駆動回路部分も同時に形成される。
【００１６】次に、図５（ｂ）に示したように画素電極
１０９上に黒色樹脂などからなる光吸収層１１０をスピ
ンオン法などにより形成し、加熱または紫外線照射など
の方法により硬化させる。次に、図５（ｃ）に示したよ
うに、光吸収層１１０で覆われた表面を機械的にラッピ
ングし平坦化する。光吸収層１１０に続いて露出した画
素電極１０９に対しても引き続きラッピング処理を行
い、砥粒を細かくして画素電極１０９の表面を鏡面に仕
上げ、隣接する画素電極１０９間に光吸収層１１０が埋
め込まれた形状となったところでラッピング処理を終了
する。
１０９上に黒色樹脂などからなる光吸収層１１０をスピ
ンオン法などにより形成し、加熱または紫外線照射など
の方法により硬化させる。次に、図５（ｃ）に示したよ
うに、光吸収層１１０で覆われた表面を機械的にラッピ
ングし平坦化する。光吸収層１１０に続いて露出した画
素電極１０９に対しても引き続きラッピング処理を行
い、砥粒を細かくして画素電極１０９の表面を鏡面に仕
上げ、隣接する画素電極１０９間に光吸収層１１０が埋
め込まれた形状となったところでラッピング処理を終了
する。
【００１７】以上により図４に示した実施例の光弁用半
導体装置が完成する。図５の実施例によれば、従来必要
であった光吸収あるいは遮光材料のパタニングが不要で
あり、自己整合的に隣接する画素電極１０９間に光吸収
層１１０が埋め込まれるため、開口率が大幅に向上する
とともに、製造工程が簡略化される。
導体装置が完成する。図５の実施例によれば、従来必要
であった光吸収あるいは遮光材料のパタニングが不要で
あり、自己整合的に隣接する画素電極１０９間に光吸収
層１１０が埋め込まれるため、開口率が大幅に向上する
とともに、製造工程が簡略化される。
【００１８】図６は、本発明の光弁用半導体装置の画素
領域の他の実施例を示す模式的断面図である。図４の例
と異なる点は、画素電極１０９と保護膜１０７の間に平
坦化膜１０８が存在する点である。平坦化膜１０８が存
在することによって、画素電極１０９を形成する下地の
凹凸が小さくなり、画素電極１０９を形成するときの膜
厚を減少させることができる。その他の部分について
は、同一の符号を添記することで説明に代える。
領域の他の実施例を示す模式的断面図である。図４の例
と異なる点は、画素電極１０９と保護膜１０７の間に平
坦化膜１０８が存在する点である。平坦化膜１０８が存
在することによって、画素電極１０９を形成する下地の
凹凸が小さくなり、画素電極１０９を形成するときの膜
厚を減少させることができる。その他の部分について
は、同一の符号を添記することで説明に代える。
【００１９】なお、図１〜図６に示した実施例では画素
領域の能動素子にＭＯＳ型のトランジスタを用いた場合
について示したが、ダイオードやＭＩＭ素子などを用い
ても良い。
領域の能動素子にＭＯＳ型のトランジスタを用いた場合
について示したが、ダイオードやＭＩＭ素子などを用い
ても良い。
【００２０】
【発明の効果】上述したように本発明によれば、単結晶
シリコン基板上に形成された画素領域と駆動回路を同一
チップ内に内蔵した光弁用半導体装置において、画素電
極にはコンタクトホール部分などの凸凹が形成されてお
らず表面全体を平坦かつ平滑に形成することができるた
め光反射膜として理想的な形状となり開口率を向上させ
ることができる。また、画素電極は画素スイッチトラン
ジスタなどの能動素子及びキャパシターなどを含む画素
の表面全体を覆うように形成され、隣接する画素電極間
には光吸収層が形成されている。
シリコン基板上に形成された画素領域と駆動回路を同一
チップ内に内蔵した光弁用半導体装置において、画素電
極にはコンタクトホール部分などの凸凹が形成されてお
らず表面全体を平坦かつ平滑に形成することができるた
め光反射膜として理想的な形状となり開口率を向上させ
ることができる。また、画素電極は画素スイッチトラン
ジスタなどの能動素子及びキャパシターなどを含む画素
の表面全体を覆うように形成され、隣接する画素電極間
には光吸収層が形成されている。
【００２１】画素電極表面は光吸収層表面と同一平面を
なすように平坦化かつ平滑化されており十分な光反射機
能を有し、開口率を向上させることができるため、数ミ
クロン角の微細な画素を形成することも可能である。ま
た本光弁用半導体装置の画素領域表面は画素電極および
光吸収層によって覆われているため画素スイッチトラン
ジスタなどの能動素子への光の入射を完全に防止でき、
強力な光を照射するプロジェクターなどへの応用に適し
ている。このように強い光を照射でき、開口率の高い小
型の光弁装置を形成できる光弁用半導体装置を得ること
ができる。
なすように平坦化かつ平滑化されており十分な光反射機
能を有し、開口率を向上させることができるため、数ミ
クロン角の微細な画素を形成することも可能である。ま
た本光弁用半導体装置の画素領域表面は画素電極および
光吸収層によって覆われているため画素スイッチトラン
ジスタなどの能動素子への光の入射を完全に防止でき、
強力な光を照射するプロジェクターなどへの応用に適し
ている。このように強い光を照射でき、開口率の高い小
型の光弁装置を形成できる光弁用半導体装置を得ること
ができる。
【図１】本発明の光弁用半導体装置の画素領域の一実施
例を示す模式的断面図である。
例を示す模式的断面図である。
【図２】図１に示した本発明の光弁用半導体装置の画素
領域の一実施例を示す模式的平面図である。
領域の一実施例を示す模式的平面図である。
【図３】本発明による光弁用半導体装置の画素領域の他
の実施例における模式的断面図である。
の実施例における模式的断面図である。
【図４】本発明の光弁用半導体装置の画素領域の他の実
施例を示す模式的断面図である。
施例を示す模式的断面図である。
【図５】本発明の光弁用半導体装置の製造方法の画素領
域の工程順断面図である。
域の工程順断面図である。
【図６】本発明の光弁用半導体装置の画素領域の他の実
施例における模式的断面図である。
施例における模式的断面図である。
１０１ 単結晶シリコン基板 １０２ 画素スイッチトランジスタ １０３ キャパシタ領域 １０４ 中間絶縁膜 １０５ キャパシタ形成材料 １０６ 配線 １０７ 保護膜 １０８ 平坦化層 １０９ 画素電極 １１０ 光吸収層 １１１ フィールド酸化膜 １１２ データライン １１３ ソース １１４ ドレイン １１５ ゲート １１６ コンタクトホール
Claims (7)
- 【請求項１】 単結晶シリコン基板上に形成された画素
領域と駆動回路とを同一チップ内に内蔵し、該画素領域
は画素スイッチトランジスタとキャパシタ領域とが形成
された光弁用半導体装置において、画素電極は金属から
なる光反射膜から成ることを特徴とする光弁用半導体装
置。 - 【請求項２】 該画素電極は、各画素ごとに電気的に分
離して形成された金属膜からなる光反射膜であり、該分
離された画素電極は電気的にフロート状態であることを
特徴とする請求項１記載の光弁用半導体装置。 - 【請求項３】 該画素電極は、該スイッチトランジスタ
と該キャパシタ領域とを覆って形成されていることを特
徴とする光弁用半導体装置。 - 【請求項４】 該画素電極は各画素ごとに電気的に分離
して形成され、該画素電極と隣接する画素電極との間に
は、光吸収層が形成されていることを特徴とする請求項
１乃至３記載の光弁用半導体装置。 - 【請求項５】 該光吸収層と該金属膜から成る画素電極
とにより、画素電極方向からの入射光が該画素スイッチ
トランジスタに入射しないことを特徴とする請求項３記
載の光弁用半導体装置。 - 【請求項６】 該画素電極と該スイッチトランジスタお
よび該キャパシタとの間には、絶縁層からなる平坦化層
が形成されていることを特徴とする請求項１乃至５記載
の光弁用半導体装置。 - 【請求項７】 単結晶シリコン基板に複数の画素スイッ
チトランジスタと駆動回路とを形成する工程と、該各画
素スイッチトランジスタに接近して各画素電極を形成す
る工程と、該各画素電極間に光吸収層を形成する工程
と、該画素電極と該光吸収層の表面を平坦化する工程と
を含む光弁用半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8812794A JPH07294958A (ja) | 1994-04-26 | 1994-04-26 | 光弁用半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8812794A JPH07294958A (ja) | 1994-04-26 | 1994-04-26 | 光弁用半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07294958A true JPH07294958A (ja) | 1995-11-10 |
Family
ID=13934255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8812794A Pending JPH07294958A (ja) | 1994-04-26 | 1994-04-26 | 光弁用半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07294958A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0837355A2 (en) * | 1996-10-18 | 1998-04-22 | Canon Kabushiki Kaisha | Substrate for liquid crystal display and method of manufacturing the same |
| JPH1164890A (ja) * | 1997-08-20 | 1999-03-05 | Semiconductor Energy Lab Co Ltd | 電子機器およびその作製方法 |
| US6037197A (en) * | 1997-07-14 | 2000-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Preparation method of semiconductor device |
| WO2001095619A3 (en) * | 2000-06-08 | 2002-07-18 | Digital Reflecton Inc | Active matrix silicon substrate for lcos microdisplay |
| US6617645B2 (en) | 1997-03-24 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2012042648A (ja) * | 2010-08-18 | 2012-03-01 | Dainippon Screen Mfg Co Ltd | 空間光変調器および露光装置 |
| JP2012220507A (ja) * | 2011-04-04 | 2012-11-12 | Jvc Kenwood Corp | 液晶表示装置及びその製造方法 |
-
1994
- 1994-04-26 JP JP8812794A patent/JPH07294958A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0837355A2 (en) * | 1996-10-18 | 1998-04-22 | Canon Kabushiki Kaisha | Substrate for liquid crystal display and method of manufacturing the same |
| EP0837355A3 (en) * | 1996-10-18 | 1999-02-10 | Canon Kabushiki Kaisha | Substrate for liquid crystal display and method of manufacturing the same |
| US6157429A (en) * | 1996-10-18 | 2000-12-05 | Canon Kabushiki Kaisha | Matrix substrate having continuous even surface in drive circuit or sealing region as well as display region and manufacturing method thereof |
| US6617645B2 (en) | 1997-03-24 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6812082B2 (en) | 1997-03-24 | 2004-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100505963B1 (ko) * | 1997-03-24 | 2006-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치및그의제작방법 |
| US6037197A (en) * | 1997-07-14 | 2000-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Preparation method of semiconductor device |
| US6468844B1 (en) | 1997-07-14 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Preparation method of semiconductor device |
| JPH1164890A (ja) * | 1997-08-20 | 1999-03-05 | Semiconductor Energy Lab Co Ltd | 電子機器およびその作製方法 |
| WO2001095619A3 (en) * | 2000-06-08 | 2002-07-18 | Digital Reflecton Inc | Active matrix silicon substrate for lcos microdisplay |
| JP2012042648A (ja) * | 2010-08-18 | 2012-03-01 | Dainippon Screen Mfg Co Ltd | 空間光変調器および露光装置 |
| JP2012220507A (ja) * | 2011-04-04 | 2012-11-12 | Jvc Kenwood Corp | 液晶表示装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373544B1 (en) | Electro-optical device substrate, electro-optical device, electronic device, and projection display device | |
| JP2864464B2 (ja) | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 | |
| US7659130B2 (en) | Thin film transistor array panel for display and manufacturing method thereof | |
| JP3383047B2 (ja) | アクティブマトリクス基板 | |
| US5622814A (en) | Method for fabricating active substrate | |
| US6424389B1 (en) | Fabrication method of liquid crystal display device | |
| KR0145137B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100790526B1 (ko) | 반도체장치 및 그의 제작방법 | |
| KR100449795B1 (ko) | 기판 장치의 제조 방법 | |
| US5933208A (en) | Liquid crystal display with color filter and light shielding layer forming a substantially planarized surface over the TFT | |
| KR100483817B1 (ko) | 표시장치 | |
| US20050170564A1 (en) | Thin film tansistor array panel and fabricating method thereof | |
| KR20020075286A (ko) | 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치,전자 기기 및 기판 장치의 제조 방법 | |
| JPH08304819A (ja) | 反射式空間光変調素子配列 | |
| US20060119778A1 (en) | Active matrix display device and method for manufacturing the same | |
| JP4423659B2 (ja) | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 | |
| KR19980081413A (ko) | 반사형 액정 표시 패널 및 이것을 이용한 장치 | |
| TWI578504B (zh) | 畫素結構與其製造方法 | |
| JPH10307305A (ja) | アレイ基板、液晶表示装置及びそれらの製造方法 | |
| US6757032B1 (en) | Electronic device and method for fabricating the same | |
| KR20000071625A (ko) | 액정디스플레이 | |
| US6894754B2 (en) | Substrate with a flattening film, display substrate, and method of manufacturing the substrates | |
| JPH07294958A (ja) | 光弁用半導体装置およびその製造方法 | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| KR100493976B1 (ko) | 반도체장치,액티브매트릭스장치,및액티브매트릭스장치를구비한프로젝터 |