KR100483817B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR100483817B1
KR100483817B1 KR10-1998-0010438A KR19980010438A KR100483817B1 KR 100483817 B1 KR100483817 B1 KR 100483817B1 KR 19980010438 A KR19980010438 A KR 19980010438A KR 100483817 B1 KR100483817 B1 KR 100483817B1
Authority
KR
South Korea
Prior art keywords
electrode
drain electrode
display device
storage capacitor
gate
Prior art date
Application number
KR10-1998-0010438A
Other languages
English (en)
Other versions
KR19980080689A (ko
Inventor
히사시 오타니
아수시 오가타
타케시 니시
우타카 시오노이리
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR19980080689A publication Critical patent/KR19980080689A/ko
Application granted granted Critical
Publication of KR100483817B1 publication Critical patent/KR100483817B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

반사형 액정 패널에 있어서, 화소 전극의 표면의 평탄성을 확보하는 것에 관한 것이다. 반사 화소 전극의 하부에 드레인 전극이 연장되어 있다. 이 드레인 전극이 보조 용량용 전극과의 사이에 보조 용량을 형성한다. 또한, 드레인 전극, 게이트 전극 및 소스 배선이 존재하여, 수지 층이 형성되는 면의 요철이 완화되고, 수지 층에 의한 평탄성의 확보가 용이하게 된다. 그리하여, 반사 화소 전극이 평탄한 표면에 형성될 수 있다.

Description

표시장치{Display device}
본 발명은 액티브 매트릭스형 반사형 액정 패널의 구조에 관한 것이다.
도 8은 종래의 액티브 매트릭스형 반사형 액정 패널의 단면을 개략적으로 나타낸다. 도 8에 나타낸 구조에서는, 소스 영역(708), 게이트 전극부(709) 및 드레인 영역(710)으로 구성된 TFT(박막트랜지스터)가 배치되고, 또한 TFT의 드레인 영역(710)에 반사 화소 전극(706)이 접속되어 있다.
일반적으로, 그러한 구조에서는, 소스 전극부(708), 게이트 전극부(709) 및 드레인 전극부(710)의 상부 표면의 평탄성 뿐만 아니라, 화소 영역(711)과 다른 영역 사이의 평탄성은 도면에 나타낸 것처럼 고려되지 않는다.
이 평탄성의 흐트러짐(즉, 요철)은 300 nm∼700 nm 정도가 되는 것이 보통이다. 그러한 요철의 존재는 액정 분자의 흐트러짐(707)의 원인이 된다. 그러나, 액정 층의 두께가 7 ㎛ 또는 8 ㎛ 이상으로 두꺼운 경우, 그 요철은 표시장치에 크게 영향을 미치지 않는다. 즉, 액정 분자의 흐트러짐의 영향은 액정 층의 두께 방향 전체에 미치지 않고, 그 흐트러짐이 표시에 끼치는 영향도 적다.
그러나, 최근, 고화질의 추구와 그에 수반되는 액정 재료의 진보에 따라, 액정 층의 두께를 더욱 좁게 하는 것이 요구되고 있다. 특히, 반사형 액정 패널에서는, 광이 액정 층을 2회 통과하기 때문에, 그 두께를 투과형 액정 패널의 것의 1/2로 하는 것이 요구된다(실제로는 그렇게 간단하지 않지만, 그 개략은 사실이다).
지금까지, 반사형 액정 패널은 미세한 표시 특성 및 고속 동화상 표시가 요구되지 않았다. 따라서, 표시 특성을 향상시키기 위해 액정 층의 두께를 무리하게 얇게 할 필요는 없었다.
본 발명자들의 지견(知見)에 따르면, 반사형 액정 패널은 투영형 프로젝터에 사용하는데 적합한 것으로 판명되었다. 이것은, 프로젝터에는 화면 크기가 소형인 것이 요구되고(화면 크기가 크면, 광학계가 고가(高價)로 된다), 반사형 액정 패널은, 화면 크기가 대각선으로 2.5인치 이하의 소형인 것에 대해서는, 화소의 개구율을 투과형의 것보다 높게 할 수 있기 때문이다.
일반적으로, 화면 크기가 작게 되면, 투과형에서는, TFT, 배선 및 용량 전극과 같은, 광이 투과하지 않는 영역의 비율이 크게 되고, 투과 부분에서의 투과 손실도 현저하게 된다(본 발명자들의 계산에 의하면, 화면 크기가 2.5인치 이하로 되면, 이 경향이 현저하게 된다).
반면에, 반사형에서는, TFT, 배선 및 용량 전극을 반사 전극의 하부에 배치하는 것이 가능하고, 반사 전극의 반사 손실도 투과형의 투과 손실에 비해 훨씬 작게 될 수 있다.
프로젝터에는, 고도로 미세한 표시를 행하는 성능이 요구된다. 따라서, 프로젝터에 사용되는 반사형 액정 패널에는 높은 표시 특성이 요구된다. 특히, 프로젝터의 경우, 화상이 수 십 내지 100배 이상 확대되기 때문에, 이 요구는 중요시된다. 이러한 이유로, 반사형 액정 패널에도 높은 표시 특성이 요구되고, 이 요구를 실현하기 위해 액정 층의 두께를 얇게 하는 것이 요구된다.
본 발명자들의 지견에 따르면, 요구되는 표시 특성을 얻기 위해, 반사형 액정 패널의 경우, 액정 층의 두께를 약 2∼4 ㎛로 하는 것이 요구된다. 이것은 콘트라스트(contrast)를 최대로 하는 조건으로부터 요구되는 것이다.
이 경우, 액정 층에 접하는 면에서의 요철의 단차(段差)가 액정 층의 10% 이상이면, 액정 배향의 흐트러짐이 현저하게 되고, 화질 저하(특히 콘트라스트의 저하)가 현저하게 된다.
액정 층의 두께 "d"는 콘트라스트를 최대로 하는 조건에 의해 정해진다. 콘트라스트를 최대로 하는 조건은 액정 재료에 의해 결정되는 Δn(지연(retardation))과 액정 층의 두께 "d"와의 적(積)(Δnd)에 의해 결정된다. 그러나, 이 값은 파장 의존성을 가지며, 그 의존성이 액정 재료에 따라 상이한 성가신 성질을 가져, 최적화하는 것이 간단하지 않다.
도 7은 반사형 액정 패널을 상정(想定)한 시뮬레이션의 결과를 나타낸다. 여기서, 횡축은 입사광의 파장을 나타내고, 종축은 입사광과 출력광의 비(이 비는 투과율로 정의된다)를 나타낸다. 도 7의 점들은 액정 층의 두께를 변화시킨 여러 경우를 나타낸다.
사람 눈의 파장 감도는 약 450∼680 nm의 범위 내에 있고, 550 nm 부근에서 최대 값을 갖는다. 따라서, 컬러 표시를 행하는 경우, 450∼680 nm 범위의 투과율이 도 7에 나타낸 곡선들에서 가능한 한 평탄한 것이 중요하다. 특히, 파장 감도가 높은 500∼600 nm의 범위에서의 평탄성이 중요하다. 물론, 투과율이 가능한 한 높은 것(즉, 투과 손실이 가능한 한 낮은 것)이 중요하다.
이점을 고려할 때, 도 7에 나타낸 시뮬레이션의 결과에서는, 액정 층의 두께가 2.86 ㎛ 및 3 ㎛인 경우가 바람직하게 된다. 그 외에도, 액정 층의 두께가 2.5 ㎛ 및 3.5 ㎛인 경우도 아주 만족스러운 것은 아니지만 사용될 수 있다. 예를 들어, 액정 층의 두께를 3 ㎛로 한 경우, 액정 층에 접하는 면의 요철은 적어도 0.3 ㎛(300 nm) 이하로 하는 것이 요구된다. 이 요구가 만족되지 않으면, 도 8에 나타낸 바와 같은 액정 층에 접하는 면의 요철이 표시에 악영향을 미친다.
이 문제를 해결하는 방법들 중 하나로서, 성막(成膜) 시에 유동성을 갖는 수지와 같은 재료를 층간절연막(712)으로 사용하여 단차를 흡수하도록 하는 것을 생각할 수 있다. 그러나, 그를 위해서는, 층간절연막이 상당히 두껍게 형성되어야 한다. 층간절연막을 두껍게 하면, 최종적으로 화소 전극(706)이 드레인 전극과 접촉하게 하는 개방 홈이 깊게 된다. 이것은 콘택트 불량의 원인이 되므로 바람직하지 않다.
특히, 프로젝터용 액정 패널과 같은, 대각선 치수가 2.5인치 이하인 소형이고 미세한 구조의 경우, 콘택트의 문제가 두드러진다.
상기한 바와 같이, 액정에 접하는 면을 평탄화하는 것은 다른 요구사항과의 관련 때문에 용이하지 않다.
본 발명의 목적은, 상기한 문제가 해결될 수 있고, 액정에 접하는 면이 다른 요구사항들을 만족시키면서 평탄화될 수 있는 표시장치의 구조를 제공하는데 있다.
본 발명의 제1 양태에 따른 표시장치는, 도 1∼도 6에 제작공정이 예시된 구성과 같이, 격자형으로 배치된 소스 배선(305) 및 게이트 배선(204)(도 3 참조); 상기 소스 배선(305)에 접속된 소스 영역(207)과, 상기 게이트 배선(204)에 접속된 게이트 전극(202)을 포함하는 박막트랜지스터; 상기 소스 배선(305)과 동시에 형성된 드레인 전극(303)(도 6 참조); 그 드레인 전극(303) 위에 형성된 보조 용량용 전극(401)(도 6 참조); 그 보조 용량용 전극(401) 위에 형성된 반사 화소 전극(602)(도 6 참조)을 포함하고; 여기서, 상기 드레인 전극(303)과 상기 보조 용량용 전극(401) 사이에 보조 용량이 형성되고(도 6 참조), 상기 드레인 전극(303)이 화소 영역의 대부분을 차지한다(도 3 참조).
상기 구성에서, 소스 배선(305)과 게이트 배선(204)은 직선의 형상이 서로 교차하는 격자 형상을 갖는다. 그러나, 격자형 배치가 이 구조에만 한정되는 것은 아니다. 예를 들어, 적어도 하나가 굴곡된 패턴을 가지는 배치가 채택될 수도 있다.
배선의 구조로서는, 단층 구조와 다층 구조 모두가 가능하다. 도 3에 나타낸 구조에서는, 게이트 배선이 단층의 알루미늄 막으로 형성되어 있다. 게이트 전극(202)은 게이트 배선(204)으로부터 연장하는 패턴으로 형성되어 있다.
도 3에 나타낸 구조에서는, 소스 배선(305)은 티탄 막(302), 알루미늄 막(303) 및 티탄 막(304)의 적층 막으로 형성되어 있다. 도 3에서는, 소스 배선의 주요 부분을 구성하는 알루미늄 재료로 된 부분(305)이 소스 배선으로서 도시되어 있다(상하의 티탄 막은 생략되었다).
박막트랜지스터(TFT로 칭함)의 구조로서는, 도 2에 기본 구조를 나타낸 바와 같이 소스 영역(207)과 드레인 영역(205)(콘택트(308)의 하부에 존재하는) 사이에 채널 영역(게이트 전극(202)의 하부에 존재하는)을 배치한 기본적인 구조 외에, 도 10에 나타낸 바와 같이, 활성층(11)이 굴곡된 구조를 들 수 있다.
또는, 도 10에 나타낸 것과 동일한 활성층(11)의 다수의 부분에 게이트 전극이 설치되어, 다수의 TFT가 실질적으로 직렬로 접속된 구조를 이용하는 것도 가능하다. TFT의 구조로서는, 역스태거형이 이용될 수도 있다.
또한, 상기 제1 양태의 구성에서, "소스 배선(305)과 동시에 형성된 드레인 전극(303)(도 6 참조)"은, 도 3에 대표적으로 나타낸 바와 같이, 동일 표면(이 경우는, 층간절연막(301))상에 형성된 막을 패터닝하여 부호 303 및 305로 나타낸 패턴을 형성함으로써 얻어진다. 동시에 형성되었는지 여부를 확인하는데는 전자 현미경을 이용하여 확대 단면 사진을 촬영하면 확인할 수 있다.
드레인 전극(303)이 화소 영역의 대부분을 차지한다(도 3 참조)는 것은, 도 3에 예시된 바와 같이, 소스 배선과 게이트 배선으로 둘러싸인 영역을 화소 영역으로 정의한 때, 드레인 전극이 화소 영역의 적어도 50% 이상, 바람직하게는, 적어도 70% 이상을 차지하는 구조를 의미한다.
반사 화소 전극은 소스 배선 및 게이트 배선과 일부가 겹쳐 있기 때문에, 화소 영역의 주변(가장자리 부분)이 소스 배선 및 게이트 배선과 부분적으로 겹쳐 있다.
상기 제1 양태의 구성에서, 도 6의 하단에 나타낸 바와 같이, 보조 용량은, 드레인 전극(303)과 보조 용량용 전극(401) 사이에 유전체 막으로서 질화규소막(400)이 배치되는 구조로서 형성되어 있다.
또한, 도 6에 나타낸 구조에서는, 보조 용량의 상부는 폴리이미드 수지막(501)에 의해 평탄화되어 있다.
본 발명의 제2 양태에 따른 표시장치는, 격자형으로 배치된 소스 배선 및 게이트 배선; 상기 소스 배선에 접속된 소스 영역과, 상기 게이트 배선에 접속된 게이트 전극을 포함하는 박막트랜지스터; 상기 소스 배선과 동시에 형성된 드레인 전극; 그 드레인 전극 위에 형성된 보조 용량용 전극; 그 보조 용량용 전극 위에 형성된 전자기(電磁氣) 차폐용 도전(導電) 막; 및 그 도전 막 위에 형성된 반사 화소 전극을 포함하고; 여기서, 상기 드레인 전극과 상기 보조 용량용 전극 사이에 보조 용량이 형성되고, 상기 드레인 전극은 화소 영역의 대부분을 차지한다.
전자기 차폐용 도전 막은 도 6에서 부호 502로 나타낸 막이다. 이 도전 막(502)은 화소 전극(602)과 드레인 전극(303) 사이의 콘택트부(603)를 제외한 모든 영역을 덮는 구조로 되어 있다.
이렇게 함으로써, 화소 전극과 소스 배선 사이, 더욱이는 화소 전극과 TFT 사이의 전기적 간섭을 억제할 수 있다.
본 발명의 제3 양태에 따른 표시장치는, 격자형으로 배치된 소스 배선 및 게이트 배선; 상기 소스 배선에 접속된 소스 영역과, 상기 게이트 배선에 접속된 게이트 영역을 포함하는 박막트랜지스터; 상기 소스 배선과 동시에 형성된 드레인 전극; 유전체 막을 사이에 두고 상기 드레인 전극 위에 형성된 보조 용량용 전극; 그 보조 용량용 전극 위에 형성된 전자기 차폐용 도전 막; 및 그 도전 막 위에 형성된 반사 화소 전극을 포함하고; 여기서, 상기 드레인 전극과 상기 보조 용량용 전극 사이에 보조 용량이 형성되고, 상기 드레인 전극이 화소 영역의 대부분을 차지하며, 상기 유전체 막이 형성되는 면의 평탄성이 상기 게이트 전극, 상기 소스 배선 및 상기 드레인 전극에 의해 확보된다.
이 구성은, 도 6에 예시된 구조에서, 게이트 전극(202)의 존재에 의해 기인하는 층간절연막(301)의 상승부와 상부 표면이 일치하도록 드레인 전극(303) 및 소스 배선(305)을 형성함으로써, 질화규소막(400)이 형성되는 면의 요철을 시정하고, 따라서, 수지막(501)에 의해 잔존하는 요철을 만족스럽게 흡수할 수 있도록 한 것을 특징으로 한다.
이 경우, 게이트 전극(202)의 두께를, 알루미늄 막과 그 알루미늄 막의 상하에 형성된 티탄 막의 전체 두께와 어느 정도 일치시키는 것이 필요하다.
본 발명의 제4 양태에 따른 표시장치는, 격자형으로 배치된 소스 배선 및 게이트 배선; 상기 소스 배선에 접속된 소스 영역과, 상기 게이트 배선에 접속된 게이트 영역을 포함하는 박막트랜지스터; 상기 소스 배선과 동시에 형성된 드레인 전극; 유전체 막을 사이에 두고 상기 드레인 전극 위에 형성된 보조 용량용 전극; 그 보조 용량용 전극 위에 형성된 전자기 차폐용 도전 막; 및 그 도전 막 위에 형성된 반사 화소 전극을 포함하고; 여기서, 상기 드레인 전극과 상기 보조 용량용 전극 사이에 보조 용량이 형성되고, 상기 드레인 전극이 화소 영역의 대부분을 차지하며, 상기 게이트 전극과 상기 소스 배선 및 상기 드레인 전극 사이의 두께 차이가 액정 층 두께의 20% 이하이다.
이 구성은, 게이트 전극(202)의 두께(도 6에 예시된 경우는, 양극산화막의 두께를 포함한다)가 드레인 전극(303)의 두께(도 6에 예시된 경우는, 상부 및 하부 티탄 막을 포함한다)와 같고, 그들 사이의 차이가 액정 층의 두께의 20% 이하인 것을 특징으로 한다.
이 구성은, 도 6의 하단에 예시된 것과 같은 구조에서는, 게이트 전극(202)과 드레인 전극(303) 사이의 두께 차가 상부 수지막에 의해 흡수될 수 없는 경우, 이로 인해 생기는 단차가 화소 전극 표면의 단차로 되고, 그것이 액정 층의 배향 불량의 요인이 되는 것을 억제하기 위한 구성이다.
20% 이하의 값은, 최종적으로 잔존하는 요철의 단차를 10% 이하로 할 때 수지층에 의한 요철의 흡수를 고려한 값이다. 물론, 게이트 전극과 드레인 전극 사이의 막 두께의 차가 작을수록 바람직하다.
또한, 도 6(또는 도 5)에 나타낸 구조에서는, 소스 배선과 게이트 배선 전체가 전자기 차폐용 도전 막(502)으로 완전히 덮여 있다. TFT의 드레인 콘택트부를 제외한 다른 부분들도 전자기 차폐용 도전 막(502)으로 완전히 덮여 있다.
그러한 구성으로 함으로써, 화소 전극과 소스 및 드레인 전극 사이의 전기적 간섭을 제거하는 것이 가능하다. 그 외에도, 화소 전극과 TFT 사이의 전기적 간섭을 제거하는 것이 가능하다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
[실시예 1]
도 6의 상단은 상면에서 본 개요를 나타내고, 도 6의 하단은 F-F`선에 따른 단면을 나타낸다. 이 도면에 나타낸 바와 같이, 본 실시예는 TFT의 드레인 전극을 화소 영역 아래로 연장시키고, 이 패턴을 이용하여 보조 용량을 형성하고, 그 패턴의 존재에 의해 화소 전극 표면의 요철을 억제한 구조를 갖는다.
이하, 제작공정의 개요를 도 1∼도 6을 참조로 설명한다. 먼저, 도 1에 나타낸 바와 같이, TFT의 활성층이 되는 영역을 형성한다. 여기서는, TFT의 활성층을 비정질 규소막을 결정화하여 얻어진 결정성 규소막(두께 50 nm)을 사용하여 형성한다. 부호 101 및 102는 TFT의 활성층 패턴을 나타낸다. 본 실시예에서는, 그 TFT로서 N채널형 TFT를 제작하는 예를 설명한다.
도 1의 상단은 상면에서 본 상태를 나타내고, 도 1의 하단은 상단의 A-A`선에 따른 단면을 나타낸다. 도 1의 하단에서, 부호 100은 유리 기판(또는 석영 기판)을 나타낸다.
도 1에 나타낸 상태가 얻어진 후, 도 2의 하단에 나타낸 바와 같이, 게이트 절연막으로 기능하는 산화규소막(201)을 형성한다. 여기서는, 산화규소막(201)의 막 두께는 100 nm로 한다.
도 2에서, 상단의 B-B`선에 따른 단면이 하단에 나타낸 단면 상태도이다.
산화규소막(201)이 형성된 후, 알루미늄으로 게이트 전극(202)을 형성한다. 알루미늄 전극을 형성하는 알루미늄 막의 두께는 500 nm로 한다.
그 다음, 이 게이트 전극의 주변 표면에 양극산화 기술을 이용하여 두께 50 nm의 양극산화막(203)을 형성한다. 이 양극산화막(203)은 게이트 전극(202)을 전기적 및 물리적으로 보호하는 기능을 한다. 게이트 전극(202)은 도 2의 상단에 나타낸 바와 같이 게이트 배선(204)으로부터 연장한 것으로서 형성된다.
도 2의 하단에 나타낸 상태가 얻어진 후, 플라즈마 도핑법에 의해 인(P) 도핑을 행하여, 소스 영역(207), 채널 영역(206) 및 드레인 영역(205)을 자기정합적으로 형성한다.
도핑이 끝난 후에, 레이저광 조사를 행하여, 도핑된 인을 활성화하고 도핑 시의 손상을 어닐한다.
이렇게 하여, 도 2에 나타낸 상태가 얻어진다. 그 다음, 도 3에 나타낸 바와 같이, 플라즈마 CVD법에 의해 층간절연막으로서 두께 700 nm의 산화규소막(301)을 형성한다.
산화규소막(301)이 형성된 상태에서는, 게이트 전극(202)의 상부는 상승하여 돌출되어 있다. 이 상승된 부분의 높이는 게이트 전극의 높이(500 nm)와 거의 동일하게 된다.
그 다음, 두께 50 nm의 티탄 막과 두께 400 nm의 알루미늄 막과 두께 50 nm의 티탄 막을 스퍼터링법에 의해 적층 성막한다. 그 다음, 이것을 패터닝하여 패턴(306, 303, 305)을 형성한다(여기서는, 알루미늄 막만의 패턴이 나타내어져 있고, 상하부의 티탄 막은 생략되었다).
도 3에서, 부호 306, 303, 305는 패터닝된 알루미늄 막을 나타낸다. 알루미늄 막의 상하부 표면과 접하는 막들이 티탄 막이다. 예를 들어, 티탄 막의 패턴(302)이 부호 303으로 나타낸 알루미늄 패턴의 하면에 형성되고, 티탄 막의 패턴(304)이 그 알루미늄 패턴의 상면에 형성되어 있다. 티탄 막은 우수한 콘택트를 만들기 위해 사용된다. 알루미늄 막으로 된 패턴이 도 3의 상단에 나타내어져 있다(티탄 막은 도시되지 않음).
도 3에서, 부호 305 및 306은 소스 배선을 나타낸다. 소스 배선(305)은 콘택트부(307)를 통해 TFT의 소스 영역에 접속된다.
부호 302, 303, 304의 적층체 패턴(드레인 전극)이 콘택트 홀(308)을 통해 TFT의 드레인 영역에 접속되어 있다. 도 3의 상단에 나타낸 바와 같이, 이 적층체 패턴은 화소 영역의 대부분을 차지하는 형상을 가진다.
여기서, 게이트 전극(202)의 두께는 약 500 nm이다(이 두께는 양극산화막의 성장 상태에 따라 다소 변화한다). 알루미늄 패턴(306, 303, 또는 305)과 그 상하의 티탄 막의 전체 막 두께도 500 nm이다. 따라서, 다소의 요철이 형성되더라도, 도 3의 하단에 나타낸 상태에서, 맨 위 표면에는 큰 요철(100 nm 이상에 이르는 단차를 가지는 요철)이 형성되지 않는다.
따라서, 액정 층이 대략 3 ㎛이더라도, 액정 분자의 흐트러짐의 영향이 현저하지 않게 되는 구조로 하는 것이 가능하다. 도 3의 상단의 C-C`선에 따른 단면이 도 3의 하단에 대응한다.
도 3에 나타낸 상태가 얻어진 후, 두께 50 nm의 질화규소막(400)을 플라즈마 CVD법에 의해 형성한다(도 4의 하단 참조). 이 질화규소막(400)은 보조 용량의 유전체로서 기능한다. 이 질화규소막의 두께는 용량(커패시턴스)을 가능한 한 많이 증가시키도록 50 nm로 얇게 한다.
그 다음, 두께 100 nm의 티탄 막을 스퍼터링법에 의해 형성하고, 이 막을 패터닝하여, 보조 용량 형성용 전극(401)을 형성한다. 이 전극(401)은 도 4의 상단에 나타낸 바와 같이 소스 배선(305, 306)에 평행하게 연장한다.
도 4의 상단의 D-D`선에 따른 단면이 도 4의 하단에 대응한다.
TFT의 드레인 영역에 접속된 드레인 전극(303)과 전극(401)은 그들 사이에 두께 50 nm의 질화규소막이 배치되어 보조 용량을 형성한다. 이 보조 용량은 도 3의 상단에서 부호 303으로 나타낸 대면적(콘택트(308)의 영역을 제외하고)으로 형성되고, 질화규소막(400)의 두께를 얇게 할 수 있어, 필요로 하는 용량을 용이하게 확보할 수 있다. 이것은, 액정 패널이 소형화되고 각 화소의 면적이 작게 되는 경우에 특히 효과적이다.
그 다음, 도 5의 하단에 나타낸 바와 같이, 폴리이미드 수지로 된 막(501)을 형성한다. 평균 막 두께는 1 ㎛이다. 폴리이미드 외에, 폴리아미드, 폴리이미드 아미드, 아크릴, 에폭시와 같은 다른 재료가 사용될 수도 있다.
폴리이미드 막에 의해, 질화규소막(400) 표면의 요철과 티탄막(401)의 존재에 기인한 요철이 흡수된다. 즉, 거의 평탄한 표면을 갖는 폴리이미드 막(501)이 형성된다.
그 다음, 티탄 막을 형성하고, 이것을 패터닝하여 티탄 막의 패턴(502)을 얻는다.
도 5의 상단의 E-E`선에 따른 단면을 도 5의 하단에 나타낸다. 이 상태에서는, TFT의 드레인 영역의 콘택트를 위한 개방부가 형성되어 있다.
티탄 막(502)은 그 티탄 막 상에 형성된 화소 전극이 소스 배선 및 TFT에 전기적 간섭을 일으키는 것을 방지하기 위한 전자기(電磁氣) 차폐물(shield)로서 설치된다.
도 5에 나타낸 상태가 얻어진 후, 도 6의 하단에 나타낸 바와 같이, 1.5 ㎛의 평균 두께를 갖는 폴리이미드 수지막(601)을 형성하고, 또한 콘택트 홀을 형성한다. 그 다음, 반사 화소 전극(602)을 알루미늄으로 형성한다.
스퍼터링법에 의해 형성된 두께 2,000 Å의 알루미늄 막이 화소 전극(602)을 구성하기 위해 사용된다.
도 6의 상단의 F-F`선에 따른 단면을 도 6의 하단에 나타낸다.
이 구조에서는, 드레인 전극(303)이 존재하기 때문에, 부분(603)에 콘택트를 비교적 쉽게 형성할 수 있다. 즉, 반사 화소 전극(602)의 콘택트(603)의 개방부를 매우 깊게 형성할 필요가 없어, 콘택트를 용이하게 형성하는 것이 가능하다(좁고 깊은 개방부는 콘택트 불량의 요인이 된다).
화소 전극은 그의 일부가 소스 배선 및 드레인 배선의 가장자리에 겹치도록 배치된다. 그렇게 함으로써, 개구율을 최대로 증가시키는 것이 가능하다.
도 6에 나타낸 상태가 얻어진 후, 배향막으로서 두께 120 nm의 폴리이미드 막(도시되지 않음)을 형성하고, 러빙(rubbing) 처리(배향 처리)를 행한다. 이 때, 화소 전극 표면의 평탄성이 유지되기 때문에, 부분적인 배향 불량을 억제하는 것이 가능하다.
이어서, 대향 기판을 준비하고, 도 6에 나타낸 구조와 대향 기판 사이의 공간에 액정을 주입하여 액정 셀을 형성한다. 이렇게 하여, 반사형 액정 패널이 완성된다.
여기에서는, 액티브 매트릭스 회로를 구동하는 주변 회로에 관해서는 기재하지 않았지만, 동일 기판 상에 TFT에 의해 주변 구동회로도 제작하는 구조로 하는 것이 바람직하다. 주변 구동회로는 IC 칩의 외부 회로에 의해 구성될 수도 있다.
[실시예 2]
본 실시예에서는, 실시예 1과 다른 구조를 가지는 TFT의 예를 설명한다. 본 실시예에 나타내는 TFT는, 상면에서 본 개요를 나타내는 도 10에 나타낸 바와 같이, 활성층(11)이 3개 부분에서 게이트 배선(12)과 교차하고, 그 부분들에 게이트 전극이 배치되어 있다.
이 구조는 직렬로 접속된 3개의 TFT와 등가적으로 간주될 수 있다. 이 구조에서는, 활성층 내의 영역(15)이 소스 영역으로 정의되고, 영역(16)이 드레인 영역으로 정의된다.
도 10은 소스 배선(13)과, 그 소스 배선과 동시에 형성되는 드레인 전극(14)을 나타낸다. 이 드레인 전극(14)은 그의 패턴이 화소 전극의 대부분을 차지하도록 형성되어 있다. 드레인 전극은 도 3의 패턴(303)에 대응한다.
드레인 전극(14)은 이하의 기능을 갖는다.
(1) 보조 용량 형성,
(2) 화소 전극 평탄화,
(3) 화소 전극의 콘택트 형성을 용이하게 함.
도 10에 나타낸 구조에서는, 3개의 채널이 활성층(11)에 형성되고, 소스 배선과 화소 전극 사이에 인가되는 전압의 1/3이 각각의 채널에 인가된다. 이것에 의해, TFT의 내압(耐壓)을 높일 수 있다.
[실시예 3]
본 실시예에서는, 본 발명을 이용하여 얻어진 반사형 액정 패널을 사용한 표시장치의 예를 설명한다.
도 9(A)는 전화 회선을 이용한 통신 기능을 갖는 휴대형 정보 처리 단말기를 나타낸다. 이 전자장치는 본체(2001) 내부에 집적화 회로(2006)를 포함한다. 또한, 이 장치는 스위칭 소자로서 TFT가 배치된 반사형 액티브 매트릭스 액정 패널(2005), 화상을 촬영하기 위한 카메라부(2002), 수상부(2003), 및 조작 스위치(2004)를 포함한다.
도 9(B)는 헤드 장착형 표시장치라 불리는 전자장치를 나타낸다. 이 장치는 밴드(2103)에 의해 머리에 본체(2101)를 장착한 때 눈앞에 화상을 의사적(疑似的)으로 표시하는 기능을 갖는다. 그 화상은 좌우 눈에 대응하는 액티브 매트릭스형 액정 패널(2102)에 의해 형성된다.
도 9(C)는 인공위성으로부터의 신호에 의거하여 지도 정보 및 각종 정보를 표시하는 기능을 갖는 자동차 내비게이션 시스템인 전자장치를 나타낸다. 인공위성으로부터의 정보는 안테나(2204)에 의해 수신되고, 본체(2201) 내부에 포함된 전자회로에 의해 처리되며, 필요한 정보가 액티브 매트릭스형의 반사형 액정 패널(2202)에 표시된다. 이 장치는 조작 스위치(2203)에 의해 조작된다. 이러한 장치에서도, TFT를 이용한 회로가 이용된다.
도 9(D)는 휴대 전화기를 나타낸다. 이 전자장치는 본체(2301), 안테나(2306), 음성 출력부(2302), 액정 패널(2304), 조작 스위치(2305), 및 음성 입력부(2303)를 포함한다.
도 9(E)는 비디오 카메라라 불리는 휴대형 촬영 장치인 전자장치를 나타낸다. 이 전자장치는 본체(2401)의 개폐 부재에 부착된 반사형 액정 패널(2402)과, 그 개폐 부재에 부착된 조작 스위치(2404)를 포함한다. 또한, 본체(2401)에는 수상부(2406), 집적화 회로(2407), 음성 입력부(2403), 조작 스위치(2404), 및 배터리(2405)가 구비되어 있다.
도 9(F)는 투영형 액정 표시장치인 전자장치(프로젝터)를 나타낸다. 이 장치는 광원(2502), 반사형 액정 패널(2503), 및 광학계(2504)를 구비한 본체(2501)를 포함하고, 스크린(2505) 상에 화상을 투영하는 기능을 갖는다.
본 발명은 또한, 액정을 이용하는 경우 이외에 플랫 패널형 표시장치에도 이용될 수 있다. 예를 들어, EL(전기장 발광) 표시장치에서는, 본 발명이 발광층의 하층을 평탄화하는 경우에 이용될 수 있다. 본 발명은 또한, EC 표시장치 등에도 이용될 수 있다.
즉, 본 발명은 화소 영역 위의 표면을 평탄화하는 것이 요구되는 구조를 실현하는데 이용될 수 있다.
상기한 바와 같이, 본 발명을 이용함으로써, 콘택트를 용이하게 형성할 수 있고, 액정과 접하는 면을 평탄화할 수 있는 구조를 가지는 반사형 액정 패널을 제공하는 것이 가능하다.
도 1은 액정 패널의 제작공정을 나타내는 도면.
도 2는 액정 패널의 제작공정을 나타내는 도면.
도 3은 액정 패널의 제작공정을 나타내는 도면.
도 4는 액정 패널의 제작공정을 나타내는 도면.
도 5는 액정 패널의 제작공정을 나타내는 도면.
도 6은 액정 패널의 제작공정을 나타내는 도면.
도 7은 반사형 액정 패널을 투과하는 광의 파장과 투과율 사이의 관계를 액정 층의 두께를 변화시켜 시뮬레이션한 결과를 나타내는 도면.
도 8은 종래의 반사형 액정 패널의 단면 구조를 나타내는 도면.
도 9(A)∼도 9(F)는 본 발명을 이용한 액정 패널을 구비한 장치의 예를 나타내는 도면.
도 10은 TFT 구조의 변형례를 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명
100: 유리 기판(또는 석영 기판) 101, 102: 활성층
201: 산화규소막 202: 게이트 전극
203: 양극산화막 204: 게이트 배선
301: 산화규소막 302: 티탄막 패턴
305, 306: 소스 배선 307: 콘택트부
308: 콘택트 홀 400: 질화규소막
401: 용량 형성용 전극 501: 폴리이미드 수지막
502: 티탄막

Claims (29)

  1. 격자형으로 배치된 소스 배선 및 게이트 배선;
    상기 소스 배선에 접속된 소스 영역과, 상기 게이트 배선에 접속된 게이트 영역을 포함하는 박막트랜지스터;
    상기 소스 배선과 동시에 형성된 드레인 전극;
    상기 드레인 전극 위에 배치된 보조 용량용 전극; 및
    상기 보조 용량용 전극 위에 배치되고, 또한 층간절연막을 사이에 두고 상기 드레인 전극 위에 배치된 반사 화소 전극을 포함하고;
    상기 드레인 전극과 상기 보조 용량용 전극 사이에서 보조 용량이 형성되고, 상기 드레인 전극이 화소 영역의 대부분을 차지하고 있는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서, 상기 보조 용량의 상부가 수지 재료로 된 층간절연막에 의해 평탄화되어 있는 것을 특징으로 하는 표시장치.
  3. 격자형으로 배치된 소스 배선 및 게이트 배선;
    상기 소스 배선에 접속된 소스 영역과, 상기 게이트 배선에 접속된 게이트 영역을 포함하는 박막트랜지스터;
    상기 소스 배선과 동시에 형성된 드레인 전극;
    상기 드레인 전극 위에 배치된 보조 용량용 전극;
    상기 보조 용량용 전극 위에 배치된 전자기(電磁氣) 차폐용 도전 막; 및
    상기 도전 막 위에 배치되고, 또한 층간절연막을 사이에 두고 상기 드레인 전극 위에 배치된 반사 화소 전극을 포함하고;
    상기 드레인 전극과 상기 보조 용량용 전극 사이에 보조 용량이 형성되고, 상기 드레인 전극이 화소 영역의 대부분을 차지하고 있는 것을 특징으로 하는 표시장치.
  4. 제 3 항에 있어서, 상기 전자기 차폐용 도전 막이 상기 소스 배선과 상기 게이트 배선을 덮도록 배치되어 있는 것을 특징으로 하는 표시장치.
  5. 제 3 항에 있어서, 상기 전자기 차폐용 도전 막이 상기 소스 배선과 상기 게이트 배선을 덮고, 또한 콘택트부를 제외한 박막트랜지스터를 덮도록 배치되어 있는 것을 특징으로 하는 표시장치.
  6. 제 3 항에 있어서, 상기 보조 용량의 상부가 수지 재료로 된 층간절연막에 의해 평탄화되어 있는 것을 특징으로 하는 표시장치.
  7. 격자형으로 배치된 소스 배선 및 게이트 배선;
    상기 소스 배선에 접속된 소스 영역과, 상기 게이트 배선에 접속된 게이트 영역을 포함하는 박막트랜지스터;
    상기 소스 배선과 동시에 형성된 드레인 전극;
    유전체 막을 사이에 두고 상기 드레인 전극 위에 배치된 보조 용량용 전극;
    상기 보조 용량용 전극 위에 배치된 전자기 차폐용 도전 막; 및
    상기 도전 막 위에 배치되고, 또한 층간절연막을 사이에 두고 상기 드레인 전극 위에 배치된 반사 화소 전극을 포함하고;
    상기 드레인 전극과 상기 보조 용량용 전극 사이에 보조 용량이 형성되고, 상기 드레인 전극이 화소 영역의 대부분을 차지하며, 상기 유전체 막이 형성되는 면의 평탄성이 상기 게이트 전극과 상기 소스 배선 및 상기 드레인 전극에 의해 확보되어 있는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서, 상기 전자기 차폐용 도전 막이 상기 소스 배선과 상기 게이트 배선을 덮도록 배치되어 있는 것을 특징으로 하는 표시장치.
  9. 제 7 항에 있어서, 상기 전자기 차폐용 도전 막이 상기 소스 배선과 상기 게이트 배선을 덮고, 또한 콘택트부를 제외한 박막트랜지스터를 덮도록 배치되어 있는 것을 특징으로 하는 표시장치.
  10. 제 7 항에 있어서, 상기 보조 용량의 상부가 수지 재료로 된 층간절연막에 의해 평탄화되어 있는 것을 특징으로 하는 표시장치.
  11. 격자형으로 배치된 소스 배선 및 게이트 배선;
    상기 소스 배선에 접속된 소스 영역과, 상기 게이트 배선에 접속된 게이트 영역을 포함하는 박막트랜지스터;
    상기 소스 배선과 동시에 형성된 드레인 전극;
    유전체 막을 사이에 두고 상기 드레인 전극 위에 배치된 보조 용량용 전극;
    상기 보조 용량용 전극 위에 배치된 전자기 차폐용 도전 막; 및
    상기 도전 막 위에 형성되고, 또한 층간절연막을 사이에 두고 상기 드레인 전극 위에 형성된 반사 화소 전극을 포함하고;
    상기 드레인 전극과 상기 보조 용량용 전극 사이에 보조 용량이 형성되고, 상기 드레인 전극이 화소 영역의 대부분을 차지하며, 상기 게이트 전극과 상기 소스 배선 및 상기 드레인 전극 사이의 두께 차가 액정 층 두께의 20% 이하인 것을 특징으로 하는 표시장치.
  12. 제 11 항에 있어서, 상기 전자기 차폐용 도전 막이 상기 소스 배선과 상기 게이트 배선을 덮도록 배치되어 있는 것을 특징으로 하는 표시장치.
  13. 제 11 항에 있어서, 상기 전자기 차폐용 도전 막이 상기 소스 배선과 상기 게이트 배선을 덮고, 또한 콘택트부를 제외한 박막트랜지스터를 덮도록 배치되어 있는 것을 특징으로 하는 표시장치.
  14. 제 11 항에 있어서, 상기 보조 용량의 상부가 수지 재료로 된 층간절연막에 의해 평탄화되어 있는 것을 특징으로 하는 표시장치.
  15. 제 1 항에 있어서, 상기 표시장치가 EL 표시장치인 것을 특징으로 하는 표시장치.
  16. 제 1 항에 있어서, 상기 표시장치가, 휴대형 정보 처리 단말기, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 휴대 전화기, 비디오 카메라, 프로젝터 중 하나에 설치되는 것을 특징으로 하는 표시장치.
  17. 제 3 항에 있어서, 상기 표시장치가 EL 표시장치인 것을 특징으로 하는 표시장치.
  18. 제 3 항에 있어서, 상기 표시장치가, 휴대형 정보 처리 단말기, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 휴대 전화기, 비디오 카메라, 프로젝터 중 하나에 설치되는 것을 특징으로 하는 표시장치.
  19. 제 7 항에 있어서, 상기 표시장치가 EL 표시장치인 것을 특징으로 하는 표시장치.
  20. 제 7 항에 있어서, 상기 표시장치가, 휴대형 정보 처리 단말기, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 휴대 전화기, 비디오 카메라, 프로젝터 중 하나에 설치되는 것을 특징으로 하는 표시장치.
  21. 제 11 항에 있어서, 상기 표시장치가, 휴대형 정보 처리 단말기, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 휴대 전화기, 비디오 카메라, 프로젝터 중 하나에 설치되는 것을 특징으로 하는 표시장치.
  22. 제 1 항에 있어서, 상기 드레인 전극이 화소 영역의 적어도 50%를 차지하는 것을 특징으로 하는 표시장치.
  23. 제 3 항에 있어서, 상기 드레인 전극이 화소 영역의 적어도 50%를 차지하는 것을 특징으로 하는 표시장치.
  24. 제 7 항에 있어서, 상기 드레인 전극이 화소 영역의 적어도 50%를 차지하는 것을 특징으로 하는 표시장치.
  25. 제 11 항에 있어서, 상기 드레인 전극이 화소 영역의 적어도 50%를 차지하는 것을 특징으로 하는 표시장치.
  26. 기판 위에 제공되고, 소스 영역, 드레인 영역, 및 그 소스 영역과 드레인 영역 사이에 제공된 채널 형성 영역을 포함하는 반도체 섬;
    게이트 절연막을 사이에 두고 상기 채널 형성 영역에 인접하여 제공된 게이트 전극;
    격자형으로 배치된 소스 배선과 게이트 배선으로서, 상기 소스 영역에 접속된 상기 소스 배선과 상기 게이트 전극에 접속된 상기 게이트 배선;
    상기 드레인 영역에 접속되고, 상기 소스 배선과 동시에 형성된 드레인 전극;
    상기 드레인 전극 위에 배치된 보조 용량용 전극; 및
    상기 보조 용량용 전극 위에 배치되고, 또한 층간절연막을 사이에 두고 상기 드레인 전극 위에 배치된 반사 화소 전극을 포함하고;
    상기 드레인 전극과 상기 보조 용량용 전극 사이에서 보조 용량이 형성되고, 상기 드레인 전극이 화소 영역의 적어도 50%를 차지하고 있는 것을 특징으로 하는 표시장치.
  27. 기판 위에 제공되고, 소스 영역, 드레인 영역, 및 그 소스 영역과 드레인 영역 사이에 제공된 채널 형성 영역을 포함하는 반도체 섬;
    게이트 절연막을 사이에 두고 상기 채널 형성 영역에 인접하여 제공된 게이트 전극;
    격자형으로 배치된 소스 배선과 게이트 배선으로서, 상기 소스 영역에 접속된 상기 소스 배선과 상기 게이트 전극에 접속된 상기 게이트 배선;
    상기 드레인 영역에 접속되고, 상기 소스 배선과 동시에 형성된 드레인 전극;
    상기 드레인 전극 위에 배치된 보조 용량용 전극;
    상기 보조 용량용 전극 위에 배치된 전자기 차폐용 도전 막; 및
    상기 도전 막 위에 배치되고, 또한 층간절연막을 사이에 두고 상기 드레인 전극 위에 배치된 반사 화소 전극을 포함하고;
    상기 드레인 전극과 상기 보조 용량용 전극 사이에 보조 용량이 형성되고, 상기 드레인 전극이 화소 영역의 적어도 50%를 차지하고 있는 것을 특징으로 하는 표시장치.
  28. 기판 위에 제공되고, 소스 영역, 드레인 영역, 및 그 소스 영역과 드레인 영역 사이에 제공된 채널 형성 영역을 포함하는 반도체 섬;
    게이트 절연막을 사이에 두고 상기 채널 형성 영역에 인접하여 제공된 게이트 전극;
    격자형으로 배치된 소스 배선과 게이트 배선으로서, 상기 소스 영역에 접속된 상기 소스 배선과 상기 게이트 전극에 접속된 상기 게이트 배선;
    상기 드레인 영역에 접속되고, 상기 소스 배선과 동시에 형성된 드레인 전극;
    유전체 막을 사이에 두고 상기 드레인 전극 위에 배치된 보조 용량용 전극;
    상기 보조 용량용 전극 위에 배치된 전자기 차폐용 도전 막; 및
    상기 도전 막 위에 배치되고, 또한 층간절연막을 사이에 두고 상기 드레인 전극 위에 배치된 반사 화소 전극을 포함하고;
    상기 드레인 전극과 상기 보조 용량용 전극 사이에 보조 용량이 형성되고, 상기 드레인 전극이 화소 영역의 적어도 50%를 차지하며, 상기 유전체 막이 형성되는 면의 평탄성이 상기 게이트 전극과 상기 소스 배선 및 상기 드레인 전극에 의해 확보되어 있는 것을 특징으로 하는 표시장치.
  29. 기판 위에 제공되고, 소스 영역, 드레인 영역, 및 그 소스 영역과 드레인 영역 사이에 제공된 채널 형성 영역을 포함하는 반도체 섬;
    게이트 절연막을 사이에 두고 상기 채널 형성 영역에 인접하여 제공된 게이트 전극;
    격자형으로 배치된 소스 배선과 게이트 배선으로서, 상기 소스 영역에 접속된 상기 소스 배선과 상기 게이트 전극에 접속된 상기 게이트 배선;
    상기 드레인 영역에 접속되고, 상기 소스 배선과 동시에 형성된 드레인 전극;
    유전체 막을 사이에 두고 상기 드레인 전극 위에 배치된 보조 용량용 전극;
    상기 보조 용량용 전극 위에 배치된 전자기 차폐용 도전 막; 및
    상기 도전 막 위에 형성되고, 또한 층간절연막을 사이에 두고 상기 드레인 전극 위에 형성된 반사 화소 전극을 포함하고;
    상기 드레인 전극과 상기 보조 용량용 전극 사이에 보조 용량이 형성되고, 상기 드레인 전극이 화소 영역의 적어도 50%를 차지하며, 상기 게이트 전극과 상기 소스 배선 및 상기 드레인 전극 사이의 두께 차가 액정 층 두께의 20% 이하인 것을 특징으로 하는 표시장치.
KR10-1998-0010438A 1997-03-26 1998-03-26 표시장치 KR100483817B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-092934 1997-03-26
JP09293497A JP3871764B2 (ja) 1997-03-26 1997-03-26 反射型の表示装置

Publications (2)

Publication Number Publication Date
KR19980080689A KR19980080689A (ko) 1998-11-25
KR100483817B1 true KR100483817B1 (ko) 2005-08-05

Family

ID=14068322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0010438A KR100483817B1 (ko) 1997-03-26 1998-03-26 표시장치

Country Status (3)

Country Link
US (1) US6225966B1 (ko)
JP (1) JP3871764B2 (ko)
KR (1) KR100483817B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003177419A (ja) * 1998-01-30 2003-06-27 Sharp Corp 液晶表示装置における基板および液晶表示装置
JP3378820B2 (ja) * 1999-01-20 2003-02-17 三洋電機株式会社 垂直配向型液晶表示装置
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
TW465122B (en) 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
JP2001174847A (ja) * 1999-12-21 2001-06-29 Nippon Telegr & Teleph Corp <Ntt> 光学素子および該光学素子を用いた表示装置
US6563559B2 (en) * 2000-02-02 2003-05-13 Sanyo Electric Co., Ltd. Reflective liquid crystal display having increase luminance for each display pixel
US6559594B2 (en) 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP2002162645A (ja) * 2000-09-14 2002-06-07 Sony Corp 半透過型液晶表示装置
JP3520417B2 (ja) * 2000-12-14 2004-04-19 セイコーエプソン株式会社 電気光学パネルおよび電子機器
JP3573160B2 (ja) * 2000-12-14 2004-10-06 セイコーエプソン株式会社 電気光学パネルおよび電子機器
US6937211B2 (en) * 2001-09-27 2005-08-30 Koninklijke Philips Electronics N.V. Apparatus and system for abstract visual representation of audio signals
JP2003330388A (ja) * 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4371104B2 (ja) * 2002-09-30 2009-11-25 セイコーエプソン株式会社 電気光学装置および電子機器
KR100886268B1 (ko) * 2002-10-18 2009-03-04 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법
US20040164299A1 (en) * 2003-02-24 2004-08-26 Gem Line Technology Co., Ltd. Reflective type thin film transistor display device and methods for fabricating the same
JP4083752B2 (ja) 2005-01-31 2008-04-30 三菱電機株式会社 アクティブマトリクス基板及びその製造方法
JP2006245527A (ja) * 2005-02-07 2006-09-14 Fuji Photo Film Co Ltd 固体撮像素子
JP4663485B2 (ja) 2005-11-04 2011-04-06 三菱電機株式会社 薄膜トランジスタアレイ及びその製造方法、半透過型液晶表示装置
JP4651580B2 (ja) * 2006-05-31 2011-03-16 株式会社 日立ディスプレイズ 液晶表示装置
JP4205144B2 (ja) * 2007-10-12 2009-01-07 三菱電機株式会社 アクティブマトリクス基板及びその製造方法
EP2352360B1 (en) * 2008-10-06 2021-09-15 AGC Inc. Substrate for electronic device, electronic device using same and method for producing same
KR102316458B1 (ko) * 2015-03-24 2021-10-25 삼성디스플레이 주식회사 액정 표시장치
JP6762793B2 (ja) * 2016-07-29 2020-09-30 株式会社ジャパンディスプレイ 電子機器及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210330A (ja) * 1981-01-09 1990-08-21 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JPS58139173A (ja) * 1982-02-15 1983-08-18 株式会社東芝 マトリクス形液晶表示装置
JP2859896B2 (ja) * 1988-11-15 1999-02-24 株式会社東芝 液晶表示装置
JPH02245741A (ja) * 1989-03-17 1990-10-01 Matsushita Electric Ind Co Ltd 反射型液晶表示デバイス
JPH032839A (ja) * 1989-05-31 1991-01-09 Matsushita Electric Ind Co Ltd 反射型液晶ライトバルブ素子
JP3078554B2 (ja) * 1989-11-08 2000-08-21 セイコーエプソン株式会社 反射型液晶表示装置
JPH03164716A (ja) * 1989-11-24 1991-07-16 Matsushita Electron Corp 反射型液晶画像表示装置
JPH03175430A (ja) * 1989-12-05 1991-07-30 Nec Corp 反射型液晶表示装置
JP2604867B2 (ja) * 1990-01-11 1997-04-30 松下電器産業株式会社 反射型液晶表示デバイス
JPH03227062A (ja) * 1990-01-31 1991-10-08 Matsushita Electron Corp 薄膜トランジスタアレイ
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JPH0431831A (ja) * 1990-05-29 1992-02-04 Citizen Watch Co Ltd 半導体基板を用いた液晶表示装置
JPH0431827A (ja) * 1990-05-29 1992-02-04 Alps Electric Co Ltd 液晶表示素子
JPH04305627A (ja) * 1991-04-03 1992-10-28 Sharp Corp アクティブマトリクス基板の製造方法
US5426526A (en) * 1991-04-05 1995-06-20 Sharp Kabushiki Kaisha Reflection type single crystal silicon substrate liquid crystal display device and system
DE69220643T2 (de) * 1991-09-10 1998-01-22 Sharp Kk Flüssigkristall-Anzeigegerät vom Reflexionstyp und Verfahren zu dessen Herstellung
JPH05188398A (ja) * 1992-01-16 1993-07-30 Canon Inc 液晶表示パネル及び該液晶表示パネルを用いた投写表示装置
JP3172841B2 (ja) * 1992-02-19 2001-06-04 株式会社日立製作所 薄膜トランジスタとその製造方法及び液晶表示装置
JPH05264716A (ja) * 1992-03-18 1993-10-12 Matsushita Electric Ind Co Ltd 携帯型ｇｐｓ受信機
JPH07248508A (ja) * 1994-03-14 1995-09-26 Toshiba Corp 液晶表示装置
JP3097945B2 (ja) * 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
JP3085633B2 (ja) * 1994-11-08 2000-09-11 シャープ株式会社 反射型液晶表示装置
JP3512496B2 (ja) * 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
JP3439552B2 (ja) * 1994-12-08 2003-08-25 富士通ディスプレイテクノロジーズ株式会社 薄膜トランジスタ基板及び液晶表示装置
JPH08160463A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 反射型液晶表示装置
JPH08220657A (ja) * 1994-12-15 1996-08-30 Nikon Corp 投射装置
JP3307181B2 (ja) * 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置

Also Published As

Publication number Publication date
JPH10268340A (ja) 1998-10-09
JP3871764B2 (ja) 2007-01-24
US6225966B1 (en) 2001-05-01
KR19980080689A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
KR100483817B1 (ko) 표시장치
KR100470890B1 (ko) 박막 트랜지스터, 액티브 매트릭스 기판 및 그 제조방법과 표시장치
KR100550693B1 (ko) 전기 광학 기판 장치의 제조 방법 및 기판 장치의 제조 방법
US7397518B1 (en) Active matrix liquid crystal with capacitor below disclination region
US8576348B2 (en) Reflective liquid crystal display panel and device using same
JP4215068B2 (ja) 電気光学装置および電子機器
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
KR20070105925A (ko) 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법
JP2007316110A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2007148345A (ja) 液晶表示装置及びその製造方法
JP2006250985A (ja) 電気光学装置及び電子機器
US7573538B2 (en) Liquid crystal display device and method for manufacturing the same
US7570311B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device having particular capacitive elements
JPH1195687A (ja) 表示装置
US6268894B1 (en) LCD having capacitor lines with particular structures
JP2007093859A (ja) 液晶装置および電子機器
JP2008225514A (ja) 液晶表示装置及びその製造方法
JP4294664B2 (ja) 表示装置
JP4294669B2 (ja) 表示装置
JP2007004204A (ja) 表示装置
JP2008040123A (ja) 液晶表示装置
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
JP2004109597A (ja) 電気光学装置および電子機器
JP5941455B2 (ja) 表示装置
JP4940926B2 (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 13

EXPY Expiration of term