KR20070105925A - 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 - Google Patents

전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 Download PDF

Info

Publication number
KR20070105925A
KR20070105925A KR1020070040991A KR20070040991A KR20070105925A KR 20070105925 A KR20070105925 A KR 20070105925A KR 1020070040991 A KR1020070040991 A KR 1020070040991A KR 20070040991 A KR20070040991 A KR 20070040991A KR 20070105925 A KR20070105925 A KR 20070105925A
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating layer
electrode
layer
film
Prior art date
Application number
KR1020070040991A
Other languages
English (en)
Other versions
KR100884118B1 (ko
Inventor
다카시 사토
사토시 모리타
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Publication of KR20070105925A publication Critical patent/KR20070105925A/ko
Application granted granted Critical
Publication of KR100884118B1 publication Critical patent/KR100884118B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

게이트 절연층을 부분적으로 얇게 한 부분을 유지 용량의 유전체층으로서 이용한 경우에도, 유지 용량의 용량 편차나 유지 용량의 내전압(耐電壓) 저하를 억제할 수 있는 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조 방법을 제공하는 것.
액정 장치의 유지 용량을 구성하는 데 있어서, 게이트 절연층(4)의 두꺼운 하층 쪽 게이트 절연층(4a)을 형성한 후, 건식 에칭에 의해 하부 전극(3c)과 겹치는 부분의 하층 쪽 게이트 절연층(4a)을 제거한다. 다음으로, 얇은 상층 쪽 게이트 절연층(4b)을 형성하고, 이 상층 쪽 게이트 절연층(4b)을 유지 용량(1h)의 유전체층(4c)으로서 이용한다.

Description

전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조 방법{ELECTRO－OPTICAL DEVICE, ELECTRONIC APPARATUS, AND METHOD OF MANUFACTURING ELECTRO－OPTICAL DEVICE}
도 1(a), (b)는 각각, 액정 장치(전기 광학 장치)를 그 위에 형성된 각 구성 요소와 함께 대향 기판 쪽에서 본 평면도, 및 그 H－H′ 단면도,
도 2는 도 1에 나타내는 액정 장치의 소자 기판의 전기적인 구성을 나타내는 설명도,
도 3(a), (b)는 각각, 본 발명의 실시예 1에 따른 액정 장치의 화소 하나분의 평면도, 및 A1－B1에 상당하는 위치에서 액정 장치를 절단했을 때의 단면도,
도 4(a)∼(g)는 도 3에 나타내는 액정 장치에 이용한 소자 기판의 제조 방법을 나타내는 공정 단면도,
도 5(a)∼(d)는 도 3에 나타내는 액정 장치에 이용한 소자 기판의 제조 방법을 나타내는 공정 단면도,
도 6(a), (b)는 각각, 본 발명의 실시예 2에 따른 액정 장치의 화소 하나분의 평면도, 및 A2－B2에 상당하는 위치에서 액정 장치를 절단했을 때의 단면도,
도 7(a)∼(g)는 도 6에 나타내는 액정 장치에 이용한 소자 기판의 제조 방법을 나타내는 공정 단면도,
도 8(a), (b)는 각각, 본 발명의 실시예 3에 따른 액정 장치의 화소 하나분의 평면도, 및 A3－B3에 상당하는 위치에서 액정 장치를 절단했을 때의 단면도,
도 9(a)∼(g)는 도 8에 나타내는 액정 장치에 이용한 소자 기판의 제조 방법을 나타내는 공정 단면도,
도 10(a), (b)는 각각, 본 발명의 실시예 4에 따른 액정 장치의 화소 하나분의 평면도, 및 A4－B4에 상당하는 위치에서 액정 장치를 절단했을 때의 단면도,
도 11(a)∼(g)는 도 10에 나타내는 액정 장치에 이용한 소자 기판의 제조 방법을 나타내는 공정 단면도,
도 12(a), (b)는 각각, 본 발명의 실시예 5에 따른 액정 장치의 화소 하나분의 평면도, 및 A5－B5에 상당하는 위치에서 액정 장치를 절단했을 때의 단면도,
도 13은 본 발명에 따른 액정 장치를 각종 전자 기기의 표시 장치로서 이용한 경우의 설명도,
도 14(a), (b)는 각각, 종래의 액정 장치의 화소 하나분의 평면도, 및 A11－B11에 상당하는 위치에서 액정 장치를 절단했을 때의 단면도,
도 15(a)∼(e)는 참고예에 따른 액정 장치에 이용한 소자 기판의 제조 방법을 나타내는 공정 단면도이다.
도면의 주요 부분에 대한 부호의 설명
1 : 액정 장치(전기 광학 장치) 1b : 화소
1c : 박막 트랜지스터 1e : 화소 형성 영역
1f : 액정 1g : 액정 용량
1h : 유지 용량 2a : 화소 전극
3a : 게이트선(게이트 전극／주사선) 3b : 용량선
3c : 유지 용량의 하부 전극 4 : 게이트 절연층
4a : 하층 쪽 게이트 절연층 4b : 상층 쪽 게이트 절연층
4c : 유전체층 6a : 소스선(데이터선)
6b : 드레인 전극
5a, 6c, 6d : 유지 용량의 상부 전극
본 발명은, 소자 기판상에 박막 트랜지스터 및 유지 용량을 구비한 전기 광학 장치, 전자 기기, 및 이 전기 광학 장치의 제조 방법에 관한 것이다.
각종 전기 광학 장치 중, 액티브 매트릭스형 액정 장치에서는, 예컨대, 도 14(a), (b)에 나타내는 소자 기판(10)과 대향 기판(도시하지 않음) 사이에 액정이 유지되어 있다. 소자 기판(10)에서, 게이트선(3a)(주사선)과 소스선(6a)(데이터선)의 교차에 대응하는 복수의 화소 영역(1e)의 각각에는, 화소 스위칭용 박막 트랜지스터(1c), 및 이 박막 트랜지스터(1c)의 드레인 영역에 전기적으로 접속된 화소 전극(2a)이 형성되어 있으며, 소스선(6a)으로부터 박막 트랜지스터(1c)를 거쳐 화소 전극(2a)에 인가된 화상 신호에 의해 액정(1f)의 배향을 화소마다 제어한다. 또한, 화소 영역(1e)에는, 액정(1f)을 구동할 때의 드레인 전극(6b)의 연설(延設) 부분을 상부 전극(6c)으로 하는 유지 용량(1h)이 형성되어 있으며, 유지 용량(1h)에서는, 박막 트랜지스터(1c)의 게이트 절연층(4)을 유전체층(4c)으로서 이용하는 경우가 많다. 여기서, 유지 용량(1h)의 단위 면적당 용량값을 높이면, 전하의 유지 특성이 향상한다. 또한, 유지 용량(1h)의 단위 면적당 용량값을 높이면, 점유 면적을 축소하여, 화소 개구율을 높일 수 있다.
그래서, 게이트 전극, 게이트 절연층, 및 반도체층이 하층 쪽으로부터 순서대로 적층된 하위 게이트(bottom gate) 구조의 박막 트랜지스터를 형성하는 데 있어서, 게이트 절연층을 형성한 후, 게이트 절연층의 상층에 반도체층을 섬 형상으로 형성하고, 다음으로, 게이트 절연층 중, 유지 용량의 하부 전극과 겹치는 부분에 깊이 방향의 도중 위치까지 에칭을 행하여, 에칭에 의해, 막 두께를 얇게 한 부분을 유지 용량의 유전체층으로서 이용하는 구성이 제안되어 있다(특허문헌 1 참조).
또한, 반도체층, 게이트 절연층, 및 게이트 전극이 하층 쪽으로부터 순서대로 적층된 상위 게이트(top gate) 구조의 박막 트랜지스터를 형성하는 데 있어서, 반도체층에 대한 열산화(熱酸化)에 의해 형성한 실리콘 산화막으로 이루어지는 제 1 절연막과, CVD법에 의해 형성한 실리콘 질화막으로 이루어지는 제 2 절연막의 적층막을 게이트 절연층으로서 형성한 후, 게이트 절연층 중, 채널 영역과 겹치는 영역을 레지스트 마스크로 덮어 제 2 절연막을 에칭에 의해 제거하고, 게이트 절연층 에서 막 두께를 얇게 한 부분을 유지 용량의 유전체층으로서 이용하는 구성이 제안되어 있다(특허문헌 2 참조).
(특허문헌 1) 일본 특허 공보 제 2584290호
(특허문헌 2) 일본 특허 공보 제 3106566호
그러나, 특허문헌 1에 기재된 기술과 같이, 게이트 절연층을 에칭에 의해 얇게하여 유지 용량의 유전층을 형성한 경우에는, 성막시의 막 두께 편차, 및 에칭시의 게이트 절연층의 제거량 편차의 양쪽이 영향을 미쳐, 유지 용량의 용량에 편차가 발생하기 쉽다고 하는 문제점이 있다.
또한, 특허문헌 2에 기재된 기술과 같이, 게이트 절연층 중, 채널 영역과 겹치는 영역을 레지스트 마스크로 덮어 제 2 절연막을 에칭하면, 게이트 절연층과 게이트 전극의 계면이 레지스트에 의해 오염된다고 하는 문제점이 있다.
여기에 본 발명자는, 도 15를 참조하여 이하에 설명하는 바와 같이, 도 14(a), (b)를 참조하여 설명한 하위 게이트 구조의 박막 트랜지스터를 구비한 소자 기판에 대하여, 특허문헌 2에 기재된 기술을 적용하는 것을 제안하는 것이며, 이러한 구성에 의하면, 도 15를 참조하여 이하에 설명하는 바와 같이, 게이트 절연층과 게이트 전극의 계면이 레지스트에 의해 오염되는 것을 방지할 수 있다. 그러나, 특허문헌 2에 기재된 기술과 같이, 게이트 절연층을 구성하는 제 1 절연막 및 제 2 절연막 중, 상층 쪽의 제 2 절연막을 에칭에 의해 제거한 경우에는, 제 2 절연막의 에칭시에 제 1 절연막이 손상되어, 유지 용량의 내전압이 저하한다고 하는 문제점이 있다. 도 15는 특허문헌 2에 기재된 기술을, 도 14(a), (b)에 나타내는 바와 같은 하위 게이트 구조의 박막 트랜지스터(1c)를 구비한 소자 기판(10)을 제조할 때에 적용한 경우의 공정 단면도이며, 여기에 기재한 예는, 종래기술이 아니고, 본 발명자가 안출한 참고예이다. 도 15에 나타내는 제조 방법에서는, 우선, 도 15(a)에 나타내는 바와 같이, 게이트선(3a)(게이트 전극)을 하부 전극(3c)(용량선(3b)의 일부)과 동시 형성한 후, 도 15(b)에 나타내는 바와 같이, 게이트 절연층(4)의 하층 쪽을 구성하는 하층 쪽 게이트 절연층(4a), 및 게이트 절연층(4)의 상층 쪽을 구성하는 상층 쪽 게이트 절연층(4b)을 형성한다. 다음으로, 능동층을 구성하기 위한 진성(眞性)의 아모르파스 실리콘막(7d), 및 오믹(Ohmic) 컨택트층을 구성하기 위한 n＋형 실리콘막(7e)을 순차적으로 형성한 후, 에칭을 행하고, 도 15(c)에 나타내는 바와 같이, 능동층을 구성하는 반도체층(7a) 및 n＋형 실리콘막(7e)을 섬 형상으로 패터닝한다. 다음으로, 도 15(d)에 나타내는 바와 같이, 게이트 절연층(4)에서 하부 전극(3c)과 겹치는 부분에 대하여 에칭을 행하고, 상층 쪽 게이트 절연층(4b)을 제거하여, 개구(41)를 형성한다. 다음으로, 도전막을 형성한 후, 에칭을 행하고, 소스 전극(소스선(6a)) 및 드레인 전극(6b)을 형성한다. 이어서, n＋형 실리콘막(7e)에 에칭을 행하고, 오믹 컨택트층(7b, 7c)을 형성한다. 그 결과, 박막 트랜지스터(1c)가 형성된다. 또한, 하층 쪽 게이트 절연층(4a)을 유전체층(4c)으로 하여, 드레인 전극(6b)의 연설 부분을 상부 전극(6c)으로 하는 유지 용량(1h)이 형성된다.
이러한 제조 방법에 의하면, 게이트 절연층(4)과 게이트 전극(게이트선(3a))의 계면, 및 게이트 절연층(4)과 반도체층(7a)의 계면 모두가 레지스트에 의해 오염되는 것을 방지할 수 있지만, 도 15(c)에 나타내는 공정에서 건식 에칭에 의해 반도체막(7a)을 패터닝 형성할 때, 및 도 15(d)에 나타내는 공정에서 상층 쪽 게이트 절연층(4b)을 건식 에칭에 의해 제거할 때의 두 번에 걸쳐, 하층 쪽 게이트 절연층(4a)이 건식 에칭시의 정전기나 플라즈마에 의해 손상되어, 하층 쪽 게이트 절연층(4a)에 결함이 발생해 버린다. 또한, 도 15(d)에 나타내는 공정에서, 상층 쪽 게이트 절연층(4b)을 습식 에칭에 의해 제거한 경우에는, 하층 쪽 게이트 절연층(4a)에서 약한 부분에 핀홀(pinhole)이 발생해 버린다. 그 결과, 유지 용량(1h)의 내전압이 저하한다고 하는 문제가 발생한다.
이상의 문제점을 감안하여, 본 발명의 과제는, 게이트 절연층을 부분적으로 얇게 한 부분을 유지 용량의 유전체층으로서 이용한 경우에도, 유지 용량의 용량 편차나 유지 용량의 내전압 저하를 억제할 수 있는 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명에서는, 소자 기판상의 복수의 각 화소 영역의 각각에, 게이트 전극, 게이트 절연층 및 반도체층이 적층된 박막 트랜지스터와, 이 박막 트랜지스터의 드레인 영역에 전기적으로 접속된 화소 전극과, 상기 게이트 절연층을 사이에 두고 대향하는 하부 전극 및 상부 전극을 구비한 유지 용 량을 갖는 전기 광학 장치에서, 상기 박막 트랜지스터는, 상기 게이트 전극, 상기 게이트 절연층 및 상기 반도체층이 하층 쪽으로부터 순서대로 적층되고, 상기 게이트 절연층은, 1층 내지 복수층의 절연막으로 이루어지는 하층 쪽 게이트 절연층과, 1층 내지 복수층의 절연막으로 이루어지는 상층 쪽 게이트 절연층을 구비하고, 상기 하층 쪽 게이트 절연층은, 상기 박막 트랜지스터의 기생 용량을 작게 하는 두께로 형성되고 있고, 또한 상기 하부 전극 및 상기 상부 전극과 겹치는 부분에서 제거되어 있는 것을 특징으로 한다.
본 발명에서는, 소자 기판상의 복수의 각 화소 영역의 각각에, 게이트 전극, 게이트 절연층 및 반도체층이 적층된 구조의 박막 트랜지스터와, 이 박막 트랜지스터의 드레인 영역에 전기적으로 접속된 화소 전극과, 상기 게이트 절연층을 사이에 두고 대향하는 하부 전극 및 상부 전극을 구비한 유지 용량을 갖는 전기 광학 장치의 제조 방법에서, 상기 게이트 전극을 상기 하부 전극과 동시 형성하는 게이트 전극 형성 공정과, 상기 게이트 절연층을 형성하는 게이트 절연층 형성 공정과, 상기 반도체층을 형성하는 반도체층 형성 공정을 갖고, 상기 게이트 절연층 형성 공정에서는, 상기 게이트 절연층의 하층 쪽을 상기 박막 트랜지스터의 기생 용량을 작게 하는 두께로 구성하는 1층 내지 복수층의 절연막을 형성하는 하층 쪽 게이트 절연층 형성 공정과, 이 하층 쪽 게이트 절연층 형성 공정에서 형성된 절연막에서 상기 하부 전극과 겹치는 부분을 제거하는 하층 쪽 게이트 절연층 에칭 공정과, 상기 게이트 절연층의 상층 쪽을 구성하는 1층 내지 복수층의 절연막을 형성하는 상층 쪽 게이트 절연층 형성 공정을 행하는 것을 특징으로 한다.
본 발명에서는, 화소 형성 영역에 형성하는 박막 트랜지스터로서, 게이트 전극, 게이트 절연층 및 반도체층이 하층 쪽으로부터 순서대로 적층된 하위 게이트 구조를 구비한 박막 트랜지스터를 구성했으므로, 상층 쪽 게이트 절연층과 반도체층을 연속하여 성막할 수 있다. 따라서, 게이트 절연층과 게이트 전극의 계면, 및 게이트 절연층과 반도체층의 계면 모두가 레지스트에 의해 오염되는 것을 방지할 수 있다. 이 때문에, 박막 트랜지스터의 신뢰성을 향상할 수 있다. 또한, 게이트 절연층을 부분적으로 얇게 한 부분을 유지 용량의 유전체층으로서 이용하는 데 있어서, 하층 쪽 게이트 절연층을 남기지 않고, 상층 쪽 게이트 절연층만으로 유전체층을 구성하므로, 게이트 절연층을 깊이 방향의 도중 위치까지 에칭한다고 하는 구성을 채용할 필요가 없으므로, 에칭 깊이의 편차에 기인하는 유지 용량의 용량 편차를 방지할 수 있다. 또한, 게이트 절연층을 부분적으로 얇게 한 부분을 유지 용량의 유전체층으로서 이용하는 데 있어서, 하층 쪽 게이트 절연층 및 상층 쪽 게이트 절연층 중, 하층 쪽 게이트 절연층을 제거하고, 상층 쪽 게이트 절연층을 유지 용량의 유전체층으로서 이용한다. 이러한 상층 쪽 게이트 절연층이라면, 하층 쪽 게이트 절연층을 부분적으로 건식 에칭할 때 정전기나 플라즈마에 노출되지 않으므로, 상층 쪽 게이트 절연층에, 표면의 손상이나 결함이 발생하는 것을 방지할 수 있다. 또한, 상층 쪽 게이트 절연층은, 하층 쪽 게이트 절연층을 부분적으로 습식 에칭했을 때의 에칭액에 접촉하는 경우도 없으므로, 상층 쪽 게이트 절연층에는 핀홀도 발생하지 않는다. 이 때문에, 유지 용량의 내전압이 저하하는 것을 방지할 수 있다.
본 발명에서, 상기 상층 쪽 게이트 절연막은, 상기 하층 쪽 게이트 절연막보다 얇게 형성되어 있는 것이 바람직하다.
본 발명에서, 상기 상층 쪽 게이트 절연층 형성 공정 및 상기 반도체층 형성 공정에 대해서는 상기 소자 기판을 진공 분위기 중으로 유지한 채로 연속하여 행하는 것이 바람직하다. 이와 같이 구성하면, 게이트 절연층의 표면(상층 쪽 게이트 절연층의 표면)을 청정하게 유지할 수 있으므로, 박막 트랜지스터의 신뢰성을 향상할 수 있다.
본 발명에서, 상기 하층 쪽 게이트 절연층 및 상기 상층 쪽 게이트 절연층을 각각, 복수층의 절연막에 의해 구성하더라도 좋지만, 상기 하층 쪽 게이트 절연층 및 상기 상층 쪽 게이트 절연층을 각각, 1층의 절연막에 의해 구성하더라도 좋다.
본 발명에서, 상기 반도체층은, 예컨대, 아모르파스 실리콘막으로 이루어진다.
본 발명에서, 상기 상층 쪽 게이트 절연층은 실리콘 질화막으로 이루어지는 것이 바람직하다. 실리콘 질화막은 실리콘 산화막에 비교하여 유전율이 높으므로, 유지 용량의 점유 면적이 동일하면 높은 용량을 얻을 수 있다.
본 발명에서, 상기 상부 전극은, 상기 박막 트랜지스터의 드레인 전극으로부터 상기 하부 전극과 대향하는 영역까지 연장한 부분인 구성을 채용할 수 있다.
본 발명에서, 상기 상부 전극은, 상기 화소 전극 중, 상기 하부 전극과 대향하는 부분인 구성을 채용하더라도 좋다.
본 발명에서, 상기 상부 전극은, 상기 박막 트랜지스터의 드레인 전극에 전 기적으로 접속된 투명 전극인 구성을 채용하더라도 좋다. 이와 같이 구성하면, 차광성의 상부 전극을 이용한 경우와 비교하여 화소 개구율을 높일 수 있다.
본 발명에서는, 상기 하부 전극이, 상기 게이트선에 대하여 병렬하여 연장하는 용량선에 의해 형성되어 있는 구성을 채용할 수 있다. 또한, 본 발명에서는, 상기 하부 전극이, 이 하부 전극이 형성된 화소 영역에 대하여 상기 게이트선의 연장 방향에 대하여 교차하는 방향에서 인접하는 전단(前段)의 화소 영역에 게이트 신호를 공급하는 게이트선에 의해 형성되어 있는 구성을 채용하더라도 좋다.
본 발명에 따른 전기 광학 장치는, 휴대 전화기나 모바일 컴퓨터 등의 전자 기기에 이용할 수 있다.
이하, 도면을 참조하여, 본 발명의 실시예를 설명한다. 또, 이하의 설명에 이용한 각 도면에서는, 각 층이나 각 부재를 도면상에서 인식 가능할 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 서로 다르게 해 놓았다. 또, 이하의 설명에서는, 도 14 및 도 15에 나타낸 예와의 대응이 명확해지도록, 공통하는 기능을 갖는 부분에는 동일한 부호를 부여하여 설명한다.
(실시예 1)
(액정 장치의 전체 구성)
도 1(a), (b)는 각각, 액정 장치(전기 광학 장치)를 그 위에 형성된 각 구성 요소와 함께 대향 기판 쪽에서 본 평면도, 및 그 H－H′ 단면도이다. 도 1(a), (b)에서, 본 형태의 액정 장치(1)는, TN(Twisted Nematic) 모드, ECB(Electrically Controlled Birefringence) 모드, 혹은 VAN(Vertical Aligned Nematic) 모드의 투과형 액티브 매트릭스형 액정 장치이다. 이 액정 장치(1)에서는, 밀폐제(sealant)(22)를 거쳐 소자 기판(10)과 대향 기판(20)이 접합되고, 그 사이에 액정(1f)이 유지되어 있다. 소자 기판(10)에서, 밀폐제(22)의 외측에 위치하는 단부(端部) 영역에는, 데이터선 구동용 IC(60), 및 주사선 구동용 IC(30)가 COG(Chip On Glass) 실장되어 있고, 또한 기판 변을 따라 실장 단자(12)가 형성되어 있다. 밀폐제(22)는, 소자 기판(10)과 대향 기판(20)을 그들 주변에서 접합하기 위한 광경화 수지나 열경화성 수지 등으로 이루어지는 접착제이며, 양 기판 사이의 거리를 소정값으로 하기 위한 유리 섬유(glass fiber), 혹은 유리 비즈(glass beads) 등의 갭 재료(gap material)가 배합되어 있다. 밀폐제(22)에는, 그 끊긴 부분에 의해 액정 주입구(25)가 형성되고, 액정(1f)을 주입한 후, 밀봉재(sealing material)(26)에 의해 밀봉되어 있다.
상세하게는 후술하지만, 소자 기판(10)에는 박막 트랜지스터(1c)나 화소 전극(2a)이 매트릭스 형상으로 형성되고, 그 표면에 배향막(19)이 형성되어 있다. 대향 기판(20)에는, 밀폐제(22)의 내측 영역에 차광성 재료로 이루어지는 프레임(24)(도 1(b)에서는 도시를 생략)이 형성되고, 그 내측이 화상 표시 영역(1a)으로 되어 있다. 대향 기판(20)에는, 도시를 생략하지만, 각 화소의 종횡의 경계 영역과 대향하는 영역에 블랙 매트릭스, 혹은 블랙 스트라이프 등으로 불리는 차광막 이 형성되고, 그 상층 쪽에는, 대향 전극(28) 및 배향막(29)이 형성되어 있다. 도 1(b)에서는 도시를 생략하지만, 대향 기판(20)에서, 소자 기판(10)의 각 화소에 대향하는 영역에는, RGB의 컬러 필터가 그 보호막과 함께 형성되고, 이에 의해, 액정 장치(1)를 모바일 컴퓨터, 휴대 전화기, 액정 텔레비전 등이라고 하는 전자 기기의 컬러 표시 장치로서 이용할 수 있다.
(소자 기판(10)의 구성)
도 2는 도 1 에 나타내는 액정 장치의 소자 기판의 전기적인 구성을 나타내는 설명도이다. 도 2에 나타내는 바와 같이, 소자 기판(10)에는, 화상 표시 영역(1a)에 상당하는 영역에 복수의 소스선(6a)(데이터선) 및 게이트선(3a)(주사선)이 서로 교차하는 방향으로 형성되고, 이들 배선의 교차 부분에 대응하는 위치에 화소(1b)가 구성되어 있다. 게이트선(3a)은 주사선 구동용 IC(30)로부터 연장하고 있으며, 소스선(6a)은 데이터선 구동용 IC(60)로부터 연장하고 있다. 또한, 소자 기판(10)에는, 액정(1f)의 구동을 제어하기 위한 화소 스위칭용 박막 트랜지스터(1c)가 각 화소(1b)에 형성되며, 박막 트랜지스터(1c)의 소스에는 소스선(6a)이 전기적으로 접속되고, 박막 트랜지스터(1c)의 게이트에는 게이트선(3a)이 전기적으로 접속되어 있다.
또한, 소자 기판(10)에는, 게이트선(3a)과 병행하여 용량선(3b)이 형성되어 있다. 본 형태에서는, 박막 트랜지스터(1c)에 대하여, 대향 기판(20)과의 사이에 구성된 액정 용량(1g)이 직렬로 접속되어 있고, 또한 액정 용량(1g)에 대하여 병렬 로 유지 용량(1h)이 접속되어 있다. 여기서, 용량선(3b)은, 주사선 구동용 IC(30)에 접속되어 있지만, 정전위로 유지되어 있다. 또, 유지 용량(1h)은, 전단의 게이트선(3a)과의 사이에 구성되는 경우가 있으며, 이 경우, 용량선(3b)은 생략할 수 있다.
이와 같이 구성한 액정 장치(1)에서는, 박막 트랜지스터(1c)를 일정 기간만 그 온 상태로 함으로써, 소스선(6a)으로부터 공급되는 화상 신호를 각 화소(1b)의 액정 용량(1g)에 소정의 타이밍에 기입한다. 액정 용량(1g)에 기입된 소정 레벨의 화상 신호는, 액정 용량(1g)에서 일정 기간 유지되고, 또한 유지 용량(1h)은, 액정 용량(1g)에 유지된 화상 신호가 누설되는 것을 방지하고 있다.
(각 화소의 구성)
도 3(a), (b)는 본 발명의 실시예 1에 따른 액정 장치의 화소 하나분의 평면도, 및 A1－B1에 상당하는 위치에서 액정 장치를 절단했을 때의 단면도이다. 도 3(a)에서는, 화소 전극을 굵고 긴 점선으로 나타내고, 게이트선 및 이와 동시 형성된 박막을 가는 실선으로 나타내며, 소스선 및 이와 동시 형성된 박막을 가는 일점 쇄선으로 나타내고, 반도체층을 가늘고 짧은 점선으로 나타낸다. 또, 유지 용량을 구성하는 유전체층에 상당하는 부분에 대해서는 가는 이점 쇄선으로 나타내고, 컨택트 홀에 대해서는, 게이트선 등과 마찬가지로, 가는 실선으로 나타낸다.
도 3(a)에 나타내는 바와 같이, 소자 기판(10)에서는, 게이트선(3a)과 소스선(6a)으로 둘러싸인 화소 영역(1e)에 화소(1b)를 구성하는 이하의 요소가 구성되 어 있다. 우선, 화소 영역(1e)에는, 하위 게이트형 박막 트랜지스터(1c)의 능동층을 구성하는 아모르파스 실리콘막으로 이루어지는 반도체층(7a)이 형성되어 있다. 또한, 게이트선(3a)으로부터의 돌출 부분에 의해 게이트 전극이 형성되어 있다. 박막 트랜지스터(1c)의 능동층을 구성하는 반도체층(7a) 중, 소스측의 단부에는, 소스선(6a)이 소스 전극으로서 겹치고 있으며, 드레인측의 단부에는 드레인 전극(6b)이 겹치고 있다. 또한, 게이트선(3a)과 병렬하여 용량선(3b)이 형성되어 있다.
또한, 화소 영역(1e)에는, 용량선(3b)으로부터의 돌출 부분을 하부 전극(3c)으로 하고, 드레인 전극(6b)으로부터의 연설 부분을 상부 전극(6c)으로 하는 유지 용량(1h)이 형성되어 있다. 또한, 상부 전극(6c)에 대해서는, 컨택트 홀(81, 91)을 거쳐, ITO막(Indium Tin Oxide)으로 이루어지는 화소 전극(2a)이 전기적으로 접속되어 있다.
이와 같이 구성한 소자 기판(10)의 A1－B1 단면은, 도 3(b)에 나타내는 바와 같이 표시된다. 우선, 유리 기판이나 석영 기판으로 이루어지는 절연 기판(11)상에는, 도전막으로 이루어지는 게이트선(3a)(게이트 전극), 및 용량선(3b)(유지 용량(1h)의 하부 전극(3c))이 형성되어 있다. 본 형태에서, 게이트선(3a) 및 용량선(3b)은 모두, 막 두께가 150㎚인 네오디뮴 함유의 알루미늄 합금막의 상층에 막 두께가 20㎚인 몰리브덴막을 적층한 2층 구조로 되어 있다.
본 형태에서, 게이트선(3a)의 상층 쪽에는 게이트선(3a)을 덮도록 게이트 절연층(4)이 형성되어 있다. 게이트 절연층(4)의 상층 중, 게이트선(3a)의 돌출 부 분(게이트 전극)과 부분적으로 겹치는 영역에는, 박막 트랜지스터(1c)의 능동층을 구성하는 반도체층(7a)이 형성되어 있다. 반도체층(7a) 중, 소스 영역의 상층에는, 도핑된 실리콘막으로 이루어지는 오믹 컨택트층(7b), 및 소스선(6a)이 적층되고, 드레인 영역의 상층에는, 도핑된 실리콘막으로 이루어지는 오믹 컨택트층(7c), 및 드레인 전극(6b)이 형성되어, 박막 트랜지스터(1c)가 구성되어 있다. 또한, 드레인 전극(6b)의 연설 부분에 의해 유지 용량(1h)의 상부 전극(6c)이 형성되어 있다. 본 형태에서, 반도체층(7a)은, 막 두께가 150㎚인 진성 아모르파스 실리콘막으로 이루어지며, 오믹 컨택트층(7b, 7c)은, 인이 도핑된 막 두께가 50㎚인 n＋형 아모르파스 실리콘막으로 이루어진다. 소스선(6a) 및 드레인 전극(6b)(상부 전극(6c))은 모두, 하층 쪽으로부터 상층 쪽으로 향하여, 막 두께가 5㎚인 몰리브덴막, 막 두께가 1500㎚인 알루미늄막, 및 막 두께가 50㎚인 몰리브덴막을 적층한 3층 구조를 구비하고 있다.
소스선(6a), 드레인 전극(6b), 및 상부 전극(6c)의 상층 쪽에는, 실리콘 질화막 등으로 이루어지는 패시베이션막(8), 및 아크릴 수지 등의 감광성 수지층으로 이루어지는 평탄화막(9)이 각각, 층간 절연막으로서 형성되어 있으며, 평탄화막(9)의 상층에는 화소 전극(2a)이 형성되어 있다. 화소 전극(2a)은, 평탄화막(9)에 형성된 컨택트 홀(91), 및 패시베이션막(8)에 형성된 컨택트 홀(81)을 거쳐 상부 전극(6c)에 전기적으로 접속하고, 상부 전극(6c) 및 드레인 전극(6b)을 거쳐 박막 트랜지스터(1c)의 드레인 영역에 전기적으로 접속하고 있다. 화소 전극(2a)의 표면 에는 배향막(19)이 형성되어 있다. 본 형태에서, 패시베이션막(8)은, 막 두께가 250㎚인 실리콘 질화막으로 이루어지며, 화소 전극(2a)은, 막 두께가 100㎚인 ITO막으로 이루어진다.
이와 같이 구성된 소자 기판(10)에 대향하도록 대향 기판(20)이 배치되고, 소자 기판(10)과 대향 기판(20) 사이에는 액정(1f)이 유지되어 있다. 대향 기판(20)에는, 각 색의 컬러 필터(27), 대향 전극(28) 및 배향막(29)이 형성되어 있으며, 화소 전극(2a)과 대향 전극(28) 사이에 액정 용량(1g)(도 2 참조)이 구성된다. 또, 대향 기판(20) 쪽에는 블랙 매트릭스나 보호막 등이 형성되는 경우가 있지만, 그들 도시를 생략한다.
(게이트 절연층 및 유전체층의 구성)
본 형태의 액정 장치(1)에서, 게이트 절연층(4)은, 하층 쪽이 두꺼운 실리콘 질화막으로 이루어지는 하층 쪽 게이트 절연층(4a)과, 상층 쪽이 얇은 실리콘 질화막으로 이루어지는 상층 쪽 게이트 절연층의 2층 구조로 되어 있다. 본 형태에서, 하층 쪽 게이트 절연층(4a)의 막 두께는, 박막 트랜지스터의 기생 용량의 영향을 작게 하는 두께로 형성되고, 상층 쪽 게이트 절연막의 막 두께는 하층 쪽 게이트 절연막보다 얇게 형성된다. 예컨대, 하층 쪽 게이트 절연막은 250∼500㎚, 바람직하게는 300㎚이며, 상층 쪽 게이트 절연층(4b)의 막 두께는 50∼200㎚, 바람직하게는 100㎚이다. 이들 막 두께는, 박막 트랜지스터의 기입 능력, 기생 용량 및 유지 용량의 밸런스를 고려한 후에 최적화하여 결정할 수 있다. 예컨대, 고화질로 화 소(1b)의 치수가 작은 구조의 경우(예컨대, 한 화소의 짧은 변이 40㎛ 이하), 화소(1c)에서의 유지 용량(1h), 액정 용량(1g)이 작아지지만, 박막 트랜지스터(1c)의 최소 치수는 포토리소그래피의 해상도에 의해 억제된다. 이 때문에, 이러한 고화질 화소에서는, 박막 트랜지스터(1c)의 기생 용량이 한 화소 전체의 용량에서 차지하는 비율이 높아지게 된다. 이 기생 용량의 비율(이하, 기생 용량비)이 커지면, 전기 광학 장치(1)에서는 플릭커(flicker)나, 누화(crosstalk), 소실(burning) 등이라고 하는 표시 품질의 저하를 초래하는 것이 알려져 있으며, 이 기생 용량비가 가능한 한 작아지도록 설계를 행하는 것이 일반적이다. 그러나, 상기한 바와 같은 고화질의 레이아웃에 의해 기생 용량비가 제약을 받는 경우, 종래의 수법에서는, 이를 개선하는 것이 곤란하다. 그런데 본 발명의 구조, 프로세스를 이용하면, 박막 트랜지스터(1c)의 게이트 절연막(4)의 막 두께를 유지 용량(1h)의 측과는 완전히 독립적으로 설정ㆍ제조할 수 있다. 즉, 상기한 고화질 화소에서는, 게이트 절연막을 표준적인 조건보다 두텁게 설정함으로써, 박막 트랜지스터(1c)의 기생 용량을 감소시켜, 기생 용량비를 작게 할 수 있다. 또, 이러한 조건 설정에서는, 박막 트랜지스터(1c)의 전류 구동 능력(화소(1b)로의 신호 기입 능력)이 저하하지만, 고화질 화소는, 기입하는 화소 용량 그 자체가 작아져 있으므로, 이와 같이 게이트 절연막의 두께를 두껍게 하더라도 기입 능력적으로는 문제를 발생하지 않도록 설계를 행할 수 있다.
본 형태에서는, 게이트 절연층(4)에서 하층 쪽 게이트 절연층(4a)은, 유지 용량(1h)의 하부 전극(3c) 및 상부 전극(6c)과 평면적으로 겹치는 영역에서 두께 방향의 전체에 걸쳐 제거되어, 개구(41)가 형성되어 있다. 이에 대하여, 상층 쪽 게이트 절연층(4b)은, 대략 전면(全面)에 형성되어 있다. 이 때문에, 게이트 절연층(4)은, 하부 전극(3c) 및 상부 전극(6c)과 평면적으로 겹치는 영역(개구(41)와 평면적으로 겹치는 영역)에, 상층 쪽 게이트 절연층(4b)만으로 이루어지는 막 두께가 얇은 부분을 구비하고 있으며, 이러한 막 두께가 얇은 부분에 의해 유지 용량(1h)의 유전체층(4c)이 구성되어 있다. 여기서, 하부 전극(3c)의 상층 쪽 중, 하부 전극(3c)의 가장자리를 따라 게이트 절연층(4)과 동일 두께인 두꺼운 부분이 남아 있으며, 유전체층(4c)은, 이 두꺼운 절연막으로 둘러싸여 있다. 이 때문에, 하부 전극(3c)의 가장자리 부분이나 상부 전극(6c)의 가장자리 부분에서 발생하기 쉬운 내전압 저하를 방지할 수 있다.
(액정 장치(1)의 제조 방법)
도 4(a)∼(g), 및 도 5(a)∼(d)는, 본 형태의 액정 장치(1)에 이용한 소자 기판(10)의 제조 방법을 나타내는 공정 단면도이다. 또, 소자 기판(10)을 제조하기 위해서는, 소자 기판(10)을 다수 취할 수 있는 대형 기판의 상태에서 이하의 공정이 행해지지만, 이하의 설명에서는, 대형 기판에 대해서도 소자 기판(10)으로 하여 설명한다.
우선, 도 4(a)에 나타내는 게이트 전극 형성 공정에서, 대형의 유리 기판 등의 절연 기판(11)의 표면에 금속막(막 두께가 150㎚인 알루미늄 합금막과, 막 두께가 20㎚인 몰리브덴막의 적층막)을 형성한 후, 포토리소그래피 기술을 이용하여 금 속막을 패터닝하고, 게이트선(3a)(게이트 전극), 및 용량선(3b)(하부 전극(3c))을 동시 형성한다.
다음으로, 게이트 절연층 형성 공정을 행한다. 본 형태에서, 게이트 절연층 형성 공정에서는, 우선, 도 4(b)에 나타내는 하층 쪽 게이트 절연층 형성 공정에서, 플라즈마 CVD법에 의해, 게이트 절연층(4)의 하층 쪽을 구성하는 두꺼운 하층 쪽 게이트 절연층(4a)을 형성한다. 본 형태에서, 하층 쪽 게이트 절연층(4a)은, 막 두께가 약 300㎚인 실리콘 질화막으로 이루어진다.
다음으로, 도 4(c)에 나타내는 하층 쪽 게이트 절연층 에칭 공정에서는, 포토리소그래피 기술을 이용하여, 하부 전극(3c)과 평면적으로 겹치는 영역에 개구를 구비한 레지스트 마스크(도시하지 않음)를 형성한 후, 하층 쪽 게이트 절연층(4a)에 대하여, SF6 등의 불소계 에칭 가스에 의한 반응성 이온 에칭(건식 에칭)을 행하여, 개구(41)를 형성한다. 이러한 반응성 이온 에칭은, 이온의 물리적인 스퍼터 효과와, 래디컬의 화학적인 에칭 효과의 상승 효과를 이용하므로, 이방성에 우수하고, 또한, 높은 생산성을 얻을 수 있다.
다음으로, 도 4(d)에 나타내는 상층 쪽 게이트 절연층 성막 공정에서는, 플라즈마 CVD법에 의해, 게이트 절연층(4)의 상층 쪽을 구성하는 얇은 상층 쪽 게이트 절연층(4b)을 형성한다. 본 형태에서, 상층 쪽 게이트 절연층(4b)은, 막 두께가 약 100㎚인 실리콘 질화막으로 이루어진다. 그 결과, 게이트선(3a)(게이트 전극)의 상층 쪽에는, 두꺼운 하층 쪽 게이트 절연층(4a)과, 얇은 상층 쪽 게이트 절 연층(4b)으로 이루어지는 게이트 절연층(4)이 형성되는 한편, 개구(41)와 평면적으로 겹치는 영역에는, 상층 쪽 게이트 절연층(4b)만으로 이루어지는 유전체층(4c)이 형성된다.
다음으로, 도 4(e)에 나타내는 반도체층 형성 공정에서는, 플라즈마 CVD법에 의해, 막 두께가 150㎚인 진성 아모르파스 실리콘막(7d), 및 막 두께가 50㎚인 n＋형 실리콘막(7e)을 연속하여 형성한다. 그 때, 도 4(d)에 나타내는 상층 쪽 게이트 절연층 형성 공정을 행한 소자 기판(10)을 진공 분위기 중으로 유지한 채로, 도 4(e)에 나타내는 반도체층 형성 공정을 행하여, 소자 기판(10)을 대기와 접촉시키지 않는다. 이에 의해, 게이트 절연층(4)(상층 쪽 게이트 절연층(4b))의 표면이 청정한 상태에서 아모르파스 실리콘막(7d)을 적층할 수 있다.
다음으로, 도 4(f)에 나타내는 바와 같이, 포토리소그래피 기술을 이용하여, 아모르파스 실리콘막(7d), 및 n＋형 실리콘막(7e)에 에칭을 행하여, 섬 형상의 반도체층(7a), 및 섬 형상의 n＋형 실리콘막(7e)을 형성한다. 이 에칭에서도, SF6 등의 불소계 에칭 가스를 이용한 반응성 이온 에칭(건식 에칭)을 행한다.
다음으로, 도 4(g)에 나타내는 바와 같이, 금속막(막 두께가 5㎚인 몰리브덴막, 막 두께가 1500㎚인 알루미늄막, 및 막 두께가 50㎚인 몰리브덴막의 적층막)을 형성한 후, 포토리소그래피 기술을 이용하여 패터닝하여, 소스선(6a), 드레인 전극(6b), 및 상부 전극(6c)을 형성한다. 이어서, 소스선(6a) 및 드레인 전극(6b)을 마스크로서 이용하여, 소스선(6a)과 드레인 전극(6b) 사이의 n＋형 실리콘막(7e)을 에칭에 의해 제거하여, 소스ㆍ드레인의 분리를 행한다. 그 결과, 소스선(6a) 및 드레인 전극(6b)이 형성되어 있지 않은 영역으로부터 n＋형 실리콘막(7e)이 제거되어 오믹 컨택트층(7b, 7c)이 형성된다. 이 때, 반도체층(7a)의 표면의 일부가 에칭된다. 이렇게 하여, 하위 게이트형의 화소 스위칭용 박막 트랜지스터(1c)가 형성되고, 또한 유지 용량(1h)이 형성된다.
다음으로, 도 5(a)에 나타내는 바와 같이, 플라즈마 CVD법에 의해, 막 두께가 250㎚인 실리콘 질화막으로 이루어지는 패시베이션막(8)을 형성한다.
다음으로, 도 5(b)에 나타내는 바와 같이, 스핀코트법에 의해, 아크릴 수지 등의 감광성 수지를 도포한 후, 노광, 현상하여, 컨택트 홀(91)을 구비한 평탄화막(9)을 형성한다.
다음으로, 도 5(c)에 나타내는 바와 같이, 포토리소그래피 기술을 이용하여 패시베이션막(8)에 대하여 에칭을 행하여, 컨택트 홀(91)과 겹치는 위치에 컨택트 홀(81)을 형성한다. 이 에칭에서도, SF6 등의 불소계 에칭 가스를 이용한 반응성 이온 에칭(건식 에칭)을 행한다.
다음으로, 도 5(d)에 나타내는 바와 같이, 스퍼터법에 의해, 막 두께가 100㎚인 ITO막을 형성한 후, 포토리소그래피 기술 및 습식 에칭을 이용하여 패터닝하여, 화소 전극(2a)을 형성한다. 그 결과, 화소 전극(2a)은, 컨택트 홀(91, 81)을 거쳐 상부 전극(6c)에 전기적으로 접속된다. 이어서, 도 3(b)에 나타내는 배향 막(19)을 형성하기 위한 폴리이미드막을 형성한 후, 연마 처리를 실시한다.
이렇게 하여 대형 기판의 상태에서 각종 배선이나 TFT를 형성한 소자 기판(10)에 대해서는, 별도로 형성한 대형의 대향 기판(20)과 밀폐제(22)로 접합한 후, 소정의 사이즈로 절단한다. 이에 의해, 액정 주입구(25)가 개구하므로, 액정 주입구(25)로부터 소자 기판(10)과 대향 기판(20) 사이에 액정(1f)을 주입한 후, 액정 주입구(25)를 밀봉재(26)에 의해 밀봉한다.
(본 형태의 주된 효과)
이상 설명한 바와 같이, 본 형태의 액정 장치(1)에서는, 박막 트랜지스터(1c)를 하위 게이트 구조로 구성했으므로, 상층 쪽 게이트 절연막(4b), 능동층(반도체층(7a))을 구성하기 위한 진성 아모르파스 실리콘막(7d), 및 오믹 컨택트층(7b, 7c)을 구성하기 위한 n＋형 실리콘막(7e)을 연속 성막할 수 있으므로, 청정한 상층 쪽 게이트 절연막(4b)의 상층에 아모르파스 실리콘막(7d)을 형성할 수 있다. 더구나, 본 형태에서는, 상층 쪽 게이트 절연막(4b), 아모르파스 실리콘막(7d), 및 오믹 컨택트층(7b, 7c)을 구성할 때, 소자 기판(10)을 진공 분위기 중으로 유지를 계속하므로, 상층 쪽 게이트 절연막(4b) 표면의 오염을 확실히 방지할 수 있다. 이 때문에, 게이트 절연층(4)과 반도체층(7a)의 계면이 청정하며, 박막 트랜지스터(1c)의 신뢰성이 높다.
또한, 유지 용량(1h)의 유전체층(4c)의 두께가 게이트 절연층(4)의 두께의 1 ／4배이므로, 단위 면적당 정전 용량이 4배이다. 더구나, 유전체층(4c)을 구성하는 상층 쪽 게이트 절연층(4b)은, 실리콘 질화막(유전율이 약 7∼8)이며, 실리콘 산화막보다 유전율이 높으므로, 유지 용량(1h)은, 단위 면적당 정전 용량이 높다. 이 때문에, 유지 용량(1h)은, 전하의 유지 특성이 높은 한편, 단위 면적당 용량값이 높아진 만큼, 그 점유 면적을 축소하면 화소 개구율을 높일 수 있다.
또한, 본 형태에서는, 게이트 절연층(4)을 부분적으로 얇게 한 부분을 유지 용량(1h)의 유전체층(4c)으로서 이용하는 데 있어서, 하층 쪽 게이트 절연층(4a)을 남기지 않고, 상층 쪽 게이트 절연층(4b)만으로 유전체층(4c)을 구성했으므로, 하층 쪽 게이트 절연층(4a)을 부분적으로 남기는 경우와 달리, 에칭 깊이의 편차에 기인하는 유지 용량(1h)의 용량 편차를 방지할 수 있다.
또한, 본 형태에서는, 게이트 절연층(4)을 부분적으로 얇게 한 부분을 유지 용량(1h)의 유전체층(4c)으로서 이용하는 데 있어서, 하층 쪽 게이트 절연층(4a) 및 상층 쪽 게이트 절연층(4b) 중, 하층 쪽 게이트 절연층(4a)을 제거하고, 이 하층 쪽 게이트 절연층(4a)의 상층에 형성한 상층 쪽 게이트 절연층(4b)을 유지 용량(1h)의 유전체층(4c)으로서 이용한다. 이러한 상층 쪽 게이트 절연층(4b)이라면, 하층 쪽 게이트 절연층(4a)을 건식 에칭에 의해 제거할 때의 정전기나 플라즈마에 노출되지 않으므로, 상층 쪽 게이트 절연층(4b)의 결함 밀도가 낮다. 이 때문에, 유지 용량(1h)의 내전압 저하 등이라고 하는 문제의 발생을 방지할 수 있다. 예컨대, 도 15를 참조하여 설명한 유지 용량(1h)의 유전체층(4c)(하층 쪽 게이트 절연층(4a))은, 정전기나 플라즈마의 영향을 받아 결함 밀도가 0.2개／cm2인 데 대하여, 본 형태의 유지 용량(1h)의 유전체층(4c)(상층 쪽 게이트 절연층(4b))은, 정전기나 플라즈마의 영향을 받지 않으므로, 결함 밀도가 0.01개／cm2로, 현저히 적다. 이러한 결함 밀도는, 2.4인치의 HVGA 방식 액정 패널에 환산하면, 도 15를 참조하여 설명한 유지 용량(1h)을 구비한 액정 장치(1)에서는 불량 발생률이 20％에 상당하는 데 대하여, 본 형태의 유지 용량(1h)을 구비한 액정 장치(1)에 의하면 불량 발생률을 1％까지 감소시킬 수 있게 된다.
또, 본 형태에서는, 하층 쪽 게이트 절연층(4a)에 대하여 건식 에칭을 행하여 개구(41)를 형성했지만, 습식 에칭을 행하여 개구(41)를 형성하더라도 좋다. 이러한 경우에도, 상층 쪽 게이트 절연층(4b)은, 하층 쪽 게이트 절연층(4a)에 대한 에칭액에 접촉하지 않으므로, 상층 쪽 게이트 절연층(4b)에 핀홀이 발생하지 않는다. 이 때문에, 유지 용량(1h)의 내전압의 편차를 방지할 수 있다.
(실시예 2)
도 6(a), (b)는 본 발명의 실시예 2에 따른 액정 장치의 화소 하나분의 평면도, 및 A2－B2에 상당하는 위치에서 액정 장치를 절단했을 때의 단면도이다. 도 7(a)~(g)는 본 형태의 액정 장치(1)에 이용한 소자 기판(10)의 제조 공정 중, 소스ㆍ드레인 전극을 형성하기까지의 공정을 나타내는 공정 단면도이다. 도 6(a)에서는, 화소 전극을 굵고 긴 점선으로 나타내고, 게이트선 및 이와 동시 형성된 박막 을 가는 실선으로 나타내며, 소스선 및 이와 동시 형성된 박막을 가는 일점 쇄선으로 나타내고, 반도체층을 가늘고 짧은 점선으로 나타낸다. 또, 유지 용량을 구성하는 유전체층에 상당하는 부분에 대해서는 가는 이점 쇄선으로 나타내고, 컨택트 홀에 대해서는, 게이트선 등과 마찬가지로, 가는 실선으로 나타낸다. 또, 에칭스토퍼층에 대해서는, 굵고 짧은 굵은 선으로 나타낸다. 또, 본 형태의 기본적인 구성은 실시예 1과 마찬가지이므로, 공통하는 부분에는 동일한 부호를 부여하여 그들의 설명을 생략한다.
도 6(a), (b)에 나타내는 바와 같이, 본 형태에서도, 실시예 1과 마찬가지로, 소자 기판(101)에서, 게이트선(3a)과 소스선(6a)으로 둘러싸인 화소 영역(1e)에는, 하위 게이트형 박막 트랜지스터(1c)와 유지 용량(1h)이 형성되어 있다. 유지 용량(1h)은, 용량선(3b)으로부터의 돌출 부분을 하부 전극(3c)으로 하고, 드레인 전극(6b)으로부터의 연설 부분을 상부 전극(6c)으로 하고 있다. 게이트 절연층(4)은, 실시예 1과 마찬가지로, 하층 쪽이 두꺼운 실리콘 질화막으로 이루어지는 하층 쪽 게이트 절연층(4a)과, 상층 쪽이 얇은 실리콘 질화막으로 이루어지는 상층 쪽 게이트 절연층의 2층 구조로 되어 있다. 하층 쪽 게이트 절연층(4a)은, 유지 용량(1h)의 하부 전극(3c) 및 상부 전극(6c)과 평면적으로 겹치는 영역에서 두께 방향의 전체에 걸쳐 제거되어, 개구(41)가 형성되어 있다. 이 때문에, 유지 용량(1h)의 유전체층(4c)은, 게이트 절연층(4) 중, 막 두께가 얇은 부분(하층 쪽 게이트 절연층(4a))에 의해 구성되어 있다. 또, 하부 전극(3c)의 상층 쪽 중, 하부 전극(3c)의 가장자리를 따라 게이트 절연층(4)과 동일 두께의 절연막이 형성되어 있으며, 유전체층(4c)은, 이 두꺼운 절연막으로 둘러싸여 있다.
본 형태에서는, 반도체층(7a)의 상층 쪽 중, 소스선(6a)(소스 전극)의 단부와 드레인 전극(6b)의 단부 사이에 끼워진 영역에 에칭스토퍼층(7x)이 형성되어 있으며, 에칭스토퍼층(7x)의 상층에 덮이도록 오믹 컨택트층(7b, 7c)이 형성되어 있다. 본 형태에서, 에칭스토퍼층(7x)은, 막 두께가 150㎚인 실리콘 질화막으로 이루어진다. 그 밖의 구성은, 실시예 1과 마찬가지이므로, 설명을 생략한다.
이러한 구성의 소자 기판(10)을 제조하기 위해서는, 도 7(a)에 나타내는 게이트 전극 형성 공정에서, 절연 기판(11)의 표면에 금속막(알루미늄 합금막과 몰리브덴막의 적층막)을 형성한 후, 포토리소그래피 기술을 이용하여 금속막을 패터닝하여, 게이트선(3a)(게이트 전극), 및 용량선(3b)(하부 전극(3c))을 형성한다.
다음으로, 게이트 절연층 형성 공정을 행한다. 본 형태에서도, 실시예 1과 마찬가지로, 도 7(b)에 나타내는 하층 쪽 게이트 절연층 형성 공정에서, 플라즈마 CVD법에 의해, 게이트 절연층(4)의 하층 쪽을 구성하는 두꺼운 실리콘 질화막(하층 쪽 게이트 절연층(4a))을 형성한 후, 하층 쪽 게이트 절연층 에칭 공정에서, 하층 쪽 게이트 절연층(4a)에 대하여 에칭을 행하여, 하부 전극(3c)과 겹치는 위치에 개구(41)를 형성한다. 다음으로, 도 7(c)에 나타내는 상층 쪽 게이트 절연층 형성 공정에서, 게이트 절연층(4)의 상층 쪽을 구성하는 얇은 실리콘 질화막(상층 쪽 게이트 절연층(4b))을 형성한다.
다음으로, 도 7(d)에 나타내는 반도체층 형성 공정에서, 플라즈마 CVD법에 의해, 진성 아모르파스 실리콘막(7d)을 형성한다. 이 때, 도 7(c)에 나타내는 상 층 쪽 게이트 절연층 형성 공정을 행한 소자 기판(10)에 대해서는, 진공 분위기 중으로 유지한 채로, 도 7(d)에 나타내는 반도체층 형성 공정을 행하여, 소자 기판(10)을 대기와 접촉시키지 않는다. 이에 의해, 게이트 절연층(4)(상층 쪽 게이트 절연층(4b))의 표면이 청정한 상태에서 아모르파스 실리콘막(7d)(능동층)을 적층할 수 있다. 다음으로, 아모르파스 실리콘막(7d)의 상층 쪽에, 막 두께가 150㎚인 실리콘 질화막을 형성한 후, 실리콘 질화막을 에칭하여, 에칭스토퍼층(7x)을 형성한다. 이 에칭에서도, SF6 등의 불소계 에칭 가스를 이용한 반응성 이온 에칭(건식 에칭)을 행한다.
다음으로, 도 7(e)에 나타내는 바와 같이, 에칭스토퍼층(7x)의 상층 쪽에 n＋형 실리콘막(7e)을 형성한다. 다음으로, 도 7(f)에 나타내는 바와 같이, 아모르파스 실리콘막(7d) 및 n＋형 실리콘막(7e)에 대하여 포토리소그래피 기술을 이용하여 건식 에칭을 행하여, 섬 형상의 반도체층(7a) 및 n＋형 실리콘막(7e)을 형성한다.
다음으로, 도 7(g)에 나타내는 바와 같이, 금속막(몰리브덴막, 알루미늄막, 및 몰리브덴막의 적층막)을 형성한 후, 포토리소그래피 기술을 이용하여 패터닝하여, 소스선(6a), 드레인 전극(6b), 및 상부 전극(6c)을 형성한다. 이어서, 소스선(6a) 및 드레인 전극(6b)을 마스크로서 이용하여, 소스선(6a)과 드레인 전극(6b) 사이의 n＋형 실리콘막(7e)을 에칭에 의해 제거하여, 소스ㆍ드레인의 분리를 행한 다. 그 결과, 소스선(6a) 및 드레인 전극(6b)이 형성되어 있지 않은 영역으로부터 n＋형 실리콘막(7e)이 제거되어 오믹 컨택트층(7b, 7c)이 형성된다. 이 때, 에칭스토퍼층(7x)은, 반도체층(7a)을 보호하는 기능을 한다. 이렇게 하여, 하위 게이트형의 화소 스위칭용 박막 트랜지스터(1c)가 형성되고, 또한 유지 용량(1h)이 형성된다. 그 이후의 공정은, 실시예 1과 마찬가지이므로, 설명을 생략한다.
이와 같이 본 형태에서는, 유지 용량(1h)의 기본적인 구성이 실시예 1과 마찬가지이므로, 신뢰성이 높은 박막 트랜지스터(1c)를 형성할 수 있고, 또한 용량이 높고 내전압이 안정한 유지 용량(1h)을 형성할 수 있는 등, 실시예 1과 마찬가지의 효과를 나타낸다.
또한, 도 7(d)에 나타내는 바와 같이, 에칭스토퍼층(7x)을 형성할 때, 아모르파스 실리콘막(7d)은, 상층 쪽 게이트 절연층(4b)을 보호하는 기능을 한다. 이 때문에, 에칭스토퍼층(7x)을 형성한 경우에도, 유전체층(4c)으로서 이용되는 상층 쪽 게이트 절연층(4b)에 결함이 발생하는 것을 방지할 수 있다.
(실시예 3)
도 8(a), (b)는 본 발명의 실시예 3에 따른 액정 장치의 화소 하나분의 평면도, 및 A3－B3에 상당하는 위치에서 액정 장치를 절단했을 때의 단면도이다. 도 9(a)∼(g)는 본 형태의 액정 장치(1)에 이용한 소자 기판(10)의 제조 공정 중, 소스ㆍ드레인 전극을 형성하기까지의 공정을 나타내는 공정 단면도이다. 도 8(a)에 서는, 화소 전극을 굵고 긴 점선으로 나타내고, 게이트선 및 이와 동시 형성된 박막을 가는 실선으로 나타내며, 소스선 및 이와 동시 형성된 박막을 가는 일점 쇄선으로 나타내고, 반도체층을 가늘고 짧은 점선으로 나타낸다. 또한, 유지 용량을 구성하는 유전체층에 상당하는 부분에 대해서는 가는 이점 쇄선으로 나타내고, 컨택트 홀에 대해서는, 게이트선 등과 마찬가지로, 가는 실선으로 나타낸다. 또한, 유지 용량의 상부 전극에 대해서는, 굵은 일점 쇄선으로 나타낸다. 또, 본 형태의 기본적인 구성은, 실시예 1과 마찬가지이므로, 공통하는 부분에는 동일한 부호를 부여하여 그들의 설명을 생략하다.
도 8(a), (b)에 나타내는 바와 같이, 본 형태에서도, 실시예 1과 마찬가지로, 소자 기판(10)에서, 게이트선(3a)과 소스선(6a)으로 둘러싸인 화소 영역(1e)에는, 하위 게이트형의 박막 트랜지스터(1c)와, 유지 용량(1h)이 형성되어 있다.
본 형태에서, 유지 용량(1h)은, 용량선(3b)으로부터의 돌출 부분을 하부 전극(3c)으로 하고 있는 점에서는 실시예 1과 마찬가지이다. 단, 유지 용량(1h)의 상부 전극(5a)은, 게이트 절연층(4)과 드레인 전극(6b)의 층간에 형성된 ITO막에 의해 구성되어 있으며, 상부 전극(5a)은, 드레인 전극(6b)과의 부분적인 중첩 부분에 의해 드레인 전극(6b)에 전기적으로 접속되어 있다. 본 형태에서, 상부 전극(5a)을 구성하는 ITO막의 막 두께는 50㎚이다. 또, 상부 전극(5a)에 대해서는, 컨택트 홀(81, 91)을 거쳐, 평탄화막(9)의 상층에 형성된 화소 전극(2a)이 전기적으로 접속되어 있다.
게이트 절연층(4)은, 실시예 1과 마찬가지로, 하층 쪽이 두꺼운 실리콘 질화 막으로 이루어지는 하층 쪽 게이트 절연층(4a)과, 상층 쪽이 얇은 실리콘 질화막으로 이루어지는 상층 쪽 게이트 절연층의 2층 구조로 되어 있다. 하층 쪽 게이트 절연층(4a)은, 유지 용량(1h)의 하부 전극(3c) 및 상부 전극(5a)과 평면적으로 겹치는 영역에서 두께 방향의 전체에 걸쳐 제거되어, 개구(41)가 형성되어 있다. 이 때문에, 유지 용량(1h)의 유전체층(4c)은, 게이트 절연층(4) 중, 막 두께가 얇은 부분(하층 쪽 게이트 절연층(4a))에 의해 구성되어 있다. 또, 하부 전극(3c)의 상층 쪽 중, 하부 전극(3c)의 가장자리를 따라 게이트 절연층(4)과 동일 두께의 절연막이 형성되어 있으며, 유전체층(4c)은, 이 두꺼운 절연막으로 둘러싸여 있다. 그 밖의 구성은, 실시예 1과 마찬가지이므로, 설명을 생략한다.
이러한 구성의 소자 기판(10)을 제조하기 위해서는, 도 9(a)에 나타내는 게이트 전극 형성 공정에서, 절연 기판(11)의 표면에 금속막(알루미늄 합금막과 몰리브덴막의 적층막)을 형성한 후, 포토리소그래피 기술을 이용하여 금속막을 패터닝하여, 게이트선(3a)(게이트 전극), 및 용량선(3b)(하부 전극(3c))을 형성한다.
다음으로, 게이트 절연층 형성 공정을 행한다. 본 형태에서도, 실시예 1과 마찬가지로, 도 9(b)에 나타내는 하층 쪽 게이트 절연층 형성 공정에서, 플라즈마 CVD법에 의해, 게이트 절연층(4)의 하층 쪽을 구성하는 두꺼운 실리콘 질화막(하층 쪽 게이트 절연층(4a))을 형성한 후, 하층 쪽 게이트 절연층 에칭 공정에서, 하층 쪽 게이트 절연층(4a)에 대하여 에칭을 행하여, 하부 전극(3c)과 겹치는 위치에 개구(41)를 형성한다. 다음으로, 도 9(c)에 나타내는 상층 쪽 게이트 절연층 성막 공정에서, 게이트 절연층(4)의 상층 쪽을 구성하는 얇은 실리콘 질화막(상층 쪽 게 이트 절연층(4b))을 형성한다.
다음으로, 도 9(d)에 나타내는 반도체층 형성 공정에서, 진성 아모르파스 실리콘막(7d), 및 n＋형 실리콘막(7e)을 순차적으로 형성한다. 이 때, 도 9(c)에 나타내는 상층 쪽 게이트 절연층 형성 공정을 행한 소자 기판(10)에 대해서는, 진공 분위기 중으로 유지한 채로, 도 9(d)에 나타내는 반도체층 형성 공정을 행하여, 소자 기판(10)을 대기와 접촉시키지 않는다. 이에 의해, 게이트 절연층(4)(상층 쪽 게이트 절연층(4b))의 표면이 청정한 상태에서 아모르파스 실리콘막(7d)(능동층)을 적층할 수 있다.
다음으로, 도 9(e)에 나타내는 바와 같이, 포토리소그래피 기술을 이용하여, 아모르파스 실리콘막(7d), 및 n＋형 실리콘막(7e)에 건식 에칭을 행하여, 섬 형상의 반도체층(7a), 및 섬 형상의 n＋형 실리콘막(7e)을 형성한다.
다음으로, 도 9(f)에 나타내는 상부 전극 형성 공정에서, 스퍼터법에 의해, 막 두께가 50㎚인 ITO막을 형성한 후, 포토리소그래피 기술을 이용하여, ITO막에 습식 에칭을 행하여, 상부 전극(5a)을 형성한다. 이렇게 하여, 유지 용량(1h)이 형성된다.
다음으로, 도 9(g)에 나타내는 바와 같이, 금속막(몰리브덴막, 알루미늄막, 및 몰리브덴막의 적층막)을 형성한 후, 포토리소그래피 기술을 이용하여 패터닝하여, 소스선(6a), 드레인 전극(6b), 및 상부 전극(6c)을 형성한다. 이어서, 소스선(6a) 및 드레인 전극(6b)을 마스크로서 이용하여, 소스선(6a)과 드레인 전극(6b) 사이의 n＋형 실리콘막(7e)을 에칭에 의해 제거하고, 소스ㆍ드레인의 분리를 행한다. 그 결과, 소스선(6a) 및 드레인 전극(6b)이 형성되어 있지 않은 영역으로부터 n＋형 실리콘막(7e)이 제거되어 오믹 컨택트층(7b, 7c)이 형성된다. 이렇게 하여, 하위 게이트형의 화소 스위칭용 박막 트랜지스터(1c)가 형성된다. 그 이후의 공정은, 실시예 1과 마찬가지이므로, 설명을 생략한다.
이와 같이 본 형태에서는, 유지 용량(1h)의 기본적인 구성이 실시예 1과 마찬가지이므로, 신뢰성이 높은 박막 트랜지스터(1c)를 형성할 수 있고, 또한 용량이 높고 내전압이 안정한 유지 용량(1h)을 형성할 수 있는 등, 실시예 1과 마찬가지의 효과를 나타낸다.
또한, 상부 전극(5a)으로서 ITO막(투명 전극)을 이용했으므로, 드레인 전극(6b)의 연설 부분을 상부 전극으로서 이용한 경우와 비교하여, 화소 개구율을 높일 수 있다.
(실시예 4)
도 10(a), (b)는 본 발명의 실시예 4에 따른 액정 장치의 화소 하나분의 평면도, 및 A4－B4에 상당하는 위치에서 액정 장치를 절단했을 때의 단면도이다. 도 11(a)∼(g)는 본 형태의 액정 장치(1)에 이용한 소자 기판(10)의 제조 공정 중, 소스ㆍ드레인 전극을 형성하기까지의 공정을 나타내는 공정 단면도이다. 도 10(a)에서는, 화소 전극을 굵고 긴 점선으로 나타내고, 게이트선 및 이와 동시 형성된 박 막을 가는 실선으로 나타내며, 소스선 및 이와 동시 형성된 박막을 가는 일점 쇄선으로 나타내고, 반도체층을 가늘고 짧은 점선으로 나타낸다. 또, 유지 용량을 구성하는 유전체층에 상당하는 부분에 대해서는 가는 이점 쇄선으로 나타내고, 컨택트 홀에 대해서는, 게이트선 등과 마찬가지로, 가는 실선으로 나타낸다. 또, 본 형태의 기본적인 구성은, 실시예 1과 마찬가지이므로, 공통하는 부분에는 동일한 부호를 부여하여 그들의 설명을 생략한다.
도 10(a), (b)에 나타내는 바와 같이, 본 형태에서도, 실시예 1과 같이 소자 기판(10)에서, 게이트선(3a)과 소스선(6a)으로 둘러싸인 화소 영역(1e)에는, 하위 게이트형의 박막 트랜지스터(1c)와, 유지 용량(1h)이 형성되어 있다. 단, 실시예 1∼3과 달리, 본 형태에서는, 평탄화막이 형성되어 있지 않고, 화소 전극(2a)은, 게이트 절연층(4)과 드레인 전극(6b)의 층간에 형성되며, 드레인 전극(6b)과의 부분적인 중첩 부분에 의해 드레인 전극(6b)에 전기적으로 접속되어 있다.
또한, 유지 용량(1h)은, 용량선(3b)으로부터의 돌출 부분을 하부 전극(3c)으로 하고 있는 점에서는 실시예 1과 마찬가지이다. 단, 유지 용량(1h)의 상부 전극은, 화소 전극(2a) 중, 하부 전극(3c)과 평면적으로 겹치는 부분에 의해 구성되어 있다.
게이트 절연층(4)은, 실시예 1과 마찬가지로, 하층 쪽이 두꺼운 실리콘 질화막으로 이루어지는 하층 쪽 게이트 절연층(4a)과, 상층 쪽이 얇은 실리콘 질화막으로 이루어지는 상층 쪽 게이트 절연층의 2층 구조로 되어 있다. 하층 쪽 게이트 절연층(4a)은, 유지 용량(1h)의 하부 전극(3c) 및 화소 전극(2a)과 평면적으로 겹 치는 영역에서 두께 방향의 전체에 걸쳐 제거되어, 개구(41)가 형성되어 있다. 이 때문에, 유지 용량(1h)의 유전체층(4c)은, 게이트 절연층(4) 중, 막 두께가 얇은 부분(하층 쪽 게이트 절연층(4a))에 의해 구성되어 있다. 또, 하부 전극(3c)의 상층 쪽 중, 하부 전극(3c)의 가장자리를 따라 게이트 절연층(4)과 동일 두께의 절연막이 형성되어 있으며, 유전체층(4c)은, 이 두꺼운 절연막으로 둘러싸여 있다. 그 밖의 구성은, 실시예 1과 마찬가지이므로, 설명을 생략한다.
이러한 구성의 소자 기판(10)을 제조하기 위해서는, 도 11(a)에 나타내는 게이트 전극 형성 공정에서, 절연 기판(11)의 표면에 금속막(알루미늄 합금막과 몰리브덴막의 적층막)을 형성한 후, 포토리소그래피 기술을 이용하여 금속막을 패터닝하여, 게이트선(3a)(게이트 전극), 및 용량선(3b)(하부 전극(3c))을 형성한다.
다음으로, 게이트 절연층 형성 공정을 행한다. 본 형태에서도, 실시예 1과 마찬가지로, 도 11(b)에 나타내는 하층 쪽 게이트 절연층 형성 공정에서, 플라즈마 CVD법에 의해, 게이트 절연층(4)의 하층 쪽을 구성하는 두꺼운 실리콘 질화막(하층 쪽 게이트 절연층(4a))을 형성한 후, 하층 쪽 게이트 절연층 에칭 공정에서, 하층 쪽 게이트 절연층(4a)에 대하여 에칭을 행하여, 하부 전극(3c)과 겹치는 위치에 개구(41)를 형성한다. 다음으로, 도 11(c)에 나타내는 상층 쪽 게이트 절연층 성막 공정에서, 게이트 절연층(4)의 상층 쪽을 구성하는 얇은 실리콘 질화막(상층 쪽 게이트 절연층(4b))을 형성한다.
다음으로, 도 11(d)에 나타내는 반도체층 형성 공정에서, 진성 아모르파스 실리콘막(7d), 및 n＋형 실리콘막(7e)을 순차적으로 형성한다. 이 때, 도 11(c)에 나타내는 상층 쪽 게이트 절연층 형성 공정을 행한 소자 기판(10)에 대해서는, 진공 분위기 중으로 유지한 채로, 도 11(d)에 나타내는 반도체층 형성 공정을 행하여, 소자 기판(10)을 대기와 접촉시키지 않는다. 이에 의해, 게이트 절연층(4)(상층 쪽 게이트 절연층(4b))의 표면이 청정한 상태에서 아모르파스 실리콘막(7d)(능동층)을 적층할 수 있다.
다음으로, 도 11(e)에 나타내는 바와 같이, 포토리소그래피 기술을 이용하여, 아모르파스 실리콘막(7d), 및 n＋형 실리콘막(7e)에 건식 에칭을 행하여, 섬 형상의 반도체층(7a), 및 섬 형상의 n＋형 실리콘막(7e)을 형성한다.
다음으로, 도 11(f)에 나타내는 화소 전극 형성 공정(상부 전극 형성 공정)에서, ITO막을 형성한 후, 포토리소그래피 기술을 이용하여, ITO막에 에칭을 행하여, 화소(2a)를 형성한다. 이렇게 하여, 유지 용량(1h)이 형성된다.
다음으로, 도 11(g)에 나타내는 바와 같이, 금속막(몰리브덴막, 알루미늄막, 및 몰리브덴막의 적층막)을 형성한 후, 포토리소그래피 기술을 이용하여 패터닝하여, 소스선(6a), 드레인 전극(6b), 및 상부 전극(6c)을 형성한다. 이어서, 소스선(6a) 및 드레인 전극(6b)을 마스크로서 이용하여, 소스선(6a)과 드레인 전극(6b) 사이의 n＋형 실리콘막(7e)을 에칭에 의해 제거하여, 소스ㆍ드레인의 분리를 행한다. 그 결과, 소스선(6a) 및 드레인 전극(6b)이 형성되어 있지 않은 영역으로부터 n＋형 실리콘막(7e)이 제거되어 오믹 컨택트층(7b, 7c)이 형성된다. 이렇게 하여, 하위 게이트형의 화소 스위칭용 박막 트랜지스터(1c)가 형성된다. 그 이후의 공정은, 실시예 1과 마찬가지이므로, 설명을 생략한다.
이와 같이 본 형태에서는, 유지 용량(1h)의 기본적인 구성이 실시예 1과 마찬가지이므로, 신뢰성이 높은 박막 트랜지스터(1c)를 형성할 수 있고, 또한 용량이 높고 내전압이 안정한 유지 용량(1h)을 형성할 수 있는 등, 실시예 1과 마찬가지의 효과를 나타낸다.
또한, 유지 용량(1h)의 상부 전극으로서, ITO막(투명 전극)으로 이루어지는 화소 전극(2a)의 일부를 이용했으므로, 드레인 전극(6b)의 연설 부분을 상부 전극으로서 이용한 경우와 비교하여, 화소 개구율을 높일 수 있다.
(실시예 5)
도 12(a), (b)는 본 발명의 실시예 5에 따른 액정 장치의 화소 하나분의 평면도, 및 A5－B5에 상당하는 위치애서 액정 장치를 절단했을 때의 단면도이다. 도 12(a)에서는, 화소 전극을 굵고 긴 점선으로 나타내고, 게이트선 및 이와 동시 형성된 박막을 가는 실선으로 나타내며, 소스선 및 이와 동시 형성된 박막을 가는 일점 쇄선으로 나타내고, 반도체층을 가늘고 짧은 점선으로 나타낸다. 또, 유지 용량을 구성하는 유전체층에 상당하는 부분에 대해서는 가는 이점 쇄선으로 나타내고, 컨택트 홀에 대해서는, 게이트선 등과 마찬가지로, 가는 실선으로 나타낸다. 또, 본 형태의 기본적인 구성은, 실시예 1과 마찬가지이므로, 공통하는 부분에는 동일한 부호를 부여하여 그들의 설명을 생략한다.
도 12(a), (b)에 나타내는 바와 같이, 본 형태에서도, 실시예 1과 마찬가지로, 소자 기판(10)에서, 게이트선(3a)과 소스선(6a)으로 둘러싸인 화소 영역(1e)에는, 하위 게이트형의 박막 트랜지스터(1c)와, 유지 용량(1h)이 형성되어 있다. 단, 실시예 1∼4와 달리, 본 형태에서는, 용량선이 형성되어 있지 않고, 주사 방향(게이트선(3a)의 연장 방향과 교차하는 방향／소스선(6a)의 연장 방향)에서의 전단측의 게이트선(3a)의 일부에 의해 유지 용량(1h)의 하부 전극(3c)이 구성되어 있다.
또한, 유지 용량(1h)에서는, 하부 전극(3c)과 겹치는 영역에 상부 전극(6d)이 형성되어 있으며, 본 형태에서는, 상부 전극(6d)으로서는, 소스선(6a)이나 드레인 전극(6b)과 동시 형성된 금속층이 이용되고 있다. 여기서, 상부 전극(6d)은, 드레인 전극(6b)과 분리하여 형성되어 있다. 이 때문에, 평탄화막(9)의 상층에 형성된 화소 전극(2a)은, 패시베이션막(8)의 컨택트 홀(81), 및 평탄화막(9)의 컨택트 홀(91)을 거쳐 상부 전극(6d)에 전기적으로 접속하고, 패시베이션막(8)의 컨택트 홀(82), 및 평탄화막(9)의 컨택트 홀(92)을 거쳐 드레인 전극(6b)에 전기적으로 접속하고 있다.
게이트 절연층(4)은, 실시예 1과 마찬가지로, 하층 쪽이 두꺼운 실리콘 질화막으로 이루어지는 하층 쪽 게이트 절연층(4a)과, 상층 쪽이 얇은 실리콘 질화막으로 이루어지는 상층 쪽 게이트 절연층의 2층 구조로 되어 있다. 하층 쪽 게이트 절연층(4a)은, 유지 용량(1h)의 하부 전극(3c) 및 상부 전극(6d)과 평면적으로 겹치는 영역에서 두께 방향의 전체에 걸쳐 제거되어, 개구(41)가 형성되어 있다. 이 때문에, 유지 용량(1h)의 유전체층(4c)은, 게이트 절연층(4) 중, 막 두께가 얇은 부분(하층 쪽 게이트 절연층(4a))에 의해 구성되어 있다. 또, 하부 전극(3c)의 상층 쪽 중, 하부 전극(3c)의 가장자리를 따라 게이트 절연층(4)과 동일 두께의 절연막이 형성되어 있으며, 유전체층(4c)은, 이 두꺼운 절연막으로 둘러싸여 있다. 그 밖의 구성은, 실시예 1과 마찬가지이므로, 설명을 생략한다.
이러한 구성의 소자 기판(10)은, 기본적으로는 실시예 1과 마찬가지인 방법으로 제조할 수 있다. 즉, 도 4(a)에 나타내는 게이트 전극 형성 공정에서는, 용량선을 형성하지 않고, 또한 게이트선(3a)을 도 12(a)에 나타내는 평면 형상으로 형성한다. 또한, 도 4(g)에 나타내는 소스ㆍ드레인 전극 형성 공정에서 소스선(6a) 및 드레인 전극(6b)을 형성할 때, 상부 전극(6d)을 형성한다. 또한, 도 5(b)에 나타내는 평탄화막 형성 공정에서는, 컨택트 홀(91, 92)을 구비한 평탄화막(9)을 형성하고, 또한 도 5(c)에 나타내는 컨택트 홀 형성 공정에서는, 포토리소그래피 기술을 이용하여 패시베이션막(8)에 대하여 에칭을 행할 때, 컨택트 홀(91, 92)과 겹치는 위치에 컨택트 홀(81, 82)을 형성한다.
(그 밖의 실시예)
상기 실시예에서는, 게이트 절연층(4)을 구성하는 하층 쪽 게이트 절연층(4a) 및 상층 쪽 게이트 절연층(4b)의 모두가 동일한 절연막으로 이루어지는 구 성이었지만, 하층 쪽 게이트 절연층(4a) 및 상층 쪽 게이트 절연층(4b)이 서로 다른 절연막으로 이루어지는 구성이더라도 좋다. 이 경우, 게이트 절연층(4)을 실리콘 산화막과 실리콘 질화막에 의해 구성하는 경우, 유전체층(4c)으로서 이용하는 상층 쪽 게이트 절연층(4b)에 대해서는 유전율이 높은 실리콘 질화막에 의해 구성하는 것이 바람직하다. 또한, 상기 실시예에서는, 하층 쪽 게이트 절연층(4a) 및 상층 쪽 게이트 절연층(4b)은 각각, 1층의 절연막으로 이루어지는 구성이었지만, 하층 쪽 게이트 절연층(4a) 및 상층 쪽 게이트 절연층(4b)이 각각, 복수층의 절연막으로 이루어지는 구성이더라도 좋다.
상기 실시예에서는, 게이트 절연층(4)을 부분적으로 얇게 한 부분을 유지 용량(1h)의 유전체층(4c)으로서 이용하는 데 있어서, 하부 전극(3c)의 바깥쪽 둘레의 가장자리보다 내측 영역에서만 하층 쪽 게이트 절연층(4a)을 제거하여 개구(41)를 형성했지만, 하부 전극(3c)의 가장자리 부분이나 상부 전극의 가장자리 부분에서 발생하기 쉬운 내전압 저하가 문제가 되지 않는 경우나, 다른 대책이 실시되고 있는 경우에는, 하부 전극(3c)이나 상부 전극보다 넓은 영역에 걸쳐 하층 쪽 게이트 절연층(4a)을 제거하더라도 좋다.
상기 실시예에서는, 게이트선(3a)에 알루미늄 합금막과 몰리브덴막의 다층막을 이용하고, 소스선(6a)에 알루미늄막과 몰리브덴막의 다층막을 이용했지만, 이들 배선에는 그 밖의 금속막을 이용할 수 있고, 또한, 실리사이드막 등이라고 하는 도전막을 이용하여도 좋다. 또한, 상기 실시예에서는 반도체층(7a)으로서 진성 아모르파스 실리콘막을 이용했지만, 그 밖의 실리콘막이나, 유기 반도체막, 산화아연 등의 투명 반도체막을 이용하여도 좋다.
또한, 상기 실시예에서는, 투과형 액정 장치를 예로 설명했지만, 반투과 반사형 액정 장치나 전반사형 액정 장치에 본 발명을 적용하더라도 좋다. 또한, 상기 실시예에서는, TN 모드, ECB 모드, VAN 모드의 액티브 매트릭스형 액정 장치를 예로 설명했지만, IPS(In－Plane Switching) 모드 등의 다른 모드를 본 발명의 액정 장치(전기 광학 장치)에 적용하더라도 좋다.
또한, 전기 광학 장치로서 액정 장치에 한하지 않고, 예컨대, 유기 EL(electroluminescence) 장치에서도, 유기 EL막을 전기 광학 물질로서 유지하는 소자 기판상의 각 화소 영역에, 박막 트랜지스터와, 이 박막 트랜지스터에 전기적으로 접속된 화소 전극과, 상기 박막 트랜지스터의 게이트 절연층보다 하층 쪽에 하부 전극을 구비하는 유지 용량이 형성되므로, 이러한 유기 EL 장치에 본 발명을 적용하더라도 좋다.
(전자 기기의 실시예)
도 13은 본 발명에 따른 액정 장치를 각종 전자 기기의 표시 장치로서 이용하는 경우의 일실시예를 나타내고 있다. 여기에 나타내는 전자 기기는, 퍼스널 컴퓨터나 휴대 전화기 등이며, 표시 정보 출력원(170), 표시 정보 처리 회로(171), 전원 회로(172), 타이밍 제네레이터(173), 그리고 액정 장치(1)를 갖는다. 또한, 액정 장치(1)는, 패널(175) 및 구동 회로(176)를 갖고 있으며, 상술한 액정 장치(1)를 이용할 수 있다. 표시 정보 출력원(170)은, ROM(Read Only Memory), RAM(Random Access Memory) 등이라고 하는 메모리, 각종 디스크 등이라고 하는 기억 장치, 디지털 화상 신호를 동조 출력하는 동조 회로 등을 구비하고, 타이밍 제네레이터(173)에 의해 생성된 각종 클록 신호에 근거하여, 소정 형식의 화상 신호 등이라고 하는 표시 정보를 표시 정보 처리 회로(171)에 공급한다. 표시 정보 처리 회로(171)는, 직렬－병렬 변환 회로나, 증폭ㆍ반전 회로, 로테이션 회로, 감마 보정 회로, 클램프 회로 등이라고 하는 주지의 각종 회로를 구비하고, 입력한 표시 정보의 처리를 실행하여, 그 화상 신호를 클록 신호 CLK와 함께 구동 회로(176)에 공급한다. 전원 회로(172)는, 각 구성 요소에 소정의 전압을 공급한다.
상기한 본 발명에 따르면, 게이트 절연층을 부분적으로 얇게 한 부분을 유지 용량의 유전체층으로서 이용한 경우에도, 유지 용량의 용량 편차나 유지 용량의 내전압 저하를 억제할 수 있는 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조 방법을 제공할 수 있다.

Claims (11)

  1. 소자 기판상의 복수의 각 화소 영역의 각각에, 게이트 전극, 게이트 절연층 및 반도체층이 적층된 박막 트랜지스터와,
    상기 박막 트랜지스터의 드레인 영역에 전기적으로 접속된 화소 전극과,
    상기 게이트 절연층을 사이에 두고 대향하는 하부 전극 및 상부 전극을 구비한 유지 용량
    을 구비하되,
    상기 박막 트랜지스터는, 상기 게이트 전극, 상기 게이트 절연층 및 상기 반도체층이 하층 쪽으로부터 순서대로 적층되고,
    상기 게이트 절연층은, 1층 내지 복수층의 절연막으로 이루어지는 하층 쪽 게이트 절연층과, 1층 내지 복수층의 절연막으로 이루어지는 상층 쪽 게이트 절연층을 갖고,
    상기 하층 쪽 게이트 절연층은, 상기 박막 트랜지스터의 기생 용량을 작게 하는 두께로 형성되어 있음과 아울러 상기 하부 전극 및 상기 상부 전극과 겹치는 부분에서 제거되어 있는 것을 특징으로 하는
    전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 상층 쪽 게이트 절연막은, 상기 하층 쪽 게이트 절연막보다 얇게 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하층 쪽 게이트 절연층은 1층의 절연막으로 구성되고, 상기 상층 쪽 게이트 절연층은 1층의 절연막으로 구성되어 있는 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체층은 비결정 실리콘막으로 이루어지는 것을 특징으로 하는 전기 광학 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 상층 쪽 게이트 절연층은 실리콘 질화막으로 이루어지는 것을 특징으로 하는 전기 광학 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 상부 전극은, 상기 박막 트랜지스터의 드레인 전극으로부터 상기 하부 전극과 대향하는 영역까지 연장한 부분인 것을 특징으로 하는 전기 광학 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 상부 전극은, 상기 박막 트랜지스터의 드레인 전극에 전기적으로 접속된 투명 전극인 것을 특징으로 하는 전기 광학 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 상부 전극은, 상기 화소 전극 중, 상기 하부 전극과 대향하는 부분인 것을 특징으로 하는 전기 광학 장치.
  9. 청구항 1 또는 청구항 2에 기재된 전기 광학 장치를 구비하고 있는 것을 특징으로 하는 전자 기기.
  10. 소자 기판상의 복수의 각 화소 영역의 각각에, 게이트 전극, 게이트 절연층 및 반도체층이 적층된 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 영역에 전기적으로 접속된 화소 전극과, 상기 게이트 절연층을 사이에 두고 대향하는 하부 전극 및 상부 전극을 구비한 유지 용량을 갖는 전기 광학 장치의 제조 방법에 있어서,
    상기 게이트 전극을 상기 하부 전극과 동시 형성하는 게이트 전극 형성 공정과,
    상기 게이트 절연층을 형성하는 게이트 절연층 형성 공정과,
    상기 반도체층을 형성하는 반도체층 형성 공정
    을 구비하되,
    상기 게이트 절연층 형성 공정에서는,
    상기 게이트 절연층의 하층 쪽을 상기 박막 트랜지스터의 기생 용량을 작게 하는 두께로 구성하는 1층 내지 복수층의 절연막을 형성하는 하층 쪽 게이트 절연층 형성 공정과,
    상기 하층 쪽 게이트 절연층 형성 공정에서 형성된 절연막에서 상기 하부 전극과 겹치는 부분을 제거하는 하층 쪽 게이트 절연층 에칭 공정과,
    상기 게이트 절연층의 상층 쪽을 구성하는 1층 내지 복수층의 절연막을 형성하는 상층 쪽 게이트 절연층 형성 공정
    을 행하는 것을 특징으로 하는
    전기 광학 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 상층 쪽 게이트 절연층 형성 공정 및 상기 반도체층 형성 공정에 대해서는 상기 소자 기판을 진공 분위기 중에 유지한 채로 연속하여 행하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
KR1020070040991A 2006-04-26 2007-04-26 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 KR100884118B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00121641 2006-04-26
JP2006121641A JP2007294709A (ja) 2006-04-26 2006-04-26 電気光学装置、電子機器、および電気光学装置の製造方法

Publications (2)

Publication Number Publication Date
KR20070105925A true KR20070105925A (ko) 2007-10-31
KR100884118B1 KR100884118B1 (ko) 2009-02-17

Family

ID=38191872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040991A KR100884118B1 (ko) 2006-04-26 2007-04-26 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법

Country Status (6)

Country Link
US (1) US20070252152A1 (ko)
EP (1) EP1850386A1 (ko)
JP (1) JP2007294709A (ko)
KR (1) KR100884118B1 (ko)
CN (1) CN100547802C (ko)
TW (1) TW200742089A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994500B2 (en) 2008-06-30 2011-08-09 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
KR101113354B1 (ko) * 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
US8148779B2 (en) 2008-06-30 2012-04-03 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
TWI434420B (zh) 2007-08-02 2014-04-11 Applied Materials Inc 使用薄膜半導體材料的薄膜式電晶體
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5401831B2 (ja) * 2008-04-15 2014-01-29 株式会社リコー 表示装置
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120071398A (ko) * 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7988470B2 (en) 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
US8840763B2 (en) 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
JP5397921B2 (ja) * 2009-10-02 2014-01-22 国立大学法人大阪大学 有機半導体膜の製造方法
JP5418421B2 (ja) * 2010-06-21 2014-02-19 カシオ計算機株式会社 液晶表示素子
CN101950733B (zh) * 2010-08-02 2012-06-27 友达光电股份有限公司 像素结构的制造方法及有机发光元件的制造方法
CN103681494A (zh) * 2012-09-25 2014-03-26 上海天马微电子有限公司 一种薄膜晶体管像素单元及其制造方法
CN103137619B (zh) * 2012-11-15 2016-03-30 华映光电股份有限公司 画素结构及其制作方法
CN103022080B (zh) * 2012-12-12 2015-09-16 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
US9874775B2 (en) * 2014-05-28 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US20150349000A1 (en) * 2014-05-29 2015-12-03 Qualcomm Mems Technologies, Inc. Fabrication of transistor with high density storage capacitor
CN104538408B (zh) * 2015-01-14 2018-05-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104810321A (zh) * 2015-04-30 2015-07-29 京东方科技集团股份有限公司 一种tft阵列基板及显示装置的制备方法
CN109427848B (zh) 2017-08-30 2021-02-26 京东方科技集团股份有限公司 Oled显示面板及其制备方法、oled显示装置
CN107833924B (zh) * 2017-10-26 2020-06-19 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板
CN110676264B (zh) * 2019-09-09 2021-11-23 Tcl华星光电技术有限公司 像素电极接触孔设计

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
JP2914336B2 (ja) * 1997-02-19 1999-06-28 株式会社日立製作所 液晶表示装置
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP3085305B2 (ja) * 1999-09-21 2000-09-04 株式会社日立製作所 液晶表示装置の製造方法
JP4689025B2 (ja) * 2000-10-17 2011-05-25 シャープ株式会社 液晶表示装置の製造方法
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
JP2004101615A (ja) * 2002-09-05 2004-04-02 Seiko Epson Corp アクティブマトリクス基板、液晶装置、電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994500B2 (en) 2008-06-30 2011-08-09 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
US8148779B2 (en) 2008-06-30 2012-04-03 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
US8541258B2 (en) 2008-06-30 2013-09-24 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
US8659016B2 (en) 2008-06-30 2014-02-25 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
US9035313B2 (en) 2008-06-30 2015-05-19 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing the same and flat panel display device having the same
KR101113354B1 (ko) * 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
US8988640B2 (en) 2010-04-16 2015-03-24 Samsung Display Co., Ltd. Display device and fabrication method of the same

Also Published As

Publication number Publication date
US20070252152A1 (en) 2007-11-01
TW200742089A (en) 2007-11-01
KR100884118B1 (ko) 2009-02-17
JP2007294709A (ja) 2007-11-08
CN101064323A (zh) 2007-10-31
EP1850386A1 (en) 2007-10-31
CN100547802C (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
KR100884118B1 (ko) 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법
JP4277874B2 (ja) 電気光学装置の製造方法
KR100880072B1 (ko) 전기 광학 장치 및 전자 기기
US8779296B2 (en) Wiring board, method for manufacturing same, display panel, and display device
US7319239B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device
JP4301259B2 (ja) 液晶表示装置及びその製造方法
JP2008003118A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
US20090206339A1 (en) Flat display device and method for manufacturing the same
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
JP2007041096A (ja) 電気光学装置およびその製造方法、電子機器
JP2007212812A (ja) 電気光学装置
JP2007293073A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
KR100838185B1 (ko) 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법
JP4497049B2 (ja) 電気光学装置の製造方法
JP2008225514A (ja) 液晶表示装置及びその製造方法
JP2007199181A (ja) 電気光学装置、電子機器および電気光学装置の製造方法
JP2006301476A (ja) 電気光学装置及びその製造方法、電子機器
JP2013114072A (ja) 薄膜トランジスタアレイおよびその製造方法、並びに表示装置
JP2008040123A (ja) 液晶表示装置
JP4910706B2 (ja) 電気光学装置の製造方法
JP2007121530A (ja) 液晶装置
JP2007147697A (ja) 電気光学装置および電子機器
JP2007206586A (ja) 電気光学装置の製造方法、および電気光学装置
KR101075361B1 (ko) 박막 트랜지스터 어레이 기판
JP2008152084A (ja) 表示装置の製造方法及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee