CN103681494A - 一种薄膜晶体管像素单元及其制造方法 - Google Patents
一种薄膜晶体管像素单元及其制造方法 Download PDFInfo
- Publication number
- CN103681494A CN103681494A CN201210362112.2A CN201210362112A CN103681494A CN 103681494 A CN103681494 A CN 103681494A CN 201210362112 A CN201210362112 A CN 201210362112A CN 103681494 A CN103681494 A CN 103681494A
- Authority
- CN
- China
- Prior art keywords
- gate insulator
- film transistor
- thin
- area
- transistor pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 62
- 229920005591 polysilicon Polymers 0.000 claims abstract description 62
- 238000003860 storage Methods 0.000 claims abstract description 62
- 239000012212 insulator Substances 0.000 claims description 99
- 238000001259 photo etching Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000000428 dust Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000005499 laser crystallization Methods 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 10
- 238000013461 design Methods 0.000 abstract description 6
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管像素单元及其制造方法，所述薄膜晶体管像素单元包括：位于衬底上的多晶硅图形，所述多晶硅图形包括沟道区域、源极区域、漏极区域和存储电容第一极板区域；位于所述多晶硅图形上的栅极绝缘层；其特征在于，所述栅极绝缘层包括位于所述沟道区域上方的第一区域和位于所述存储电容第一极板区域上方的第二区域，并且，所述第一区域的厚度大于第二区域的厚度。本实施例提供的薄膜晶体管像素单元可具备较好的薄膜晶体管器件特性，同时存储电容值较高，可良好的维持一帧画面的显示，提高了显示装置的性能，减小了薄膜晶体管像素单元的设计限制。
Description
技术领域
本发明涉及半导体领域，更具体地，涉及一种薄膜晶体管像素单元的结构及其制造方法。
背景技术
现有技术中，液晶显示装置（LCD，liquid crystal display）或者有机发光显示装置（OLED，Organic Light-Emitting Display），通常包括多个像素单元，每个像素单元都是使用薄膜晶体管（TFT，Thin FT）作为开关控制装置。
图4是现有技术中的一种多晶硅显示装置中的一个薄膜晶体管像素单元的示意图，所述薄膜晶体管像素单元包括：设置于所述衬底100上的缓冲层101、设置于所述缓冲层101上的多晶硅层102，所述多晶硅层102包括沟道104、源极、漏极和存储电容第一极板区域；在所述多晶硅层102设置有栅极绝缘层105，在所述栅极绝缘层105设置有栅极106和存储电容第二极板107。当对栅极106施加开启电压时，沟道104导通，源极的数据信号通过沟道104传输至漏极，通过漏极再传输至像素电极，显示一定的灰阶；多晶硅层102的存储电容第一极板区域、设置于存储电容第一极板区域上方的栅极绝缘层、存储电容第二极板107组成了薄膜晶体管像素单元的存储电容，所述存储电容为一MOS电容，但可看做平板电容。当对栅极106施加开启电压时，同时也对所述存储电容进行了充电，当对栅极106施加关闭电压沟道104截止时，存储电容的上的电压可以维持像素单元显示的灰阶直至下一次该薄膜晶体管的栅极106再次施加开启电压，即维持一帧时间内像素单元的正常显示。
但是，如上所述的显示装置，其像素单元的栅极106下方区域的栅极绝缘层和存储电容第二极板107下方栅极绝缘层的厚度是一致的，则会出现下面的问题：
一方面，为了维持一帧时间内像素单元的正常显示，所述存储电容必须足够大，根据平板电容定义公式，如公式①，其中C为电容值，ε为绝缘层的介电常数，S为电容的极板面积，d为电容的两极板距离或者可认为是绝缘层的厚度。
C=εS/d ①
由公式①可知，当电容的极板面积S越大时，所述电值C越大，或者绝缘层的厚度d越小时，电值C越大。一般地，在显示装置中，存储电容的极板是用金属制成的，如图4所示存储电容第二极板107和栅极106是同一金属层，金属是不透光的，为了保证像素单元的开口率，不能通过增大存储电容极板面积的方式来增大储存电容的值，那么只有设法减小绝缘层的厚度d。
另一方面，薄膜晶体管的设计需要考虑诸多因素如TFT开电流的限制、TFT关电流的限制、电容耦合效应的限制、信号延迟的限制等，参考公式②，为薄膜晶体管的电压-电流公式：
Ids=μeff（εinsε0/tins）(W/L)[(Vgs-Vth)Vds-1/2Vds^2] ②
其中：Ids为漏极电流；
μeff为等效载流子迁移率；
tins为栅极绝缘层厚度；
εinsε0/tins为单位面积栅极绝缘层的电容值；
W为薄膜晶体管沟道的宽度；
L为薄膜晶体管沟道的长度；
Vgs为栅极电压；
Vth为阈值电压；
Vds为漏极电压。
考虑诸多设计限制，公式②的各项的取值范围都非常小，栅极绝缘层厚度tins即d的取值也是如此，不能因要提高储存电容的值而将绝缘层的厚度d减小；并且随着栅极绝缘层厚度d的减小，栅极106和源极、漏极之间的漏电流会增大，从而影响器件工作特性。
所以现有技术中要增加电容值会牺牲开口率或牺牲TFT工作特性，而没有办法解决通过调整栅极绝缘层105的厚度来平衡TFT器件的工作特性和增大存储电容的值的问题。
发明内容
本发明提出一种薄膜晶体管像素单元的结构可以解决以上技术问题，并且本发明还提供所述薄膜晶体管像素单元的制造方法。
本发明的发明人经研究发现，如图4所示，以上技术问题是因为栅极106下方区域的栅极绝缘层和存储电容第二极板107下方栅极绝缘层完全是在相同的工艺步骤中完成的，具体的，如图1至图4示出了现有技术中的一种薄膜晶体管像素单元的制造方法，请先参考图1：
步骤1，提供衬底100；
步骤2，在所述衬底100上形成缓冲层101；
步骤3，在所述缓冲层101上形成多晶硅层102。
接着如图2所示，步骤4，在所述多晶硅层102的上方形成光刻胶层，并且对所述光刻胶层进行曝光、显影，制作出光刻胶图形103；步骤5，以所述光刻胶图形103为掩膜，对所述多晶硅层102进行漏极与源极端掺杂，形成沟道区域104，同时还形成源极、漏极和存储电容第一极板区域，掺杂完成后剥离光刻胶图形103。
参考图3，在所述多晶硅层102上形成栅极绝缘层105。
参考图4，在所述栅极绝缘层105上形成金属层，刻蚀所述金属层形成栅极106和存储电容第二极板107。
基于此，本发明的发明人提出一种薄膜晶体管像素单元的结构可以解决背景技术提出的问题，具体地所述薄膜晶体管像素单元，包括：
位于衬底上的多晶硅图形，所述多晶硅图形包括沟道区域、源极区域、漏极区域和存储电容第一极板区域；
位于所述多晶硅图形上的栅极绝缘层；
其特征在于，所述栅极绝缘层包括位于所述沟道区域上方的第一区域和位于所述存储电容第一极板区域上方的第二区域，并且，所述第一区域的厚度大于第二区域的厚度。
可选地，所述栅极绝缘层的第一区域的厚度大于第二区域的厚度100埃~500埃。
可选地，对应所述多晶硅图形的沟道区域，在栅极绝缘层的上方设置有栅电极;对应所述半导体层的存储电容第一极板区域，在栅极绝缘层的上方设置有存储电容第二极板。
可选地，所述栅极绝缘层的材料为氧化硅或氧化硅和氮化硅的双层结构。
本发明的发明人还提出一种薄膜晶体管像素单元的制造工艺，和现有技术相比不增加掩模板，工艺简单，具体地包括：
提供衬底；
在所述衬底上形成多晶硅图形，所述多晶硅图形包括沟道区域、源极区域、漏极区域和存储电容第一极板区域；
在所述多晶硅图形上形成栅极绝缘层，所述栅极绝缘层包括位于所述沟道区域上方的第一区域和位于所述存储电容第一极板区域上方的第二区域；
在所述栅极绝缘层上对应沟道区域位置形成光刻胶图形；
以所述光刻胶图形为掩膜，对所述多晶硅图形层进行源极与漏极端掺杂；
以所述光刻胶图形为掩膜，对所述栅极绝缘层进行刻蚀，刻蚀后所述栅极绝缘层的第一区域的厚度大于第二区域的厚度。
可选地，所述在衬底上形成多晶硅图形层包括:
形成非晶硅层，并对所述非晶硅层进行激光晶化形成多晶硅层，对所述多晶硅层进行光刻刻蚀形成所述多晶硅图形。
可选地，所述在栅极绝缘层上对应沟道区域位置形成光刻胶图形，包括：
在所述栅极绝缘层上形成光刻胶层；
使用第一掩膜板对所述光刻胶层进行曝光；
对曝光后的光刻胶层进行显影，在栅极绝缘层上对应沟道区域位置形成光刻胶图形。
可选地，刻蚀后所述栅极绝缘层的第一区域的厚度比第二区域的厚度大100埃~500埃。
可选地，所述以光刻胶图形为掩膜，对所述半导体层进行源极与漏极端掺杂，掺杂的强度为35kV。
可选地，还包括，在所述栅极绝缘层上，在沟道区域的位置对应形成栅电极，在存储电容第一极板区域的位置对应形成存储电容第二极板。
可选地，还包括，以所述栅电极为掩膜进行LDD掺杂。
本发明的发明人还提出另一种薄膜晶体管像素单元的制造工艺，和现有技术相比不增加掩模板，工艺简单，具体地包括：
提供衬底；
在所述衬底上形成多晶硅图形，所述多晶硅图形包括沟道区域、源极区域、漏极区域和存储电容第一极板区域；
在所述多晶硅图形上形成栅极绝缘层，所述栅极绝缘层包括位于所述沟道区域上方的第一区域和位于所述存储电容第一极板区域上方的第二区域；
在所述栅极绝缘层上对应沟道区域位置形成光刻胶图形；
以所述光刻胶图形为掩膜，对所述栅极绝缘层进行刻蚀，刻蚀后所述栅极绝缘层的第一区域的厚度大于第二区域的厚度；
以所述光刻胶图形为掩膜，对所述半导体层进行源极与漏极端掺杂。
可选地，所述在衬底上形成多晶硅图形层包括:
形成非晶硅层，并对所述非晶硅层进行激光晶化形成多晶硅层，对所述多晶硅层进行光刻刻蚀形成所述多晶硅图形。
可选地，所述在栅极绝缘层上对应沟道区域位置形成光刻胶图形，包括：
在所述栅极绝缘层上形成光刻胶层；
使用第一掩膜板对所述光刻胶层进行曝光；
对曝光后的光刻胶层进行显影，在栅极绝缘层上对应沟道区域位置形成光刻胶图形。
可选地，刻蚀后所述栅极绝缘层的第一区域的厚度比第二区域的厚度大100埃~500埃。
可选地，所述以光刻胶图形为掩膜，对所述半导体层进行源极与漏极端掺杂，掺杂的强度为25kV。
可选地，在所述栅极绝缘层上，在沟道区域的位置对应形成栅电极，在存储电容第一极板区域的位置对应形成存储电容第二极板。
可选地，以所述栅电极为掩膜进行LDD掺杂。
附图说明
图1至图4为现有技术中薄膜晶体管像素单元的制造方法的示意图；
图5为本发明第一实施例提供的薄膜晶体管像素单元的结构示意图；
图6至图11为本发明第二实施例提供的薄膜晶体管像素单元的制造方法的示意图；
图12和图13为本发明第三实施例提供的薄膜晶体管像素单元的部分制造方法的示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图示说明如下，但是以下附图和具体实施方式并不是对本发明的限制，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
实施例一
请参考图5，图5为本发明第一实施例的示意图，本发明第一实施例提供一种薄膜晶体管像素单元，所述薄膜晶体管像素单元包括：
衬底200；
设置于衬底上的缓冲层201；
设置于缓冲层201上的多晶硅层层202，所述多晶硅层202包括沟道204、轻掺杂区域209、还包括储存电容第一极板区域；
设置于所述多晶硅层202上方的栅极绝缘层205；
设置于所述栅极绝缘层205上方的栅极206和储存电容上极板207，所述栅极206和储存电容上极板207由同一金属层构成；
其中沟道204和轻掺杂区域209上方的栅极绝缘层第一区域210的厚度大于储存电容第一极板上方的栅极绝缘层第二区域211的厚度。具体地，所述栅极绝缘层第一区域210的厚度大于栅极绝缘层第二区域211的厚度的范围为100埃~500埃。
本实施例提供的薄膜晶体管像素单元的结构可用于液晶显示装置或者有机发光显示装置，用于控制所述显示装置的显示效果。
本实施例提供的薄膜晶体管像素单元，可将沟道204和轻掺杂区域209上方的栅极绝缘层第一区域210的厚度设置为符合设置规格的厚度，不会影响器件的工作特性，同时通过设置储存电容第一极板上方的栅极绝缘层第二区域211的厚度小于栅极绝缘层第一区域210的厚度，可提高存储电容的容量，两方面特性可同时满足，互不干扰。本实施例提供的薄膜晶体管像素单元可具备较好的薄膜晶体管器件特性，同时存储电容值较高，可良好的维持一帧画面的显示，提高了显示装置的性能，减小了薄膜晶体管像素单元的设计限制。
实施例二
本发明实施例二提供一种薄膜晶体管像素单元的制造方法，具体地请参考图6至图11。
参考图6，执行步骤1：提供衬底300。
执行步骤2：在所述衬底300上形成缓冲层301，所述缓冲层301的材料可以为单层的二氧化硅或者双层的二氧化硅/氮化硅结构，缓冲层301的厚度可以在100~400nm之间；缓冲层301的作用是防止衬底300中的金属离子向多晶硅层扩散，同时缓冲层301在晶化工艺中可降低热传导，并减缓被激光加热的硅冷却的速度，有助于形成较大的结晶晶粒。
执行步骤3，在所述缓冲层301上方形成多晶硅图形302，所述多晶硅图形302的具体形成方法可以是先沉积一层非晶硅层，通过激光晶化使所述非晶硅层结晶成为多晶硅层，在对所述多晶硅层进行光刻工艺形成需要的多晶硅图形302，所述多晶硅图形302包括沟道区域、源极区域、漏极区域以及存储电容第一极板区域。
参考图7，执行步骤4，在所述多晶硅图形302上方形成栅极绝缘层302，所述栅极绝缘层302覆盖整个像素单元区域，所述栅极绝缘层302的材料可以是氧化硅或者氧化硅和氮化硅的双层结构，其厚度是根据薄膜晶体管器件设计时确定下来的取值（参考公式②），该栅极绝缘层302得厚度要保证薄膜晶体管器件的正常工作性能，在本实施例中所述栅极绝缘层302材料为二氧化氮，厚度为1000埃。
参考图8，执行步骤5，在所述栅极绝缘层302的上方形成光刻胶图形303，所述光刻胶图形303设置于沟道区域的上方，具体地，所述光刻胶图形303的形成方法可以是，先在栅极绝缘层302的上方涂布一层光刻胶层，用第一掩模板对所述光刻胶层进行曝光、显影，以形成位于沟道区域的上方的光刻胶图形303。
执行步骤6，以所述光刻胶图形303为掩膜对所述多晶硅图形302进行源极与漏极端掺杂（Source and Drain Doping），需要说明的是，所述源极与漏极端掺杂步骤是对源极区域、漏极区域以及存储电容第一极板区域进行掺杂。所述掺杂可以是N型掺杂也可以是P型掺杂，根据要形成N型器件还是要形成P型器件而定，本实施例中为P型掺杂，具体为注入硼元素，所述掺杂强度为35kV，所述掺杂强度是指离子注入机的工作能耗。掺杂完成后形成薄膜晶体管的沟道区域304、漏极、源极，以及存储电容的第一极板。
参考图9，执行步骤7，以所述光刻胶图形303为掩膜对所述栅极绝缘层305进行刻蚀，因为有光刻胶图形303的阻挡，所述栅极绝缘层305对应沟道区域304的第一区域310没有被刻蚀到，还保留1000埃的厚度，同时所述栅极绝缘层305的其他部分被刻蚀掉一定的厚度，可以被刻蚀为900埃~500埃，即栅极绝缘层305对应所述沟道区域304的第一区域310的厚度比其他部分的厚度大100埃~500埃左右；在本实施例中，所述栅极绝缘层305的其他部分被刻蚀掉500埃；刻蚀完成后剥离光刻胶图形303。
参考图10，执行步骤8，在栅极绝缘层302上方形成栅极306和存储电容第二极板307，具体地，形成一金属层，刻蚀所述金属层，在栅极绝缘层305对应所述沟道区域304的第一区域310的位置上形成栅极306，所述栅极306的宽度比栅极绝缘层第一区域310部分的宽度稍小，留出沟道区域304需要在做下一步掺杂的部分，同时在存储电容第一极板区域的上方形成存储电容第二极板307。
参考图11，执行步骤9，以所述栅极306为掩膜对多晶硅图形302实行轻掺杂漏极端（LDD，Lightly Doped Drain Doping），形成轻掺杂漏极端309。除了上述步骤外，还包括形成像素电极等其他步骤，和现有技术一致，此处不再详细描述。
本实施例提供的制造方法，以所述光刻胶图形303为掩膜对所述栅极绝缘层305刻蚀，即所述栅极绝缘层305的刻蚀不需要用单独的掩模板以及光刻胶涂布、显影等工艺就能实现，工艺简单；同时，本实施例提供的制造方法可实现将沟道区域304和轻掺杂区域309上方区域的栅极绝缘层305的厚度设置为符合设置规格的厚度，不会影响器件的工作特性，储存电容第一极板区域上方的栅极绝缘层的厚度小于沟道区域304和轻掺杂区域309上方区域的栅极绝缘层305的厚度，可提高存储电容的容量，即薄膜晶体管器件的性能和存储电容的性能都能满足显示的需要，而不需要牺牲两者中的一方性能来提高另一方的性能，降低了对设计的限制。
实施例三
本发明实施例三还提供另一种薄膜晶体管像素单元的制造方法，所述实施例三提供的方法的步骤1至步骤5都一致，具体可参考第二实施例，与第二实施例不同之处在于，请参考图12，在栅极绝缘层405上形成光刻胶图形403后执行步骤6：
步骤6：以所述光刻胶图形403为掩膜对所述栅极绝缘层405实行刻蚀，因为有光刻胶图形403的阻挡，所述栅极绝缘层405在所述光刻胶图形403下方的第一区域410没有被刻蚀到，还保留1000埃的厚度，同时所述栅极绝缘层405的其他部分被刻蚀掉一定的厚度，可以被刻蚀为900埃~500埃，即栅极绝缘层405在所述光刻胶图形403下方的第一区域410的厚度比其他部分的厚度大100埃~500埃左右；在本实施例中，所述栅极绝缘层405的其他部分被刻蚀掉500埃；刻蚀完成后任然保留所述光刻胶图形403。
接着参考图13，执行步骤7，以所述光刻胶图形403为掩膜，对所述多晶硅图形302进行源极与漏极端掺杂（Source and Drain Doping），需要说明的是，所述源极与漏极端掺杂步骤是对源极区域、漏极区域以及存储电容第一极板区域进行掺杂。本实施例中为P型掺杂，具体为注入硼元素；和第二实施例相比，栅极绝缘层405的厚度变小，发明人通过多次试验确定在栅极绝缘层为二氧化硅时，厚度每降低200埃，对源极与漏极端掺杂的强度降低约5kV，本第三实施例中设定所述掺杂强度为25kV，掺杂完成后形成薄膜晶体管的沟道区域404、漏极、源极，以及存储电容的第一极板。源极与漏极端掺杂完成后剥离所述光刻胶图形403。步骤7完成后，其后的步骤和实施二相同，此处不再详细描述。
本发明实施例三提供的薄膜晶体管像素单元的制造方式和实施例二相比，以光刻胶图形403为掩膜，先进行栅极绝缘层的刻蚀，再进行多晶硅的源极与漏极端掺杂，也能达到和实施例二相同的技术目的，并且使得工艺步骤的设计更加灵活；更进一步的，本实施例因在栅极绝缘层刻蚀后再进行源极与漏极端掺杂，栅极绝缘层的厚度较薄，所需要的掺杂强度降低，可降低功耗。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (14)
1.一种薄膜晶体管像素单元，包括：
位于衬底上的多晶硅图形，所述多晶硅图形包括沟道区域、源极区域、漏极区域和存储电容第一极板区域；
位于所述多晶硅图形上的栅极绝缘层；
其特征在于，所述栅极绝缘层包括位于所述沟道区域上方的第一区域和位于所述存储电容第一极板区域上方的第二区域，并且，所述第一区域的厚度大于第二区域的厚度。
2.如权利要求1所述的薄膜晶体管像素单元管，其特征在于，所述栅极绝缘层的第一区域的厚度大于第二区域的厚度100埃~500埃。
3.如权利要求1所述的薄膜晶体管像素单元，其特征在于，对应所述多晶硅图形的沟道区域，在栅极绝缘层的上方设置有栅电极;对应所述多晶硅图形的存储电容第一极板区域，在栅极绝缘层的上方设置有存储电容第二极板。
4.如权利要求1所述的薄膜晶体管像素单元，其特征在于，所述栅极绝缘层的材料为氧化硅或氧化硅和氮化硅的双层结构。
5.一种薄膜晶体管显示装置，其特征在于：包括多个如权利要求1至5任一所述的薄膜晶体管像素单元。
6.一种薄膜晶体管像素单元的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成多晶硅图形，所述多晶硅图形包括沟道区域、源极区域、漏极区域和存储电容第一极板区域；
在所述多晶硅图形上形成栅极绝缘层，所述栅极绝缘层包括位于所述沟道区域上方的第一区域和位于所述存储电容第一极板区域上方的第二区域；
在所述栅极绝缘层上对应沟道区域位置形成光刻胶图形；
以所述光刻胶图形为掩膜，对所述多晶硅图形进行源极与漏极端掺杂；
以所述光刻胶图形为掩膜，对所述栅极绝缘层进行刻蚀，刻蚀后所述栅极绝缘层的第一区域的厚度大于第二区域的厚度。
7.一种薄膜晶体管像素单元的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成多晶硅图形，所述多晶硅图形包括沟道区域、源极区域、漏极区域和存储电容第一极板区域；
在所述多晶硅图形上形成栅极绝缘层，所述栅极绝缘层包括位于所述沟道区域上方的第一区域和位于所述存储电容第一极板区域上方的第二区域；
在所述栅极绝缘层上对应沟道区域位置形成光刻胶图形；
以所述光刻胶图形为掩膜，对所述栅极绝缘层进行刻蚀，刻蚀后所述栅极绝缘层的第一区域的厚度大于第二区域的厚度；
以所述光刻胶图形为掩膜，对所述多晶硅图形进行源极与漏极端掺杂。
8.如权利要求5或7所述的薄膜晶体管像素单元的制造方法，其特征在于，所述在衬底上形成多晶硅图形包括:
形成非晶硅层，并对所述非晶硅层进行激光晶化形成多晶硅层，对所述多晶硅层进行光刻刻蚀，形成多晶硅图形。
9.如权利要求6或7所述的薄膜晶体管像素单元的制造方法，其特征在于，所述在栅极绝缘层上对应沟道区域位置形成光刻胶图形，包括：
在所述栅极绝缘层上形成光刻胶层；
使用第一掩膜板对所述光刻胶层进行曝光；
对曝光后的光刻胶层进行显影，在栅极绝缘层上对应沟道区域位置形成光刻胶图形。
10.如权利要求6或7所述的薄膜晶体管像素单元的制造方法，其特征在于，刻蚀后所述栅极绝缘层的第一区域的厚度比第二区域的厚度大100埃~500埃。
11.如权利要求6所述的薄膜晶体管像素单元的制造方法，其特征在于，所述以光刻胶图形为掩膜，对所述半导体层进行源极与漏极端掺杂，掺杂的强度为35kV。
12.如权利要求7所述的薄膜晶体管像素单元的制造方法，其特征在于，所述以光刻胶图形为掩膜，对所述半导体层进行源极与漏极端掺杂，掺杂的强度为25kV。
13.如权利要求6或7所述的薄膜晶体管像素单元的制造方法，其特征在于，还包括：
在所述栅极绝缘层上，在对应沟道区域的位置形成栅电极，在对应存储电容第一极板区域的位置形成存储电容第二极板。
14.如权利要求6或7所述的薄膜晶体管像素单元的制造方法，其特征在于，还包括：以所述栅电极为掩膜进行LDD掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210362112.2A CN103681494A (zh) | 2012-09-25 | 2012-09-25 | 一种薄膜晶体管像素单元及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210362112.2A CN103681494A (zh) | 2012-09-25 | 2012-09-25 | 一种薄膜晶体管像素单元及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103681494A true CN103681494A (zh) | 2014-03-26 |
Family
ID=50318632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210362112.2A Pending CN103681494A (zh) | 2012-09-25 | 2012-09-25 | 一种薄膜晶体管像素单元及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681494A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538408A (zh) * | 2015-01-14 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN105261648A (zh) * | 2014-07-08 | 2016-01-20 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN107240610A (zh) * | 2017-06-16 | 2017-10-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030186489A1 (en) * | 2002-03-26 | 2003-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for preparing the same |
| CN101047200A (zh) * | 2006-03-28 | 2007-10-03 | 统宝光电股份有限公司 | 有机电激发光显示元件及其制造方法 |
| US20070252152A1 (en) * | 2006-04-26 | 2007-11-01 | Epson Imaging Devices Corporation | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device |
| EP1865371A2 (en) * | 2006-06-07 | 2007-12-12 | Samsung Electronics Co., Ltd. | Liquid crystal display panel and method of manufacturing the same |
-
2012
- 2012-09-25 CN CN201210362112.2A patent/CN103681494A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030186489A1 (en) * | 2002-03-26 | 2003-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for preparing the same |
| CN101047200A (zh) * | 2006-03-28 | 2007-10-03 | 统宝光电股份有限公司 | 有机电激发光显示元件及其制造方法 |
| US20070252152A1 (en) * | 2006-04-26 | 2007-11-01 | Epson Imaging Devices Corporation | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device |
| EP1865371A2 (en) * | 2006-06-07 | 2007-12-12 | Samsung Electronics Co., Ltd. | Liquid crystal display panel and method of manufacturing the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105261648A (zh) * | 2014-07-08 | 2016-01-20 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN105261648B (zh) * | 2014-07-08 | 2020-06-09 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN104538408A (zh) * | 2015-01-14 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN107240610A (zh) * | 2017-06-16 | 2017-10-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
| CN107240610B (zh) * | 2017-06-16 | 2021-01-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102184968B (zh) | 具有单栅双沟道结构的薄膜晶体管及其制造方法 | |
| CN104040693B (zh) | 一种金属氧化物tft器件及制造方法 | |
| CN101656270A (zh) | 薄膜晶体管及其制造方法 | |
| US20110220878A1 (en) | Thin film transistor and method of manufacturing the same | |
| CN102543886B (zh) | 一种栅控二极管半导体存储器器件的制造方法 | |
| CN103928470A (zh) | 一种氧化物半导体tft阵列基板及其制造方法 | |
| CN104966722A (zh) | Tft基板结构及其制作方法 | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN105405893A (zh) | 一种平面分离双栅薄膜晶体管及其制备方法 | |
| CN105097829A (zh) | 阵列基板及其制备方法 | |
| US20190371904A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| US10204924B2 (en) | Thin film transistor, manufacturing method thereof, display substrate and display device | |
| CN103681494A (zh) | 一种薄膜晶体管像素单元及其制造方法 | |
| US9768324B2 (en) | Co-planar oxide semiconductor TFT substrate structure and manufacture method thereof | |
| CN111081722B (zh) | 一种阵列基板行驱动电路以及显示装置 | |
| CN103094353A (zh) | 一种薄膜晶体管结构、液晶显示装置及一种制造方法 | |
| CN107634034A (zh) | 主动阵列开关的制造方法 | |
| CN104810375A (zh) | 一种阵列基板及其制作方法和一种显示装置 | |
| CN100481515C (zh) | 不对称的薄膜晶体管结构 | |
| CN115295564A (zh) | 阵列基板和显示面板 | |
| KR101829805B1 (ko) | 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
| CN104733536A (zh) | 薄膜晶体管及其制造方法 | |
| CN111129162B (zh) | 一种薄膜晶体管、显示基板、显示面板及显示装置 | |
| US8426271B1 (en) | Method for manufacturing a gate-control diode semiconductor memory device | |
| CN203386754U (zh) | 阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140326 |