JP2007147697A - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2007147697A JP2007147697A JP2005338250A JP2005338250A JP2007147697A JP 2007147697 A JP2007147697 A JP 2007147697A JP 2005338250 A JP2005338250 A JP 2005338250A JP 2005338250 A JP2005338250 A JP 2005338250A JP 2007147697 A JP2007147697 A JP 2007147697A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- lower electrode
- dielectric constant
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】保持容量の容量値を低下させることなく、画素開口率を高めることのできる電気光学装置、およびそれを備えた電子機器を提供すること。
【解決手段】液晶装置1において、下電極3cにおいて上電極6cの張り出し領域6dが位置する側の端部3eと、下層側の絶縁基板11との層間にタンタル酸化物などからなる高誘電率層51が形成されているため、下電極3cの端部3eから延びる電気力線は、比誘電率の低い絶縁基板11を通らず、高誘電体層51を通って上電極6cの張り出し領域6dに届くので、かかる張り出し領域6dおよび下電極3cの端部3eも保持容量1hの容量値に寄与する。
【選択図】図5
【解決手段】液晶装置1において、下電極3cにおいて上電極6cの張り出し領域6dが位置する側の端部3eと、下層側の絶縁基板11との層間にタンタル酸化物などからなる高誘電率層51が形成されているため、下電極3cの端部3eから延びる電気力線は、比誘電率の低い絶縁基板11を通らず、高誘電体層51を通って上電極6cの張り出し領域6dに届くので、かかる張り出し領域6dおよび下電極3cの端部3eも保持容量1hの容量値に寄与する。
【選択図】図5
Description
本発明は、素子基板上にスイッチング素子および保持容量を備えた液晶装置などの電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
アクティブマトリクス型の液晶装置などでは、対向基板と間に液晶を保持する素子基板上に、画素スイッチング用の薄膜トランジスタおよびこの薄膜トランジスタを介してデータ線に電気的に接続された画素電極が形成されており、データ線から薄膜トランジスタを介して画素電極に印加された画像信号により液晶の配向を画素ごとに制御する。また、液晶を駆動する際の電荷の保持特性を向上させるために、素子基板上には保持容量が形成されることが多い。ここで、保持容量は、図18(a)、(b)に示すように、ガラス基板11などの絶縁層の上層に形成された下電極3cと、この下電極3cを覆う誘電体層4cと、この誘電体層の4c上層に形成された上電極6cとによって構成されている(例えば、特許文献1参照)。
また、保持容量1hでは、それを形成する際に下電極3cと上電極6cの相対位置がずれても対向面積が変化しないように、図18(a)に示すように、上電極6cが下電極3cの端縁より外側に張り出した張り出し領域6dをもった構造、あるいは、図18(b)に示すように、下電極3cが上電極6cの端縁より外側に張り出した張り出し領域6dをもった構造を採用することが多い。
特開平06−82822号公報
近年、画素領域の微細化に伴って、保持容量1hが画素内で占有する面積の比率が高くなっており、その分、画素開口率が低下している。このような画素開口率の低下は、パネル輝度の低下を招来させるため、好ましくない。かといって、保持容量1hの面積を縮小すると、保持容量1hの容量値が低下し、電荷の保持特性が低下するという問題点がある。
以上の問題点に鑑みて、本発明の課題は、保持容量の容量値を低下させることなく、画素開口率を高めることのできる電気光学装置、およびそれを備えた電子機器を提供することにある。
上記課題を解決するために、本発明では、素子基板の複数の画素領域の各々に、スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量と、を備えた電気光学装置において、前記保持容量は、絶縁層の上層側に形成された下電極と、該下電極を覆う誘電体層と、該誘電体層の上層に積層された上電極とを備え、前記上電極は、前記下電極の端縁より外側に張り出した張り出し領域を備え、前記下電極において少なくとも前記上電極の前記張り出し領域が位置する側の端部と前記絶縁層との層間には、当該絶縁層よりも比誘電率が高い高誘電率層が形成されていることを特徴とする。
本発明では、上電極が下電極の端縁より外側に張り出した張り出し領域をもっている場合に、かかる張り出し領域、およびこの張り出し領域が位置する側の下電極の端部が保持容量の容量値にほとんど寄与していないことに着目し、かかる張り出し領域と下電極の端部との間に発生するフリンジ容量を保持容量の容量値に寄与させることを特徴とする。すなわち、本発明では、下電極において上電極の張り出し領域が位置する側の端部と、下層側の絶縁層との層間に高誘電率層を形成したため、下電極の端部から延びる電気力線は、比誘電率の低い絶縁層を通らず、高誘電体層を通って上電極の張り出し領域に届くので、かかる張り出し領域および下電極の端部も容量に寄与する。従って、保持容量の容量値を高めることができるので、保持容量の容量値が高くなった分、その占有面積を縮小すれば、保持容量の容量値を低下させずに画素開口率を高めることができる。また、保持容量の占有面積を一定にすれば、画素開口率を低下させずに保持容量の容量値を高めることができる。さらに、保持特性および画素開口率の双方を向上させることも可能である。
本発明において、前記絶縁層は、例えば、絶縁基板である。
本発明において、前記高誘電率層は、前記保持容量の形成領域では、前記下電極と平面的に重なる領域のみに形成されている構成を採用することができる。
本発明において、前記誘電体層は、前記保持容量の形成領域では、前記下電極の上面および側面を覆う領域に形成され、前記高誘電率層は、前記下電極において少なくとも前記上電極の前記張り出し領域が位置する側の端部より外側に張り出すように形成され、前記上電極の前記張り出し領域と接していることが好ましい。このように構成すると、下電極の端部から延びる電気力線は、比誘電率の低い絶縁層を通らず、高誘電体層を通って上電極の張り出し領域に届く。また、下電極の端部から延びる電気力線の一部は、誘電体層を通らず、高誘電体層のみを通って上電極の張り出し領域に届く。従って、保持容量の容量値をより高めることができる。
本発明において、前記スイッチング素子は、薄膜トランジスタである場合、前記素子基板には、前記複数の画素領域において隣接する画素領域の境界領域に沿って前記薄膜トランジスタのゲートおよびソースに接続するゲート線およびソース線とが形成されている。この場合、前記高誘電率層は、前記ゲート線および前記ソース線に対して下層側で重なる領域を避けて形成されていることが好ましい。このように構成すると、素子基板上に高誘電率層を形成した場合でも、ゲート線およびソース線に対する寄生容量が大きくなることがない。従って、ゲート線およびソース線を介して供給する信号の波形が歪むなどの弊害を回避することができる。
本発明の別の形態では、素子基板の複数の画素領域の各々に、スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量と、を備えた電気光学装置において、前記保持容量は、下電極と、該下電極を覆う誘電体層と、該誘電体層の上層側に形成された絶縁層と前記誘電体層との層間に形成された上電極とを備え、前記下電極は、前記上電極の端縁より外側に張り出した張り出し領域を備え、前記上電極において少なくとも前記下電極の前記張り出し領域が位置する側の端部と前記絶縁層との層間には、当該絶縁層よりも比誘電率が高い高誘電率層が形成されていることを特徴とする。
本発明では、下電極が上電極の端縁より外側に張り出した張り出し領域をもっている場合に、かかる張り出し領域、およびこの張り出し領域が位置する側の上電極の端部が保持容量の容量値にほとんど寄与していないことに着目し、かかる張り出し領域と上電極の端部との間に発生するフリンジ容量を保持容量の容量値に寄与させることを特徴とする。すなわち、本発明では、上電極において下電極の張り出し領域が位置する側の端部と、上層側の絶縁層との層間に高誘電率層を形成したため、上電極の端部から延びる電気力線は、比誘電率の低い絶縁層を通らず、高誘電体層を通って下電極の張り出し領域に届くので、かかる張り出し領域および上電極の端部も容量に寄与する。従って、保持容量の容量値を高めることができるので、保持容量の容量値が高くなった分、その占有面積を縮小すれば、保持容量の容量値を低下させずに画素開口率を高めることができる。また、保持容量の占有面積を一定にすれば、画素開口率を低下させずに保持容量の容量値を高めることができる。さらに、保持特性および画素開口率の双方を向上させることも可能である。
本発明において、前記スイッチング素子は、薄膜トランジスタである場合、前記素子基板には、前記複数の画素領域において隣接する画素領域の境界領域に沿って前記薄膜トランジスタのゲートおよびソースに接続するゲート線およびソース線とが形成されている。この場合、前記高誘電率層は、前記ゲート線および前記ソース線に対して上層側で重なる領域を避けて形成されていることが好ましい。このように構成すると、素子基板上に高誘電率層を形成した場合でも、ゲート線およびソース線に対する寄生容量が大きくなることがない。従って、ゲート線およびソース線を介して供給する信号の波形が歪むなどの弊害を回避することができる。
本発明において、前記高誘電率層は、前記保持容量の形成領域のみに形成されていることが好ましい。このように構成すると、例えば、電気光学装置が透過型あるいは半透過反射型の液晶装置である場合、前記高誘電率層が、遮光性材料あるいは光透過率が低い材料からなる場合であっても透過モードでの表示光量が低下しない。
本発明において、前記高誘電率層は、前記誘電体層よりも比誘電率が高いことが好ましい。
本発明において、前記絶縁層は、例えば、主成分がシリコン酸化物(比誘電率が約4)あるいはシリコン窒化物(比誘電率が約7〜8)からなる。このような場合、前記高誘電率層としては、アルミニウム酸化物(比誘電率が約10)、タンタル酸化物(比誘電率が約27)、ニオブ酸化物(比誘電率が約45)、あるいはチタン酸化物(比誘電率が約85)などを用いることができる。
本発明において、本発明を適用した電気光学装置が液晶装置である場合、前記素子基板は、該素子基板に対向配置された対向基板との間に前記電気光学物質としての液晶を保持することになる。
本発明に係る電気光学装置は、モバイルコンピュータや携帯電話機などの電子機器において表示部として用いることができる。
以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。
[実施の形態1]
(液晶装置の全体構成)
図1(a)、(b)はそれぞれ、液晶装置(電気光学装置)をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
(液晶装置の全体構成)
図1(a)、(b)はそれぞれ、液晶装置(電気光学装置)をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
図1(a)、(b)において、本形態の液晶装置1は、TN(Twisted Nematic)モード、ECB(Electrically Controlled Birefringence)モード、あるいはVAN(Vertical Aligned Nematic)モードの透過型のアクティブマトリクス型の液晶装置であり、シール材22を介して素子基板10と対向基板20とが貼り合わされ、その間に液晶1fが保持されている。素子基板10において、シール材22の外側に位置する端部領域には、データ線駆動用IC60、および走査線駆動用IC30が実装されているとともに、基板辺に沿って実装端子12が形成されている。シール材22は、素子基板10と対向基板20とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。なお、シール材22には、その途切れ部分によって液晶注入口25が形成され、液晶1fを注入した後、封止材26により封止されている。
詳しくは後述するが、素子基板10には、スイッチング素子としての薄膜トランジスタ1cや画素電極2aがマトリクス状に形成され、その表面に配向膜19が形成されている。これに対して、対向基板20には、シール材22の内側領域に遮光性材料からなる額縁24(図1(b)では図示を省略)が形成され、その内側が画像表示領域1aになっている。対向基板20には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜が形成され、その上層側には、対向電極28および配向膜29が形成されている。なお、図1(b)では図示を省略するが、対向基板20において、素子基板10の各画素に対向する領域には、RGBのカラーフィルタがその保護膜とともに形成され、それにより、液晶装置1をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
(素子基板10の構成)
図2は、図1に示す液晶装置の素子基板の電気的な構成を示す説明図である。図2に示すように、素子基板10には、画像表示領域1aに相当する領域に複数のソース線6a(データ線)およびゲート線3a(走査線)が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素1b(画素領域)が構成されている。ゲート線3aは走査線駆動用IC30から延びており、ソース線6aはデータ線駆動用IC60から延びている。また、素子基板10には、液晶1fの駆動を制御するための画素スイッチング用の薄膜トランジスタ1cが各画素1bに形成され、薄膜トランジスタ1cのソースにはソース線6aが電気的に接続され、薄膜トランジスタ1cのゲートにはゲート線3aが電気的に接続されている。
図2は、図1に示す液晶装置の素子基板の電気的な構成を示す説明図である。図2に示すように、素子基板10には、画像表示領域1aに相当する領域に複数のソース線6a(データ線)およびゲート線3a(走査線)が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素1b(画素領域)が構成されている。ゲート線3aは走査線駆動用IC30から延びており、ソース線6aはデータ線駆動用IC60から延びている。また、素子基板10には、液晶1fの駆動を制御するための画素スイッチング用の薄膜トランジスタ1cが各画素1bに形成され、薄膜トランジスタ1cのソースにはソース線6aが電気的に接続され、薄膜トランジスタ1cのゲートにはゲート線3aが電気的に接続されている。
さらに、素子基板10には、ゲート線3aと並行して容量線3bが形成されている。本形態では、薄膜トランジスタ1cに対して、対向基板20との間に構成された液晶容量1gが直列に接続されているとともに、液晶容量1gに対して並列に保持容量1hが接続されている。ここで、容量線3bは、走査線駆動用IC30に接続されているが、定電位に保持されている。
このように構成した液晶装置1では、薄膜トランジスタ1cを一定期間だけそのオン状態とすることにより、ソース線6aから供給される画像信号を各画素1bの液晶容量1gに所定のタイミングで書き込む。このようにして液晶容量1gに書き込まれた所定レベルの画像信号は、液晶容量1gで一定期間保持されるとともに、保持容量1hは、液晶容量1gに保持された画像信号がリークするのを防止している。
(各画素の構成)
図3は、本発明の実施の形態1に係る液晶装置の画素1つ分の平面図である。図4(a)、(b)は、本発明の実施の形態1に係る液晶装置を図3のA1−B1線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。なお、図3では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示してある。
図3は、本発明の実施の形態1に係る液晶装置の画素1つ分の平面図である。図4(a)、(b)は、本発明の実施の形態1に係る液晶装置を図3のA1−B1線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。なお、図3では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示してある。
図3に示すように、素子基板10では、ゲート線3aとソース線6aで囲まれた領域が画素1bとして構成され、ゲート線3aおよびソース線6aは、隣接する画素1bの境界領域に沿って延びている。画素1bには、ボトムゲート型の薄膜トランジスタ1cの能動層を構成するアモルファスシリコン膜からなる半導体層7aが形成されている。また、ゲート線3aからの突出部分によってゲート電極が形成されている。薄膜トランジスタ1cの能動層を構成する半導体層7aのうち、ソース側の端部には、ソース線6aがソース電極として重なっており、ドレイン側の端部にはドレイン電極6bが重なっている。また、ゲート線3aと並列して容量線3bが形成されている。
また、画素1bには、容量線3bからの突出部分を下電極3cとし、ドレイン電極6bからの延設部分を上電極6cとする保持容量1hが形成されている。また、上電極6cに対しては、コンタクトホール81、91を介して、ITO膜からなる画素電極2aが電気的に接続されている。
このように構成した素子基板10のA1−B1断面は、図4(a)に示すように表される。まず、ガラス基板や石英基板からなる絶縁基板11上には、アルミニウム膜やタンタル膜などからなるゲート線3a(ゲート電極)および容量線3bが形成されているとともに、ゲート電極(ゲート線3a)から側方にずれた位置には保持容量1hの下電極3cが形成されている。ゲート線3aの上層側にはゲート線3aを覆うように、シリコン酸化膜やシリコン窒化膜からなるゲート絶縁層4が形成されている。ゲート絶縁層4の表面のうち、ゲート線3aの上層側には、薄膜トランジスタ1cの能動層を構成する半導体層7a(真性のポリシリコン膜)が形成されている。半導体層7aのうち、ソース領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層7b、およびアルミニウム膜やクロム膜などからなるソース線6aが形成され、ドレイン領域の上層にはオーミックコンタクト層7c、およびアルミニウム膜やクロム膜などからなるドレイン電極6bが形成され、薄膜トランジスタ1cが構成されている。また、ドレイン電極6bの延設部分によってアルミニウム膜やクロム膜などからなる保持容量1hの上電極6cが形成されている。
さらに、ソース線6a、ドレイン電極6b、および上電極6cの上層側には、シリコン酸化膜やシリコン窒化膜などからなるパッシベーション膜8、および感光性樹脂層からなる平坦化膜9が各々、層間絶縁膜としての機能も兼ねて形成されており、平坦化膜9の表面に形成された画素電極2aは、平坦化膜9に形成されたコンタクトホール91、およびパッシベーション膜8に形成されたコンタクトホール81を介して上電極6cに電気的に接続し、上電極6cおよびドレイン電極6bを介して薄膜トランジスタ1cのドレイン領域に電気的に接続している。なお、画素電極2aの表面には配向膜19が形成されている。
このように構成された素子基板10に対向するように対向基板20が配置され、素子基板10と対向基板20との間には、電気光学物質としての液晶1fが保持されている。対向基板20には、各色のカラーフィルタ26、対向電極28および配向膜29が形成されており、画素電極2aと対向電極28との間に液晶容量1g(図2参照)が構成される。なお、対向基板20の側にはブラックマトリクスや保護膜などが形成される場合があるが、それらの図示を省略する。
(保持容量の構成)
このように構成した液晶装置1において、本形態では、絶縁基板11がガラス基板である。ゲート線3a、容量線3bおよび下電極3cはアルミニウム膜やタンタル膜から構成されている。また、ゲート絶縁層4および誘電体層4aは、膜厚が例えば約300nmのシリコン窒化膜から構成されている。ソース線6a、ドレイン電極6bおよび上電極6cはアルミニウム膜やクロム膜から構成されている。また、ソース線6a、ドレイン電極6bおよび上電極6cの上層側には、シリコン窒化膜からなるパッシベーション膜8が形成されている。
このように構成した液晶装置1において、本形態では、絶縁基板11がガラス基板である。ゲート線3a、容量線3bおよび下電極3cはアルミニウム膜やタンタル膜から構成されている。また、ゲート絶縁層4および誘電体層4aは、膜厚が例えば約300nmのシリコン窒化膜から構成されている。ソース線6a、ドレイン電極6bおよび上電極6cはアルミニウム膜やクロム膜から構成されている。また、ソース線6a、ドレイン電極6bおよび上電極6cの上層側には、シリコン窒化膜からなるパッシベーション膜8が形成されている。
このように構成した素子基板10において、本形態では、保持容量1hを平面的にみたとき、図3および図4(a)、(b)に示すように、上電極6cは、下電極3cよりも大きく、下電極3cの端縁より外側に張り出した張り出し領域6dを備えている。また、本形態では、下電極3cにおいて、少なくとも上電極6cの張り出し領域6dが位置する側の端部3eと絶縁基板11との層間には、絶縁基板11よりも比誘電率が高い高誘電率層51が形成されている。
本形態では、下電極3cのうち、容量線3bとして延びている領域以外の全てにおいて上電極6cが下電極3cから張り出しているので、図3に斜線領域で示すように、下電極3cの形成領域全体、および下電極3cの外周縁に沿う略全周にわたって高誘電体層51が形成されている。また、高誘電体層51は、下電極3cの形成領域全体、および下電極3cの外周縁に沿う略全周のみに形成され、ゲート線3a、ソース線6aおよび薄膜トランジスタ1cに対して下層側で平面的に重なる領域には形成されていない。
ここで、絶縁基板11はガラス基板であり、主成分はシリコン酸化物(比誘電率が約4)である。このため、高誘電体層51は、シリコン酸化物に比して比誘電率が高いタンタル酸化膜(比誘電率が約27)から形成されている。このため、高誘電体層51は、シリコン窒化膜(比誘電率が約7〜8)からなるゲート絶縁層4および誘電体層4aよりも比誘電率が高い。
なお、高誘電体層51は、その製造方法を後述するように、CVD法などにより成膜された酸化膜であるため、下電極3cなどを構成する材料の種類の制約を受けない。このため、高誘電率層51としては、タンタル酸化物の他、アルミニウム酸化物(比誘電率が約10)、ニオブ酸化物(比誘電率が約45)、チタン酸化物(比誘電率が約85)などを用いることもできる。
(本形態の主な効果)
以上説明したように、本形態では、保持容量1hを平面的にみたとき、上電極6cが下電極3cの端縁より外側に張り出した張り出し領域6dを備えている。このため、後述する製造工程により保持容量1hを形成する際、下電極3cと上電極6cの相対位置がずれても対向面積が変化しないので、保持容量1hの容量値が変動しない。
以上説明したように、本形態では、保持容量1hを平面的にみたとき、上電極6cが下電極3cの端縁より外側に張り出した張り出し領域6dを備えている。このため、後述する製造工程により保持容量1hを形成する際、下電極3cと上電極6cの相対位置がずれても対向面積が変化しないので、保持容量1hの容量値が変動しない。
また、本形態では、下電極3cにおいて上電極6cの張り出し領域6dが位置する側の端部3eと、下層側の絶縁基板11との層間に高誘電率層51が形成されているため、図4(b)に模式的に示すように、下電極3cの端部3eから延びる電気力線(矢印Eで示す)は、比誘電率の低い絶縁基板11を通らず、高誘電体層51を通って上電極6cの張り出し領域6dに届くので、かかる張り出し領域6dおよび下電極3cの端部3eとの間に発生するフリンジ容量も保持容量1hの容量値に寄与することになる。従って、保持容量1hの容量値を高めることができるので、保持容量1hの容量値が高くなった分、その占有面積を縮小すれば、容量値を一定にしたまま画素開口率を高めることができる。また、保持容量1hの占有面積を一定にすれば、画素開口率を一定にしたまま保持容量1hの容量値を高めることができる。さらに、保持特性および画素開口率の双方を向上させることもできる。
また、高誘電率層51は、保持容量1hの形成領域のみに形成され、ゲート線3aおよびソース線6aに対して下層側で重なる領域を避けて形成されている。従って、素子基板10上に高誘電率層51を形成した場合でも、ゲート線3aおよびソース線6aに対する寄生容量が大きくなることがない。それ故、ゲート線3aおよびソース線6aを介して供給する走査信号やデータ信号の波形が歪むなどの弊害を回避することができる。
また、高誘電率層51は、保持容量1hの形成領域のみに形成されているため、透過型の液晶装置1において、高誘電率層51が遮光性材料あるいは光透過率が低い材料からなる場合でも、透過モードでの表示光量が低下しない。なお、液晶装置1が半透過反射型であっても、同様な効果を奏する。
(液晶装置1の製造方法)
図5(a)〜(g)は、本形態の液晶装置1に用いた素子基板10の製造方法を示す工程断面図である。なお、素子基板10を製造するには、素子基板10を多数取りできる大型基板の状態で以下の工程が行われるが、以下の説明では、大型基板についても素子基板10として説明する。
図5(a)〜(g)は、本形態の液晶装置1に用いた素子基板10の製造方法を示す工程断面図である。なお、素子基板10を製造するには、素子基板10を多数取りできる大型基板の状態で以下の工程が行われるが、以下の説明では、大型基板についても素子基板10として説明する。
まず、図5(a)、(b)に示す高誘電体層形成工程では、大型のガラス基板あるいは石英基板などの絶縁基板11の表面全体にCVD法などにより、タンタル酸化膜からなる高誘電体膜5を形成した後、フォトリソグラフィ技術を用いて高誘電体膜5をパターニングし、高誘電体層51を形成する。ここで、高誘電率層51は、図3および図4に示す保持容量1hの下電極3cが形成される領域よりもやや広い面積をもって形成する。
次に、図5(c)に示すように、高誘電体層51の上層側に厚さが例えば130nmのアルミニウム膜やタンタル膜などの金属膜を形成した後、フォトリソグラフィ技術を用いて金属膜をパターニングし、ゲート線3a(ゲート電極)、容量線3bおよび下電極3cを形成する。
次に、図5(d)に示すように、プラズマCVD法により、厚さが例えば400nmのシリコン窒化膜からなるゲート絶縁層4を形成する。その結果、誘電体層4cも同時形成される。
次に、図5(e)に示すように、プラズマCVD法により、厚さが例えば300nmの真性のシリコン膜からなる半導体膜、および厚さが例えば50nmのn型シリコン膜からなるオーミックコンタクト層を順次、形成した後、フォトリソグラフィ技術を用いてパターングし、オーミックコンタクト層7dおよび半導体層7aを同時形成する。
次に、図5(f)に示すように、厚さが例えば130nmのアルミニウム膜やクロム膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、ソース線6a、ドレイン電極6b、および上電極6cを形成する。ここで、上電極6cについては、下電極3cよりやや大きめに形成する。このため、上電極6cは、下電極3cの端縁から外側に張り出した張り出し領域6dを備え、下電極3cにおいて上電極6cの張り出し領域6dが位置する側の端部3eと絶縁基板11との層間には、絶縁基板11よりも比誘電率が高いタンタル酸化膜からなる高誘電率層51が形成された構造が完成する。
続いて、ソース線6aおよびドレイン電極6bをマスクとして用いて、ソース線6aとドレイン電極6bとの間のオーミックコンタクト層5bをエッチングにより除去し、ソース・ドレインの分離を行う。その結果、ソース線6aおよびドレイン電極6bが形成されていない領域からオーミックコンタクト層5dが除去されてオーミックコンタクト層5b、5cが形成される。その際、半導体層7aの表面に一部がエッチングされる。このようにして、ボトムゲート型の画素スイッチング用の薄膜トランジスタ1cが形成される。
次に、図5(g)に示すように、プラズマCVD法により、厚さが例えば200nmのシリコン窒化膜からなるパッシベーション膜8を形成した後、フォトリソグラフィ技術を用いてパッシベーション膜8に対してエッチングを行い、コンタクトホール81を形成する。
次に、図4(a)に示すように、スピンコート法により、感光性樹脂を塗布した後、露光、現像して、コンタクトホール91を備えた平坦化膜9を形成する。次に、スパッタ法により、厚さが例えば50nmのITO膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、画素電極2aを形成する。続いて、配向膜19を形成するためのポリイミド膜を形成した後、ラビング処理を施す。
このようにして大型基板の状態で各種配線やTFTを形成した素子基板10については、別途形成した大型の対向基板20とシール材22で貼り合わせた後、所定のサイズに切断する。それにより、液晶注入口25が開口するので、液状注入口25から素子基板10と対向基板20との間に液晶1fを注入した後、液晶注入口25を封止材26により封止する。
[実施の形態2]
図6は、本発明の実施の形態2に係る液晶装置の画素1つ分の平面図である。図7(a)、(b)は、本発明の実施の形態2に係る液晶装置を図6のA2−B2線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。なお、図6では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態1と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
図6は、本発明の実施の形態2に係る液晶装置の画素1つ分の平面図である。図7(a)、(b)は、本発明の実施の形態2に係る液晶装置を図6のA2−B2線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。なお、図6では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態1と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
図6および図7(a)に示すように、本形態の液晶装置においても、実施の形態1と同様、絶縁基板11がガラス基板であり、ゲート線3a、容量線3bおよび下電極3cはアルミニウム膜やタンタル膜から構成されている。また、ゲート絶縁層4および誘電体層4aは、膜厚が例えば約300nmのシリコン窒化膜から構成されている。ソース線6a、ドレイン電極6bおよび上電極6cはアルミニウム膜やクロム膜から構成されている。また、ソース線6a、ドレイン電極6bおよび上電極6cの上層側には、シリコン窒化膜からなるパッシベーション膜8が形成されている。また、図6および図7(a)、(b)に示すように、上電極6cは、下電極3cよりも大きく、下電極3cの端縁より外側に張り出した張り出し領域6dを備えている。さらに、下電極3cにおいて、少なくとも上電極6cの張り出し領域6dが位置する側の端部3eと絶縁基板11との層間には、絶縁基板11よりも比誘電率が高い高誘電率層51が形成されている。
本形態では、図6に斜線領域で示すように、下電極3cに対して平面的に重なる領域のみに高誘電体層51が形成され、高誘電体層51は、ゲート線3a、ソース線6aおよび薄膜トランジスタ1cに対して下層側で平面的に重なる領域には形成されていない。ここで、絶縁基板11はガラス基板であり、主成分はシリコン酸化物であるため、高誘電体層51は、シリコン酸化物に比して比誘電率が高いタンタル酸化膜から形成されている。このため、高誘電体層51は、シリコン窒化膜からなるゲート絶縁層4および誘電体層4aよりも比誘電率が高い。なお、高誘電体層51として、実施の形態1と同様、タンタル酸化物の他、アルミニウム酸化物、ニオブ酸化物、チタン酸化物などを用いることもできる。
このような構成の素子基板10は、図5を参照して説明した工程のうち、図5(a)に示す高誘電率層形成工程において、下電極3cに対して平面的に重なる領域のみに高誘電体層51を形成する。その他の構成、および製造工程については実施の形態1と同様であるため、説明を省略するが、本形態では、図7(b)に模式的に示すように、下電極3cの端部3eから延びる電気力線(矢印Eで示す)は、比誘電率の低い絶縁基板11を通らず、高誘電体層51を通って上電極6cの張り出し領域6dに届くので、かかる張り出し領域6dおよび下電極3cの端部3eも保持容量1hの容量値に寄与し、容量値の高い保持容量1hを形成することができるなど、実施の形態1と同様な効果を奏する。
[実施の形態3]
図8は、本発明の実施の形態3に係る液晶装置の画素1つ分の平面図である。図9(a)、(b)は、本発明の実施の形態3に係る液晶装置を図8のA3−B3線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。図10(a)〜(d)は、本形態の液晶装置1に用いた素子基板10の製造方法を示す工程断面図である。なお、図8では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態1と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
図8は、本発明の実施の形態3に係る液晶装置の画素1つ分の平面図である。図9(a)、(b)は、本発明の実施の形態3に係る液晶装置を図8のA3−B3線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。図10(a)〜(d)は、本形態の液晶装置1に用いた素子基板10の製造方法を示す工程断面図である。なお、図8では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態1と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
図8および図9(a)に示すように、本形態の液晶装置においても、実施の形態1と同様、絶縁基板11がガラス基板であり、ゲート線3a、容量線3bおよび下電極3cはアルミニウム膜やタンタル膜から構成されている。また、ゲート絶縁層4および誘電体層4aは、膜厚が例えば約300nmのシリコン窒化膜から構成されている。ソース線6a、ドレイン電極6bおよび上電極6cはアルミニウム膜やクロム膜から構成されている。また、ソース線6a、ドレイン電極6bおよび上電極6cの上層側には、シリコン窒化膜からなるパッシベーション膜8が形成されている。また、図8および図9(a)、(b)に示すように、上電極6cは、下電極3cよりも大きく、下電極3cの端縁より外側に張り出した張り出し領域6dを備えている。さらに、下電極3cにおいて、少なくとも上電極6cの張り出し領域6dが位置する側の端部3eと絶縁基板11との層間には、絶縁基板11よりも比誘電率が高い高誘電率層51が形成されている。
本形態では、図8に斜線領域で示すように、保持容量1hの形成領域では、下電極3cに対して平面的に重なる領域のみに高誘電体層51が形成されている。但し、実施の形態2と違って、高誘電体層51は、ゲート線3aおよび容量線3bと重なる領域にも形成されている。ここで、絶縁基板11はガラス基板であり、主成分はシリコン酸化物であるため、高誘電体層51は、シリコン酸化物に比して比誘電率が高いタンタル酸化膜から形成されている。このため、高誘電体層51は、シリコン窒化膜からなるゲート絶縁層4および誘電体層4aよりも比誘電率が高い。なお、高誘電体層51として、実施の形態1と同様、タンタル酸化物の他、アルミニウム酸化物、ニオブ酸化物、チタン酸化物などを用いることもできる。その他の構成は、実施の形態1と同様であるため、説明を省略するが、本形態では、図9(b)に模式的に示すように、下電極3cの端部3eから延びる電気力線(矢印Eで示す)は、比誘電率の低い絶縁基板11を通らず、高誘電体層51を通って上電極6cの張り出し領域6dに届くので、かかる張り出し領域6dおよび下電極3cの端部3eも保持容量1hの容量値に寄与し、容量値の高い保持容量1hを形成することができるなどの効果を奏する。
本形態の液晶装置1に用いた素子基板10の製造方法を示すには、まず、図10(a)に示すように、大型のガラス基板あるいは石英基板などの絶縁基板11の表面全体にCVD法などにより、タンタル酸化膜からなる高誘電体膜5を形成する。
次に、図10(b)に示すように、高誘電体膜5の上層側に厚さが例えば130nmのアルミニウム膜などの金属膜3を形成した後、図10(c)に示すように、フォトリソグラフィ技術を用いて金属膜3をパターニングし、ゲート線3a(ゲート電極)、容量線3bおよび下電極3cを形成する。その際、高誘電体膜5も同時にパターニングする。その結果、ゲート線3a(ゲート電極)、容量線3bおよび下電極3cに平面的に重なる領域に高誘電体層51が形成される。
次に、図10(d)に示すように、プラズマCVD法により、厚さが例えば400nmのシリコン窒化膜からなるゲート絶縁層4を形成する。その結果、誘電体層4cも同時形成される。
その後、半導体膜7aや上電極6cなどを順次形成するが、それには、実施の形態1に関して図5を参照して説明したのと同様な工程を行えばよいので、それらの説明を省略する。
[実施の形態4]
図11は、本発明の実施の形態4に係る液晶装置の画素1つ分の平面図である。図12(a)、(b)は、本発明の実施の形態4に係る液晶装置を図11のA4−B4線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。図13(a)〜(g)は、本形態の液晶装置1に用いた素子基板10の製造方法を示す工程断面図である。なお、図11では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態1と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
図11は、本発明の実施の形態4に係る液晶装置の画素1つ分の平面図である。図12(a)、(b)は、本発明の実施の形態4に係る液晶装置を図11のA4−B4線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。図13(a)〜(g)は、本形態の液晶装置1に用いた素子基板10の製造方法を示す工程断面図である。なお、図11では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態1と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
図11および図12(a)に示すように、本形態の液晶装置においても、実施の形態1と同様、絶縁基板11がガラス基板であり、ゲート線3a、容量線3bおよび下電極3cはタンタル膜から構成されている。また、ソース線6a、ドレイン電極6bおよび上電極6cはアルミニウム膜やクロム膜から構成され、ソース線6a、ドレイン電極6bおよび上電極6cの上層側には、シリコン窒化膜からなるパッシベーション膜8が形成されている。
本形態では、保持容量1hを平面的にみたとき、図11および図12(a)、(b)に示すように、上電極6cは、下電極3cよりも大きく、下電極3cの端縁より外側に張り出した張り出し領域6dを備えている。また、本形態では、下電極3cにおいて、少なくとも上電極6cの張り出し領域6dが位置する側の端部3eと絶縁基板11との層間には、絶縁基板11よりも比誘電率が高い高誘電率層51が形成されている。本形態では、下電極3cのうち、容量線3bとして延びている領域以外の全てにおいて上電極6cが下電極3cから張り出しているので、図11に斜線領域で示すように、下電極3cの形成領域全体、および下電極3cの外周縁に沿う略全周にわたって高誘電体層51が形成されている。また、高誘電体層51は、下電極3cの形成領域全体、および下電極3cの外周縁に沿う略全周のみに形成され、ゲート線3a、ソース線6aおよび薄膜トランジスタ1cに対して下層側で平面的に重なる領域には形成されていない。
ここで、絶縁基板11はガラス基板であり、主成分はシリコン酸化物であるため、高誘電体層51は、シリコン酸化物に比して比誘電率が高いタンタル酸化膜から形成されている。なお、高誘電体層51として、実施の形態1と同様、タンタル酸化物の他、アルミニウム酸化物、ニオブ酸化物、チタン酸化物などを用いることもできる。
本形態において、ゲート絶縁層4は、膜厚が例えば約300nmのシリコン窒化膜から構成されている。ここで、ゲート絶縁層4は、保持容量1hの形成領域からは除去されており、誘電体層4aと一体には形成されていない。
すなわち、本形態において、誘電体層4c′は、例えば、下電極3cに対する陽極酸化膜からなるタンタル酸化膜であり、下電極3cの上面および側面のみに形成されている。これに対して、高誘電率層51は、下電極3cにおいて上電極6cの張り出し領域6dが位置する側の端部3eより外側に張り出すように形成されている。このため、高誘電率層51は、下電極3cの周りにおいて上電極6cの張り出し領域6dと接している。
ここで、誘電体層4c′は下電極3cに対する陽極酸化膜であり、本形態では、下電極3cをタンタル膜で構成したので、誘電体層4cはタンタル酸化膜である。従って、下電極3cをアルミニウム膜、ニオブ膜、チタン膜など、陽極酸化により皮膜を形成可能な弁金属で構成すれば、誘電体層4c′をアルミニウム酸化物、ニオブ酸化物、チタン酸化物などで構成することができる。
なお、本形態では、誘電体層4c′を陽極酸化により形成する際、容量線3bを給電線として用いたので、容量線3bの表面にもタンタル酸化膜4c″が形成されている。但し、かかう陽極酸化をゲート絶縁層4を形成した後に行えば、容量線3bの表面にタンタル酸化膜が形成されることはない。
このような構成の素子基板10は、図12(b)に模式的に示すように、下電極3cの端部3eから延びる電気力線(矢印Eで示す)は、比誘電率の低い絶縁基板11を通らず、高誘電体層51を通って上電極6cの張り出し領域6dに届くので、かかる張り出し領域6dおよび下電極3cの端部3eも保持容量1hの容量値に寄与し、容量値の高い保持容量1hを形成することができるなど、実施の形態1と同様な効果を奏する。
しかも、本形態において、誘電体層4c′は、保持容量1hの形成領域では、下電極3cの上面および側面のみを覆い、かつ、高誘電率層51は、下電極3cの端部3eより外側に張り出すように形成されて上電極6cの張り出し領域6dと接している。このため、下電極3cの端部3eから延びる電気力線の一部は、誘電体層4c′を通らず、高誘電体層1のみを通って上電極6cの張り出し領域6dに届く。従って、保持容量の容量値をより高めることができる。
本形態の素子基板10を形成するには、まず、図13(a)、(b)に示す高誘電体層形成工程では、大型のガラス基板あるいは石英基板などの絶縁基板11の表面全体にCVD法などにより、タンタル酸化膜からなる高誘電体膜5を形成した後、フォトリソグラフィ技術を用いて高誘電体膜5をパターニングし、高誘電体層51を形成する。ここで、高誘電率層51は、図11および図12に示す保持容量1hの下電極3cが形成される領域よりもやや広い面積をもって形成する。
次に、図13(c)に示すように、高誘電体層51の上層側に厚さが例えば130nmのタンタル膜などの金属膜を形成した後、フォトリソグラフィ技術を用いて金属膜をパターニングし、ゲート線3a(ゲート電極)、容量線3bおよび下電極3cを形成する。
次に、図13(d)に示すように、容量線3bを給電線として用いて下電極3cに陽極酸化を行う。その結果、下電極3cの上面および側面にタンタル酸化膜からなる誘電体層4c′が形成される。その際、容量線3bの表面にもタンタル酸化膜4c″が形成される。
次に、図13(e)に示すように、プラズマCVD法により、厚さが例えば400nmのシリコン窒化膜からなるゲート絶縁層4を形成した後、フォトリソグラフィ技術を用いてゲート絶縁層4に対してエッチングを行い、保持容量1hの形成領域からゲート絶縁層4を除去する。
なお、図13(d)に示す工程と、図13(e)に示す工程とを行う順序を入れ代えてもよく、図13(e)に示す工程を行った後、図13(e)に示す工程を行えば、容量線3bの表面にはタンタル酸化膜が形成されない。但し、陽極酸化を行った後、ゲート絶縁膜4を形成すれば、ゲート絶縁膜4が陽極酸化液などによって汚染されないなどの利点がある。
次に、図13(f)に示すように、プラズマCVD法により、厚さが例えば300nmの真性のシリコン膜からなる半導体膜、および厚さが例えば50nmのn型シリコン膜からなるオーミックコンタクト層を順次、形成した後、フォトリソグラフィ技術を用いてパターングし、オーミックコンタクト層7dおよび半導体層7aを同時形成する。
次に、図13(g)に示すように、厚さが例えば130nmのアルミニウム膜やクロム膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、ソース線6a、ドレイン電極6b、および上電極6cを形成する。続いて、ソース線6aおよびドレイン電極6bをマスクとして用いて、ソース線6aとドレイン電極6bとの間のオーミックコンタクト層5bをエッチングにより除去し、ソース・ドレインの分離を行う。その結果、ソース線6aおよびドレイン電極6bが形成されていない領域からオーミックコンタクト層5dが除去されてオーミックコンタクト層5b、5cが形成される。その際、半導体層7aの表面に一部がエッチングされる。このようにして、ボトムゲート型の画素スイッチング用の薄膜トランジスタ1cが形成される。
ここで、上電極6cについては、下電極3cよりやや大きめに形成する。このため、上電極6cは、下電極3cの端縁から外側に張り出した張り出し領域6dを備え、下電極3cにおいて上電極6cの張り出し領域6dが位置する側の端部3eと絶縁基板11との層間には、絶縁基板11よりも比誘電率が高いタンタル酸化膜からなる高誘電率層51が形成された構造が完成する。また、上電極6cの張り出し領域6dが下電極3cの周りにおいて高誘電率層51と接する構造が完成する。
その後、パッショベーション膜8の形成などを行うが、それらの工程は実施の形態1と同様であるため、説明を省略する。
[実施の形態5]
図14は、本発明の実施の形態5に係る液晶装置の画素1つ分の平面図である。図15(a)、(b)は、本発明の実施の形態5に係る液晶装置を図14のA5−B5線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。図16(a)〜(d)は、本形態の液晶装置1に用いた素子基板10の製造方法を示す工程断面図である。なお、図14では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態1と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
図14は、本発明の実施の形態5に係る液晶装置の画素1つ分の平面図である。図15(a)、(b)は、本発明の実施の形態5に係る液晶装置を図14のA5−B5線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。図16(a)〜(d)は、本形態の液晶装置1に用いた素子基板10の製造方法を示す工程断面図である。なお、図14では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態1と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
図14および図15(a)に示すように、本形態の素子基板10では、ゲート線3a、容量線3bおよび下電極3cはアルミニウム膜やタンタル膜から構成されている。また、ゲート絶縁層4および誘電体層4aは、膜厚が例えば約300nmのシリコン窒化膜から構成されている。ソース線6a、ドレイン電極6bおよび上電極6cはアルミニウム膜やクロム膜から構成されている。また、ソース線6a、ドレイン電極6bおよび上電極6cの上層側には、シリコン窒化膜からなるパッシベーション膜8が形成されている。
このように構成した素子基板10において、本形態では、保持容量1hを平面的にみたとき、図14および図15(a)、(b)に示すように、下電極3cは、上電極6cよりも大きく、上電極6cの端縁より外側に張り出した張り出し領域3dを備えている。
また、本形態では、上電極6cにおいて、少なくとも下電極3cの張り出し領域3dが位置する側の端部6eとパッシベーション膜8との層間には、パッシベーション膜8よりも比誘電率が高い高誘電率層52が形成されている。
本形態では、上電極6cのうち、ドレイン電極6bとして延びている領域以外の全てにおいて下電極3cが上電極6cから張り出しているので、図14に斜線領域で示すように、上電極6cの形成領域全体、および上電極6cの外周縁に沿う略全周にわたって高誘電体層52が形成されている。また、高誘電体層52は、上電極6cの形成領域全体、および上電極6cの外周縁に沿う略全周のみに形成され、ゲート線3a、ソース線6aおよび薄膜トランジスタ1cに対して上層側で平面的に重なる領域には形成されていない。
ここで、パッシベーション膜8は、シリコン窒化物(比誘電率が約7〜8)である。このため、高誘電体層52は、シリコン窒化物に比して比誘電率が高いタンタル酸化膜(比誘電率が約27)から形成されている。このため、高誘電体層51は、同じく、シリコン窒化膜からなるゲート絶縁層4および誘電体層4aよりも比誘電率が高い。
なお、高誘電体層52は、その製造方法を後述するように、CVD法などにより成膜された酸化膜であるため、上電極6cなどを構成する材料の種類の制約を受けない。このため、高誘電率層52としては、タンタル酸化物の他、アルミニウム酸化物、タンタル酸化物、ニオブ酸化物、チタン酸化物などを用いることもできる。
以上説明したように、本形態では、保持容量1hを平面的にみたとき、下電極3cが上電極6cの端縁より外側に張り出した張り出し領域3dを備えている。このため、後述する製造工程により保持容量1hを形成する際、下電極3cと上電極6cの相対位置がずれても対向面積が変化しないので、保持容量1hの容量値が変動しない。
また、本形態では、上電極6cにおいて下電極3cの張り出し領域3dが位置する側の端部6eと、上層側のパッシベーション膜8との層間に高誘電率層52が形成されているため、図15(b)に模式的に示すように、上電極6cの端部6eから延びる電気力線(矢印Eで示す)は、比誘電率の低いパッシベーション膜8を通らず、高誘電体層52を通って下電極3cの張り出し領域3dに届くので、かかる張り出し領域3dおよび上電極6cの端部6eとの間に発生するフリンジ容量も保持容量1hの容量値に寄与する。従って、保持容量1hの容量値を高めることができるので、保持容量1hの容量値が高くなった分、その占有面積を縮小すれば、容量値を一定にしたまま画素開口率を高めることができる。また、保持容量1hの占有面積を一定にすれば、画素開口率を一定にしたまま保持容量1hの容量値を高めることができる。さらに、保持特性および画素開口率の双方を向上させることもできる。
また、高誘電率層52は、保持容量1hの形成領域のみに形成され、ゲート線3aおよびソース線6aに対して上層側で重なる領域を避けて形成されている。従って、素子基板10上に高誘電率層52を形成した場合でも、ゲート線3aおよびソース線6aに対する寄生容量が大きくなることがない。それ故、ゲート線3aおよびソース線6aを介して供給する走査信号やデータ信号の波形が歪むなどの弊害を回避することができる。
また、高誘電率層51は、保持容量1hの形成領域のみに形成されているため、透過型の液晶装置1において、高誘電率層51が遮光性材料あるいは光透過率が低い材料からなる場合でも、透過モードでの表示光量が低下しない。なお、液晶装置1が半透過反射型であっても、同様な効果を奏する。
本形態の液晶装置1に用いた素子基板10を製造するにあたっては、図16(a)に示すように、ゲート線3a、容量線3bおよび下電極3cの形成工程、ゲート絶縁層4や誘電体層4cの形成工程、半導体層7aの形成工程、データ線6a、ドレイン電極6bおよび上電極6cの形成工程を行って、薄膜トランジスタ1cおよび保持容量1hを形成する。
次に、図16(b)に示すように、CVD法などにより、タンタル酸化膜からなる高誘電体膜50を形成した後、フォトリソグラフィ技術を用いて高誘電体膜50をパターニングし、高誘電体層52を形成する。ここで、高誘電率層52は、図14および図15に示す保持容量1hの上電極6cが形成される領域よりもやや広い面積をもって形成する。また、高誘電体層52には、コンタクトホール521も形成する。
次に、図16(c)に示すように、プラズマCVD法により、厚さが例えば200nmのシリコン窒化膜からなるパッシベーション膜8を形成した後、フォトリソグラフィ技術を用いてパッシベーション膜8に対してエッチングを行い、コンタクトホール81を形成する。
次に、図15(a)に示す平坦化膜9などを形成するが、それ以降の工程は、実施の形態1と同様であるため、それらの説明を省略する。
[他の実施の形態]
上記実施の形態1〜5では、高誘電率層51、52を所定領域のみに形成したが、ゲート線3aやソース線6aに寄生する容量が問題とならない場合や、全反射型の液晶装置などでは、高誘電率層51、52を画素領域の全体に形成してもよい。
上記実施の形態1〜5では、高誘電率層51、52を所定領域のみに形成したが、ゲート線3aやソース線6aに寄生する容量が問題とならない場合や、全反射型の液晶装置などでは、高誘電率層51、52を画素領域の全体に形成してもよい。
また、上記実施の形態1〜5では、TNモード、ECBモード、VANモードのアクティブマトリクス型の液晶装置を例に説明したが、IPS(In−Plane Switching)モードの液晶装置(電気光学装置)に本発明を適用してもよい。
さらに、電気光学装置として液晶装置に限らず、例えば、有機EL(エレクトロルミネッセンス)装置でも、有機EL膜を電気光学物質として保持する素子基板上の各画素領域に、薄膜トランジスタと、該薄膜トランジスタに電気的に接続された画素電極と、前記薄膜トランジスタのゲート絶縁層より下層側に下電極を具備する保持容量とが形成されるので、かかる有機EL装置に本発明を適用してもよい。
[電子機器の実施形態]
図17は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源170、表示情報処理回路171、電源回路172、タイミングジェネレータ173、そして液晶装置1を有する。また、液晶装置1は、パネル175および駆動回路176を有しており、前述した液晶装置1を用いることができる。表示情報出力源170は、ROM(Read Only Memory)、RAM(Random Access Memory)等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ173によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路171に供給する。表示情報処理回路171は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号CLKと共に駆動回路176へ供給する。電源回路172は、各構成要素に所定の電圧を供給する。
図17は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源170、表示情報処理回路171、電源回路172、タイミングジェネレータ173、そして液晶装置1を有する。また、液晶装置1は、パネル175および駆動回路176を有しており、前述した液晶装置1を用いることができる。表示情報出力源170は、ROM(Read Only Memory)、RAM(Random Access Memory)等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ173によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路171に供給する。表示情報処理回路171は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号CLKと共に駆動回路176へ供給する。電源回路172は、各構成要素に所定の電圧を供給する。
1・・液晶装置、1b・・画素(画素領域)、1c・・薄膜トランジスタ、1f・・液晶、1g・・液晶容量、1h・・保持容量、2a・・画素電極、3a・・ゲート線(ゲート電極/走査線)、3b・・容量線、3c・・下電極、3d・・下電極の張り出し領域、3e・・下電極の端部、4・・ゲート絶縁層、4c、4c′・・誘電体層、6a・・ソース線(データ線)、6b・・ドレイン電極、6c・・上電極、6d・・上電極の張り出し領域、6e・・上電極の端部、8・・パッシベーション膜(絶縁層)、10・・素子基板、11・・絶縁基板(絶縁層)
Claims (13)
- 素子基板の複数の画素領域の各々に、スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量と、を備えた電気光学装置において、
前記保持容量は、絶縁層の上層側に形成された下電極と、該下電極を覆う誘電体層と、該誘電体層の上層に積層された上電極とを備え、
前記上電極は、前記下電極の端縁より外側に張り出した張り出し領域を備え、
前記下電極において少なくとも前記上電極の前記張り出し領域が位置する側の端部と前記絶縁層との層間には、当該絶縁層よりも比誘電率が高い高誘電率層が形成されていることを特徴とする電気光学装置。 - 前記絶縁層は、絶縁基板であることを特徴とする請求項1に記載の電気光学装置。
- 前記高誘電率層は、前記保持容量の形成領域では、前記下電極と平面的に重なる領域のみに形成されていることを特徴とする請求項1または2に記載の電気光学装置。
- 前記誘電体層は、前記保持容量の形成領域では、前記下電極の上面および側面を覆う領域に形成され、
前記高誘電率層は、前記下電極において少なくとも前記上電極の前記張り出し領域が位置する側の端部より外側に張り出すように形成され、前記上電極の前記張り出し領域と接していることを特徴とする請求項1または2に記載の電気光学装置。 - 前記スイッチング素子は、薄膜トランジスタであり、
前記素子基板には、前記複数の画素領域において隣接する画素領域の境界領域に沿って前記薄膜トランジスタのゲートおよびソースに接続するゲート線およびソース線とが形成されており、
前記高誘電率層は、前記ゲート線および前記ソース線に対して下層側で重なる領域を避けて形成されていることを特徴とする請求項1乃至4の何れか一項に記載の電気光学装置。 - 素子基板の複数の画素領域の各々に、スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量と、を備えた電気光学装置において、
前記保持容量は、下電極と、該下電極を覆う誘電体層と、該誘電体層の上層側に形成された絶縁層と前記誘電体層との層間に形成された上電極とを備え、
前記下電極は、前記上電極の端縁より外側に張り出した張り出し領域を備え、
前記上電極において少なくとも前記下電極の前記張り出し領域が位置する側の端部と前記絶縁層との層間には、当該絶縁層よりも比誘電率が高い高誘電率層が形成されていることを特徴とする電気光学装置。 - 前記スイッチング素子は、薄膜トランジスタであり、
前記素子基板には、前記複数の画素領域において隣接する画素領域の境界領域に沿って前記薄膜トランジスタのゲートおよびソースに接続するゲート線およびソース線とが形成されており、
前記高誘電率層は、前記ゲート線および前記ソース線に対して上層側で重なる領域を避けて形成されていることを特徴とする請求項6に記載の電気光学装置。 - 前記高誘電率層は、前記保持容量の形成領域のみに形成されていることを特徴とする請求項1乃至7の何れか一項に記載の電気光学装置。
- 前記高誘電率層は、前記誘電体層よりも比誘電率が高いことを特徴とする請求項1乃至8の何れか一項に記載の電気光学装置。
- 前記絶縁層は、主成分がシリコン酸化物あるいはシリコン窒化物からなることを特徴とする請求項1乃至9の何れか一項に記載の電気光学装置。
- 前記高誘電率層は、アルミニウム酸化物、タンタル酸化物、ニオブ酸化物、およびチタン酸化物のうちの何れかの酸化物からなることを特徴とする請求項1乃至10の何れか一項に記載の電気光学装置。
- 前記素子基板は、該素子基板に対向配置された対向基板との間に前記電気光学物質としての液晶を保持していることを特徴とする請求項1乃至11の何れか一項に記載の電気光学装置。
- 請求項1乃至12の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005338250A JP2007147697A (ja) | 2005-11-24 | 2005-11-24 | 電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005338250A JP2007147697A (ja) | 2005-11-24 | 2005-11-24 | 電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007147697A true JP2007147697A (ja) | 2007-06-14 |
Family
ID=38209213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005338250A Withdrawn JP2007147697A (ja) | 2005-11-24 | 2005-11-24 | 電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007147697A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181015A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Mobile Display Co Ltd | アクティブマトリクス型表示装置 |
-
2005
- 2005-11-24 JP JP2005338250A patent/JP2007147697A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009181015A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Mobile Display Co Ltd | アクティブマトリクス型表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4215068B2 (ja) | 電気光学装置および電子機器 | |
KR100884118B1 (ko) | 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 | |
JP4277874B2 (ja) | 電気光学装置の製造方法 | |
JP5063180B2 (ja) | 薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法 | |
US7420213B2 (en) | Thin film transistor array substrate having main gate insulating film formed of organic material and sub gate insulating film formed of ferroelectric material and fabricating method thereof | |
US8604479B2 (en) | Display substrate, method for manufacturing the same, and display apparatus having the same | |
JP2008003118A (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
JP2007212812A (ja) | 電気光学装置 | |
JP2007293072A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
US8068202B2 (en) | Liquid crystal device | |
JP2007013083A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP2007293073A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
US20120133853A1 (en) | Liquid crystal display device | |
JP2007192975A (ja) | 電気光学装置及びその製造方法 | |
JP2007199181A (ja) | 電気光学装置、電子機器および電気光学装置の製造方法 | |
JP4534411B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
JP4154880B2 (ja) | 電気光学装置及びその製造方法 | |
JP2006301476A (ja) | 電気光学装置及びその製造方法、電子機器 | |
JP2007225860A (ja) | アクティブマトリクス基板およびそれを備えた液晶表示装置 | |
JP2007147697A (ja) | 電気光学装置および電子機器 | |
JP2007057752A (ja) | 液晶装置 | |
JP2007121530A (ja) | 液晶装置 | |
US8786815B2 (en) | Driving circuit and display panel having the same | |
JP2008040122A (ja) | 電気光学装置、電子機器、および実装構造体 | |
JP2007139851A (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090203 |