JP2009181015A - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置 Download PDF

Info

Publication number
JP2009181015A
JP2009181015A JP2008021036A JP2008021036A JP2009181015A JP 2009181015 A JP2009181015 A JP 2009181015A JP 2008021036 A JP2008021036 A JP 2008021036A JP 2008021036 A JP2008021036 A JP 2008021036A JP 2009181015 A JP2009181015 A JP 2009181015A
Authority
JP
Japan
Prior art keywords
electrode
video signal
signal line
power supply
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008021036A
Other languages
English (en)
Other versions
JP5216345B2 (ja
Inventor
Makoto Shibusawa
誠 渋沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2008021036A priority Critical patent/JP5216345B2/ja
Publication of JP2009181015A publication Critical patent/JP2009181015A/ja
Application granted granted Critical
Publication of JP5216345B2 publication Critical patent/JP5216345B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】表示品位に優れたアクティブマトリクス型表示装置を提供する。
【解決手段】基板と、複数の映像信号線VLと、各映像信号線に接続された複数の画素PXと、を備えている。各画素PXは、第1電源端子と、第2電源端子と、表示素子と、駆動トランジスタDRと、駆動トランジスタのゲートに接続された第1電極及び第1電極に隙間を置いて重ねられた第2電極を含んだ保持容量Cと、を有している。基板の平面に平行な方向において、第2電極は、第1電極の端部から外れた突出部C2pを具備している。
【選択図】 図4

Description

この発明は、アクティブマトリクス型表示装置に関する。
近年、アクティブマトリクス型表示装置として、アクティブマトリクス型の有機エレクトロルミネッセンス(EL)表示装置が開発されている。アクティブマトリクス型の有機EL表示装置は、基板上に形成された複数の映像信号線及び複数の画素を備えている。各映像信号線に複数の画素が接続されている(例えば、特許文献1参照)。
有機EL表示装置の画素は、例えば、pチャネル電界効果トランジスタである駆動トランジスタと、有機EL素子と、キャパシタと、スイッチングトランジスタとを含んでいる。駆動トランジスタと有機EL素子とは、高電位電源線と低電位電源線との間で、この順に直列に接続されている。キャパシタは、駆動トランジスタのゲートに接続されている。スイッチングトランジスタは、映像信号線並びにキャパシタ及び駆動トランジスタのゲート間に接続されている。
キャパシタのサイズを大きくし、キャパシタの容量を大きくすることにより、表示画像に生じる輝度傾斜や、黒浮きなどの画質不良を抑制することができる。
特開2007−10993号公報
上記したように、キャパシタのサイズを大きくした場合、保持容量は映像信号線に近づくことになる。キャパシタを形成する一対の電極の内、駆動トランジスタのゲートに接続された電極が映像信号線に近づくと、駆動トランジスタのゲートと映像信号線との間に生じる寄生容量が大きくなってしまう。この寄生容量は、映像信号線の電位の変動をひき起こすため、映像信号線に接続された複数の画素の駆動トランジスタのゲートの電位に悪影響を及ぼしてしまう。
そして、寄生容量が増加すると、縦方向に延びた映像信号線に接続された複数の画素の表示品位が低下し、表示画面に、縦方向に延びた筋状の表示不良が発生してしまう。上記表示不良は、縦クロストークと呼ばれる。
この発明は以上の点に鑑みなされたもので、その目的は、表示品位に優れたアクティブマトリクス型表示装置を提供することにある。
上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
基板と、
前記基板上に形成された複数の映像信号線と、
前記基板上に形成され、各映像信号線に接続された複数の画素と、を備え、
各画素は、
第1電源端子と、
第2電源端子と、
前記第1電源端子及び第2電源端子間に接続された表示素子と、
前記第1電源端子及び表示素子間に接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続された第1電極及び前記第1電極に隙間を置いて重ねられた第2電極を含んだ保持容量と、を有し、
前記基板の平面に平行な方向において、前記第2電極は、前記第1電極の端部から外れた突出部を具備している。
この発明によれば、表示品位に優れたアクティブマトリクス型表示装置を提供することができる。
以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置を有機EL表示装置に適用した実施の形態について詳細に説明する。
図1は、本発明の一態様に係る表示装置を概略的に示す平面図である。図2は、図1の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。なお、図2では、表示装置を、その表示面,すなわち前面又は光出射面,が下方を向き、背面が上方を向くように描いている。図3は、図1の表示装置が含む画素の等価回路図である。図4は、上記画素を概略的に示す平面図である。図5は、図4の線A−Aに沿った表示装置を示す断面図である。
図1乃至図5に示すように、この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機EL表示装置である。この有機EL表示装置は、図1に示すように、表示パネルDPと、映像信号線ドライバXDRと、走査信号線ドライバYDRとを含んでいる。映像信号線ドライバXDR及び走査信号線ドライバYDRは駆動部10を形成している。
表示パネルDPは、例えば、ガラス基板などの絶縁性の基板SUBを含んでいる。基板SUB上には、アンダーコート層UCが形成されている。アンダーコート層UCは、例えば、基板SUB上にSiN層とSiO層とをこの順に積層してなる。
アンダーコート層UC上では、チャネル層SCが配列している。各チャネル層SCは、例えば、p型領域とn型領域とを含んだポリシリコン層である。アンダーコート層UC上では、下部電極C2がさらに配列している。これら下部電極C2は、例えば、n型ポリシリコン層である。
チャネル層SC及び下部電極C2は、ゲート絶縁膜GIで被覆されている。ゲート絶縁膜GIは、例えばTEOS(tetraethyl orthosilicate)などを用いて形成することができる。
ゲート絶縁膜GI上には、走査信号線SL及び保持容量線CLが形成されている。走査信号線SL及び保持容量線CLは、各々が後述する画素PXの行方向(X方向)に延びており、画素PXの列方向(Y方向)に配列している。走査信号線SL及び保持容量線CLは、例えばMoWなどからなる。
ゲート絶縁膜GI上では、上部電極C1がさらに配列している。これら上部電極C1は、例えばMoWなどからなる。上部電極C1は、走査信号線SL及び保持容量線CLと同一の工程で形成することができる。
上部電極C1の延出部であるゲートGはチャネル層SCと交差するように形成され、駆動トランジスタDRを構成している。走査信号線SLの延出部はチャネル層SCと交差するように形成され、この延出部は画素スイッチSWを構成している。なお、この例では、駆動トランジスタDR及び画素スイッチSWは、トップゲート型のpチャネル薄膜トランジスタである。
上部電極C1は、下部電極C2に隙間を置いて重ねられている。第1電極としての上部電極C1と第2電極としての下部電極C2とそれらの間に介在している絶縁膜GIとは、保持容量Cを構成している。ここでは、保持容量Cはキャパシタである。基板SUBの平面に平行な方向において、下部電極C2は、上部電極C1の端部から外れた突出部C2pを有している。下部電極C2の突出部C2pは、上部電極C1の端部より後述する映像信号線VL側に位置している。
ゲート絶縁膜GI、走査信号線SL、保持容量線CL、及び上部電極C1は、層間絶縁膜IIで被覆されている。層間絶縁膜IIは、例えばプラズマCVD法などにより成膜されたSiOなどからなる。
層間絶縁膜II上には、映像信号線VLと、第1電源配線としての電圧電源線PLと、第2電源配線としての基準電圧電源線RLとが形成されている。映像信号線VL、電圧電源線PL及び基準電圧電源線RLは、互いに絶縁されている。層間絶縁膜II上には、ソース電極SE及びドレイン電極DEがさらに形成されている。
映像信号線VLは、各々がY方向に延びており、X方向に配列している。映像信号線VLは、画素スイッチSWのソースに接続されている。電圧電源線PLは、複数のストライプ部PLaを有している。ストライプ部PLaは、各々がY方向に延びており、X方向に配列している。ストライプ部PLaは、駆動トランジスタDRのソースに接続されている。
ソース電極SE及びドレイン電極DEは、層間絶縁膜II及びゲート絶縁膜GIに設けられたコンタクトホールを介してチャネル層SCのソース領域及びドレイン領域にそれぞれ接続されている。ソース電極SE及びドレイン電極DEは、画素PXが含む素子間の接続に利用されている。
映像信号線VLと電圧電源線PLと基準電圧電源線RLとソース電極SEとドレイン電極DEとは、例えば、Mo/Al/Moの三層構造を有している。これらは、同一工程で形成可能である。
映像信号線VLと電圧電源線PLと基準電圧電源線RLとソース電極SEとドレイン電極DEとは、パッシベーション膜PSで被覆されている。パッシベーション膜PSは、例えばSiNなどからなる。
パッシベーション膜PS上では、画素電極PEが配列している。各画素電極PEは、パッシベーション膜PSに設けたコンタクトホールを介して、駆動トランジスタDRのドレイン電極DEに接続されている。
画素電極PEは、この例では光透過性の前面電極である。また、画素電極PEは、この例では陽極である。画素電極PEの材料としては、例えば、ITO(Indium Tin Oxide)などの透明な導電材料を使用することができる。
パッシベーション膜PS上には、さらに、隔壁絶縁層PIが形成されている。隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔が設けられているか、或いは、画素電極PEが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層PIは、画素電極PEに対応した位置に貫通孔を有している。隔壁絶縁層PIは、例えば、有機絶縁層である。隔壁絶縁層PIは、例えば、フォトリソグラフィ技術を用いて形成されている。
画素電極PE上には、活性層として、発光層を含んだ有機物層ORGが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ORGは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
隔壁絶縁層PI及び有機物層ORGは、対向電極CEで被覆されている。この例では、対向電極CEは、画素PX間で互いに接続された電極,すなわち共通電極,である。また、この例では、対向電極CEは、陰極であり且つ光反射性の背面電極である。対向電極CEは、例えば、パッシベーション膜PSと隔壁絶縁層PIとに設けられたコンタクトホールを介して、基準電圧電源線RLに電気的に接続されている。各々の有機EL素子OLEDは、画素電極PEと、有機物層ORGと、対向電極CEとを含んでいる。
電圧電源線PL及び基準電圧電源線RL(対向電極CE)には、それぞれ定電圧が印加されている。電圧電源線PLの電位及び基準電圧電源線RLの電位を比べた場合、電圧電源線PLの電位は相対的にハイレベルであり、基準電圧電源線RLの電位は相対的にローレベルである。
電圧電源線PLは、電圧電源線PLの節点ND1をハイレベルの一定の電位に設定するものである。基準電圧電源線RLは、対向電極CEの節点ND2をローレベルの一定の電位に設定するものである。このため、節点ND1は第1電源端子として高電位電源端子であり、節点ND2は第2電源端子として低電位電源端子である。
各画素PXは、駆動トランジスタDRと、画素スイッチSWと、表示素子としての有機EL素子OLEDと、保持容量Cとを含んでいる。上記した通り、この例では、駆動トランジスタDR及び画素スイッチSWはpチャネル薄膜トランジスタである。
駆動トランジスタDRと有機EL素子OLEDとは、節点ND1と節点ND2との間で、この順に直列に接続されている。具体的には、駆動トランジスタDRのソースは節点ND1に接続されており、有機EL素子OLEDの対向電極CEは節点ND2を形成している。
画素スイッチSWは、映像信号線VL並びに駆動トランジスタDRのゲート及び上部電極C1間に接続されており、そのゲートは走査信号線SLに接続されている。画素スイッチSWは、走査信号線SLから供給される制御信号SGに応答してオン(導通状態)、オフ(非導通状態)される。画素スイッチSWは、映像信号線VLを介して伝送される映像信号電圧Vsigを出力させるかどうか切換えるものである。
保持容量Cは、駆動トランジスタDRのゲート及び画素スイッチSWのドレイン並びに保持容量線CL間に接続されている。より詳しくは、保持容量Cの上部電極C1が駆動トランジスタDRのゲート及び画素スイッチSWのドレインに接続されている。保持容量Cの下部電極C2が保持容量線CLに接続されている。保持容量Cは、映像信号電圧Vsigを保持(記憶)するものである。
映像信号線ドライバXDR及び走査信号線ドライバYDRは、この例では、表示パネルDPにCOG(chip on glass)実装されている。映像信号線ドライバXDR及び走査信号線ドライバYDRは、COG実装する代わりに、TCP(tape carrier package)実装してもよい。
映像信号線ドライバXDRには、映像信号線VLが接続されている。映像信号線ドライバXDRは、映像信号線VLに映像信号として映像信号電圧Vsigを出力する。なお、映像信号線ドライバXDRに電圧電源線PL及び基準電圧電源線RLが接続されていても良く、この場合、映像信号線ドライバXDRは、電圧電源線PLにハイレベルの電源電圧を供給し、基準電圧電源線RLにローレベルの電源電圧を供給すれば良い。
走査信号線ドライバYDRには、走査信号線SL及び保持容量線CLが接続されている。走査信号線ドライバYDRは、走査信号線SLに走査信号として電圧信号を出力する。加えて、走査信号線ドライバYDRは、保持容量線CLを一定の電位に設定するために保持容量線CLに定電圧を供給する。
次に、有機EL素子OLEDに発光(画像を表示)させる場合の画素PXの動作について説明する。
上記のように構成された有機EL表示装置において、まず、走査信号線ドライバYDRから、画素スイッチSWをオン状態とするレベル(オフ電位)、ここでは、ローレベルの制御信号SGが出力される。
このため、画素スイッチSWがオンに切換えられる。これにより、駆動トランジスタDRのゲート電位がオン電位に設定されるとともに保持容量Cの上部電極C1が、映像信号線ドライバXDRから、映像信号線VLを介して供給される映像信号電圧Vsigにより、映像信号電位 (Vsig)に設定される。
これにより、画像の階調を得るための電位だけ駆動トランジスタDRのゲート電位を変位させることができる。言い換えると、駆動トランジスタDRのゲート電位は、所望の発光電流を流すことができる状態に設定される。そして、駆動トランジスタDRから駆動信号を有機EL素子OLEDに出力させる。言い換えると、有機EL素子OLEDに、画像の階調に応じた駆動電流が与えられる。
以上のように構成された有機EL表示装置によれば、下部電極C2は、上部電極C1の端部から外れた突出部C2pを有している。下部電極C2の突出部C2pは、上部電極C1の端部より映像信号線VL側に位置している。下部電極C2が突出部C2pを有していることにより、有機EL表示装置は、高い静電シールド効果を得ることができる。
このため、下部電極C2が突出部C2pを有していない場合に比べ、駆動トランジスタDRのゲートと映像信号線VLとの間に生じる寄生容量を低減させることができる。寄生容量に伴う映像信号線VLの不所望な電位変動を抑制できるため、表示画面に生じる縦クロストークの発生を抑制することができる。
また、保持容量C(上部電極C1)を映像信号線VLに近づけても表示品位の低下を抑制できるため、保持容量(キャパシタ)Cのサイズを大きくし、保持容量Cの容量を大きくすることができる。これにより、表示画像に生じる輝度傾斜や、黒浮きなどの画質不良を抑制することができる。
上記したことから、表示品位に優れたアクティブマトリクス型表示装置を得ることができる。
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
例えば、突出部C2pは、映像信号線VLから外れて形成されていたが、これに限らず、例えば図6及び図7に示すように、映像信号線VLに重ねて形成されていても良い。上部電極C1は映像信号線VLから外れて形成されている。これにより、有機EL表示装置は、より高い静電シールド効果を得ることができる。
また、下部電極C2は、電圧電源線PLのストライプ部PLa(節点ND1)に接続されていても良い。この場合、上述した有機EL表示装置と同等の機能を保持容量線CL無しに得ることができる。
駆動トランジスタDR及び画素スイッチSWは、pチャネル型のトランジスタに限らず、nチャネル型のトランジスタにより構成してもよい。
この発明は、有機EL表示装置に限定されるものではなく、アクティブマトリクス型表示装置であれば適用可能である。
本発明の実施の形態に係る有機EL表示装置を概略的に示す平面図。 上記有機EL表示装置の駆動トランジスタ及び有機EL素子を示す断面図。 上記有機EL表示装置における画素の等価回路を示す図。 図3に示した画素を示す概略平面図。 図4の線A−Aに沿った表示パネルの断面図であり、特に、保持容量及び映像信号線を示す図。 図4と同様、画素を示す概略平面図であり、画素の変形例を示す図。 図6の線B−Bに沿った表示パネルの断面図であり、特に、保持容量及び映像信号線を示す図。 図4と同様、画素を示す概略平面図であり、画素の他の変形例を示す図。
符号の説明
SUB…基板、DP…表示パネル、PX…画素、BL…基準信号線、VL…映像信号線、PL…電圧電源線、PLa…ストライプ部、RL…基準電圧電源線、SL…走査信号線、DR…駆動トランジスタ、OLED…EL素子、SW…画素スイッチ、C…保持容量、C1…上部電極、C2…下部電極、C2p…突出部、SG…制御信号、Vsig…映像信号電圧、ND1,ND2…節点。

Claims (4)

  1. 基板と、
    前記基板上に形成された複数の映像信号線と、
    前記基板上に形成され、各映像信号線に接続された複数の画素と、を備え、
    各画素は、
    第1電源端子と、
    第2電源端子と、
    前記第1電源端子及び第2電源端子間に接続された表示素子と、
    前記第1電源端子及び表示素子間に接続された駆動トランジスタと、
    前記駆動トランジスタのゲートに接続された第1電極及び前記第1電極に隙間を置いて重ねられた第2電極を含んだ保持容量と、を有し、
    前記基板の平面に平行な方向において、前記第2電極は、前記第1電極の端部から外れた突出部を具備しているアクティブマトリクス型表示装置。
  2. 前記第2電極の突出部は、前記第1電極の端部より前記映像信号線側に位置している請求項1に記載のアクティブマトリクス型表示装置。
  3. 前記第2電極の突出部は、前記映像信号線に重なって形成されている請求項1に記載のアクティブマトリクス型表示装置。
  4. 前記第2電極は、前記第1電源端子に接続されている請求項1に記載のアクティブマトリクス型表示装置。
JP2008021036A 2008-01-31 2008-01-31 アクティブマトリクス型表示装置 Active JP5216345B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008021036A JP5216345B2 (ja) 2008-01-31 2008-01-31 アクティブマトリクス型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008021036A JP5216345B2 (ja) 2008-01-31 2008-01-31 アクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
JP2009181015A true JP2009181015A (ja) 2009-08-13
JP5216345B2 JP5216345B2 (ja) 2013-06-19

Family

ID=41035021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008021036A Active JP5216345B2 (ja) 2008-01-31 2008-01-31 アクティブマトリクス型表示装置

Country Status (1)

Country Link
JP (1) JP5216345B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004101615A (ja) * 2002-09-05 2004-04-02 Seiko Epson Corp アクティブマトリクス基板、液晶装置、電子機器
JP2004295135A (ja) * 2001-11-21 2004-10-21 Seiko Epson Corp アクティブマトリクス基板、電気光学装置および電子機器
JP2005202254A (ja) * 2004-01-19 2005-07-28 Sony Corp 表示装置
JP2007147697A (ja) * 2005-11-24 2007-06-14 Epson Imaging Devices Corp 電気光学装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004295135A (ja) * 2001-11-21 2004-10-21 Seiko Epson Corp アクティブマトリクス基板、電気光学装置および電子機器
JP2008010427A (ja) * 2001-11-21 2008-01-17 Seiko Epson Corp 電気光学装置
JP2004101615A (ja) * 2002-09-05 2004-04-02 Seiko Epson Corp アクティブマトリクス基板、液晶装置、電子機器
JP2005202254A (ja) * 2004-01-19 2005-07-28 Sony Corp 表示装置
JP2007147697A (ja) * 2005-11-24 2007-06-14 Epson Imaging Devices Corp 電気光学装置および電子機器

Also Published As

Publication number Publication date
JP5216345B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP2010085695A (ja) アクティブマトリクス型表示装置
US10038049B2 (en) Display device
KR102490623B1 (ko) 유기전계발광표시장치와 이의 제조방법
JP6397882B2 (ja) 有機発光表示装置
US20070242004A1 (en) Organic Electroluminescence Display Device
US10790344B2 (en) Display device and method for manufacturing the same
JP2009181014A (ja) アクティブマトリクス型表示装置
US20180151637A1 (en) Organic el display device
JP2006284916A (ja) 表示装置、アレイ基板、及び表示装置の駆動方法
KR20170080223A (ko) 유기전계 발광표시장치 및 그 제조방법
JP2012237931A (ja) アクティブマトリクス型有機発光表示装置
JP2010002531A (ja) 表示装置および電子機器
JP4703363B2 (ja) 有機el表示装置
JP2006284915A (ja) 表示装置及びアレイ基板
US7355220B2 (en) Array substrate
JP2009115839A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
KR102563777B1 (ko) 유기전계발광표시장치
US9881548B2 (en) Organic light emitting diode display with shielding portion
JP5216345B2 (ja) アクティブマトリクス型表示装置
JP2009115840A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
JP2010091608A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
US20060290632A1 (en) Display and array substrate
JP2007010872A (ja) 表示装置及びアレイ基板
JP2007042443A (ja) 表示装置
JP6056073B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

R150 Certificate of patent or registration of utility model

Ref document number: 5216345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250