JP2007121530A - 液晶装置 - Google Patents

Abstract

【課題】スイッチング素子および保持容量を備えた液晶装置を製造するのに必要な工程数やマスク枚数を減らすことのできる構成、および液晶装置の製造方法を提供すること。
【解決手段】液晶装置１でも、第１の基板１０上にゲート絶縁膜２とパッシベーション膜４とが積層され、パッシベーション膜４の上層に形成された画素電極９ａは、ゲート絶縁膜２とパッシベーション膜４との層間に形成されたドレイン電極６ｂに対して、第２１のコンタクトホール８１を介して接続している。また、保持容量電極７ａと容量線３ｂとは、パッシベーション膜４の上層に画素電極９ａと同時形成された島状のブリッジ接続用導電膜９ｂ、第２のコンタクトホール８２、および第３のコンタクトホール８３により接続されている。
【選択図】図３

Description

本発明は、スイッチング素子および保持容量を備えた液晶装置、およびその製造方法に関するものである。

アクティブマトリクス型の液晶装置では、図８に示すように、素子基板１０′に対して、画素電極９ａ′と重なるように保持容量電極７ａ′を設けて保持容量１ｈ′を構成することにより、液晶容量での電荷保持特性を向上することが提案されている。ここで、保持容量１ｈ′は、その電位を規定する容量線３ｂ′と電気的に接続する必要があることから、保持容量１ｈ′と容量線３ｂ′とは、画素スイッチング用の薄膜トランジスタ１ｃ′のゲート絶縁膜を構成する第１の絶縁膜２′に形成したコンタクトホール８６′を介して電気的に接続されている。また、画素電極９ａ′は、保持容量電極７ａ′の上層に形成された第２の絶縁膜４′の上層に形成されているため、第２の絶縁膜４′に形成したコンタクトホール８７′を介して薄膜トランジスタのドレイン電極６ｂ′に接続している。なお、ゲート線３ａ′（走査線）は、第１の絶縁膜２′の下層側に形成され、ソース線６ａ′は、第１の絶縁膜２′と第２の絶縁膜４′との層間に形成されている。

このような構成の液晶装置を製造するには、まず、図９（ａ）に示すように、素子基板２０′を構成する基板１１′上に、ゲート線３ａ′および容量線３ｂ′を形成する。次に、図９（ｂ）に示すように、ゲート絶縁膜としての第１の絶縁膜２′を形成した後、真性のシリコン膜からなる半導体膜５ａ′、およびｎ型シリコン膜からなるオーミックコンタクト層５ｂ′を順次、形成する。次に、図９（ｃ）に示すように、ソース線６ａ′およびドレイン電極６ｂ′を形成した後、ソース線６ａ′とドレイン電極６ｂ′との間のオーミックコンタクト層５ｂ′を除去する。次に、図９（ｄ）に示すように、第１の絶縁膜２′において容量線３ｂと重なる位置にコンタクトホール８６を形成した後、図９（ｅ）に示すように、保持容量電極７ａ′を形成する。次に、図９（ｆ）に示すように、第２の絶縁膜４′を形成した後、第２の絶縁膜４′においてドレイン電極６ｂ′と重なる位置にコンタクトホール８７′を形成する。次に、図９（ｇ）に示すように、画素電極９ａ′を形成する。
特開平０４−３２６３２９号公報

しかしながら、図８および図９（ａ）〜（ｇ）に示す従来構成では、ゲート線３ａおよび容量線３ｂの形成工程から画素電極９ａの形成工程まで計７回のフォトリソグラフィ工程を必要とするため、製造工程数やマスク枚数が多く、製造コストを増大させるという問題点がある。

以上の問題点に鑑みて、本発明の課題は、スイッチング素子および保持容量を備えた液晶装置を製造するのに必要な工程数やマスク枚数を減らすことのできる構成、および液晶装置の製造方法を提供することにある。

上記課題を解決するために、本発明では、スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量とが形成された第１の基板と、該第１の基板との間に液晶を挟持する第２の基板とを有する液晶装置において、前記第１の基板上に第１の絶縁膜と、該第１の絶縁膜の上層に積層された第２の絶縁膜とを備え、前記画素電極は、前記第２の絶縁膜の上層に形成されて当該第２の絶縁膜に形成された第１のコンタクトホールを介して前記スイッチング素子に接続され、前記保持容量は、前記第１の絶縁膜と前記第２の絶縁膜との層間で当該第２の絶縁膜を介して前記画素電極に重なる保持容量電極と、前記第１の絶縁膜の下層側に形成されて前記保持容量電極の電位を規定する配線とを備え、前記保持容量電極と前記配線とは、前記第２の絶縁膜において前記保持容量電極と重なる位置に形成された第２のコンタクトホールと、前記第１の絶縁膜および前記第２の絶縁膜において前記配線と重なる位置に形成された第３のコンタクトホールと、前記第２の絶縁膜の上層に形成されて前記第２のコンタクトホールおよび前記第３のコンタクトホールを介して前記保持容量電極および前記配線に接続するブリッジ接続用導電膜とによって電気的に接続されていることを特徴とする。

また、本発明では、スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量とが形成された第１の基板と、該第１の基板との間に液晶を挟持する第２の基板とを有する液晶装置の製造方法において、前記第１の基板上に配線、第１の絶縁膜、保持容量電極、および第２の絶縁膜を順に形成していく複数の工程を有するとともに、前記第２の絶縁膜を形成した後、前記第２の絶縁膜において当該第２の絶縁膜の下層側に形成されたスイッチング素子と重なる位置、前記第２の絶縁膜において前記保持容量電極と重なる位置、および前記第１の絶縁膜と前記第２の絶縁膜において前記配線と重なる位置の各々に対して第１、第２および第３のコンタクトホールを同時形成するコンタクトホール形成工程と、該コンタクトホール形成工程の後、前記第２の絶縁膜の上層側に、前記第１のコンタクトホールを介して前記スイッチング素子に接続する前記画素電極を、前記第２のコンタクトホールおよび前記第３のコンタクトホールを介して前記保持容量電極および前記配線に接続するブリッジ接続用導電膜と同時に形成する画素電極形成工程とを有することを特徴とする。

本発明では、第２の絶縁膜の上層に形成された画素電極は、第２の絶縁膜に形成された第１のコンタクトホールを介してスイッチング素子に接続し、保持容量を構成する保持容量電極と配線とは、第２の絶縁膜において保持容量電極と重なる位置に形成された第２のコンタクトホールと、第１の絶縁膜および第２の絶縁膜において配線と重なる位置に形成された第３のコンタクトホールと、第２の絶縁膜の上層に形成されて第２のコンタクトホールおよび第３のコンタクトホールを介して前記保持容量電極および前記配線に接続するブリッジ接続用導電膜とによって電気的に接続されている。このため、第２の絶縁膜を形成した後、コンタクトホール形成工程では第１、第２および第３のコンタクトホールを同時形成するととともに、コンタクトホール形成工程の後、第２の絶縁膜の上層側に画素電極を形成する際、ブリッジ接続用導電膜を同時形成すればよい。従って、ゲート線および容量線の形成工程から画素電極の形成工程まで計６回のフォトリソグラフィ工程で済む。それ故、スイッチング素子および保持容量を備えた液晶装置を製造するのに必要な工程数やマスク枚数を減らすことができるので、液晶装置の製造コストを低減することができる。

本発明において、前記画素電極、前記保持容量電極および前記ブリッジ接続用導電膜はいずれも、光透過性導電膜であることが好ましい。このように構成すると、高い画素開口率を得ることができる。

本発明において、前記スイッチング素子は、例えば、前記第１の絶縁膜をゲート絶縁膜とする薄膜トランジスタである。この場合、当該薄膜トランジスタに対するゲート線は、前記第１の絶縁膜の下層側に形成され、当該薄膜トランジスタに対するソース線およびドレイン電極は、前記第１の絶縁膜と前記第２の絶縁膜との層間に形成される。また、前記配線は、前記ゲート線と並行して延びた容量線、あるいは前記保持容量電極が属する画素に対して前段に位置する画素のゲート線のいずれとして構成することができる。

本発明において、前記第２の基板上には、前記画素電極との間で前記液晶を駆動する対向電極が形成されている構成を採用することができる。

本発明において、前記第１の基板上には、前記画素電極との間で前記液晶を駆動する共通電極が形成されている構成を採用してもよい。

本発明に係る電気光学装置は、例えば、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。

以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。

［実施の形態１］
（液晶装置の全体構成）
図１（ａ）、（ｂ）はそれぞれ、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。

図１（ａ）、（ｂ）において、本形態の液晶装置１は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、あるいはＶＡＮ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｅｄ Ｎｅｍａｔｉｃ）モードの透過型のアクティブマトリクス型の液晶装置であり、シール材２２を介して第１の基板１０（素子基板）と第２の基板２０（対向基板）とが貼り合わされ、その間に液晶１ｆが保持されている。第１の基板１０において、シール材２２の外側に位置する端部領域には、データ線駆動用ＩＣ６０、および走査線駆動用ＩＣ３０が実装されているとともに、基板辺に沿って実装端子１２が形成されている。シール材２２は、第１の基板１０と第２の基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。なお、シール材２２には、その途切れ部分によって液晶注入口２５が形成され、液晶１ｆを注入した後、封止材２６により封止されている。

詳しくは後述するが、第１の基板１０には、スイッチング素子としての薄膜トランジスタ１ｃや画素電極９ａがマトリクス状に形成され、その表面に配向膜１９が形成されている。これに対して、第２の基板２０には、シール材２２の内側領域に遮光性材料からなる額縁２４（図１（ｂ）では図示を省略）が形成され、その内側が画像表示領域１ａになっている。また、第２の基板２０には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜が形成され、その上層側には、対向電極２８および配向膜２９が形成されている。なお、図示を省略するが、第２の基板２０において、第１の基板１０の各画素に対向する領域にはＲＧＢのカラーフィルタがその保護膜とともに形成され、それにより、液晶装置１をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。

（第１の基板１０の構成）
図２は、本発明の実施の形態１に係る液晶装置の第１の基板の電気的な構成を示す説明図である。図２に示すように、第１の基板１０には、画像表示領域１ａに相当する領域に複数のソース線６ａ（データ線）およびゲート線３ａ（走査線）が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素１ｂが構成されている。ゲート線３ａは走査線駆動用ＩＣ３０から延びており、ソース線６ａはデータ線駆動用ＩＣ６０から延びている。また、第１の基板１０には、液晶１ｆの駆動を制御するための画素スイッチング用の薄膜トランジスタ１ｃが各画素１ｂに形成され、薄膜トランジスタ１ｃのソースにはソース線６ａが電気的に接続され、薄膜トランジスタ１ｃのゲートにはゲート線３ａが電気的に接続されている。

さらに、本形態の液晶装置１では、第１の基板１０には、ゲート線３ａと並行して容量線３ｂが形成されている。本形態では、薄膜トランジスタ１ｃに対して、第２の基板２０との間に構成された液晶容量１ｇが直列に接続されているとともに、液晶容量１ｇに対して並列に保持容量１ｈが接続されている。ここで、容量線３ｂは、走査線駆動用ＩＣ３０に接続されているが、定電位に保持されている。

このように構成した液晶装置１では、薄膜トランジスタ１ｃを一定期間だけそのオン状態とすることにより、ソース線６ａから供給される画像信号を各画素１ｂの液晶容量１ｇに所定のタイミングで書き込む。このようにして液晶容量１ｇに書き込まれた所定レベルの画像信号は、液晶容量１ｇで一定期間保持されるとともに、保持容量１ｈは、液晶容量１ｇに保持された画像信号がリークするのを防止している。

（各画素の構成）
図３（ａ）、（ｂ）は、本形態の液晶装置の画素１つ分の平面図、およびＡ１−Ｂ１断面図である。なお、図３（ａ）では、画素電極およびそれと同時形成された薄膜を太くて長い点線で示し、保持容量電極を二点鎖線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示してある。

図３（ａ）に示すように、第１の基板１０では、アルミニウムやクロムなどからなるゲート線３ａ、およびアルミニウムやクロムなどからなるソース線６ａで囲まれた領域が画素１ｂとして構成され、画素１ｂには、ボトムゲート型の薄膜トランジスタ１ｃの能動層を構成するアモルファスシリコン膜からなる半導体膜５ａが形成されている。また、ゲート線３ａからの突出部分によってゲート電極が形成されている。薄膜トランジスタ１ｃの能動層を構成する半導体膜５ａのうち、ソース側の端部にはソース線６ａがソース電極として重なっており、ドレイン側の端部には、アルミニウムやクロムなどからなるドレイン電極６ｂが重なっている。また、ゲート線３ａと並列して、アルミニウムやクロムなどからなる容量線３ｂが形成されている。ドレイン電極６ｂには第１のコンタクトホール８１を介して、ＩＴＯ膜からなる画素電極９ａが接続している。

また、画素１ｂには、画素電極９ａと部分的に重なるようにＩＴＯ膜からなる保持容量電極７ａが形成されている。ここで、保持容量電極７ａは、ドレイン電極６ｂおよび容量線３ｂのいずれからも側方にずれた位置に形成されている。

本形態において、保持容量電極７aに対しては、第２のコンタクトホール８２を介して、ＩＴＯ膜からなる島状のブリッジ接続用導電膜９ｂが接続しているとともに、このブリッジ接続用導電膜９ｂは、第３のコンタクトホール８３を介して容量線３ｂに接続している。このようにして、本形態では、保持容量電極７ａおよびこの保持容量電極７ａの電位を規定する容量線によって保持容量１ｈが構成されている。

このように構成した第１の基板１０のＡ１−Ｂ１断面は、図３（ｂ）に示すように表される。まず、ガラス基板や石英基板からなる絶縁基板１１上には、ゲート線３ａ（ゲート電極）および容量線３ｂが形成され、ゲート線３ａの表面および容量線３ｂの表面を覆うように、シリコン窒化膜などからなるゲート絶縁膜２（第１の絶縁膜）が形成されている。ゲート絶縁膜２の表面のうち、ゲート線３ａの上層には、薄膜トランジスタ１ｃの能動層を構成する半導体膜５ａ（真性のポリシリコン膜）が形成されている。半導体膜５ａのうち、ソース領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層５ｂ、およびソース線６ａが形成され、ドレイン領域の上層にはオーミックコンタクト層５ｂ、およびドレイン電極６ｂが形成され、薄膜トランジスタ１ｃが構成されている。また、ゲート絶縁膜２の上層において、ドレイン電極６ｂの側方位置には保持容量電極７ａが形成されており、この保持容量電極７ａは容量線３ｂからずれた位置に形成されている。また、ソース線６ａ、ドレイン電極６ｂ、および保持容量電極７ａの上層側には、シリコン窒化膜などからなるパッシベーション膜４（第２の絶縁膜）が形成され、このパッシベーション膜４の上層に画素電極９ａが形成されている。なお、画素電極８ａの上層には配向膜（図示せず）が形成されている。

ここで、保持容量電極７ａは、パッシベーション膜４を介して画素電極８ａに対して部分的に重なっており、この重なり部分が保持容量１ｈとして機能する。

このように本形態では、第１の基板１０上にゲート絶縁膜２とパッシベーション膜４とが積層され、パッシベーション膜４の上層に形成された画素電極９ａは、ゲート絶縁膜２とパッシベーション膜４との層間に形成されたドレイン電極６ｂに対して、ドレイン電極６ｂと重なる位置に形成された第１のコンタクトホール８１を介して接続している。

また、本形態では、保持容量電極７ａと容量線３ｂとは、直接、接続されておらず、パッシベーション膜４の上層に画素電極９ａと同時形成された島状のブリッジ接続用導電膜９ｂを介して接続されている。すなわち、パッシベーション膜４において保持容量電極７ａと重なる位置には第２のコンタクトホール８２が形成されているとともに、ゲート絶縁膜２およびパッシベーション膜４には容量線３ｂと重なる位置に第３のコンタクトホール８３が形成されており、島状のブリッジ接続用導電膜９ｂは、第２のコンタクトホール８２を介して保持容量電極７ａに接続しているとともに、第３のコンタクトホール８３を介して容量線３ｂに接続している。

（液晶装置１の製造方法）
図４（ａ）〜（ｆ）は、本形態の液晶装置１に用いた第１の基板１０の製造方法を示す工程断面図である。なお、第１の基板１０を製造するには、第１の基板１０を多数取りできる大型基板の状態で以下の工程が行われるが、以下の説明では、大型基板についても第１の基板１０として説明する。

まず、図４（ａ）に示すように、大型のガラス基板あるいは石英基板などの絶縁基板１１の表面に厚さが例えば１３０ｎｍのアルミニウム膜やクロム膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、ゲート線３ａおよび容量線３ｂを形成する。

次に、図４（ｂ）に示すように、プラズマＣＶＤ法により、厚さが例えば３００ｎｍのシリコン窒化膜などからなるゲート絶縁膜２を形成する。次に、プラズマＣＶＤ法により、厚さが例えば３００ｎｍの真性のシリコン膜からなる半導体膜、および厚さが例えば５０ｎｍのｎ型シリコン膜からなるオーミックコンタクト層を順次、形成した後、フォトリソグラフィ技術を用いて、オーミックコンタクト層５ｂおよび半導体膜５ａを同時にパターニングする。

次に、図４（ｃ）に示すように、厚さが例えば１３０ｎｍのアルミニウム膜やクロム膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、ソース線６ａおよびドレイン電極６ｂを形成する。続いて、ソース線６ａおよびドレイン電極６ｂをマスクとして用いて、ソース線６ａとドレイン電極６ｂとの間のオーミックコンタクト層５ｂをエッチングにより除去し、ソース・ドレインの分離を行う。その結果、ソース線６ａおよびドレイン電極６ｂが形成されていない領域からオーミックコンタクト層５ｂが除去されるとともに、半導体膜５ａの表面に一部がエッチングされる。このようにして、ボトムゲート型の画素スイッチング用の薄膜トランジスタ１ｃが形成される。

次に、図４（ｄ）に示すように、プラズマＣＶＤ法により、厚さが例えば５０ｎｍのＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、保持容量電極７ａを形成する。

次に、図４（ｅ）に示すように、プラズマＣＶＤ法により、厚さが例えば２００ｎｍのシリコン窒化膜からなるパッシベーション膜４を形成した後、コンタクトホール形成工程において、フォトリソグラフィ技術を用いてゲート絶縁膜２およびパッシベーション膜４に対してエッチングを行い、第１のコンタクトホール８１、第２のコンタクトホール８２、および第３のコンタクトホール８３を同時形成する。

次に、図４（ｆ）に示す画素電極形成工程では、スパッタ法により、厚さが例えば５０ｎｍのＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、画素電極９ａおよびブリッジ接続用導電膜９ｂを同時形成する。続いて、配向膜（図示せず）を形成するためのポリイミド膜を形成した後、ラビング処理を施す。

このようにして大型基板の状態で各種配線やＴＦＴを形成した第１の基板１０については、別途形成した大型の第２の基板２０とシール材２２で貼り合わせた後、所定のサイズに切断する。それにより、液晶注入口２５が開口するので、液状注入口２５から第１の基板１０と第２の基板２０との間に液晶１ｆを注入した後、液晶注入口２５を封止材２６により封止する。

（本形態の主な効果）
以上説明したように、本形態において、画素電極９ａは、パッシベーション膜４に形成された第１のコンタクトホール８１を介して薄膜トランジスタ１ｃのドレイン電極６ｂに接続し、保持容量１ｈを構成する保持容量電極７ａと容量線３ｂとは、パッシベーション膜４において保持容量電極７ａと重なる位置に形成された第２のコンタクトホール８２と、ゲート絶縁膜２およびパッシベーション膜４において容量線３ｂと重なる位置に形成された第３のコンタクトホール８３と、パッシベーション膜４の上層に形成されて第２のコンタクトホール８２および第３のコンタクトホール８３を介して保持容量電極７ａおよび容量線３ｂに接続するブリッジ接続用導電膜９ｂとによって電気的に接続されている。このため、パッシベーション膜４を形成した後、コンタクトホール形成工程では第１、第２および第３のコンタクトホール８１、８２、８３を同時形成するととともに、コンタクトホール形成工程の後、パッシベーション膜４の上層側に画素電極９ａを形成する際、ブリッジ接続用導電膜９ｂを同時形成すればよい。従って、ゲート線３ａおよび容量線３ｂの形成工程から画素電極９ａの形成工程まで計６回のフォトリソグラフィ工程で済む。それ故、画素スイッチング用の薄膜トランジシタ１ｃおよび保持容量１ｈを備えた液晶装置１を製造するのに必要な工程数やマスク枚数を減らすことができるので、液晶装置１の製造コストを低減することができる。

また、本形態において、画素電極９ａ、保持容量電極７ａおよびブリッジ接続用導電膜９ｂはいずれも、ＩＴＯ膜（光透過性導電膜）からなるため、高い画素開口率を得ることができる。

［実施の形態２］
実施の形態１では、ＴＮモード、ＥＣＢモード、ＶＡＮモードのアクティブマトリクス型の液晶装置を例に説明したが、図５および図６を参照して説明するように、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードの液晶装置（電気光学装置）に本発明を適用してもよい。

図５は、本発明の実施の形態１に係る液晶装置の第１の基板の電気的な構成を示す説明図である。図６（ａ）、（ｂ）は、本形態の液晶装置の画素１つ分の平面図、およびＡ２−Ｂ２断面図である。なお、図６（ａ）でも、画素電極およびそれと同時形成された薄膜を太くて長い点線で示し、保持容量電極を二点鎖線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示してある。なお、本形態の液晶装置は、基本的な構成が実施の形態１と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。

図６および図７（ａ）、（ｂ）に示すように、ＩＰＳモードの液晶装置１では、例えば、例えば、画素電極９ａに対向する共通電極７ｂが第１の基板１０上で容量線６ｂに接続している構成になっている。すなわち、ＩＰＳモードの液晶装置１でも、第１の基板１０では、アルミニウムやクロムなどからなるゲート線３ａ、およびアルミニウムやクロムなどからなるソース線６ａで囲まれた領域が画素１ｂとして構成され、画素１ｂには、ボトムゲート型の薄膜トランジスタ１ｃの能動層を構成するアモルファスシリコン膜からなる半導体膜５ａが形成されている。また、ゲート線３ａからの突出部分によってゲート電極が形成されている。薄膜トランジスタ１ｃの能動層を構成する半導体膜５ａのうち、ソース側の端部にはソース線６ａがソース電極として重なっており、ドレイン側の端部には、アルミニウムやクロムなどからなるドレイン電極６ｂが重なっている。また、ゲート線３ａと並列して、アルミニウムやクロムなどからなる容量線３ｂが形成されている。ドレイン電極６ｂには第１のコンタクトホール８１を介して、ＩＴＯ膜からなる画素電極９ａが接続している。また、画素１ｂには、画素電極９ａと部分的に重なるようにＩＴＯ膜からなる保持容量電極７ａが形成されている。ここで、保持容量電極７ａは、ドレイン電極６ｂおよび容量線３ｂのいずれからも側方にずれた位置に形成されている。

また、本形態では、画素電極９ａが櫛歯状に形成されている一方、保持容量電極７ａに対しては、櫛歯状の画素電極９ａに対して横方向で対向する櫛歯状の共通電極７ｂが一体に形成されている。

このように構成した液晶装置１でも、実施の形態１と同様、第１の基板１０上にゲート絶縁膜２とパッシベーション膜４とが積層され、パッシベーション膜４の上層に形成された画素電極９ａは、ゲート絶縁膜２とパッシベーション膜４との層間に形成されたドレイン電極６ｂに対して、ドレイン電極６ｂと重なる位置に形成された第１のコンタクトホール８１を介して接続している。また、本形態では、保持容量電極７ａと容量線３ｂとは、直接、接続されておらず、パッシベーション膜４の上層に画素電極９ａと同時形成された島状のブリッジ接続用導電膜９ｂを介して接続されている。すなわち、パッシベーション膜４において保持容量電極７ａと重なる位置には第２のコンタクトホール８２が形成されているとともに、ゲート絶縁膜２およびパッシベーション膜４には容量線３ｂと重なる位置に第３のコンタクトホール８３が形成されており、島状のブリッジ接続用導電膜９ｂは、第２のコンタクトホール８２を介して保持容量電極７ａに接続しているとともに、第３のコンタクトホール８３を介して容量線３ｂに接続している。このようにして、本形態では、保持容量電極７ａおよびこの保持容量電極７ａの電位を規定する容量線によって保持容量１ｈが構成されている。

その他の構成およびその製造方法は実施の形態１と同様であるため、説明を省略するが、本形態でも、実施の形態１と同様、ゲート線３ａおよび容量線３ｂの形成工程から画素電極９ａの形成工程まで計６回のフォトリソグラフィ工程で済む。それ故、画素スイッチング用の薄膜トランジシタ１ｃおよび保持容量１ｈを備えた液晶装置１を製造するのに必要な工程数やマスク枚数を減らすことができるので、液晶装置１の製造コストを低減することができる。また、画素電極９ａ、保持容量電極７ａおよびブリッジ接続用導電膜９ｂはいずれも、ＩＴＯ膜（光透過性導電膜）からなるため、高い画素開口率を得ることができる。

［その他の実施の形態］
上記実施の形態１、２では、容量線３ｂを用いて保持容量１ｈを構成したが、保持容量電極７ａが属する画素１ｂに対して前段の画素１ｂのゲート線３ａを保持容量電極７ａと電気的に接続して保持容量１ｈを形成する場合に本発明を適用してもよい。

また、上記実施の形態１、２では、ボトムゲート構造の薄膜トランジスタ１ｃをスイッチング素子として用いた液晶装置に本発明を適用したが、トップゲート構造の薄膜トランジスタ、あるいはＴＦＤ（Ｔｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）素子などの非線形素子をスイッチング素子として用いた液晶装置に本発明を適用してもよい。

［電子機器の実施形態］
図７は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源１７０、表示情報処理回路１７１、電源回路１７２、タイミングジェネレータ１７３、そして液晶装置１を有する。また、液晶装置１は、パネル１７５および駆動回路１７６を有しており、前述した液晶装置１を用いることができる。表示情報出力源１７０は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ１７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路１７１に供給する。表示情報処理回路１７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路１７６へ供給する。電源回路１７２は、各構成要素に所定の電圧を供給する。

図１（ａ）、（ｂ）はそれぞれ、液晶装置の平面図、およびそのＨ−Ｈ′断面図である。 本発明の実施の形態１に係る液晶装置の電気的な構成を示す説明図である。 本発明の実施の形態１に係る液晶装置の画素１つ分の平面図、およびＡ１−Ｂ１断面図である。 （ａ）〜（ｆ）は、本形態の液晶装置の製造方法を示す工程断面図である。 本発明の実施の形態２に係る液晶装置の電気的な構成を示す説明図である。 本発明の実施の形態２に係る液晶装置の画素１つ分の平面図、およびＡ２−Ｂ２断面図である。 本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示す説明図である。 従来の液晶装置の画素１つ分の平面図、およびＡ３−Ｂ３断面図である。 （ａ）〜（ｇ）は、従来の液晶装置の製造方法を示す工程断面図である。

符号の説明

１ 液晶装置、１ｂ 画素、１ｃ 薄膜トランジスタ（スイッチング素子）、１ｆ 液晶、１ｇ 液晶容量、１ｈ 保持容量、２ ゲート絶縁膜（第１の絶縁膜）、３ａ ゲート線（走査線）、３ｂ 容量線（配線）、４ パッシベーション膜（第２の絶縁膜）、６ａ ソース線（データ線）、６ｂ ドレイン電極、７ａ 保持容量電極、９ａ 画素電極、９ｂ ブリッジ接続用導電膜、８１ 第１のコンタクトホール、８２ 第２のコンタクトホール、８３ 第３のコンタクトホール

Claims (7)

1. スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量とが形成された第１の基板と、
   該第１の基板との間に液晶を挟持する第２の基板とを有する液晶装置において、
   前記第１の基板上に第１の絶縁膜と、該第１の絶縁膜の上層に積層された第２の絶縁膜とを備え、
   前記画素電極は、前記第２の絶縁膜の上層に形成されて当該第２の絶縁膜に形成された第１のコンタクトホールを介して前記スイッチング素子に接続され、
   前記保持容量は、前記第１の絶縁膜と前記第２の絶縁膜との層間で当該第２の絶縁膜を介して前記画素電極に重なる保持容量電極と、前記第１の絶縁膜の下層側に形成されて前記保持容量電極の電位を規定する配線とを備え、
   前記保持容量電極と前記配線とは、前記第２の絶縁膜において前記保持容量電極と重なる位置に形成された第２のコンタクトホールと、前記第１の絶縁膜および前記第２の絶縁膜において前記配線と重なる位置に形成された第３のコンタクトホールと、前記第２の絶縁膜の上層に形成されて前記第２のコンタクトホールおよび前記第３のコンタクトホールを介して前記保持容量電極および前記配線に接続するブリッジ接続用導電膜とによって電気的に接続されていることを特徴とする液晶装置。
2. 前記画素電極、前記保持容量電極および前記ブリッジ接続用導電膜はいずれも、光透過性導電膜であることを特徴とする請求項１に記載の液晶装置。
3. 前記スイッチング素子は、前記第１の絶縁膜をゲート絶縁膜とする薄膜トランジスタであって、
   当該薄膜トランジスタに対するゲート線は、前記第１の絶縁膜の下層側に形成され、当該薄膜トランジスタに対するソース線およびドレイン電極は、前記第１の絶縁膜と前記第２の絶縁膜との層間に形成され、
   前記配線は、前記ゲート線と並行して延びた容量線、あるいは前記保持容量電極が属する画素に対して前段に位置する画素のゲート線であることを特徴とする請求項１または２に記載の液晶装置。
4. 前記第２の基板上には、前記画素電極との間で前記液晶を駆動する対向電極が形成されていることを特徴とする請求項１乃至３の何れか一項に記載の液晶装置。
5. 前記第１の基板上には、前記画素電極との間で前記液晶を駆動する共通電極が形成されていることを特徴とする請求項１乃至３の何れか一項に記載の液晶装置。
6. スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量が形成された第１の基板と、
   該第１の基板との間に液晶を挟持する第２の基板とを有する液晶装置の製造方法において、
   前記第１の基板上に配線、第１の絶縁膜、保持容量電極、および第２の絶縁膜を順に形成していく複数の工程を有するとともに、
   前記第２の絶縁膜を形成した後、前記第２の絶縁膜において当該第２の絶縁膜の下層側に形成されたスイッチング素子と重なる位置、前記第２の絶縁膜において前記保持容量電極と重なる位置、および前記第１の絶縁膜と前記第２の絶縁膜において前記配線と重なる位置の各々に対して第１、第２および第３のコンタクトホールを同時形成するコンタクトホール形成工程と、
   該コンタクトホール形成工程の後、前記第２の絶縁膜の上層側に、前記第１のコンタクトホールを介して前記スイッチング素子に接続する前記画素電極を、前記第２のコンタクトホールおよび前記第３のコンタクトホールを介して前記保持容量電極および前記配線に接続するブリッジ接続用導電膜と同時形成する画素電極形成工程とを有することを特徴とする液晶装置の製造方法。
7. 前記スイッチング素子は、前記第１の絶縁膜をゲート絶縁膜とする薄膜トランジスタであって、
   当該薄膜トランジスタに対するゲート線は、前記第１の絶縁膜の下層側に形成され、当該薄膜トランジスタに対するソース線およびドレイン電極は、前記第１の絶縁膜と前記第２の絶縁膜との層間に形成され、
   前記配線は、前記ゲート線と並行して延びた容量線、あるいは前記保持容量電極が属する画素に対して前段に位置する画素のゲート線であることを特徴とする請求項６に記載の液晶装置の製造方法。

Images