JP2007013083A - 薄膜トランジスタ基板及びその製造方法 - Google Patents
薄膜トランジスタ基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007013083A JP2007013083A JP2005376179A JP2005376179A JP2007013083A JP 2007013083 A JP2007013083 A JP 2007013083A JP 2005376179 A JP2005376179 A JP 2005376179A JP 2005376179 A JP2005376179 A JP 2005376179A JP 2007013083 A JP2007013083 A JP 2007013083A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- pattern
- semiconductor
- gate insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 138
- 239000004065 semiconductor Substances 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 69
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 230000001681 protective effect Effects 0.000 claims abstract description 26
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 81
- 238000003860 storage Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】本発明は、工程を単純化させることができる薄膜トランジスタ基板及びその製造方法に関する。
【解決手段】本発明による薄膜トランジスタ基板は、液晶表示素子の基板上に形成されるゲートライン１０２と、前記ゲートラインとゲート絶縁パターンを挟んで交差して画素領域を設けるデータライン１０４と、前記画素領域に形成され、チャンネルを形成するための半導体パターンを有する薄膜トランジスタ１３０と、前記画素領域に配置され、透明導電膜を含む画素電極１２２と、前記画素領域の一部分で前記透明導電膜に隣接するゲート金属膜１７２と、前記チャンネルに対応する前記半導体パターンの一部分上に形成され、プラズマ露出半導体を含む半導体保護膜１２０とを備える。
【選択図】図３
【解決手段】本発明による薄膜トランジスタ基板は、液晶表示素子の基板上に形成されるゲートライン１０２と、前記ゲートラインとゲート絶縁パターンを挟んで交差して画素領域を設けるデータライン１０４と、前記画素領域に形成され、チャンネルを形成するための半導体パターンを有する薄膜トランジスタ１３０と、前記画素領域に配置され、透明導電膜を含む画素電極１２２と、前記画素領域の一部分で前記透明導電膜に隣接するゲート金属膜１７２と、前記チャンネルに対応する前記半導体パターンの一部分上に形成され、プラズマ露出半導体を含む半導体保護膜１２０とを備える。
【選択図】図３
Description
本発明は、薄膜トランジスタ基板及びその製造方法に関し、特に、工程を単純化させることができる薄膜トランジスタ基板及びその製造方法に関する。
液晶表示装置は、電界を用いて液晶の光透過率を調節することで画像を表示することとなる。このような液晶表示装置は、図１に示されているように、液晶７６を挟んで互いに対向して貼り合わせられた薄膜トランジスタ基板７０及びカラーフィルタ基板８０を備える。
カラーフィルタ基板８０には、光の漏れを防止するためのブラックマトリックス６８と、カラー表示のためのカラーフィルタ６２と、画素電極７２と垂直電界をなす共通電極６４と、これらの上に液晶の配向のために塗布された上部配向膜を含むカラーフィルタアレーとが上部基板１１上に形成される。
薄膜トランジスタ基板７０には、互いに交差して形成されたゲートライン８２及びデータライン７４と、これらゲートライン８２及びデータライン７４の交差部に形成された薄膜トランジスタ５８と、薄膜トランジスタ５８と接続された画素電極７２と、これらの上に液晶の配向のために塗布された下部配向膜を含む薄膜トランジスタアレーとが下部基板１上に形成される。
このような液晶表示装置において、薄膜トランジスタアレー基板は、半導体工程と共に多数のマスク工程が必要となり、製造工程が複雑で、液晶パネルの製造コストが上昇する主な原因となっている。これは、一つのマスク工程に、薄膜蒸着工程、洗浄工程、フォトリソグラフィ工程、エッチング工程、フォトレジスト剥離工程、検査工程などのような多くの工程が含まれているからである。これを解決するために、薄膜トランジスタアレー基板は、マスク工程を減らす方向で発展している。
従って、本発明の目的は、マスクの工程数を節減することができる液晶表示パネル及びその製造方法を提供することである。
前記目的を達成するために、本発明による薄膜トランジスタ基板は、液晶表示素子の基板上に形成されるゲートラインと、前記ゲートラインとゲート絶縁パターンを挟んで交差して画素領域を設けるデータラインと、前記画素領域に形成され、チャンネルを形成するための半導体パターンを有する薄膜トランジスタと、前記画素領域に配置され、透明導電膜を含む画素電極と、前記画素領域の一部分で前記透明導電膜に隣接するゲート金属膜と、前記チャンネルに対応する前記半導体パターンの一部分上に形成され、プラズマ露出半導体を含む半導体保護膜とを備える。
また、本発明による薄膜トランジスタ基板の製造方法は、液晶表示素子の基板上に、透明導電膜、ゲート金属膜、半導体、及びゲート絶縁膜を形成する段階と、前記ゲート金属膜と前記透明導電膜をパターニングして画素電極と、ゲートラインと、ゲート電極と、ゲートパッド及びデータパッドを含むゲートパターンとを形成する段階と、前記半導体と前記ゲート絶縁膜をパターニングして半導体パターンとゲート絶縁パターンを形成し、前記ゲートパッド、前記データパッド及び前記画素電極の透明導電膜を露出させる段階と、前記半導体パターン上に、データライン、ソース電極及びドレーン電極を含むデータパターンを形成する段階と、前記半導体パターンの露出した活性層上に、半導体保護膜を形成する段階と、を含む。
さらに、本発明による薄膜トランジスタ基板の製造方法は、液晶表示素子の基板上に、透明導電膜、不透明ゲート膜、ゲート絶縁膜、及び半導体を形成する段階と、前記不透明ゲート膜と前記透明導電膜のうち少なくとも何れか一つから画素電極と、ゲートラインと、ゲート電極と、ゲートパッド及びデータパッドを含むゲートパターンを形成する段階と、前記半導体と前記ゲート絶縁膜をパターニングし、前記ゲートパターンと前記画素電極上に、半導体パターンとゲート絶縁パターンとを形成し、前記ゲートパッド、前記データパッド及び前記画素電極の透明導電膜を露出させる段階と、前記半導体パターン上に、データライン、ソース電極及びドレーン電極を含むデータパターンを形成する段階と、前記半導体パターンのチャンネル内の活性層を酸素または窒素プラズマのうち少なくとも一つに露出することによって、前記半導体パターンのチャンネル上に、半導体保護膜を形成する段階とを含む。
本発明による薄膜トランジスタ基板及びその製造方法は、３つのマスク工程のみで薄膜トランジスタアレー基板を製造することができる。
以下、本発明の望ましい実施の形態を図２乃至図９を参照して詳しく説明する。
図２は、本発明の実施の形態１による液晶表示パネルの薄膜トランジスタ基板を示す平面図であり、図３は、図２で線Ｉ-Ｉ’、ＩＩ-ＩＩ’、ＩＩＩ-ＩＩＩ’に沿って切断した薄膜トランジスタ基板の断面図である。
図２及び図３に示されている薄膜トランジスタ基板は、下部基板１０１の上に、ゲート絶縁パターン１１２を挟んで交差して形成されたゲートライン１０２及びデータライン１０４と、その交差部毎に形成された薄膜トランジスタ１３０と、その交差構造により設けられた画素領域１０５に形成された画素電極１２２と、薄膜トランジスタ１３０のチャンネルを保護する半導体保護膜１２０と、画素電極１２２とゲートライン１０２との重畳部に形成されたストレージキャパシタ１４０と、ゲートライン１０２から延長されたゲートパッド１５０と、データライン１０４から延長されたデータパッド１６０とを備える。
ゲート信号を供給するゲートライン１０２とデータ信号を供給するデータライン１０４とは、交差構造で形成され、画素領域１０５を定義する。
薄膜トランジスタ１３０は、ゲートライン１０２のゲート信号に応じて、データライン１０４の画素信号が画素電極１２２に充電され、保持されることとなる。このために、薄膜トランジスタ１３０は、ゲートライン１０２に接続されたゲート電極１０６と、データライン１０４に接続されたソース電極１０８と、画素電極１２２に接続されたドレーン電極１１０とを備える。また、薄膜トランジスタ１３０は、ゲート電極１０６とゲート絶縁パターン１１２を挟んで重畳され、且つソース電極１０８とドレーン電極１１０との間にチャンネルを形成する半導体パターン１１４、１１６を備える。
ゲート電極１０６とゲートライン１０２を含むゲートパターンは、透明導電膜１７０と、その透明導電膜１７０上に、ゲート金属膜１７２とが積層された構造で形成される。
半導体パターンは、ソース電極１０８とドレーン電極１１０との間のチャンネルを形成し、ゲート絶縁パターン１１２を挟んでゲートパターンと部分的に重畳されるように形成された活性層１１４を備える。また、半導体パターンは、活性層１１４上に形成され、ストレージ電極１２８、ソース電極１０８及びドレーン電極１１０とのオーミック接触のためのオーミック接触層１１６をさらに備える。
半導体保護膜１２０は、ソース電極１０８及びドレーン電極１１０の間にチャンネルを形成する活性層１１４上に、酸化シリコーン（ＳｉＯｘ）または窒化シリコーン（ＳｉＮｘ）で形成される。この半導体保護膜１２０は、ソース電極１０８及びドレーン電極１１０の間のチャンネルをなす活性層１１４が露出することを防止する。また、半導体保護膜１２０は、ゲート絶縁パターン１１２を挟んでゲートライン１０２に沿って形成される活性層１１４が露出することを防止する。
画素電極１２２は、薄膜トランジスタ１３０のドレーン電極１１０と直接接続され、画素領域１０５に形成される。画素電極１２２は、画素領域１０５に形成された透明導電膜１７０と、半導体パターンと重畳される領域の前記透明導電膜１７０上に形成されたゲート金属膜１７２とで形成される。画素電極１２２のゲート金属膜１７２は、導電率が相対的に高く、透明導電膜１７０の抵抗成分を補償する。
これにより、薄膜トランジスタ１３０を通じて画素信号が供給された画素電極１２２と、基準電圧が供給された共通電極（図示せず）との間には、電界が形成される。このような電界により、カラーフィルタ基板と薄膜トランジスタ基板との間の液晶分子が誘電異方性により回転し、液晶分子の回転の度合いによって画素領域１０５を透過する光透過率が変わり、階調表示される。
ストレージキャパシタ１４０は、ゲートライン１０２と、そのゲートライン１０２とゲート絶縁パターン１１２、活性層１１４及びオーミック接触層１１６を挟んで重畳され、画素電極１２２と接続されたストレージ電極１２８とから構成される。このようなストレージキャパシタ１４０は、画素電極１２２に充電された画素信号が、次の画素信号が充電されるまで安定して保持されるようにする。
ゲートパッド１５０は、ゲートドライバ（図示せず）と接続され、ゲートドライバから生成されたゲート信号をゲートライン１０２に供給する。このようなゲートパッド１５０は、ゲートライン１０２から伸長された透明導電膜１７０が露出した構造で形成される。
データパッド１６０は、データドライバ（図示せず）と接続され、データドライバから生成されたデータ信号をデータライン１０４に供給する。このようなデータパッド１６０は、透明導電膜１７０と、その透明導電膜１７０上にデータライン１０４と重畳される領域に形成されるゲート金属膜１７２とで形成される。このデータパッド１６０のゲート金属膜１７２は、導電率が相対的に高いことから透明導電膜１７０の抵抗成分を補償する。このようなデータパッド１６０のゲート金属膜１７２とデータライン１０４との間には、ゲート絶縁パターン１１２、活性層１１４及びオーミック接触層１１６が形成される。
図４Ａ及び図４Ｂは、本発明の実施の形態１による薄膜トランジスタアレー基板の製造方法のうち、第１のマスク工程を説明するための平面図及び断面図である。
図４Ａ及び図４Ｂに示されているように、第１のマスク工程で、下部基板１０１上に、画素電極１２２と、２層構造のゲートライン１０２と、ゲート電極１０６と、ゲートパッド１５０と、データパッド１６０とを含むゲートパターンが形成される。
このために、下部基板１０１上に、スパッタリングなどの蒸着方法により透明導電膜１７０とゲート金属膜１７２が順次に形成される。ここで、透明導電膜１７０には、インジウムティンオキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、ティンオキサイド（Ｔｉｎ Ｏｘｉｄｅ：ＴＯ）、インジウムティンジンクオキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＴＺＯ）、インジウムジンクオキサイド（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）などのような透明導電性物質が用いられ、ゲート金属膜１７２には、アルミニウム／ネオジウム（ＡｌＮｄ）を含むアルミニウム（Ａｌ）係金属、モリブデン（Ｍｏ）、銅（Ｃｕ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などのような金属が用いられる。続いて、透明導電膜１７０とゲート金属層１７２とが、第１のマスクを用いたフォトリソグラフィ工程とエッチング工程によりパターニングされることによって、２層構造のゲートライン１０２及びゲート電極１０６と、ゲート金属膜１７２を含むゲートパッド１５０、データパッド１６０及び画素電極１２２とが形成される。
図５Ａ及び図５Ｂは、本発明の実施の形態１による薄膜トランジスタアレー基板の製造方法のうち、第２のマスク工程を説明するための平面図及び断面図である。
図５Ａ及び図５Ｂに示されているように、第２のマスク工程で、ゲートパターンが形成された下部基板１０１上に、ゲート絶縁パターン１１２と、活性層１１４及びオーミック接触層１１６を含む半導体パターンが形成される。
このため、ゲートパターンが形成された下部基板１０１上に、ＰＥＣＶＤ、スパッタリングなどの蒸着方法によりゲート絶縁膜と、第１及び第２の半導体層が順次に形成される。ここで、ゲート絶縁膜の材料には、酸化シリコーン（ＳｉＯｘ）または窒化シリコーン（ＳｉＮｘ）などの無機絶縁物質が用いられ、第１の半導体層には、不純物がドーピングされていない非晶質シリコーンが用いられ、第２の半導体層には、Ｎ型またはＰ型の不純物がドーピングされている非晶質シリコーンが用いられる。続いて、第１及び第２の半導体層とゲート絶縁膜が、第２のマスクを用いたフォトリソグラフィ工程とエッチング工程によりパターニングされることによって、ゲートライン１０２及びゲート電極１０６と重畳されるゲート絶縁パターン１１２と、そのゲート絶縁パターン１１２上に、活性層１１４及びオーミック接触層１１６を含む半導体パターンとが形成される。
その後、ゲート絶縁パターン１１２をマスクとして用いて、データパッド１６０、ゲートパッド１５０及び画素電極１２２の露出したゲート金属膜１７２を除去することによって、データパッド１６０、ゲートパッド１５０及び画素電極１２２に含まれた透明導電膜１７０が露出する。
図６Ａ及び図６Ｂは、本発明の実施の形態１による薄膜トランジスタアレー基板の製造方法のうち、第３のマスク工程を説明するための平面図及び断面図である。
図６Ａ及び図６Ｂに示されているように、第３のマスク工程で、ゲート絶縁パターン１１２と半導体パターンが形成された下部基板１０１上に、データライン１０４、ソース電極１０８、ドレーン電極１１０、ストレージ電極１２８を含むデータパターンと、ソース電極１０８及びドレーン電極１１０の間のチャンネルを保護する半導体保護膜１２０が形成される。このような第３のマスク工程を図７Ａ乃至図７Ｃを参照して詳しく説明する。
図７Ａに示されているように、半導体パターンが形成された下部基板１０１上に、スパッタリングなどの蒸着方法によりデータ金属層１０９が順次に形成される。ここで、データ金属層１０９は、モリブデン（Ｍｏ）、銅（Ｃｕ）などのような金属からなる。
このデータ金属層１０９が、フォトリソグラフィ工程とエッチング工程によりパターニングされることによって、図７Ｂに示されているように、ストレージ電極１２８、データライン１０４、ソース電極１０８及びドレーン電極１１０を含むデータパターンが形成される。
また、データパターンをマスクとして用いたドライエッチング工程で露出したオーミック接触層１１６が除去されることによって、薄膜トランジスタ１３０のチャンネルをなす活性層１１４と、ゲートライン１０２上の活性層１１４とが露出する。
その後、露出した活性層１１４の表面は、図７Ｃに示されているように、Ｏｘ（例えば、Ｏ２）またはＮｘ（例えば、Ｎ２）プラズマに露出する。そうすると、イオン状態のＯｘまたはＮｘは、活性層１１４に含まれているシリコーン（Ｓｉ）と反応することによって、活性層１１４上には、ＳｉＯ２及びＳｉＮｘのうち何れか一つからなる半導体保護膜１２０が形成される。特に、半導体保護膜１２０は、後続工程の洗浄工程の際に用いられる洗浄液などに露出するチャンネル部の活性層１１４の損傷を防止することとなる。
図８は、本発明の実施の形態２による薄膜トランジスタ基板の断面図である。
図８を参照すると、本発明の実施の形態２による薄膜トランジスタ基板は、図３に示されている薄膜トランジスタ基板と対比して、ゲートライン１０２、データパッド１６０及びストレージキャパシタ１４０を除いた薄膜トランジスタ１３０に形成される半導体パターンを除いては、同様の構成要素を備える。これにより、同様の構成要素に対する詳細な説明は、省略する。
ストレージキャパシタ１４０は、ゲートライン１０２と、そのゲートライン１０２とゲート絶縁パターン１１２を挟んで重畳され、画素電極１２２と接続されたストレージ電極１２８とから構成される。このようなストレージキャパシタ１４０は、画素電極１２２に充電された画素信号が、次の画素信号が充電されるまで安定して保持されるようにする。図８に示されているストレージキャパシタ１４０は、図３に示されているストレージキャパシタに比べて、ストレージ下部電極のゲートライン１０２とストレージ上部電極のストレージ電極１２８との間の距離が近く、容量値が相対的に大きい。
データパッド１６０は、データドライバ（図示せず）と接続され、データドライバから生成されたデータ信号をデータライン１０４に供給する。このようなデータパッド１６０は、透明導電膜１７０と、その透明導電膜１７０上に、データライン１０４と重畳される領域に形成されるゲート金属膜１７２とで形成される。このデータパッド１６０のゲート金属膜１７２は、導電率が相対的に高いことから透明導電膜１７０の抵抗成分を補償する。このようなデータパッド１６０のゲート金属膜１７２は、ゲート絶縁パターンを挟んでデータライン１０４と重畳される。
このように、本発明の実施の形態２による薄膜トランジスタ基板は、半導体パターンがゲート電極と重畳されるゲート絶縁パターン上に形成されるため、半導体保護膜もチャンネル領域にのみ形成される。
図９Ａ乃至図９Ｄは、図８に示されている薄膜トランジスタ基板の第２のマスク工程を説明するための断面図である。
図９Ａに示されているように、ゲートパターンが形成された下部基板１０１上に、スパッタリングなどの蒸着方法により、ゲート絶縁膜２２０、第１及び第２の半導体層２２２、２２６とフォトレジスト膜２２８が順次に形成される。
その後、部分露光マスクの第２のマスクが、下部基板１０１の上部に並べられる。第２のマスクは、透明な材質のマスク基板と、マスク基板の遮断領域に形成された遮断部と、マスク基板の部分露光領域に形成された回折露光部（または半透過部）とを備える。ここで、マスク基板が露出した領域は、露光領域になる。このような第２のマスクを用いたフォトレジスト膜２２８を露光してから現像することによって、図９Ｂに示されているように、第２のマスクの遮断部と回折露光部に対応して、遮断領域と部分露光領域で段差を有するフォトレジストパターン２３０が形成される。即ち、部分露光領域（Ｓ３）に形成されたフォトレジストパターン２３０は、遮断領域で形成された第１の高さを有するフォトレジストパターン２３０より低い第２の高さを有する。
このようなフォトレジストパターン２３０をマスクとして用いたドライエッチング工程で、ゲート絶縁膜２２０、第１及び第２の半導体層２２２、２２６がパターニングされることによって、同様のパターンのゲート絶縁パターン１１２、活性層１１４及びオーミック接触層１１６が形成される。
続いて、酸素（Ｏ２）プラズマを用いたアッシング（Ａｓｈｉｎｇ）工程で、部分露光領域（Ｓ３）における第２の高さを有するフォトレジストパターン２３０は、図９Ｃに示されているように、除去され、遮断領域（Ｓ２）における第１の高さ（ｈ１）を有するフォトレジストパターン２３０は、高さが低くなった状態となる。このようなフォトレジストパターン２３０を用いたエッチング工程で、部分露光領域、即ち薄膜トランジスタ１３０のチャンネル部を除いた残りの領域上に形成された活性層１１４及びオーミック接触層１１６が除去される。
また、半導体パターン上に残っていたフォトレジストパターン２３０は、図９Ｄに示されているように、ストリップ工程で除去される。
上述したように、本発明による薄膜トランジスタ基板及びその製造方法は、第１のマスク工程で、画素電極とゲートパターンを形成し、第２のマスク工程で、半導体パターンを形成し、第３のマスク工程で、データパターンを形成することで薄膜トランジスタアレー基板が出来上がる。このように、薄膜トランジスタアレー基板を、リフトオフ工程またはパッドオープン工程を行わず、３つのマスク工程で形成することによって、構造及び製造工程が単純化され、製造コストを節減することができると共に歩留まりが向上する。
また、本発明による薄膜トランジスタアレー基板及びその製造方法は、薄膜トランジスタのチャンネルと対応される露出した活性層を、別の保護膜なく半導体保護膜を用いて保護することとなる。これにより、従来の保護膜を形成するための蒸着装備またはコーティング装備が不要となり、製造コストを節減することができ、従来のドレーン電極を露出させるコンタクトホールの段差部から発生する画素電極のオープンを防止することができる。
１０２ ゲートライン、１０４ データライン、１０５ 画素領域、１０６ ゲート電極、１０８ ソース電極、１１０ ドレーン電極、１１２ ゲート絶縁膜、１１４ 活性層、１１６ オーミック接触層、１１８ 保護膜、１２０ 半導体保護膜、１２２ 画素電極、１２８ ストレージ電極、１３０ 薄膜トランジスタ、１４０ ストレージキャパシタ、１５０ ゲートパッド、１６０ データパッド、１７０ 透明導電膜、１７２ ゲート金属膜。
Claims (27)
- 液晶表示素子の基板上に形成されるゲートラインと、
前記ゲートラインとゲート絶縁パターンを挟んで交差して画素領域を設けるデータラインと、
前記画素領域に形成され、チャンネルを形成するための半導体パターンを有する薄膜トランジスタと、
前記画素領域に配置され、透明導電膜を含む画素電極と、
前記画素領域の一部分で前記透明導電膜に隣接するゲート金属膜と、
前記チャンネルに対応する前記半導体パターンの一部分上に形成され、プラズマ露出半導体を含む半導体保護膜と
を備えることを特徴とする薄膜トランジスタ基板。 - 前記半導体保護膜を挟んで互いに対向するソース電極及びドレーン電極をさらに備え、
前記半導体パターンは、活性層と、前記活性層と前記ソース電極及び前記ドレーン電極との間に配置されるオーミック接触層とを備え、
前記オーミック接触層は、前記ソース電極及び前記ドレーン電極の間の前記活性層と前記半導体保護膜とを接触させるホールを有する
ことを特徴とする請求項１に記載の薄膜トランジスタ基板。 - 前記ゲート金属膜を含むデータパッド及びゲート電極をさらに備え、
前記ゲート電極は、前記ゲートラインから伸長され、
前記半導体パターンは、前記ゲート絶縁パターンを挟んで前記ゲートラインに沿って形成されると共に、前記ゲート電極及び前記データパッドの前記ゲート金属膜と重畳される
ことを特徴とする請求項１に記載の薄膜トランジスタ基板。 - 前記ゲート絶縁パターンは、前記半導体パターンの活性層と同様のパターンであることを特徴とする請求項３に記載の薄膜トランジスタ基板。
- 前記半導体保護膜は、窒化シリコーンまたは酸化シリコーンのうち何れか一つを備えることを特徴とする請求項２に記載の薄膜トランジスタ基板。
- 前記薄膜トランジスタは、
前記ゲートラインと接続されたゲート電極と、
前記データラインと接続されたソース電極と、
前記半導体パターンを挟んで前記ソース電極と対向するドレーン電極と
を備えることを特徴とする請求項１に記載の薄膜トランジスタ基板。 - 前記ゲートライン及び前記ゲート電極は、
前記透明導電膜と、
前記ゲート金属膜と
を備えることを特徴とする請求項６に記載の薄膜トランジスタ基板。 - 前記ゲートラインと接続されるゲートパッドと、
前記データラインと接続され、前記透明導電膜を含むデータパッドと
をさらに備え、
前記ゲートパッドは、前記ゲートラインと連結される連結領域で、前記透明導電膜と前記ゲート金属膜とを含み、パッド領域で、前記透明導電膜を含む
ことを特徴とする請求項７に記載の薄膜トランジスタ基板。 - 前記ゲート絶縁パターンを挟んで前記ゲートラインと重畳され、前記画素電極と接続されてストレージキャパシタを形成するストレージ電極をさらに備えることを特徴とする請求項１に記載の薄膜トランジスタ基板。
- 前記ゲート金属膜は、前記画素領域の一部分で前記透明導電膜と接触することを特徴とする請求項１に記載の薄膜トランジスタ基板。
- 前記ソース電極及び前記ドレーン電極は、前記半導体保護膜まで配設されることを特徴とする請求項６に記載の薄膜トランジスタ基板。
- 液晶表示素子の基板上に、透明導電膜、ゲート金属膜、半導体、及びゲート絶縁膜を形成する段階と、
前記ゲート金属膜と前記透明導電膜をパターニングして画素電極と、ゲートラインと、ゲート電極と、ゲートパッド及びデータパッドを含むゲートパターンとを形成する段階と、
前記半導体と前記ゲート絶縁膜をパターニングして半導体パターンとゲート絶縁パターンを形成し、前記ゲートパッド、前記データパッド及び前記画素電極の透明導電膜を露出させる段階と、
前記半導体パターン上に、データライン、ソース電極及びドレーン電極を含むデータパターンを形成する段階と、
前記半導体パターンの露出した活性層上に、半導体保護膜を形成する段階と
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記画素電極は、前記画素領域に形成された前記透明導電膜と、前記透明導電膜に隣接する前記ゲート金属膜とを含み、
前記ゲート金属膜は、前記画素電極を形成する前記透明導電膜を取り囲む
ことを特徴とする請求項１２に記載の薄膜トランジスタ基板の製造方法。 - 前記半導体パターンと前記ゲート絶縁パターンは、前記ゲートパターンよりも広く前記ゲートパターンに沿って形成されることを特徴とする請求項１２に記載の薄膜トランジスタ基板の製造方法。
- 前記半導体と前記ゲート絶縁膜をパターニングする段階は、
前記ゲートパターンと前記画素電極上に、前記ゲート絶縁膜、第１及び第２の半導体層を順次に積層する段階と、
前記ゲート絶縁膜、前記第１及び第２の半導体層をパターニングし、同様のパターンで前記ゲート絶縁パターン、前記活性層及びオーミック接触層を形成する段階と、
前記ゲート絶縁パターンをマスクとして用いて、前記ゲート金属膜をパターニングする段階と
含むことを特徴とする請求項１２に記載の薄膜トランジスタ基板の製造方法。 - 前記半導体と前記ゲート絶縁膜をパターニングする段階は、
前記ゲートパターンと前記画素電極上に、前記ゲート絶縁膜、第１及び第２の半導体層を順次に積層する段階と、
部分露光マスクを用いて、前記第２の半導体層上に、段差のあるフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを用いて前記ゲート絶縁膜、第１及び第２の半導体層をパターニングし、前記ゲート絶縁パターン、前記活性層及びオーミック接触層を形成する段階と、
前記フォトレジストパターンをアッシングする段階と、
前記アッシングされたフォトレジストパターンを用いて、薄膜トランジスタの前記活性層及び前記オーミック接触層を除いた露出した活性層及びオーミック接触層を除去する段階と、
前記ゲート絶縁パターンをマスクとして用いて、前記ゲート金属膜をパターニングする段階と
を含むことを特徴とする請求項１２に記載の薄膜トランジスタ基板の製造方法。 - 前記半導体保護膜を形成する段階は、酸素または窒素のうち何れか一つと前記活性層を結合する段階を含むことを特徴とする請求項１２に記載の薄膜トランジスタ基板の製造方法。
- 前記ゲートパッドは、前記ゲートラインと接続され、前記ゲートラインと連結される連結領域で、前記透明導電膜と前記ゲート金属膜とを含み、パッド領域で、前記透明導電膜を含み、
前記データパッドは、前記データラインと接続され、前記透明導電膜を含む
ことを特徴とする請求項１２に記載の薄膜トランジスタ基板の製造方法。 - 前記ゲート絶縁パターンを挟んで前記ゲートラインと重畳され、前記画素電極と接続されてストレージキャパシタを形成するストレージ電極を形成する段階をさらに含むことを特徴とする請求項１２に記載の薄膜トランジスタ基板の製造方法。
- 前記ソース電極及び前記ドレーン電極は、前記半導体保護膜まで配設されることを特徴とする請求項１２に記載の薄膜トランジスタ基板の製造方法。
- 液晶表示素子の基板上に、透明導電膜、不透明ゲート膜、ゲート絶縁膜、及び半導体を形成する段階と、
前記不透明ゲート膜と前記透明導電膜のうち少なくとも何れか一つから画素電極と、ゲートラインと、ゲート電極と、ゲートパッド及びデータパッドを含むゲートパターンを形成する段階と、
前記半導体と前記ゲート絶縁膜をパターニングし、前記ゲートパターンと前記画素電極上に、半導体パターンとゲート絶縁パターンとを形成し、前記ゲートパッド、前記データパッド及び前記画素電極の透明導電膜を露出させる段階と、
前記半導体パターン上に、データライン、ソース電極及びドレーン電極を含むデータパターンを形成する段階と、
前記半導体パターンのチャンネル内の活性層を酸素または窒素プラズマのうち少なくとも一つに露出することによって、前記半導体パターンのチャンネル上に、半導体保護膜を形成する段階と
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記半導体パターンと前記ゲート絶縁パターンは、前記ゲートパターンよりも広く前記ゲートパターンに沿って形成されることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
- 前記半導体と前記ゲート絶縁膜をパターニングする段階は、
前記ゲートパターンと前記画素電極上に、前記ゲート絶縁膜、第１及び第２の半導体層を順次に積層する段階と、
前記ゲート絶縁膜、前記第１及び第２の半導体層をパターニングし、同様のパターンで前記ゲート絶縁パターン、前記活性層及びオーミック接触層を形成する段階と、
前記ゲート絶縁パターンをマスクとして用いて、前記不透明ゲート膜をパターニングする段階と
を含むことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。 - 前記半導体と前記ゲート絶縁膜をパターニングする段階は、
前記ゲートパターンと前記画素電極上に、前記ゲート絶縁膜、第１及び第２の半導体層を順次に積層する段階と、
部分露光マスクを用いて、前記第２の半導体層上に、段差のあるフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを用いて、前記ゲート絶縁膜、前記第１及び第２の半導体層をパターニングし、前記ゲート絶縁パターン、前記活性層及びオーミック接触層を形成する段階と、
前記フォトレジストパターンをアッシングする段階と、
前記アッシングされたフォトレジストパターンを用いて薄膜トランジスタの前記活性層及び前記オーミック接触層を除いた露出した活性層及びオーミック接触層を除去する段階と、
前記ゲート絶縁パターンをマスクとして用いて、前記不透明ゲート膜をパターニングする段階と
を含むことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。 - 前記ゲートパッドは、前記ゲートラインと接続され、前記ゲートラインと連結される連結領域で、前記透明導電膜と前記ゲート金属膜とを含み、パッド領域で、前記透明導電膜を含み、
前記データパッドは、前記データラインと接続され、前記透明導電膜を含む
ことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。 - 前記ゲート絶縁パターンを挟んで前記ゲートラインと重畳され、前記画素電極と接続されてストレージキャパシタを形成するストレージ電極を形成する段階をさらに含むことを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
- 前記ソース電極及びドレーン電極は、前記半導体保護膜まで配設されることを特徴とする請求項２１に記載の薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058058A KR101127836B1 (ko) | 2005-06-30 | 2005-06-30 | 박막트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007013083A true JP2007013083A (ja) | 2007-01-18 |
| JP4578402B2 JP4578402B2 (ja) | 2010-11-10 |
Family
ID=37588390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005376179A Expired - Fee Related JP4578402B2 (ja) | 2005-06-30 | 2005-12-27 | 薄膜トランジスタ基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7504661B2 (ja) |
| JP (1) | JP4578402B2 (ja) |
| KR (1) | KR101127836B1 (ja) |
| CN (1) | CN100447643C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015130510A (ja) * | 2009-12-11 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101183361B1 (ko) * | 2006-06-29 | 2012-09-14 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| KR101291318B1 (ko) * | 2006-11-21 | 2013-07-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| TWI425639B (zh) * | 2007-10-22 | 2014-02-01 | Au Optronics Corp | 一種薄膜電晶體及其製造方法 |
| CN101556415B (zh) * | 2008-04-10 | 2011-05-11 | 北京京东方光电科技有限公司 | 像素结构及其制备方法 |
| JP5771365B2 (ja) * | 2009-11-23 | 2015-08-26 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 中小型液晶表示装置 |
| KR101948168B1 (ko) * | 2011-12-08 | 2019-04-26 | 엘지디스플레이 주식회사 | 내로우 베젤 타입 액정표시장치 |
| CN102543866B (zh) * | 2012-03-06 | 2013-08-28 | 深圳市华星光电技术有限公司 | 穿透式液晶显示器的阵列基板制造方法 |
| WO2014028068A1 (en) * | 2012-08-17 | 2014-02-20 | Flextronics Ap, Llc | Media center |
| CN104992950A (zh) | 2015-06-05 | 2015-10-21 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120070A (ja) * | 1987-11-02 | 1989-05-12 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH0219840A (ja) * | 1988-07-08 | 1990-01-23 | Hitachi Ltd | アクティブマトリクスパネル及びその製造方法 |
| JPH02237161A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH03116778A (ja) * | 1989-09-28 | 1991-05-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
| JP2002176062A (ja) * | 2000-02-04 | 2002-06-21 | Matsushita Electric Ind Co Ltd | 表示装置用の基板の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| KR100276442B1 (ko) * | 1998-02-20 | 2000-12-15 | 구본준 | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 |
| KR100500684B1 (ko) * | 1999-12-29 | 2005-07-12 | 비오이 하이디스 테크놀로지 주식회사 | ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법 |
| US6476415B1 (en) * | 2000-07-20 | 2002-11-05 | Three-Five Systems, Inc. | Wafer scale processing |
| US20030164908A1 (en) * | 2002-03-01 | 2003-09-04 | Chi Mei Optoelectronics Corp. | Thin film transistor panel |
| US6900856B2 (en) * | 2002-12-04 | 2005-05-31 | Lg. Philips Lcd Ltd. | Liquid crystal display device and manufacturing method thereof |
| CN1333432C (zh) * | 2003-08-21 | 2007-08-22 | 广辉电子股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| US7336336B2 (en) * | 2003-10-14 | 2008-02-26 | Lg. Philips Co. Ltd. | Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof |
| US7760317B2 (en) * | 2003-10-14 | 2010-07-20 | Lg Display Co., Ltd. | Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display |
| CN100371813C (zh) * | 2003-10-14 | 2008-02-27 | Lg.菲利浦Lcd株式会社 | 面内切换型液晶显示装置中的液晶显示板及其制造方法 |
| US7220611B2 (en) * | 2003-10-14 | 2007-05-22 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel and fabricating method thereof |
| KR100558714B1 (ko) * | 2003-10-14 | 2006-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조 방법 |
| KR100583311B1 (ko) * | 2003-10-14 | 2006-05-25 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조 방법 |
| KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101107246B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN1313876C (zh) * | 2005-01-19 | 2007-05-02 | 广辉电子股份有限公司 | 薄膜晶体管液晶显示器的像素结构的制造方法 |
-
2005
- 2005-06-30 KR KR1020050058058A patent/KR101127836B1/ko active IP Right Grant
- 2005-12-26 CN CNB2005100230945A patent/CN100447643C/zh not_active Expired - Fee Related
- 2005-12-27 JP JP2005376179A patent/JP4578402B2/ja not_active Expired - Fee Related
- 2005-12-28 US US11/320,510 patent/US7504661B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120070A (ja) * | 1987-11-02 | 1989-05-12 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH0219840A (ja) * | 1988-07-08 | 1990-01-23 | Hitachi Ltd | アクティブマトリクスパネル及びその製造方法 |
| JPH02237161A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH03116778A (ja) * | 1989-09-28 | 1991-05-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
| JP2002176062A (ja) * | 2000-02-04 | 2002-06-21 | Matsushita Electric Ind Co Ltd | 表示装置用の基板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015130510A (ja) * | 2009-12-11 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4578402B2 (ja) | 2010-11-10 |
| KR20070002497A (ko) | 2007-01-05 |
| KR101127836B1 (ko) | 2012-03-21 |
| CN100447643C (zh) | 2008-12-31 |
| US20070001170A1 (en) | 2007-01-04 |
| CN1892373A (zh) | 2007-01-10 |
| US7504661B2 (en) | 2009-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4527615B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US6818923B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP4173851B2 (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| US9035312B2 (en) | TFT array substrate and fabrication method thereof | |
| JP4107662B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP4578402B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR100598737B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7663710B2 (en) | Liquid crystal display device of horizontal electric field type and fabricating method thereof | |
| US20050263769A1 (en) | Liquid crystal display device and fabricating method thereof | |
| KR101137861B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법 | |
| KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
| JP2007101896A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| KR100558714B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| JP2005026690A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100646172B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100558712B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20050035685A (ko) | 액정표시패널 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |