KR101107245B1 - 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

수평 전계 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101107245B1
KR101107245B1 KR1020040112584A KR20040112584A KR101107245B1 KR 101107245 B1 KR101107245 B1 KR 101107245B1 KR 1020040112584 A KR1020040112584 A KR 1020040112584A KR 20040112584 A KR20040112584 A KR 20040112584A KR 101107245 B1 KR101107245 B1 KR 101107245B1
Authority
KR
South Korea
Prior art keywords
electrode
conductive pattern
transparent conductive
line
gate
Prior art date
Application number
KR1020040112584A
Other languages
English (en)
Other versions
KR20060073379A (ko
Inventor
안병철
임주수
박병호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040112584A priority Critical patent/KR101107245B1/ko
Priority to US11/168,314 priority patent/US7751011B2/en
Priority to CNB2005100937725A priority patent/CN100444013C/zh
Priority to JP2005260250A priority patent/JP4468876B2/ja
Publication of KR20060073379A publication Critical patent/KR20060073379A/ko
Priority to JP2009234162A priority patent/JP2010015173A/ja
Priority to US12/787,713 priority patent/US8013969B2/en
Application granted granted Critical
Publication of KR101107245B1 publication Critical patent/KR101107245B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명은 공정을 단순화할 수 있는 수평 전계 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
본 발명의 수평 전계 박막 트랜지스터 기판은 기판 상에 형성된 게이트 라인과; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체 패턴을 포함하는 박막 트랜지스터와; 상기 게이트 라인과 나란하게 상기 기판 상에 형성된 공통 라인과; 상기 공통 라인으로부터 상기 화소 영역으로 연장되어 형성된 공통 전극과; 상기 드레인 전극으로부터 상기 화소 영역으로 상기 공통 전극과 수평 전계를 형성하도록 신장된 화소 전극을 구비하고; 상기 데이터 라인, 소스 전극, 드레인 전극은 소스/드레인 금속 패턴 및 투명 도전 패턴이 적층된 이중 구조로 형성되고;상기 화소 전극은 상기 드레인 전극의 투명 도전 패턴이 신장되어 형성되며; 상기 투명 도전 패턴과 경계를 이루며 나머지 영역에 형성된 보호막을 구비한다.

Description

수평 전계 박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE OF HORIZONTAL ELECTRIC FIELD AND FABRICATING METHOD THEREOF}
도 1은 종래의 액정 패널 구조를 개략적으로 도시한 사시도.
도 2는 본 발명의 실시 예에 따른 수평 전계 박막 트랜지스터 기판을 도시한 평면도.
도 3은 도 2에 도시된 수평 전계 박막 트랜지스터 기판을 Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ'선을 따라 절단하여 도시한 단면도.
도 4는 본 발명의 다른 실시 예에 따른 수평 전계 박막 트랜지스터 기판을 도시한 평면도.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 수평 전계 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 수평 전계 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 7a 내지 도 7f는 본 발명의 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 수평 전계 박막 트랜지스터 기 판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 9a 내지 도 9e는 본 발명의 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 상부 유리 기판 4 : 블랙 매트릭스
6, R, G, B : 칼라 필터 8 : 공통 전극
10 : 칼라 필터 기판 12 : 하부 유리 기판
14, 102 : 게이트 라인 16, 104 : 데이터 라인
18, TFT : 박막 트랜지스터 20 : 박막 트랜지스터 기판
22, 118 : 화소 전극 24 : 액정
110 : 소스 전극 112 : 드레인 전극
128, 136, 144, 148 : 컨택홀 115 : 반도체 패턴
120 : 공통 라인 122 : 공통 전극
114 : 활성층 116 : 오믹접촉층
124 : 패드 126 : 패드 하부 전극
130 : 패드 상부 전극 150 : 기판
152 : 게이트 절연막 109 : 소스/드레인 금속층
101 : 제1 게이트 금속층 103 : 제2 게이트 금속층
105 : 비정질 실리콘층 107 : 불순물 도핑된 실리콘층
111 : 소스/드레인 금속 패턴 113 : 투명 도전 패턴
122A : 공통 전극 수평부 122B : 공통 전극 핑거부
135 : 데이터 링크 168, 182 : 포토레지스트 패턴
P1 : 차단 영역 P2 : 하프 톤 노광 영역
P3 : 풀 노광 영역 160 : 컨택 전극
본 발명은 수평 전계를 이용하는 액정 표시 장치에 관한 것으로, 특히 공정을 단순화할 수 있는 수평 전계 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
도 1을 참조하면, 종래의 액정 패널은 액정(24)을 사이에 두고 접합된 칼라 필터 기판(10)과 박막 트랜지스터 기판(20)으로 구성된다.
칼라 필터 기판(10)은 상부 유리 기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4)와 칼라 필터(6) 및 공통 전극(8)을 구비한다. 블랙 매트릭스(4)는 상부 유리 기판(2)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(4)는 상부 유리 기판(2)의 영역을 칼라 필터(6)가 형성되어질 다수의 셀영역들로 나누고, 인접한 셀들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(6)는 블랙 매트릭스(4)에 의해 구분된 셀영역에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(8)은 칼라 필터(6) 위에 전면 도포된 투명 도전층으로 액정(24) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(6)의 평탄화를 위하여 칼라 필터(6)와 공통 전극(8) 사이에는 오버코트층(Overcoat Layer)(미도시)이 추가로 형성되기도 한다.
박막 트랜지스터 기판(20)은 하부 유리 기판(12)에서 게이트 라인(14)과 데이터 라인(16)의 교차로 정의된 셀영역마다 형성된 박막 트랜지스터(18)와 화소 전극(22)을 구비한다. 박막 트랜지스터(18)는 게이트 라인(12)으로부터의 게이트 신호에 응답하여 데이터 라인(16)으로부터의 데이터 신호를 화소 전극(22)으로 공급한다. 투명 도전층으로 형성된 화소 전극(22)은 박막 트랜지스터(18)로부터의 데이터 신호를 공급하여 액정(24)이 구동되게 한다.
유전 이방성을 갖는 액정(24)은 화소 전극(22)의 데이터 신호와 공통 전극(8)의 공통 전압(Vcom)에 의해 형성된 전계에 따라 회전하여 광 투과율을 조절함으로써 계조가 구현되게 한다.
그리고, 액정 패널은 컬러 필터 기판(10)과 박막 트랜지스터 기판(20)과의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다. 스페이서로는 볼 스페이서 또는 칼럼 스페이서가 이용된다.
이러한 액정 패널의 칼라 필터 기판(10) 및 박막 트랜지스터 기판(20)은 다 수의 마스크 공정을 이용하여 형성된다. 하나의 마스크 공정은 박막 증착(코팅) 공정, 세정 공정, 포토리소그래피 공정(이하, 포토 공정), 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 다수의 공정을 포함한다.
특히, 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이에 따라, 박막 트랜지스터 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다.
한편, 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.
수직 전계 인가형 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계 인가형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계 인가형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다.
이러한 수평 전계 인가형 액정 표시 장치의 박막 트랜지스터 기판도 반도체 공정을 포함하는 다수의 마스크 공정을 필요로 하므로 제조 공정이 복잡한 단점이 있다. 따라서, 제조 원가를 절감하기 위해서는 마스크 공정수 단축이 필요하다.
따라서, 본 발명의 목적은 공정을 단순화할 수 있는 수평 전계 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 수평 전계 박막 트랜지스터 기판은 기판 상에 형성된 게이트 라인과; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체 패턴을 포함하는 박막 트랜지스터와; 상기 게이트 라인과 나란하게 상기 기판 상에 형성된 공통 라인과; 상기 공통 라인과 접속되고 상기 화소 영역에 형성된 공통 전극과; 상기 드레인 전극으로부터 상기 화소 영역으로 상기 공통 전극과 수평 전계를 형성하도록 신장된 화소 전극을 구비하고; 상기 데이터 라인, 소스 전극, 드레인 전극은 불투명 도전 패턴 및 투명 도전 패턴이 적층된 이중 구조로 형성되고; 상기 화소 전극은 상기 드레인 전극의 투명 도전 패턴이 신장되어 형성되며; 상기 투명 도전 패턴과 경계를 이루며 나머지 영역에 형성된 보호막을 구비한다.
그리고, 본 발명에 따른 수평 전계 박막 트랜지스터 기판의 제조 방법은 기판 상에 게이트 라인, 상기 게이트 라인과 접속된 게이트 전극, 상기 게이트 라인 과 나란한 공통 라인과, 상기 공통 라인과 접속된 공통 전극을 포함하는 제1 마스크 패턴군을 형성하는 제1 마스크 공정과; 상기 제1 마스크 패턴군을 덮는 게이트 절연막과, 그 위에 적층된 반도체 패턴 및 불투명 도전 패턴을 형성하는 제2 마스크 공정과; 상기 불투명 도전 패턴이 형성된 게이트 절연막 상에 투명 도전 패턴을 형성하고, 그 투명 도전 패턴과 경계를 이루는 보호막을 형성하는 제3 마스크 공정을 포함하여; 상기 불투명 도전 패턴 및 투명 도전 패턴이 적층된 이중 구조로, 상기 게이트 라인과 교차하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극을 형성하고; 상기 드레인 전극의 투명 도전 패턴으로부터 신장되어 상기 공통 전극과 수평 전계를 형성하는 화소 전극을 형성하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 2 내지 도 9e를 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 수평 전계 박막 트랜지스터 기판을 도시한 평면도이고, 도 3은 도 2에 도시된 박막 트랜지스터 기판을 Ⅲ-Ⅲ', Ⅳ-Ⅳ', Ⅴ-Ⅴ'선을 따라 절단하여 도시한 단면도이다.
도 2 및 도 3에 도시된 박막 트랜지스터 기판은 하부 기판(150) 위에 게이트 절연막(152)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 그 게이트 라인(102) 및 데이터 라인(104)과 화소 전극(118)에 접속된 박막 트랜지스터(TFT), 화소 영역에 수평 전계를 형성하도록 형성된 화소 전극(118) 및 공통 전극(122), 공통 전극(122)과 접속된 공통 라인(120), 공통 전극(122)과 드레인 전극(112)의 중첩부에 형성된 스토리지 캐패시터(Cst)를 구비한다. 그리고, 박막 트랜지스터 기판은 게이트 라인(102), 데이터 라인(104), 공통 라인(120) 각각과 접속된 패드(124)를 더 구비한다.
게이트 라인(102)은 게이트 드라이버(미도시)로부터의 스캔 신호를, 데이터 라인(104)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 게이트 라인(102) 및 데이터 라인(104)은 게이트 절연막(152)을 사이에 두고 교차하여 각 화소 영역을 정의한다.
게이트 라인(102)은 기판(150) 위에 적어도 이중 이상의 게이트 금속층이 적층된 복층 구조로 형성된다. 예를 들면, 도 3에 도시된 바와 같이 제1 및 제2 게이트 금속층(101, 103) 적층된 이중 구조로 형성된다. 데이터 라인(104)은 게이트 절연막(152) 위에 투명 도전층을 포함한 적어도 이중 이상의 복층 구조로 형성된다. 예를 들면, 도 3에 도시된 바와 같이 소스/드레인 금속 패턴(111)과, 투명 도전 패턴(113)이 적층된 이중 구조로 형성된다. 여기서, 투명 도전 패턴(113)은 소스/드레인 금속 패턴(111)을 포획하도록 형성되어 소스/드레인 금속 패턴(111)의 노출로 인한 전식 문제를 차단하게 된다.
박막 트랜지스터(TFT)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104) 상의 비디오 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인(102)에 포함된 게이트 전극, 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 접속된 드레인 전극(112), 게이트 절연막(152)을 사이에 두고 게이트 라인(102)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 반도체 패턴(115)을 구비한다. 여기서, 소스 전극(110) 및 드레인 전극(112)은 소스/드레인 금속 패턴(111) 및 투명 도전 패턴(113)이 적층된 이중 구조로 형성된다. 반도체 패턴(115)은 소스 전극(110) 및 드레인 전극(112) 사이에 채널을 형성하는 활성층(114)과, 소스 전극(110) 및 드레인 전극(112)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 컨택층(116)을 구비한다.
공통 라인(120)과 공통 전극(122)은 액정 구동을 위한 기준 전압, 즉 공통 전압을 각 화소에 공급한다. 공통 라인(120) 및 공통 전극(122)은 제1 및 제2 게이트 금속층(101, 103)이 적층된 이중 구조로 형성된다.
공통 라인(120)은 표시 영역에서 게이트 라인(102)과 나란하게 형성된 내부 공통 라인(120A), 비표시 영역에서 내부 공통 라인(120A)과 공통 접속된 외부 공통 라인(120B)을 구비한다.
공통 전극(122)은 화소 영역 내에 형성되어 내부 공통 라인(120A)과 접속된다. 구체적으로, 공통 전극(122)은 게이트 라인(102)과 인접하여 드레인 전극(112)과 중첩된 수평부(122A), 수평부(122A)로부터 화소 영역 쪽으로 신장되어 내부 공통 라인(120A)과 접속된 핑거부(122B)를 구비한다.
화소 전극(118)은 공통 전극(122)과 수평 전계를 형성하도록 드레인 전극(112)의 투명 도전 패턴(113)이 신장되어 형성된다. 구체적으로, 화소 전극(118) 은 공통 전극(122)의 수평부(122A)와 게이트 절연막(152)을 사이에 두고 중첩된 수평부(118A)와, 그 수평부(118A)로부터 공통 전극(122)의 핑거부(122B)와 나란한 핑거 형상을 갖도록 신장된 핑거부(118B)를 구비한다. 여기서, 화소 전극(118)의 핑거부(118A)는 내부 공통 라인(102A)의 일부분과 중첩된다. 이러한 화소 전극(118)은 투명 도전 패턴(113)으로 형성되므로 개구율에 기여할 수 있게 된다. 이러한 화소 전극(118)에 박막 트랜지스터(TFT)를 통해 비디오 신호가 공급되면, 화소 전극(118)과 공통 전압이 공급된 공통 전극(122)의 핑거부(122B) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
또한, 공통 전극(122)의 핑거부(122B)와 화소 전극(118)은 도 4에 도시된 바와 같이 지그재그 형상으로 형성될 수 있다. 이 경우, 공통 전극(122)의 핑거부(122B)에서 데이터 라인(104)과 인접한 에지부는 데이터 라인(104)과 나란하게 형성되거나, 지그재그 형상으로 형성될 수 있다. 또한, 데이터 라인(104)이 인접한 공통 전극(122)의 핑거부(122B)를 따라 지그재그 형상으로 형성되기도 한다.
스토리지 캐패시터(Cst)는 공통 전극(122)의 제1 수평부(122A)가 게이트 절연막(152)을 사이에 두고 화소 전극(118)의 수평부(118A)와 중첩되어 형성된다. 여기서, 화소 전극(118)의 제1 수평부(118A)는 드레인 전극(112)의 투명 도전 패턴(113)으로부터 신장되어 공통 전극(122)의 제1 수평부(122A)와 최대한 넓게 중첩되 도록 형성된다. 이에 따라, 공통 전극(122)과 화소 전극(118)의 넓은 중첩 면적에 의해 스토리지 캐패시터(Cst)의 용량이 증가함으로써 스토리지 캐패시터(Cst)는 화소 전극(118)에 충전된 비디오 신호가 다음 신호가 충전될 때까지 안정적으로 유지할 수 있게 된다.
게이트 라인(102), 데이터 라인(104), 공통 라인(120)은 그들 각각과 접속된 패드(124)를 통해 구동 회로로부터 해상 구동 신호를 공급받게 된다. 이러한 패드(124)는 동일 구조로 형성된다. 구체적으로, 패드(124)는 패드 하부 전극(126), 게이트 절연막(152)을 관통하는 제1 컨택홀(128)을 통해 패드 하부 전극(126)과 접속된 패드 상부 전극(130)을 구비한다. 여기서, 패드 하부 전극(126)은 게이트 라인(102) 및 공통 라인(120)과 같이 제1 및 제2 게이트 금속층(101, 103)이 적층된 이중 구조로 형성되고, 패드 상부 전극(130)은 투명 도전 패턴(113)으로 형성된다.
이에 따라, 게이트 라인(102) 및 공통 라인(120) 각각은 기판(150) 위에 동일 구조로 형성된 패드 하부 전극(126)을 통해 해당 패드(124)와 접속된다. 반면에, 게이트 절연막(152) 위에 형성된 데이터 라인(104)는 컨택 전극(160)을 통해 해당 패드 하부 전극(126)으로부터 신장된 데이터 링크(135)와 접속된다. 여기서, 컨택 전극(160)은 데이터 라인(104)의 투명 도전 패턴(113)이 데이터 링크(135)와 중첩되도록 신장되어 형성된다. 그리고, 컨택 전극(160)은 게이트 절연막(152)을 관통하는 제2 컨택홀(148)을 통해 데이터 링크(135)와 접속된다. 이러한 컨택 전극(160)은 데이터 링크(135)을 따라 신장되어 해당 패드 상부 전극(130)과 일체화될 수 있다.
보호막(154)은 화소 전극(118), 패드 상부 전극(130), 컨택 전극(160)을 포함함과 아울러 데이터 라인(104), 소스 전극(110), 드레인 전극(122)에 포함된 투명 도전 패턴(113)과 경계를 이루며 형성된다. 이는 투명 도전 패턴(113) 형성시 이용된 포토레지스트 패턴을 남긴 상태에서 보호막(154)을 형성한 다음, 포토레지스트 패턴을 리프트-오프시킴으로써 보호막(154)이 패터닝되기 때문이다.
이에 따라, 본 발명의 수평 전계 박막 트랜지스터 기판은 다음과 같이 3마스크 공정으로 형성된다.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 수평 전계 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제1 마스크 공정으로 하부 기판(142) 상에 게이트 라인(102), 패드 하부 전극(126), 데이터 링크(135), 공통 라인(120), 공통 전극(122)을 포함하는 제1 마스크 패턴군이 형성된다. 이러한 제1 마스크 패턴군은 적어도 2개의 도전층이 적층된 이중 이상의 복층 구조로 형성되지만, 설명의 편의상 이하에서는 제1 및 제2 게이트 금속층(101, 103)이 적층된 이중 구조만을 설명하기로 한다.
구체적으로, 하부 기판(150) 상에 스퍼터링 방법 등의 증착 방법을 통해 제1 및 제2 게이트 금속층(101, 103)이 적층된다. 제1 및 제2 게이트 금속층(101, 103)으로는 Mo, Ti, Cu, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 이용된다. 예를 들면, 제1 및 제2 게이트 금속층(101, 103)이 적층된 구조로는 Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Cu/Mo, Mo/Al, Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등이 이용된다. 이와 달리, Ti/Al(Nd)/Ti, Mo/Ti/Al(Nd), 등과 같이 삼중층이 적층된 구조로 이용되기도 한다.
이어서, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 제1 및 제2 게이트 금속층(101, 103)이 패터닝됨으로써 이중 구조의 게이트 라인(102), 패드 하부 전극(126), 데이터 링크(135), 공통 라인(120), 공통 전극(122)을 포함하는 제1 마스크 패턴군이 형성된다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 수평 전계 박막 트랜지스터 기판 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 7a 내지 도 7f는 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들을 도시한 것이다.
제1 마스크 패턴군이 형성된 하부 기판(150) 상에 제2 마스크 공정으로 제1 및 제2 컨택홀(128, 148)을 포함하는 게이트 절연막(152)과, 반도체 패턴(115)과, 소스/드레인 금속 패턴(111)이 형성된다. 이들은 회절 노광 마스크 또는 하프 톤(Half Tone) 마스크를 이용한 하나의 마스크 공정으로 형성된다. 이하에서는 제2 마스크로 하프 톤 마스크를 이용한 경우를 설명하기로 한다.
도 7a를 참조하면, 제1 마스크 패턴군이 형성된 하부 기판(150) 상에 PECVD 등의 증착 방법으로 게이트 절연막(152), 비정질 실리콘층(105), 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층(107), 소스/드레인 금속층(109)이 순차적으로 형성된다. 게이트 절연막(152)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된 다. 소스/드레인 금속층(109)으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같이 이중층 이상이 적층된 구조로 이용된다.
도 7b를 참조하면, 하프 톤 마스크를 이용한 포토리소그래피 공정으로 단차를 갖는 제1 포토레지스트 패턴(168)이 형성된다. 하프 톤 마스크는 자외선을 차단하는 차단부, 위상 쉬프트(Phase Shift) 물질을 이용하여 자외선을 부분적으로 투과시키는 하프 톤 투과부, 모두 투과시키는 투과부를 구비한다. 이러한 하프 톤 마스크를 이용한 포토리소그래피 공정으로 형성된 서로 다른 두께의 제1A 및 제1B 포토레지스트 패턴(168A, 168B)과, 개구부를 갖는 제1 포토레지스트 패턴(168)이 형성된다. 상대적으로 두꺼운 제1A 포토레지스트 패턴(168A)은 하프 톤 마스크의 차단부와 중첩된 제1 포토레지스트의 차단 영역(P1)에, 상기 제1A 포토레지스트 패턴(168A) 보다 얇은 제1B 포토레지스트 패턴(168B)은 하프 톤 투과부와 중첩된 하프 톤 노광부(P2)에, 개구부는 투과부와 중첩된 풀(Full) 노광 영역(P3)에 형성된다.
도 7c를 참조하면, 제2 포토레지스트 패턴(168)을 마스크로 이용한 식각 공정으로 소스/드레인 금속층(109)으로부터 게이트 절연막(144)까지 관통하는 제1 및 제2 컨택홀(128, 148)이 형성된다. 제1 컨택홀(128)은 패드 하부 전극(126)을, 제 2 컨택홀(148)은 데이터 링크(135)를 노출시킨다.
도 7d를 참조하면, 산소(O2) 플라즈마를 이용한 애싱 공정으로 제1A 포토레지스트 패턴(168A)의 두께는 얇아지게 되고, 제1B 포토레지스트 패턴(168B)은 제거된다.
도 7e를 참조하면, 애싱된 제1A 포토레지스트 패턴(168A)을 마스크로 이용한 식각 공정으로 소스/드레인 금속층(109), 불순물이 도핑된 비정질 실리콘층(107) 및 비정질 실리콘층(105)이 패터닝됨으로써 활성층(114) 및 오믹 접촉층(116)을 갖는 반도체 패턴(115)과, 그 위에 중첩된 소스/드레인 금속 패턴(111)이 형성된다.
도 7f를 참조하면, 도 6e에서 소스/드레인 금속 패턴(111) 위에 잔존하는 제1A 포토레지스트 패턴(168A)은 스트립 공정으로 제거된다.
이와 달리, 제1 포토레지스트 패턴(168)을 마스크로 이용하여 제1 및 제2 컨택홀(128, 148)과, 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴(115)을 형성하는 공정을 하나의 공정으로 진행할 수 있다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 수평 전계 박막 트랜지스터 기판 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이고, 도 9a 내지 도 9e는 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들이다.
제3 마스크 공정으로 소스/드레인 금속 패턴(111)을 덮는 투명 도전 패턴(113)이 형성되고, 투명 도전 패턴(113)과 경계를 이루는 보호막(154)이 형성된다. 이에 따라, 소스/드레인 금속 패턴(111) 및 투명 도전 패턴(113)이 적층된 이중 구 조의 데이터 라인(104), 소스 전극(110), 드레인 전극(112)이 형성됨과 아울러 투명 도전 패턴(113)의 단일층 구조를 갖는 화소 전극(118), 패드 상부 전극(130), 컨택 전극(160)이 형성된다.
구체적으로, 도 9a와 같이 소스/드레인 금속 패턴(111)이 형성된 게이트 절연막(152) 위에 투명 도전층(117)이 형성된다. 투명 도전층(117)으로는 ITO, TO, IZO, ITZO 등이 이용된다.
도 9b를 참조하면, 투명 도전층(117) 위에 제3 마스크를 이용한 포토리소그래피 공정으로 포토레지스트 패턴(182)이 형성된다.
도 9c를 참조하면, 포토레지스트 패턴(182)을 마스크로 한 식각 공정, 즉 습식 식각 공정으로 투명 도전층(117)이 패터닝됨으로써 소스/드레인 금속 패턴(111)을 포획하는 투명 도전 패턴(113)이 형성된다. 이때, 투명 도전 패턴(113)은 박막 트랜지스터(TFT)의 채널이 형성될 부분에서 오픈된다. 이에 따라, 투명 도전 패턴(113)을 마스크로 한 식각 공정, 즉 건식 식각 공정으로 노출된 소스/드레인 금속 패턴(111)과 그 아래의 오믹 접촉층(116)이 제거됨으로써 활성층(114)이 노출된 구조를 갖게 된다. 이 결과, 이중 구조를 갖는 데이터 라인(104), 소스 전극(110), 드레인 전극(112)이 형성된다. 또한, 드레인 전극(112)의 투명 도전 패턴(113)으로부터 신장된 화소 전극(118)과, 데이터 라인(104)의 투명 도전 패턴(113)으로부터 신장된 컨택 전극(160)이 형성되고, 패드 하부 전극(126)과 접속된 패드 상부 전극(130)이 형성된다. 이러한 투명 도전 패턴(113)은 포토레지스트 패턴(182) 보다 과식각된다.
도 9d를 참조하면, 포토레지스트 패턴(182)을 덮는 보호막(154)이 전면적으로 형성된다. 이때, 포토레지스트 패턴(182)이 존재하지 않는 기판 상에 형성된 보호막(154)은, 포토레지스트 패턴(182)의 에지부와 투명 도전 패턴(113)의 에지부와의 이격 거리에 의해 포토레지스트 패턴(182) 위에 형성된 보호막(154)과 오픈된 구조를 갖는다. 이에 따라, 다음의 리프트-오프 공정에서 포토레지스트 패턴(182)과 투명 도전 패턴(113) 사이로 스트립퍼 침투가 용이해지게 됨으로써 리프트-오프 효율이 향상된다. 보호막(154)으로는 게이트 절연막(144)과 같은 무기 절연 물질이 이용된다. 이러한 보호막(154)은 PECVD, 스퍼터링과 같은 증착 방법을 통해 형성되지만, 포토레지스트 패턴(182)이 고온에서 경화를 방지하기 위해서는 스퍼터링 방법으로 형성하는 것이 바람직하다. 이와 달리, 보호막(154)으로는 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용되기도 한다.
도 9e를 참조하면, 리프트-오프 공정으로 도 9d에 도시된 포토레지스트 패턴(182)과 함께 그 위에 형성된 보호막(154)이 제거됨으로써 보호막(154)이 패터닝된다. 패터닝된 보호막(154)은 투명 도전 패턴(113)과 경계를 이루게 된다. 다시 말하여, 투명 도전 패턴(113)이 형성된 영역을 제외한 나머지 영역에 투명 도전 패턴과 경계를 이루는 보호막(154)이 남게 된다.
이에 따라, 박막 트랜지스터(TFT)의 채널 길이(L)는 투명 도전 패턴(113)에 의해 결정된다. 그리고, 상기 투명 도전 패턴(113)의 두께에 따라 평탄화가 가능하므로 배향막을 형성한 다음 러빙 등의 배향처리 공정시 러빙 불량 등을 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 수평 전계 박막 트랜지스터 기판 및 그 제조 방법은 제2 마스크 공정에서 하프 톤(또는 회절 노광) 마스크를 이용하여 컨택홀과 함께 반도체 패턴 및 소스/드레인 금속 패턴이 형성된다.
또한, 본 발명에 따른 수평 전계 박막 트랜지스터 기판 및 그 제조 방법은 제3 마스크 공정에서 투명 도전 패턴이 형성되고, 그 투명 도전 패턴 형성시 이용된 포토레지스트 패턴의 리프트-오프로 보호막이 패터닝된다. 이러한 투명 도전 패턴 및 보호막은 하부의 금속층을 보호하여 전식 문제를 차단하게 된다.
이에 따라, 본 발명의 수평 전계 박막 트랜지스터 기판 및 그 제조 방법은 3마스크 공정으로 공정을 단순화함으로써 재료비 및 설비 투자비 등을 절감함과 아울러 수율을 향상시킬 수 있게 된다.
또한, 본 발명에 따른 수평 전계 박막 트랜지스터 기판에서 화소 전극이 투명 도전 패턴으로 형성됨에 따라 개구율이 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (21)

  1. 기판 상에 형성된 게이트 라인과;
    상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 데이터 라인과;
    상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이의 채널을 형성하는 반도체 패턴을 포함하는 박막 트랜지스터와;
    상기 게이트 라인과 나란하게 상기 기판 상에 형성된 공통 라인과;
    상기 공통 라인과 접속되고 상기 화소 영역에 형성된 공통 전극과;
    상기 드레인 전극으로부터 상기 화소 영역으로 상기 공통 전극과 수평 전계를 형성하도록 신장된 화소 전극을 구비하고;
    상기 데이터 라인, 소스 전극, 드레인 전극은 불투명 도전 패턴 및 투명 도전 패턴이 적층된 구조로 형성되고;
    상기 화소 전극은 상기 드레인 전극의 투명 도전 패턴이 신장되어 형성되며,
    상기 데이터 라인의 투명도전 패턴 및 상기 화소전극의 투명 도전 패턴과 동일층 상에서 이들과 경계를 이루며 상기 게이트 절연막 상에 형성된 보호막을 구비하는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 화소 전극이 상기 게이트 절연막을 사이에 두고 상기 공통 전극의 일부영역과 중첩되어 형성된 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판.
  3. 제 1 항에 있어서,
    상기 게이트 라인, 게이트 전극, 공통 라인, 공통 전극은 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금이 단일층 구조로 이용되거나, 이중층 이상으로 적층된 구조로 이용된 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판.
  4. 제 1 항에 있어서,
    상기 게이트 라인, 공통 라인, 데이터 라인과 각각 접속된 패드를 추가로 구비하고, 상기 패드는
    상기 게이트 라인 및 공통 라인과 함께 상기 기판 상에 형성된 패드 하부 전극과;
    상기 게이트 절연막을 관통하여 상기 패드 하부 전극을 노출시키는 컨택홀과;
    상기 컨택홀을 통해 상기 패드 하부 전극과 접속되고 상기 투명 도전 패턴으로 형성된 패드 상부 전극을 구비하는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판.
  5. 제 4 항에 있어서,
    상기 데이터 패드에 포함된 패드 하부 전극으로부터 신장되어 형성된 데이터 링크와;
    상기 게이트 절연막을 관통하여 상기 데이터 링크를 노출시키는 제2 컨택홀과;
    상기 데이터 라인의 투명 도전 패턴으로부터 신장되어 상기 제2 컨택홀을 통해 상기 데이터 링크와 접속된 컨택 전극을 구비하는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판.
  6. 제 5 항에 있어서,
    상기 컨택 전극은 상기 데이터 패드에 포함된 패드 상부 전극과 일체화된 구조로 형성된 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판.
  7. 제 5 항에 있어서,
    상기 투명 도전 패턴은 상기 불투명 도전 패턴을 포획하도록 형성된 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판.
  8. 제 1 항에 있어서,
    상기 불투명 도전 패턴은 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 중 어느 하나가 단일층 구조로 이용되거나, 이중층 이상으로 적층된 구조로 이용된 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판.
  9. 제 5 항에 있어서,
    상기 패드 상부 전극 및 컨택 전극은 상기 보호막과 경계를 이루는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판.
  10. 기판 상에 게이트 라인, 상기 게이트 라인과 접속된 게이트 전극, 상기 게이트 라인과 나란한 공통 라인과, 상기 공통 라인과 접속된 공통 전극을 포함하는 제1 마스크 패턴군을 형성하는 제1 마스크 공정과;
    상기 제1 마스크 패턴군을 덮는 게이트 절연막과, 그 위에 적층된 반도체 패턴 및 불투명 도전 패턴을 형성하는 제2 마스크 공정과;
    상기 불투명 도전 패턴이 형성된 게이트 절연막 상에 투명 도전 패턴을 형성하고, 상기 투명 도전 패턴과 동일층 상에서 상기 투명 도전패턴과 경계를 이루며 상기 게이트 절연막 상에 형성되는 보호막을 형성하는 제3 마스크 공정을 포함하여;
    상기 불투명 도전 패턴 및 투명 도전 패턴이 적층된 구조로, 상기 게이트 라인과 교차하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극을 형성하고,
    상기 드레인 전극의 투명 도전 패턴으로부터 신장되어 상기 공통 전극과 수평 전계를 형성하는 화소 전극을 형성하는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제1 마스크 공정은 상기 게이트 라인, 데이터 라인, 공통 라인 중 어느 하나와 접속될 패드 하부 전극을 형성하는 단계를,
    상기 제2 마스크 공정은 상기 게이트 절연막을 관통하여 상기 패드 하부 전극을 노출시키는 컨택홀을 형성하는 단계를,
    상기 제3 마스크 공정은 상기 투명 도전 패턴으로 상기 컨택홀을 통해 상기 패드 하부 전극과 접속될 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
  12. 제 10 항에 있어서,
    상기 제1 마스크 공정은 상기 데이터 라인과 접속될 패드 하부 전극으로부터 연장된 데이터 링크를 형성하는 단계를,
    상기 제2 마스크 공정은 상기 데이터 링크를 노출시키는 제2 컨택홀을 형성하는 단계를,
    상기 제3 마스크 공정은 상기 데이터 라인의 투명 도전 패턴으로부터 신장되어 상기 제2 컨택홀을 통해 상기 데이터 링크와 접속된 컨택 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 컨택 전극은 상기 데이터 패드에 포함된 패드 상부 전극과 일체화된 구 조로 형성된 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 패드 상부 전극 및 컨택 전극은 상기 보호막과 경계를 이루는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 게이트 라인, 게이트 전극, 공통 라인, 공통 전극, 패드 하부 전극, 데이터 링크는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 중 어느 하나가 단일층 구조로 형성되거나, 이중층 이상으로 적층된 구조로 형성된 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 투명 도전 패턴은 상기 불투명 도전 패턴을 포획하도록 형성된 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
  17. 제 12 항에 있어서,
    상기 제2 마스크 공정은
    상기 제1 마스크 패턴군을 덮는 게이트 절연막, 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층, 불투명 도전층을 순차적으로 형성하는 단계와;
    하프 톤 마스크 또는 회절 노광 마스크를 이용한 포토리소그래피 공정으로 두께가 다른 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 이용한 식각 공정으로 상기 불투명 도전층으로부터 상기 게이트 절연막까지 관통하는 제1 및 제2 컨택홀과, 상기 불투명 도전 패턴과, 활성층 및 오믹 접촉층이 적층된 상기 반도체 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
  18. 제 10 항에 있어서,
    상기 제3 마스크 공정은
    상기 불투명 도전 패턴이 형성된 게이트 절연막 위에 투명 도전층을 형성하는 단계와;
    포토리소그래피 공정으로 포토레지스트 패턴을 형성하는 단계와;
    포토레지스트 패턴을 마스크로 한 식각 공정으로 상기 투명 도전 패턴을 형성하는 단계와;
    상기 투명 도전 패턴을 통해 노출된 상기 불투명 도전 패턴 및 그 아래의 오믹 접촉층을 제거하는 단계와;
    상기 포토레지스트 패턴을 덮는 보호막을 전면적으로 형성하는 단계와;
    상기 보호막이 형성된 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 18 항에 있어서,
    상기 보호막은 스퍼터링 방법으로 형성된 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
  20. 제 18 항에 있어서,
    상기 투명 도전 패턴은 상기 포토레지스트 패턴 보다 과식각된 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
  21. 제 10 항에 있어서,
    상기 화소 전극이 상기 게이트 절연막을 사이에 두고 상기 공통 전극의 일부분과 중첩되게 하여 스토리지 캐패시터를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 수평 전계 박막 트랜지스터 기판의 제조 방법.
KR1020040112584A 2004-12-24 2004-12-24 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 KR101107245B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040112584A KR101107245B1 (ko) 2004-12-24 2004-12-24 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
US11/168,314 US7751011B2 (en) 2004-12-24 2005-06-29 Method of fabricating a liquid crystal display device, comprising forming a protective film so that one end of the protective film is contacted with one end of the transparent conductive pattern.
CNB2005100937725A CN100444013C (zh) 2004-12-24 2005-08-30 液晶显示器件及其制造方法
JP2005260250A JP4468876B2 (ja) 2004-12-24 2005-09-08 液晶表示装置及びその製造方法
JP2009234162A JP2010015173A (ja) 2004-12-24 2009-10-08 液晶表示装置及びその製造方法
US12/787,713 US8013969B2 (en) 2004-12-24 2010-05-26 Liquid crystal display device comprising a protective film so that the protective film borders with one end of a transparent conductive pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112584A KR101107245B1 (ko) 2004-12-24 2004-12-24 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060073379A KR20060073379A (ko) 2006-06-28
KR101107245B1 true KR101107245B1 (ko) 2012-01-25

Family

ID=36610986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112584A KR101107245B1 (ko) 2004-12-24 2004-12-24 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7751011B2 (ko)
JP (2) JP4468876B2 (ko)
KR (1) KR101107245B1 (ko)
CN (1) CN100444013C (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614323B1 (ko) * 2004-12-30 2006-08-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2007004158A (ja) * 2005-06-24 2007-01-11 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
KR101127836B1 (ko) * 2005-06-30 2012-03-21 엘지디스플레이 주식회사 박막트랜지스터 기판의 제조 방법
JP5111742B2 (ja) * 2005-07-11 2013-01-09 株式会社ジャパンディスプレイイースト レジストおよびこれを用いた表示装置の製造方法
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR100978266B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100978265B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JPWO2008136270A1 (ja) * 2007-04-26 2010-07-29 日本電気株式会社 表示素子及び電界効果型トランジスタ
KR101294232B1 (ko) 2007-06-08 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN101382712B (zh) * 2007-09-07 2010-12-08 北京京东方光电科技有限公司 液晶显示装置阵列基板的制造方法
JP5071323B2 (ja) * 2008-09-19 2012-11-14 三菱電機株式会社 液晶表示パネルおよび液晶表示パネルの製造方法
CN102116980B (zh) * 2009-12-31 2014-04-09 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
CN101847652B (zh) * 2010-04-21 2011-08-17 友达光电股份有限公司 电致发光显示面板
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102637634B (zh) 2011-08-12 2014-02-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN102610564B (zh) * 2012-02-07 2014-06-25 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
JP5950638B2 (ja) * 2012-03-12 2016-07-13 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2016021319A1 (ja) * 2014-08-07 2016-02-11 シャープ株式会社 アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
KR102381082B1 (ko) * 2015-07-31 2022-03-30 엘지디스플레이 주식회사 액정 표시 장치
CN112015022A (zh) * 2019-05-28 2020-12-01 元太科技工业股份有限公司 主动阵列基板及其制作方法
TWI702458B (zh) * 2019-05-28 2020-08-21 元太科技工業股份有限公司 主動陣列基板及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980085147A (ko) * 1997-05-28 1998-12-05 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR19990031218A (ko) * 1997-10-09 1999-05-06 구자홍 횡전계 방식 액정표시소자
KR20000050883A (ko) * 1999-01-15 2000-08-05 윤종용 액정 표시 장치 및 그 제조 방법
KR20040086927A (ko) * 2003-04-03 2004-10-13 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US760541A (en) * 1903-12-22 1904-05-24 Carl Ludwig Substitute for shellac.
US4542960A (en) 1982-06-30 1985-09-24 International Business Machines Corporation Fringe-field switched storage-effect liquid crystal display devices
FR2566186B1 (fr) * 1984-06-14 1986-08-29 Thomson Csf Procede de fabrication d'au moins un transistor a effet de champ en couche mince et transistor obtenu par ce procede
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
WO1993006622A1 (en) * 1991-09-27 1993-04-01 Harris Corporation Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (ko) 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH09113931A (ja) 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5959708A (en) 1996-06-21 1999-09-28 Hyundai Electronics Industries Co., Ltd. Liquid crystal display having a conductive high molecular film for preventing the fringe field in the in-plane switching mode
KR100244710B1 (ko) 1997-04-18 2000-02-15 김영환 액정 표시 장치
JP3966614B2 (ja) 1997-05-29 2007-08-29 三星電子株式会社 広視野角液晶表示装置
KR100286762B1 (ko) 1997-06-27 2001-04-16 박종섭 액정 표시 소자
TW387997B (en) 1997-12-29 2000-04-21 Hyundai Electronics Ind Liquid crystal display and fabrication method
KR100306798B1 (ko) 1998-05-29 2001-11-30 박종섭 컬러쉬프트를방지한고개구율및고투과율액정표시장치
KR100293811B1 (ko) 1998-05-29 2001-10-26 박종섭 아이피에스모드의액정표시장치
JP4264675B2 (ja) 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
KR100299381B1 (ko) 1998-08-24 2002-06-20 박종섭 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
KR100336886B1 (ko) 1998-08-24 2003-06-09 주식회사 현대 디스플레이 테크놀로지 고개구율및고투과율을갖는반사형액정표시장치및그제조방법
KR100325072B1 (ko) 1998-10-28 2002-08-24 주식회사 현대 디스플레이 테크놀로지 고개구율및고투과율액정표시장치의제조방법
KR20000027768A (ko) 1998-10-29 2000-05-15 김영환 고개구율 및 고투과율 액정 표시 장치
KR20000027776A (ko) 1998-10-29 2000-05-15 김영환 액정 표시 장치의 제조방법
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
KR20000039794A (ko) 1998-12-16 2000-07-05 김영환 고개구율 및 고투과율 액정표시장치의 제조방법
KR100311210B1 (ko) 1998-12-29 2002-09-17 주식회사 하이닉스반도체 액정 표시 장치
KR100336900B1 (ko) 1998-12-30 2003-06-12 주식회사 현대 디스플레이 테크놀로지 고개구율및고투과율액정표시장치
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100356832B1 (ko) 1999-04-23 2002-10-18 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정 표시 장치의 제조방법
US6449026B1 (en) 1999-06-25 2002-09-10 Hyundai Display Technology Inc. Fringe field switching liquid crystal display and method for manufacturing the same
KR100311214B1 (ko) 1999-06-29 2001-11-02 박종섭 고개구율 및 고투과율 액정 표시 장치
KR100311211B1 (ko) 1999-06-29 2001-11-02 박종섭 반사형 액정 표시 장치
KR100494682B1 (ko) 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
KR100507271B1 (ko) 1999-06-30 2005-08-10 비오이 하이디스 테크놀로지 주식회사 고개구율 및 고투과율 액정표시장치 및 그 제조방법
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100322968B1 (ko) 1999-12-22 2002-02-02 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정 표시 장치의 제조방법
KR100322967B1 (ko) 1999-12-22 2002-02-02 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정 표시 장치
KR100322970B1 (ko) * 1999-12-24 2002-02-02 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시 장치의 제조방법
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
KR100500684B1 (ko) 1999-12-29 2005-07-12 비오이 하이디스 테크놀로지 주식회사 ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법
EP1143406A3 (en) 2000-03-28 2003-01-22 Varintelligent (Bvi) Limited A driving scheme for liquid crystal displays
KR100520381B1 (ko) 2000-05-31 2005-10-11 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시장치
KR100671509B1 (ko) 2000-06-01 2007-01-19 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시장치
KR20020002134A (ko) 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치
KR20020002052A (ko) 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치의 제조방법
TWI253538B (en) * 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method
KR100482468B1 (ko) 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
KR100713882B1 (ko) 2000-12-01 2007-05-07 비오이 하이디스 테크놀로지 주식회사 Ｆｆｓ 모드 박막트랜지스터 액정표시장치
KR100448046B1 (ko) 2000-12-05 2004-09-10 비오이 하이디스 테크놀로지 주식회사 반사형 프린지 필드 구동 모드 액정 표시 장치
US6642983B2 (en) 2001-01-05 2003-11-04 Industrial Technology Research Institute Multi-domain liquid crystal display having concave virtual bump structures
JP3793915B2 (ja) * 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置
KR20020085244A (ko) 2001-05-07 2002-11-16 주식회사 현대 디스플레이 테크놀로지 액정표시장치
CN1207616C (zh) * 2001-05-29 2005-06-22 瀚宇彩晶股份有限公司 横向电场广视角液晶显示器的电极排列结构
KR100471397B1 (ko) 2001-05-31 2005-02-21 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치 및 그 제조방법
US6882395B2 (en) 2001-10-19 2005-04-19 Industrial Technology Research Institute Wide viewing angle fringe field multi-domain aligned LCD with electrically conductive grids and method for fabricating
KR100494702B1 (ko) 2001-12-26 2005-06-13 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치
JP3977099B2 (ja) * 2002-02-25 2007-09-19 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
KR100443539B1 (ko) 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100456151B1 (ko) 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6650385B1 (en) 2002-04-24 2003-11-18 Prime View International Co., Ltd. Scattering fringe field optical-compensated reflective and transflective liquid crystal display
KR100904757B1 (ko) 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
TWI242671B (en) 2003-03-29 2005-11-01 Lg Philips Lcd Co Ltd Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
KR100640211B1 (ko) * 2003-04-03 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100470208B1 (ko) * 2003-04-03 2005-02-04 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
TWI226484B (en) 2003-08-06 2005-01-11 Display Optronics Corp M Pixel for a fringe field switching reflective and transflective liquid crystal display
KR100617612B1 (ko) 2003-08-26 2006-09-01 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치
TWI220534B (en) * 2003-09-16 2004-08-21 Ind Tech Res Inst Method of fabricating thin film transistor (TFT) array
KR100653474B1 (ko) 2003-09-26 2006-12-04 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980085147A (ko) * 1997-05-28 1998-12-05 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR19990031218A (ko) * 1997-10-09 1999-05-06 구자홍 횡전계 방식 액정표시소자
KR20000050883A (ko) * 1999-01-15 2000-08-05 윤종용 액정 표시 장치 및 그 제조 방법
KR20040086927A (ko) * 2003-04-03 2004-10-13 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법

Also Published As

Publication number Publication date
CN1794078A (zh) 2006-06-28
JP2010015173A (ja) 2010-01-21
KR20060073379A (ko) 2006-06-28
CN100444013C (zh) 2008-12-17
US8013969B2 (en) 2011-09-06
JP4468876B2 (ja) 2010-05-26
US20100231820A1 (en) 2010-09-16
JP2006184861A (ja) 2006-07-13
US7751011B2 (en) 2010-07-06
US20060139504A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
KR101107245B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107246B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101085132B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101201017B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101125254B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
US7316944B2 (en) Fabricating method of a liquid crystal display device
US7656500B2 (en) Liquid crystal display device and fabricating method thereof
JP4392390B2 (ja) 液晶表示装置およびその製造方法
KR20060079040A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR20060136287A (ko) 액정 표시 장치 및 그 제조 방법
JP4537929B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US7705944B2 (en) Liquid crystal display device with a protective film patterned by a lift-off process and fabricating method thereof
KR101107269B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR20070070806A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7705947B2 (en) Method of fabricating an LCD with second mask process for making common electrode at a portion consist of one conductive layer, and with pixel electrode having a single layer structure
KR101066492B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9