KR100356832B1 - 고개구율 및 고투과율 액정 표시 장치의 제조방법 - Google Patents

고개구율 및 고투과율 액정 표시 장치의 제조방법 Download PDF

Info

Publication number
KR100356832B1
KR100356832B1 KR1019990014652A KR19990014652A KR100356832B1 KR 100356832 B1 KR100356832 B1 KR 100356832B1 KR 1019990014652 A KR1019990014652 A KR 1019990014652A KR 19990014652 A KR19990014652 A KR 19990014652A KR 100356832 B1 KR100356832 B1 KR 100356832B1
Authority
KR
South Korea
Prior art keywords
film
gate
forming
gate insulating
layer
Prior art date
Application number
KR1019990014652A
Other languages
English (en)
Other versions
KR20000067121A (ko
Inventor
김향율
이승희
전형일
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR1019990014652A priority Critical patent/KR100356832B1/ko
Priority to JP2000120610A priority patent/JP2000347220A/ja
Priority to US09/559,367 priority patent/US6362032B1/en
Publication of KR20000067121A publication Critical patent/KR20000067121A/ko
Application granted granted Critical
Publication of KR100356832B1 publication Critical patent/KR100356832B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 고개구율 및 고투과율 액정 표시 장치의 제조방법을 개시한다. 개시된 본 발명은 카운터 전극과 화소 전극 사이에 프린지 필드를 형성시키어 동작하는 고개구율 및 고투과율 액정 표시 장치의 제조방법으로서, 투명 하부 기판상에 카운터 전극을 형성하는 단계, 하부기판 상부에 제 1 게이트 절연막을 형성하는 단계, 상기 제 1 게이트 절연막 상부의 소정 부분에 게이트 버스 라인과, 기판 외곽에 게이트 패드부를 형성하는 단계, 상기 게이트패드부를 포함한 전체 구조의 상면에 제 2 게이트 절연막과 비정질 실리콘층 및 도핑된 반도체층을 순차적으로 적층한다음, 도핑된 반도체층과 비정질 실리콘층 및 제 2 게이트 절연막의 소정 두께분을 소정 부분 식각하여, 박막 트랜지스터 영역을 한정하는 단계, 상기 기판 결과물 상의 소정 부분에 화소 전극을 형성하는 단계; 상기 게이트 패드부가 오픈되도록 상기 제 2 게이트 절연막을 소정 부분 식각하는 단계와, 상기 기판의 소정 부분에 소오스, 드레인 전극, 데이터 버스 라인 및 데이터 패드부를 형성하는 단계, 상기 기판 상부에 패시베이션막을 형성하는 단계, 및 상기 데이터 패드부가 노출되도록 패시베이션막을 식각하는 단계를 포함하며, 상기 패시베이션막은 그 두께에 대한 유전상수의 비가 게이트 절연막의 두께에 대한 유전상수의 비보다 크도록 형성된 것이다.

Description

고개구율 및 고투과율 액정 표시 장치의 제조방법{Method for manufacturing high aperture ratio and high transmittance LCD}
본 발명은 액정 표시 장치의 제조방법에 관한 것으로, 보다 구체적으로는 포토리소그라피 공정수를 줄일 수 있는 프린지 필드(fringe field switching)로 스위칭하는 고개구율 및 고투과율 액정 표시 장치의 제조방법에 관한 것이다.
일반적으로 프린지 필드(fringe field)에 의하여 동작되는 고개구율 및 고투과율 액정 표시 장치는 일반적인 IPS 모드 액정 표시 장치의 낮은 개구율 및 투과율을 개선시키기 위하여, 대한민국 특허출원 98-9243호로 출원되었다.
이러한 고개구율 및 고투과율 액정 표시 장치는 카운터 전극과 화소 전극을 투명 전도체로 형성하면서, 카운터 전극과 화소 전극과의 간격을 상하 기판 사이의 간격보다 좁게 형성하여, 카운터 전극과 화소 전극 상부에 프린지 필드(fringe filed)가 형성되도록 하므로써, 전극들 상부에 존재하는 액정 분자들이 모두 동작되도록 한다.
여기서, 종래의 고개구율 및 고투과율 액정 표시 장치의 제조방법을 도 1 내지 도 3을 참조하여 설명한다. 여기서, 도 1은 종래의 액정 표시 장치의 박막 트랜지스터 부분을 나타낸 단면도이고, 도 2는 종래의 액정 표시 장치의 화소부를 나타낸 단면도이며, 도 3은 종래의액정 표시 장치의 패드 부분을 나타낸 단면도이다.
도 1 및 도 2를 참조하여, 투명한 하부 절연 기판(1) 상부에 ITO(indium tin oxide)를 Ar 가스, O2가스 및 ITO 타겟을 이용하여, 스퍼터링 방식으로 형성한다음, 빗살 형태 또는 플레이트(plate) 형상을 이루도록 패터닝하여 카운터 전극(2)을 형성한다(제 1 마스크 공정).
그리고나서, 카운터 전극(2)이 형성된 하부 기판(1) 상부에 실리콘 산화막으로 된 절연막(3)을 증착한후, 그 상부에 불투명 금속막을 스퍼터링 방식으로 형성한다음, 소정 부분 패터닝하여 게이트 버스 라인(4)과 공통 전극선(도시되지 않음)을 형성한다. (제 2 마스크 공정).
그후, 게이트 버스 라인(4)이 형성된 투명 절연 기판(1) 상부에 게이트 절연막(5)으로서의 실리콘 질산화막(SiON:5a)과 실리콘 질화막(SiN:5b), 채널용 비정질 실리콘막( 및 에치 스톱퍼용 실리콘 질화막을 순차적으로 적층한다음, 에치 스톱퍼용 실리콘 질화막을 소정 부분 패터닝하여 에치 스톱퍼(6)를 형성한다(제 3 마스크 공정).
이어서, 에치 스톱퍼(6)가 형성된 비정질 실리콘층 상부에 불순물이 도핑된 비정질 실리콘막을 PECVD(plasma enhanced chemical vapor deposition) 방식으로 형성한다음, 도핑된 비정질 실리콘막과 비정질 실리콘막을 패터닝하여 채널층(7)과 오믹 콘택층(8)을 형성한다(제 4 마스크 공정).
그 다음으로, 결과물 상부에 ITO층을 스퍼터링 방식으로 증착한다음, 빗살 혀형태로 형성하되, 카운터 전극(2)의 빗살 사이에 배치되도록 패터닝하여 화소 전극(9)을 형성한다(제 5 마스크 공정).
그런다음, 도 3에 도시된 바와 같이 게이트 패드부(4a) 위의 게이트 절연막을 제거하여, 패드를 오픈시킨다(제 6 마스크 공정).
이어서, 결과물 상부에 불투명 금속막을 스퍼터링 방식으로 증착한다음, 소정 부분 식각하여, 소오스, 드레인 전극(10a,10b) 및 데이터 버스 라인(도시되지 않음)을 형성한다(제 7 마스크 공정). 이어, 에치 스톱퍼(6) 상부에 잔존하는 오믹 콘택층을 공지의 방식으로 제거한다. 이때, 오픈되어진 게이트 패드부(4a)와 데이터 버스 라인용 금속막(10)이 콘택되어 진다.
그후, 기판 결과물 상부에 SiN으로 된 패시베이션막(100)을 증착한다음, 게이트 패드부(4a)와 데이터 버스 라인(10)이 오픈되도록 패시베이션막(100)을 일부 제거하여, 하부 기판 공정을 마친다(제 8 마스크 공정).
그러나, 상기와 같은 고개구율 및 고투과율 액정 표시 장치의 하부 기판 구조물을 형성하는데에는 상술한 바와 같이 8번의 마스크 공정이 요구된다.
이때, 상기 마스크 공정이라 함은 공지된 바와 같이 포토리소그라피 공정으로, 그 자체 공정만으로도 레지스트 도포 공정, 노광 공정, 현상 공정, 식각 공정, 레지스트 제거공정을 포함한다. 이에 따라, 한 번의 마스크 공정을 진행하는데 장시간이 소요된다.
이로 인하여, 8번의 마스크 공정을 포함하는 고개구율 및 고투과율 액정 표시 장치를 제조하는데 매우 긴 시간이 요구되고, 제조 비용이 상승하게 되어, 수율이 저하된다.
이에따라, 종래의 다른 방법으로는 6개 마스크 공정을 통하여 고개구율 및 고투과율 액정 표시 장치를 제안하는 방법이 제안되었다.
이러한 방법은 도 4a에서와 같이 투명 하부 절연 기판(100)상에 투명 전도막을 증착하고, 소정 부분 패터닝하여 카운터 전극(101)을 형성하는 단계와, 상기 카운터 전극(101)이 형성된 기판(100) 상에 일방향으로 연장된 게이트 버스 라인(도시되지 않음)과, 상기 카운터 전극(101)과 콘택되는 공통 전극선(도시되지 않음) 및 기판(100) 외곽에 게이트 패드(도시되지 않음)를 동시에 형성하는 단계와, 상기 결과물상에 게이트 절연막(102)과 비정질 실리콘층(도시되지 않음) 및 도핑된 반도체층(도시되지 않음)을 순차적으로 적층한다음, 도핑된 반도체층과 비정질 실리콘층을 소정 부분 식각하여, 박막 트랜지스터 영역을 한정하는 단계와, 상기 기판(100) 결과물상에 데이터 버스 라인용 금속막을 증착한다음, 소정 부분 식각하여 상기 박막 트랜지스터 영역에 소오스, 드레인 전극(도시되지 않음)을 형성하고, 상기 게이트 버스 라인과 교차되도록 데이터 버스 라인(도시되지 않음)을 형성함과 동시에 상기 게이트 패드가 형성된 부분에 게이트 패드의 소정 부분만을 덮도록 데이터 패드(도시되지 않음)를 형성하는 단계와, 상기 기판(100) 상부에 패시베이션막(103)을 형성하고, 상기 드레인 전극의 소정 부분을 오픈시킴과 동시에, 데이터 패드 및 게이트 패드 부분을 오픈시키는 단계, 및 상기 노출된 드레인 전극 및 패드 부분들과 콘택되면서, 상기 패시베이션막 상부에 투명 전도막을 형성하고, 이 투명 전도막을 소정 부분 패터닝하여 빗살 형태의 화소 전극(104)을 형성하는 단계를 포함한다. 여기서, 미설명 도면 부호 105는 화소 전극(104) 및 패시베이션막(103) 상부에 형성되는 하부 배향막을 나타내고, 110은 상기 투명 기판(100)과 대향하는 상부 투명 절연 기판을 나타내며, 111은 상부 절연 기판(110)의 배면에 형성된 상부 배향막을 나타내고, 115는 절연 기판 사이에 충진되는 액정을 나타내며, E1과 E2는 카운터 전극(101)과 화소 전극(104) 사이에 형성되는 전계를 나타낸다.
여기서, 도 4b는 전계(E1,E2)가 형성되는 영역에서의 기생 저항 및 기생 캐패시턴스를 나타낸 등가회로도로서, 전계(E1)가 형성되는 영역에서는 하부 배향막(105)의 기생 저항(R105)과 기생 캐패시턴스(C105), 액정층(115)의 기생 저항(R115)과 기생 캐패시턴스(C115), 하부 배향막(105)의 기생 저항(R105)과 기생 캐패시턴스(C1015), 패시베이션막(103)의 기생 저항(R103)과 기생 캐패시턴스 (C103), 게이트 절연막(102)의 기생 저항(R102)과 기생 캐패시턴스(C102)들이 직렬 연결되어 있다.한편, 전계(E2)가 형성되는 영역에서는 패시베이션막(103)의 기생 저항(R103)과 기생 캐패시턴스(C103) 및 게이트 절연막(102)의 기생 저항(R102)과 기생 캐패시턴스(C102)들이 직렬 연결되어 있다.
상기와 같이 6개의 마스크를 이용하여 고개구율 및 고투과율 액정 표시 장치를 제조하게 되면, 종래의 8개 마스크 방법 보다 2개의 마스크를 줄일 수 있어, 제조 공정 및 비용 측면에서 유리하다.
하지만, 6개 마스크 방식은 화소 전극이 패시베이션막(103) 상부에 배치됨으로 인하여, 전계(E1)가 형성되는 대역에 존재하는 막의 수가 감소하게 되어, 종래보다는 RC 시정수가 증가하게 된다. 이에따라, 잔류 DC가 용이하게 방전되지 않아, 화면에 잔상이 발생된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 잔류 DC를 감소시키어 화면의 잔상을 제거할 수 있는 고개구율 및 고투과율 액정 표시 장치의 제조방법을 제공함에 있다.
도 1은 종래의 고개구율 및 고투과율 액정 표시 장치의 박막 트랜지스터 부분을 나타낸 하부 기판 단면도.
도 2는 종래의 고개구율 및 고투과율 액정 표시 장치의 화소부를 나타낸 하부 기판 단면도.
도 3은 종래의 고개구율 및 고투과율 액정 표시 장치의 패드 부분을 나타낸 하부 기판 단면도.
도 4a는 종래의 6 마스크로 제작된 액정 표시 장치의 단면도.
도 4b는 종래의 6 마스크로 제작된 액정 표시 장치에서, 기생 저항 및 기생 캐패시턴스에 대한 등가회로도.
도 5는 본 발명에 따른 고개구율 및 고투과율 액정 표시 장치의 박막 트랜지스터를 나타낸 하부 기판 단면도.
도 6은 본 발명에 따른 고개구율 및 고투과율 액정 표시 장치의 화소부를 나타낸 하부 기판 단면도.
도 7은 본 발명에 따른 고개구율 및 고투과율 액정 표시 장치의 패드부를 나타낸 하부 기판 평면도.
도 8은 도 7의 Ⅷ-Ⅷ'선을 따라 절단한 하부 기판 단면도.
도 9a는 본 발명에 따른 고개구율 및 고투과율 액정 표시 장치의 화소부를 나타낸 단면도.
도 9b는 본 발명에 따른 액정 표시 장치에 있어서, 기생 저항과 기생 캐패시턴스에 대한 등가회로도.
(도면의 주요 부분에 대한 부호의 설명)
11 - 하부 기판 12 - 카운터 전극
13 - 제 1 게이트 절연막 14 - 게이트 버스 라인
14a - 게이트 패드 15 - 실리콘 질산화막
16 - 실리콘 질화막 17 - 비정질 실리콘막
18 - 도핑된 반도체층 19 - 화소 전극
20 - 데이터 버스 라인 20a - 데이터 패드
21 - 층간 절연막
상기 목적을 달성하기 위한 본 발명에 따른 고개구율 및 고투과율 액정표시장치의 제조방법은, 카운터 전극과 화소 전극 사이에 프린지 필드를 형성하여 동작하는 고개구율 및 고투과율 액정 표시 장치의 제조방법에 있어서, 투명 하부기판상에 투명 전도막을 증착하고, 소정 부분 패터닝하여 카운터 전극을 형성하는 단계와, 상기 카운터 전극이 형성된 하부기판 상부에 제 1 게이트 절연막을 형성하는 단계와, 상기 제 1 게이트 상부에 금속막을 증착하고, 소정 부분 패터닝하여, 게이트 버스 라인과, 기판 외곽에 게이트 패드부를 형성하는 단계와, 상기 상기 게이트패드부를 포함한 전체 구조의 상면에 제 2 게이트 절연막과 비정질 실리콘층 및 도핑된 반도체층을 순차적으로 적층한다음, 도핑된 반도체층과 비정질 실리콘층 및 제 2 게이트 절연막의 소정 두께분을 소정 부분 식각하여 박막 트랜지스터 영역을 한정하는 단계와, 상기 전체 구조의 상면에 투명 전도막을 증착한다음 상기 카운터 전극과 오버랩되도록 상기 투명전도막의 소정부분을 패터닝하여 화소 전극을 형성하는 단계와, 상기 게이트 패드부가 오픈되도록 상기 제 2 게이트 절연막의 소정 부분을 식각하는 단계와, 상기 화소 전극이 형성된 기판 전체 구조상에 데이터 버스 라인용 금속막을 증착한다음, 소정 부분 식각하여 상기 박막 트랜지스터 영역에 소오스, 드레인 전극을 형성하고, 상기 게이트 버스 라인과 교차되도록 데이터 버스 라인을 형성함과 동시에 상기 게이트 패드부와 콘택되도록 데이터 패드부를 형성하는 단계와, 상기 기판 상부에 패시베이션막을 형성하는 단계, 및 상기 데이터 패드부가 노출되도록 패시베이션막을 식각하는 단계를 포함하며, 상기 패시베이션막은 그 두께에 대한 유전상수의 비가 게이트 절연막의 두께에 대한 유전상수의 비보다 크도록 형성되는 것을 특징으로 한다.
본 발명에 의하면, 7개의 마스크를 이용하여 액정 표시 장치를 제조함으로써, 종래의 8개의 마스크 공정 보다는 1개의 마스크를 줄일 수 있고, 화소 전극 상부에 패시베이션막이 비교적 두꺼운 두께로 증착되므로, 6개 및 8개의 마스크 패턴을 사용할때보다 RC 시정수를 감소시키게 된다. 따라서, 잔류 DC를 용이하게 방전시킬 수 있어, 화면의 잔상 문제를 해결할 수 있다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 자세히 설명하도록 한다.
도 5는 본 발명에 따른 고개구율 및 고투과율 액정 표시 장치의 박막 트랜지스터를 나타낸 하부 기판 단면도이고, 도 6는 본 발명에 따른 고개구율 및 고투과율 액정 표시 장치의 화소부를 나타낸 하부 기판 단면도이다. 도 7은 본 발명에 따른 고개구율 및 고투과율 액정 표시 장치의 패드부를 나타낸 하부 기판 평면도이고, 도 8은 도 7의 Ⅷ-Ⅷ'선을 따라 절단한 하부 기판 단면도이며, 도 9a는 본 발명에 따른 고개구율 및 고투과율 액정 표시 장치의 화소부를 나타낸 단면도이고, 도 9b는 본 발명에 따른 액정 표시 장치에 있어서, 기생 저항과 기생 캐패시턴스의 등가회로도이다.
본 발명에 따른 고 개구율 및 고투과율 액정표시장치의 박막 트랜지스터는, 먼저, 도 5 및 도 6에 도시된 바와같이, 투명 절연 기판(11) 상부에 ITO층을 Ar 가스나 O2가스 및 ITO 타겟을 이용하여, 스퍼터링 방식으로 소정 두께만큼 형성한다. 그리고나서, 제 1 마스크 공정을 통하여, ITO층을 사각판 형태 또는 빗살 형태로 식각하여, 카운터 전극(12)을 형성한다. 이때, ITO층은 HCl, HNO3, 및 H2O 케미컬에 의한 습식 식각 방식으로 패터닝하는 것이 바람직하다.
그리고나서, SiH4가스와, O2가스 및 N2가스를 이용하여, APCVD 방식으로 절연 기판(11) 상부에 상기 카운터 전극(12)과 이후 형성될 게이트 버스 라인과의 절연을 위하여 실리콘 산화막으로 된 제 1 게이트 절연막(13)을 형성한다.
그 다음으로, MoW 금속막, Al-Nd 합금막 또는 Mo/Al의 적층막을 기판 결과물 상부에 스퍼터링 방식으로 증착한다음, 제 2 마스크 공정을 통하여, 일방향으로 연장되도록 상기 금속막을 식각하여 게이트 버스 라인(14)을 형성한다. 상기 식각 공정시, Al 계열 금속막 또는 Mo/Al 금속막으로 게이트 버스 라인(14)을 형성할 경우에는 H3PO4, CH3COOH,HNO3, 및 H2O로 이루어진 에천트를 이용하여 습식 식각하고, MoW 금속막으로 게이트 버스 라인(14)을 형성할 경우에는 SF6가스나 CF4및 O2가스를 이용하여 건식 식각하여 줌이 바람직하다.
또한, 게이트 버스 라인(14)을 형성하는 공정과 동시에, 카운터 전극(12)에 공통 신호를 전달하는 공통 전극선(도시되지 않음)이 형성되며, 기판 가장자리 부분에는 외부 단자와 연결되어질 게이트 패드부(14a)가 형성된다(도 7에 도시됨).
그후, 결과물 상부에 제 2 게이트 절연막으로서 실리콘 질산화막(SiON:15)과 제 3 게이트 절연막으로서의 실리콘 질화막(SiN:16)을 순차적으로 증착한다음, 연달아 채널용 비정질 실리콘막(a-Si:17) 및 도핑된 반도체층(n+a-si:18)을 PECVD(plasma enhacned chemical vapor deposition) 방식으로 적층한다. 그다음, 제 3 마스크 공정으로, 도핑된 반도체층(18)과 비정질 실리콘층(17) 및 실리콘 질화막(16)을 SF6,He, HCl 가스를 이용하여 소정 부분 패터닝하여, 박막 트랜지스터 영역을 한정한다.
그리고나서, 결과물 상부에 화소 전극용 ITO 금속막을 스퍼터링 방식으로 증착하고, 제 4 마스크 공정을 통하여, ITO층을 빗살 형태로 패터닝하므로써, 화소전극(19)을 형성한다. 이때, 화소 전극(19)은 상기 게이트 절연막(13,15)을 사이에 두고 카운터 전극(12)과 오버랩되도록 형성된다. 이때, 화소 전극(19)과 화소 전극(19) 사이의 공간을 통하여 오픈되는 카운터 전극(12)은 프린지 필드를 형성할 수 있도록 소정 간격 및 소정 폭으로 형성되어야 한다.
그다음, 제 5 마스크 공정을 통하여, 상기 게이트 패드(14a)가 오픈되도록 게이트 절연막(13,15)을 HF 용액과 NH4F 용액의 혼합액 또는 BOE 용액을 사용하여 소정 부분 식각한다.(도 8 참조)
그리고나서, 하부 절연 기판(11)의 결과물 상부에 데이터 버스 라인용 금속막 예를들어, Mo/Al/Mo 적층이나 MoW과 같은 불투명 금속막을 Kr 가스나 Ar 가스와 MoW 타겟, Mo 타겟 또는 Al 타겟을 이용하여 스퍼터링 방식으로 형성한다. 그후, 제 6 마스크 공정으로 상기 불투명 금속막을 패터닝하여 소오스, 드레인 전극(20a,20b)과 데이터 버스 라인(도시되지 않음)을 형성한다. 이때, 드레인 전극(20b)는 상기 화소 전극(19)의 소정 부분과 콘택되도록 형성된다. 여기서, 데이터 버스 라인(도시되지 않음)이 Mo/Al/Mo의 적층막으로 되는 경우에는 H3PO4, CH3COOH,HNO3, 및 H2O로 이루어진 에천트를 이용하여 습식 식각하고, MoW 금속막을 이용할 경우에는 SF6가스나 CF4및 O2가스를 이용하여 건식 식각할 수 있다. 아울러, 노출된 게이트 패드부(14a) 상에는 게이트 패드부(14a)와 콘택되도록 데이터 패드부(20)가 형성된다.
그후에, 소오스, 드레인 전극(20a,20b)이 형성된 기판(11) 상부에 PECVD 방식으로 패시베이션막(21)을 형성한다. 이때, 패시베이션막(21)은 SiH4, NH3,H2등의 가스로 이루어진 실리콘 질화막으로 형성됨이 바람직하며, 다음의 식 1에 만족되도록 형성한다.
(ε/d)패시베이션막≥(ε/d)게이트 절연막--------- (식 1)
ε :막의 유전 상수
d : 막의 두께
즉, 패시베이션막(21)은 게이트 절연막(13,15)에 비하여 유전 상수가 크면서, 막의 두께또한 크게 함이 바람직하다.
예를들어, 게이트 절연막(13,15)의 유전 상수가 4.7 정도이고, 그 두께가 3000Å 정도이면, 패시베이션막(21)의 유전 상수가 6.7 정도의 물질을 채택하고 약 5000 내지 10000Å정도로 형성함이 바람직하다.
이와같이, 화소 전극(19) 상부에 패시베이션막(21)을 형성하면서, 패시베이션막(21)의 두께를 두껍게 형성하게 되면, RC 시정수가 증대되어, 잔류 DC를 용이하게 방전시킬 수 있다.
즉, 이를 보다 자세히 설명하면 다음과 같다.
본 발명과 같이, 하부 기판 구조물을 형성한다음, 상부 기판과 합착시키게 되면, 도 9a와 같다. 도 9a에서 미설명 도면 부호 25는 하부 기판 결과물 표면에 형성되는 하부 배향막이고, 30은 액정층이고, 40은 하부 기판(11)과 대향,합착되는 상부 기판이고, 41은 상부 기판 대향면에 형성되는 상부 배향막을 나타낸다.
이러한 액정 표시 장치에 소정의 전압을 인가하면, 화소 전극(19)과 카운터 전극(12) 사이에 전계(E1,E2)가 형성된다. 이때, 전계(E1,E2)가 형성되는 각 층에서는 기생 캐패시턴스(C)와 기생 저항(R)이 존재하게 되고, 이들 기생 캐패시턴스와 기생 저항(이하 기생 임피던스)은 등가적으로 서로 병렬 연결된 형태로 나타내어진다.
이때, 전계(E1)가 형성되는 경로는 전계(E1)이 타원 형태로 형성되므로, 패시베이션막(21), 하부 배향막(25), 액정층(30), 하부 배향막(25), 패시베이션막(21), 게이트 절연막(13,15)에 걸쳐 형성된다. 이에따라, 전계(E1) 대역의 전체 기생 임피던스는 패시베이션막(21)의 임피던스(R21,C21)와, 하부 배향막(25)의 임피던스(R25,C25)와, 액정층(30)의 임피던스(R30,C31), 하부 배향막 (25)의 임피던스(R25,C25), 패시베이션막(21)의 임피던스(R21,C21) 및 게이트 절연막(13,15)의 임피던스(R13∼15,C13∼15)가 직렬 연결된 상태로 나타내어진다.
이는 종래의 임피던스 배열(도 4b 참조)과 비교하여 볼때, 전계(E1) 대역 측면에서, 종래보다 패시베이션막(21)의 임피던스가 추가로 직렬 연결된다. 여기서, 상기와 같이 배열된 캐패시터들의 총합(Ctot)은 캐패시턴스의 역수의 합으로 나타내어 지고(Ctot=1/C21 + 1/C25 + 1/C30 + 1/C25 + 1/C21 + 1/C15∼13), 본 발명에서는 종래의 캐패시턴스 합에 패시베이션막(21)의 막의 캐패시턴스(C21)의 역수의 합이 더 합산되었으며, 상기 패시베이션막(21)의 두께를 두껍게 하여 패시베이션 캐패시턴스(C21)를 종래보다 증가시켰으므로, 전체적인 캐패시턴스는 감소하게 된다. 이에따라, RC 시정수가 감소되어, 잔류 DC 성분을 쉽게 방전 시킬 수 있게 된다.
그리고나서, OLB(out lead bonding) 작업시 패드부가 외부 단자와 콘택이 될 수 있도록 제 7 마스크 공정을 통하여, 데이터 패드부(20a)의 소정 부분이 오픈될 수 있도록 패시베이션막(21)을 소정 부분 제거한다.(도 8 참조)
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 7개의 마스크를 이용하여 액정 표시 장치를 제조함으로써, 종래의 8개의 마스크 공정 보다는 1개의 마스크를 줄일 수 있고, 화소 전극 상부에 패시베이션막이 비교적 두꺼운 두께로 증착되므로, 6개 및 8개의 마스크 패턴을 사용할때보다 RC 시정수를 감소시키게 된다. 따라서, 잔류 DC를 용이하게 방전시킬 수 있어, 화면의 잔상 문제를 해결할 수 있다. 이에따라, 제조 비용이 감소되고, 제조 수율을 증가시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (10)

  1. 카운터 전극과 화소 전극 사이에 프린지 필드를 형성시키어 동작하는 고개구율 및 고투과율 액정 표시 장치의 제조방법에 있어서,
    투명 하부기판상에 투명 전도막을 증착하고, 소정 부분 패터닝하여 카운터 전극을 형성하는 단계;
    상기 카운터 전극이 형성된 하부기판 상부에 제 1 게이트 절연막을 형성하는 단계;
    상기 제 1 게이트 상부에 금속막을 증착하고, 상기 금속막의 소정 부분을 패터닝하여, 게이트 버스 라인과 기판 외곽에 게이트 패드부를 형성하는 단계;
    상기 게이트패드부를 포함한 전체 구조의 상면에 제 2 게이트 절연막과 비정질 실리콘층 및 도핑된 반도체층을 순차적으로 적층한다음, 도핑된 반도체층과 비정질 실리콘층 및 제 2 게이트 절연막의 소정 두께분을 소정 부분 식각하여, 박막 트랜지스터 영역을 한정하는 단계;
    상기 전체 구조의 상면에 투명 전도막을 증착한다음, 상기 카운터 전극과 오버랩되도록 상기 투명전도막의 소정 부분을 패터닝하여 화소전극을 형성하는 단계;
    상기 게이트 패드부가 오픈되도록 상기 제 2 게이트 절연막의 소정부분을 식각하는 단계;
    상기 화소 전극이 형성된 기판상에 데이터 버스 라인용 금속막을 증착한다음, 상기 금속막의 소정부분을 식각하여 상기 박막 트랜지스터 영역에 소오스, 드레인 전극을 형성하고, 상기 게이트버스라인과 교차되도록 데이터 버스 라인을 형성함과 동시에 상기 게이트 패드부와 콘택되도록 데이터 패드부를 형성하는 단계;
    상기 기판 상부에 패시베이션막을 형성하는 단계; 및
    상기 데이터 패드부가 노출되도록 패시베이션막을 식각하는 단계를 포함하며,
    상기 패시베이션막은 그 두께에 대한 유전상수의 비가 게이트 절연막의 두께에 대한 유전상수의 비보다 크도록 형성되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 카운터 전극과 화소 전극은 ITO(indium tin oxide) 물질로 형성되고, 상기 카운터 전극과 화소 전극은 ITO 물질을 HCl, HNO3,H2O 로 이루어진 케미컬로 습식식각하여 형성되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제 1 게이트 절연막은 실리콘 산화막으로 형성되고, 제 2 게이트 절연막은 실리콘 질산화막과 실리콘 질화막으로 형성되며, 상기 박막 트랜지스터 영역을 한정할 때, 제 2 게이트 절연막의 실리콘 질화막만 패터닝되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법.
  4. 제 1 항에 있어서, 상기 게이트 버스 라인 및 공통 전극선용 금속막은 MoW, Al-Nd, 또는 Mo/Al의 적층막중 어느 하나로 형성되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법.
  5. 제 4 항에 있어서, 상기 게이트 버스 라인 및 게이트 패드부는 금속막으로 Al-Nd, 또는 Mo/Al 금속막으로 형성할 경우 H3PO4, CH3COOH,HNO3, 및 H2O로 이루어진 에천트를 이용하여 습식 식각하여 패터닝하고, MoW 금속막으로 게이트 버스 라인을 형성할 경우에는 SF6가스나 CF4및 O2가스를 이용하여 건식 식각하는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법.
  6. 제 1 항에 있어서, 상기 데이터 버스 라인용 금속막으로 Mo/Al/Mo 또는 MoW과 같은 불투명 금속막으로 형성하는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법
  7. 제 6 항에 있어서, 상기 데이터 버스 라인이 Mo/Al/Mo의 적층막으로 되는 경우에는 H3PO4, CH3COOH,HNO3, 및 H2O로 이루어진 에천트를 이용하여 습식 식각하고, MoW 금속막을 이용할 경우에는 SF6가스나 CF4및 O2가스를 이용하여 건식 식각하는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법.
  8. 제 1 항에 있어서, 상기 패시베이션막은 실리콘 질화막으로 형성되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법.
  9. 제 1 항에 있어서, 상기 데이터 패드부가 오픈되도록 패시베이션막을 식각할 때, SF6, O2등의 가스를 이용하여 건식 식각하는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법.
  10. 제 1 항에 있어서, 상기 카운터 전극은 플레이트 형태 또는 빗살 형태로 형성되는 것을 특징으로 하는 고개구율 및 고투과율 액정 표시 장치의 제조방법.
KR1019990014652A 1999-04-23 1999-04-23 고개구율 및 고투과율 액정 표시 장치의 제조방법 KR100356832B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990014652A KR100356832B1 (ko) 1999-04-23 1999-04-23 고개구율 및 고투과율 액정 표시 장치의 제조방법
JP2000120610A JP2000347220A (ja) 1999-04-23 2000-04-21 液晶表示装置の製造方法
US09/559,367 US6362032B1 (en) 1999-04-23 2000-04-24 Method for manufacturing fringe field switching mode liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014652A KR100356832B1 (ko) 1999-04-23 1999-04-23 고개구율 및 고투과율 액정 표시 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20000067121A KR20000067121A (ko) 2000-11-15
KR100356832B1 true KR100356832B1 (ko) 2002-10-18

Family

ID=19581929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014652A KR100356832B1 (ko) 1999-04-23 1999-04-23 고개구율 및 고투과율 액정 표시 장치의 제조방법

Country Status (3)

Country Link
US (1) US6362032B1 (ko)
JP (1) JP2000347220A (ko)
KR (1) KR100356832B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6598226B1 (en) * 1999-11-12 2003-07-22 Zenith Electronics Corporation Apparatus and method for providing, retrieving, and using data guide information supplied in a digital vestigial sideband signal
JP2001354968A (ja) * 2000-06-09 2001-12-25 Hitachi Ltd アクティブ・マトリクス型液晶表示装置およびその液晶組成物質
TW517286B (en) * 2000-12-19 2003-01-11 Hoya Corp Gray tone mask and method for producing the same
KR100777596B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20020085242A (ko) * 2001-05-07 2002-11-16 주식회사 현대 디스플레이 테크놀로지 프린지 필드 스위칭 액정표시장치 및 그 제조방법
JP4920140B2 (ja) 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100756251B1 (ko) * 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
TW513593B (en) * 2001-10-03 2002-12-11 Chunghwa Picture Tubes Ltd Liquid display device
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure
US6937308B2 (en) 2002-07-26 2005-08-30 Eastman Kodak Company In-plane switching liquid crystal display with compensation film
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107265B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
TWI764143B (zh) 2006-05-16 2022-05-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
KR100805124B1 (ko) 2007-03-05 2008-02-21 삼성에스디아이 주식회사 표시 장치의 제조 방법 및 표시 장치
CN101373299B (zh) * 2007-08-21 2010-11-10 北京京东方光电科技有限公司 Ffs薄膜晶体管液晶显示器像素结构及其制造方法
JP5154273B2 (ja) * 2008-03-19 2013-02-27 株式会社ジャパンディスプレイウェスト 液晶表示装置及びその製造方法
JP5137632B2 (ja) * 2008-03-13 2013-02-06 株式会社ジャパンディスプレイウェスト 液晶表示装置
US8059241B2 (en) * 2008-03-13 2011-11-15 Sony Corporation Liquid crystal display and method of manufacturing the same
TWI371619B (en) * 2008-08-13 2012-09-01 Wintek Corp Fringe field switch lcd
JP2010243894A (ja) * 2009-04-08 2010-10-28 Hitachi Displays Ltd 液晶表示装置
JP5404281B2 (ja) * 2009-09-28 2014-01-29 株式会社ジャパンディスプレイ 液晶表示パネル
CN102629044A (zh) * 2011-06-15 2012-08-08 京东方科技集团股份有限公司 一种液晶显示器及其制作方法
CN102738243B (zh) * 2012-06-06 2016-07-06 北京京东方光电科技有限公司 晶体管、阵列基板及其制造方法、液晶面板和显示装置
CN102854672A (zh) * 2012-08-21 2013-01-02 深圳市华星光电技术有限公司 一种液晶面板及液晶显示器
TWI502261B (zh) 2013-12-12 2015-10-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及顯示面板
JP5913419B2 (ja) * 2014-04-11 2016-04-27 株式会社半導体エネルギー研究所 液晶表示装置
JP2016006551A (ja) * 2015-10-12 2016-01-14 株式会社半導体エネルギー研究所 液晶表示装置
JP6126718B2 (ja) * 2016-03-22 2017-05-10 株式会社半導体エネルギー研究所 液晶表示装置
JP2017016143A (ja) * 2016-09-20 2017-01-19 株式会社半導体エネルギー研究所 液晶表示装置
CN107561793B (zh) * 2017-09-26 2020-11-06 武汉华星光电技术有限公司 一种阵列基板及液晶显示面板
JP2018124558A (ja) * 2018-02-27 2018-08-09 株式会社半導体エネルギー研究所 液晶表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148616A (ja) * 1992-11-04 1994-05-27 Sharp Corp 液晶表示パネル
JPH06308531A (ja) * 1993-04-23 1994-11-04 Seiko Epson Corp 液晶表示装置
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051800A (en) * 1988-04-30 1991-09-24 Hajime Shoji Thin film semiconductor device and liquid crystal display apparatus using thereof
JP2616160B2 (ja) * 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
JPH05283427A (ja) 1991-02-18 1993-10-29 Hitachi Ltd 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
KR100244730B1 (ko) * 1996-10-02 2000-02-15 구본준, 론 위라하디락사 액정표시소자 제조방법
US5879959A (en) * 1997-01-17 1999-03-09 Industrial Technology Research Institute Thin-film transistor structure for liquid crystal display
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6204081B1 (en) * 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148616A (ja) * 1992-11-04 1994-05-27 Sharp Corp 液晶表示パネル
JPH06308531A (ja) * 1993-04-23 1994-11-04 Seiko Epson Corp 液晶表示装置
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
US6362032B1 (en) 2002-03-26
KR20000067121A (ko) 2000-11-15
JP2000347220A (ja) 2000-12-15

Similar Documents

Publication Publication Date Title
KR100356832B1 (ko) 고개구율 및 고투과율 액정 표시 장치의 제조방법
KR100299381B1 (ko) 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
US7935579B2 (en) Thin film transistor array substrate and method for fabricating the same
US7205570B2 (en) Thin film transistor array panel
TWI393970B (zh) 薄膜電晶體陣列面板及其製造方法
US6338989B1 (en) Array substrate for use in liquid crystal display device and method of manufacturing the same
JP2002090781A (ja) フリンジフィールド駆動モード液晶表示装置の製造方法
EP1646076B1 (en) Manufacturing method of a thin film transistor array panel
US5990998A (en) Active matrix liquid crystal display and related method
KR100322970B1 (ko) 프린지 필드 구동 액정표시 장치의 제조방법
US20020105030A1 (en) Thin film transistor array substrate for liquid crystal display and method for fabricating same
KR20000027776A (ko) 액정 표시 장치의 제조방법
JPH0219840A (ja) アクティブマトリクスパネル及びその製造方法
KR100322968B1 (ko) 프린지 필드 구동 액정 표시 장치의 제조방법
US20050041187A1 (en) Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
KR100261974B1 (ko) 액정표시 장치의 기판의 구조 및 그 제조방법
KR100341124B1 (ko) 고개구율 및 고투과율 액정 표시 장치의 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100696263B1 (ko) 액정표시장치 및 그의 제조방법
KR100569272B1 (ko) 프린지 필드 구동 액정표시장치의 제조방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH1048666A (ja) 液晶表示装置及びその製造方法
KR20030054279A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 17

EXPY Expiration of term