JP4920140B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4920140B2 JP4920140B2 JP2001150092A JP2001150092A JP4920140B2 JP 4920140 B2 JP4920140 B2 JP 4920140B2 JP 2001150092 A JP2001150092 A JP 2001150092A JP 2001150092 A JP2001150092 A JP 2001150092A JP 4920140 B2 JP4920140 B2 JP 4920140B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- crystal display
- display device
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置及びその製造方法に関するものであり、更に詳細には、配線のパターニングが容易でヒロックの発生のないアクティブマトリックス基板を容易に製造することのできる液晶表示装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の液晶表示装置に用いられるアクティブマトリックス基板は、成膜とマスクを用いたフォトリソグラフィー、エッチング工程とを繰り返して製造される。この際、生産コストを低減させるためにはマスクの数を少なくするのが好ましく、一般的に、５枚又は４枚のマスクが用いられている。５枚のマスクを用いてアクティブマトリックス基板を製造する方法としては、例えば、特開平9-171197号公報及び特開平9-197433号公報に開示されたものが知られている。また、４枚のマスクを用いてアクティブマトリックス基板を製造する方法としては、例えば、特開2000-164886号公報に開示された方法が知られている。
【０００３】
また、アルミニウム（Ａｌ）はパターニングが容易で、基板との密着性に優れ、低比抵抗かつ低応力な配線、電極材料であり、アクティブマトリックス基板の製造に広く用いられている。しかし、融点が低いために配線パターン形成後のＣＶＤプロセス、アニールプロセス等の加熱処理によるヒロックが発生し、走査線と信号線間で耐圧不良等が発生しやすい。このようなヒロック発生を抑制するため、アクティブマトリックス基板の配線、電極材料として、特にアルミニウムネオジム（Ａｌ−Ｎｄ）合金が広く用いられている。
前述したような、５枚又は４枚のマスクを用いてアクティブマトリックス基板を製造する方法において、走査線や信号線にＡｌ配線を適用する場合には、一般的に、Ａｌと透明導電膜や半導体層とを電気的に接続する際のバリアメタルとなる高融点金属をアルミニウムとの２層又は３層に積層した配線が用いられる。
【０００４】
アクティブマトリックス基板の配線にＡｌ−Ｎｄ合金を用いる技術は、例えば、特開2000-275679号公報、特開2000-47240号公報、特開2000-314897号公報に開示された技術が知られている。
特開2000-275679号公報には、ゲート電極がＡｌ−Ｎｄ合金とその上に高融点金属を積層した積層構造の液晶表示装置が示されている。これによりヒロックの抑制とパターニングプロセスの簡略化が可能となる。Ａｌ−Ｎｄ合金と高融点金属の積層膜のエッチングにはウェットエッチングが用いられている。
また、特開2000-47240号公報には、走査線と信号線の少なくとも一方に、Ｎｄ含有量が１〜４．５質量％の範囲のＡｌ−Ｎｄ合金を用い、配線端部の形状のテーパー角を４０゜〜５５゜にした液晶表示装置が示されている。これにより、下部配線の段差上での絶縁膜の被覆をよくし、上部配線と下部配線のショート等の不良を低減が可能となる。ここでは、
Ａｌ−Ｎｄ合金及びＡｌ−Ｎｄ合金と高融点金属の２層構造の積層膜のエッチングには、それぞれウェットエッチングが用いられている。高融点金属とＡｌ−Ｎｄ合金と高融点金属の３層構造の積層膜のエッチング方法については、何も述べられていない。
また、特開2000-314897号公報には、配線が下層から順に積層する高融点金属とＡｌまたはＡｌ合金の２層構造、もしくは高融点金属とＡｌまたはＡｌ合金と高融点金属の３層構造であり、ＡｌまたはＡｌ合金の側面がアルミナ層で被覆されている液晶表示装置が示されている。これによりヒロックの抑制とパターニングプロセスの簡略化が可能となる。ここでは、高融点金属は純Ｃｒ、Ｃｒ合金、純Ｍｏ、Ｍｏ合金に限定される。また、Ａｌ合金はＴｉ、Ｔａ、Ｎｄ、Ｙ、Ｌａ、Ｓｍ、Ｓｉの１種以上を０．１〜１原子％含んでいる。高融点金属とＡｌ−Ｎｄ合金の２層構造の積層膜及び高融点金属とＡｌ−Ｎｄ合金と高融点金属の３層構造の積層膜のエッチングには、それぞれウェットエッチングが用いられている。
【０００５】
【発明が解決しようとする課題】
前述した従来の特開2000-275679号公報、特開2000-47240号公報、特開2000-314897号公報のように、Ａｌ（合金）と高融点金属との積層配線のパターニングをウェットエッチングで行うとＡｌ配線が溶かされて配線形状の制御が困難である。従って、Ａｌと高融点金属との積層配線のパターニングにはドライエッチングが用いられるのが一般的である。しかし、配線材料としてヒロック抑制のために、特にＮｄ濃度を上げたＡｌ−Ｎｄ合金を用いた場合、ドライエッチングを用いると、エッチング残渣が発生するため、パターニングが困難になり、短縮プロセスを採用したアクティブマトリックス基板への適用が困難であるという問題がある。
一方、ウェットエッチングを用いると、高融点金属としてクロム（Ｃｒ）を用いた場合、下層のＡｌやＣｒにサイドエッチが入りやすく、また、高融点金属としてモリブデン（Ｍｏ）を用いた場合にも、下層のＡｌやＭｏにサイドエッチが入りやすくなり、一括エッチングを行うことは困難である。
【０００６】
更に、上記の特開平9-171197号公報、特開平9-197433号公報、特開2000-164886号公報のようなパッシベーション膜上に画素電極を形成する逆スタガ型の薄膜トランジスタアレイ基板では、信号線にＡｌ配線を用いた場合、画素電極となる透明導電膜のエッチングを王水やヨウ化水素、塩化鉄系等のエッチング液を用いて行うと、パッシベーション膜の欠陥部からエッチング液がしみ込み、Ａｌ配線を溶かしてしまい、信号線の断線が発生しやすくなる。前述した特開2000-314897号公報では、Ａｌ（合金）層の側面がアルミナ層で被覆されているため、この問題は緩和されるが、Ａｌ（合金）の酸化のためのベーマイト処理が必要となり、工程数が増える。また、エッチング液のしみ込みは上層の高融点金属膜の柱状結晶構造の結晶粒界を通しても起こるので信号線の断線が完全に抑制できない。
信号線の断線を防止するためには、通常Ａｌを侵さないシュウ酸によるエッチングが行われている。シュウ酸を用いてエッチングを行う場合は、残渣の発生を防止するため、透明導電膜（インジウム錫酸化膜：ＩＴＯ）の成膜は、非加熱でかつ水（Ｈ2Ｏ）を含有させて行う必要があるが、水を含有させると透明導電膜と下層の金属膜とのコンタクト抵抗が増大するという問題がある。
【０００７】
従って、アクティブマトリックス基板の製造に際して、配線形状の制御が容易で、信号線の断線や透明導電膜と下層の金属膜とのコンタクト抵抗の増大を抑制できる低抵抗配線及び短縮プロセスを適用したアクティブマトリックス基板の製造方法が望まれていた。
【０００８】
本発明の目的は、製造に際して配線にヒロックが発生せず、エッチング残渣が少なく、配線形状の制御が容易でかつ信号線の断線や透明導電膜と下層の金属膜とのコンタクト抵抗の増大を抑制できるアクティブマトリックス基板を用いた液晶表示装置及びその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
前記課題を解決するため、本出願の請求項１に記載の発明の液晶表示装置は、基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置において、前記走査線が下層からアルミニウム−ネオジム合金層と高融点金属層との積層構造からなり、前記信号線が下層から高融点金属層とアルミニウム−ネオジム合金層と高融点金属層との３層構造からなることを特徴としている。
【００１０】
また、本出願の請求項２に記載の発明は、請求項１に記載の液晶表示装置において、前記高融点金属がクロム、チタン、タンタル及びニオブからなる群から選択される金属、又はクロム、チタン、タンタル及びニオブからなる群から選択される金属を主体とする合金であり、前記アルミニウム−ネオジム合金中のネオジム含有量が０．０１質量％以上１質量％以下であることを特徴としている。
【００１１】
また、本出願の請求項３に記載の発明は、請求項１に記載の液晶表示装置において、前記高融点金属がモリブデン、タングステン及び窒化チタンからなる群から選択される金属、又はモリブデン、タングステン及び窒化チタンからなる群から選択される金属を主体とする合金であり、前記アルミニウム−ネオジム合金中のネオジム含有量が０．５質量％以上１質量％以下であることを特徴としている。
かかる構成とすることにより、配線にヒロックが発生せず、エッチング形状制御の容易な液晶表示装置となる。
【００１２】
また、本出願の請求項４に記載の発明の液晶表示装置の製造方法は、基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置の製造方法において、前記基板上に下層からアルミニウム−ネオジム合金層と高融点金属層とを積層し、当該積層構造をウェットエッチングでパターニングすることにより前記走査線を形成することを特徴としている。
【００１３】
また、本出願の請求項５に記載の発明の液晶表示装置の製造方法は、基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置の製造方法において、前記基板上に下層から高融点金属層とアルミニウム−ネオジム合金層と高融点金属層とを３層に積層して形成し、当該積層構造をウェットエッチングでパターニングすることにより前記信号線を形成することを特徴としている。
【００１４】
また、本出願の請求項６に記載の発明は、請求項４又は５に記載の液晶表示装置の製造方法において、前記高融点金属をモリブデンまたはモリブデンを主体とする合金で形成することを特徴としている。
【００１５】
また、本出願の請求項７に記載の発明は、請求項４〜請求項６のいずれか１項に記載の液晶表示装置の製造方法において、前記走査線または前記信号線のパターニングを燐酸と硝酸と酢酸の混酸によるウェットエッチングで行い、前記混酸の組成を質量％比で、燐酸７２：硝酸４．４〜５．４：酢酸８、または燐酸７４：硝酸４．２〜５．２：酢酸６とすることを特徴としている。
【００１６】
また、本出願の請求項８に記載の発明は、請求項４〜請求項７のいずれか１項に記載の液晶表示装置の製造方法において、前記走査線または前記信号線のパターニングを燐酸と硝酸と酢酸の混酸によるウェットエッチングで行い、前記ウェットエッチングをシャワー処理、もしくはパドル処理またはディップ処理とシャワー処理を組み合わせて行うことを特徴としている。
かかる構成とすることにより、高融点金属にモリブデンまたはモリブデンを主体とする合金を用いた場合、エッチング形状制御の容易な液晶表示装置を製造することができる。
【００１７】
また、本出願の請求項９に記載の発明の液晶表示装置の製造方法は、基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置の製造方法において、前記走査線を下層からアルミニウム−ネオジム合金層と高融点金属層とを積層して形成し、前記走査線のパターニングを少なくともドライエッチングを含んで行うことを特徴としている。
【００１８】
また、本出願の請求項１０に記載の発明の液晶表示装置の製造方法は、基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置の製造方法において、前記信号線を下層から高融点金属層とアルミニウム−ネオジム合金層と高融点金属層とを３層に積層して形成し、前記信号線のパターニングを少なくともドライエッチングを含んで行うことを特徴としている。
【００１９】
また、本出願の請求項１１に記載の発明は、請求項９又は１０に記載の液晶表示装置の製造方法において、前記高融点金属をクロムまたはクロムを主体とする合金で形成し、前記アルミニウム−ネオジム合金中のネオジム含有量を０．０１質量％以上１質量％以下に形成することを特徴としている。
【００２０】
また、本出願の請求項１２に記載の発明は、請求項９又は１１に記載の液晶表示装置の製造方法において、前記走査線のパターニングを、クロム層またはクロムを主体とする合金層をウェットエッチングで行い、アルミニウム−ネオジム合金層をドライエッチングで順次行うことを特徴としている。
【００２１】
また、本出願の請求項１３に記載の発明は、請求項１０又は１１に記載の液晶表示装置の製造方法において、前記信号線のパターニングを、上層のクロム層またはクロムを主体とする合金層をウェットエッチングで行い、アルミニウム−ネオジム合金層をウェットエッチングで行い、下層のクロム層またはクロムを主体とする合金層をドライエッチングで順次行うことを特徴としている。
【００２２】
また、本出願の請求項１４に記載の発明は、請求項１３に記載の液晶表示装置の製造方法において、前記信号線のパターニング時に信号線上に形成されるマスクとなるフォトレジストの形状を、テーパー角が３０゜以上５５゜以下となるように形成することを特徴としている。
【００２３】
また、本出願の請求項１５に記載の発明は、請求項１３又は１４に記載の液晶表示装置の製造方法において、前記ドライエッチングを塩素及び酸素ガス中で行い、下層のクロム層またはクロムを主体とする合金層のエッチングと同時に前記フォトレジストをアッシングして後退させ、上層のクロム層またはクロムを主体とする合金層も後退させることを特徴としている。
【００２４】
また、本出願の請求項１６に記載の発明は、請求項９〜請求項１１のいずれか１項に記載の液晶表示装置の製造方法において、前記走査線または前記信号線のパターニングをドライエッチングにより行うことを特徴としている。
かかる構成とすることにより、高融点金属にクロムまたはクロムを主体とする合金を用いた場合、配線にヒロックが発生せず、エッチング残渣が少なく、かつ形状制御の容易な液晶表示装置を製造することができる。
【００２５】
また、本出願の請求項１７に記載の発明は、請求項９又は１０に記載の液晶表示装置の製造方法において、前記高融点金属をモリブデンまたはモリブデンを主体とする合金で形成し、前記アルミニウム−ネオジム合金をネオジム含有量を０．５質量％以上１質量％以下に形成することを特徴としている。
【００２６】
また、本出願の請求項１８に記載の発明は、請求項１０又は１７に記載の液晶表示装置の製造方法において、前記信号線のパターニングを、上層のモリブデン層またはモリブデンを主体とする合金層をウェットエッチングで行い、アルミニウム−ネオジム合金層を途中までウェットエッチングで行い、残りのアルミニウム−ネオジム合金層と下層のモリブデン層またはモリブデンを主体とする合金層とをドライエッチングで順次行うことを特徴としている。
【００２７】
また、本出願の請求項１９に記載の発明は、請求項９、１０又は１７のいずれか１項に記載の液晶表示装置の製造方法において、前記走査線または前記信号線のパターニングをドライエッチングにより行うことを特徴としている。
かかる構成とすることにより、高融点金属にモリブデンまたはモリブデンを主体とする合金を用いた場合、配線にヒロックが発生せず、エッチング残渣が少なく、かつ形状制御の容易な液晶表示装置を製造することができる。
【００２８】
また、本出願の請求項２０に記載の発明は、請求項９又は１０に記載の液晶表示装置の製造方法において、前記高融点金属をチタン、タンタル、ニオブの何れかまたはチタン、タンタル、ニオブの何れかを主体とする合金で形成し、前記アルミニウム−ネオジム合金中のネオジム含有量を０．０１質量％以上１質量％以下に形成することを特徴としている。
【００２９】
また、本出願の請求項２１に記載の発明は、請求項９又は１０に記載の液晶表示装置の製造方法において、前記高融点金属をタングステン、窒化チタンの何れか、またはタングステン、窒化チタンの何れかを主体とする合金で形成し、前記アルミニウム−ネオジム合金中のネオジム含有量を０．５質量％以上１質量％以下に形成することを特徴としている。
【００３０】
また、本出願の請求項２２に記載の発明は、請求項９、１０、２０又は２１のいずれか１項に記載の液晶表示装置の製造方法において、前記走査線または前記信号線のパターニングをドライエッチングにより行うことを特徴としている。
かかる構成とすることにより、高融点金属にチタン、タンタル、、ニオブ、タングステン、窒化チタンの何れか、またはチタン、タンタル、ニオブ、タングステン、窒化チタンの何れかを主体とする合金を用いた場合、配線にヒロックが発生せず、エッチング残渣が少なく、かつ形状制御の容易な液晶表示装置を製造することができる。
【００３１】
また、本出願の請求項２３に記載の発明は、請求項４〜請求項２２のいずれか１項に記載の液晶表示装置の製造方法において、前記画素電極を透明導電膜で形成し、前記透明導電膜のパターニングをシュウ酸によるウェットエッチングで行うことを特徴としている。
【００３２】
また、本出願の請求項２４に記載の発明は、請求項２３に記載の液晶表示装置の製造方法において、前記透明導電膜をインジウム錫酸化膜で形成し、前記インジウム錫酸化膜の成膜を非加熱かつ水を含有させた不活性ガス中で行い、その際の水の分圧を２×１０-3ｐａ以上５×１０-2ｐａ以下とすることを特徴としている。
【００３３】
また、本出願の請求項２５に記載の発明は、請求項２３に記載の液晶表示装置の製造方法において、前記透明導電膜をインジウム亜鉛酸化膜で形成することを特徴としている。
かかる構成とすることにより、信号線の断線が低減でき、透明導電膜の残渣がなく、かつ透明導電膜と下層の金属膜とのコンタクト抵抗の増大を防止し得る液晶表示装置を製造することができる。
【００３４】
また、本出願の請求項２６に記載の発明は、請求項４〜請求項２５のいずれか１項に記載の液晶表示装置の製造方法において、前記薄膜トランジスタのソース、ドレイン電極を形成する際の不純物半導体層のパターニングをフッ素系ガスもしくはフッ素系ガスと塩酸を除く塩素系ガスによるドライエッチングにより行うことを特徴としている。
【００３５】
また、本出願の請求項２７に記載の発明は、請求項４〜請求項２５のいずれか１項に記載の液晶表示装置の製造方法において、前記薄膜トランジスタのソース、ドレイン電極を形成する際の不純物半導体層のパターニング及び前記薄膜トランジスタの半導体層のパターニングを、フッ素系ガスもしくはフッ素系ガスと塩酸を除く塩素系ガスによるドライエッチングにより行うことを特徴としている。
かかる構成とすることにより、信号線の腐食を防止し得る液晶表示装置を製造することができる。
【００３６】
以上のように、本発明は、Ａｌ−Ｎｄ合金と高融点金属との積層配線を用いた逆スタガ型薄膜トランジスタアレイ基板を有する液晶表示装置及びその製造方法において、高融点金属の種類に応じてＮｄ濃度を調整することにより、ヒロックとエッチング残渣の発生を共に抑制しつつ、同時に配線形状の制御を容易に行うことが可能となる。
【００３７】
【発明の実施の形態】
以下、本発明の液晶表示装置について図面を参照して説明する。
図１は本発明の液晶表示装置に使用する薄膜トランジスタアレイ基板（ＴＦＴ基板）の構成を示す概念図である。図１に示すように、ＴＦＴ基板１０には、透明絶縁性基板上に複数の走査線１１と複数の信号線１２とがほぼ直交して配設され、その交点近傍にこれらに接続されてスイッチング素子である薄膜トランジスタ（ＴＦＴ）１３が設けられ、これらがマトリクス状に配置されている。また、走査線１１の端部にはアドレス信号を入力する走査線端子１４が、信号線１２の端部にはデータ信号を入力する信号線端子１５がそれぞれ設けられている。
【００３８】
次に、本発明の液晶表示装置の第１の実施形態の構成について説明する。
図２は、本発明の第１の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図であり、図３は図２のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図であり、本発明の液晶表示装置において用いられるＴＦＴ基板の製造工程を図示したものである。なお、第１の実施形態は５枚のマスクを用いて製造される逆スタガチャネルエッチ型ＴＦＴ基板を有する液晶表示装置の例である。
図２及び図３（ｅ）に示したＴＦＴ基板は、透明絶縁性基板３１上にゲート電極２１と、ゲート電極２１に接続する走査線１１と、前段の走査線を共有する蓄積容量電極２５と、遮光層２６と、走査線端子１４の下層金属膜３２とが形成されており、ゲート電極２１上にはゲート絶縁膜３３が設けられ、ゲート絶縁膜３３上にゲート電極２１と対向して半導体層２２が設けられ、半導体層２２上にソース電極２３及びドレイン電極２４が分離されて形成されている。また、ソース電極２３と、ドレイン電極２４と、ゲート絶縁膜３３上に設けられたドレイン電極２４に接続する信号線１２と、信号線端子１５の下層金属膜３４との上にはパッシベーション膜３５が設けられており、パッシベーション膜３５の一部に画素部コンタクトホール３６と端子部コンタクトホール３７が設けられている。このコンタクトホール３６、３７を介して、ソース電極２３に接続する画素電極２７と端子部の下層金属膜３２、３４に接続する接続電極３８が設けられている。ここで、蓄積容量電極２５と画素電極２７との間で保持容量が形成されている。
【００３９】
また、図３（ｅ）に示すように、本発明の液晶表示装置に用いられるＴＦＴ基板においては、ゲート電極２１、走査線１１（図示せず）が下層からＡｌ−Ｎｄ合金層２１１と高融点金属層２１２との積層構造からなっている。また、ソース電極２３及びドレイン電極２４、信号線１２は、下層から高融点金属層２３１とＡｌ−Ｎｄ合金層２３２と高融点金属層２３３との積層構造からなっている。
【００４０】
本発明の液晶表示装置に用いられるＴＦＴ基板に用いられる高融点金属は、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、タングステン（Ｗ）及びそれらを含む合金からなる群から選択される。高融点金属がチタンである場合は、高融点金属層は窒化チタン（ＴｉＮ）から構成されてもよい。
【００４１】
本発明の液晶表示装置に用いられるＴＦＴ基板におけるＡｌ−Ｎｄ合金中のＮｄ含有量はヒロック防止とエッチング性の観点から最適値に調整する必要があり、高融点金属の種類に依存するものである。即ち、高融点金属としてＣｒ、Ｔｉ、Ｔａ、Ｎｂの何れか又はこれらの何れかを主体とする合金を用いた場合は、Ａｌ−Ｎｄ合金中のネオジム含有量は０．０１〜１質量％であることが望ましい。また、高融点金属としてＭｏ、Ｗ、ＴｉＮの何れか又はこれらの何れかを主体とする合金を用いた場合は、Ａｌ−Ｎｄ合金中のネオジム含有量は０．５〜１質量％であることが望ましい。
前述したＴＦＴ基板は、容易にパターニングすることができるものであり、得られたＴＦＴ基板はヒロックの発生のないものである。
【００４２】
次に、本発明の液晶表示装置の第２の実施形態の構成について説明する。
図４は、本発明の第２の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図であり、図５は図４のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図であり、本発明の液晶表示装置において用いられるＴＦＴ基板の製造工程を図示したものである。なお、第２の実施形態は４枚のマスクを用いて製造される逆スタガチャネルエッチ型ＴＦＴ基板を有する液晶表示装置の例である。
【００４３】
図４及び図５（ｄ）に示したＴＦＴ基板は、透明絶縁性基板３１上にゲート電極２１と、ゲート電極２１に接続する走査線１１と、前段の走査線を共有する蓄積容量電極２５と、遮光層２６と、走査線端子１４の下層金属膜３２とが形成されており、ゲート電極２１上にはゲート絶縁膜３３が設けられており、ゲート絶縁膜３３上にゲート電極２１と対向して半導体層２２が設けられ、半導体層２２上にソース電極２３及びドレイン電極２４が分離されて形成されている。第１の実施形態と異なるのは、ソース電極２３及びドレイン電極２４が半導体層２２上に形成され、それぞれの端面が一致していることである。また、ソース電極２３と、ドレイン電極２４と、ゲート絶縁膜３３上に設けられたドレイン電極２４に接続する信号線１２と、信号線端子部の金属膜３４の上にはパッシベーション膜３５が設けられており、パッシベーション膜３５の一部に画素部コンタクトホール３６と端子部コンタクトホール３７が設けられている。このコンタクトホール３６、３７を介して、ソース電極２３に接続する画素電極２７と端子部の下層金属膜３２、３４に接続する接続電極３８が設けられている。ここで、蓄積容量電極２５と画素電極２７との間で保持容量が形成されている。
【００４４】
また、図５（ｄ）に示すように、本発明の液晶表示装置に用いられるＴＦＴ基板においては、ゲート電極２１、走査線１１（図示せず）が下層からＡｌ−Ｎｄ合金層２１１と高融点金属層２１２との積層構造からなっている。また、ソース電極２３及びドレイン電極２４、信号線１２は、下層から高融点金属層２３１とＡｌ−Ｎｄ合金層２３２と高融点金属層２３３との積層構造からなっている。第２の実施形態の構成について、他の点は第１の実施形態において説明したのと同様である。
【００４５】
次に、本発明の液晶表示装置の第３の実施形態の構成について説明する。
図７は、本発明の第３の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図であり、図８は図７のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図であり、本発明の液晶表示装置において用いられるＴＦＴ基板の製造工程を図示したものである。なお、第２の実施形態は５枚のマスクを用いて製造される逆スタガチャネル保護型ＴＦＴ基板を有する液晶表示装置の例である。
【００４６】
図７及び図８（ｅ）に示したＴＦＴ基板は、透明絶縁性基板３１上にゲート電極２１と、ゲート電極２１に接続する走査線１１と、前段の走査線を共有する蓄積容量電極２５と、遮光層２６と、走査線端子１４の下層金属膜３２とが形成されており、ゲート電極２１上にはゲート絶縁膜３３が設けられており、ゲート絶縁膜３３上にゲート電極２１と対向して半導体層２２とチャネル保護膜７１が設けられ、この上にソース電極２３及びドレイン電極２４が分離されて形成されている。チャネル保護膜が形成されていることが第２の実施形態と異なる。また、ソース電極２３と、ドレイン電極２４と、ゲート絶縁膜３３上に設けられたドレイン電極２４に接続する信号線１２と、信号線端子１５部の下層金属膜３４の上にはパッシベーション膜３５が設けられており、パッシベーション膜３５の一部に画素部コンタクトホール３６と端子部コンタクトホール３７が設けられている。このコンタクトホール３６、３７を介して、ソース電極２３に接続する画素電極２７と端子部の下層金属膜３２、３４に接続する接続電極３８が設けられている。ここで、蓄積容量電極２５と画素電極２７との間で保持容量が形成されている。
【００４７】
また、図８（ｅ）に示すように、本発明の液晶表示装置に用いられるＴＦＴ基板においては、ゲート電極２１、走査線１１（図示せず）が下層からＡｌ−Ｎｄ合金層２１１と高融点金属層２１２との積層構造からなっている。また、ソース電極２３及びドレイン電極２４、信号線１２は、下層から高融点金属層２３１とＡｌ−Ｎｄ合金層２３２と高融点金属層２３３との積層構造からなっている。第３の実施形態の構成について、他の点は第１の実施形態において説明したのと同様である。
【００４８】
次に、本発明の液晶表示装置の製造方法について、図面を参照して詳細に説明する。
まず、本発明の第１の実施形態の液晶表示装置に用いられるＴＦＴ基板の製造方法は、（１）透明絶縁性基板上にゲート電極及び走査線を形成する工程、（２）ゲート絶縁膜、半導体層を形成する工程、（３）ソース、ドレイン電極及び信号線を形成する工程、（４）パッシベーション膜、コンタクトホールを形成する工程、（５）画素電極を形成する工程を有し、前記ゲート電極及び走査線をＡｌ−Ｎｄ合金層と高融点金属層との積層構造に形成し、前記ソース、ドレイン電極及び信号線を高融点金属層とＡｌ−Ｎｄ合金層と高融点金属層との３層構造に形成することを特徴とする。
【００４９】
本発明の液晶表示装置において用いられるＴＦＴ基板の製造方法の第１の実施例は、図３に示すように、まず、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板３１上に、スパッタにより厚さ約２００ｎｍのＡｌ−Ｎｄ合金層２１１と厚さ約１００ｎｍの高融点金属層２１２を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１、走査線（図示せず）、蓄積容量電極（図示せず）、遮光層（図示せず）、走査線端子部の下層金属膜３２を形成する（図３（ａ））。ここで、高融点金属は、Ｃｒ、Ｔｉ、Ｔａ、Ｎｂの何れか及びこれらの何れかの合金からなる群と、Ｍｏ、Ｗ、ＴｉＮの何れか及びこれらの何れかの合金からなる群から選択される。前者の群から選択する場合は、Ａｌ−Ｎｄ合金のＮｄ含有量は０．０１〜１質量％に調整し、後者の群から選択する場合は、Ａｌ−Ｎｄ合金のＮｄ含有量は０．５〜１質量％に調整する。エッチングの方法については後述する。
【００５０】
次に、プラズマＣＶＤにより厚さ約４００ｎｍのシリコン窒化膜からなるゲート絶縁膜３３と厚さ約２００ｎｍのアモルファスシリコン（ａ−Ｓｉ）層２２１と厚さ約３０ｎｍのリンをドープしたＮ型アモルファスシリコン（ｎ+ａ−Ｓｉ）層２２２とを順次成膜し、フォトリソグラフィーとエッチングにより、半導体層２２を形成する（図３（ｂ））。
【００５１】
次に、スパッタにより厚さ約５０ｎｍの高融点金属層２３１と厚さ２００ｎｍのＡｌ−Ｎｄ合金層２３２と厚さ約１００ｎｍの高融点金属層２３３を順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極２３、ドレイン電極２４、信号線１２、信号線端子部の下層金属膜３４を形成する（図３（ｃ））。ここで、高融点金属とＡｌ−Ｎｄ合金のＮｄ含有量については、前述した通りである。次に、ソース電極２３とドレイン電極２４との間のｎ+ａ−Ｓｉ層２２２をエッチングして除去する。このエッチングは、ソース、ドレイン電極形成時のフォトレジストをマスクにして行ってもよいし、フォトレジストを剥離した後、ソース、ドレイン電極をマスクにして行ってもよい。エッチングの方法は、例えば、６フッ化硫黄（ＳＦ6）と塩素（Ｃｌ2）と水素（Ｈ2）との混合ガスによるエッチングや３フッ化メタン（ＣＨＦ3）と酸素（Ｏ2）とヘリウム（Ｈｅ）の混合ガスとＳＦ6とＨｅの混合ガスによる２ステップエッチング等、フッ素系ガス又はフッ素系ガスと塩酸（ＨＣｌ）を除く塩素系ガスにより行われる。エッチングはプラズマエッチ（ＰＥモード）でもリアクタィブイオンエッチ（ＲＩＥモード）でもどちらで行ってもよい。ＨＣｌを用いないことにより、Ａｌ−Ｎｄ合金のコロージョンを防止することができることがわかった。
走査線と信号線のエッチング方法については後述する。
【００５２】
次に、プラズマＣＶＤにより厚さ約２００ｎｍのシリコン窒化膜からなるパッシベーション膜３５を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール３６及び端子部コンタクトホール３７を開口する（図３（ｄ））。
【００５３】
次に、スパッタにより厚さ約５０ｎｍのＩＴＯまたはインジウム亜鉛酸化膜（ＩＺＯ）からなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極２７及び端子部の接続電極３８を形成する（図３（ｅ））。透明導電膜のエッチングはシュウ酸を用いて行う。これにより、パッシベーション膜の欠陥部や下地段差部での被覆不良部からエッチング液がしみ込んで、ソース、ドレイン電極や信号線のＡｌ−Ｎｄ合金層を侵すことがなく、断線不良を低減できる。また、透明導電膜がＩＴＯである場合、成膜は次のように行う。一端真空に引いたスパッタ装置の成膜チャンバーにアルゴン（Ａｒ）と酸素と同時に、水をその分圧が２×１０-3ｐａ〜５×１０-2ｐａになるように導入し、ＤＣマグネトロンスパッタによりＩＴＯを成膜する。このとき基板加熱は行わず、常温で成膜する。これにより、シュウ酸でのエッチングが可能になり、かつ透明導電膜と下層金属膜とのコンタクト抵抗の増大を抑制することができる。この点については後述する。
最後に、約２７０℃の温度でアニールし、ＴＦＴ基板を完成する。
【００５４】
以下、走査線と信号線のエッチング方法について詳細に説明する。
先ず、高融点金属としてＣｒ又はＣｒを主体とする合金を用いた場合について説明する。図９及び図１０は、高融点金属としてＣｒ又はＣｒを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、図９は走査線を、図１０は信号線を形成する工程を示す図である。
【００５５】
まず、走査線の形成方法について図９を参照して説明する。透明絶縁性基板３１上に積層されたＡｌ−Ｎｄ合金層９１（Ｎｄ含有量０．０１％〜１質量％）及び高融点金属層（Ｃｒ層）９２上に、フォトレジスト９３を塗布し、露光、現像を行い、フォトレジスト９３を所定のパターンにパターニングし（図９（ａ））、このフォトレジスト９３をマスクとしてＣｒ層９２をウェットエッチングする（図９（ｂ））。エッチング液には、例えば、硝酸セリウム第２アンモニウムと硝酸の混酸を用い、常温で行う。ウェットエッチングの方法としては特に制限はなく、シャワー処理あるいはディップ処理により実施することができる。次いで、Ａｌ−Ｎｄ合金層９１をドライエッチングする（図９（ｃ））。エッチングガスとしては、塩素（Ｃｌ2）と３塩化ホウ素（ＢＣｌ3）を用い、例えば、圧力１．３ｐａ、Ｃｌ2流量６０ｓｃｃｍ、ＢＣｌ3流量２０ｓｃｃｍ、電極間距離１５０ｍｍの条件で、ＲＩＥを行う。最後に、フォトレジスト９３を剥離除去し、走査線９４（１１）を形成した（図９（ｄ））。
【００５６】
次に、信号線の形成方法について図１０を参照して説明する。ゲート絶縁膜３３上に積層された高融点金属層（Ｃｒ層）１０１、Ａｌ−Ｎｄ合金層１０２及び高融点金属層（Ｃｒ層）１０３上に、フォトレジスト１０４を塗布し、露光、現像を行い、フォトレジスト１０４を所定のパターンにパターニングし（図１０（ａ））、このフォトレジスト１０４をマスクとしてＣｒ層１０３をウェットエッチングする（図１０（ｂ））。ここで、フォトレジスト１０４の形状は、膜厚や現像後のベーク時間を調整し、テーパー角を３０゜〜５５゜にする（後述する）。ウェットエッチングの方法は前述と同じである。次いで、Ａｌ−Ｎｄ合金層１０２をウェットエッチングする（図１０（ｃ））。エッチング液には、例えば、燐酸、硝酸、酢酸の混酸を用い、４０℃〜５０℃の温度で行う。ウェットエッチングの方法としては特に制限はなく、シャワー処理あるいはディップ処理により実施することができる。次いで、Ｃｒ層１０１をドライエッチングする（図１０（ｄ））。エッチングガスとしては、Ｃｌ2とＯ2を用い、Ｏ2によりフォトレジストをアッシングして後退させながらＣｒ層１０３のひさし部及びＣｒ層１０１を同時にエッチングした。エッチングのモードはＰＥ、ＲＩＥのどちらであってもよい。フォトレジストのテーパー角を前述のように制御したことにより、Ｏ2によるフォトレジストの後退が容易に行われる。最後に、フォトレジスト１０４を剥離除去し、信号線１０５（１２）を形成した（図１０（ｅ））。
【００５７】
次に、高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合について説明する。図１１及び図１２は、高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、図１１は走査線を、図１２は信号線を形成する工程を示す図である。
【００５８】
まず、走査線の形成方法について図１１を参照して説明する。透明絶縁性基板３１上に積層されたＡｌ−Ｎｄ合金層９１及び高融点金属層（Ｍｏ層）９２上に、フォトレジスト９３を塗布し、露光、現像を行い、フォトレジスト９３を所定のパターンにパターニングし（図１１（ａ））、このフォトレジスト９３をマスクとしてＭｏ層９２及びＡｌ−Ｎｄ合金層９１をウェットエッチングする（図１１（ｂ））。エッチング液には、燐酸、硝酸、酢酸の混酸を用い、４０℃〜５０℃の温度で行う。燐酸、硝酸、酢酸の組成は、ＭｏのエッチングレートがＡｌ−Ｎｄ合金のエッチングレートより速くなるように調整する。例えば、質量％比で、それぞれ７２：４．４〜５．４：８又は７４：４．２〜５．２：６の組成が望ましい。ウェットエッチングの方法としては、シャワー処理、ディップ処理のどちらでも可能だが、シャワー処理もしくはパドル処理又はディップ処理とシャワー処理との組合せで行うことが望ましい。最後に、フォトレジスト９３を剥離除去し、走査線９４（１１）を形成した（図１１（ｃ））。
【００５９】
次に、信号線の形成方法について図１２を参照して説明する。ゲート絶縁膜３３上に積層された高融点金属層（Ｍｏ層）１０１、Ａｌ−Ｎｄ合金層１０２及び高融点金属層（Ｍｏ層）１０３上に、フォトレジスト１０４を塗布し、露光、現像を行い、フォトレジスト１０４を所定のパターンにパターニングし（図１２（ａ））、このフォトレジスト１０４をマスクとしてＭｏ層１０３、Ａｌ−Ｎｄ合金層１０２及びＭｏ層１０１をウェットエッチングする（図１２（ｂ））。エッチング液には、燐酸、硝酸、酢酸の混酸を用い、４０℃〜５０℃の温度で行う。燐酸、硝酸、酢酸の組成は、質量％比で、それぞれ７２：４．４〜５．４：８又は７４：４．２〜５．２：６の組成のものを用いる必要がある。また、ウェットエッチングの方法としては、シャワー処理もしくはパドル処理又はディップ処理とシャワー処理との組合せで行うことが望ましい。走査線のような積層膜のエッチングはプロセスマージンが広いが、信号線のような３層の積層膜のエッチングは下層のＭｏ層１０１がサイドエッチングされやすく、Ｍｏ層１０１、１０３、Ａｌ−Ｎｄ合金層１０２の膜厚に応じて、エッチング条件を最適化する必要がある。最後に、フォトレジスト１０４を剥離除去し、信号線１０５（１２）を形成した（図１２（ｃ））。
【００６０】
次に、高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合の他のエッチング態様について説明する。この態様は、信号線の形成方法に関するものである。図１３は、高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、信号線を形成する工程を示す図である。
【００６１】
ゲート絶縁膜３３上に積層された高融点金属層（Ｍｏ層）１０１、Ａｌ−Ｎｄ合金層１０２（Ｎｄ含有量０．５〜１質量％）及び高融点金属層（Ｍｏ層）１０３上に、フォトレジスト１０４を塗布し、露光、現像を行い、フォトレジスト１０４を所定のパターンにパターニングし（図１３（ａ））、このフォトレジスト１０４をマスクとしてＭｏ層１０３及びＡｌ−Ｎｄ合金層１０２の途中までをウェットエッチングする。（図１３（ｂ））。エッチング液には、燐酸、硝酸、酢酸の混酸を用い、４０℃〜５０℃の温度で行う。燐酸、硝酸、酢酸の組成は、ＭｏのエッチングレートがＡｌ−Ｎｄ合金のエッチングレートより速くなるように調整する。例えば、質量％比で、それぞれ７２：４．４〜５．４：８又は７４：４．２〜５．２：６の組成が望ましい。ウェットエッチングの方法としては、シャワー処理、ディップ処理のどちらでも可能だが、シャワー処理もしくはパドル処理又はディップ処理とシャワー処理との組合せで行うことが望ましい。次いで、残っているＡｌ−Ｎｄ合金層１０２及びＭｏ層１０１をドライエッチングする（図１３（ｃ））。Ａｌ−Ｎｄ合金層１０２のエッチングガスとしては、Ｃｌ2とＢＣｌ3を用い、前述した条件で、また、Ｍｏ層１０１のエッチングガスとしては、Ｃｌ2とＯ2を用い、２ステップでＲＩＥを行う。最後に、フォトレジスト１０４を剥離除去し、信号線１０５（１２）を形成した（図１３（ｄ））。
【００６２】
次に、高融点金属としてＴｉ、ＴｉＮ、Ｔａ、Ｎｂ、Ｗの何れか又はこれらの何れかを主体とする合金を用いた場合について説明する。図１４及び図１５は、高融点金属としてＴｉ、ＴｉＮ、Ｔａ、Ｎｂ、Ｗの何れか又はこれらの何れかを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、図１４は走査線を、図１５は信号線を形成する工程を示す図である。
【００６３】
まず、走査線の形成方法について図１４を参照して説明する。透明絶縁性基板３１上に積層されたＡｌ−Ｎｄ合金層９１及び高融点金属層（Ｔｉ層又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）９２上に、フォトレジスト９３を塗布し、露光、現像を行い、フォトレジスト９３を所定のパターンにパターニングし（図１４（ａ））、このフォトレジスト９３をマスクとしてＴｉ層（又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）９２及びＡｌ−Ｎｄ合金層９１をドライエッチングする（図１４（ｂ））。ここで、Ａｌ−Ｎｄ合金のＮｄ含有量は、高融点金属がＴｉ、Ｔａ、Ｎｂの場合、０．０１％〜１質量％であり、ＴｉＮ、Ｗの場合、０．５〜１質量％である。また、高融点金属がＴｉ（合金）、ＴｉＮ（合金）の場合、エッチングガスとしては、Ｃｌ2とＢＣｌ3を用い、例えば、前述した条件で、１ステップでＲＩＥを行う。また、高融点金属がＴａ（合金）、Ｎｂ（合金）、Ｗ（合金）の場合、高融点金属層９２のエッチングガスとしては、Ｃｌ2とＯ2又は４フッ化炭素（ＣＦ4）とＯ2を用い、また、Ａｌ−Ｎｄ合金層９１のエッチングガスとしては、Ｃｌ2とＢＣｌ3を用い、例えば、前述した条件で、２ステップでＲＩＥを行う。なお、高融点金属がＣｒ（合金）又はＭｏ（合金）の場合は、前述したウェットエッチングを含むエッチング方法以外に、ここで示したようなドライエッチングも可能である。この場合、Ｃｒ（合金）、Ｍｏ（合金）のエッチングガスはＣｌ2とＯ2を用い、ＲＩＥを行えばよい。最後に、フォトレジスト９３を剥離除去し、走査線９４（１１）を形成した（図１４（ｃ））。
【００６４】
次に、信号線の形成方法について図１５を参照して説明する。ゲート絶縁膜３３上に積層された高融点金属層（Ｔｉ層又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）１０１、Ａｌ−Ｎｄ合金層１０２及び高融点金属層（Ｔｉ層又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）１０３上に、フォトレジスト１０４を塗布し、露光、現像を行い、フォトレジスト１０４を所定のパターンにパターニングし（図１５（ａ））、このフォトレジスト１０４をマスクとしてＴｉ層（又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）１０３、Ａｌ−Ｎｄ合金層１０２及びＴｉ層（又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）１０１をドライエッチングする（図１５（ｂ））。ここで、Ａｌ−Ｎｄ合金のＮｄ含有量は、高融点金属がＴｉ、Ｔａ、Ｎｂの場合、０．０１％〜１質量％であり、ＴｉＮ、Ｗの場合、０．５〜１質量％である。また、高融点金属がＴｉ（合金）、ＴｉＮ（合金）の場合、エッチングガスとしては、Ｃｌ2とＢＣｌ3を用い、例えば、前述した条件で、１ステップでＲＩＥを行う。また、高融点金属がＴａ（合金）、Ｎｂ（合金）、Ｗ（合金）の場合、高融点金属層１０３、１０１のエッチングガスとしては、Ｃｌ2とＯ2又はＣＦ4とＯ2を用い、また、Ａｌ−Ｎｄ合金層１０２のエッチングガスとしては、Ｃｌ2とＢＣｌ3を用い、例えば、前述した条件で、３ステップでＲＩＥを行う。尚、高融点金属がＣｒ（合金）又はＭｏ（合金）の場合は、前述したウェットエッチングを含むエッチング方法以外に、ここで示したようなドライエッチングも可能である。この場合、Ｃｒ（合金）、Ｍｏ（合金）のエッチングガスはＣｌ2とＯ2を用い、ＲＩＥを行えばよい。最後に、フォトレジスト１０４を剥離除去し、信号線１０５（１２）を形成した（図１５（ｃ））。
以上のようにエッチングを行うことにより、配線電極形状を順テーパーないしは階段形状に制御することができる。
【００６５】
次に、上記ＴＦＴ基板１０の上に、印刷により厚さ約５０ｎｍの配向膜３９を形成し、約２２０℃の温度で焼成し、配向処理を行う。一方、透明絶縁性基板４１上に、ＴＦＴ基板１０上の各画素領域に対応してカラーフィルタ４２と、ＴＦＴ部を含む画素領域の周辺部にブラックマトリクス４３とが形成され、その上にＩＴＯ等の透明導電膜からなる共通電極４４が形成された対向基板４０の上に、印刷により厚さ５０ｎｍの配向膜３９を形成し、約２２０℃の温度で焼成し、配向処理を行う。これらのＴＦＴ基板１０と対向基板４０とを、エポキシ系樹脂接着剤からなるシール４５及びプラスチック粒子等からなる面内スペーサー（図示せず）を介して、各々の膜面が対向するようにして所定間隔に重ね合わせる。その後、ＴＦＴ基板１０と対向基板４０との間に液晶４６を注入し、液晶４６を注入したシール４５の空間部（図示せず）をＵＶ硬化型アクリレート系樹脂からなる封孔材（図示せず）で密閉する。最後に、ＴＦＴ基板１０と対向基板４０の膜面とは反対側の面に、それぞれ偏向板４７を貼って、液晶表示パネルを完成する。（図３（ｆ））
【００６６】
この後、図示してないが、走査線端子１４と信号線端子１５上に駆動回路に接続するテープキャリアパッケージ（ＴＣＰ）を圧接し、液晶表示装置を完成する。
【００６７】
前述の実施例では、５枚のマスクを用いてＴＦＴ基板を製造する場合について説明したが、本発明の液晶表示装置の製造方法は、４枚のマスクを用いてＴＦＴ基板を製造する場合にも適用可能である。
本発明の第２の実施形態の液晶表示装置に用いられるＴＦＴ基板の製造方法は、（１）透明絶縁性基板上にゲート電極及び走査線を形成する工程、（２）ゲート絶縁膜、ソース、ドレイン電極及び信号線、半導体層を形成する工程、（３）パッシベーション膜、コンタクトホールを形成する工程、（４）画素電極を形成する工程を有し、前記ゲート電極及び走査線をＡｌ−Ｎｄ合金層と高融点金属層との積層構造に形成し、前記ソース、ドレイン電極及び信号線を高融点金属層とＡｌ−Ｎｄ合金層と高融点金属層との３層構造に形成することを特徴とする。
【００６８】
本発明の液晶表示装置において用いられるＴＦＴ基板の製造方法の第２の実施例は、図５に示すように、まず、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板３１上に、スパッタにより厚さ約２００ｎｍのＡｌ−Ｎｄ合金層２１１と厚さ約１００ｎｍの高融点金属層２１２を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１、走査線（図示せず）、蓄積容量電極（図示せず）、遮光層（図示せず）、走査線端子部の下層金属膜３２を形成する（図５（ａ））。ここで、高融点金属の種類とＡｌ−Ｎｄ合金のＮｄ含有量については、第１の実施例と全く同様である。エッチングの方法についても前述した通りである。
【００６９】
次に、プラズマＣＶＤにより厚さ約４００ｎｍのシリコン窒化膜からなるゲート絶縁膜３３と厚さ約２００ｎｍのアモルファスシリコン（ａ−Ｓｉ）層２２１と厚さ約３０ｎｍのリンをドープしたＮ型アモルファスシリコン（ｎ+ａ−Ｓｉ）層２２２とを順次成膜し、さらに、スパッタにより厚さ約５０ｎｍの高融点金属層２３１と厚さ２００ｎｍのＡｌ−Ｎｄ合金層２３２と厚さ約１００ｎｍの高融点金属層２３３を順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極２３、ドレイン電極２４、信号線１２、信号線端子部の下層金属膜３４と半導体層２２を形成する（図５（ｂ））。ここで、高融点金属とＡｌ−Ｎｄ合金のＮｄ含有量については、前述した通りである。
【００７０】
本実施例では、第１の実施例と異なり、ソース、ドレイン電極と半導体層の形成を１工程で行う。この方法を図６を用いて説明する。図６は、図５（ｂ）の工程を説明する断面図である。
ゲート絶縁膜３３、ａ−Ｓｉ層２２１及びｎ+ａ−Ｓｉ層２２２からなる３層膜上に積層された高融点金属層２３１、Ａｌ−Ｎｄ合金層２３２及び高融点金属層２３３上に、フォトレジストを塗布し、露光、現像を行い、フォトレジスト６１を所定のパターンで階段形状にパターニングする。このとき、露光はハーフトーンマスク又はグレートーンマスクを用い、フォトレジスト６１は、ソース、ドレイン電極となる部分でチャネル領域に面する領域上だけ厚く形成し、ソース、ドレイン電極となる部分でその他の領域、信号線及び信号線端子部の下層金属膜上には薄く形成する。（図６（ａ））。次に、このフォトレジスト６１をマスクとして高融点金属層２３１、Ａｌ−Ｎｄ合金層２３２及び高融点金属層２３３をエッチングする（図６（ｂ））。エッチングの方法については前述した通りである。次に、酸素プラズマ処理を行い、フォトレジスト６１を全体的にアッシングして、上記の薄い部分を除去する（図６（ｃ））。次に、Ｎメチル２ピロリドン（ＮＭＰ）のような有機溶剤の蒸気で残ったフォトレジスト６２をリフローした後、このフォトレジスト６３とソース、ドレイン電極、信号線及び信号線端子部の下層金属膜をマスクにして、ｎ+ａ−Ｓｉ層２２２及びａ−Ｓｉ層２２１をエッチングする（図６（ｄ））。エッチングの方法は、例えば、ＳＦ6とＨｅやＳＦ6とＣｌ2、Ｈ2の混合ガス等、フッ素系ガス又はフッ素系ガスと塩酸（ＨＣｌ）を除く塩素系ガスにより行われる。このエッチングはＲＩＥで行なわれる。最後にフォトレジスト６３を剥離除去した後、ソース電極２３とドレイン電極２４との間のｎ+ａ−Ｓｉ層２２２をエッチングして除去して、ソース電極２３、ドレイン電極２４、信号線１２及び信号線端子部の下層金属膜３４を形成する（図６（ｅ））。チャネル部分のｎ+ａ−Ｓｉ層のエッチングの方法については、第１の実施例と同様である。ｎ+ａ−Ｓｉ層及びａ−Ｓｉ層のエッチングにＨＣｌを用いないことにより、Ａｌ−Ｎｄ合金のコロージョンを防止することができる。
【００７１】
次に、プラズマＣＶＤにより厚さ約２００ｎｍのシリコン窒化膜からなるパッシベーション膜３５を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール３６及び端子部コンタクトホール３７を開口する（図５（ｃ））。
【００７２】
次に、スパッタにより厚さ約５０ｎｍのＩＴＯまたはＩＺＯからなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極２７及び端子部の接続電極３８を形成する（図５（ｄ））。透明導電膜のエッチングについては、第１の実施例と同様である。また、透明導電膜がＩＴＯである場合の成膜の方法についても、第１の実施例と同様である。
最後に、約２７０℃の温度でアニールし、ＴＦＴ基板を完成する。
【００７３】
この後、第１の実施例と同様にして、液晶表示装置を完成する。
【００７４】
前述の２つの実施例では、５枚又は４枚のマスクを用いた逆スタガチヤネルエッチ型ＴＦＴ基板を製造する場合について説明したが、本発明の液晶表示装置の製造方法は、逆スタガチヤネル保護型ＴＦＴ基板を製造する場合にも適用可能である。
本発明の第３の実施形態の液晶表示装置に用いられるＴＦＴ基板の製造方法は、（１）透明絶縁性基板上にゲート電極及び走査線を形成する工程、（２）ゲート絶縁膜、ａ−Ｓｉ層、チャネル保護膜を形成する工程、（３）ソース、ドレイン電極及び信号線、半導体層を形成する工程、（４）パッシベーション膜、コンタクトホールを形成する工程、（５）画素電極を形成する工程を有し、前記ゲート電極及び走査線をＡｌ−Ｎｄ合金層と高融点金属層との積層構造に形成し、前記ソース、ドレイン電極及び信号線を高融点金属層とＡｌ−Ｎｄ合金層と高融点金属層との３層構造に形成することを特徴とする。
【００７５】
本発明の液晶表示装置において用いられるＴＦＴ基板の製造方法の第３の実施例は、図８に示すように、まず、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板３１上に、スパッタにより厚さ約２００ｎｍのＡｌ−Ｎｄ合金層２１１と厚さ約１００ｎｍの高融点金属層２１２を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１、走査線（図示せず）、蓄積容量電極（図示せず）、遮光層（図示せず）、走査線端子部の下層金属膜３２を形成する（図８（ａ））。ここで、高融点金属の種類とＡｌ−Ｎｄ合金のＮｄ含有量については、第１の実施例と全く同様である。エッチングの方法についても前述した通りである。
【００７６】
次に、プラズマＣＶＤにより厚さ約４００ｎｍのシリコン窒化膜からなるゲート絶縁膜３３と厚さ約８０ｎｍのアモルファスシリコン（ａ−Ｓｉ）層２２１と厚さ約１００ｎｍのシリコン窒化膜とを順次成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１に対向して、チャネル保護膜７１を形成する。
（図８（ｂ））
【００７７】
次に、プラズマＣＶＤにより厚さ約３０ｎｍのリンをドープしたＮ型アモルファスシリコン（ｎ+ａ−Ｓｉ）層２２２と、さらに、スパッタにより厚さ約５０ｎｍの高融点金属層２３１と厚さ２００ｎｍのＡｌ−Ｎｄ合金層２３２と厚さ約１００ｎｍの高融点金属層２３３とを順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極２３、ドレイン電極２４、信号線１２、信号線端子部の下層金属膜３４と半導体層２２を形成する（図８（ｃ））。ここで、高融点金属とＡｌ−Ｎｄ合金のＮｄ含有量については、前述した通りである。また、半導体層２２のエッチングの方法は、第２の実施例と同様である。
【００７８】
次に、プラズマＣＶＤにより厚さ約２００ｎｍのシリコン窒化膜からなるパッシベーション膜３５を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール３６及び端子部コンタクトホール３７を開口する（図８（ｄ））。
【００７９】
次に、スパッタにより厚さ約５０ｎｍのＩＴＯまたＩＺＯからなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極２７及び端子部の接続電極３８を形成する（図８（ｅ））。透明導電膜のエッチングについては、第１の実施例と同様である。また、透明導電膜がＩＴＯである場合の成膜の方法についても、第１の実施例と同様である。
最後に、約２７０℃の温度でアニールし、ＴＦＴ基板を完成する。
【００８０】
この後、第１の実施例と同様にして、液晶表示装置を完成する。
【００８１】
次に、本発明の根拠になるデータについて説明する。
図１６は、線幅６μｍ時のフォトレジストのテーパー角と現像後ベーク時間（温度１４５℃）との関係をグラフで示した一例である。フォトレジストの膜厚に応じ、現像後ベーク時間を約１２０秒以上にすれば、ほぼ一定のテーパー角が得られるようになり、膜厚が１．０μｍのときは約３３゜、膜厚が１．５μｍのときは約５３゜となる。テーパー角が小さいほど、ＣｒとＡｌ−Ｎｄ合金とＣｒの３層の積層膜のエッチング時に、図１０（ｃ）〜図１０（ｄ）の工程において、フォトレジストの後退が容易になり、エッチング形状の制御が容易になる。配線幅が狭くなるにつれ、フォトレジストのテーバー角が大きくなり、エッチング時にフォトレジストが後退しにくくなるため、エッチング形状の制御が困難になる。特に配線幅が６μｍより狭くなると、テーパー角を３０゜〜３５゜程度に制御する必要がある。このためフォトレジストの膜厚を１．０μｍ程度にする必要がある。例えば、配線幅が１６μｍでは、フォトレジストの膜厚を１．５μｍにしても、テーパー角は３５゜程度になり、エッチング形状の制御は容易である。従って、フォトレジストのテーパー角は３０゜〜５５゜が望ましく、さらに望ましくは、３０゜〜３５゜にするのがよい。
【００８２】
図１７は、Ａｌ−Ｎｄ合金上に高融点金属を積層した場合のＮｄ含有量とヒロック、比抵抗、ドライエッチ残渣の関係を表で示したものである。図１７中、ヒロック及び残渣の発生についての評価は以下の通りである。
○：ヒロックは発生しない。
×：ヒロックが発生する。
また、エッチング時の残渣についての評価は以下の通りである。
○：残渣が発生しない。
△：残渣がわずかに発生する。
×：残渣が多く発生する。
【００８３】
ここで、Ａｌ−Ｎｄ合金の膜厚は２５０ｎｍ、高融点金属の膜厚は１００ｎｍ、アニール温度は２７０℃３０分である。高融点金属がＣｒ、Ｔｉ、Ｔａ、Ｎｂの場合は、Ｎｄ含有量が０．０１質量％以上であれば、ヒロックは発生せず、また、高融点金属がＭｏ、Ｗ、ＴｉＮの場合は、Ｎｄ含有量が０．５質量％以上であれば、ヒロックは発生しないことがわかった。一方、ドライエッチング時の残渣は、前述したエッチング条件で、０．０１質量％〜０．１質量％の範囲では発生はないが、０．５質量％〜１．０質量％では残渣が僅かに発生した（問題とならないレベル）。しかし、２質量％では残渣が多く発生した。従って、高融点金属がＣｒ、Ｔｉ、Ｔａ、Ｎｂの場合は、Ａｌ−Ｎｄ合金のＮｄ含有量は０．０１質量％〜１．０質量％が望ましく、さらに望ましくは、０．０１質量％〜０．１質量％であればよい。また、高融点金属がＭｏ、Ｗ、ＴｉＮの場合は、Ａｌ−Ｎｄ合金のＮｄ含有量は０．５質量％〜１．０質量％が望ましい。
【００８４】
図１８は、ＭｏとＡｌ−Ｎｄ合金とＭｏの３層の積層膜のエッチング（図１２参照）において、燐酸と酢酸を質量％比で７２：８と７４：６に固定した場合に、硝酸の濃度を変化させたときのエッチング形状の良否を表で示したものである。
図１８中、エッチング形状についての評価は以下の通りである。
○：下層のＭｏにサイドエッチが入らない。
×：下層のＭｏにサイドエッチが入る。
燐酸：酢酸＝７２：８のときは、硝酸が４．４質量％〜５．４質量％の範囲で、また、燐酸：酢酸＝７４：６のときは、硝酸が４．２質量％〜５．２質量％の範囲で、安定的に下層のＭｏにサイドエッチが入らない良好なエッチング形状が得られた。ここで、燐酸と酢酸の濃度を固定したのは、ＭｏのエッチレートがＡｌ−Ｎｄ合金のエッチレートの約２倍程度になる組成を選択したからである。エッチング時にＭｏとＡｌ−Ｎｄ合金の間に電極電位差に起因する電池が働くため、ＭｏのエッチレートとＡｌ−Ｎｄ合金のエッチレートがほぼ等しい領域では、Ａｌ−Ｎｄ合金層が大きくサイドエッチされることを確認した。従って、上記のエッチレートの関係になる領域で、硝酸の濃度を混合上限値から少なくしていき、エッチング形状が良好になる組成を見出した。（硝酸濃度の混合上限値は燐酸：酢酸＝７２：８のとき５．５質量％、燐酸：酢酸＝７４：６のときは５．３質量％である。）
【００８５】
図１９は、ＩＴＯスバッタ時のＨ2Ｏ分圧とＩＴＯと下層金属膜間のコンタクト抵抗、シュウ酸によるＩＴＯウェットエッチ時の残渣の関係を表で示したものである。ここでは、下層金属膜がＣｒの場合の値である。
図１９中、コンタクト抵抗についての評価は以下の通りである。
○：コンタクト抵抗値はＨ２Ｏを導入しない場合と同様である。
△：コンタクト抵抗値はＨ２Ｏを導入しない場合より少し高い。
×：コンタクト抵抗値はＨ２Ｏを導入しない場合より非常に高い。
エッチング時の残渣についての評価は図１７と同様である。
Ｈ2Ｏ分圧が２×１０-3ｐａ以下では、コンタクト抵抗値はＨ2Ｏを導入しない場合と同等であるが、Ｈ2Ｏ分圧が２×１０-3ｐａを超えると、徐々に上昇し、５×１０-2ｐａを超えると急激に上昇することを確認した。Ｈ2Ｏ分圧が７×１０-2ｐａでは、コンタクト抵抗値は２桁程度上昇する。一方、シュウ酸によるＩＴＯウェットエッチ時の残渣は、Ｈ2Ｏ分圧が２×１０-3ｐａ以上では問題ないが、Ｈ2Ｏ分圧が６×１０-4ｐａでは、残渣が発生することを確認した。従って、ＩＴＯスバッタ時のＨ2Ｏ分圧は、２×１０-3ｐａ〜５×１０-2ｐａの範囲内に制御することが望ましい。
【００８６】
以上のように、画素電極がパッシベーション膜上にある逆スタガ構造のＴＦＴ基板において、走査線と信号線にＡｌ−Ｎｄ合金と高融点金属の積層膜を用い、高融点金属の種類に応じてＮｄ含有量を最適値に調整することにより、ヒロックを抑制することができると共に、前述したエッチング方法を採用することにより、配線形状を順テーパー形状又は階段形状に制御することができる。また、前述した透明導電膜の成膜及びエッチング方法、チャネル部のｎ+ａ−Ｓｉ及び半導体層のエッチング方法を採用することにより、信号線の断線やコロージョンを抑制することができる。
【００８７】
尚、前述した実施例ではツイスティドネマティック（ＴＮ）型の液晶表示装置に適用した例を示したが、本発明はインプレインスイッチング（ＩＰＳ）型の液晶表示装置に適用できることは言うまでもない。ＩＰＳ型液晶表示装置では、通常画素電極は金属膜で形成されるが、実施例に示したようなＴＦＴ基板では、端子部の接続電極や、共通配線の結束、保護トランジスタ部のゲート層とドレイン層との層変換のためにパッシベーション膜上の透明導電膜を使用するため、製造工程フローとしては、ＴＮ型もＩＰＳ型も全く同じになるためである。また、ＩＰＳ型の液晶表示装置でも、開口率向上のため、パッシベーション膜上に透明導電膜で画素電極と共通電極を形成する技術があり、本発明は、このような液晶表示装置にも適用できることは明白である。
また、前述した実施例ではａ−ＳｉＴＦＴの例を示したが、ポリシリコン（ｐ−Ｓｉ）ＴＦＴにも適用できることは言うまでもない。
【００８８】
【発明の効果】
以上詳述した通り、本発明によれば、ＴＦＴ基板の配線形状の制御が容易で、エッチング残渣やヒロックの発生を抑制でき、また、信号線の断線やコロージョンの発生を低減できる低抵抗配線及び短縮プロセスを用いたＴＦＴ基板を容易に製造することができると同時に、透明導電膜と下層の金属膜とのコンタクト抵抗の増大を抑制でき、製品の歩留、信頼性を向上することができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置に使用するＴＦＴ基板の構成を示す概念図である。
【図２】 本発明の第１の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図である。
【図３】 本発明の第１の実施形態の液晶表示装置に使用するＴＦＴ基板の製造工程を図示したものであり、図２のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図である。
【図４】 本発明の第２の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図である。
【図５】 本発明の第２の実施形態の液晶表示装置に使用するＴＦＴ基板の製造工程を図示したものであり、図４のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図である。
【図６】 図５（ｂ）の工程を説明する断面図である。
【図７】 本発明の第３の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図である。
【図８】 本発明の第３の実施形態の液晶表示装置に使用するＴＦＴ基板の製造工程を図示したものであり、図７のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図である。
【図９】 高融点金属としてＣｒ又はＣｒを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、走査線を形成する工程を示す図である。
【図１０】高融点金属としてＣｒ又はＣｒを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、信号線を形成する工程を示す図である。
【図１１】高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、走査線を形成する工程を示す図である。
【図１２】高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、信号線を形成する工程を示す図である。
【図１３】高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合の他の態様のエッチング処理の工程を示す図であり、信号線を形成する工程を示す図である。
【図１４】高融点金属としてＴｉ、ＴｉＮ、Ｔａ、Ｎｂ、Ｗの何れか又はこれらの何れかを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、走査線を形成する工程を示す図である。
【図１５】高融点金属としてＴｉ、ＴｉＮ、Ｔａ、Ｎｂ、Ｗの何れか又はこれらの何れかを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、信号線を形成する工程を示す図である。
【図１６】線幅６μｍ時のフォトレジストのテーパー角と現像後ベーク時間の関係をグラフで示した図の一例である。
【図１７】Ａｌ−Ｎｄ合金上に高融点金属を積層した場合のＮｄ含有量とヒロック、比抵抗、ドライエッチ残渣の関係を表で示した図である。
【図１８】ＭｏとＡｌ−Ｎｄ合金とＭｏの３層の積層膜のエッチングにおいて、燐酸と酢酸を質量％比で７２：８と７４：６に固定した場合に、硝酸の濃度を変化させたときのエッチング形状の良否を表で示した図である。
【図１９】ＩＴＯスバッタ時のＨ2Ｏ分圧とＩＴＯと下層金属膜間のコンタクト抵抗、シュウ酸によるＩＴＯウェットエッチ時の残渣の関係を表で示した図である。
【符号の説明】
１０ ＴＦＴ基板
１１ 走査線
１２ 信号線
１３ ＴＦＴ
１４ 走査線端子
１５ 信号線端子
２１ ゲート電極
２２ 半導体層
２３ ソース電極
２４ ドレイン電極
２５ 蓄積容量電極
２６ 遮光層
２７ 画素電極
３１ 透明絶縁性基板
３２ 走査線端子部の下層金属膜
３３ ゲート絶縁膜
３４ 信号線端子部の下層金属膜
３５ パッシベーション膜
３６ 画素部コンタクトホール
３７ 端子部コンタクトホール
３８ 接続電極
２１１ アルミニウム−ネオジム層
２１２ 高融点金属層
２２１ アモルファスシリコン層
２２２ Ｎ型アモルファスシリコン層
２３１ 高融点金属層
２３２ アルミニウム−ネオジム層
２３３ 高融点金属層
３９ 配向膜
４０ 対向基板
４１ 透明絶縁性基板
４２ カラーフィルタ
４３ ブラックマトリクス
４４ 共通電極
４５ シール
４６ 液晶
４７ 偏向板
６１ フォトレジスト
６２ フォトレジスト
６３ フォトレジスト
７１ チャネル保護膜
９１ アルミニウム−ネオジム層
９２ 高融点金属層
９３ フォトレジスト
９４ 走査線
１０１ 高融点金属層
１０２ アルミニウム−ネオジム層
１０３ 高融点金属層
１０４ フォトレジスト
１０５ 信号線
【発明の属する技術分野】
本発明は、液晶表示装置及びその製造方法に関するものであり、更に詳細には、配線のパターニングが容易でヒロックの発生のないアクティブマトリックス基板を容易に製造することのできる液晶表示装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来の液晶表示装置に用いられるアクティブマトリックス基板は、成膜とマスクを用いたフォトリソグラフィー、エッチング工程とを繰り返して製造される。この際、生産コストを低減させるためにはマスクの数を少なくするのが好ましく、一般的に、５枚又は４枚のマスクが用いられている。５枚のマスクを用いてアクティブマトリックス基板を製造する方法としては、例えば、特開平9-171197号公報及び特開平9-197433号公報に開示されたものが知られている。また、４枚のマスクを用いてアクティブマトリックス基板を製造する方法としては、例えば、特開2000-164886号公報に開示された方法が知られている。
【０００３】
また、アルミニウム（Ａｌ）はパターニングが容易で、基板との密着性に優れ、低比抵抗かつ低応力な配線、電極材料であり、アクティブマトリックス基板の製造に広く用いられている。しかし、融点が低いために配線パターン形成後のＣＶＤプロセス、アニールプロセス等の加熱処理によるヒロックが発生し、走査線と信号線間で耐圧不良等が発生しやすい。このようなヒロック発生を抑制するため、アクティブマトリックス基板の配線、電極材料として、特にアルミニウムネオジム（Ａｌ−Ｎｄ）合金が広く用いられている。
前述したような、５枚又は４枚のマスクを用いてアクティブマトリックス基板を製造する方法において、走査線や信号線にＡｌ配線を適用する場合には、一般的に、Ａｌと透明導電膜や半導体層とを電気的に接続する際のバリアメタルとなる高融点金属をアルミニウムとの２層又は３層に積層した配線が用いられる。
【０００４】
アクティブマトリックス基板の配線にＡｌ−Ｎｄ合金を用いる技術は、例えば、特開2000-275679号公報、特開2000-47240号公報、特開2000-314897号公報に開示された技術が知られている。
特開2000-275679号公報には、ゲート電極がＡｌ−Ｎｄ合金とその上に高融点金属を積層した積層構造の液晶表示装置が示されている。これによりヒロックの抑制とパターニングプロセスの簡略化が可能となる。Ａｌ−Ｎｄ合金と高融点金属の積層膜のエッチングにはウェットエッチングが用いられている。
また、特開2000-47240号公報には、走査線と信号線の少なくとも一方に、Ｎｄ含有量が１〜４．５質量％の範囲のＡｌ−Ｎｄ合金を用い、配線端部の形状のテーパー角を４０゜〜５５゜にした液晶表示装置が示されている。これにより、下部配線の段差上での絶縁膜の被覆をよくし、上部配線と下部配線のショート等の不良を低減が可能となる。ここでは、
Ａｌ−Ｎｄ合金及びＡｌ−Ｎｄ合金と高融点金属の２層構造の積層膜のエッチングには、それぞれウェットエッチングが用いられている。高融点金属とＡｌ−Ｎｄ合金と高融点金属の３層構造の積層膜のエッチング方法については、何も述べられていない。
また、特開2000-314897号公報には、配線が下層から順に積層する高融点金属とＡｌまたはＡｌ合金の２層構造、もしくは高融点金属とＡｌまたはＡｌ合金と高融点金属の３層構造であり、ＡｌまたはＡｌ合金の側面がアルミナ層で被覆されている液晶表示装置が示されている。これによりヒロックの抑制とパターニングプロセスの簡略化が可能となる。ここでは、高融点金属は純Ｃｒ、Ｃｒ合金、純Ｍｏ、Ｍｏ合金に限定される。また、Ａｌ合金はＴｉ、Ｔａ、Ｎｄ、Ｙ、Ｌａ、Ｓｍ、Ｓｉの１種以上を０．１〜１原子％含んでいる。高融点金属とＡｌ−Ｎｄ合金の２層構造の積層膜及び高融点金属とＡｌ−Ｎｄ合金と高融点金属の３層構造の積層膜のエッチングには、それぞれウェットエッチングが用いられている。
【０００５】
【発明が解決しようとする課題】
前述した従来の特開2000-275679号公報、特開2000-47240号公報、特開2000-314897号公報のように、Ａｌ（合金）と高融点金属との積層配線のパターニングをウェットエッチングで行うとＡｌ配線が溶かされて配線形状の制御が困難である。従って、Ａｌと高融点金属との積層配線のパターニングにはドライエッチングが用いられるのが一般的である。しかし、配線材料としてヒロック抑制のために、特にＮｄ濃度を上げたＡｌ−Ｎｄ合金を用いた場合、ドライエッチングを用いると、エッチング残渣が発生するため、パターニングが困難になり、短縮プロセスを採用したアクティブマトリックス基板への適用が困難であるという問題がある。
一方、ウェットエッチングを用いると、高融点金属としてクロム（Ｃｒ）を用いた場合、下層のＡｌやＣｒにサイドエッチが入りやすく、また、高融点金属としてモリブデン（Ｍｏ）を用いた場合にも、下層のＡｌやＭｏにサイドエッチが入りやすくなり、一括エッチングを行うことは困難である。
【０００６】
更に、上記の特開平9-171197号公報、特開平9-197433号公報、特開2000-164886号公報のようなパッシベーション膜上に画素電極を形成する逆スタガ型の薄膜トランジスタアレイ基板では、信号線にＡｌ配線を用いた場合、画素電極となる透明導電膜のエッチングを王水やヨウ化水素、塩化鉄系等のエッチング液を用いて行うと、パッシベーション膜の欠陥部からエッチング液がしみ込み、Ａｌ配線を溶かしてしまい、信号線の断線が発生しやすくなる。前述した特開2000-314897号公報では、Ａｌ（合金）層の側面がアルミナ層で被覆されているため、この問題は緩和されるが、Ａｌ（合金）の酸化のためのベーマイト処理が必要となり、工程数が増える。また、エッチング液のしみ込みは上層の高融点金属膜の柱状結晶構造の結晶粒界を通しても起こるので信号線の断線が完全に抑制できない。
信号線の断線を防止するためには、通常Ａｌを侵さないシュウ酸によるエッチングが行われている。シュウ酸を用いてエッチングを行う場合は、残渣の発生を防止するため、透明導電膜（インジウム錫酸化膜：ＩＴＯ）の成膜は、非加熱でかつ水（Ｈ2Ｏ）を含有させて行う必要があるが、水を含有させると透明導電膜と下層の金属膜とのコンタクト抵抗が増大するという問題がある。
【０００７】
従って、アクティブマトリックス基板の製造に際して、配線形状の制御が容易で、信号線の断線や透明導電膜と下層の金属膜とのコンタクト抵抗の増大を抑制できる低抵抗配線及び短縮プロセスを適用したアクティブマトリックス基板の製造方法が望まれていた。
【０００８】
本発明の目的は、製造に際して配線にヒロックが発生せず、エッチング残渣が少なく、配線形状の制御が容易でかつ信号線の断線や透明導電膜と下層の金属膜とのコンタクト抵抗の増大を抑制できるアクティブマトリックス基板を用いた液晶表示装置及びその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
前記課題を解決するため、本出願の請求項１に記載の発明の液晶表示装置は、基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置において、前記走査線が下層からアルミニウム−ネオジム合金層と高融点金属層との積層構造からなり、前記信号線が下層から高融点金属層とアルミニウム−ネオジム合金層と高融点金属層との３層構造からなることを特徴としている。
【００１０】
また、本出願の請求項２に記載の発明は、請求項１に記載の液晶表示装置において、前記高融点金属がクロム、チタン、タンタル及びニオブからなる群から選択される金属、又はクロム、チタン、タンタル及びニオブからなる群から選択される金属を主体とする合金であり、前記アルミニウム−ネオジム合金中のネオジム含有量が０．０１質量％以上１質量％以下であることを特徴としている。
【００１１】
また、本出願の請求項３に記載の発明は、請求項１に記載の液晶表示装置において、前記高融点金属がモリブデン、タングステン及び窒化チタンからなる群から選択される金属、又はモリブデン、タングステン及び窒化チタンからなる群から選択される金属を主体とする合金であり、前記アルミニウム−ネオジム合金中のネオジム含有量が０．５質量％以上１質量％以下であることを特徴としている。
かかる構成とすることにより、配線にヒロックが発生せず、エッチング形状制御の容易な液晶表示装置となる。
【００１２】
また、本出願の請求項４に記載の発明の液晶表示装置の製造方法は、基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置の製造方法において、前記基板上に下層からアルミニウム−ネオジム合金層と高融点金属層とを積層し、当該積層構造をウェットエッチングでパターニングすることにより前記走査線を形成することを特徴としている。
【００１３】
また、本出願の請求項５に記載の発明の液晶表示装置の製造方法は、基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置の製造方法において、前記基板上に下層から高融点金属層とアルミニウム−ネオジム合金層と高融点金属層とを３層に積層して形成し、当該積層構造をウェットエッチングでパターニングすることにより前記信号線を形成することを特徴としている。
【００１４】
また、本出願の請求項６に記載の発明は、請求項４又は５に記載の液晶表示装置の製造方法において、前記高融点金属をモリブデンまたはモリブデンを主体とする合金で形成することを特徴としている。
【００１５】
また、本出願の請求項７に記載の発明は、請求項４〜請求項６のいずれか１項に記載の液晶表示装置の製造方法において、前記走査線または前記信号線のパターニングを燐酸と硝酸と酢酸の混酸によるウェットエッチングで行い、前記混酸の組成を質量％比で、燐酸７２：硝酸４．４〜５．４：酢酸８、または燐酸７４：硝酸４．２〜５．２：酢酸６とすることを特徴としている。
【００１６】
また、本出願の請求項８に記載の発明は、請求項４〜請求項７のいずれか１項に記載の液晶表示装置の製造方法において、前記走査線または前記信号線のパターニングを燐酸と硝酸と酢酸の混酸によるウェットエッチングで行い、前記ウェットエッチングをシャワー処理、もしくはパドル処理またはディップ処理とシャワー処理を組み合わせて行うことを特徴としている。
かかる構成とすることにより、高融点金属にモリブデンまたはモリブデンを主体とする合金を用いた場合、エッチング形状制御の容易な液晶表示装置を製造することができる。
【００１７】
また、本出願の請求項９に記載の発明の液晶表示装置の製造方法は、基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置の製造方法において、前記走査線を下層からアルミニウム−ネオジム合金層と高融点金属層とを積層して形成し、前記走査線のパターニングを少なくともドライエッチングを含んで行うことを特徴としている。
【００１８】
また、本出願の請求項１０に記載の発明の液晶表示装置の製造方法は、基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置の製造方法において、前記信号線を下層から高融点金属層とアルミニウム−ネオジム合金層と高融点金属層とを３層に積層して形成し、前記信号線のパターニングを少なくともドライエッチングを含んで行うことを特徴としている。
【００１９】
また、本出願の請求項１１に記載の発明は、請求項９又は１０に記載の液晶表示装置の製造方法において、前記高融点金属をクロムまたはクロムを主体とする合金で形成し、前記アルミニウム−ネオジム合金中のネオジム含有量を０．０１質量％以上１質量％以下に形成することを特徴としている。
【００２０】
また、本出願の請求項１２に記載の発明は、請求項９又は１１に記載の液晶表示装置の製造方法において、前記走査線のパターニングを、クロム層またはクロムを主体とする合金層をウェットエッチングで行い、アルミニウム−ネオジム合金層をドライエッチングで順次行うことを特徴としている。
【００２１】
また、本出願の請求項１３に記載の発明は、請求項１０又は１１に記載の液晶表示装置の製造方法において、前記信号線のパターニングを、上層のクロム層またはクロムを主体とする合金層をウェットエッチングで行い、アルミニウム−ネオジム合金層をウェットエッチングで行い、下層のクロム層またはクロムを主体とする合金層をドライエッチングで順次行うことを特徴としている。
【００２２】
また、本出願の請求項１４に記載の発明は、請求項１３に記載の液晶表示装置の製造方法において、前記信号線のパターニング時に信号線上に形成されるマスクとなるフォトレジストの形状を、テーパー角が３０゜以上５５゜以下となるように形成することを特徴としている。
【００２３】
また、本出願の請求項１５に記載の発明は、請求項１３又は１４に記載の液晶表示装置の製造方法において、前記ドライエッチングを塩素及び酸素ガス中で行い、下層のクロム層またはクロムを主体とする合金層のエッチングと同時に前記フォトレジストをアッシングして後退させ、上層のクロム層またはクロムを主体とする合金層も後退させることを特徴としている。
【００２４】
また、本出願の請求項１６に記載の発明は、請求項９〜請求項１１のいずれか１項に記載の液晶表示装置の製造方法において、前記走査線または前記信号線のパターニングをドライエッチングにより行うことを特徴としている。
かかる構成とすることにより、高融点金属にクロムまたはクロムを主体とする合金を用いた場合、配線にヒロックが発生せず、エッチング残渣が少なく、かつ形状制御の容易な液晶表示装置を製造することができる。
【００２５】
また、本出願の請求項１７に記載の発明は、請求項９又は１０に記載の液晶表示装置の製造方法において、前記高融点金属をモリブデンまたはモリブデンを主体とする合金で形成し、前記アルミニウム−ネオジム合金をネオジム含有量を０．５質量％以上１質量％以下に形成することを特徴としている。
【００２６】
また、本出願の請求項１８に記載の発明は、請求項１０又は１７に記載の液晶表示装置の製造方法において、前記信号線のパターニングを、上層のモリブデン層またはモリブデンを主体とする合金層をウェットエッチングで行い、アルミニウム−ネオジム合金層を途中までウェットエッチングで行い、残りのアルミニウム−ネオジム合金層と下層のモリブデン層またはモリブデンを主体とする合金層とをドライエッチングで順次行うことを特徴としている。
【００２７】
また、本出願の請求項１９に記載の発明は、請求項９、１０又は１７のいずれか１項に記載の液晶表示装置の製造方法において、前記走査線または前記信号線のパターニングをドライエッチングにより行うことを特徴としている。
かかる構成とすることにより、高融点金属にモリブデンまたはモリブデンを主体とする合金を用いた場合、配線にヒロックが発生せず、エッチング残渣が少なく、かつ形状制御の容易な液晶表示装置を製造することができる。
【００２８】
また、本出願の請求項２０に記載の発明は、請求項９又は１０に記載の液晶表示装置の製造方法において、前記高融点金属をチタン、タンタル、ニオブの何れかまたはチタン、タンタル、ニオブの何れかを主体とする合金で形成し、前記アルミニウム−ネオジム合金中のネオジム含有量を０．０１質量％以上１質量％以下に形成することを特徴としている。
【００２９】
また、本出願の請求項２１に記載の発明は、請求項９又は１０に記載の液晶表示装置の製造方法において、前記高融点金属をタングステン、窒化チタンの何れか、またはタングステン、窒化チタンの何れかを主体とする合金で形成し、前記アルミニウム−ネオジム合金中のネオジム含有量を０．５質量％以上１質量％以下に形成することを特徴としている。
【００３０】
また、本出願の請求項２２に記載の発明は、請求項９、１０、２０又は２１のいずれか１項に記載の液晶表示装置の製造方法において、前記走査線または前記信号線のパターニングをドライエッチングにより行うことを特徴としている。
かかる構成とすることにより、高融点金属にチタン、タンタル、、ニオブ、タングステン、窒化チタンの何れか、またはチタン、タンタル、ニオブ、タングステン、窒化チタンの何れかを主体とする合金を用いた場合、配線にヒロックが発生せず、エッチング残渣が少なく、かつ形状制御の容易な液晶表示装置を製造することができる。
【００３１】
また、本出願の請求項２３に記載の発明は、請求項４〜請求項２２のいずれか１項に記載の液晶表示装置の製造方法において、前記画素電極を透明導電膜で形成し、前記透明導電膜のパターニングをシュウ酸によるウェットエッチングで行うことを特徴としている。
【００３２】
また、本出願の請求項２４に記載の発明は、請求項２３に記載の液晶表示装置の製造方法において、前記透明導電膜をインジウム錫酸化膜で形成し、前記インジウム錫酸化膜の成膜を非加熱かつ水を含有させた不活性ガス中で行い、その際の水の分圧を２×１０-3ｐａ以上５×１０-2ｐａ以下とすることを特徴としている。
【００３３】
また、本出願の請求項２５に記載の発明は、請求項２３に記載の液晶表示装置の製造方法において、前記透明導電膜をインジウム亜鉛酸化膜で形成することを特徴としている。
かかる構成とすることにより、信号線の断線が低減でき、透明導電膜の残渣がなく、かつ透明導電膜と下層の金属膜とのコンタクト抵抗の増大を防止し得る液晶表示装置を製造することができる。
【００３４】
また、本出願の請求項２６に記載の発明は、請求項４〜請求項２５のいずれか１項に記載の液晶表示装置の製造方法において、前記薄膜トランジスタのソース、ドレイン電極を形成する際の不純物半導体層のパターニングをフッ素系ガスもしくはフッ素系ガスと塩酸を除く塩素系ガスによるドライエッチングにより行うことを特徴としている。
【００３５】
また、本出願の請求項２７に記載の発明は、請求項４〜請求項２５のいずれか１項に記載の液晶表示装置の製造方法において、前記薄膜トランジスタのソース、ドレイン電極を形成する際の不純物半導体層のパターニング及び前記薄膜トランジスタの半導体層のパターニングを、フッ素系ガスもしくはフッ素系ガスと塩酸を除く塩素系ガスによるドライエッチングにより行うことを特徴としている。
かかる構成とすることにより、信号線の腐食を防止し得る液晶表示装置を製造することができる。
【００３６】
以上のように、本発明は、Ａｌ−Ｎｄ合金と高融点金属との積層配線を用いた逆スタガ型薄膜トランジスタアレイ基板を有する液晶表示装置及びその製造方法において、高融点金属の種類に応じてＮｄ濃度を調整することにより、ヒロックとエッチング残渣の発生を共に抑制しつつ、同時に配線形状の制御を容易に行うことが可能となる。
【００３７】
【発明の実施の形態】
以下、本発明の液晶表示装置について図面を参照して説明する。
図１は本発明の液晶表示装置に使用する薄膜トランジスタアレイ基板（ＴＦＴ基板）の構成を示す概念図である。図１に示すように、ＴＦＴ基板１０には、透明絶縁性基板上に複数の走査線１１と複数の信号線１２とがほぼ直交して配設され、その交点近傍にこれらに接続されてスイッチング素子である薄膜トランジスタ（ＴＦＴ）１３が設けられ、これらがマトリクス状に配置されている。また、走査線１１の端部にはアドレス信号を入力する走査線端子１４が、信号線１２の端部にはデータ信号を入力する信号線端子１５がそれぞれ設けられている。
【００３８】
次に、本発明の液晶表示装置の第１の実施形態の構成について説明する。
図２は、本発明の第１の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図であり、図３は図２のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図であり、本発明の液晶表示装置において用いられるＴＦＴ基板の製造工程を図示したものである。なお、第１の実施形態は５枚のマスクを用いて製造される逆スタガチャネルエッチ型ＴＦＴ基板を有する液晶表示装置の例である。
図２及び図３（ｅ）に示したＴＦＴ基板は、透明絶縁性基板３１上にゲート電極２１と、ゲート電極２１に接続する走査線１１と、前段の走査線を共有する蓄積容量電極２５と、遮光層２６と、走査線端子１４の下層金属膜３２とが形成されており、ゲート電極２１上にはゲート絶縁膜３３が設けられ、ゲート絶縁膜３３上にゲート電極２１と対向して半導体層２２が設けられ、半導体層２２上にソース電極２３及びドレイン電極２４が分離されて形成されている。また、ソース電極２３と、ドレイン電極２４と、ゲート絶縁膜３３上に設けられたドレイン電極２４に接続する信号線１２と、信号線端子１５の下層金属膜３４との上にはパッシベーション膜３５が設けられており、パッシベーション膜３５の一部に画素部コンタクトホール３６と端子部コンタクトホール３７が設けられている。このコンタクトホール３６、３７を介して、ソース電極２３に接続する画素電極２７と端子部の下層金属膜３２、３４に接続する接続電極３８が設けられている。ここで、蓄積容量電極２５と画素電極２７との間で保持容量が形成されている。
【００３９】
また、図３（ｅ）に示すように、本発明の液晶表示装置に用いられるＴＦＴ基板においては、ゲート電極２１、走査線１１（図示せず）が下層からＡｌ−Ｎｄ合金層２１１と高融点金属層２１２との積層構造からなっている。また、ソース電極２３及びドレイン電極２４、信号線１２は、下層から高融点金属層２３１とＡｌ−Ｎｄ合金層２３２と高融点金属層２３３との積層構造からなっている。
【００４０】
本発明の液晶表示装置に用いられるＴＦＴ基板に用いられる高融点金属は、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、タングステン（Ｗ）及びそれらを含む合金からなる群から選択される。高融点金属がチタンである場合は、高融点金属層は窒化チタン（ＴｉＮ）から構成されてもよい。
【００４１】
本発明の液晶表示装置に用いられるＴＦＴ基板におけるＡｌ−Ｎｄ合金中のＮｄ含有量はヒロック防止とエッチング性の観点から最適値に調整する必要があり、高融点金属の種類に依存するものである。即ち、高融点金属としてＣｒ、Ｔｉ、Ｔａ、Ｎｂの何れか又はこれらの何れかを主体とする合金を用いた場合は、Ａｌ−Ｎｄ合金中のネオジム含有量は０．０１〜１質量％であることが望ましい。また、高融点金属としてＭｏ、Ｗ、ＴｉＮの何れか又はこれらの何れかを主体とする合金を用いた場合は、Ａｌ−Ｎｄ合金中のネオジム含有量は０．５〜１質量％であることが望ましい。
前述したＴＦＴ基板は、容易にパターニングすることができるものであり、得られたＴＦＴ基板はヒロックの発生のないものである。
【００４２】
次に、本発明の液晶表示装置の第２の実施形態の構成について説明する。
図４は、本発明の第２の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図であり、図５は図４のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図であり、本発明の液晶表示装置において用いられるＴＦＴ基板の製造工程を図示したものである。なお、第２の実施形態は４枚のマスクを用いて製造される逆スタガチャネルエッチ型ＴＦＴ基板を有する液晶表示装置の例である。
【００４３】
図４及び図５（ｄ）に示したＴＦＴ基板は、透明絶縁性基板３１上にゲート電極２１と、ゲート電極２１に接続する走査線１１と、前段の走査線を共有する蓄積容量電極２５と、遮光層２６と、走査線端子１４の下層金属膜３２とが形成されており、ゲート電極２１上にはゲート絶縁膜３３が設けられており、ゲート絶縁膜３３上にゲート電極２１と対向して半導体層２２が設けられ、半導体層２２上にソース電極２３及びドレイン電極２４が分離されて形成されている。第１の実施形態と異なるのは、ソース電極２３及びドレイン電極２４が半導体層２２上に形成され、それぞれの端面が一致していることである。また、ソース電極２３と、ドレイン電極２４と、ゲート絶縁膜３３上に設けられたドレイン電極２４に接続する信号線１２と、信号線端子部の金属膜３４の上にはパッシベーション膜３５が設けられており、パッシベーション膜３５の一部に画素部コンタクトホール３６と端子部コンタクトホール３７が設けられている。このコンタクトホール３６、３７を介して、ソース電極２３に接続する画素電極２７と端子部の下層金属膜３２、３４に接続する接続電極３８が設けられている。ここで、蓄積容量電極２５と画素電極２７との間で保持容量が形成されている。
【００４４】
また、図５（ｄ）に示すように、本発明の液晶表示装置に用いられるＴＦＴ基板においては、ゲート電極２１、走査線１１（図示せず）が下層からＡｌ−Ｎｄ合金層２１１と高融点金属層２１２との積層構造からなっている。また、ソース電極２３及びドレイン電極２４、信号線１２は、下層から高融点金属層２３１とＡｌ−Ｎｄ合金層２３２と高融点金属層２３３との積層構造からなっている。第２の実施形態の構成について、他の点は第１の実施形態において説明したのと同様である。
【００４５】
次に、本発明の液晶表示装置の第３の実施形態の構成について説明する。
図７は、本発明の第３の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図であり、図８は図７のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図であり、本発明の液晶表示装置において用いられるＴＦＴ基板の製造工程を図示したものである。なお、第２の実施形態は５枚のマスクを用いて製造される逆スタガチャネル保護型ＴＦＴ基板を有する液晶表示装置の例である。
【００４６】
図７及び図８（ｅ）に示したＴＦＴ基板は、透明絶縁性基板３１上にゲート電極２１と、ゲート電極２１に接続する走査線１１と、前段の走査線を共有する蓄積容量電極２５と、遮光層２６と、走査線端子１４の下層金属膜３２とが形成されており、ゲート電極２１上にはゲート絶縁膜３３が設けられており、ゲート絶縁膜３３上にゲート電極２１と対向して半導体層２２とチャネル保護膜７１が設けられ、この上にソース電極２３及びドレイン電極２４が分離されて形成されている。チャネル保護膜が形成されていることが第２の実施形態と異なる。また、ソース電極２３と、ドレイン電極２４と、ゲート絶縁膜３３上に設けられたドレイン電極２４に接続する信号線１２と、信号線端子１５部の下層金属膜３４の上にはパッシベーション膜３５が設けられており、パッシベーション膜３５の一部に画素部コンタクトホール３６と端子部コンタクトホール３７が設けられている。このコンタクトホール３６、３７を介して、ソース電極２３に接続する画素電極２７と端子部の下層金属膜３２、３４に接続する接続電極３８が設けられている。ここで、蓄積容量電極２５と画素電極２７との間で保持容量が形成されている。
【００４７】
また、図８（ｅ）に示すように、本発明の液晶表示装置に用いられるＴＦＴ基板においては、ゲート電極２１、走査線１１（図示せず）が下層からＡｌ−Ｎｄ合金層２１１と高融点金属層２１２との積層構造からなっている。また、ソース電極２３及びドレイン電極２４、信号線１２は、下層から高融点金属層２３１とＡｌ−Ｎｄ合金層２３２と高融点金属層２３３との積層構造からなっている。第３の実施形態の構成について、他の点は第１の実施形態において説明したのと同様である。
【００４８】
次に、本発明の液晶表示装置の製造方法について、図面を参照して詳細に説明する。
まず、本発明の第１の実施形態の液晶表示装置に用いられるＴＦＴ基板の製造方法は、（１）透明絶縁性基板上にゲート電極及び走査線を形成する工程、（２）ゲート絶縁膜、半導体層を形成する工程、（３）ソース、ドレイン電極及び信号線を形成する工程、（４）パッシベーション膜、コンタクトホールを形成する工程、（５）画素電極を形成する工程を有し、前記ゲート電極及び走査線をＡｌ−Ｎｄ合金層と高融点金属層との積層構造に形成し、前記ソース、ドレイン電極及び信号線を高融点金属層とＡｌ−Ｎｄ合金層と高融点金属層との３層構造に形成することを特徴とする。
【００４９】
本発明の液晶表示装置において用いられるＴＦＴ基板の製造方法の第１の実施例は、図３に示すように、まず、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板３１上に、スパッタにより厚さ約２００ｎｍのＡｌ−Ｎｄ合金層２１１と厚さ約１００ｎｍの高融点金属層２１２を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１、走査線（図示せず）、蓄積容量電極（図示せず）、遮光層（図示せず）、走査線端子部の下層金属膜３２を形成する（図３（ａ））。ここで、高融点金属は、Ｃｒ、Ｔｉ、Ｔａ、Ｎｂの何れか及びこれらの何れかの合金からなる群と、Ｍｏ、Ｗ、ＴｉＮの何れか及びこれらの何れかの合金からなる群から選択される。前者の群から選択する場合は、Ａｌ−Ｎｄ合金のＮｄ含有量は０．０１〜１質量％に調整し、後者の群から選択する場合は、Ａｌ−Ｎｄ合金のＮｄ含有量は０．５〜１質量％に調整する。エッチングの方法については後述する。
【００５０】
次に、プラズマＣＶＤにより厚さ約４００ｎｍのシリコン窒化膜からなるゲート絶縁膜３３と厚さ約２００ｎｍのアモルファスシリコン（ａ−Ｓｉ）層２２１と厚さ約３０ｎｍのリンをドープしたＮ型アモルファスシリコン（ｎ+ａ−Ｓｉ）層２２２とを順次成膜し、フォトリソグラフィーとエッチングにより、半導体層２２を形成する（図３（ｂ））。
【００５１】
次に、スパッタにより厚さ約５０ｎｍの高融点金属層２３１と厚さ２００ｎｍのＡｌ−Ｎｄ合金層２３２と厚さ約１００ｎｍの高融点金属層２３３を順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極２３、ドレイン電極２４、信号線１２、信号線端子部の下層金属膜３４を形成する（図３（ｃ））。ここで、高融点金属とＡｌ−Ｎｄ合金のＮｄ含有量については、前述した通りである。次に、ソース電極２３とドレイン電極２４との間のｎ+ａ−Ｓｉ層２２２をエッチングして除去する。このエッチングは、ソース、ドレイン電極形成時のフォトレジストをマスクにして行ってもよいし、フォトレジストを剥離した後、ソース、ドレイン電極をマスクにして行ってもよい。エッチングの方法は、例えば、６フッ化硫黄（ＳＦ6）と塩素（Ｃｌ2）と水素（Ｈ2）との混合ガスによるエッチングや３フッ化メタン（ＣＨＦ3）と酸素（Ｏ2）とヘリウム（Ｈｅ）の混合ガスとＳＦ6とＨｅの混合ガスによる２ステップエッチング等、フッ素系ガス又はフッ素系ガスと塩酸（ＨＣｌ）を除く塩素系ガスにより行われる。エッチングはプラズマエッチ（ＰＥモード）でもリアクタィブイオンエッチ（ＲＩＥモード）でもどちらで行ってもよい。ＨＣｌを用いないことにより、Ａｌ−Ｎｄ合金のコロージョンを防止することができることがわかった。
走査線と信号線のエッチング方法については後述する。
【００５２】
次に、プラズマＣＶＤにより厚さ約２００ｎｍのシリコン窒化膜からなるパッシベーション膜３５を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール３６及び端子部コンタクトホール３７を開口する（図３（ｄ））。
【００５３】
次に、スパッタにより厚さ約５０ｎｍのＩＴＯまたはインジウム亜鉛酸化膜（ＩＺＯ）からなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極２７及び端子部の接続電極３８を形成する（図３（ｅ））。透明導電膜のエッチングはシュウ酸を用いて行う。これにより、パッシベーション膜の欠陥部や下地段差部での被覆不良部からエッチング液がしみ込んで、ソース、ドレイン電極や信号線のＡｌ−Ｎｄ合金層を侵すことがなく、断線不良を低減できる。また、透明導電膜がＩＴＯである場合、成膜は次のように行う。一端真空に引いたスパッタ装置の成膜チャンバーにアルゴン（Ａｒ）と酸素と同時に、水をその分圧が２×１０-3ｐａ〜５×１０-2ｐａになるように導入し、ＤＣマグネトロンスパッタによりＩＴＯを成膜する。このとき基板加熱は行わず、常温で成膜する。これにより、シュウ酸でのエッチングが可能になり、かつ透明導電膜と下層金属膜とのコンタクト抵抗の増大を抑制することができる。この点については後述する。
最後に、約２７０℃の温度でアニールし、ＴＦＴ基板を完成する。
【００５４】
以下、走査線と信号線のエッチング方法について詳細に説明する。
先ず、高融点金属としてＣｒ又はＣｒを主体とする合金を用いた場合について説明する。図９及び図１０は、高融点金属としてＣｒ又はＣｒを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、図９は走査線を、図１０は信号線を形成する工程を示す図である。
【００５５】
まず、走査線の形成方法について図９を参照して説明する。透明絶縁性基板３１上に積層されたＡｌ−Ｎｄ合金層９１（Ｎｄ含有量０．０１％〜１質量％）及び高融点金属層（Ｃｒ層）９２上に、フォトレジスト９３を塗布し、露光、現像を行い、フォトレジスト９３を所定のパターンにパターニングし（図９（ａ））、このフォトレジスト９３をマスクとしてＣｒ層９２をウェットエッチングする（図９（ｂ））。エッチング液には、例えば、硝酸セリウム第２アンモニウムと硝酸の混酸を用い、常温で行う。ウェットエッチングの方法としては特に制限はなく、シャワー処理あるいはディップ処理により実施することができる。次いで、Ａｌ−Ｎｄ合金層９１をドライエッチングする（図９（ｃ））。エッチングガスとしては、塩素（Ｃｌ2）と３塩化ホウ素（ＢＣｌ3）を用い、例えば、圧力１．３ｐａ、Ｃｌ2流量６０ｓｃｃｍ、ＢＣｌ3流量２０ｓｃｃｍ、電極間距離１５０ｍｍの条件で、ＲＩＥを行う。最後に、フォトレジスト９３を剥離除去し、走査線９４（１１）を形成した（図９（ｄ））。
【００５６】
次に、信号線の形成方法について図１０を参照して説明する。ゲート絶縁膜３３上に積層された高融点金属層（Ｃｒ層）１０１、Ａｌ−Ｎｄ合金層１０２及び高融点金属層（Ｃｒ層）１０３上に、フォトレジスト１０４を塗布し、露光、現像を行い、フォトレジスト１０４を所定のパターンにパターニングし（図１０（ａ））、このフォトレジスト１０４をマスクとしてＣｒ層１０３をウェットエッチングする（図１０（ｂ））。ここで、フォトレジスト１０４の形状は、膜厚や現像後のベーク時間を調整し、テーパー角を３０゜〜５５゜にする（後述する）。ウェットエッチングの方法は前述と同じである。次いで、Ａｌ−Ｎｄ合金層１０２をウェットエッチングする（図１０（ｃ））。エッチング液には、例えば、燐酸、硝酸、酢酸の混酸を用い、４０℃〜５０℃の温度で行う。ウェットエッチングの方法としては特に制限はなく、シャワー処理あるいはディップ処理により実施することができる。次いで、Ｃｒ層１０１をドライエッチングする（図１０（ｄ））。エッチングガスとしては、Ｃｌ2とＯ2を用い、Ｏ2によりフォトレジストをアッシングして後退させながらＣｒ層１０３のひさし部及びＣｒ層１０１を同時にエッチングした。エッチングのモードはＰＥ、ＲＩＥのどちらであってもよい。フォトレジストのテーパー角を前述のように制御したことにより、Ｏ2によるフォトレジストの後退が容易に行われる。最後に、フォトレジスト１０４を剥離除去し、信号線１０５（１２）を形成した（図１０（ｅ））。
【００５７】
次に、高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合について説明する。図１１及び図１２は、高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、図１１は走査線を、図１２は信号線を形成する工程を示す図である。
【００５８】
まず、走査線の形成方法について図１１を参照して説明する。透明絶縁性基板３１上に積層されたＡｌ−Ｎｄ合金層９１及び高融点金属層（Ｍｏ層）９２上に、フォトレジスト９３を塗布し、露光、現像を行い、フォトレジスト９３を所定のパターンにパターニングし（図１１（ａ））、このフォトレジスト９３をマスクとしてＭｏ層９２及びＡｌ−Ｎｄ合金層９１をウェットエッチングする（図１１（ｂ））。エッチング液には、燐酸、硝酸、酢酸の混酸を用い、４０℃〜５０℃の温度で行う。燐酸、硝酸、酢酸の組成は、ＭｏのエッチングレートがＡｌ−Ｎｄ合金のエッチングレートより速くなるように調整する。例えば、質量％比で、それぞれ７２：４．４〜５．４：８又は７４：４．２〜５．２：６の組成が望ましい。ウェットエッチングの方法としては、シャワー処理、ディップ処理のどちらでも可能だが、シャワー処理もしくはパドル処理又はディップ処理とシャワー処理との組合せで行うことが望ましい。最後に、フォトレジスト９３を剥離除去し、走査線９４（１１）を形成した（図１１（ｃ））。
【００５９】
次に、信号線の形成方法について図１２を参照して説明する。ゲート絶縁膜３３上に積層された高融点金属層（Ｍｏ層）１０１、Ａｌ−Ｎｄ合金層１０２及び高融点金属層（Ｍｏ層）１０３上に、フォトレジスト１０４を塗布し、露光、現像を行い、フォトレジスト１０４を所定のパターンにパターニングし（図１２（ａ））、このフォトレジスト１０４をマスクとしてＭｏ層１０３、Ａｌ−Ｎｄ合金層１０２及びＭｏ層１０１をウェットエッチングする（図１２（ｂ））。エッチング液には、燐酸、硝酸、酢酸の混酸を用い、４０℃〜５０℃の温度で行う。燐酸、硝酸、酢酸の組成は、質量％比で、それぞれ７２：４．４〜５．４：８又は７４：４．２〜５．２：６の組成のものを用いる必要がある。また、ウェットエッチングの方法としては、シャワー処理もしくはパドル処理又はディップ処理とシャワー処理との組合せで行うことが望ましい。走査線のような積層膜のエッチングはプロセスマージンが広いが、信号線のような３層の積層膜のエッチングは下層のＭｏ層１０１がサイドエッチングされやすく、Ｍｏ層１０１、１０３、Ａｌ−Ｎｄ合金層１０２の膜厚に応じて、エッチング条件を最適化する必要がある。最後に、フォトレジスト１０４を剥離除去し、信号線１０５（１２）を形成した（図１２（ｃ））。
【００６０】
次に、高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合の他のエッチング態様について説明する。この態様は、信号線の形成方法に関するものである。図１３は、高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、信号線を形成する工程を示す図である。
【００６１】
ゲート絶縁膜３３上に積層された高融点金属層（Ｍｏ層）１０１、Ａｌ−Ｎｄ合金層１０２（Ｎｄ含有量０．５〜１質量％）及び高融点金属層（Ｍｏ層）１０３上に、フォトレジスト１０４を塗布し、露光、現像を行い、フォトレジスト１０４を所定のパターンにパターニングし（図１３（ａ））、このフォトレジスト１０４をマスクとしてＭｏ層１０３及びＡｌ−Ｎｄ合金層１０２の途中までをウェットエッチングする。（図１３（ｂ））。エッチング液には、燐酸、硝酸、酢酸の混酸を用い、４０℃〜５０℃の温度で行う。燐酸、硝酸、酢酸の組成は、ＭｏのエッチングレートがＡｌ−Ｎｄ合金のエッチングレートより速くなるように調整する。例えば、質量％比で、それぞれ７２：４．４〜５．４：８又は７４：４．２〜５．２：６の組成が望ましい。ウェットエッチングの方法としては、シャワー処理、ディップ処理のどちらでも可能だが、シャワー処理もしくはパドル処理又はディップ処理とシャワー処理との組合せで行うことが望ましい。次いで、残っているＡｌ−Ｎｄ合金層１０２及びＭｏ層１０１をドライエッチングする（図１３（ｃ））。Ａｌ−Ｎｄ合金層１０２のエッチングガスとしては、Ｃｌ2とＢＣｌ3を用い、前述した条件で、また、Ｍｏ層１０１のエッチングガスとしては、Ｃｌ2とＯ2を用い、２ステップでＲＩＥを行う。最後に、フォトレジスト１０４を剥離除去し、信号線１０５（１２）を形成した（図１３（ｄ））。
【００６２】
次に、高融点金属としてＴｉ、ＴｉＮ、Ｔａ、Ｎｂ、Ｗの何れか又はこれらの何れかを主体とする合金を用いた場合について説明する。図１４及び図１５は、高融点金属としてＴｉ、ＴｉＮ、Ｔａ、Ｎｂ、Ｗの何れか又はこれらの何れかを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、図１４は走査線を、図１５は信号線を形成する工程を示す図である。
【００６３】
まず、走査線の形成方法について図１４を参照して説明する。透明絶縁性基板３１上に積層されたＡｌ−Ｎｄ合金層９１及び高融点金属層（Ｔｉ層又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）９２上に、フォトレジスト９３を塗布し、露光、現像を行い、フォトレジスト９３を所定のパターンにパターニングし（図１４（ａ））、このフォトレジスト９３をマスクとしてＴｉ層（又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）９２及びＡｌ−Ｎｄ合金層９１をドライエッチングする（図１４（ｂ））。ここで、Ａｌ−Ｎｄ合金のＮｄ含有量は、高融点金属がＴｉ、Ｔａ、Ｎｂの場合、０．０１％〜１質量％であり、ＴｉＮ、Ｗの場合、０．５〜１質量％である。また、高融点金属がＴｉ（合金）、ＴｉＮ（合金）の場合、エッチングガスとしては、Ｃｌ2とＢＣｌ3を用い、例えば、前述した条件で、１ステップでＲＩＥを行う。また、高融点金属がＴａ（合金）、Ｎｂ（合金）、Ｗ（合金）の場合、高融点金属層９２のエッチングガスとしては、Ｃｌ2とＯ2又は４フッ化炭素（ＣＦ4）とＯ2を用い、また、Ａｌ−Ｎｄ合金層９１のエッチングガスとしては、Ｃｌ2とＢＣｌ3を用い、例えば、前述した条件で、２ステップでＲＩＥを行う。なお、高融点金属がＣｒ（合金）又はＭｏ（合金）の場合は、前述したウェットエッチングを含むエッチング方法以外に、ここで示したようなドライエッチングも可能である。この場合、Ｃｒ（合金）、Ｍｏ（合金）のエッチングガスはＣｌ2とＯ2を用い、ＲＩＥを行えばよい。最後に、フォトレジスト９３を剥離除去し、走査線９４（１１）を形成した（図１４（ｃ））。
【００６４】
次に、信号線の形成方法について図１５を参照して説明する。ゲート絶縁膜３３上に積層された高融点金属層（Ｔｉ層又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）１０１、Ａｌ−Ｎｄ合金層１０２及び高融点金属層（Ｔｉ層又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）１０３上に、フォトレジスト１０４を塗布し、露光、現像を行い、フォトレジスト１０４を所定のパターンにパターニングし（図１５（ａ））、このフォトレジスト１０４をマスクとしてＴｉ層（又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）１０３、Ａｌ−Ｎｄ合金層１０２及びＴｉ層（又はＴｉＮ層、Ｔａ層、Ｎｂ層、Ｗ層）１０１をドライエッチングする（図１５（ｂ））。ここで、Ａｌ−Ｎｄ合金のＮｄ含有量は、高融点金属がＴｉ、Ｔａ、Ｎｂの場合、０．０１％〜１質量％であり、ＴｉＮ、Ｗの場合、０．５〜１質量％である。また、高融点金属がＴｉ（合金）、ＴｉＮ（合金）の場合、エッチングガスとしては、Ｃｌ2とＢＣｌ3を用い、例えば、前述した条件で、１ステップでＲＩＥを行う。また、高融点金属がＴａ（合金）、Ｎｂ（合金）、Ｗ（合金）の場合、高融点金属層１０３、１０１のエッチングガスとしては、Ｃｌ2とＯ2又はＣＦ4とＯ2を用い、また、Ａｌ−Ｎｄ合金層１０２のエッチングガスとしては、Ｃｌ2とＢＣｌ3を用い、例えば、前述した条件で、３ステップでＲＩＥを行う。尚、高融点金属がＣｒ（合金）又はＭｏ（合金）の場合は、前述したウェットエッチングを含むエッチング方法以外に、ここで示したようなドライエッチングも可能である。この場合、Ｃｒ（合金）、Ｍｏ（合金）のエッチングガスはＣｌ2とＯ2を用い、ＲＩＥを行えばよい。最後に、フォトレジスト１０４を剥離除去し、信号線１０５（１２）を形成した（図１５（ｃ））。
以上のようにエッチングを行うことにより、配線電極形状を順テーパーないしは階段形状に制御することができる。
【００６５】
次に、上記ＴＦＴ基板１０の上に、印刷により厚さ約５０ｎｍの配向膜３９を形成し、約２２０℃の温度で焼成し、配向処理を行う。一方、透明絶縁性基板４１上に、ＴＦＴ基板１０上の各画素領域に対応してカラーフィルタ４２と、ＴＦＴ部を含む画素領域の周辺部にブラックマトリクス４３とが形成され、その上にＩＴＯ等の透明導電膜からなる共通電極４４が形成された対向基板４０の上に、印刷により厚さ５０ｎｍの配向膜３９を形成し、約２２０℃の温度で焼成し、配向処理を行う。これらのＴＦＴ基板１０と対向基板４０とを、エポキシ系樹脂接着剤からなるシール４５及びプラスチック粒子等からなる面内スペーサー（図示せず）を介して、各々の膜面が対向するようにして所定間隔に重ね合わせる。その後、ＴＦＴ基板１０と対向基板４０との間に液晶４６を注入し、液晶４６を注入したシール４５の空間部（図示せず）をＵＶ硬化型アクリレート系樹脂からなる封孔材（図示せず）で密閉する。最後に、ＴＦＴ基板１０と対向基板４０の膜面とは反対側の面に、それぞれ偏向板４７を貼って、液晶表示パネルを完成する。（図３（ｆ））
【００６６】
この後、図示してないが、走査線端子１４と信号線端子１５上に駆動回路に接続するテープキャリアパッケージ（ＴＣＰ）を圧接し、液晶表示装置を完成する。
【００６７】
前述の実施例では、５枚のマスクを用いてＴＦＴ基板を製造する場合について説明したが、本発明の液晶表示装置の製造方法は、４枚のマスクを用いてＴＦＴ基板を製造する場合にも適用可能である。
本発明の第２の実施形態の液晶表示装置に用いられるＴＦＴ基板の製造方法は、（１）透明絶縁性基板上にゲート電極及び走査線を形成する工程、（２）ゲート絶縁膜、ソース、ドレイン電極及び信号線、半導体層を形成する工程、（３）パッシベーション膜、コンタクトホールを形成する工程、（４）画素電極を形成する工程を有し、前記ゲート電極及び走査線をＡｌ−Ｎｄ合金層と高融点金属層との積層構造に形成し、前記ソース、ドレイン電極及び信号線を高融点金属層とＡｌ−Ｎｄ合金層と高融点金属層との３層構造に形成することを特徴とする。
【００６８】
本発明の液晶表示装置において用いられるＴＦＴ基板の製造方法の第２の実施例は、図５に示すように、まず、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板３１上に、スパッタにより厚さ約２００ｎｍのＡｌ−Ｎｄ合金層２１１と厚さ約１００ｎｍの高融点金属層２１２を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１、走査線（図示せず）、蓄積容量電極（図示せず）、遮光層（図示せず）、走査線端子部の下層金属膜３２を形成する（図５（ａ））。ここで、高融点金属の種類とＡｌ−Ｎｄ合金のＮｄ含有量については、第１の実施例と全く同様である。エッチングの方法についても前述した通りである。
【００６９】
次に、プラズマＣＶＤにより厚さ約４００ｎｍのシリコン窒化膜からなるゲート絶縁膜３３と厚さ約２００ｎｍのアモルファスシリコン（ａ−Ｓｉ）層２２１と厚さ約３０ｎｍのリンをドープしたＮ型アモルファスシリコン（ｎ+ａ−Ｓｉ）層２２２とを順次成膜し、さらに、スパッタにより厚さ約５０ｎｍの高融点金属層２３１と厚さ２００ｎｍのＡｌ−Ｎｄ合金層２３２と厚さ約１００ｎｍの高融点金属層２３３を順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極２３、ドレイン電極２４、信号線１２、信号線端子部の下層金属膜３４と半導体層２２を形成する（図５（ｂ））。ここで、高融点金属とＡｌ−Ｎｄ合金のＮｄ含有量については、前述した通りである。
【００７０】
本実施例では、第１の実施例と異なり、ソース、ドレイン電極と半導体層の形成を１工程で行う。この方法を図６を用いて説明する。図６は、図５（ｂ）の工程を説明する断面図である。
ゲート絶縁膜３３、ａ−Ｓｉ層２２１及びｎ+ａ−Ｓｉ層２２２からなる３層膜上に積層された高融点金属層２３１、Ａｌ−Ｎｄ合金層２３２及び高融点金属層２３３上に、フォトレジストを塗布し、露光、現像を行い、フォトレジスト６１を所定のパターンで階段形状にパターニングする。このとき、露光はハーフトーンマスク又はグレートーンマスクを用い、フォトレジスト６１は、ソース、ドレイン電極となる部分でチャネル領域に面する領域上だけ厚く形成し、ソース、ドレイン電極となる部分でその他の領域、信号線及び信号線端子部の下層金属膜上には薄く形成する。（図６（ａ））。次に、このフォトレジスト６１をマスクとして高融点金属層２３１、Ａｌ−Ｎｄ合金層２３２及び高融点金属層２３３をエッチングする（図６（ｂ））。エッチングの方法については前述した通りである。次に、酸素プラズマ処理を行い、フォトレジスト６１を全体的にアッシングして、上記の薄い部分を除去する（図６（ｃ））。次に、Ｎメチル２ピロリドン（ＮＭＰ）のような有機溶剤の蒸気で残ったフォトレジスト６２をリフローした後、このフォトレジスト６３とソース、ドレイン電極、信号線及び信号線端子部の下層金属膜をマスクにして、ｎ+ａ−Ｓｉ層２２２及びａ−Ｓｉ層２２１をエッチングする（図６（ｄ））。エッチングの方法は、例えば、ＳＦ6とＨｅやＳＦ6とＣｌ2、Ｈ2の混合ガス等、フッ素系ガス又はフッ素系ガスと塩酸（ＨＣｌ）を除く塩素系ガスにより行われる。このエッチングはＲＩＥで行なわれる。最後にフォトレジスト６３を剥離除去した後、ソース電極２３とドレイン電極２４との間のｎ+ａ−Ｓｉ層２２２をエッチングして除去して、ソース電極２３、ドレイン電極２４、信号線１２及び信号線端子部の下層金属膜３４を形成する（図６（ｅ））。チャネル部分のｎ+ａ−Ｓｉ層のエッチングの方法については、第１の実施例と同様である。ｎ+ａ−Ｓｉ層及びａ−Ｓｉ層のエッチングにＨＣｌを用いないことにより、Ａｌ−Ｎｄ合金のコロージョンを防止することができる。
【００７１】
次に、プラズマＣＶＤにより厚さ約２００ｎｍのシリコン窒化膜からなるパッシベーション膜３５を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール３６及び端子部コンタクトホール３７を開口する（図５（ｃ））。
【００７２】
次に、スパッタにより厚さ約５０ｎｍのＩＴＯまたはＩＺＯからなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極２７及び端子部の接続電極３８を形成する（図５（ｄ））。透明導電膜のエッチングについては、第１の実施例と同様である。また、透明導電膜がＩＴＯである場合の成膜の方法についても、第１の実施例と同様である。
最後に、約２７０℃の温度でアニールし、ＴＦＴ基板を完成する。
【００７３】
この後、第１の実施例と同様にして、液晶表示装置を完成する。
【００７４】
前述の２つの実施例では、５枚又は４枚のマスクを用いた逆スタガチヤネルエッチ型ＴＦＴ基板を製造する場合について説明したが、本発明の液晶表示装置の製造方法は、逆スタガチヤネル保護型ＴＦＴ基板を製造する場合にも適用可能である。
本発明の第３の実施形態の液晶表示装置に用いられるＴＦＴ基板の製造方法は、（１）透明絶縁性基板上にゲート電極及び走査線を形成する工程、（２）ゲート絶縁膜、ａ−Ｓｉ層、チャネル保護膜を形成する工程、（３）ソース、ドレイン電極及び信号線、半導体層を形成する工程、（４）パッシベーション膜、コンタクトホールを形成する工程、（５）画素電極を形成する工程を有し、前記ゲート電極及び走査線をＡｌ−Ｎｄ合金層と高融点金属層との積層構造に形成し、前記ソース、ドレイン電極及び信号線を高融点金属層とＡｌ−Ｎｄ合金層と高融点金属層との３層構造に形成することを特徴とする。
【００７５】
本発明の液晶表示装置において用いられるＴＦＴ基板の製造方法の第３の実施例は、図８に示すように、まず、厚さ０．７ｍｍの無アルカリガラスからなる透明絶縁性基板３１上に、スパッタにより厚さ約２００ｎｍのＡｌ−Ｎｄ合金層２１１と厚さ約１００ｎｍの高融点金属層２１２を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１、走査線（図示せず）、蓄積容量電極（図示せず）、遮光層（図示せず）、走査線端子部の下層金属膜３２を形成する（図８（ａ））。ここで、高融点金属の種類とＡｌ−Ｎｄ合金のＮｄ含有量については、第１の実施例と全く同様である。エッチングの方法についても前述した通りである。
【００７６】
次に、プラズマＣＶＤにより厚さ約４００ｎｍのシリコン窒化膜からなるゲート絶縁膜３３と厚さ約８０ｎｍのアモルファスシリコン（ａ−Ｓｉ）層２２１と厚さ約１００ｎｍのシリコン窒化膜とを順次成膜し、フォトリソグラフィーとエッチングにより、ゲート電極２１に対向して、チャネル保護膜７１を形成する。
（図８（ｂ））
【００７７】
次に、プラズマＣＶＤにより厚さ約３０ｎｍのリンをドープしたＮ型アモルファスシリコン（ｎ+ａ−Ｓｉ）層２２２と、さらに、スパッタにより厚さ約５０ｎｍの高融点金属層２３１と厚さ２００ｎｍのＡｌ−Ｎｄ合金層２３２と厚さ約１００ｎｍの高融点金属層２３３とを順次成膜し、フォトリソグラフィーとエッチングにより、ソース電極２３、ドレイン電極２４、信号線１２、信号線端子部の下層金属膜３４と半導体層２２を形成する（図８（ｃ））。ここで、高融点金属とＡｌ−Ｎｄ合金のＮｄ含有量については、前述した通りである。また、半導体層２２のエッチングの方法は、第２の実施例と同様である。
【００７８】
次に、プラズマＣＶＤにより厚さ約２００ｎｍのシリコン窒化膜からなるパッシベーション膜３５を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホール３６及び端子部コンタクトホール３７を開口する（図８（ｄ））。
【００７９】
次に、スパッタにより厚さ約５０ｎｍのＩＴＯまたＩＺＯからなる透明導電膜を成膜し、フォトリソグラフィーとエッチングにより、画素電極２７及び端子部の接続電極３８を形成する（図８（ｅ））。透明導電膜のエッチングについては、第１の実施例と同様である。また、透明導電膜がＩＴＯである場合の成膜の方法についても、第１の実施例と同様である。
最後に、約２７０℃の温度でアニールし、ＴＦＴ基板を完成する。
【００８０】
この後、第１の実施例と同様にして、液晶表示装置を完成する。
【００８１】
次に、本発明の根拠になるデータについて説明する。
図１６は、線幅６μｍ時のフォトレジストのテーパー角と現像後ベーク時間（温度１４５℃）との関係をグラフで示した一例である。フォトレジストの膜厚に応じ、現像後ベーク時間を約１２０秒以上にすれば、ほぼ一定のテーパー角が得られるようになり、膜厚が１．０μｍのときは約３３゜、膜厚が１．５μｍのときは約５３゜となる。テーパー角が小さいほど、ＣｒとＡｌ−Ｎｄ合金とＣｒの３層の積層膜のエッチング時に、図１０（ｃ）〜図１０（ｄ）の工程において、フォトレジストの後退が容易になり、エッチング形状の制御が容易になる。配線幅が狭くなるにつれ、フォトレジストのテーバー角が大きくなり、エッチング時にフォトレジストが後退しにくくなるため、エッチング形状の制御が困難になる。特に配線幅が６μｍより狭くなると、テーパー角を３０゜〜３５゜程度に制御する必要がある。このためフォトレジストの膜厚を１．０μｍ程度にする必要がある。例えば、配線幅が１６μｍでは、フォトレジストの膜厚を１．５μｍにしても、テーパー角は３５゜程度になり、エッチング形状の制御は容易である。従って、フォトレジストのテーパー角は３０゜〜５５゜が望ましく、さらに望ましくは、３０゜〜３５゜にするのがよい。
【００８２】
図１７は、Ａｌ−Ｎｄ合金上に高融点金属を積層した場合のＮｄ含有量とヒロック、比抵抗、ドライエッチ残渣の関係を表で示したものである。図１７中、ヒロック及び残渣の発生についての評価は以下の通りである。
○：ヒロックは発生しない。
×：ヒロックが発生する。
また、エッチング時の残渣についての評価は以下の通りである。
○：残渣が発生しない。
△：残渣がわずかに発生する。
×：残渣が多く発生する。
【００８３】
ここで、Ａｌ−Ｎｄ合金の膜厚は２５０ｎｍ、高融点金属の膜厚は１００ｎｍ、アニール温度は２７０℃３０分である。高融点金属がＣｒ、Ｔｉ、Ｔａ、Ｎｂの場合は、Ｎｄ含有量が０．０１質量％以上であれば、ヒロックは発生せず、また、高融点金属がＭｏ、Ｗ、ＴｉＮの場合は、Ｎｄ含有量が０．５質量％以上であれば、ヒロックは発生しないことがわかった。一方、ドライエッチング時の残渣は、前述したエッチング条件で、０．０１質量％〜０．１質量％の範囲では発生はないが、０．５質量％〜１．０質量％では残渣が僅かに発生した（問題とならないレベル）。しかし、２質量％では残渣が多く発生した。従って、高融点金属がＣｒ、Ｔｉ、Ｔａ、Ｎｂの場合は、Ａｌ−Ｎｄ合金のＮｄ含有量は０．０１質量％〜１．０質量％が望ましく、さらに望ましくは、０．０１質量％〜０．１質量％であればよい。また、高融点金属がＭｏ、Ｗ、ＴｉＮの場合は、Ａｌ−Ｎｄ合金のＮｄ含有量は０．５質量％〜１．０質量％が望ましい。
【００８４】
図１８は、ＭｏとＡｌ−Ｎｄ合金とＭｏの３層の積層膜のエッチング（図１２参照）において、燐酸と酢酸を質量％比で７２：８と７４：６に固定した場合に、硝酸の濃度を変化させたときのエッチング形状の良否を表で示したものである。
図１８中、エッチング形状についての評価は以下の通りである。
○：下層のＭｏにサイドエッチが入らない。
×：下層のＭｏにサイドエッチが入る。
燐酸：酢酸＝７２：８のときは、硝酸が４．４質量％〜５．４質量％の範囲で、また、燐酸：酢酸＝７４：６のときは、硝酸が４．２質量％〜５．２質量％の範囲で、安定的に下層のＭｏにサイドエッチが入らない良好なエッチング形状が得られた。ここで、燐酸と酢酸の濃度を固定したのは、ＭｏのエッチレートがＡｌ−Ｎｄ合金のエッチレートの約２倍程度になる組成を選択したからである。エッチング時にＭｏとＡｌ−Ｎｄ合金の間に電極電位差に起因する電池が働くため、ＭｏのエッチレートとＡｌ−Ｎｄ合金のエッチレートがほぼ等しい領域では、Ａｌ−Ｎｄ合金層が大きくサイドエッチされることを確認した。従って、上記のエッチレートの関係になる領域で、硝酸の濃度を混合上限値から少なくしていき、エッチング形状が良好になる組成を見出した。（硝酸濃度の混合上限値は燐酸：酢酸＝７２：８のとき５．５質量％、燐酸：酢酸＝７４：６のときは５．３質量％である。）
【００８５】
図１９は、ＩＴＯスバッタ時のＨ2Ｏ分圧とＩＴＯと下層金属膜間のコンタクト抵抗、シュウ酸によるＩＴＯウェットエッチ時の残渣の関係を表で示したものである。ここでは、下層金属膜がＣｒの場合の値である。
図１９中、コンタクト抵抗についての評価は以下の通りである。
○：コンタクト抵抗値はＨ２Ｏを導入しない場合と同様である。
△：コンタクト抵抗値はＨ２Ｏを導入しない場合より少し高い。
×：コンタクト抵抗値はＨ２Ｏを導入しない場合より非常に高い。
エッチング時の残渣についての評価は図１７と同様である。
Ｈ2Ｏ分圧が２×１０-3ｐａ以下では、コンタクト抵抗値はＨ2Ｏを導入しない場合と同等であるが、Ｈ2Ｏ分圧が２×１０-3ｐａを超えると、徐々に上昇し、５×１０-2ｐａを超えると急激に上昇することを確認した。Ｈ2Ｏ分圧が７×１０-2ｐａでは、コンタクト抵抗値は２桁程度上昇する。一方、シュウ酸によるＩＴＯウェットエッチ時の残渣は、Ｈ2Ｏ分圧が２×１０-3ｐａ以上では問題ないが、Ｈ2Ｏ分圧が６×１０-4ｐａでは、残渣が発生することを確認した。従って、ＩＴＯスバッタ時のＨ2Ｏ分圧は、２×１０-3ｐａ〜５×１０-2ｐａの範囲内に制御することが望ましい。
【００８６】
以上のように、画素電極がパッシベーション膜上にある逆スタガ構造のＴＦＴ基板において、走査線と信号線にＡｌ−Ｎｄ合金と高融点金属の積層膜を用い、高融点金属の種類に応じてＮｄ含有量を最適値に調整することにより、ヒロックを抑制することができると共に、前述したエッチング方法を採用することにより、配線形状を順テーパー形状又は階段形状に制御することができる。また、前述した透明導電膜の成膜及びエッチング方法、チャネル部のｎ+ａ−Ｓｉ及び半導体層のエッチング方法を採用することにより、信号線の断線やコロージョンを抑制することができる。
【００８７】
尚、前述した実施例ではツイスティドネマティック（ＴＮ）型の液晶表示装置に適用した例を示したが、本発明はインプレインスイッチング（ＩＰＳ）型の液晶表示装置に適用できることは言うまでもない。ＩＰＳ型液晶表示装置では、通常画素電極は金属膜で形成されるが、実施例に示したようなＴＦＴ基板では、端子部の接続電極や、共通配線の結束、保護トランジスタ部のゲート層とドレイン層との層変換のためにパッシベーション膜上の透明導電膜を使用するため、製造工程フローとしては、ＴＮ型もＩＰＳ型も全く同じになるためである。また、ＩＰＳ型の液晶表示装置でも、開口率向上のため、パッシベーション膜上に透明導電膜で画素電極と共通電極を形成する技術があり、本発明は、このような液晶表示装置にも適用できることは明白である。
また、前述した実施例ではａ−ＳｉＴＦＴの例を示したが、ポリシリコン（ｐ−Ｓｉ）ＴＦＴにも適用できることは言うまでもない。
【００８８】
【発明の効果】
以上詳述した通り、本発明によれば、ＴＦＴ基板の配線形状の制御が容易で、エッチング残渣やヒロックの発生を抑制でき、また、信号線の断線やコロージョンの発生を低減できる低抵抗配線及び短縮プロセスを用いたＴＦＴ基板を容易に製造することができると同時に、透明導電膜と下層の金属膜とのコンタクト抵抗の増大を抑制でき、製品の歩留、信頼性を向上することができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置に使用するＴＦＴ基板の構成を示す概念図である。
【図２】 本発明の第１の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図である。
【図３】 本発明の第１の実施形態の液晶表示装置に使用するＴＦＴ基板の製造工程を図示したものであり、図２のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図である。
【図４】 本発明の第２の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図である。
【図５】 本発明の第２の実施形態の液晶表示装置に使用するＴＦＴ基板の製造工程を図示したものであり、図４のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図である。
【図６】 図５（ｂ）の工程を説明する断面図である。
【図７】 本発明の第３の実施形態の液晶表示装置に使用するＴＦＴ基板の１画素部及び走査線端子部、信号線端子部の平面図である。
【図８】 本発明の第３の実施形態の液晶表示装置に使用するＴＦＴ基板の製造工程を図示したものであり、図７のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿って切って図示した断面図である。
【図９】 高融点金属としてＣｒ又はＣｒを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、走査線を形成する工程を示す図である。
【図１０】高融点金属としてＣｒ又はＣｒを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、信号線を形成する工程を示す図である。
【図１１】高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、走査線を形成する工程を示す図である。
【図１２】高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、信号線を形成する工程を示す図である。
【図１３】高融点金属としてＭｏ又はＭｏを主体とする合金を用いた場合の他の態様のエッチング処理の工程を示す図であり、信号線を形成する工程を示す図である。
【図１４】高融点金属としてＴｉ、ＴｉＮ、Ｔａ、Ｎｂ、Ｗの何れか又はこれらの何れかを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、走査線を形成する工程を示す図である。
【図１５】高融点金属としてＴｉ、ＴｉＮ、Ｔａ、Ｎｂ、Ｗの何れか又はこれらの何れかを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、信号線を形成する工程を示す図である。
【図１６】線幅６μｍ時のフォトレジストのテーパー角と現像後ベーク時間の関係をグラフで示した図の一例である。
【図１７】Ａｌ−Ｎｄ合金上に高融点金属を積層した場合のＮｄ含有量とヒロック、比抵抗、ドライエッチ残渣の関係を表で示した図である。
【図１８】ＭｏとＡｌ−Ｎｄ合金とＭｏの３層の積層膜のエッチングにおいて、燐酸と酢酸を質量％比で７２：８と７４：６に固定した場合に、硝酸の濃度を変化させたときのエッチング形状の良否を表で示した図である。
【図１９】ＩＴＯスバッタ時のＨ2Ｏ分圧とＩＴＯと下層金属膜間のコンタクト抵抗、シュウ酸によるＩＴＯウェットエッチ時の残渣の関係を表で示した図である。
【符号の説明】
１０ ＴＦＴ基板
１１ 走査線
１２ 信号線
１３ ＴＦＴ
１４ 走査線端子
１５ 信号線端子
２１ ゲート電極
２２ 半導体層
２３ ソース電極
２４ ドレイン電極
２５ 蓄積容量電極
２６ 遮光層
２７ 画素電極
３１ 透明絶縁性基板
３２ 走査線端子部の下層金属膜
３３ ゲート絶縁膜
３４ 信号線端子部の下層金属膜
３５ パッシベーション膜
３６ 画素部コンタクトホール
３７ 端子部コンタクトホール
３８ 接続電極
２１１ アルミニウム−ネオジム層
２１２ 高融点金属層
２２１ アモルファスシリコン層
２２２ Ｎ型アモルファスシリコン層
２３１ 高融点金属層
２３２ アルミニウム−ネオジム層
２３３ 高融点金属層
３９ 配向膜
４０ 対向基板
４１ 透明絶縁性基板
４２ カラーフィルタ
４３ ブラックマトリクス
４４ 共通電極
４５ シール
４６ 液晶
４７ 偏向板
６１ フォトレジスト
６２ フォトレジスト
６３ フォトレジスト
７１ チャネル保護膜
９１ アルミニウム−ネオジム層
９２ 高融点金属層
９３ フォトレジスト
９４ 走査線
１０１ 高融点金属層
１０２ アルミニウム−ネオジム層
１０３ 高融点金属層
１０４ フォトレジスト
１０５ 信号線
Claims (12)
- 基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置の製造方法において、前記基板上に下層からアルミニウム−ネオジム合金層と高融点金属層とを積層して形成し、当該積層構造を少なくともドライエッチングを含んでパターニングすることにより前記走査線を形成し、
前記基板上に下層から高融点金属層とアルミニウム−ネオジム合金層と高融点金属層とを３層に積層して形成し、当該積層構造を少なくともドライエッチングを含んでパターニングすることにより前記信号線を形成し、
前記高融点金属が、クロム、チタン、タンタル及びニオブからなる群から選択される金属、又はクロム、チタン、タンタル及びニオブからなる群から選択される金属を主体とする合金であり、
前記アルミニウム−ネオジム合金中のネオジム含有量を０．０１質量％以上１質量％以下に形成することを特徴とする液晶表示装置の製造方法。 - 基板上にマトリクス配置された走査線と、信号線と、前記走査線及び信号線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極とを有する液晶表示装置の製造方法において、前記基板上に下層からアルミニウム−ネオジム合金層と高融点金属層とを積層して形成し、当該積層構造を少なくともドライエッチングを含んでパターニングすることにより前記走査線を形成し、
前記基板上に下層から高融点金属層とアルミニウム−ネオジム合金層と高融点金属層とを３層に積層して形成し、当該積層構造を少なくともドライエッチングを含んでパターニングすることにより前記信号線を形成し、
前記高融点金属が、タングステン及び窒化チタンからなる群から選択される金属、又はタングステン及び窒化チタンからなる群から選択される金属を主体とする合金であり、
前記アルミニウム−ネオジム合金をネオジム含有量を０．５質量％以上１質量％以下に形成することを特徴とする液晶表示装置の製造方法。 - 前記走査線のパターニングを、クロム層またはクロムを主体とする合金層をウェットエッチングで行い、アルミニウム−ネオジム合金層をドライエッチングで順次行うことを特徴とする請求項１記載の液晶表示装置の製造方法。
- 前記信号線のパターニングを、上層のクロム層またはクロムを主体とする合金層をウェットエッチングで行い、アルミニウム−ネオジム合金層をウェットエッチングで行い、下層のクロム層またはクロムを主体とする合金層をドライエッチングで順次行うことを特徴とする請求項１に記載の液晶表示装置の製造方法。
- 前記信号線のパターニング時に信号線上に形成されるマスクとなるフォトレジストの形状を、テーパー角が３０゜以上５５゜以下となるように形成することを特徴とする請求項４に記載の液晶表示装置の製造方法。
- 前記ドライエッチングを塩素及び酸素ガス中で行い、下層のクロム層またはクロムを主体とする合金層のエッチングと同時に前記フォトレジストをアッシングして後退させることで、上層のクロム層またはクロムを主体とする合金層を後退させることを特徴とする請求項４又は５に記載の液晶表示装置の製造方法。
- 前記走査線または前記信号線のパターニングをドライエッチングにより行うことを特徴とする請求項１又は２に記載の液晶表示装置の製造方法。
- 前記画素電極を透明導電膜で形成し、前記透明導電膜のパターニングをシュウ酸によるウェットエッチングにより行うことを特徴とする請求項１〜請求項７のいずれか１項に記載の液晶表示装置の製造方法。
- 前記透明導電膜をインジウム錫酸化膜で形成し、前記インジウム錫酸化膜の成膜を非加熱かつ水を含有させた不活性ガス中で行い、その際の水の分圧を２×１０−３ｐａ以上５×１０−２ｐａ以下とすることを特徴とする請求項８に記載の液晶表示装置の製造方法。
- 前記透明導電膜をインジウム亜鉛酸化膜で形成することを特徴とする請求項８に記載の液晶表示装置の製造方法。
- 前記薄膜トランジスタのソース、ドレイン電極を形成する際の不純物半導体層のパターニングをフッ素系ガスもしくはフッ素系ガスと塩酸を除く塩素系ガスによるドライエッチングにより行うことを特徴とする請求項１〜請求項１０のいずれか１項に記載の液晶表示装置の製造方法。
- 前記薄膜トランジスタのソース、ドレイン電極を形成する際の不純物半導体層のパターニング及び前記薄膜トランジスタの半導体層のパターニングを、フッ素系ガスもしくはフッ素系ガスと塩酸を除く塩素系ガスによるドライエッチングにより行うことを特徴とする請求項１〜請求項１０のいずれか１項に記載の液晶表示装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001150092A JP4920140B2 (ja) | 2001-05-18 | 2001-05-18 | 液晶表示装置及びその製造方法 |
| TW091110359A TW560073B (en) | 2001-05-18 | 2002-05-17 | Active matrix substrate for liquid crystal display and its fabrication |
| KR10-2002-0027406A KR100531094B1 (ko) | 2001-05-18 | 2002-05-17 | 액정표시장치용 능동매트릭스기판 및 그 제조방법 |
| US10/151,544 US6894311B2 (en) | 2001-05-18 | 2002-05-20 | Active matrix substrate for liquid crystal display utilizing interconnection lines formed from multilayered films that include an aluminum-neodymium alloy layer |
| US10/793,086 US7037766B2 (en) | 2001-05-18 | 2004-03-04 | Method of fabricating an active matrix substrate for liquid crystal display utilizing interconnection lines formed from multilayered films that include an aluminum-neodymium alloy layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001150092A JP4920140B2 (ja) | 2001-05-18 | 2001-05-18 | 液晶表示装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011249576A Division JP5411236B2 (ja) | 2011-11-15 | 2011-11-15 | 液晶表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002341367A JP2002341367A (ja) | 2002-11-27 |
| JP4920140B2 true JP4920140B2 (ja) | 2012-04-18 |
Family
ID=18995170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001150092A Expired - Fee Related JP4920140B2 (ja) | 2001-05-18 | 2001-05-18 | 液晶表示装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6894311B2 (ja) |
| JP (1) | JP4920140B2 (ja) |
| KR (1) | KR100531094B1 (ja) |
| TW (1) | TW560073B (ja) |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW554539B (en) * | 2002-09-09 | 2003-09-21 | Chunghwa Picture Tubes Ltd | Thin film transistor source/drain structure and manufacturing method thereof |
| TWI232991B (en) | 2002-11-15 | 2005-05-21 | Nec Lcd Technologies Ltd | Method for manufacturing an LCD device |
| KR101054819B1 (ko) * | 2003-06-24 | 2011-08-05 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| WO2005008757A1 (en) * | 2003-07-16 | 2005-01-27 | Showa Denko K.K. | n-TYPE OHMIC ELECTRODE FOR n-TYPE GROUP III NITRIDE SEMICONDUCTOR, SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH THE ELECTRODE, AND METHOD FOR FORMING n-TYPE OHMIC ELECTRODE |
| TWI336921B (en) * | 2003-07-18 | 2011-02-01 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
| KR100543001B1 (ko) * | 2003-09-03 | 2006-01-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치 |
| US7220611B2 (en) * | 2003-10-14 | 2007-05-22 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel and fabricating method thereof |
| CN101853809B (zh) | 2003-11-14 | 2013-01-02 | 株式会社半导体能源研究所 | 半导体元件及其制造方法和液晶显示器及其制造方法 |
| KR100623247B1 (ko) | 2003-12-22 | 2006-09-18 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| JP4055764B2 (ja) * | 2004-01-26 | 2008-03-05 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4221314B2 (ja) * | 2004-02-10 | 2009-02-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
| JP4085094B2 (ja) * | 2004-02-19 | 2008-04-30 | シャープ株式会社 | 導電素子基板の製造方法、液晶表示装置の製造方法 |
| KR100663624B1 (ko) * | 2004-04-29 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101061850B1 (ko) * | 2004-09-08 | 2011-09-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조방법 |
| KR101064626B1 (ko) * | 2004-10-14 | 2011-09-15 | 주식회사 동진쎄미켐 | 박막트랜지스터 액정표시장치의 에칭 조성물 |
| KR101122228B1 (ko) * | 2004-10-26 | 2012-03-19 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101171175B1 (ko) * | 2004-11-03 | 2012-08-06 | 삼성전자주식회사 | 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법 |
| JP4741343B2 (ja) * | 2004-11-29 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7547627B2 (en) | 2004-11-29 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20060064388A (ko) * | 2004-12-08 | 2006-06-13 | 삼성전자주식회사 | 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법 |
| JP2006201312A (ja) * | 2005-01-18 | 2006-08-03 | Nec Corp | 液晶表示パネル及び液晶表示装置 |
| US8999836B2 (en) | 2005-05-13 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| KR20060131071A (ko) * | 2005-06-15 | 2006-12-20 | 삼성전자주식회사 | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 |
| KR101189271B1 (ko) | 2005-07-12 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7576359B2 (en) * | 2005-08-12 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| TWI339442B (en) | 2005-12-09 | 2011-03-21 | Samsung Mobile Display Co Ltd | Flat panel display and method of fabricating the same |
| KR100818887B1 (ko) * | 2005-12-14 | 2008-04-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 제조 방법 |
| KR101226444B1 (ko) * | 2005-12-21 | 2013-01-28 | 삼성디스플레이 주식회사 | 표시 기판의 제조 방법 및 표시 기판 |
| KR101251351B1 (ko) * | 2005-12-28 | 2013-04-05 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널 |
| JP5231719B2 (ja) * | 2006-03-30 | 2013-07-10 | 富士通株式会社 | 電界効果トランジスタの製造方法 |
| KR101226594B1 (ko) * | 2006-05-15 | 2013-01-28 | 삼성디스플레이 주식회사 | 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 |
| US7781767B2 (en) * | 2006-05-31 | 2010-08-24 | Kobe Steel, Ltd. | Thin film transistor substrate and display device |
| KR101229277B1 (ko) * | 2006-10-12 | 2013-02-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| JP2008116529A (ja) * | 2006-11-01 | 2008-05-22 | Epson Imaging Devices Corp | 液晶表示パネルの製造方法及び液晶表示パネル |
| JP4932602B2 (ja) * | 2006-11-14 | 2012-05-16 | 三菱電機株式会社 | 多層薄膜パターン及び表示装置の製造方法 |
| KR100937173B1 (ko) * | 2006-12-26 | 2010-01-15 | 엘지디스플레이 주식회사 | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 |
| KR20080078164A (ko) * | 2007-02-22 | 2008-08-27 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법 |
| JP5429590B2 (ja) * | 2007-07-10 | 2014-02-26 | Ｎｌｔテクノロジー株式会社 | ハーフトーンマスク |
| US8349671B2 (en) * | 2007-09-03 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
| JP5170835B2 (ja) * | 2008-05-09 | 2013-03-27 | 双葉電子工業株式会社 | 蛍光表示管とその製造方法 |
| KR100975204B1 (ko) * | 2008-08-04 | 2010-08-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| CN101685229B (zh) * | 2008-09-25 | 2012-02-29 | 北京京东方光电科技有限公司 | 液晶显示器阵列基板的制造方法 |
| JP2011040593A (ja) * | 2009-08-12 | 2011-02-24 | Seiko Epson Corp | 半導体装置ならびに半導体装置の製造方法 |
| WO2011043162A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| WO2011043164A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| CN102598279B (zh) | 2009-11-06 | 2015-10-07 | 株式会社半导体能源研究所 | 半导体装置 |
| CN102598284B (zh) | 2009-11-06 | 2015-04-15 | 株式会社半导体能源研究所 | 半导体器件 |
| TWI427784B (zh) * | 2010-07-16 | 2014-02-21 | Au Optronics Corp | 畫素結構的製造方法及有機發光元件的製造方法 |
| JP2012073341A (ja) | 2010-09-28 | 2012-04-12 | Hitachi Displays Ltd | 液晶表示装置 |
| KR101984218B1 (ko) * | 2011-01-28 | 2019-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 및 반도체 장치 |
| CN102646634B (zh) * | 2011-04-29 | 2013-06-12 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板制造方法 |
| JP2013080160A (ja) * | 2011-10-05 | 2013-05-02 | Japan Display East Co Ltd | 表示装置 |
| CN102544029A (zh) * | 2012-02-07 | 2012-07-04 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| KR20130139438A (ko) * | 2012-06-05 | 2013-12-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
| CN103413782B (zh) * | 2013-07-23 | 2015-08-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示面板 |
| US9305840B2 (en) * | 2013-12-21 | 2016-04-05 | Macronix International Co., Ltd. | Cluster system for eliminating barrier overhang |
| KR102091541B1 (ko) * | 2014-02-25 | 2020-03-20 | 동우 화인켐 주식회사 | 유기 발광 표시 장치의 제조 방법 |
| JP2016018948A (ja) * | 2014-07-10 | 2016-02-01 | セイコーエプソン株式会社 | 導電パターン形成方法、半導体装置、及び電子機器 |
| JP2017092330A (ja) * | 2015-11-13 | 2017-05-25 | 株式会社神戸製鋼所 | デバイス用配線膜 |
| JP6545625B2 (ja) * | 2016-02-04 | 2019-07-17 | 株式会社コベルコ科研 | 表示装置用配線構造 |
| CN107342299A (zh) * | 2017-08-30 | 2017-11-10 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置及其制作方法 |
| KR102755667B1 (ko) * | 2019-01-25 | 2025-01-20 | 삼성디스플레이 주식회사 | 표시 장치용 도전선, 이를 포함하는 표시 장치, 및 이를 포함하는 표시 장치의 제조 방법 |
| CN110265583B (zh) * | 2019-07-26 | 2022-08-12 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
| KR20210101353A (ko) * | 2020-02-07 | 2021-08-19 | 삼성디스플레이 주식회사 | 도전 패턴의 제조 방법, 표시 장치 및 이의 제조 방법 |
| JP2020115548A (ja) * | 2020-03-18 | 2020-07-30 | イー インク コーポレイション | 導電パターン形成方法、半導体装置、及び電子機器 |
| CN111524903B (zh) * | 2020-04-23 | 2023-03-28 | 深圳市华星光电半导体显示技术有限公司 | Goa阵列基板及制备方法 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62207886A (ja) * | 1986-03-10 | 1987-09-12 | Nippon Telegr & Teleph Corp <Ntt> | アルミニウム膜のエツチング液組成物 |
| TW269743B (ja) * | 1994-04-26 | 1996-02-01 | Toshiba Eng Co | |
| JPH07321328A (ja) * | 1994-05-27 | 1995-12-08 | Hitachi Ltd | 薄膜トランジスタ駆動液晶表示装置およびその製法 |
| JPH0950712A (ja) * | 1995-08-07 | 1997-02-18 | Hitachi Ltd | 透明導電膜及びその形成方法 |
| JPH0964366A (ja) * | 1995-08-23 | 1997-03-07 | Toshiba Corp | 薄膜トランジスタ |
| DE69635239T2 (de) * | 1995-11-21 | 2006-07-06 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Herstellung einer Flüssigkristall-Anzeige |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| KR200205996Y1 (ko) * | 1996-08-23 | 2000-12-01 | 이구택 | 산화방지제 자동투입장치 |
| KR100278561B1 (ko) * | 1996-10-15 | 2001-02-01 | 포만 제프리 엘 | 테이퍼를구비하며에칭성이감소된다층의금속샌드위치구조및그형성방법 |
| US6081308A (en) * | 1996-11-21 | 2000-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| JP2988399B2 (ja) * | 1996-11-28 | 1999-12-13 | 日本電気株式会社 | アクティブマトリクス基板 |
| TW400556B (en) * | 1997-02-26 | 2000-08-01 | Samsung Electronics Co Ltd | Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| KR100552283B1 (ko) * | 1998-01-22 | 2006-06-23 | 삼성전자주식회사 | 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법 |
| JPH11258625A (ja) * | 1998-03-12 | 1999-09-24 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
| KR100320007B1 (ko) * | 1998-03-13 | 2002-01-10 | 니시무로 타이죠 | 표시장치용 어레이기판의 제조방법 |
| JP4663829B2 (ja) * | 1998-03-31 | 2011-04-06 | 三菱電機株式会社 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
| JP2000002892A (ja) * | 1998-04-17 | 2000-01-07 | Toshiba Corp | 液晶表示装置、マトリクスアレイ基板およびその製造方法 |
| JP2000047240A (ja) * | 1998-05-29 | 2000-02-18 | Hitachi Ltd | 液晶表示装置 |
| US6317185B1 (en) * | 1998-05-29 | 2001-11-13 | Hitachi, Ltd. | Liquid crystal display apparatus |
| JP2000010119A (ja) * | 1998-06-23 | 2000-01-14 | Mitsubishi Electric Corp | 液晶表示装置および該装置に用いるアレイ基板の製法 |
| US6159663A (en) * | 1998-06-30 | 2000-12-12 | Intersil Corporation | Method of creating a solderable metal layer on glass or ceramic |
| JP3403949B2 (ja) * | 1998-09-03 | 2003-05-06 | シャープ株式会社 | 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法 |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| JP2000148042A (ja) * | 1998-11-12 | 2000-05-26 | Sharp Corp | 電極配線基板の製造方法及び液晶表示装置の製造方法 |
| US6255130B1 (en) | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| KR100293985B1 (ko) * | 1998-11-26 | 2001-07-12 | 윤종용 | 패드신뢰성을향상시킨액정표시장치용박막트랜지스터기판및그제조방법 |
| JP3916334B2 (ja) * | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
| JP2000284326A (ja) * | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| TWI255957B (en) * | 1999-03-26 | 2006-06-01 | Hitachi Ltd | Liquid crystal display device and method of manufacturing the same |
| JP2000275679A (ja) * | 1999-03-26 | 2000-10-06 | Hitachi Ltd | 液晶表示装置 |
| KR100356832B1 (ko) * | 1999-04-23 | 2002-10-18 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정 표시 장치의 제조방법 |
| JP2000314897A (ja) | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 液晶表示装置 |
| KR100507271B1 (ko) * | 1999-06-30 | 2005-08-10 | 비오이 하이디스 테크놀로지 주식회사 | 고개구율 및 고투과율 액정표시장치 및 그 제조방법 |
| JP3634208B2 (ja) * | 1999-09-21 | 2005-03-30 | 真空冶金株式会社 | 液晶ディスプレイ用の電極・配線材及びスパッタリングターゲット |
| JP4230631B2 (ja) | 1999-12-20 | 2009-02-25 | 東芝電子エンジニアリング株式会社 | 透明導電膜のエッチング液組成物 |
| JP3507771B2 (ja) | 2000-07-03 | 2004-03-15 | 鹿児島日本電気株式会社 | パターン形成方法及び薄膜トランジスタの製造方法 |
-
2001
- 2001-05-18 JP JP2001150092A patent/JP4920140B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-17 TW TW091110359A patent/TW560073B/zh not_active IP Right Cessation
- 2002-05-17 KR KR10-2002-0027406A patent/KR100531094B1/ko not_active Expired - Fee Related
- 2002-05-20 US US10/151,544 patent/US6894311B2/en not_active Expired - Lifetime
-
2004
- 2004-03-04 US US10/793,086 patent/US7037766B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6894311B2 (en) | 2005-05-17 |
| KR100531094B1 (ko) | 2005-11-28 |
| KR20020089157A (ko) | 2002-11-29 |
| TW560073B (en) | 2003-11-01 |
| US20040171200A1 (en) | 2004-09-02 |
| US7037766B2 (en) | 2006-05-02 |
| JP2002341367A (ja) | 2002-11-27 |
| US20020176032A1 (en) | 2002-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4920140B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| KR100698950B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR101199533B1 (ko) | 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 | |
| US7588972B2 (en) | Thin film transistor, method of manufacturing the same, display apparatus having the same and method of manufacturing the display apparatus | |
| JP4272272B2 (ja) | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 | |
| JP4651929B2 (ja) | 液晶表示装置の製造方法 | |
| JP2003107523A (ja) | 液晶表示装置 | |
| US20050227399A1 (en) | Method of fabricating liquid crystal display device | |
| JP5411236B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR20100019233A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP3730958B2 (ja) | 積層膜のパターン形成方法及び積層配線電極 | |
| JP2809153B2 (ja) | 液晶表示装置及びその製造方法 | |
| US11362117B2 (en) | Manufacturing method of array substrate, array substrate, and display device | |
| JP2006332209A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR100552283B1 (ko) | 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법 | |
| JP4747139B2 (ja) | 液晶表示装置の製造方法 | |
| KR100495807B1 (ko) | 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법 | |
| JPH06104241A (ja) | アルミニウム電極のパターニング方法 | |
| JP4190259B2 (ja) | アクティブマトリクス基板、その製造方法および表示装置 | |
| JP3107055B2 (ja) | アクティブマトリクス基板 | |
| JP2004170724A (ja) | 液晶表示装置の製造方法 | |
| JP4338481B2 (ja) | 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ | |
| JPH04357832A (ja) | エッチング方法および薄膜トランジスタの製造方法 | |
| KR20070111879A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110406 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4920140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |